JP2579933B2 - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JP2579933B2
JP2579933B2 JP62076357A JP7635787A JP2579933B2 JP 2579933 B2 JP2579933 B2 JP 2579933B2 JP 62076357 A JP62076357 A JP 62076357A JP 7635787 A JP7635787 A JP 7635787A JP 2579933 B2 JP2579933 B2 JP 2579933B2
Authority
JP
Japan
Prior art keywords
data
line
display
signal
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62076357A
Other languages
English (en)
Other versions
JPS63243922A (ja
Inventor
裕司 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62076357A priority Critical patent/JP2579933B2/ja
Priority to US07/174,980 priority patent/US4964699A/en
Priority to EP88302853A priority patent/EP0288168B1/en
Priority to DE3854510T priority patent/DE3854510T2/de
Publication of JPS63243922A publication Critical patent/JPS63243922A/ja
Application granted granted Critical
Publication of JP2579933B2 publication Critical patent/JP2579933B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示制御装置に関し、詳しくは記憶性を有
する表示装置、例えば強誘電性液晶素子を用いた表示装
置に適用して好適な表示制御装置に関するものである。
［従来の技術］ 従来、表示装置において、液晶化合物を用いた液晶表
示素子としては、走査電極群と信号電極群をマトリック
ス状に構成し、その電極間に液晶化合物を充填し、多数
の画素を形成して画像情報の表示を行うものが知られて
いる。
この表示素子の駆動法としては、走査電極群に、順
次、周期的に電圧信号を印加し、信号電極群には所定の
情報信号を、走査電極群の信号に同期させて並列的に印
加する時分割駆動が用いられている。このような表示素
子およびその駆動方法は、画素密度を高く、あるいは画
面を大きくすることが困難であるという問題点を有して
いた。
すなわち、従来の液晶の中で応答速度が比較的高く、
しかも消費電力が小さいことから、表示素子として実用
に供されているのは殆どTN（twisted nematic）型の液
晶であり、この型の液晶は、第41図（Ａ）に示すよう
に、無電界状態で、正の誘電異方性をもつネマチック液
晶分子が、液晶層厚方向で捩れた構造（ヘリカル構造）
を形成し、両電極間でこの液晶の分子が各層毎に、互い
におよび電極面に並行にかつねじれた（ツイストした）
構造を形成している。一方、第41図（Ｂ）に示すよう
に、電界印加状態では、正の誘電異方性をもつネマチッ
ク液晶分子が電界方向に配列し、この結果光学変調を起
こすことができる。このような液晶を用い、マトリック
ス電極構造によって表示素子を構成した場合、走査電極
と信号電極が共に選択される領域（選択点）には、液晶
分子を電極面に垂直に配列させるに要する閾値以上の電
圧が印加され、走査電極と信号電極が共に選択されない
領域（非選択点）には電圧は印加されず、従って液晶分
子は電極面に対して並行でねじれた（ツイストした）安
定配列を保っている。このような液晶セルの上下に、互
いにクロスニコル関係にある直線偏光子を配置すること
により、選択点では光が透過せず、非選択点では液晶の
ねじれ構造と旋光性により光が透過するため、画像素子
とすることが可能となる。
しかしながら、マトリックス電極構造を構成した場
合、走査電極が選択され、信号電極が選択されない領域
あるいは、走査電極が選択されず、信号電極が選択され
る領域（いわゆる“半選択点”）にも有限の電界がかか
ってしまう。選択点にかかる電圧と、半選択点にかかる
電圧との差が充分に大きく、液晶分子を電極面に垂直に
配列させるに要する電圧閾値がこの中間の電圧値に設定
されるならば、表示素子は正常に動作するわけである。
しかし、この方式において、走査線数（Ｎ）を増やし
て行った場合、画面全体（１フレーム）を走査する間に
一つの選択点に有効な電界がかかっている時間（duty
比）は、1/Nの割合で減少してしまう。このために、く
り返し走査を行った場合の選択点と非選択点とにかかる
実効値としての電圧差は、走査線数が増えれば増える程
小さくなり、結果的には画像コントラストの低下やクロ
ストークが避け難い問題点となっている。
このような現象は、双安定状態を有さない、従来の表
示素子に用いられた液晶（電極面に対し、液晶分子が水
平に配向しているのが安定状態であり、電界が有効に印
加されている間のみ垂直に配向する）を、時間的蓄積効
果を利用して駆動する（すなわち、繰り返し走査する）
ときに生じる本質的には避け難い問題点である。このよ
うな問題点を改良するために、電圧平均化法、２周波駆
動法や多重マトリックス法等が既に提案されているが、
いずれの方法でも不充分であり、表示素子の大画面化や
高密度化は、走査線数が充分に増やせないことによって
頭打ちになっている状況であった。
これに対して、上述した問題点を解決する方法とし
て、例えば、特開昭59−193426号公報、あるいは特開昭
60−33535号公報において、本願人は、電界に対して双
安定状態を有する液晶の駆動法について提案を行ってい
る。上記駆動法で用いることができる液晶としては、強
誘電性を有するカイラルスメクティック液晶が最も好ま
しく、そのうち、カイラルスメクティックＣ相（Sm
C＊）またはＨ相（SmH＊）の液晶が適している。
SmC＊は第42図に示すように、液晶分子が平行に層構
造をとり、分子の長軸方向が層に対して傾きを持ってい
る。これら液晶分子は層ごとに傾く方向が異なり、結果
としてらせん構造を構成する。
SmH＊は第43図に示すように、分子が並行に層構造を
とり、分子の長軸方向が層に対して傾きを持ち、分子の
長軸に垂直な面で六方充填構造を有する。
SmC＊およびSmH＊は液晶分子によるらせん構造を有し
ており、第44図にその模式図を示す。
図において、e3は液晶分子、e4は電気双極子モーメン
ト、e5は層境界面をそれぞれ示している。ここで、各々
の液晶分子e3はその長軸方向と直交した方向に双極子モ
ーメントを有し、層境界面e5と直交するＺ軸と一定の角
度θを保ちながら運動を行い、らせん構造を構成してい
る。またこの図は、電圧が印加されていない状態を示し
ており、仮に、Ｘ軸方向に一定の閾値以上の電圧を印加
すれば、液晶分子e3は、電気双極子モーメントe4がＸ軸
と平行になるように配向する。
SmC＊相またはSmH＊相は、温度状態による相転移の１
つの相として実現されるから、これらの液晶化合物を用
いる場合、表示装置が使用される温度範囲に応じて素子
の選択を行うのが好適である。
第45図は、上述した強誘電性液晶（以後FLC:Ferroele
ctric Liquid Crystalと呼ぶ）を用いたセルの例を模式
的に示したものである。e1とe1′は、In2O2,SnO2あるい
はITO（Indium−Tin Oxide）等の透明電極がコートされ
た基板（ガラス板）であり、その間に液晶分子層e2がガ
ラス面に垂直になるよう配向したSmC＊相の液晶が封入
されている。太線で示した液晶分子e3は、その分子e3に
直交した方向に双極子モーメントe4を有している。基板
e1とe1′上の電極間に一定の閾値以上の電圧を印加する
と、液晶分子e3のらせん構造がほどけ、双極子モーメン
トe4はすべて電界方向に向くよう、液晶分子e3の配向方
向を変えることができる。液晶分子e3は、細長い形状を
有しており、その長軸方向と短軸方向で屈折率異方性を
示し、従って例えばガラス面の上下に配向の方向とクロ
スニコルの位置関係に配置した偏光子を置けば、電圧印
加極性によって光学特性が変わる液晶光学変調素子とな
ることは、容易に理解される。
さらに、液晶セルの厚さを充分に薄くした場合（例え
ば１μｍ）には、第46図に示すように電界を印加してい
ない状態でも液晶分子のらせん構造はほどけ、その双極
子モーメントＰあるいはＰ′は図中上向きあるいは下向
きのどちらかの状態をとる。このようなセルにおいて、
第46図に示す如く一定の閾値以上の極性の異なる電界Ｅ
あるいはＥ′を所定時間付与すると、双極子モーメント
は電界ＥあるいはＥ′の電界ベクトルに対応して上向き
あるいは下向きと向きを変え、それに応じて液晶分子は
第１の安定状態f3かあるいは第２の安定状態f3′の何れ
か一方に配向する。
このようなFLCを光学変調素子として用いることの利
点は２つある。第１に、応答速度が極めて高いこと（１
μsec〜100μsec）、第２に、液晶分子の配向が双安定
状態を有することである。
第２の点を例えば第46図によって説明すると、電界Ｅ
を印加すると液晶分子e3は第１の安定状態f3に配向する
が、この状態は電界を切っても安定である。また、逆向
きの電界Ｅ′を印加すると、液晶分子e3は第２の安定状
態f3′に配向して、その分子の向きを変えるが、やはり
電界を切ってもこの状態に留っている。すなわち、液晶
分子e3は記憶性を有することになる。また、与える電界
Ｅが一定の閾値を越えない限り、それぞれの配向状態に
維持されている。
このような応答速度の高さと、記憶性が有効に実現さ
れるには、セルとしてはできるだけ薄い法が好ましく、
一般的には、0.5μｍ〜20μｍ、特に１μｍ〜５μｍが
適している。
次にFLCの駆動法の概略を、第47図〜第49図を参照し
て説明する。
第47図は、中間にFLC化合物（不図示）が挾まれたマ
トリクス電極構造を有するセルの模式図である。comは
走査電極群であり、segは信号電極群である。最初に走
査電極com1が選択された場合について述べる。
第48図（Ａ）および第48図（Ｂ）は走査信号の一例で
あって、それぞれ選択された走査電極com1に印加される
電気信号と、それ以外の走査電極（選択されない走査電
極）com2,com3,com4…に印加される電気信号を示してい
る。第48図（Ｃ）および第48図（Ｄ）は、情報信号の一
例であって、それぞれ、選択された信号電極seg1,seg3,
seg5と選択されない信号電極seg2,seg4とに与えられる
電気信号を示している。
第48図および第49図においては、それぞれ横軸が時間
を、縦軸が電圧を表す。例えば、動画を表示するような
場合には、走査電極群comは逐次、周期的に選択され
る。今、所定の電圧印加時間Δt1またはΔt2に対して双
安定性を有する液晶セルの、第１の安定状態を与えるた
めの閾値電圧を−Vth1とし、第２の安定状態を与えるた
めの閾値電圧を＋Vth2とすると、選択された走査電極co
m（com1）に与えられる電極信号は、第48図（Ａ）に示
される如く位相（時間）Δt1では2Vを、位相（時間）Δ
t2では−2Vとなるような交番する電圧である。このよう
に選択された走査電極に互いに電圧の異なる複数の位相
間隔を有する電気信号を印加すると、光学的「暗」
（黒）あるいは「明」（白）状態に相当する液晶の第１
あるいは第２の安定状態間での状態変化を速やかに起こ
させることができる。
一方、それ以外の走査電極com2〜com5…は第48図
（Ｂ）に示す如くセル印加電圧の中心電位、すなわち基
準電位（例えばアース状態）となっている。また選択さ
れた信号電極seg1,seg3,seg5に与えられる電気信号は、
第48図（Ｃ）に示される如くＶであり、また選択されな
い信号電極seg2,seg4に与えられる電気信号は、第48図
（Ｄ）に示される如く−Ｖである。以上において各々の
電圧値は、以下の関係を満足する所望の値に設定され
る。
Ｖ＜Vth2＜3V −3V＜−Vth1＜−Ｖ このような電気信号が与えられたときの各画素のう
ち、例えば第47図中の画素ＡとＢとにそれぞれ印加され
る電圧波形を第49図（Ａ）と（Ｂ）とに示す。すなわ
ち、第49図（Ａ）と（Ｂ）より明らかな如く、選択され
た走査線上にある画素Ａでは、位相Δt2において、閾値
Vth2を越える電圧3Vが印加される。また、同一走査線上
に存在する画素Ｂでは位相Δt1において閾値−Vth1を越
える電圧−3Vが印加される。従って、選択された走査電
極線上において、信号電極が選択されたか否かに応じ
て、選択された場合には、液晶分子は第１の安定状態に
配向し、選択されない場合には第２の安定状態に配向す
る。
一方、第49図（Ｃ）および（Ｄ）に示される如く、選
択されない走査線上では、すての画素に印加される電圧
はＶまたは−Ｖであって、いずれも閾値電圧を越えな
い。従って、選択された走査線上以外の各画素における
液晶分子は、配向状態を変えることなく前回走査された
ときの信号状態に対応した配向を、そのまま保持してい
る。すなわち、走査電極が選択されたときにその１ライ
ン分の信号を書き込みが行われ、１フレームが終了して
次回選択されるまでの間は、その信号状態を保持し得る
わけである。従って、走査電極数が増えても、実質的な
選択時間／ラインは変らず、コントラストの低下は全く
生じない。
以上記述してきたように、従来のTN型液晶を用いた表
示素子の有する問題点を解決するため、電界に対して双
安定性を有し、さらに電界の印加されない場合にも、そ
の安定状態を維持し得るような表示素子を実現するFLC
についての提案が行なわれてきたわけであるが、このFL
Cを用いた表示素子の具体的な駆動制御に関して、様々
な考慮すべき特性が存在している。
［発明が解決しようとする課題］ 本発明は、表示手段の複数の走査電極をグループに分
けて駆動するブロックアクセスモードと、走査電極を１
つづつ駆動するラインアクセスモードとの駆動制御を可
能とし、さらにブロックアクセスモードでは所望のブロ
ックを適切かつ効率よく駆動できるようにすることを目
的とする。
また、本発明の他の目的は、表示手段として強誘電性
液晶（FLC）素子を有するものを用いた場合においてそ
の特性を有効に活用できる表示制御装置を提供すること
にある。
［課題を解決するための手段］ そのために、本発明は、複数の走査電極と複数の信号
電極とを有する表示手段と、前記複数の走査電極の連続
する走査電極を１つのブロックとして、該ブロックの連
続する走査電極を順次駆動するブロックアクセスモード
と、前記複数の走査電極を１走査電極毎に駆動するライ
ンアクセスモードとを切り替える切り替え手段と、前記
表示手段にて表示されるデータを記憶するフレーム記憶
手段と、駆動すべき走査電極の一つを指定する走査デー
タと、前記フレーム記憶手段に記憶されている、該走査
データにより指定される走査電極と前記複数の信号電極
が交差する位置の表示データとを、組み合わせて供給す
る供給手段と、前記供給手段より供給される表示データ
に基づき前記信号電極を駆動する信号電極駆動手段と、
前記供給手段より供給される走査データに基づき、該走
査データにより指定される走査電極を駆動する走査電極
駆動手段とを備え、前記信号電極駆動手段と前記走査電
極駆動手段とにより前記ブロックアクセスモードまたは
前記ラインアクセスモードによる表示を行うことを特徴
とする。
［作用］ 本発明によれば、表示手段の駆動モードとして、ブロ
ックアクセスモード又はラインアクセスモードのいずれ
かを選択することができ、選択されたいずれかのモード
においても供給手段によって駆動すべき走査電極を指示
する走査データとこれに対応する表示データとが組合さ
れて供給されてそれぞれのモードでの表示駆動が行われ
る。
［実施例］ 以下、図面を参照して本発明を詳細に説明する。
なお、説明は次の手順で行う。
（１） 装置の概要 （２） 表示器の構成 （３） 表示制御の概要 （3.1） 表示器の枠 （3.2） 表示素子の駆動波形 （3.3） 表示素子の駆動電圧 （3.4） 温度補償 （3.5） 表示器の駆動方式 （3.6） 表示画面のクリア （４） 表示制御装置各部の構成 （4.1） 主要な記号 （4.2） 制御部 （4.3） メモリ空間 （4.4） データ出力部、 （4.5） A/D変換部 （4.6） D/A変換部および電源コントローラ （4.7） 枠駆動部 （4.8） 表示器駆動部 （4.8.1） セグメント側駆動部 （4.8.2） コモン側駆動部 （4.9） 駆動波形 （５） 表示制御 （5.1） 制御手順の概要 （5.2） 制御手順の詳細 （5.2.1） 電源オン（初期時） （5.2.2） ブロックアクセス （5.2.3） ラインアクセス （5.2.4） 電源オフ （６） 実施例の効果 （6.1） 枠形成の効果 （6.2） 温度補償の効果 （6.3） 画像データ入力に応動させた制御の効果 （6.4） 表示器駆動配設の効果 （6.5） 画面強制クリアの効果 （6.6） 電源コントローラ配設の効果 （７） 変形例 （7.1） 枠の構成 （7.2） 温度補償のタイミングおよび部分書換え （7.3） １水平走査期間および駆動電圧値 （7.4） 波形の設定 （7.5） ブロックアクセスあるいはラインアクセスの
選択 （7.6） 走査線数 （7.7） 有効表示領域の消去 （7.8） 温度センサの位置 （7.9） 表示器、表示制御装置およびワードプロセッ
サ （１）装置の概要 第１図は本発明の一実施例を示す。ここで、１は本例
に係る表示器に対し表示に係る画像データの供給源をな
すホスト装置としてのワードプロセッサ本体である。50
は本例に係る表示制御装置であり、ワードプロセッサ本
体１より供給される表示データ等につき、後述の諸条件
等に応じて表示器の駆動制御を行う。100はFLCを用いて
構成した表示器である。200および300は、表示制御装置
本体50側より供給される駆動データ等に応じて、それぞ
れ、表示器100に設けられる信号電極を駆動するセグメ
ント側駆動部および走査電極を駆動するコモン側駆動部
である。400は表示器100の適切な位置、例えば平均温度
を呈する部位に設けた温度センサである。
表示器100において、102は表示画面、104は表示画面1
02上の有効表示領域、106は表示画面102上の有効表示領
域104外に設けた枠部である。本例においては、枠部106
に対応する電極を表示器100に配置し、これを駆動して
画面102上に枠部を形成するようにしている。
表示制御装置50において、500は第11図につき後述す
る制御部であり、表示器100やワードプロセッサ本体１
との各種データの送受信の制御等を行う。600は第16図
につき後述するデータ出力部であり、ワードプロセッサ
本体１から供給される表示データについての、制御部50
0からの設定データ等に応じた表示駆動部200,300等の駆
動や制御部500のデータ設定のための起動等を行う。700
は枠駆動部であり、データ出力部600からの出力データ
に基づいて表示画面102上に枠部106を形成する。
800は電源コトローラであり、制御部500の制御の下
に、ワードプロセッサ本体１からの電圧信号を適切に変
圧して表示駆動部200,300が電極に印加する電圧を生成
する。900は制御部500と電源コントローラ800との間に
配置されたD/A変換部であり、制御部500のディジタル量
の設定データをアナログ量のデータに変換して電源コン
トローラ800に供給する。950は温度センサ400と制御部5
00との間に配設されたA/D変換部であり、表示器100で検
出されたアナログ量の温度データをディジタル量に変換
して制御部に供給する。
ワードプロセッサ本体１は、表示器100ないし表示制
御装置50に対して表示データの供給源をなすホスト装置
としての機能を有するものであり、無論他の形態のホス
ト装置、例えばコンピュータや画像読取装置等との代替
が可能であるが、いずれにしても本例にあっては、以下
の諸データを授受できるものとする。すなわち、まず表
示制御装置50に供給するデータとして、 D: 画像データ，データの表示位置を指定するためのアドレ
スデータ，水平同期信号を含む信号。
画像データの表示アドレス（有効表示領域104上の表示
装置に対応）を指定可能とするためのアドレスデータ
は、有効表示領域104に対応したVRAMを有するホスト装
置であれば、例えばそのアドレスデータをそのまま出力
するようにすることもできる。本例にあっては、ワード
プロセッサ本体１がこの信号を水平同期信号もしくは帰
線消去信号に重畳して、データ出力部600に供給する。
CLK: 画像データPD0〜PD3の転送クロック。
データ出力部600に供給する。
PDOWN: システムの電源を遮断する旨を通知する信号。
制御部500にノンマスカブル割込み（NMI）として供給す
る。
とする。
また、表示制御装置50がワードプロセッサ本体１に供
給するデータとして、 P ON/OFF: システムの電源の投入に際して、並びに遮断に際して、
それぞれ、表示制御装置50側が立上げ並びに立下げを完
了したことを通知するステータス。
制御部500が出力する。
Light: 表示装置100に組合される光源FLのオン／オフを指示す
る信号。
制御部500が出力する。
Busy: 表示制御装置50側が初期動作時や表示動作時において諸
設定を行うために、ワードプロセッサ本体１に対し信号
Ｄの転送等を待機させる同期信号。すなわち、本例にあ
ってはワードプロセッサ本体１がこのBusy信号を受付け
可能なものとする。
制御部500がデータ出力部600を介して供給する。
（２）表示器の構成 第２図および第３図は、それぞれ、FLCを用いて構成
した表示器100の一構成例を示す分解斜視図および断面
図である。これら図において、110および120は、それぞ
れ、上部および下部に配置したガラス板であり、FLC素
子の配向の方向に対してクロスニコルとなるように配設
した偏光子を設ける。122は下部ガラス基板120上に設け
た配線部であり、例えばITO等の透明電極124および絶縁
膜126から成る。128は電極低抵抗化が必要なときに透明
電極124上に付加する金属層であり、表示器が小形のと
きには付加しなくてもよい。112は上部ガラス基板110に
設けた配線部であり、下部ガラス基板120の配線部122に
おける各部124および126とそれぞれ同様の透明電極114
および絶縁膜116等から成る。
配線部112および122の配線方向は互いに直交する方向
である。また、例えば有効表示領域104をA5版の寸法と
し、その長辺を水平走査方向として用い、400×800ドッ
トの解像度をもたせるのであれば、有効表示領域に対応
させて配線部には、400本または800本の透明電極群を設
けておく。本例においては、水平走査方向をコモン側と
し、上部の配線部112に400本の透明電極114の群を、下
部の配線部122に800本の透明電極124の群を設けてい
る。また、表示画面102の内側の有効表示領域104の外側
に対応する部分には、枠を表示するための透明電極150,
151の群を、データ表示用の透明電極124,114と同一もし
くは異なる形状に設けている。
130はFLC132の封入部であり、FLC素子の軸（第44図の
Ｚ軸）を合せるための１対の配向膜136と、その軸に対
してFLC素子が第46図に示したような第１または第２の
安定状態をとるように配向膜136間の距離を規定するた
めのスペーサ134とを有する。140はFLC132を封止するエ
ポキシ等のシール材、142は封入部130内にFLC132を充填
するための充填口、144は当該充填後に充填口142を封止
する封口部材である。
210および310は、それぞれ、セグメント側駆動部200
の構成要素をなすセグメント駆動エレメントおよびコモ
ン側駆動部300の構成要素をなすコモン駆動エレメント
であり、本例にあっては80本の透明電極を駆動する集積
回路とし、それぞれ、10個および５個配設する。280お
よび380は、それぞれ、セグメント駆動エレメント210を
載置する基板、およびコモン駆動エレメント310を載置
する基板、282および382は、それぞれ、基板280および3
80に接続されるフレキシブルケーブル、299はフレキシ
ブルケーブル282および382を接続し、第１図示の表示制
御装置50に結合するコネクタである。
115および125は、それぞれ、透明電極114および124に
連続して形成した取出し電極であり、それぞれ、フィル
ム状の導電部材384および284を介して、駆動エレメント
310および210に接続する。
なお、本例においては、下部ガラス基板120の下方に
配置した光源FLにより光を照射し、FLC素子を第１また
は第２の安定状態に駆動することによって表示を行う。
（３）表示制御の概要 第２図および第３図に示したような表示器を適用する
場合には、FLC素子の特性に関して以下のような諸問題
点があり、本例においてはそれらに特に着目したFLC素
子を用いた表示器100の適切な構成、並びにその適切な
駆動制御の実現を図る。
（3.1）表示器の枠 第２図および第３図示のように表示器100を構成した
場合、コモン側の透明電極114の群およびセグメント側
の透明電極124の群がマトリクス状に配置された範囲に
対応した表示画面102上の領域を、実際に画像データを
表示可能な領域、すなわち有効表示領域104とする訳で
あるが、それらコモン側およびセグメント側の透明電極
群のマトリクス状配置範囲外であってシール材140内側
の少なくとも一部分に対応した領域も含めて表示画面10
2とするのが、有効表示領域104を完全に視認可能とする
上で望ましい。
しかしながら、コモン側およびセグメント側の透明電
極群を配置したのみでは、そのような一部分にはいずれ
か一方の側の電極群が通っているだけであり、従ってそ
の部位のFLCは画像データの表示には係らず、浮いたも
のとなる。すなわち、このような状態ではその部分のFL
Cは第１または第２の安定状態を取り得るので、その部
分に対応した表示画面102上の領域には光の透過領域
（白）と非透過領域（黒）とが混在することになり、こ
の結果表示の美観を損ねるのみならず有効表示領域104
の明示が困難となったり、操作者に錯覚を起こさせる事
態も生じ得る。
そこで、本例においてはそのような有効表示領域104
の外側にも、コモン側またはセグメント側の透明電極と
交叉する透明電極（以下、枠用透明電極という）151お
よび150を設け、これらを適切に駆動することにより枠
部106が形成されるようにする。この枠用透明電極とし
て、上部ガラス基板110上のコモン側の透明電極114の配
設範囲両側、および下部ガラス基板120のセグメント側
の透明電極124の配設範囲両側に、それぞれ、例えば16
本の電極151および150を配置する。なお、第２図におい
ては、簡略化のためにガラス基板120,110上に代表して
両側の１本のみを示している。
（3.2）表示素子の駆動波形 FLC表示素子は記憶性を有することを特長の１つとす
るものであるが、第４図につき後述する閾値の印加時間
依存性に起因するところの、駆動波形に係る問題点およ
びその解決法について、以下に説明する。
第47図において、走査電極com1〜com5…と信号電極se
g1〜seg5…の交点で形成する画素のうち、斜線部の画素
は「明」状態（白）に、白地で示した画素は「暗」状態
（黒）に対応するものとする。これらの状態は前述した
FLCの第１の安定状態および第２の安定状態に対応する
ものである。今、第47図中の信号電極seg1上の表示に注
目すると、走査電極com1に対応する画素Ａでは「明」状
態であり、それ以外の画素Ｂはすべて「暗」状態であ
る。
第５図（Ａ）は、この場合の駆動波形の１例として、
走査信号と、信号電極seg1に与えられる情報信号と、画
素Ａに印加される電圧とを時系列的に表したものであ
る。
例えば、第５図（Ａ）のように駆動を行った場合、走
査電極com1が走査されたとき、時間Δt1において画素Ａ
には、閾値Vthを越える電圧3Vが印加されるため、前歴
に関係なく、画素Ａは一方の安定状態、すなわち「明」
状態に転移する。その後、com2〜com5…が走査される間
は第５図（Ａ）に示される如く−Ｖの電圧が印加され続
けるが、これは閾値−Vthを越えないため、画素Ａは
「明」状態を保ち得る。
しかしながら、このように１つの信号電極上で一方の
信号（今の場合「暗」に対応）が与えられ続けるような
情報の表示を行う場合には、走査線数が極めて多く、し
かも高速駆動が求められるときに生じる問題がある。
このことを特徴的に示しているのが第４図であり、同
図は横軸に駆動電圧値Ｖ、縦軸にパルス幅ΔＴ（印加時
間）をとったものである。第４図から明らかな如く、閾
値Vth（駆動電圧値）は印加時間依存性を持っており、
さらに印加時間が短い程、曲線が急勾配になることが理
解される。このことから第５図（Ａ）において実施した
如き駆動波形をとり、これを走査線数が極めて多く、し
かも高速で駆動する素子に適用した場合には、例えば画
素Ａはcom1走査時において「明」状態に転移されてもco
m2走査以降常に−Ｖの電圧が印加され続けるため、再び
走査電極com1が走査されるまでの間に、印加時間の蓄積
によって低い閾値でも転移が可能となり、画素Ａが
「暗」状態に反転してしまう危険性をもっていることが
わかる。
このような現象を防ぐ駆動波形として、例えば第５図
（Ｂ）に示した方法を用いることができる。この方法
は、走査信号および情報信号を連続的に送るのではな
く、補助信号印加期間として所定の時間間隔Δｔ′を設
け、この期間に信号電極をアース状態とする補助信号を
与える態様を表わしている。この補助信号印加期間では
走査電極も同様にアース状態とされるため走査電極と信
号電極間に印加される電圧は基準電位で、第４図で示し
たFLCの閾値電圧における電圧印加時間依存性を実質的
に解消することができる。従って、画素Ａで生じた
「明」状態「暗」状態に反転することを防ぐことができ
る。また、同様のことが他の画素についても言える。
さらに、より好ましい他の例は、第６図で示される駆
動波形を走査電極と信号電極群とに印加することによっ
て実施することができる。
第６図において、走査信号は、±2Vの交番するパルス
信号である。該パルス信号に同期させて情報信号が信号
電極群に送られるが、これは「明」または「暗」の情報
に対応してそれぞれ＋Ｖまたは−Ｖの電圧である。今、
走査信号を時系列的に見て、com n（ｎ番目の走査電
極）と、com n＋１（ｎ＋１番目の走査電極）が選択さ
れる間に補助信号印加期間として時間間隔Δｔ′を設け
る。そして、この間に信号電極群にはcom n走査時の信
号電極群の信号と逆極性の補助信号を送ると各信号電極
に与えられる時系列信号は、例えば第６図のseg1〜seg3
に示すようなものとなる。すなわち、第６図中のα′〜
ε′の補助信号がそれぞれ情報信号α〜εの極性と逆転
した極性となっている。このため、例えば第６図におい
て、画素Ａに印加される電圧を時系列的に見ると、１つ
の信号電極に同一情報信号が連続的に与えられても、実
際に画素Ａに印加される電圧はVth以下の電圧が交番し
ているため、FLCにおける閾値電圧に対する電圧印加時
間の依存性が解消されて、com1走査時に形成された所望
の情報（この場合は「明」）が次の書き込みが行われる
までの間に反転することはない。
上述した駆動波形の２例は、説明のため概念的なもの
であり、後述する実施例においては、表示画面102内の
有効表示領域104や枠106における駆動、あるいは実際の
アクセスの態様によって、それぞれ異なった適切な駆動
波形が用いられる。また上述した波形は、正負対称であ
ったが、必ずしも対称である必要がないことは勿論のこ
とである。
（3.3）表示素子の駆動電圧 本例に係るFLC表示素子は、前述したように、液晶分
子が電界の方向にその双極子モーメントを有するように
配向し、および電界をのぞいた場合にも、かかる配向を
保つことを特長とするものである。
ところで、以上のようにして実現される２つの安定状
態の一方から他方への状態変化は、表示素子に印加され
る電圧値によってその態様を異にする。
すなわち、第７図（Ａ）および（Ｂ）は、駆動電圧
（印加電圧）とFLCの透過率との時間に対する変化を示
したものである。同図（Ａ）は駆動電圧が閾値電圧−V
thを越えた場合であり、このとき透過率は一方の状態か
ら他方の状態（例えば「明」から「暗」）へ変化する。
同図（Ｂ）は駆動電圧が閾値を越えない場合であり、こ
のとき、液晶分子は反応するけれども、その配向を反転
させるには至らず、透過率は元の状態へ戻ってしまう。
さらに、閾値は、FLCの種類で異なり、また、その駆
動温度により変動する。このことは第８図につき後述す
る。
次に、第４図および第６図につき前述したように、駆
動電圧値としては、走査信号の正負，情報信号の正負，
および基準電位の５値が必要であり、これら駆動電圧
は、適切な電源により後述する本実施例に係る装置によ
って生成される。
以上のことから明らかなように、駆動電圧設定に際し
ては、閾値等を考慮した適切な温度補償が施されねばな
らない。
（3.4）温度補償 本実施例のFLC表示制御に関して、温度補償上特に考
慮しなければならないのは、前述したようにSmC＊相のF
LCが、パルス幅（電圧印加時間），駆動電圧値等、互い
に関連し合った駆動条件がFLCの温度によって大きく変
動し、かつ所定温度において許容されるこれら駆動諸条
件の範囲が狭く限定されるという理由から、FLC駆動時
におけるきめ細かな温度補償が要請されることである。
この温度補償は、FLCの温度検出、実際上は表示画面1
02での周囲温度の検出と、検出温度に対応した駆動電圧
値の設定と、パルス幅すなわち１水平走査期間の設定と
によって行われるわけである。而るに表示画面102の動
作速度等に鑑みれば、マニュアルによる補償は極めて困
難である。従って、温度補償は、FLC表示素子制御にお
ける固有の要件となる。
以下、上述したパルス幅，駆動電圧値等、FLC駆動諸
条件が温度変動に伴って変移する様子を説明する。
第４図は、前述したように、駆動電圧値とパルス幅と
の関係を示しており、本図によれば、パルス幅ΔＴが短
くなれば大きな駆動電圧Ｖが必要になることが分かる。
またパルス幅ΔＴには、上限ΔTmaxおよび下限ΔTmin
が以下の理由によって存在する。すなわち、いわゆるリ
フレッシュ駆動時において、印加電圧の周波数ｆ（＝1/
ΔＴ）が約30Hz以下であると、ちらつきを生じるという
ことから周波数ｆに下限、すなわちΔTmaxが存在し、ま
た、周波数ｆをビデオレート以上、すなわちワードプロ
セッサ本体１側からのデータ転送の速さ以上にすると、
表示画面102とワードプロセッサ本体１との通信が不可
能となることから周波数ｆに上限、すなわちΔTminが存
在する。
さらに、駆動電圧Ｖにも同様に、上限Vmaxおよび下限
Vminが存在する。それは、主に駆動装置側の諸機能に起
因するものである。
第８図は、横軸に温度Temp、縦軸に駆動電圧Ｖの対数
をとった場合の駆動電圧と温度との関係を示しており、
同図は、パルス幅ΔＴを固定したときの温度変化に伴う
閾値電圧値Vthを示している。図から明らかなように、
温度が上昇すれば駆動電圧値が下がることが理解され
る。
第４図および第８図につき記述したことから、温度が
上昇すれば駆動電圧値が降下し、あるいはパルス幅が短
くなることが解かる。
第９図は以上のような駆動諸条件間の関係を、実際の
駆動に供するための線図である。同図は後述するルック
アップテーブルをアナログ的に示したものであり、ルッ
クアップテーブルには、温度センサ400によって検出さ
れた値に対応して、駆動諸条件のデータが格納されてい
る。
第９図は、横軸に温度Temp、縦軸に駆動電圧Ｖおよび
周波数ｆ（＝1/ΔＴ）をとった線図であり、温度範囲
（Ａ）で周波数ｆを固定にした場合、温度Tempが上昇す
ると駆動電圧値Ｖが降下し、Vminを越えてしまう。従っ
て温度点（Ｄ）で、より大きな周波数ｆを固定値とし、
それに対応して駆動電圧値Ｖも定まる。以下、温度範囲
（Ｂ）および（Ｃ）、温度点（Ｅ）で同様なそれぞれの
操作が繰り返される。以上の如く形成される曲線の形状
は、液晶の特性等によって異なるものであり、段階波や
のこぎり波の数は適宜定めることができる。
（3.5）表示器の駆動方式 本例においては、表示画面102へのデータアクセスの
態様は、水平走査線（コモン側透明電極114に対応した
ライン）毎に行うラインアクセスと、数ラインを１単位
としたブロック毎に行うブロックアクセスとを可能と
し、予め設定されたいずれかでのアクセスを行う。ま
た、ホスト装置たるワードプロセッサ本体１からの実ア
ドレスデータによりアクセスに係るブロックないしライ
ンを認識できるようにする。
ここで、第10図は有効表示領域104を所定数のライン
を含むｍ個のブロックBLK1,…,BLKl,…,BLKm（１≦ｌ≦
ｍ）に分割した場合を示す。本例においては、垂直走査
方向に400本のコモン側透明電極114（400本のライン）
を有しており、20本のラインを単位として20個のブロッ
ク（ｍ＝20）に有効表示領域104を分割する。そして、
このように分割したブロックにつきデータのアクセスを
行うに際しては、まずそのブロックに含まれる全ライン
の表示を消去した後、そのブロックの先頭ラインから最
終ラインまでの順次のデータ書込みを行う。
一方、第２図および第３図示のように表示器100を構
成した場合、FLC素子は記憶性を有するものであるか
ら、表示画面上更新しないデータはリフレッシュを行わ
なくてもよく、変更に係るデータのみを表示画面にアク
セスしても足りることになる。
本例においては、ホスト装置であるワードプロセッサ
本体１の機能に応じ、有効表示領域104の先頭ラインか
ら最終ラインまでの表示を絶えずリフレッシュするリフ
レッシュ駆動、すなわち記憶性を有さない表示器を駆動
する場合のいわゆるリフレッシュ駆動と同等のリフレッ
シュ駆動と、変更が生じたときにそのブロックまたはラ
インのみを書換える部分書換え駆動とを可能とする。す
なわち、ワードプロセッサ本体１が、記憶性を有さない
表示器に対してのリフレッシュと同様にしてリフレッシ
ュデータを送信してくるときにはリフレッシュ動作を行
い、変更が生じたときにそのブロックまたはラインの画
像データを送信してくるときには部分書換え動作を可能
とする。
また、ブロックの消去やラインへの書込み時には、上
記（3.4）で述べた温度補償データに基づいた駆動を行
う。温度補償データの更新は、リフレッシュ駆動モード
においては最終ラインのアクセス終了から先頭ラインの
アクセスまでの期間、すなわち垂直帰線期間に行うもの
とする。一方、部分書換えを行うときには定周期割込み
にて一定期間毎に行うことができる。
（3.6）表示画面のクリア 本例においてFLC素子は記憶性を有しているため、電
圧の印加がなくても第１または第２の安定状態を保つも
のである。換言すれば、電圧の印加が無い限り、以前の
画面を保持していることになる。
従って、電源遮断時には表示画面102、少なくとも有
効表示領域104をクリアするのが望ましい。例えば、表
示画面102の状態によって電源遮断が認識できるからで
ある。また、何らかの要因によって電源遮断中において
表示画面のクリア状態が変化し、無意味のデータが表示
されていることも考えられるので、使用時における実際
の表示データと無意味のデータとの混在を防止する上で
電源投入時において有効表示領域104をクリアするのが
望ましい。
この点に着目して、本例においては、電源投入時にお
いて有効表示領域104をクリアすると共に枠106を形成
し、電源遮断時においてもそれらをクリアするようにす
る。また、有効表示領域106のクリアにあたっては、上
記（3.5）で述べたようなブロック消去を、全ブロック
について行うようにする。
さらに、このようなクリアに際しては、ホスト装置た
るワードプロセッサ本体１から画面消去のデータ（例え
ば全白のデータ）の供給を受けなくても、自らそれが行
えるように構成して、ワードプロセッサ本体１の負担の
軽減、および転送を不要とすることによるクリアの高速
化を図る。
（４）表示制御装置各部の構成 「（３）表示制御の概要」で述べた各機能を実現する
ための表示制御装置50の各部について詳述する。
（4.1）主要な記号 まず、各部間等において授受される信号ないしデータ
についてまとめる。
（4.2）制御部 第11図は制御部500の一構成例を示す。ここで、501は
第32図示の制御手順等に従って各部を制御する例えばマ
イクロプロセッサ形態のCPU、503はCPU501が実行する第
32図示の制御手順等に対応したプログラムの他、第12図
示の各種テーブルを展開したROMである。505はCPU501が
制御手順実行の過程において作業用等に用いるRAMであ
る。
PORT1〜PORT6は入出力方向の設定が可能なポート部で
あり、それぞれ、ポートP10〜P17、P20〜P27、P30〜P3
7、P40〜P47、P50〜P57およびP60〜P67を有している。P
ORT7は出力ポートであり、P70〜P74を有している。DDR1
〜DDR6は、それぞれ、ポート部PORT1〜PORT6の入出力方
向の切換え設定を行うための入出力設定レジスタ（デー
タ・ディレクション・レジスタ）である。なお、本例に
あっては、ポート部PORT1のポートP13〜P17（信号A3〜A
7に対応）、ポート部PORT2のポートP21〜P25およびP2
7、ポート部PORT4のP40およびP41（それぞれ信号A8およ
びA9に対応）、ポート部PORT5のポートP53〜P57、ポー
ト部PORT6のポートP62およびポート部PORT7のポートP7
2、P74、並びにCPU501の各橋子MP0,MP1およびSTBYは未
使用である。
507および509は、それぞれ、CPU501をリセットするた
めのリセット部、およびCPU501に動作基準クロック（4M
Hz）を供給するクロック発生部である。
TMR1,TMR2およびSCIは基準クロック発生源およびレジ
スタを有し、レジスタへの設定に応じて基準クロックの
分周等が可能なタイマである。まず、タイマTMR2は、レ
ジスタ設定に応じて基準クロックを分周し、データ出力
部600のシステムクロックとなる信号Toutを発生する。
データ出力部600では、この信号Toutを基に表示器100の
１水平走査期間（1H）を規定するクロック信号を生成す
る。タイマTMR1はプログラム上の動作時間と表示画面10
2の1Hとを調整するために用い、かかる調整をそのレジ
スタへの設定値に応じて実現する。
また、これらタイマTMR1およびTMR2は、設定値に基づ
いた設定時間のタイムアップ時に、ないしはタイムアッ
プに伴う次の計時動作開始時に内部割込みとして信号IR
Q3をCPU501に供給し、CPU501では必要に応じてこれを受
付ける。
なお、タイマSCIに関しては、本例においては未使用
である。
また、第11図において、ABおよびDBは、それぞれ、CP
U501と各部とを接続する内部のアドレスバスおよびデー
タバス、511はポート部PORT5,PORT6とCPU501とのハンド
シェークコントローラである。
（4.3）ROMのメモリ空間 （4.3.1）メモリ空間の構成 第12図は、ROM503に割当てたメモリ空間の一構成例を
示す。ここで、A000H〜A3FFHおよびA400H〜A7FFHの各領
域には、それぞれ、A/D変換部950およびD/A変換部900の
アクセスに際し、それらを指定するためのデータを格納
してある。A800H〜ABFFHには、データ出力部600をアク
セスするに際してその表示器駆動用レジスタ（第16図参
照）を指定するためのデータを展開してある。
領域C000H〜E7FFHはワードプロセッサ本体１からの実
アドレスデータRA/Dの送出に応じて参照する領域であ
り、ブロックアクセス時において送出されてきたアドレ
スデータがブロック先頭ラインに係るものであるか否か
の判別を行うためのジャンピングテーブルと、送出され
てきた実アドレスデータRA/Dにつき駆動すべきコモン側
ラインを特定するためのラインテーブルとからなる。
領域E800H〜EFFFHは第33図および第36図〜第38図につ
き後述する制御に関して用いる各種パラメータ群を格納
した領域であり、ブロック数（本例では20個）を格納し
たブロック関連データ領域（E800H〜）、透明電極の駆
動電圧の可変設定のためにD/A変換部900を調整するデー
タを格納したD/A変換部関連データ領域（E900H〜）、表
示器100上の１水平走査期間（1H）設定の基準となるク
ロックToutを出力するタイマTMR2の設定データTCONRを
格納したタイマTMR2設定データ領域（EA00H〜）、表示
器100上の動作時間と制御動作上の時間との調整を行う
ためのディレイタイム設定用のタイマTMR1のレジスタ設
定データCNTB,CNTL,CNTBBを格納したタイマTMR1設定デ
ータ領域（それぞれEB00H〜,EC00H〜,ED00H〜）を有す
る。
領域F000H〜は第32図ないし第33図および第36図〜第3
8図につき後述する処理手順に対応したプログラムを格
納したプログラムエリアである。
（4.3.2）ジャンピングテーブルについて 本例においては、ブロックアクセス時においてワード
プロセッサ本体１側から送出される実アドレスデータRA
/Dがブロック先頭ラインに係るものか否かによって処理
経路が異なる。これは、ブロック先頭ラインに対応した
アドレスデータが供給されたときにそのブロック内の表
示をクリアした後に、ブロック内の各ラインについての
順次の書込みを行うようにしていることに基づく。
このため、ワードプロセッサ本体１から送出される実
アドレスデータRA/Dがブロック先頭ラインに対応してい
るものか否かを認識する要があるが、かかる認識処理に
際してはまず各ブロックの先頭ラインに関する各アドレ
スデータに対して、実アドレスデータの入力の度に逐次
比較判定して行くようにすることが考えられる。
しかしながら、このような逐次比較によると、比較す
べき対象が増えるに従い処理時間に差異が生じることに
なる。すなわち、比較判定処理ステップのプログラム上
の先後によって比較処理数が増減するからである。
そこで、本例においては、ジャンピングテーブルを用
いた次のような判定処理を行い、判定時間の均一化を図
るようにする。
例えば、第13図に示すように、ワードプロセッサ本体
１からの実アドレスデータが“03"H（ラインナンバで
“3"）のとき、このデータを１ビット左へシフトし、上
位２ビットを“1"とすると共に最下位ビットを“0"とす
ると、オフセット後のデータ“COO6"Hが得られる。この
データをメモリ空間上のアドレスとし、このメモリ空間
上のアドレスにはブロック先頭ラインか否かのコードを
格納しておけば、すべての実アドレスデータにつき全く
同一の実行時間でブロック先頭ラインか否かの識別が可
能となる。
さらに、用いるCPU501がメインデックスレジスタ（I
X）を使用でき、かつインデックスレジスタが示すアド
レスへジャンプできる命令（例えば“JUMP IX"を処理で
きるものであれば、オフセット後のデータをIXに格納
し、ジャンピングテーブルにはジャンプ先のアドレスを
書込んでおくことにより、上記命令を実行すれば直ちに
適宜の処理を起動することが可能となる。
本例においては、CPU501としてインデックスレジスタ
および上記命令の使用を可能なものを用い、第14図に示
すようにラインナンバ（０〜399）に対応させてジャン
ピングテーブル（C000H〜C31EH）を設け、ジャンピング
テーブルの各アドレスには起動すべき手順（具体的には
その手順のプログラムエリア上の先頭アドレス）を格納
しておく。
なお、第14図においてBLOCK,LINEおよびFLINEは、そ
れぞれ、ブロックアクセス時におけるブロック消去手
順、ライン書込み手順、および有効表示領域104の最終
ライン書込みに伴った温度補償データ更新のための手順
を示しており、これらについては第36図（Ａ）〜（Ｄ）
につき後述する。
なお、ラインアクセス時においては、温度補償データ
更新手順を行うか否かを判別するために最終ラインか否
かをのみ判定すればよいので、比較の対象は１つであ
り、上述のようなジャンピングアドレスを用いた判定は
行わない。
（4.3.3）ラインテーブルについて 実アドレスデータRA/Dは、コモン側駆動部300の構成
によっては変換を要する。例えば、本例においては駆動
部300は５個のコモン駆動エレメント310から成り、それ
ぞれは80ビットの出力を行い、さらに、20ビット毎に４
ブロックを構成し、コモン側ラインとして400本の走査
線を設けている。このうちの１本の走査線を選択するに
は、 （１）５個のコモン駆動エレメント310より１つを選択
する。
（２）そのエレメント310に割当てられる４つのブロッ
クから１つを選択する。
（３）ブロック中の20本のラインから１本を選択する。
の処理を行うようにする。
本例では、第15図に示すように、２バイトのライン選
択用アドレスを用い、その第12〜第８ビットをエレメン
ト310の選択用、第６および第５ビットをブロックの選
択用、第４〜第０ビットをラインの選択用に割当てる。
実アドレスデータからライン選択用アドレスデータへの
変換は、ジャンピングテーブルに関して述べた第13図の
処理とほぼ同様に行うことができ、ライン選択用アドレ
スデータをラインテーブルに展開しておけばよい。
なお、第15図において680はエレメント310の選択（エ
レメントチップのセケクト）を行うデコーダ部であり、
その構成によって、並びにチップセレクト用に第12〜第
８ビットの５ビットを割付けていることから、25＝32個
までのエレメント310の増設が可能である。このときに
は、走査線として2560本の選択を行うことが可能とな
る。
（4.3.4）各種パラメータ格納エリアについて 本例においては、温度条件によって表示器100の駆動
条件、すなわち駆動電圧や１水平走査期間，ディレイデ
ータを変更し、最適の駆動制御を実現するものである。
従って、温度センサ400からの測温データに基づき、駆
動に際しては駆動条件が補正されなければならない。
領域E900H〜EDFFHはこの補正データを格納した領域で
あって、後述のように温度に応じた諸パラメータの読出
し処理の効率化を図るために本例では次のような格納を
行っておく。
すなわち、１つもしくはある範囲の１段階の温度に対
して、例えばそれぞれ１つのD/A変換部関連データと、T
CONRと、CNTB,CNTLまたはCNTBBとを対応させるものとす
れば、温度に対応した一群の諸パラメータは、下位２バ
イトが同値である領域に格納しておく。そして、第13図
について述べたとほぼ同様にして、A/D変換部950から得
られる温度データまたはこれを適宜加工した温度データ
を下位２バイトのアドレスとし、上位２バイトを順次書
換えて読出しを行えば、温度に対応した一群のパラメー
タが得られることになる。
例えば、温度データが“0080"Hであれば、まずこれに
“E900"Hを加えた“E980"H番地をアクセスすることによ
って、その温度に対応したD/A変換部の関連データ（駆
動電圧）が得られ、次に“E980"Hに“0100"Hを加えた
“EA80"H番地をアクセスすることによって、タイマTMR2
の設定データたるTCONR（表示画面上の１水平走査期間
を規定する基本クロックを生成するためのデータ）が得
られる。以下、同様に加算およびアクセスを行うことに
よって、順次温度に対応したCNTB,CNTL,CNTBBが得られ
ることになる。
（4.4）データ出力部 （4.4.1）構成 第16図はデータ出力部600の一構成例を示す。ここ
で、601はワードプロセッサ本体１と結合し、信号Ｄお
よび転送クロックCLKを受容するデータ入力部である。
信号Ｄは、画像信号と水平同期信号とが加えられてワー
ドプロセッサ本体１が送信するものであり、本例にあっ
ては水平同期信号もしくは水平帰線消去期間には実アド
レスデータが重畳されて供給される。而して、データ入
力部601は水平同期信号もしくは水平帰線消去期間の検
出の有無に応じてデータ出力経路を切換え、検出時には
そのときに重畳されている信号成分を実アドレスデータ
として認識して実アドレスデータRA/Dとして出力し、非
検出時にはその間の信号成分を画像データとして認識し
て、４ビットパラレルの画像データD0〜D3として出力す
る。
また、データ入力部601は実アドレスデータの入力を
認識したときに、アドレス／データ識別信号A/を付勢
し、この信号A/は、▲▼発生部603およびDACT
発生部605に導かれる。▲▼発生部603では、この
信号/Dの入来に応じて割込み信号▲▼を出力
し、これがスイッチ520の設定に応じて割込み指令▲
▼または▲▼として制御部500に供給さ
れ、ラインアクセスモードまたはブロックアクセスモー
ドでの動作が行われる。一方、DACT発生部605では、信
号A/の入来に応じて表示器100のアクセスの有無の識
別を行うためのDACT信号を出力し、これを制御部500、
▲▼発生部611およびゲートアレイ680に導く。
▲▼発生部611は、DACT信号の付勢時における
▲▼トリガ発生部613からのトリガ信号の入力に
応じてゲートアレイ680を起動する信号▲▼を発
生する。▲▼トリガ発生部は、制御部500がA/D変
換部950に対し温度センサ400からの温度情報の取込みを
指令するライト信号▲▼よりトリガ信号を発生
する。また、このときには、▲▼トリガ発生部61
3は、デバイスセレクタ621が発生するチップセレクト信
号▲▼により選択がなされている。すなわち、制
御部500が温度データを読取るべくA/D変換部950のチッ
プセレクトを行うときには、▲▼トリガ発生部61
3も選択され、ライト信号▲▼に応じて枠駆動
も起動されることになる。
619は制御部500からのビジー信号IBUSYに応じて、表
示制御装置50のビジー状態を通知する信号BUSYをワード
プロセッサ本体１に送出するビジーゲートである。
621は制御部500からの信号A10〜A15を受容し、その値
に応じてA/D変換部950、D/A変換部900およびデータ出力
部600のチップセレクトを行うための信号▲▼〜
▲▼を出力する。623は信号▲▼に応じて
起動され、このとき制御部500からの信号A0〜A4に基づ
いてラッチパルスゲートアレイ625のセットを行う。ラ
ッチパルスゲートアレイ625は、レジスタ部630の各レジ
スタの選択を行うためのもので、レジスタ部630のレジ
スタ個数に応じた数のビット数で構成される。本例にあ
っては、レジスタ部630は各１バイトの22個の領域を有
し、ラッチパルスゲートアレイ625は各領域に１ビット
を対応させた22ビットの構成とする。すなわち、レジス
タセレクタ623がラッチパルスゲートアレイ625のビット
セットを行ったときに、そのビットに対応した領域が選
択されると共に、制御部500からラッチパルスゲートア
レイ625へのリード信号▲▼またはライン信号▲
▼の供給に応じて、選択されたレジスタに対するシス
テムデータバスを介してのデータ読出しまたはデータ書
込みが行われる。
レジスタ部630において、RA/D LおよびRA/D Uは、実
アドレスデータRA/Dの下位および上位１バイトをそれぞ
れ格納する実アドレスデータレジスタであり、この格納
は実アドレス格納制御部641によって行われる。
DC LおよびDC Uは、表示の水平走査線方向のドット数
（本例では800ドット）の値に対応したデータの下位お
よび上位１バイトをそれぞれ格納する水平ドットカウン
トデータレジスタである。画像データD0〜D3の転送開始
時に起動されて適宜のクロックを計数する水平ドット数
カウンタ643は、このレジスタDC LおよびDC Uに格納さ
れた数値に等しい計数動作を行ったときにラッチ信号▲
▼の発生部645に対しその発生を行わせる。
DMは駆動モードレジスタであり、ラインアクセス時ま
たはブロックアクセス時に対応したモードデータが書込
まれる。
DL LおよびDL Uはコモンライン選択アドレスデータの
レジスタであり、第15図について示した16ビットのデー
タにつきそれぞれその下位および上位１バイトを格納す
る。そして、レジスタDL Lに格納されたデータは、ブロ
ック指定用のアドレスデータCA6,CA5（第15図の第６お
よび第５ビットに対応）およびライン指定用のアドレス
データCA4〜CA0（第15図の第４〜第０ビットに対応）と
して出力される。また、レジスタDL Uに格納されたデー
タは、デコーダ部650に供給されて、コモン駆動エレメ
ント310の選択用のチップセレクト信号▲▼〜▲
▼として出力される。
CL1およびCL2は、ブロックアクセスモードにおけるコ
モン側ラインの駆動（ライン書込み）に際してコモン側
駆動部300に供給する駆動データを格納する１バイトの
領域、SL1およびSL2は、同じくセグメント側ラインの駆
動に際してセグメント側駆動部200に供給する駆動デー
タを格納する１バイトの領域である。
CB1およびCB2は、ブロックアクセスモードのブロック
消去時におけるコモン側ラインの駆動に際してコモン側
駆動部300に供給する駆動データを格納する１バイトの
領域、SB1およびSB2は同様にセグメント側駆動部200に
供給する駆動データを格納する１バイトの領域である。
CC1およびCC2は、ラインアクセスモードのライン書込
み時におけるコモン側ラインの駆動に際してコモン側駆
動部300に供給するデータを格納する１バイトの領域、S
C1およびSC2は同様にセグメント側駆動部200に供給する
駆動データを格納する１バイトの領域である。
続く３つの１バイト領域は枠駆動部700のスイッチン
グを行うためのデータを格納した領域であり、４ビット
毎に分けて、レジスタFV1,FCVc,FV2,FV3,FSVc,FV4を設
けてある。
661は逓倍器であり制御部500からのパルス信号Toutを
例えば２倍に逓倍する。663A,663B,663Cおよび663Dは逓
倍器661の出力の３相,4相,6相および12相のリングカウ
ンタであり、１水平走査期間（1H）をそれぞれ４分割,3
分割,2分割および無分割するのに用いる。この分割され
た期間を以下ΔＴといい、例えば３分割の場合には３Δ
Ｔで1Hをなすことになる。
665はリングカウンタ663A〜663Dの出力からいずれか
を選択するためのマルチプレクサであり、駆動モードレ
ジスタDMの内容に応じて、すなわち1Hを何分割して駆動
を行うかを示すデータに応じて設定される。例えば、３
分割の場合には４相リングカウンタ663Bの出力を選択す
る。
667はリングカウンタ663A〜663Dの各出力の４相リン
グカウンタ、669はマルチプレクサ665と同様に設定され
るマルチプレクサである。
第17図はクロックTout,逓倍器661の出力波形，リング
カウンタ663A〜663Dおよび667の出力波形を示す。すな
わち、マルチプレクサ665によりリングカウンタ663A〜6
63Dの出力のいずれかが選択されると、４ΔT/1H,3ΔT/1
H,2ΔT/1HまたはΔT/1Hが選択され、その出力波形は後
述のシフトレジスタ部673にシフトクロックとして供給
されてΔＴ毎のオン／オフデータの出力がなされる。ま
た、４相リングカウンタ667の出力はマルチプレクサ669
によりいずれかが選択されて、この出力波形がシフトレ
ジスタ部673にシフト／ロード信号として供給され、選
択されている分割数での動作の設定が行われる。
再び第16図を参照するに、レジスタ部630において領
域CL1,CB1およびCC1には、コモン側駆動部300に送出す
るクリア信号▲▼およびイネーブル信号CENの
ΔＴ毎のオン／オフデータを、領域CL2,CB2およびCC2に
は、同様に駆動波形規定信号CM1およびCM2のΔＴ毎のオ
ン／オフデータを格納する。また、領域SL1,SB1およびS
C1には、セグメント側駆動部200に送出するクリア信号
▲▼およびイネーブル信号SENのΔＴ毎のオン
／オフデータを、領域SL2,SB2およびSC2には、同様に波
形規定信号SM1およびSM2のΔＴ毎のオン／オフデータを
格納する。
本例においては、各信号用データの格納領域を４ビッ
ト構成とし、１ビットを１ΔＴのオン／オフデータに対
応させておく。すなわち、本例では1Hの最大分割数は４
である。
671は領域CL1〜SC2に結合したマルチプレクサ部であ
り、駆動モードレジスタDMの内容に応じてブロックアク
セスモードにおけるライン書込み時、ブロック消去時お
よびラインアクセスモードにおけるライン書込み時の駆
動時の信号用データからいずれかを選択する。このマル
チプレクサ部671において、MPX1は領域CL1,CB1およびCC
1からいずれかの信号▲▼用の４ビットデータ
を選択するマルチプレクサ、MPX2は同じく信号CEN用の
４ビットデータを選択するマルチプレクサ、MPX3は領域
CL2,CB2およびCC2からいずれかの信号CM1用の４ビット
データを選択するマルチプレクサ、MPX4は同じく信号CM
2用の４ビットデータを選択するマルチプレクサであ
る。また、MPX5は領域SL1,SB1およびSC1からいずれかの
信号▲用の４ビットデータを選択するマルチプ
レクサ、MPX6は同じく信号SEN用の４ビットデータを選
択するマルチプレクサ、MPX7は領域SL2,SB2およびSC2か
らいずれかの信号SM1用の４ビットデータを選択するマ
ルチプレクサ、MPX8は同じく信号SM2用の４ビットデー
タを選択するマルチプレクサである。
673はマルチプレクサ部671のMPX1〜MPX8にそれぞれ結
合したパラレル／シリアル（P/S）変換用のシフトレジ
スタP/S1〜P/S8を有するシフトレジスタ部であり、マル
チプレクサ665の出力がシフトクロック信号として与え
られて１ビットのオン／オフデータの出力期間ΔＴが規
定される。また、マルチプレクサ669の出力が設定され
た分割数での動作を行うためのプリセット信号として与
えられる。
675はシフトレジスタP/S1〜P/S8にそれぞれ結合した
マルチプレクサMPX11〜MPX18を有するマルチプレクサ部
であり、レジスタCL1〜SC2に格納された各信号の４ビッ
トのオン／オフデータのビット選択データ（レジスタDM
に格納）に基づいて、P/S変換されたオン／オフデータ
を出力する。
677はレジスタFV1,FCVc,FV2,FV3,FSVc,FV4に関して上
記シフトレジスタ部673およびマルチプレクサ部675と同
様の処理を行う出力部、680は信号DACTおよび▲
▼に応じて開放され、枠駆動部700にスイッチ信号▲
▼〜▲▼，▲▼および▲▼を導くゲ
ートアレイである。
690はD/A変換部900のチップセレクト信号DS1の付勢に
応じて、すなわちD/A変換部900のアクセスに際して信号
MRを制御部500に送出し、CPU501が発生するクロックＥ
のパルス幅を変更させるMR発生部である。
（4.5）A/D変換部 第18図はA/D変換部950の一構成例を示す。ここで、95
1はA/D変換器、953は温度センサ400の検出信号をA/D変
換器951に適合するレベルに増幅する増幅器である。
温度検出に際しては、制御部500はデータ出力部600の
デバイスセレクタ621を介しチップセレクト信号▲
▼を供給すると共に、ライト信号WR（ここでは▲
▼として図示）を送出する。これに応じてA/D変換
器951は温度センサ400から増幅器953を介して得られる
アナログ量の温度検出信号のディジタル量への変換を行
い、その終了時に信号▲▼を付勢してA/D変換
の終了を制御部500に通知する。
制御部500ではこれに応じてA/D変換器951にリード信
号▲▼（ここでは▲▼として図示）を供給
し、これに伴ってA/D変換器951はディジタル量の温度デ
ータを信号DD0〜DD7としてシステムバスを介し制御部50
0に送出する。
温度検出のタイミングは、有効表示領域104の先頭ラ
インから最終ラインまでの表示を絶えずリフレッシュす
るリフレッシュ駆動を行う場合には最終ライン駆動終了
から先頭ライン駆動開始までの垂直帰線期間に行うこと
ができる。また、表示データの変更が生じたときにその
ブロックまたはラインのみを書換える部分書換え駆動を
行う場合には、例えばタイマ割込みにより定期的に行う
ようにすることができる。
（4.6）D/A変換部および電源コントローラ 第19図はD/A変換部900および電源コントローラ800の
一構成例を示す。
D/A変換部900において、901はD/A変換器、903はその
出力を次段に適合するように増幅する増幅器である。
電源コントローラ800において、810,820,825,830およ
び840は、それぞれ、電圧信号V1,V2,VC,V3およびV4を発
生するための可変ゲイン増幅器であり、電圧V1は増幅器
903の出力を増幅器810に導くことにより、電圧V2,VC,V3
およびV4は増幅器810の出力をそれぞれ増幅器820,825,8
30および840に導くことにより生成する。821は増幅器81
0と820との間に介挿したインバータ、841は増幅器810と
840との間に介挿したインバータである。
ここで、電圧V1およびV2は、コモン側駆動部300に供
給するそれぞれ正および負の駆動電圧、電圧V3およびV4
は、セグメント側駆動部200に供給するそれぞれ正およ
び負の駆動電圧、電圧VCは各駆動部200,300に与える基
準電位である。また、これら電圧信号は枠駆動部700に
も供給する。
本例にあっては、VCを固定とし、このVCに対するV1,V
2,VC,V3,V4の差の比が、2:−2:0:1:−１となるように各
増幅器810,820,825,830および840のゲイン調整を予め行
っておく。
温度に応じた駆動電圧の変更設定に際しては、制御部
500はデータ出力部600のデバイスセレクタ621を介しチ
ップセレクト信号▲▼を供給し、D/A変換器901の
選択を行う。ここでD/A変換器901の動作の基本クロック
が制御部500とは異なるものであれば、信号▲▼
がデータ出力部600に配置したMR発生部690にも供給され
て信号MRが発生するので、制御部500は適切なクロック
信号ＥをD/A変換器901に供給する。而して制御部500は
ライト信号▲▼（ここでは▲▼として図
示）を付勢すると共に、変更設定用のディジタルデータ
をDD0〜DD7としてシステムバスを介しD/A変換器901に供
給する。これに応じてD/A変換器901は当該データをアナ
ログ信号に変換し、増幅器903を介して出力する。
これにより、増幅器810は電圧V1を発生するととも
に、V1に対して上記比を有する電圧V2,VC,V3およびV4が
生成される。
なお、第19図の例では電圧V1に応じて電圧V2等が生成
されるものとしたが、増幅器903の出力を各別に各可変
ゲイン増幅器810,820,825,830および840に導くようにし
てもよい。また、ゲインの調整をプログラマブルに行う
ことのできる可変ゲイン増幅器を用いてもよい。また、
電源コントローラ800の構成は、各駆動部200,300等の駆
動の態様に応じて、多値の電圧を発生できるものであれ
ば、上記構成にのみ限られず種々のものとすることがで
きるのは言うまでもない。
（4.7）枠駆動部 第20図は枠駆動部700の一構成例を示す。ここで、71
0,715,720,730,735および740は、それぞれ、電圧信号V
1,VC,V2,V3,VCおよびV4の供給路をオン／オフするスイ
ッチであり、データ出力部600のゲートアレイ680からイ
ンバータ711,716,721,731,736および741を介して供給さ
れるスイッチ信号▲▼，▲▼，▲▼，▲
▼，▲▼および▲▼により制御される。
枠駆動に際しては、データ出力部600のレジスタ部630
に設けられたレジスタFV1,FCVcおよびFV2の内容に応じ
て、すなわち信号▲▼，▲▼および▲▼
の状態に応じてスイッチ710,715および720が切換えら
れ、V1,VC,V2の３値をとる波形の信号をコモンラインに
平行な枠用透明電極151に印加することができる。ま
た、レジスタFV3,FSVcおよびFV4の内容に応じて、すな
わち信号▲▼，▲▼および▲▼の状態に
応じてスイッチ730,735および740が切換えられ、V3,VC
およびV4の３値をとる波形の信号をセグメントラインに
平行な枠用透明電極150に印加することが可能となる。
（4.8）表示器駆動部 （4.8.1）セグメント側駆動部 第21図はセグメント側駆動部200を構成するセグメン
ト駆動エレメント210の概略構成例を示す。ここで、220
は４ビットパラレルの画像データD0〜D3を順次入力し、
80ビットパラレルのデータに整列させる４×20ビットの
シフトレジスタであり、シフトクロックSCLKの入力に応
じて動作する。230は80ビットのラッチ部であり、画像
データD0〜D3が次段のセグメント駆動エレメント210の
シフトレジスタ220に導かれて行き、10個のエレメント2
10のシフトレジスタ220すべてに80ビットパラレルのデ
ータが整列したときに、すなわちデータ出力部600の▲
▼発生部645よりラッチ信号▲▼が与
えられたときに80ビットパラレルのデータをラッチす
る。
240はデータ出力部600からの信号▲▼，▲
▼,SM1およびSM2を受容し、所定の論理演算を行う
入力論理回路、250は入力論理回路240の演算データから
ラッチ部230の各ビットデータの内容に応じた各セグメ
ント駆動波形の規定データを発生する制御論理部であ
る。260は制御論理部250が発生するデータのレベルシフ
トを行うレベルシフタおよびバッファを有するスイッチ
信号出力部、270は電圧信号V3,VCおよびV4を受容し、ス
イッチ信号出力部260の出力に応じてスイッチングされ
てセグメントラインS80〜S1にV3,VCまたはV4を導くドラ
イバである。
第22図は第21図示のセグメント駆動エレメント210の
詳細な構成例を示す。シフトレジスタ220において、221
は１ビットすなわち１セグメントラインに対応したＤ型
のフリップフロップ、ラッチ部230において231はラッチ
回路である。また、スイッチ信号出力部260において261
はレベルシフタ、ドライバ270において275,273および27
4はスイッチ信号出力部260からのスイッチ信号に応じ
て、それぞれ、電圧VC,V3およびV4の供給経路をオン／
オフするスイッチである。
（4.8.2）コモン側駆動部 第23図および第24図は、コモン側駆動部300を構成す
るコモン駆動エレメント310の概略構成例および詳細な
構成例をそれぞれ示す。ここで、340は入力論理回路で
あり、データ出力部600のデコーダ部650からチップセレ
クト信号▲▼が与えられたときに、信号CA5,CA6,CE
Nによりブロック選択を行う他、ライン選択用信号CA0〜
CA4、信号▲▼,CM1およびCM2を受容して所定の
論理調整を行う。
345は入力論理回路340から供給される信号CA0〜CA4に
係るラインデータを基に駆動すべきコモンラインの選択
を行うデコーダ部であり、１つのエレメント310におい
て80ラインの選択が可能である。本例においては20ライ
ンを１ブロックとし、１つのエレメント310には４つの
ブロックを割当てており、第24図にあってはデコーダ部
345を20ライン分のデコードを行う部分毎に破線にて囲
んである。
350は制御論理部であり、入力論理回路340が供給する
信号CM1,CM2および▲▼に係る駆動データか
ら、入力論理回路340が選択したブロック、あるいはさ
らにデコーダ部345が選択したラインの駆動波形規定デ
ータを発生する。
360は制御論理部250が発生するデータのレベル変換を
行うレベルコンバータおよびバッファを有するスイッチ
信号出力部、370は電圧信号V1,VCおよびV2を受容し、ス
イッチ信号出力部360の出力に応じてスイッチングさ
れ、コモンラインC1〜C80にV1,VCまたはV4を選択的に供
給するドライバである。
本例においてはかかる構成のコモン側エレメント310
を５個備えており、すなわち有効表示領域104には400本
のコモンラインが対応する。
なお、第24図において361はレベルコンバータ、375,3
71および372は、スイッチ信号出力部360からのスイッチ
信号に応じて、それぞれ、電圧VC,V1およびV2の供給経
路をオン／オフするスイッチである。
（4.9）駆動波形 （4.9.1）表示器の概略 第25図は表示器100を模式的に示す。ここで、comおよ
びsegは、それぞれ、上部基板110に設けたコモン側透明
電極114に対応するコモンラインおよび下部基板120に設
けたセグメント側透明電極124に対応するセグメントラ
インであり、これらの間にFLCが設けられている。Fcom
およびFsegは、それぞれ、コモンラインcomの配設範囲
の両側にコモンラインcomと平行に設けた枠用コモンラ
イン、およびセグメントラインsegの配設範囲の両側に
セグメントラインsegと平行に設けた枠用セグメントラ
インである。而して、コモンラインcomとセグメントラ
インsegとの第25図上の交叉部分の集合に対応した表示
画面102上の領域が有効表示領域104をなし、枠用コモン
ラインFcomと枠用セグメントラインFsegおよびセグメン
トラインsegとの交叉部分、並びに枠用セグメントライ
ンFsegとコモンラインcomとの交叉部分の集合が有効表
示領域104外の枠部106をなす。
なお、第25図においては、簡略化のためにコモンライ
ンcomおよびセグメントラインsegを各４本ずつ、枠用コ
モンラインFcomおよび枠用セグメンラインFsegを両側に
各１本ずつ示しているが、本実施例においてコモンライ
ンcomは400本、セグメントラインsegは800本配置されて
１本ずつ駆動可能であり、枠用コモンラインFcomおよび
枠用セグメントラインFsegは両側に16本ずつ配置されて
一括駆動されるのは前述の通りである。
（4.9.2）表示器の駆動態様 本実施例において、表示器100は次のように駆動され
る。
有効表示領域104に関しては、上述（3.5）において述
べたように、ブロックアクセスモードにおいては、まず
ブロック消去がなされ、次いでライン毎の書込みがなさ
れる。また、ラインアクセスモードにおいては、ライン
毎の書込みのみが行われる。本例においては、領域104
を、ブロックアクセスモードにおけるブロック消去時
と、同モードにおけるライン書込み時と、ラインアクセ
スモードにおけるライン書込み時とで異った波形で駆動
する。
枠部106に関しては、枠用コモンラインFcomに沿った
枠部（以下横枠という）と枠用セグメントラインFsegに
沿った枠部（以下縦枠という）とを異った時点で、かつ
異った波形で駆動する。すなわち、横枠に関しては有効
表示領域の非アクセス時（例えばリフレッシュ駆動時に
おいては垂直帰線期間、部分書換え時にはタイマによる
割込み時）においてラインFcomとラインFsegおよびseg
とを駆動することにより形成し、縦枠に関してはいずれ
のモードにおいてもライン書込み時にコモンラインcom
の駆動波形に合せあ波形で枠用セグメントラインFsegを
駆動することにより、コモンラインcomとの協働で形成
されるようにする。
（4.9.3）有効表示領域の駆動波形 本実施例においては、１水平走査期間（1H）を３分割
し、それぞれのΔＴの期間においてコモンラインcomに
はV1,VCまたはV2が、セグメントラインsegにはV3,VCま
たはV4が供給されるようにする駆動を行う。
第１表はデータ出力部600のレジスタ部630におけるレ
ジスタ領域CL1〜SC2に設定するデータの一例を示す。表
において“×”は未使用のビットであり、本例では第33
図につき後述する処理手順の起動時においてレジスタ領
域CL1〜SB2の第６〜第４ビットおよび第２〜第０ビット
にそれぞれ第１表に示す所定のデータが展開されるよう
にする。そして一方では、処理手順実行の過程において
適宜、駆動モードのレジスタ領域DMにブロックアクセス
モードにおけるブロック消去と、同モードにおけるライ
ン書込みと、ラインアクセスモードにおけるライン書込
みとを弁別してマルチプレクサ部671がレジスタCB1〜SB
2、レジスタCL1〜SL2またはレジスタCC1〜SC2を選択す
るようにするデータと、マルチプレクサ665および669を
切換え、bit6〜４あるいはbit2〜０の３ビットが選択さ
れて１ビットが順次ΔＴの期間出力されるようにするデ
ータとを格納する。
第２表および第３表は、それぞれ、コモン駆動エレメ
ント310およびセグメント駆動エレメントの真理値表を
示す。これら表において、“×”は“1"または“0"のい
ずれであっても選択される駆動電圧Ｖが影響を受けない
場合である。また、第３表においてＱは１ビットの画像
データ、すなわちラッチ部230のラッチ231（第22図参
照）から出力される画像データであり、Ｑ＝０で白デー
タが、Ｑ＝１で黒データが出力されるものとする。
第26図（Ａ）は、レジスタCB1およびCB2の内容（第１
表参照）による信号CEN,▲▼,CM1,CM2の波形と
コモン駆動エレメント310のロジック（第２表参照）に
よってコモンラインcomに印加される電圧信号Ｖの波形
とを示す。また、同図（Ｂ）は、レジスタSB1およびSB2
の内容（第１表参照）による信号SEN,▲▼,SM
1,SM2の波形と、セグメント駆動エレメント210のロジッ
ク（第３表参照）によってセグメントラインsegに印加
される電圧信号Ｖの波形とを示す。
従って、ブロックアクセスモードのブロック消去時に
は、チップセレクト信号▲▼により選択されたエレ
メント310の駆動に係り信号CA5,CA6により選択されたブ
ロックにおいてコモンラインcomとセグメントラインseg
との交叉点には、それぞれのラインへの印加電圧の差
分、すなわち、第27図に示すような電圧信号の合成波形
が加えられることになる。そして、期間ΔＴにわたって
印加される電圧の値3V0により当該ブロックの情報はす
べて白データにクリアされる。
なお、このとき、ΔＴないし1Hと電圧V1〜V4,VCとは
温度に応じて補正されているのは前述の通りである。
第28図（Ａ）は、レジスタCL1およびCL2の内容による
各信号CEN等の波形と、コモン駆動エレメント310のロジ
ックによってコモンラインcomに印加される電圧信号Ｖ
の波形とを示す。同図（Ｂ）は、レジスタSL1およびSL2
の内容による各信号SEN等の波形と、セグメント駆動エ
レメント210のロジックおよび画像データの内容（Ｑ）
によってセグメントラインsegに印加される波形とを示
す。
従って、ブロックアクセスモードのライン書込み時に
は、チップセレクト信号▲▼および信号CA5,CA6に
より選択されたエレメント310のブロックにおいて信号C
A1〜CA4により選択されたコモンラインcomとセグメント
ラインsegとの交叉点には、第29図（Ａ）または（Ｂ）
に示す電圧信号の合成波形が加えられることになる。こ
こで、第29図（Ａ）に示すような波形が印加される点で
は、表示データの変更は生じない。すなわち、その点は
先に行ったブロック消去によって白データとなった状態
を保持する。一方、第29図（Ｂ）に示すような波形が印
加される点では、最初の期間ΔＴにわたって印加される
電圧値3V0により白データが得られる状態となるが、続
く期間ΔＴにわたって印加される電圧−3V0により表示
データが反転して黒となる。
第30図（Ａ）は、レジスタCC1およびCC2の内容による
各信号CEN等の波形と、コモン駆動エレメント310のロジ
ックによってコモンラインcomに印加される電圧信号Ｖ
の波形を示す。同図（Ｂ）は、レジスタSC1およびSC2の
内容による各信号SEN等の波形と、セグメント駆動エレ
メント210のロジックおよび画像データの内容（Ｑ）に
よってセグメントラインsegに印加される波形とを示
す。
これにより、ラインアクセスモードのライン書込み時
には、選択されたコモンラインcomとセグメントラインs
egとの交叉点には、第31図（Ａ）または（Ｂ）に示す電
圧信号の合成波形が加えられる。ここで、第31図（Ａ）
に示すような波形の電圧信号が印加される点では、最初
の期間ΔＴおよび次の期間ΔＴにわたってそれぞれ印加
される電圧2V0およびV0により、白データを得る条件の
閾値を越え、最後の期間ΔＴに印加される電圧V4では黒
データを得る条件の閾値を越えないので、表示は白とな
る。また、同図（Ｂ）に示す波形が印加される点では、
最初の２ΔＴの期間で表示が白となるが、最後の期間Δ
Ｔに印加される電圧−3V0によって表示が反転し、黒デ
ータが表示されることになる。
（4.9.4）枠駆動の態様 本例においては、前述のように、横枠については垂直
帰線期間または定期的に、A/D変換部950の駆動開始と同
時に形成し、縦枠については有効表示領域104のライン
書込み時に形成する。また、枠は有効表示領域104の背
景色と同色、すなわち情報を黒で表示する場合には白色
で設けるようにする。
第４表は枠駆動部700のスイッチングを行って枠形成
を行うためにレジスタFV1,FCVc,FV2,FV3,FSVcおよびFV4
に設定するデータを示す。ここで、枠用コモンラインFc
omに関しては、有効表示領域104の駆動からはほぼ独立
したものであるから、各データ▲▼，▲▼お
よび▲▼の内容の変更設定は行わない。本例では、
枠用コモンラインFcomの駆動データとして、横枠形成時
に第26図（Ａ）に示すコモンラインcomの駆動波形と等
しい波形が得られるように設定を行っておく。
一方、枠用セグメントラインFsegに関しては、横枠形
成時と、ブロックアクセスモードのライン書込み時にお
ける縦枠形成時と、ラインアクセスモードにおけるライ
ン書込み時とで枠用コモンラインFcomないしはコモンラ
インcomの駆動波形が異なることから、それぞれに合せ
て白データが表示されるように各レジスタFV3,FV4およ
びFSVcの変更設定を行う。
具体的には、枠用セグメントラインFsegの駆動データ
として、横枠形成時には第26図（Ｂ）に示すセグメント
ラインsegの駆動波形と等しい波形が、ブロックアクセ
スモードのライン書込み時における縦枠形成時には第28
図（Ｂ）に示すセグメントラインsegのＱ＝０のときの
駆動波形と等しい波形が、ラインアクセスモードのライ
ン書込み時における縦枠形成時には第30図（Ｂ）に示す
セグメントラインsegのＱ＝０のときの駆動波形と等し
い波形が得られるように変更設定を行う。
この結果、横枠については第27図示の波形で駆動され
て形成され、縦枠についてはブロックアクセスモードま
たはラインアクセスモードにおいて、それぞれ、第29図
（Ａ）または第31図（Ａ）に示す波形で駆動されて形成
されることになる。
（５）表示制御 （5.1）制御手順の概要 本例に係る表示制御の主要な特長は２つある。１つに
は、表示制御装置50側からワードプロセッサ本体１へ、
Busy信号を送ることによってデータの授受と表示画面10
2の動作との同期をとることである。これは、本質的に
は、FLCを用いた表示素子が、その動作を有効とするた
めに温度によって１水平走査期間が変化するようにした
ことに起因している。
２つには、通常のワードプロセッサが画像データのみ
を順次、周期的かつ連続的に（いわゆるリフレッシュモ
ードで）転送するのに対して、本例のワードプロセッサ
本体１は画像データの前に、かかるデータによって駆動
される画素を指定するためのアドレスデータを転送する
ことであり、さらには、これらデータをリフレッシュモ
ードではなく、アドレスデータによって特定の部分のみ
の画像データを転送して駆動することを可能とするもの
である。これはFLCを用いた表示素子が記憶性を有する
ことによって、情報の更新が必要な画素のみをアクセス
すれば足りるということに由来している。
なお、上記表示制御を可能とするために、本例のワー
ドプロセッサ本体１は、通常のワードプロセッサが有す
る機能に加え、Busy信号を受け取ってアドレスデータの
転送を中止する、およびアドレスデータを例えば水平同
期信号にのせて転送する、機能を有するものである。
上記表示制御における特長、特に２番目の特長を有効
に用いることにより、以下で示す２つの表示制御形態が
実施される。
すなわち、ブロックアクセスとラインアクセスであ
る。ブロックアクセスとは、例えば、走査電極線20本を
１ブロックとし、有効表示領域104の１ブロック分の画
面を１度に消去し、かかるブロックを例えば全「白」と
して、以下、順次ブロックの１走査線毎に情報のアクセ
スを行い、文字等を書き込むものである。これに対し
て、ラインアクセスは１走査線毎にアクセスを行い、情
報の書き込みを行うものであり、予め全「白」にするこ
とはない。
これら表示制御形態をプログラムフローで示したのが
第32図であり、以下、第32図を参照して、本例における
表示制御の概要を説明する。
第32図において、まず、ワードプロセッサ本体１の電
源が“ON"となると、 INITルーチンが自動的に開始される（ステップS10
1）。ここでは、Busy信号を“ON"としてパワーON時にお
けるそれぞれ枠106の駆動，有効表示領域104の消去およ
びそのための温度補償が行われ、最後にBusy信号を“OF
F"として割り込み要求▲▼または▲▼
が来るまで待つ。この割込み要求▲▼または▲
▼は、ワードプロセッサ本体１からアドレスデ
ータが転送されることによって発生されるものであり、
アドレスデータが来なければプログラムは実行されず、
表示画面102に止まったままである。
次に、アドレスデータが転送されて割り込み要求がか
かると、この内部割り込み要求が▲▼か、ある
いは▲▼かに応じて、ステップS102の手順によ
り、▲▼であればLSTARTルーチンへ、▲
▼であればBSTARTルーチンへ、それぞれ進む。この分
岐によって、上述したブロックアクセスかラインアクセ
スかが別れる。すなわちLSTARTルーチンへ進めばライン
アクセスとなり、BSTARTルーチンへ進めばブロックアク
セスとなる。
ところで、▲▼あるいは▲▼の設定
は、本例にあっては、表示制御装置本体50の適切な部位
に配設された切換手段520によって、予め手動で行われ
る。
かかる切換手段520によってラインアクセスモードに
設定され、▲▼が発生したとき、 LSTARTルーチンが起動され、かかるプログラムが実行
される。ここで、データ出力部600から、転送されたア
ドレスデータを読み、このアドレスが有効表示領域104
の最終ラインのものかどうかを判断する（ステップS103
およびS104）。ここで、最終ラインではないとき、 LLINEルーチンヘプログラム実行が分岐する。ここで
は、Busy信号を“ON"とし、アドレスデータの次に転送
される画像データに基づき、１走査線分のライン書き込
みを行う。次に、Busy信号を“OFF"として、割り込み要
求▲▼を待つ（ステップS105）。▲▼
が供給されると再びLSTARTルーチンが起動される。
ステップS104でアドレスデータが最終ラインのもので
あれば、 FLLINEルーチンへプログラム実行が分岐する。ここで
は転送された画像データを基に、最終ラインのライン書
き込みを行う。次に枠駆動および温度補償データの更新
を行い、Busy信号を“OFF"として、割り込み要求▲
▼を待つ（ステップS106）。ここで、割り込み要求
▲▼があると、再びLSTARTルーチンが起動され
る。以上のような手順で、ラインアクセスモードでの表
示制御が行われる。
一方、上述した切換手段520によってブロックアクセ
スモードに設定された場合、アドレスデータ転送によっ
て、▲▼が発生したとき、 BSTARTルーチンが起動される。ここでは、Busy信号を
“ON"とし、転送されたアドレスデータを読み、かかる
データがブロックの先頭ラインか、有効表示領域104の
最終ラインか、あるいは上記以外のラインか、を判断す
る（ステップS107およびS108）。ここで、アドレスデー
タが先頭ラインで、最終ラインでもないとき、 LINEルーチンへ分岐する。ここでは、転送された画像
データを基に１ライン分のライン書き込みを行う。次
に、Busy信号を“OFF"として、割り込み要求を待つ（ス
テップS109）。ここで、内部割り込み要求▲▼
があると、再びBSTARTルーチンが起動される。
ステップS108でアドレスデータが有効表示領域104の
最終ラインであると、 FLINEルーチンへ実行が分岐する。ここでは、１ライ
ン分のライン書き込みを行う。次に、枠駆動および温度
補償データの更新を行ない、Busy信号を“OFF"として、
割り込み要求を待つ（ステップS110）。ここで、割り込
み要求▲▼があると再びBSTARTルーチンが起動
される。
ステップS108で、アドレスデータがブロックの先頭ラ
インであれば、 BLOCKルーチンへ実行が分岐する。ここでは、アドレ
スで指示されたラインの属するブロック全てを消去し、
かかるブロックの領域を「白」とする（ステップS11
1）。次にLINEルーチン（ステップS109）へ進み、前述
したのと同様な処理を行う。上述したような手順で、ブ
ロックアクセスモードでの表示制御を行い、情報の書き
込みを行う。
また、ワードプロセッサ本体１がパワーダウン信号▲
▼を制御部500へ送出すると、この信号によ
って、ノンマスカブル割り込み要求NMIがかかり、PWOFF
が起動される。ここでは、Busy信号を“ON"とし、有効
表示領域104の消去を行い、全ての領域を「白」とす
る。次に、パワーステータス信号およびBusy信号を“OF
F"とし、これによりワードプロセッサ本体１の電源が遮
断される（ステップS112）。
上述したことから明らかなように、表示制御の２つの
形態、すなわち、ブロックアクセスおよびラインアクセ
スのいずれの形態が実施されたとしても、アドレスデー
タが、全有効表示領域に亘って順次、周期的かつ連続的
に転送されてくる場合には、リフレッシュ駆動となり、
また、ある所定の部分のアドレスデータが間欠的に転送
されてくるのであれば、部分書き換え駆動となる。
なお、以下で記述する制御手順の詳細においては、本
体１側からは、アドレスデータおよび画像データをリフ
レッシュモードで転送してくることを前提として説明を
行う。
（5.2）制御手順の詳細 （5.2.1）電源オン（初期時） ワードプロセッサ本体１の電源がオンとされたとき、
自動的に起動される処理について、第33図および第34図
を参照して説明する。
第33図は、起動される処理のフローチャートを示し、
これは第32図にて前述したINITルーチンである。第34図
は、INITルーチンおよび後述するPWOFFルーチンのタイ
ムチャートを示しており、以下、ステップ毎に制御部50
0が行う処理について説明する。
S201: パワーステイタス（P ON/OFF）信号を“ON"、および
信号Lightを“OFF"とし、同時にデータ出力部600を介し
てBusy信号を“ON"としてワードプロセッサ本体１へ出
力する。このBusy信号を出力している間、ワードプロセ
ッサ本体１からアドレスデータは転送されない。これ
は、FLC表示素子を有効に駆動するために、１水平走査
期間を温度によって変化させていることに由来する。す
なわち、有効表示領域104でのFLC表示素子駆動時間と、
ワードプロセッサ本体１からのデータ転送時間、換言す
ればワードプロセッサ本体１内のVRAM動作時間との同期
が完全にとれないために、表示制御装置本体50側がBusy
信号を出力することによって、同期をとっているもので
ある（第34図，時点：以下数字のみ記す）。
S203: データ出力部600のレジスタ部630内の所定領域に、初
期枠部駆動および有効表示領域駆動用の駆動波形発生制
御データを設定する。これは、制御部500内のROM503に
格納された波形発生制御データを、第１表および第４表
のようにデータ出力部600のレジスタ部630に設定するも
のである。
S205: 初期枠駆動のための駆動電圧値および１水平走査期間
の基本となるシステムクロックのそれぞれデータを、D/
A変換部900および制御部500のタイマTMR2におけるレジ
スタTCONRに設定する。また、ブロックアクセス，ライ
ンアクセスおよびパワーオン／オフ時におけるブロック
アクセスそれぞれの基本タイムデータを設定する。
S207: 制御部500は、データ出力部600から枠駆動部700へ枠
駆動制御データを転送し、これに基づき枠駆動部700は
枠駆動を行う。かかる駆動によって、枠部106の画質を
良好なものとし、表示画面102を常に良好な状態に保
つ。これは、有効表示領域104を駆動している間に、枠1
06にも電圧が印加されて光の透過率が変化し、枠106の
一部が濁って画質の劣化を招かないようにするためであ
る。
また、本例にあっては、枠部106を「白（光源FLから
の光を透過する配向状態）」、有効表示領域104を「白
（光を透過する状態）」となし、文字情報等を「黒」で
表示するものとする。なお、これら表示における「黒」
および「白」による画定は上例に限られたものでなく、
「黒」と「白」とを反転した表示も、あるいは、枠106
と有効表示領域104とを区別する表示も、本例に係る装
置によって可能である。
本ステップS207における枠駆動は、１水平走査期間に
亘って行われるものであるが、この間には、第２図中、
下部ガラス基板120に配設された枠用透明電極150および
セグメント電極124と、上部ガラス基板110に配設され
て、コモン電極114と平行な枠用透明電極151とに電圧信
号を印加して駆動を行う。従って、枠部全ての駆動がこ
の間になされるものではなく、残余の枠部（縦枠）の駆
動は、ステップS213にて後述する有効表示領域104の消
去時に、コモン電極を併用することによって行われる。
また、本ステップでは、上述した枠駆動と同時にA/D
変換が行われる。かかるA/D変換は、温度センサ400で検
出された表示画面102の周囲温度情報、すなわちFLC温度
情報を、A/D変換部950で読込み、ディジタルデータに変
換するものである（時点および）。
S209: 温度補償を行う。すなわち、上記で得られたA/D変換
データを読み、制御部500内のROM503に格納されたルッ
クアップテーブル（第12図）を参照し、温度補償された
駆動電圧V,システムクロック，ディレイデータをそれぞ
れ得る。
上述した処理を、第35図を参照し、以下で詳細に説明
する。第35図はA/D変換データを駆動電圧V,1水平走査期
間の基本となるシステムクロック，各ディレイタイムに
それぞれ変換するときのアルゴリズム、およびルックア
ップテーブルを示しており、例えば同図に示す温度デー
タ80Hが得られたとする。この80Hは、テーブルにおける
アドレス下位ビットを示しているものであり、先のA/D
変換においては、アナログ温度データをアドレス下位ビ
ットに対応するディジタル温度データに変換する操作を
行っている。
ここで、制御部500の演算装置ALUは、データ0080H
に、駆動電圧データテーブルエリア（D/A変換部関連デ
ータエリア）のアドレス上位ビットデータに相当するE9
00Hをオフセットする。これにより、インデックスレジ
スタIXの内容をE980Hとし、このアドレスに相当するデ
ータを得る。この温度補償された駆動電圧値をD/A変換
部900を介して電源コントローラ800へ出力することにな
る。次に演算装置ALUは、インデックスレジスタIXの下
位ビットデータはそのままに、上位ビットデータを１だ
けインクリメントし、その内容をEA80Hとする。これ
は、テーブル中のシステムクロックテーブルのアドレス
に相当し、これによって温度補償されたデータを得る。
この１水平走査期間の基本となるシステムクロックデー
タをタイマTMR2のタイムコンスタントレジスタTCONRに
設定する。
同様の処理によって、以下、ブロックアクセス，ライ
ンアクセス，およびパワーオン／オフ時のブロックアク
セスにおける各ディレイタイムデータを、それぞれタイ
マTMR1用のレジスタCNTB,CNTL,およびCNTBBに設定す
る。
S211: 有効表示領域104の駆動開始時間の同期をとる。すな
わち、プログラム上のアクセス開始と実際の有効表示領
域駆動開始の完全な同期をとるため、制御部500のタイ
マTMR2が有するクロック出力パルスToutの、例えば立上
りエッヂが来たときに、制御部500のCPUの内部割り込み
要求IRQ3をかける。これによって有効表示領域の実際の
駆動開始とする（時点）。
S213: 有効表示領域104の消去、すなわち全領域を、本例に
おいては全「白」とする。これにより、先の枠駆動を相
埃って、パワーオン時における表示画面102を良好なも
のとする。
これら有効表示領域104の消去は、ブロック毎に、例
えば走査線20本を１ブロックとして駆動するものであ
り、従って１水平走査期間で１ブロックが消去される。
また、この駆動は、ワードプロセッサ本体１から、全
有効表示領域104を「白」とする画像データを受け取っ
て行われるものではなく、所定のブロック消去波形を、
前述したようにプログラム上自動的に設定することによ
り行われるものである。このことによって、パワーオン
／オフ時の有効表示領域消去が可能となる。
S215 １水平走査期間の調整を行う。すなわち、レジスタCN
TBBのディレイデータをカウンタに設定し、このデータ
を基にタイマTMR1は自己のクロックパルスをカウントす
る。これにより、有効表示領域104とプログラム実行時
間との１水平走査期間の調整を行い、所定の時間が来た
時点で内部割り込み要求IRQ3を発生する。
すなわち、タイマTMR1は、ステップS205で設定した基
本タイムデータとステップS209で得られた温度補償によ
るディレイタイムデータとから、所定の時間を設定し、
ある適切な時点からかかる時間をカウントしたとき、内
部割り込み要求を発生するものである。
S216: 上記ステップS211,S213,およびS215は、１ブロック毎
に、すなわち１水平走査毎にその都度行われる。従っ
て、本ステップにおいては、有効表示領域104の全ブロ
ックが終了したか否かを判断し、否定判断であれば再び
ステップS211へ戻り、上記処理を全ブロック終了まで繰
り返す（時点）。
S217: ステップS216で全ブロック（有効表示領域）が終了し
たと判断したら、Busy信号を“OFF"とし、ワードプロセ
ッサ本体１から信号Ｄの転送を可能とする。同時に、信
号Lightを“ON"とする。このとき、ワードプロセッサ本
体１の操作者は、本体１の電源をオンとした後、表示画
面102が表示されることによって、電源がオンとされた
ことを感覚するのであるが、それ以前に、上述したステ
ップS201〜S215の処理、とりわけ表示画面102の枠106お
よび有効表示領域104の駆動が、初期表示制御として既
になされているわけである（時点）。
S219: 割り込み要求▲▼あるいは▲▼を待
つ。これら▲▼あるいは▲▼は、ワー
ドプロセッサ本体１からアドレスデータが転送されて来
たとき発生するものであり、これによって後述する各プ
ログラムの実行が開始される。従って、アドレスデータ
が転送されて来るまでは、待機プログラムを実行し、コ
モンライン，セグメントラインとも同電位に保持して、
もしくはアース状態とする。このとき表示画面102は停
止したままである。なお、この代りに、表示装置100へ
の電源供給を停止する、例えば電源コントローラ800自
体への電源供給を断って電圧信号の発生をオフとしても
よい。
ところで、既述したように、▲▼あるいは▲
▼のどちらかの割込み要求が発生するかは、予
め設定されているものであり、これら設定は、例えばワ
ードプロセッサ操作者の使用形態、ワードプロセッサで
取り扱うデータ等によって、任意、操作者によって行わ
れる。
（5.2.2）ブロックアクセス 前述した所定の初期制御（INITルーチン）の後で、割
り込み要求▲▼によって起動されるブロックア
クセス表示制御について、第36図（Ａ）〜（Ｄ），第39
図（Ａ）および（Ｂ）を参照して説明する。
第36図（Ａ）〜（Ｄ）は、それぞれ、制御部500のROM
503に、第12図で示す形態で格納された表示制御にかか
るプログラムのフローチャートであり、ブロックアクセ
ス表示制御の各段階でそれぞれ起動される。
第39図（Ａ）および（Ｂ）は、かかる表示制御のタイ
ムチャートを示す。
Busy信号を“OFF"として（第39図の時点：以下数字
のみ記す）、待機状態にあった制御部500は、アドレス
データが転送されてきたことによって（時点）、発生
する割り込み要求▲▼の入力（時点）により
第36図（Ａ）で示すBSTARTルーチンを起動する（時点
）。以下、第36図（Ａ）を参照して、BSTARTルーチン
での表示制御の説明を行う。
S301: アドレスデータを読む。データ出力部600に転送され
たアドレスデータRA/Dを制御部500に読み込む。
S303: 読み込んだアドレスデータを基に、上記（4.3.2）で
述べたようなアドレス変換を行い、第12図に示すジャン
ピングテーブルを参照して実行されるべきプログラムの
アドレス設定を行う。
S305: Busy信号を“ON"として（時点）、次のアドレスデ
ータ転送を拒否する。
S307: ステップS303で設定したアドレスのプログラムへ実行
を分岐する（時点）。ここで、アドレスデータRA/D
が、ブロックの先頭ラインアドレスであればBLOCKルー
チンへ、有効表示領域の最終ラインアドレスであればFL
INEルーチンへ、上記以外のアドレスであればLINEルー
チンへ実行が分岐されることになる。
第36図（Ｂ）に示すBLOCKルーチンが起動されたとき
には以下の処理を行う。
S309: アドレス変換および設定を行う。すなわち、データ出
力部600のレジスタ部630内のレジスタRA/D L,RA/D Uに
転送されたアドレスデータRA/Dを読み込み、かかるアド
レスデータを基にして、上記（4.3.3）で述べたよう
に、駆動すべきラインの選択を行うためのアドレス変換
を行う。この変換されたアドレスで第12図に示すライン
テーブルを参照し、かかるアドレスデータを得る。この
データをデータ出力部600のレジスタ部630内のレジスタ
DL LおよびDL Uへ設定する。
S311: 駆動モードをブロックアクセスとする。すなわち、デ
ータ出力部600のレジスタ部630内のレジスタDMにブロッ
クアクセスモードのブロック消去を示すデータを設定す
る。
S313: 動作開始時間の同期をとる。すなわち、前述したよう
に有効表示領域104とプログラム実行との動作タイミン
グの完全な同期をとるために、制御部500のタイマTMR2
が有するクロック出力パルスToutの、例えば立上りエッ
ジを待って、かかるエッジを発生したときに内部割り込
み要求IRQ3を発生する。これにより出力パルスToutとプ
ログラム実行タイミングとの同期、従って、出力パルス
Toutは有効表示領域104における１水平走査期間および
動作タイミングの基本となるものであるから、プログラ
ム実行と有効表示領域104との動作タイミングの同期が
とれることになる。
S315: 画像データ転送終了までの時間調整を行う。すなわ
ち、第39図（Ａ）のタイムチャートに示すように、画像
データ転送は、アドレスデータ転送の直後に行われ、こ
の転送終了（時点）を待って有効表示領域104のアク
セスを開始する。
ここで、画像データ転送時間とは、ワードプロセッサ
本体１から、例えば１走査分の画像データ800ビットを
４ビットパラレルに5MHzで転送するとすれば、この転送
に40μesc、さらに加えてこれら画像データをセグメン
ト側駆動部200に格納する時間を合わせたものである。
因に、本ルーチンBLOCKは主にブロック消去を行うた
めのものであり、ブロック消去は画像データを必要とし
ないにもかかわらず、本ルーチンで画像データの転送を
行っているのは、次のラインアクセス用のデータ転送を
行っているからである。あるいは、ここで画像データを
転送せずに、同等の時間だけプログラムを実行しないよ
うにしてもよい。
S317: ブロック消去を開始する（時点）。これにより１水
平走査期間（1H）で１ブロック、すなわち、例えば走査
線20本をアクセスし、かかるブロックを全「白」とす
る。これら駆動は、前述したように、全「白」の画像デ
ータを受け取って行われるのではなく、所定のブロック
消去波形を設定して行うものである。
また、第39図（Ａ）から明らかなように、このブロッ
ク消去開始時点（時点）で、有効表示領域104では、
前ブロックの最終ライン書込みが終了したか、あるいは
垂直帰線期間が終了したかのいずれかである。
S319: １水平走査期間のプログラム上での調整を行う。すな
わち、既に述べたように、有効表示領域104でのアクセ
ス時間は、FLC表示素子の温度変動を伴って変化するよ
うにしたものであるから、これら有効表示領域104にお
ける１水平走査期間の長さに合わせ、プログラム実行時
間の調整を行うようにする。
具体的手法としては、制御部500内のタイマTMR1が、
自己の有するクロックで、例えばアドレスデータが転送
されてプログラムが起動した時点（時点）から計時を
行い、所定の時間が経過した時点で制御部500内のCPU50
1に内部割り込み要求IRQ3を発生して次のプログラムル
ーチンへ分岐するようにしたものである。
ここで、所定時間の決め方は、前記（5.2.1）のステ
ップS209で述べたように、温度補償によって、第12図に
示すテーブルエリアCNTBには、プログラム実行時間とデ
ィレイ時間とを合わせたものがカウント数のデータとし
て格納されており、タイマTMR1は、自身のクロックのカ
ウント数とCNTBの内容とを比較して、所定値を計数した
ときに、内部割り込み要求IRQ3を発生するようにしてい
る。
所定時間が経過した時点で、IRQ3の発生によってプロ
グラム実行はLINEルーチンへ分岐する（時点）。
第36図（Ｃ）は、LINEルーチンのフローチャートを示
しており、本ルーチンはBLOCKルーチンの続きとして、
あるいは直接BSTARTルーチンからの続きとして起動され
るものである。以下ではBLOCKルーチンの続きとして説
明を行い、また各ステップの説明において、既に述べた
のと同様の処理については詳述を省略する。
S321: IRQ3によってLINEルーチンが起動されると（時点
）、アドレス変換および設定を行う。
S323: 駆動モードをブロックアクセスモードのライン書込み
とする。すなわち、データ出力部600のレジスタ部630内
のレジスタDMにこの旨を示すデータを設定する。
S325: 動作開始時間の同期をとる。
S327: 画像データ転送終了までの時間調整を行う。ここで
は、先のBLOCKルーチンで画像データの転送がなされて
いれば、データ転送を行う必要はなくプログラム上同等
の時間を無実行で経過すればよい。
S329: ラインアクセスを開始する（時点）。この時点でブ
ロック消去は終了する。転送された１走査線分の画像デ
ータによって、ブロック先頭ラインの１走査線分の情報
の書込みすなわち表示を行う。
S331: １水平走査時間の調整を行う（時点）。
S333,S335 Busyを“OFF"として（時点）、割り込み要求▲
▼が来るのを待ち、この間、プログラムの実行はな
されない。
アドレスデータが転送されてくると（時点）、割り
込み要求▲▼が発生し（時点）、BSTARTルー
チンが開始される（時点）。以下、BSTARTルーチンの
次にLINEルーチンが実行され、ブロックの第２の走査線
の書込みが行われる。以上のように、BSTARTルーチンお
よびLINEルーチンを繰り返し実行することによってブロ
ック全ての走査線の書込みを終了し、次のブロックの消
去およびラインの書込みを行うようにする。
上述の処理を経て、有効表示領域104の最終ラインを
示すアドレスデータが転送されてきたとき、第36図
（Ｄ）のフローチャートおよび第39図（Ｂ）のタイムチ
ャートで示されるような処理が起動される。
すなわち、有効表示領域104の最終ラインである旨を
示すアドレスデータが転送されてくると（第39図（Ｂ）
の時点：以下番号のみを記す）、割り込み要求▲
▼が発生し（時点）、既述したBSTARTルーチンが
起動される（時点）。ここでは、アドレスデータが有
効表示領域104の最終ラインを示すものであるから、本
ルーチンの後には、第36図（Ｄ）で示すFLINEルーチン
が起動される（時点）。
以下、第36図（Ｄ）を主に、および第39図（Ｂ）を参
照してFLINEルーチンの各ステップ毎に説明を行う。な
お、既述したのと同様の処理については、その詳述は省
く。
S336,S337,S339,S341,S343: Busyを“ON"とし、アドレス変換および設定を行い、
駆動モードをブロックアクセスモードのライン書込みと
し、動作開始時間の同期をとる。さらに、画像データ転
送終了までの時間調整を行う。
S345: 最終ラインの書込みを開始する（時点）。この時点
で、有効表示領域104の最後から２番目のライン書込み
が終了する。
S347: 有効表示領域104の最終ライン書込みが終了したか否
かを判断する。終了した場合は、次のステップS349へ進
む。この判断は有効表示領域104の最終ラインをアクセ
スするときに限って行われるものであり、これ以外のア
クセスの場合は、アクセス開始の時点を、監視している
だけである。
S349: 本ステップでは、次のステップで行われる枠駆動のた
めの波形制御データをデータ出力部600のレジスタ部630
に設定して、データを更新する。なお、枠駆動系統等を
独立に設定すればデータを更新せずに枠駆動を行うこと
も可能である。
因に、第33図等で示され、あるいは既述したINITルー
チンにおいては、波形データ設定と共に、枠駆動用電圧
値の設定を行っているが、本ステップのように垂直帰線
期間に行われる枠駆動では、先にINITルーチンで温度補
償されて得られた駆動電圧値を、基準として用いてい
る。
S351,S353 枠106の駆動およびA/D変換を開始する（時点）。こ
の時点から垂直帰線期間が始まる。また、A/D変換終了
と同時に、A/D変換された温度データを基に、駆動電圧
値，システムクロック，ディレイタイムデータを得る。
すなわち温度補償データの更新を行う。
なお、ステップS351の枠駆動では枠106の一部のみ
（横枠）が駆動されて全「白」となるのであって、残余
の部分（縦枠）については、後に行われる有効表示領域
104の駆動時に、それと並行して行われるものであるこ
とは、既にINITルーチンの説明において述べたことであ
る。しかし、これら枠106の駆動系統を、有効表示領域1
04の駆動系統と独立なものとすれば、枠106の駆動を一
度に行うことも可能である。
また、枠106を、電気的駆動を行って形成することに
よって、有効表示領域104外の画質を良好なものにする
ものとしてきたが、枠106を機械的に、あるいは、塗装
等によって被覆することにより、有効表示領域104外の
画質を考慮せずにすむようにしてもよいことは勿論のこ
とである。
S355,S357: Busy信号を“OFF"として、割り込み要求▲▼
を待つ（時点）。
以上のようにして、有効表示領域104の最終走査線の
書込み、およびその直後の垂直帰線期間での枠駆動，温
度補償等を行う。
その後、アドレスデータ、すなわち有効表示領域104
の最上位走査線のアドレスデータが転送されてくると
（時点）、割り込み要求▲▼が発生し（時点
）、BSTARTルーチンの実行が開始される（時点）。
以下、順次、１ブロック毎の消去およびライン書込みが
行われる。
（5.2.3）ラインアクセス 一方、前述した、所定の初期制御（INITルーチン）の
後で、割り込み要求▲▼によって起動されるラ
インアクセス表示制御について、第37図（Ａ）〜
（Ｃ），第40図（Ａ）および（Ｂ）を参照して説明す
る。
第37図（Ａ）〜（Ｃ）は、それぞれ制御部500のROM50
3に、第12図で示す形態で格納された表示制御にかかる
プログラムのフローチャートであり、ラインアクセス表
示制御の各段階でそれぞれ起動される。
第40図（Ａ）および（Ｂ）は、かかる表示制御のタイ
ムチャートを示す。
本例のラインアクセスが、先のブロックアクセスと主
に異なる点はブロック消去が無いことであり、予め走査
線等の消去を行わず、１走査線毎に情報の更新、すなわ
ち表示を行うものである。以下、先のブロックアクセス
表示制御における処理と同等のものについては、その詳
述を省略する。
Busy信号を“OFF"として（第40図（Ａ）の時点：以
下数字のみ記す）、待機状態にあった制御部500は、ア
ドレスデータが転送されてきた（時点）ことにより発
生する割り込み要求▲▼（時点）によって、
第37図（Ａ）で示すLSTARTルーチンを起動する（時点
）。以下、第37図（Ａ）を参照して、LSTARTルーチン
での表示制御の説明を行う。
S401: アドレスデータを読み込む。
S403: 読み込んだアドレスデータが、有効表示領域104の最
終走査線のものかどうかを判断する。最終走査線のデー
タであれば、FLLINEルーチンへ分岐し、それ以外のデー
タであればLLINEルーチンへ分岐する。
以下、LLINEルーチンにかかる表示制御について、第3
7図（Ｂ）および第40図（Ａ）を参照して説明する。
S405,S407,S409: Busy信号を“ON"（時点）として、アドレス変換お
よび設定を行う。また、駆動モードをラインアクセスと
する。
S411,S413: 動作開始時間の同期、および画像データ転送終了まで
の時間調整を行う。
S415: ラインアクセスを開始する（時点）。すなわち、１
走査線分の情報の書き込みを行う。この時点で、垂直帰
線期間あるいは１ライン前の走査線の書込みが終了す
る。
S417,S419,S421: １水平走査期間の調整をするため所定の時間待機し、
内部割り起み要求IRQ3の発生によって（時点）、再び
プログラムを起動してBusy信号を“OFF"として（時点
）、割り込み要求▲▼を待つ。
以上の如くして、１走査線分の書き込みを行い、以
下、順次連続的に転送されるアドレスデータを基に、LS
TARTルーチンおよびLLINEルーチンを繰り返すことによ
って、走査線の書き込みを行ってゆく。
LSTARTルーチンのステップS403で、転送されたアドレ
スデータが有効表示領域104の最終走査線のものである
と判断されたとき、処理はFLLINEルーチンへ分岐する。
以下、第37図（Ｃ）および第40図（Ｂ）を参照して、
FLLINEルーチンの表示制御を説明する。
S422,S423,S425: Busy信号を“ON"（第40図（Ｂ）の時点：以下数字
のみ記す）とし、アドレス変換および設定を行う。ま
た、駆動モードをラインアクセスする。
S427,S429: 動作開始時間の同期、および画像データ転送終了まで
の時間調整を行う。
S431: ラインアクセスを開始する（時点）。この時点で、
１ライン前の走査線の書込みを終了する。
S433: 有効表示領域104の最終ラインの書き込みが終了した
か否かを判断する。終了した場合は、次のステップS435
へ進む。
S435: 本ステップでは、次のステップで行われる枠駆動のた
めの波形制御データを設定する。
S437,S439 枠106の駆動およびA/D変換を開始する（時点）。こ
の時点で、有効表示領域104の最後から２番目の走査線
の書き込みが終了する。A/D変換終了と同時に、温度保
証データの更新を行う。
S441,S443: Busy信号を“OFF"として、割り込み要求▲▼
を待つ（時点）。
以上の如くして、ブロックアクセスの場合と同様、有
効表示領域104の最終走査線の書き込み、およびその直
後の垂直帰線期間での枠駆動，温度補償を行う。
その後、アドレスデータ、すなわち有効表示領域104
の最上位走査線のアドレスデータが転送されてくると
（時点）、割り込み要求▲▼が発生し（時点
）、LSTARTルーチンが起動される（時点）。以下、
順次、１走査線毎にライン書き込みが行われる。
（5.2.4）電源オフ ワードプロセッサ本体１の走査者が、キー等によって
電源を切る操作を行ったとすると、このとき、電源オフ
時の表示制御にかかるPWOFFルーチンが起動される。
以下、第34図に示すタイムチャート、および第38図の
フローチャートを参照して、かかる表示制御について説
明する。
操作者が、電源を切るためにキー等の操作を行ったと
き、ワードプロセッサ本体１から制御部500へ▲
▼信号が送出され、これにより制御部500のCPU501
には、ノンマスカブル割り込み要求NMIがかかり、PWOFF
ルーチンが起動される。この割り込み要求NMIは無条件
割り込みであり、制御部500がどのような処理を行って
いたとしても、直ちに以下に示す処理が開始される。す
なわち、 S501: Busy信号を“ON"とし、同時にLight信号を“OFF"とす
る（第34図の時点：以下数字のみ記す）。
S503: 動作開始時間の同期をとる。これは既述したのと同様
の処理である。
S505: 有効表示領域104の駆動を開始する（時点）。この
駆動は、INITルーチンにおけるものと同様、１水平走査
期間で有効表示領域104の１ブロックを各々消去するも
のである。かかる駆動によって領域104の全領域を
「白」とし、その画質を良好にして次回の表示に備える
ものである。
S507: １水平走査期間の調整を行う。この処理も既述したも
のと同様である。
S509: 上記、ステップS503,S505およびS507は１ブロックの
消去の都度行われる処理であるから、本ステップにおい
ては、全ブロック、すなわち有効表示領域104の全ての
消去が終了したか否かを判断する。
S511: ステップS509で終了したものと判断されたとき（時点
）、パワーステイタス（P ON/OFF）信号を“OFF"と
し、同時にBusy信号も“OFF"とする（時点）。上記P
ON/OFF信号の“OFF"によって、ワードプロセッサ本体１
を含む表示装置全体の電源が遮断される（時点）。
（６）実施例の効果 以上のような実施例によれば、以下の如き効果が得ら
れる。
（6.1）枠形成の効果 FLC素子で表示装置を構成した場合において、表示画
面102上の有効表示領域104外に枠部106を設けたことに
より、有効表示領域104外の領域に対応したFLC素子の状
態が不安定となることにより生じる表示画面102の美観
の低下を予防できるのみならず、有効表示領域104の明
示が困難となったり、操作者に錯覚を起こさせる事態も
防止できる。
特に本例のように枠部106に対応させて枠用の電極を
配置し、電気的に枠形成を行った場合には、表示画面10
2上に金属，プラスチック等機械的部材を枠として載置
したり、あるいは塗装等を施したりすることにより言わ
ば機械的に有効表示領域104の区画を行う場合に比し
て、機械的な配置位置の調整が不要となり、また表示装
置の取扱位置によっては機械的部材の載置により起り得
る死角の発生も生じない。さらに、有効表示領域104上
表示データの背景の色と同色もしくは異色に枠形成を行
うこともできるようになるなど、枠形成時の柔軟性も向
上する。
（6.2）温度補償の効果 有効表示領域104および枠部106に対応したFLC素子の
駆動エネルギ（電圧およびパルス幅）を、書込みタイミ
ングの直前に温度に応じて補償するようにしたので、温
度条件によらず安定した駆動が可能となり、FLC素子を
用いた表示装置の表示の信頼性を向上できる。
特に本例のように、補償データの更新を垂直帰線期間
に行うことによって、効率の高い表示処理が可能となる
と共に、温度データの検出指令すなわちA/D変換部950の
駆動指令に応じ横枠の駆動もなされるようにしたことに
よって表示処理効率も一層向上できることになる。
（6.3）画像データ入力に応動させた制御の効果 ホスト装置からの画像データの入力を待機する手段を
設け、その入力に応じて動作の開始を行うようにしたの
で、記憶性を有さない表示素子を用いた表示器に対して
と同様の、表示内容の変更の有無に関わらず連続して行
うリフレッシュ駆動が可能であるのみならず、表示内容
の変更が生じたときにのみ表示データを更新するような
不連続の駆動も可能となる。リフレッシュ駆動が可能で
ある結果、既存のホスト装置の仕様更新を殆ど必要とし
ないことになる。また不連続の駆動を可能とした結果、
消費電力の低減化も可能となり、さらにホスト装置とし
ては画面更新の必要が生じたときにのみデータを送出す
れば足りるので、ホスト側のソフトウエアあるいはハー
ドウエア上の負担を軽減できることになる。
また、１単位（例えば１ライン分）の画像データの入
力に応じてホスト装置に対しビジー信号を送出するよう
にしたので、この後種々の設定等を行うことができるよ
うになる。この場合、ホスト装置にはビジー信号を受付
けて画像データの転送を待機する機能を付加すれば足り
る。
さらに本例においては、ホスト装置たるワードプロセ
ッサ本体１から画像データに付加して供給される実アド
レスデータの入力の有無に応じて動作の開始／停止を行
うとともに、その実アドレスデータに基づいてアクセス
すべきブロックまたはラインを認識することにより部分
書換えも可能となり、さらにはリフレッシュ駆動時にお
ける温度補償データの更新も垂直帰線期間に可能とな
る。
（6.4）表示器駆動部配設の効果 FLC素子で構成した表示器100に設けた電極（コモンco
m,セグメントラインseg,枠用コモンラインFcom,枠用セ
グメントラインFseg）に対して複数の電圧供給ラインお
よびそれぞれの供給ラインと電極とを接続／遮断するス
イッチを設けると共に、スイッチの切換え設定を波形デ
ータの供給に応じて行う手段（コモン側駆動部300,セグ
メント側駆動部200,枠駆動部700）を設けたので、波形
データの内容によって種々の駆動波形で適切に電極を駆
動できることになる。
また、実施例では制御の過程において適宜波形データ
を変更して供給可能としたので、ブロック消去，画像形
成，枠形成，画面クリア等における駆動を適切な波形に
より行うことができるようになり、画質も向上できる。
（6.5）画面強制クリアの効果 電源の投入および遮断に際してFLC素子で構成した表
示器100の表示画面102をクリアするようにしたので、表
示画面102を表示画面102を見て明澄にした状態で仕様開
始したり、電源の遮断を容易に認識できるようになる。
特に、実施例では電源投入／遮断時にホスト装置側よ
りクリア用のデータ（例えば全白データ）の供給を受け
なくても自らクリアを行うことができるようにしたの
で、ホスト装置の負担の軽減およびクリアの高速化を達
成できる。
また、画面のクリアを自ら行うことができる構成は、
例えば動作中において画面クリアを行う場合にホスト装
置より全白データを受けるのではなく、単にその旨の指
令のみを受け、これに応じて自らクリアするように制御
を行うことにも有効に適用できる。
（6.6）電源コントローラ配設の効果 FLC素子で構成した表示器100に設けた電極（ラインco
m,seg,Fcom,Fseg）に印加する電圧の値を変更可能とし
たので、温度条件や駆動条件に応じて最適の値の電圧を
電極に供給できるようになる。
特に、実施例では、コモン側のラインcom,Fcomに対し
て＋，−および基準電位の３値の電圧を、セグメント側
のラインseg,Fsegに対しても同様に３値の電圧を印加可
能とし、計５種のそれぞれ異なった値の電圧を発生可能
とした。また、１つの値（VC）を固定とし、他の各値の
相対比を予め設定できるようになし、さらに一部の出力
電圧を用いて他の出力電圧が定まるようにしたことによ
り、一部の出力電圧の変更に応じて計５値の電圧が発生
できるので、温度条件等に応じた適切な電圧値の調整も
容易となる。
加えて、コモン側駆動エレメントに用いるICは高い耐
圧性が要求されるのに対し、セグメント側駆動エレメン
トに用いるICには高い動作速度が要求されるが、本例の
ように１つの電圧を固定とし、それに対する相対比を保
ったまま電圧変更を行うようにすれば、両者の仕様を統
一でき、製造工程も簡略化できる。
（７）変形例 （7.1）枠106の構成 実施例においては、枠106を電気的に形成するように
したが、本発明は、これに限られず、例えば表示画面10
2の枠106に相当する部分をプラスチック等の機械的手
段、あるいは塗装等によって被覆するようになし、有効
表示領域104外の部分の画質を考慮せず済むようにする
ことも可能である。また、電気的駆動によって枠駆動す
る場合でも、枠駆動系統を独立に設ければ、一度に枠駆
動を行うことも可能である。さらに、電気的駆動によっ
て枠形成を行う場合には、上例のように背景色と同色に
するのみならず、データ色と同色とするようにしてもよ
い。
さらに、上例では枠用透明電極150,151を駆動部200,3
00と独立に設けた枠駆動部700により駆動するようにし
たが、その双方あるいはいずれか一方に対してエレメン
ト210,310と同様のもしくは同一の駆動エレメントを設
け、駆動部200,300の駆動制御の一部として駆動制御を
行うようにしてもよい。
（7.2）温度補償のタイミングおよび部分書き換え 上記実施例において、温度補償は垂直帰線期間内に行
うものであった。これは、アドレスデータおよび画像デ
ータが周期的かつ連続的に（リフレッシュモードで）転
送されてくることを前提としていたために可能なことで
あった。しかしながら、温度補償のタイミングは上例に
限らず適当な時期に定めることができ、例えば特定部分
のアドレスデータが間欠的に（部分書き換えモードで）
転送されてくる場合には、垂直帰線期間なるものが存在
せず、従って上例の表示制御では温度補償が行われず、
その表示制御が不適当なものとなってしまう恐れがあ
る。
そこで、部分書き換えモードの駆動を行う場合には、
一定周期で温度補償を行うようするのが望ましい。その
ために、例えば、制御部500の有するタイマで時計を計
測し、一定周期で内部割り込み要求をかけてBusy信号を
“ON"とした後に温度補償を行うようにすれば良い。
なお、部分書き換えモードの駆動を可能にするために
は、上記実施例でのワードプロセッサの機能に加えて、
特定部分のアドレスデータおよび画像データを転送する
機能を有するものとすれば良い。あるいはアドレスデー
タを上記実施例のようにリフレシュモードで転送する場
合でも、アドレスデータの後の画像データの有無でかか
る表示制御を起動するか否かを判断するような構成によ
っても可能である。
さらに、温度補償は上例のようにテーブル方式とする
ことなく、適宜の演算により行うようにしてもよい。
（7.3）１水平走査期間および駆動電圧値 第９図に示したような温度範囲と、それに対応した周
波数（すなわち１水平走査期間）および駆動電圧値との
関係は、これに限られたものではなく、例えば、温度範
囲をより狭いものとし、これと対応して周波数および駆
動電圧値を適切に設定すれば、きめ細かな温度補償が可
能になる。
（7.4）波形の設定 上記実施例では、枠駆動用の波形を除いて、画像形成
用の波形データはレジスタ630に１度設定すると、その
波形データを更新することはなかったが、上例の装置構
成によっても、表示制御の適当な段階で波形や1H分割数
の制御データの更新ができることは明らかである。これ
により、様々な駆動条件に対応した駆動波形を発生でき
る。
また、上例のように駆動条件に応じて波形データを選
択するのみならず温度に応じて波形データを変更し、適
宜の波形を得るようにすることも可能である。この場合
には、例えば第12図における未使用の領域EE00H〜等に
他の設定データと同様にして温度に対応した波形規定デ
ータを格納しておき、上述のジャンピングテーブルを用
いた読出しと同様にして波形データの変更設定を行えば
よい。また、波形データの変更を任意に行えるようにし
て、最適の波形を定めるために本装置を用いることもで
きる。
（7.5）ブロックアクセスあるいはラインアクセスの選
択 ブロックアクセスあるいはラインアクセスの選択、す
なわち割り込み要求▲▼あるいは▲▼
の選択は、上述実施例において、操作者によって、その
使用形態や書き込むデータの形態に応じて行われるもの
とした。これは、例えば、表示画面102での１ブロック
の大きさが表示される文字列の大きさに相当するもので
あり、かつ書き込むデータが文字，数字等のみであった
ならば、文字列毎の取り扱いができるという理由でブロ
ックアクセスが有効なものとなる。
一方、表示される画像が、種々の異なった大きさの信
号，図形パタン等であれば、ブロックの大きさを越えた
表示や書き換えを行わなければならないから、ラインア
クセスがより適切なものとなる。
（7.6）走査線数 上記実施例では、１ブロックあたりの走査線数を20本
とし、有効表示領域全体で400本としたが、これに限ら
ず、FLC表示素子を用いた本例にあっては、走査線の数
を増すことによる選択時間／ラインの減少はありえない
から、走査線の数を増して、表示画面のより高精細，大
画面化も可能である。
（7.7）有効表示領域104の消去 表示画面を初期状態にするために、有効表示領域104
の消去は、電源オン／オフ時に自動的に、すなわちワー
ドプロセッサ本体１から全「白」データを受け取らずに
行うものであった。しかし、画面クリアはオンまたはオ
フ時のいずれか一方でもよいのは勿論である。またブロ
ックアクセスやラインアクセスの表示制御の中でも、有
効表示領域全体を消去する必要が生じたとき、転送され
るデータによらずに消去を行うようにすることもでき
る。
そのために、例えば、ワードプロセッサ本体１の有す
るキー等の操作によって、無条件割り込み等の制御信号
を送出し、これによって制御部500は有効表示領域104の
消去を行うようにすればよい。
（7.8）温度センサ400の位置 温度センサ400は、予め実験等で求められたFLC温度分
布に基づいて、分布温度を代表するような位置に適切に
配設されるものであるが、より温度検出を精確なものと
するために、複数の温度センサを用いるようにしてもよ
い。
（7.9）表示器100,表示制御装置50,およびワードプロセ
ッサ本体１ ワードプロセッサ本体１と制御装置50との間で授受さ
れる信号の形態、例えば信号Ｄ（信号A/，画像デー
タ，実アドレスデータを含む）の形態は上例に限られ
ず、適宜のものであってもよいのは勿論である。
また、上記実施例では、ワードプロセッサに係る表示
器および表示制御系を例にとって説明を行ったが、本発
明は上例に限られず、例えばコンピュータ端末のディス
プレイやテレビジョンにも適用できるのは勿論である。
また、FLC表示素子が記憶性を有するという性質を有
効に利用したものとして、既存のテレビジョンで考えら
れるより、より大きな画面を用いた表示装置の構成も可
能である。
さらに、本発明は、静止画像やあるいは画面更新頻度
の比較的少ない画像の表示を行う場合に適用して有効で
ある。例えば文字放送やインフォメーションサービス等
の受像機、あるいは時計の文字盤や各種機器のメッセー
ジ表示部における７セグメント等の表示器に適用した場
合には、画面の変更が生じたときに駆動を行えばよいこ
とから、省電力化に寄与する処大である。
これらの場合、画面を変更時にすべて更新してもよ
く、部分変更があった場合に上述の部分書換えと同様に
してその部分のみを更新してもよい。また、これらの場
合、温度補償は定周期割込みで行えばよく、かくするこ
とにより次に更新される画面は駆動補正がなされたもの
となる。画面更新の周期が長い場合や部分書換えを行う
装置の場合には、温度補償を行ったときにそのとき表示
中のデータ全体を、例えばVRAM等から再出力させて書換
えてもよい。これによれば、画面全体にわたり、常に均
質で良好な表示状態を保持できる。
［発明の効果］ 以上説明したように本発明によれば、表示手段の駆動
モードとして、ブロックアクセスモード又はラインアク
セスモードのいずれかを選択することができ、選択され
たいずれかのモードにおいても供給手段によって駆動す
べき走査電極を指示する走査データとこれに対応する表
示データとが組合されて供給されてそれぞれのモードで
の表示駆動が行われる。
この結果、例えば表示手段を用いるホスト装置側のア
クセスの仕方に応じて適切かつ効率的な表示を行うこと
ができる。すなわち、ホスト装置が表示の書き換えをあ
る部分のみ行うことが多いときは、ブロックアクセスモ
ードを選択しホスト装置が指定する走査ラインとこれに
組合されて供給される表示データとに基づいて即応した
表示駆動を行うことが可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る表示装置および制御系
の構成の一例を示すブロック図、 第２図および第３図は、それぞれ、実施例に係る表示器
の一構成例を示す分解斜視図および断面図、 第４図は駆動電圧と印加時間との関係を説明するための
線図、 第５図（Ａ），（Ｂ）および第６図は、FLC素子の駆動
波形を説明するための波形図、 第７図（Ａ）および（Ｂ）は駆動電圧とFLC素子の透過
率との関係を示す線図、 第８図はFLC素子の温度と駆動電圧との関係を示す線
図、 第９図は本実施例に係り、制御部の記憶領域にデータと
して格納される温度，駆動電圧および周波数の関係の一
例を説明するための線図、 第10図は本実施例に係る有効表示領域のブロック区分を
示す説明図、 第11図は本実施例に係る制御部の一構成例を示すブロッ
ク図、 第12図は第11図示の制御部におけるメモリ空間の一構成
例を示す線図、 第13図は本実施例に係るアドレス変換を説明するための
説明図、 第14図は本実施例に係るライン番号とジャンピングテー
ブルとの対応づけの一例を示す説明図、 第15図は本実施例における走査線の選択方法を説明する
ためのブロック図、 第16図は本実施例に係るデータ出力部の構成の一例を示
すブロック図、 第17図は第16図示のデータ出力部において駆動波形生成
の設定を行うための各部の信号を示す波形図、 第18図は本実施例に係るA/D変換部の一構成例を示すブ
ロック図、 第19図は本実施例に係るD/A変換部および電源コントロ
ーラの一構成例を示すブロック図、 第20図は本実施例に係る枠駆動部の一構成例を示すブロ
ック図、 第21図は本実施例に係るセグメント側駆動エレメントの
概略構成例を示すブロック図、 第22図は第21図示のセグメント側駆動エレメントの詳細
な構成例を示す回路図、 第23図は本実施例に係るコモン側駆動エレメントの概略
構成例を示すブロック図、 第24図は第23図示のコモン側駆動エレメントの詳細な構
成例を示す回路図、 第25図は表示器の駆動態様を説明するために表示器を簡
略化して示す説明図、 第26図（Ａ）および（Ｂ）はブロック消去時におけるコ
モンラインおよびセグメントラインの駆動波形の一例を
説明するための波形図、 第27図は第26図（Ａ）および（Ｂ）に示したコモンライ
ンおよびセグメントラインの駆動波形の合成波形を示す
波形図、 第28図（Ａ）および（Ｂ）はブロックアクセスモードの
ライン書込み時におけるコモンラインおよびセグメント
ラインの駆動波形の一例を説明するための波形図、 第29図（Ａ）および（Ｂ）は第28図（Ａ）および（Ｂ）
に示したコモンラインおよびセグメントラインの駆動波
形の合成波形を示す波形図、 第30図（Ａ）および（Ｂ）はラインアクセスモードのラ
イン書込み時におけるコモンラインおよびセグメントラ
インの駆動波形の一例を説明するための説明図、 第31図（Ａ）および（Ｂ）は第30図（Ａ）および（Ｂ）
に示したコモンラインおよびセグメントラインの駆動波
形の合成波形を示す波形図、 第32図は本実施例に係る表示制御手順の概略構成を示す
フローチャート、 第33図は本実施例に係る表示制御手順のうちの初期処理
手順の一例を示すフローチャート、 第34図は第33図示の初期処理および電源オフ時の処理に
おける本実施例の動作を説明するためのタイムチャー
ト、 第35図は本実施例に係り、温度データを駆動電圧データ
およびタイムデータに変換するアルゴリズムを説明する
ための説明図、 第36図（Ａ）〜（Ｄ）および第37図（Ａ）〜（Ｃ）は、
それぞれ、本実施例に係るブロックアクセスモードおよ
びラインアクセスモードでの詳細な表示制御手順の一例
を示すフローチャート、 第38図は本実施例に係る電源オフ時の詳細な表示制御手
順の一例を示すフローチャート、 第39図（Ａ），（Ｂ）および第40図（Ａ），（Ｂ）は、
それぞれ、第36図（Ａ）〜（Ｄ）および第37図（Ａ）〜
（Ｃ）に示した表示制御手順による本実施例の動作を説
明するためのタイムチャート、 第41図はTN液晶を説明するための模式図、 第42図はSmC＊液晶を説明するための模式図、 第43図はSmH＊液晶を説明するための模式図、 第44図はFLC分子の構造を説明するための模式図、 第45図はFLCを用いた表示素子の一例を示す模式図、 第46図は本発明に適用可能なFLC表示素子の一例を示す
模式図、 第47図は本発明に適用可能なマトリクス電極構造を有す
るセルの一例を示す模式図、 第48図（Ａ）〜（Ｄ）および第49図（Ａ）〜（Ｄ）はFL
C素子に印加する電圧の波形を示す波形図である。 １……ワードプロセッサ、 50……表示制御装置本体、 100……表示器、 102……表示画面、 104……有効表示領域、 106……枠、 110……上部ガラス基板、 112……配線部、 114,124……透明電極、 115,125……取出し電極、 116,126……絶縁膜、 120……下部ガラス基板、 122……配線部、 128……金属層、 130……FLC封入部、 132……FLC、 134……スペーサ、 136……配向膜、 140……シール材、 142……充填口、 144……封口部材、 150,151……枠用透明電極、 200……セグメント側駆動部、 210……セグメント駆動エレメント、 220……シフトレジスタ、 230……ラッチ部、 240……入力論理回路、 250……制御論理部、 260……スイッチ信号出力部、 270……ドライバ、 300……コモン側駆動部、 310……コモン駆動エレメント、 340……入力論理回路、 345……デコーダ、 350……制御論理部、 360……スイッチ信号出力部、 370……ドライバ、 380……基板、 382……フレキシブルケーブル、 384……導電部材、 400……温度センサ、 500……制御部、 501……CPU、 503……ROM、 505……RAM、 507……リセット部、 509……クロック発生部、 511……ハンドシェークコントローラ、 600……データ出力部、 601……データ入力部、 603……IRQ発生部、 605……DACT発生部、 611……▲▼発生部、 613……FENトリガ、 619……Busyゲート、 621……デバイスセレクタ、 623……レジスタセレクタ、 625……22ビットラッチパルスゲートアレイ、 630……レジスタ部、 641……実アドレス格納制御部、 643……水平ドット数カウンタ、 645……▲▼発生部、 650……デコーダ部、 661……逓倍器、 663A〜663D……リングカウンタ、 665,669……マルチプレクサ、 667……４相リングカウンタ、 671,675……マルチプレクサ部、 673……シフトレジスタ部、 677……出力部、 680……ゲートアレイ、 690……MR発生部、 700……枠駆動部、 710,715,720,730,735,740……スイッチ、 800……電源コントローラ、 810,820,825,830,840……可変ゲイン増幅器、 900……D/A変換部、 901……D/A変換器、 950……A/D変換部、 951……A/D変換器、 FL……光源、 PORT1〜PORT6……ポート部、 DDR1〜DDR6……入出力設定レジスタ、 TMR1,TMR2……タイマ、 AB……アドレスバス、 DB……データバス、 com……コモンライン、 seg……セグメントライン、 Fcom……枠用コモンライン、 Fseg……枠用セグメントライン。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】複数の走査電極と複数の信号電極とを有す
    る表示手段と、 前記複数の走査電極の連続する走査電極を１つのブロッ
    クとして、該ブロックの連続する走査電極を順次駆動す
    るブロックアクセスモードと、前記複数の走査電極を１
    走査電極毎に駆動するラインアクセスモードとを切り替
    える切り替え手段と、 前記表示手段にて表示されるデータを記憶するフレーム
    記憶手段と、 駆動すべき走査電極の一つを指定する走査データと、前
    記フレーム記憶手段に記憶されている、該走査データに
    より指定される走査電極と前記複数の信号電極が交差す
    る位置の表示データとを、組み合せて供給する供給手段
    と、 前記供給手段より供給される表示データに基づき前記信
    号電極を駆動する信号電極駆動手段と、 前記供給手段より供給される走査データに基づき、該走
    査データにより指定される走査電極を駆動する走査電極
    駆動手段とを備え、 前記信号電極駆動手段と前記走査電極駆動手段とにより
    前記ブロックアクセスモードまたは前記ラインアクセス
    モードによる表示を行うことを特徴とする表示制御装
    置。
  2. 【請求項２】前記表示手段には、電界に対して双安定性
    を有する光学変調素子が組み込まれていることを特徴と
    する特許請求の範囲第１項に記載の表示制御装置。
  3. 【請求項３】前記光学変調素子は、強誘電性素子である
    ことを特徴とする特許請求の範囲第２項に記載の表示制
    御装置。
JP62076357A 1987-03-31 1987-03-31 表示制御装置 Expired - Fee Related JP2579933B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62076357A JP2579933B2 (ja) 1987-03-31 1987-03-31 表示制御装置
US07/174,980 US4964699A (en) 1987-03-31 1988-03-29 Display device
EP88302853A EP0288168B1 (en) 1987-03-31 1988-03-30 Display device
DE3854510T DE3854510T2 (de) 1987-03-31 1988-03-30 Anzeigegerät.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62076357A JP2579933B2 (ja) 1987-03-31 1987-03-31 表示制御装置

Publications (2)

Publication Number Publication Date
JPS63243922A JPS63243922A (ja) 1988-10-11
JP2579933B2 true JP2579933B2 (ja) 1997-02-12

Family

ID=13603105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62076357A Expired - Fee Related JP2579933B2 (ja) 1987-03-31 1987-03-31 表示制御装置

Country Status (4)

Country Link
US (1) US4964699A (ja)
EP (1) EP0288168B1 (ja)
JP (1) JP2579933B2 (ja)
DE (1) DE3854510T2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1319767C (en) * 1987-11-26 1993-06-29 Canon Kabushiki Kaisha Display apparatus
US5172107A (en) * 1987-11-26 1992-12-15 Canon Kabushiki Kaisha Display system including an electrode matrix panel for scanning only scanning lines on which a moving display is written
AU617006B2 (en) * 1988-09-29 1991-11-14 Canon Kabushiki Kaisha Data processing system and apparatus
EP0374845B1 (en) * 1988-12-23 1995-04-12 Fujitsu Limited Method and apparatus for driving a liquid crystal display panel
JP2549433B2 (ja) * 1989-03-13 1996-10-30 株式会社日立製作所 電気光学変調素子の駆動方法およびプリンタ
JP2584871B2 (ja) * 1989-08-31 1997-02-26 キヤノン株式会社 表示装置
US6124842A (en) * 1989-10-06 2000-09-26 Canon Kabushiki Kaisha Display apparatus
US6782483B2 (en) 1990-03-23 2004-08-24 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
JP2004185026A (ja) * 1990-03-23 2004-07-02 Matsushita Electric Ind Co Ltd 情報処理装置
JP2006040296A (ja) * 1990-03-23 2006-02-09 Matsushita Electric Ind Co Ltd 情報処理装置
US5436636A (en) * 1990-04-20 1995-07-25 Canon Kabushiki Kaisha Display control device which restricts the start of partial updating in accordance with whether the number of lines to be updated exceeds a predetermined number
JP2899073B2 (ja) * 1990-06-18 1999-06-02 キヤノン株式会社 画像情報制御装置
JPH0455890A (ja) * 1990-06-25 1992-02-24 Canon Inc 画像データ制御装置及び表示システム
JPH04242790A (ja) * 1991-01-08 1992-08-31 Toshiba Corp 電子機器
EP0494610A3 (en) * 1991-01-08 1993-02-03 Kabushiki Kaisha Toshiba Tft lcd control method for setting display controller in sleep state when no access to vram is made
EP0525786B1 (en) * 1991-08-02 1997-10-01 Canon Kabushiki Kaisha Display control apparatus
JPH05216617A (ja) * 1992-01-31 1993-08-27 Canon Inc 表示駆動装置および情報処理システム
DE69313161T2 (de) * 1992-02-28 1998-01-29 Canon Kk Verfahren und Einrichtung zur Kontrolle einer Anzeigeeinheit
EP0579359B1 (en) * 1992-05-19 1997-09-24 Canon Kabushiki Kaisha Display control method and apparatus
US5613103A (en) * 1992-05-19 1997-03-18 Canon Kabushiki Kaisha Display control system and method for controlling data based on supply of data
DE69313925T2 (de) * 1992-05-19 1998-01-29 Canon Kk Verfahren und Einrichtung zur Steuerung einer Anzeige
JP3156977B2 (ja) * 1992-05-19 2001-04-16 キヤノン株式会社 表示制御装置及び方法
DE69321308T2 (de) * 1992-07-31 1999-03-25 Canon Kk Anzeigesteuergerät
ATE161352T1 (de) * 1992-09-04 1998-01-15 Canon Kk Verfahren und einrichtung zur steuerung einer anzeige
JP3245229B2 (ja) * 1992-09-04 2002-01-07 キヤノン株式会社 表示制御装置および表示制御方法
DE69322580T2 (de) * 1992-09-04 1999-06-17 Canon Kk Verfahren und Einrichtung zur Steuerung einer Anzeige
AU672648B2 (en) * 1993-01-11 1996-10-10 Canon Kabushiki Kaisha Display line dispatcher apparatus
EP0608056B1 (en) * 1993-01-11 1998-07-29 Canon Kabushiki Kaisha Display line dispatcher apparatus
US5828367A (en) * 1993-10-21 1998-10-27 Rohm Co., Ltd. Display arrangement
JP2902290B2 (ja) * 1994-01-11 1999-06-07 キヤノン株式会社 表示制御システム
US5793345A (en) * 1994-03-11 1998-08-11 Canon Kabushiki Kaisha Dynamic refinement of pixels for a display
TW475079B (en) * 1994-05-24 2002-02-01 Semiconductor Energy Lab Liquid crystal display device
US5907329A (en) * 1995-02-21 1999-05-25 Canon Kabushiki Kaisha Display control apparatus, information processing apparatus, and control method
JPH08328516A (ja) * 1995-06-02 1996-12-13 Canon Inc 表示装置及び方法
JP3062418B2 (ja) * 1995-06-02 2000-07-10 キヤノン株式会社 表示装置並びに表示システム及び表示制御方法
US6188378B1 (en) * 1995-06-02 2001-02-13 Canon Kabushiki Kaisha Display apparatus, display system, and display control method for display system
US6140985A (en) * 1995-06-05 2000-10-31 Canon Kabushiki Kaisha Image display apparatus
AUPN727195A0 (en) * 1995-12-21 1996-01-18 Canon Kabushiki Kaisha Motion detection method and apparatus
AU733460B2 (en) * 1995-12-21 2001-05-17 Canon Kabushiki Kaisha Motion detection method and apparatus
US6078303A (en) * 1996-12-19 2000-06-20 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US6046716A (en) * 1996-12-19 2000-04-04 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US6714172B2 (en) * 1997-07-14 2004-03-30 Canon Kabushiki Kaisha Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory
JP3903090B2 (ja) * 1998-05-22 2007-04-11 富士フイルム株式会社 電子カメラ
JP4212791B2 (ja) 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP2004050650A (ja) * 2002-07-19 2004-02-19 Nec Corp 半導体装置、画像出力装置、および機能素子の駆動方法
US7096374B2 (en) * 2003-05-21 2006-08-22 Agilent Technologies, Inc. Method and apparatus for defining an input state vector that achieves low power consumption in digital circuit in an idle state
CN1700299A (zh) * 2004-05-17 2005-11-23 松下电器产业株式会社 图像合成输出装置、方法、程序和记录媒体及其显示装置和移动通信器械
CN101546528B (zh) * 2008-03-28 2011-05-18 群康科技(深圳)有限公司 液晶显示装置及其驱动方法
CN106328059B (zh) * 2016-09-07 2017-10-27 京东方科技集团股份有限公司 用于电学补偿的存储器中数据更新的方法和装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1595861A (en) * 1977-02-14 1981-08-19 Citizen Watch Co Ltd Matrix drive system for liquid crystal display
JPS5849987A (ja) * 1981-09-19 1983-03-24 シャープ株式会社 表示駆動方式
US4525710A (en) * 1982-02-16 1985-06-25 Seiko Instruments & Electronics Ltd. Picture display device
GB2118346B (en) * 1982-04-01 1985-07-24 Standard Telephones Cables Ltd Scanning liquid crystal display cells
JPS61149933A (ja) * 1984-12-24 1986-07-08 Canon Inc 液晶装置
JPS6118929A (ja) * 1984-07-05 1986-01-27 Seiko Instr & Electronics Ltd 強誘電性液晶電気光学装置
JPS6132093A (ja) * 1984-07-23 1986-02-14 シャープ株式会社 液晶表示装置の駆動回路
JPS61124990A (ja) * 1984-11-22 1986-06-12 沖電気工業株式会社 Ｌｃｄマトリクスパネル駆動回路
JPS61245140A (ja) * 1985-04-22 1986-10-31 Canon Inc 液晶装置
US4778260A (en) * 1985-04-22 1988-10-18 Canon Kabushiki Kaisha Method and apparatus for driving optical modulation device
DE3516298A1 (de) * 1985-05-07 1986-11-13 Sartorius Gmbh Verfahren zur ansteuerung einer fluessigkristallanzeige mit funktionsfehler-erkennbarkeit
US4830467A (en) * 1986-02-12 1989-05-16 Canon Kabushiki Kaisha A driving signal generating unit having first and second voltage generators for selectively outputting a first voltage signal and a second voltage signal
DE3786614T2 (de) * 1986-08-18 1993-12-02 Canon Kk Anzeigevorrichtung.

Also Published As

Publication number Publication date
EP0288168A3 (en) 1990-07-04
EP0288168A2 (en) 1988-10-26
JPS63243922A (ja) 1988-10-11
EP0288168B1 (en) 1995-09-27
US4964699A (en) 1990-10-23
DE3854510T2 (de) 1996-06-13
DE3854510D1 (de) 1995-11-02

Similar Documents

Publication Publication Date Title
JP2579933B2 (ja) 表示制御装置
JP2612267B2 (ja) 表示制御装置
US4952032A (en) Display device
US4922241A (en) Display device for forming a frame on a display when the device operates in a block or line access mode
US5642128A (en) Display control device
US5990859A (en) Display device
US4844590A (en) Method and apparatus for driving ferroelectric liquid crystal device
EP1435017B1 (en) Liquid crystal display and driving method thereof
US5233446A (en) Display device
EP0355693B1 (en) Display apparatus
US6326943B1 (en) Display device
JP2003202546A (ja) 液晶表示装置の駆動方法及び装置
JP2632974B2 (ja) 駆動装置及び液晶装置
JP2670044B2 (ja) 表示制御装置
JP2670045B2 (ja) 表示制御装置
JP2738681B2 (ja) 表示制御装置
JP2579934B2 (ja) 表示制御装置
JP2641206B2 (ja) 表示制御装置
JP2554104B2 (ja) 表示制御装置
JP2738688B2 (ja) 表示制御装置
JP2738689B2 (ja) 表示制御装置
JP2738846B2 (ja) 情報処理装置
JP2575194B2 (ja) 液晶装置
JPH0442653B2 (ja)
JP2554104C (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees