JP2575194B2 - 液晶装置 - Google Patents

液晶装置

Info

Publication number
JP2575194B2
JP2575194B2 JP25424888A JP25424888A JP2575194B2 JP 2575194 B2 JP2575194 B2 JP 2575194B2 JP 25424888 A JP25424888 A JP 25424888A JP 25424888 A JP25424888 A JP 25424888A JP 2575194 B2 JP2575194 B2 JP 2575194B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
data
display
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25424888A
Other languages
English (en)
Other versions
JPH02100021A (ja
Inventor
明 坪山
裕司 井上
朗子 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP25424888A priority Critical patent/JP2575194B2/ja
Priority to AT89115107T priority patent/ATE121211T1/de
Priority to DE68922159T priority patent/DE68922159T2/de
Priority to ES89115107T priority patent/ES2070153T3/es
Priority to EP89115107A priority patent/EP0355693B1/en
Publication of JPH02100021A publication Critical patent/JPH02100021A/ja
Priority to US08/232,584 priority patent/US5526015A/en
Application granted granted Critical
Publication of JP2575194B2 publication Critical patent/JP2575194B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、液晶装置に関し、特にメモリー性をもつ強
誘電性液晶を用いた液晶装置に関する。
〔従来技術〕
クラークとラガーウオルは、Applied Physics Letter
s第36巻,第11号(1980年6月1日発行)、P.899−90
1、又は米国特許第4,467,924号、米国特許第4,563,059
で、表面安定化強誘電性液晶(Surface−stabilized fe
rroelectricliquid crystal)による双安定性強誘電性
液晶を明らかにした。この双安定性強誘電性液晶は、バ
ルク状態のカイラルスメクチツク相における液晶分子の
らせん配列構造の形成を抑制するのに十分に小さい間隔
に設定した一対の基板間に配置させ、且つ複数の液晶分
子で組織された垂直分子層を一方向に配列させることに
よって実現された。
かかる強誘電性液晶で形成した表示画面を備えた液晶
装置は、例えば神辺らの米国特許第4,655,561号公報な
どに記載されたマルチプレクシング駆動方式を用いるこ
とによって大容量画素の表示画面に画像を形成すること
ができる。上述の液晶装置は、ワード・プロセツサ、パ
ーソナル・コンピユータ、マイクロ・プリンタ、テレビ
ジヨンなどの表示画面に利用することができるが、この
ためには液晶セルを筐体中に組込み、液晶セルの周辺を
枠状の固定部材によって固定し、該枠内を表示画面とす
る必要がある。
一般に、液晶セルには一対の相対向する薄ガラスが用
いられ、液晶セル自体をCRT表示画面の様に湾曲させる
ことが困難で、平板状の表示画面となっている。このた
め液晶セルを筐体中に組込むと、平板状の液晶表示画面
の端部領域が前述した枠状固定部材の凸部によって隠れ
てしまい、特に、通常の観察方向に対して表示画面の上
側及び下側の端部領域の表示画像を観ることができなく
問題点があった。
従って、液晶表示画面内のうち数mm〜数cm幅の端部領
域に亘って表示画像を形成しない非表示領域を設ける必
要があった。
ところで、前述した初期配向時の強誘電性液晶素子
は、無電界状態において明状態を生じるドメインと暗状
態を生じるドメインとが混在しており、印加電圧の極性
に応じて明状態及び暗状態のうち何れか一方の状態を生
じるドメインにされる。前述した非表示領域での強誘電
性液晶の配向状態は、初期配向時の状態がそのまま維持
されているため、明状態と暗状態を生じさせるドメイン
が混在し、これが原因となって表示品位が低下する問題
点があった。
[発明が解決しようとする課題] 表示領域の一画面走査毎に非表示領域を駆動すれば、
非表示領域を所定の表示状態に維持できる。しかしなが
ら、温度に応じて水平走査期間を変える場合には、非表
示領域の駆動周期が長くなることもあり、この時非表示
部においてフリッカが生じてしまう。本発明の目的は、
温度が変化しても非表示領域においてフリッカが生じな
い液晶装置を提供することにある。
[課題を解決する為の手段] 上述した課題を解決し上記目的を達成する為の手段
は、走査電極と情報電極との交差部で形成した画素を複
数行及び列に配列させて形成した画像表示部と、該画像
表示部より外側で、且つ該走査電極と平行配置した第3
の電極で形成した画像非表示部と、を有する液晶パネル
と、該走査電極に走査信号を出力する走査線駆動手段
と、該画像表示部に画像が形成されるように該情報電極
に情報信号を出力する情報線駆動手段と、該画像非表示
部が明状態及び暗状態のうちいずれか一方の状態を生じ
るように該第3の電極に電圧を出力する枠表示駆動手段
と、を有する駆動手段と、該第3の電極に選択した走査
電極の所定本数毎に電圧を出力し、該外部温度の高温側
への変化に応じて、該所定本数を増大させるとともに、
一水平走査期間を減少させるように該駆動手段を制御す
る制御手段と、を具備する液晶装置である。
〔発明の態様の詳細な説明〕
第1図は本発明の一実施例を示す。ここで、1は本例
に係る表示器に対し表示に係る画像データの供給源をな
すホスト装置としてのワードプロセツサ本体である。50
は本例に係る表示制御装置であり、ワードプロセツサ本
体1より供給される表示データ等に応じて表示器の駆動
制御を行う。100はFLC(強誘電性液晶)を用いて構成し
た表示器である。200および300は、表示制御装置本体50
側より供給される駆動データ等に応じて、それぞれ、表
示器100に設けられる情報電極を駆動する情報線駆動回
路および走査電極を駆動する走査駆動回路である。400
は表示器100の適切な位置、例えば平均温度を呈する部
位に設けた温度センサである。
表示器100において、102は表示画面、104は表示画面1
02上の有効表示領域、106は表示画面102上の有効表示領
域104外に設けた枠表示部である。本例においては、枠
表示部106に対応する電極を表示器100に配置し、これを
駆動して画面102上に枠部を形成するようにしている。
表示制御装置50において、500は第4図につき後述す
る制御部であり、表示器100やワードプロセツサ本体1
との各種データの送受信の制御等を行う。600は第5図
につき後述するデータ出力部であり、ワードプロセツサ
本体1から供給される表示データについての、制御部50
0からの設定データ等に応じた表示駆動部200,300等の駆
動や制御部500のデータ設定のための起動等を行う。700
は枠駆動部であり、データ出力部600からの出力データ
に基づいて表示画面102上に枠部106を形成する。
800は電源コントローラであり、制御部500の制御の下
に、ワードプロセツサ本体1からの電圧信号を適切に変
圧して表示駆動部200,300が電極に印加する電圧を生成
する。900は制御部500と電源コントローラ800との間に
配置されたD/A変換部であり、制御部500のデイジタル量
の設定データをアナログ量のデータに変換して電源コン
トローラ800に供給する。950は温度センサ400と制御部5
00との間に配設されたA/D変換部であり、表示器100で検
出されたアナログ量の温度データをデイジタル量に変換
して制御部に供給する。
ワードプロセツサ本体1は、表示器100ないし表示制
御装置50に対して表示データ供給源をなすホスト装置と
しての機能を有するものであり、無論他の形態のホスト
装置、例えばコンピユータや画像読取装置等との代替が
可能であるが、いずれにしても本例にあっては、以下の
諸データを授受できるものとする。すなわち、まず表示
制御装置50に供給するデータとして、 D:画像データ、データの表示位置を指定するためのアド
レスデータ、水平同期信号を含む信号。
画像データの表示アドレス(有効表示領域104上の表
示装置に対応)を指定可能とするためのアドレスデータ
は、有効表示領域104に対応したVRAMを有するホスト装
置であれば、例えばそのアドレスデータをそのまま出力
するようにすることもできる。本例にあっては、ワード
プロセツサ本体1がこの信号を水平同期信号もしくは帰
線消去信号に重畳して、データ出力部600に供給する。
CLK:画像データPD0〜PD3の転送クロツク。
データ出力部600に供給する。
PDOWN:システムの電源を遮断する旨を通知する信号。
制御部500にノンマスカブル割込み(NMI)として供給
する。
とする。
また、表示制御装置50がワードプロセツサ本体1に供
給するデータとして、 P ON/OFF:システムの電源の投入に際して、並びに遮断
に際して、それぞれ、表示制御装置50側が立上げ並びに
立下げを完了したことを通知するステータス。
制御部500が出力する。
Light:表示装置100に組合わされる光源FLのオン/オフ
を指示する信号。
制御部500が出力する。
Busy:表示制御装置50側が初期動作時や表示動作時にお
いて諸設定を行うために、ワードプロセツサ本体1に対
し信号Dの転送等を待機させる同期信号。すなわち、本
例にあってはワードプロセツサ本体1がこのBusy信号を
受付け可能なものとする。
制御部500がデータ出力部600を介して供給する。
第2図および第3図は、それぞれ、FLCを用いて構成
した表示器100の一構成例を示す分解斜視図および断面
図である。これら図において、110および120は、それぞ
れ、上部および下部に配置したガラス板であり、FLC素
子の配向の方向に対してクロスニコルとなるように配設
した偏光子を設ける。122は下部ガラス基板120上に設け
た配線部であり、例えばITO等の透明電極124および絶縁
膜126から成る。128は電極低抵抗化が必要なときに透明
電極124上に付加する金属層であり、表示器が小形のと
きには付加しなくてもよい。112は上部ガラス基板110に
設けた配線部であり、下部ガラス基板120の配線部122に
おける各部124および126とそれぞれ同様の透明電極114
および絶縁膜116等から成る。
配線部112および122の配線方向は互いに直交する方向
である。また、例えば有効表示領域104をA5版の寸法と
し、その長辺を水平走査方向として用い、400×800ドツ
トの解像度をもたせるのであれば、有効表示領域に対応
させて配線部には、400本または800本の透明電極群を設
けておく。本例においては、水平走査方向をコモン側と
し、上部の配線部112に400本の透明電極114の群を、下
部の配線部122に800本の透明電極124の群を設けてい
る。また、表示画面102の内側の有効表示領域104の外側
に対応する部分には、枠を表示するための透明電極150,
151の群を、データ表示用の透明電極124,114と同一もし
くは異なる形状に設けている。
130はFLC132の封入部であり、FLCを配向させるための
1対の配向膜136と、双安定状態をとるように配向膜136
間の距離を規定するためのスペーサ134とを有する。140
はFLC132を封止するエポキシ等のシール材、142は封入
部130内にFLC132を充填するための充填口、144は当該充
填後に充填口142を封止する封口部材である。
210および310は、それぞれ情報線駆動回路200の構成
要素をなすセグメント駆動エレメントおよび走査線駆動
回路300の構成要素をなすコモン駆動エレメントであ
り、本例にあっては80本の透明電極を駆動する集積回路
とし、それぞれ、10個および5個配設する。280および3
80は、それぞれ、セグメント駆動エレメント210を載置
する基板、およびコモン駆動エレメント310を載置する
基板、282および382は、それぞれ、基板280および380に
接続されるフレキシブルケーブル、299はフレキシブル
ケーブル282および382を接続し、第1図示の表示制御装
置50に結合するコネクタである。
115および125は、それぞれ、透明電極114および124に
連続して形成した取出し電極であり、それぞれ、フイル
ム状の導電部材384および284を介して、駆動エレメント
310および210に接続する。
なお、本例においては、下部ガラス基板120の下方に
配置した光源FLにより光を照射し、FLC素子を第1また
は第2の安定状態に駆動することによって表示を行う。
第2図および第3図に示したような表示器を適用する
場合には、FLC素子の特性に関して以下のような諸問題
点があり、本例においてはそれらに特に着目してFLC素
子を用いた表示器100の適切な構成、並びにその適切な
駆動制御の実現を図る。
第2図および第3図示のような表示器100を構成した
場合、コモン側の透明電極114の群およびセグメント側
の透明電極124の群がマトリクス状に配置された範囲に
対応した表示画面102上の領域を、実際に画像データを
表示可能な領域、すなわち有効表示領域104とする訳で
あるが、コモン側の透明電極群(すなわち走査電極群)
のマトリクス状配置範囲外であってシール材140内側の
少なくとも一部分に対応した領域も含めて表示画面102
とするのが、有効表示領域104を完全に視認可能とする
上で望ましい。
しかしながら、コモン側の透明電極群を配置したのみ
では、そのような一部分にはいずれか一方の側の電極群
が通っているだけであり、従ってその部位のFLCは画像
データの表示には係らず、浮いたものとなる。すなわ
ち、このような状態ではその部分のFLCは双安定状態を
取り得るので、その部分に対応した表示画面102上の領
域には光の透過領域(白)と非透過領域(黒)とが混在
することになり、この結果表示の美観を損ねるのみなら
ず有効表示領域104の明示が困難となったり、操作者に
錯覚を起こさせる事態も生じ得る。
そこで、本例においてはそのような有効表示領域104
の外側にも、セグメント側の透明電極と交叉する透明電
極(以下、枠用透明電極という)150を設け、これらの
適切に駆動することにより枠部106が形成されるように
する。この枠用透明電極150として、上部ガラス基板110
上のコモン側の透明電極114の配設範囲両側に例えば16
本の電極150を配置する。なお、第2図においては、簡
略化のためにガラス基板120,110上に代表して両側の1
本のみを示しているが、幅広の1本の枠用透明電極であ
ってもよい。
第4図は制御部500の一構成例を示す。ここで、501は
第6図示の制御手順等に従って各部を制御する例えばマ
イクロプロセツサ形態のCPU、503はCPU501が実行する第
6図示の制御手順等に対応したプログラムのテーブルを
展開したROMである。505はCPU501が制御手順実行の過程
において作業用等に用いるRAMである。
PORT1〜PORT6は入出力方向の設定が可能なポート部で
あり、それぞれ、ポートP10〜P17、P20〜P27、P30〜P3
7、P40〜P47、P50〜P57およびP60〜P67を有している。P
ORT7は出力ポートであり、P70〜P74を有している。DDR1
〜DDR6は、それぞれ、ポート部PORT1〜PORT6の入出力方
向の切換え設定を行うための入出力設定レジスタ(デー
タ・デイレクシヨン・レジスタ)である。なお、本例に
あっては、ポート部PORT1のポートP13〜P17(信号A3〜A
7に対応)、ポート部PORT2のポートP21〜P25およびP2
7、ポート部PORT4のP40およびP41(それぞれ信号A8およ
びA9に対応)、ポート部PORT5のポートP53〜P57、ポー
ト部PORT6のポートP62およびポート部PORT7のポートP72
〜P74、並びにCPU501の各端子MP0,MP1およびSTBYは未使
用である。
507および509は、それぞれ、CPU501をリセツトするた
めのリセツト部、およびCPU501に動作基準クロツク(4M
Hz)を供給するクロツク発生部である。
TMR1,TMR2およびSCIは基準クロツク発生源およびレジ
スタを有し、レジスタへの設定に応じて基準クロツクの
分周等が可能なタイマである。まず、タイマTMR2は、レ
ジスタ設定に応じて基準クロツクを分周し、データ出力
部600のシステムクロツクとなる信号Toutを発生する。
データ出力部600では、この信号Toutを基に表示器100の
1水平走査期間(1H)を規定するクロツク信号を生成す
る。タイマTMR1はプログラム上の動作時間と表示画面10
2の1Hとを調整するために用い、かかる調整をそのレジ
スタへの設定値に応じて実現する。
また、これらタイマTMR1およびTMR2は、設定値に基づ
いた設定時間のタイムアツプ時に、ないしはタイムアツ
プに伴う次の計時動作開始時に内部割込みとして信号IR
Q3をCPU501に供給し、CPU501では必要に応じてこれを受
付ける。
なお、タイマSCIに関しては、本例においては未使用
である。
また、第4図において、ABおよびDBは、それぞれ、CP
U501と各部とを接続する内部のアドレスバスおよびデー
タバス、511はポート部PORT5,PORT6とCPU501とのハンド
シエークコントローラである。
第5図はデータ出力部600の一構成例を示す。ここ
で、601はワードプロセツサ本体1と結合し、信号Dお
よび転送クロツクCLKを受容するデータ入力部である。
信号Dは、画像信号と水平同期信号とが加えられてワー
ドプロセツサ本体1が送信するものであり、本例にあっ
ては水平同期信号もしくは水平帰線消去期間には実アド
レスデータが重畳されて供給される。而して、データ入
力部601は水平同期信号もしくは水平帰線消去期間の検
出の有無に応じてデータ出力経過を切換え、検出時には
そのときに重畳されている信号成分を実アドレスデータ
として認識して実アドレスデータRA/Dとして出力し、非
検出時にはその間の信号成分を画像データとして認識し
て、4ビツトパラレルの画像データD0〜D3として出力す
る。
また、データ入力部601は実アドレスデータの入力を
認識したときに、アドレス/データ識別信号A/を付勢
し、この信号A/は、▲▼発生部603およびDACT
発生部605に導かれる。▲▼発生部603では、この
信号/Dの入来に応じて割込み信号▲▼を出力
し、これがスイツチ520の設定に応じて割込み指令▲
▼または▲▼として制御部に供給され、
ラインアクセスモードまたはブロツクアクセスモードで
の動作が行われる。一方、DACT発生部605では、信号A/
の入来に応じて表示器100のアクセスの有無を識別を
行うためのDACT信号を出力し、これを制御部500、▲
▼発生部611およびゲートアレイ680に導く。
▲▼発生部611は、DACT信号の付勢時における
▲▼トリガ発生部613からのトリガ信号の入力に
応じてゲートアレイ680を起動する信号▲▼を発
生する▲▼トリガ発生部は、制御部500がA/D変換
部950に対し温度センサ400からの温度情報の取込みを指
令するライト信号▲▼によりトリガ信号を発生
する。また、このときには、▲▼トリガ発生部61
3は、デバイスセレクタ621が発生するチツプセレクト信
号▲▼により選択がなされている。すなわち、制
御部500が温度データを読取るべくA/D変換部950のチツ
プセレクトを行うときには、▲▼トリガ発生部61
3も選択され、ライト信号▲▼に応じて枠駆動
も起動されることになる。
619は制御部500からのビジー信号IBUSYに応じて、表
示制御装置50のビジー状態を通知する信号BUSYをワード
プロセツサ本体1に送出するビジーゲートである。
621は制御部500からの信号A10〜A15を受容し、その値
に応じてA/D変換部950、D/A変換部900およびデータ出力
部600のチツプセレクトを行うための信号▲▼〜
▲▼を出力する。623は信号▲▼に応じて
起動され、このとき制御部500からの信号A0〜A4に基づ
いてラツチパルスゲートアレイ625のセツトを行う。ラ
ツチパルスゲートアレイ625は、レジスタ部630の各レジ
スタの選択を行うためのもので、レジスタ部630のレジ
スタ個数に応じた数のビツト数で構成される。本例にあ
っては、レジスタ部630は各1バイトの22個の領域を有
し、ラツチパルスゲートアレイ625は各領域に1ビツト
を対応させた22ビツトの構成とする。すなわち、レジス
タセレクタ623がラツチパルスゲートアレイ625のビツト
セツトを行ったときに、そのビツトに対応した領域が選
択されると共に、制御部500からラツチパルスゲートア
レイ625へのリード信号▲▼またはライト信号▲
▼の供給に応じて、選択されたレジスタに対するシス
テムデータバスを介してのデータ読出しまたはデータ書
込みが行われる。
レジスタ部630において、RA/D LおよびRA/D Uは、実
アドレスデータRA/Dの下位および上位1バイトをそれぞ
れ格納する実アドレスデータレジスタであり、この格納
は実アドレス格納制御部641によって行われる。
DC LおよびDC Uは、表示の水平走査線方向のドツト数
(本例では800ドツト)の値に対応したデータの下位お
よび上位1バイトをそれぞれ格納する水平ドツトカウン
トデータレジスタである。画像データD0〜D3の転送開始
時に起動されて適宜のクロツクを計算する水平ドツト数
カウンタ643は、このレジスタDC LおよびDC Uに格納さ
れた数値に等しい計数動作を行ったときにラツチ信号▲
▼の発生部645に対しその発生を行わせる。
DMは駆動モードレジスタであり、ラインアクセス時ま
たはブロツクアクセス時に対応したモードデータが書込
まれる。
DL LおよびDL Uはコモンライン選択アドレスデータの
レジスタであり、16ビツトのデータにつきそれぞれの下
位および上位1バイトを格納する。そして、レジスタDL
Lに格納されたデータは、ブロツク指定用のアドレスデ
ータCA6,CA5およびライン指定用のアドレスデータCA4〜
CA0として出力される。また、レジスタDL Uに格納され
たデータは、デコーダ部650に供給されて、コモン駆動
エレメント310の選択用のチツプセレクト信号▲
▼〜▲▼として出力される。
CL1およびCL2は、ブロツクアクセスモードにおけるコ
モン側ラインの駆動(ライン書込み)に際してコモン側
駆動部300に供給する駆動データを格納する1バイトの
領域、SL1およびSL2は、同じくセグメント側ラインの駆
動に際してセグメント側駆動部200に供給する駆動デー
タを格納する1バイトの領域である。
CB1およびCB2は、ブロツクアクセスモードのブロツク
消去時におけるコモン側ラインの駆動に際してコモン側
駆動部300に供給する駆動データを格納する1バイトの
領域、SB1およびSB2は同様にセグメント側駆動部200に
供給する駆動データを格納する1バイトの領域である。
CC1およびCC2は、ラインアクセスモードのライン書込
み時におけるコモン側ラインの駆動に際してコモン側駆
動部300に供給するデータを格納する1バイトの領域、S
C1およびSC2は同様にセグメント側駆動部200に供給する
駆動データを格納する1バイトの領域である。
続く3つの1バイト領域は枠駆動部700のスイツチン
グを行うためのデータを格納した領域であり、4ビツト
毎に分けて、レジスタFV1,FCVc,FV3,FSVc,FV4を設けて
ある。
661は逓倍器であり、制御部500からのパルス信号Tout
を例えば2倍に逓倍する。663A,663B,663Cおよび663Dは
逓倍器661の出力の3相,4相,6相および12相のリングカ
ウンタであり、1水平走査期間(1H)をそれぞれ4分
割,3分割,2分割および無分割するのに用いる。この分割
された時間を以下ΔTといい、例えば3分割の場合には
3ΔTで1Hをなすことになる。
665はリングカウンタ663A〜663Dの出力からいずれか
を選択するためのマルチプレクサであり、駆動モードレ
ジスタDMの内容に応じて、すなわち1Hを何分割して駆動
を行うかを示すデータに応じて設定される。例えば、3
分割の場合には4相リングカウンタ663Bの出力を選択す
る。
667はリングカウンタ663A〜663Dの各出力の4相リン
グカウンタ、669はマリチプレクサ665と同様に設定され
るマルチプレクサである。
第6図は本発明で用いた表示制御の概要を表わす。ま
ず、ワードプロセツサ本体1の電源が“ON"となると、 INITルーチンが自動的に開始される(ステツプS10
1)。ここでは、Busy信号を“ON"としてパワーON時にお
けるそれぞれ枠106の駆動,有効表示領域104の消去およ
びそのための温度補償が行われ、最後にBusy信号を“OF
F"として割り込み要求▲▼または▲▼
が来るまで待つ。この割込み要求▲▼または▲
▼は、ワードプロセツサ本体1からアドレスデ
ータが転送されることによって発生されるものであり、
アドレスデータが来なければプログラムは実行されず、
表示画面102に止まったままである。
次に、アドレスデータが転送されて割り込み要求がか
かると、この内部割り込み要求が▲▼か、ある
いは▲▼かに応じて、ステツプS102の手順によ
り、▲▼であればLSTARTルーチンへ、▲
▼であればBSTARTルーチンへ、それぞれ進む。この分
岐によって、上述したブロツクアクセスかラインアクセ
スかが別れる。すなわちLSTARTルーチンへ進めばライン
アクセスとなり、BSTARTルーチンへ進めばブロツクアク
セスとなる。
ところで、▲▼あるいは▲▼の設定
は、本例にあっては、表示制御装置本体50の適切な部位
に配設された切換手段520によって、予め手動で行われ
る。
かかる切換手段520によってラインアクセスモードに
設定され、▲▼が発生したとき、 LSTARTルーチンが起動され、かかるプログラムが実行
される。ここで、データ出力部600から、転送されたア
ドレスデータを読み、このアドレスが有効表示領域104
の最終ラインのものかどうかを判断する(ステツプS103
およびS104)。ここで、最終ラインではないとき、 LLINEルーチンへプログラム実行が分岐する。ここで
は、Busy信号を“ON"として、アドレスデータの次に転
送される画像データに基づき、1走査線分のライン書き
込みを行う。次に、Busy信号を“OFF"として、割り込み
要求▲▼を待つ(ステツプS105)。▲
▼が供給されると再びLSTARTルーチンが起動される。
ステツプS104でアドレスデータが最終ラインのもので
あれば、 FLLINEルーチンへプログラム実行が分岐する。ここで
は転送された画像データを基に、最終ラインのライン書
き込みを行う。次に枠駆動および温度補償データの更新
を行い、Busy信号を“OFF"として、割り込み要求▲
▼を待つ(ステツプS106)。ここで、割り込み要求
▲▼があると、再びLSTARTルーチンが起動され
る。以上のような手順で、ラインアクセスモードでの表
示制御が行われる。
一方、上述した切換手段520によってブロツクアクセ
スモードに設定された場合、アドレスデータ転送によっ
て、▲▼が発生したとき、 BSTARTルーチンが起動される。ここでは、Busy信号を
“ON"とし、転送されたアドレスデータを読み、かかる
データがブロツクの先頭ラインか、有効表示領域104の
最終ラインか、あるいは上記以外のラインか、を判断す
る(ステツプS107およびS108)。ここで、アドレスデー
タが先頭ラインで、最終ラインでもないとき、 LINEルーチンへ分岐する。ここでは、転送された画像
データを基に1ライン分のライン書き込みを行う。次
に、Busy信号を“OFF"として、割り込み要求を待つ(ス
テツプS109)。ここで、内部割り込み要求▲▼
があると、再びBSTARTルーチンが起動される。
ステツプS108でアドレスデータが有効表示領域104の
最終ラインであると、 FLINEルーチンへ実行が分岐する。ここでは、1ライ
ン分のライン書き込みを行う。次に、枠駆動および温度
補償データの更新を行い、Busy信号を“OFF"として、割
り込み要求を待つ(ステツプS110)。ここで、割り込み
要求▲▼があると再びBSTARTルーチンが起動さ
れる。
ステツプS108で、アドレスデータがブロツクの先頭ラ
インであれば、 BLOCKルーチンへ実行が分岐する。ここでは、アドレ
スで指示されたラインの属するブロツク全てを消去し、
かかるブロツクの領域を「白」とする(ステツプS11
1)。次にLINEルーチン(ステツプS109)へ進み、前述
したのと同様な処理を行う。上述したような手順で、ブ
ロツクアクセスモードでの表示制御を行い、情報を書き
込みを行う。
また、ワードプロセツサ本体1がパワーダウン信号▲
▼を制御部500へ送出すると、この信号によ
って、ノンマスカブル割り込み要求NMIがかかり、PWOFF
が起動される。ここでは、Busy信号を“ON"とし、有効
表示領域104の消去を行い、全ての領域を「白」とす
る。次に、パワーステータス信号およびBusy信号を“OF
F"とし、これによりワードプロセツサ本体1の電源が遮
断される(ステツプS112)。
上述したことから明らかなように、表示制御の2つの
形態、すなわち、ブロツクアクセスおよびラインアクセ
スのいずれの形態が実施されたとしても、アドレスデー
タが、全有効表示領域に亘って順次、周期的かつ連続的
に転送されてくる場合には、リフレツシユ駆動となり、
また、ある所定の部分のアドレスデータが間欠的に転送
されてくるのであれば、部分書き換え駆動となる。
なお、以下で記述する制御手順の詳細においては、本
体1側からは、アドレスデータおよび画像データをリフ
レツシユモードで転送してくることを前提として説明を
行う。
以上の例で用いた各部間の信号又はデータをまとめる
と、以下のとおりである。
第7図は、本発明で用いた所定温度のFLCに対する最
適な駆動条件を示している。温度センサ400で検知して
最適な駆動電と1水平走査期間が制御部500によって制
御される。
本発明では、枠表示領域106が20Hz以上の周波数で駆
動することによって、枠表示領域106のフリツカー発生
を抑制することができる。この際、外部温度が変化する
と、第7図に示す様に1水平走査期間の最適駆動条件が
変化し、外部温度が低温側になると1水平走査期間が長
くなる。従って、本発明では、枠表示領域106の駆動周
波数を20Hz以上に維持するために、枠表示領域106の駆
動周期を駆動走査線のカウント数を基準にして設定し、
高温程カウントした走査線の本数を増大させたものであ
る。又、この駆動走査線のカウントは、制御部500内に
て行われる。
第8図は、本発明で用いたマルチ・インターレース駆
動方式(2本おき以上の飛越し選択方式)の駆動波形例
である。
第8図には(4M−3)フイールドF4M-3,(4M−2)フ
イールドF4M-2,(4M−1)フイールドF4M-1と4Mフイー
ルドF4M(ここで、1フイールドとは1垂直走査期間の
ことである。M=1,2,3…)における4n−3番目の走査
電極に印加する走査選択信号S4n-3(n=1,2,3…),4n
−2番目の走査電極に印加する走査選択信号S4n-2,4n−
1番目の走査電極に印加する走査選択信号S4n-1と4n番
目の走査電極に印加する走査選択信号S4nが示されてい
る。第8図によれば、走査選択信号S4n-3は、(4M−
3)フイールドF4M-3と(4M−1)フイールドF4M-1(M
=1,2,3…)の同一位相における電圧極性(走査非選択
信号の電圧を基準にした電圧極性)が互いに逆極性にな
っており、かつ(4M−2)フイールドF4M-2と4Mフイー
ルドF4Mでは走査しないようになっており、走査選択信
号S4n-1も同様である。さらに、1フイールド期間内で
印加された走査選択信号S4n-3とS4n-1は、互いに相違し
た電圧波形となっており、同一位相の電圧極性が互いに
逆極性となっている。
同様に走査選択信号S4n-2は、(4M−2)フイールドF
4M-2と4MフイールドF4Mの同一位相における電圧極性
(走査非選択信号の電圧を基準にした電圧極性)が互い
に逆極性になっており、かつ(4M−3)フイールドF
4M-3と(4M−1)フイールドF4M-1では走査しないよう
になっており、走査選択信号S4nも同様である。さら
に、1フイールド期間内で印加された走査選択信号S
4n-2とS4nは、互いに相違した電圧波形となっており、
同位相の電圧極性が互いに逆極性となっている。
又、第8図の走査駆動波形例では、画面が一斉に休止
(例えば画面を構成する全画素に一斉に電圧0を印加す
る)するための位相が第3番目に設けられ、走査選択信
号の3番目の位相が電圧0(走査非選択信号の電圧と同
一レベル)に設定されている。
又、第8図によれば、(4M−3)番目のフイールドF
4M-3で信号電極に印加する情報信号としては、走査選択
信号S4n-3に対しては白信号(走査選択信号S4M-3との合
成により、2番目の位相で強誘電性液晶の閾値電圧を越
えた電圧3V0が印加されて白の画素を形成する)と保持
信号(走査選択信号S4n-3との合成により、画素に強誘
電性液晶の閾値電圧より小さい電圧±V0が印加される)
とが選択的に印加され、走査選択信号S4n-1に対しては
黒信号(走査選択信号S4n-1との合成により、2番目の
位相で強誘電性液晶の閾値電圧を越えた電圧−3V0が印
加されて黒の画素を形成する)と保持信号(走査選択信
号S4n-1との合成により、画素に強誘電性液晶より小さ
い電圧±V0が印加される)とが選択的に印加される。そ
して、(4n−2)番目および(4n)番目の走査電極には
走査非選択信号が印加されているので、そのまま情報信
号が印加される。
上述の(4M−3)フイールドF4M-3の書込みに続く(4
M−2)フイールドF4M-2で、信号電極に印加する情報信
号としては、走査選択信号S4n-2に対しては、上述と同
様の黒信号と保持信号とが選択的に印加され、走査選択
信号S4nに対しては、上述と同様の白信号と保持信号と
が選択的に印加される。そして(4n−3)番目および
(4n−1)番目の走査電極には走査非選択信号が印加さ
れるので、そのまま情報信号が印加される。
又、(4M−2)フイールドF4M-2に続く(4M−1)フ
イールドF4M-1で、信号電極に印加する情報信号として
は、走査選択信号S4n-3に対しては、上述と同様の黒信
号と保持信号とが選択的に印加され、走査選択信号S
4n-1に対しては、上述と同様の白信号と保持信号とが選
択的に印加される。そして(4n−2)番目および4n番目
の走査電極には走査非選択信号が印加されるので、その
まま情報信号が印加される。
(4M−1)フイールドF4M-1に続く4MフイールドF4M
信号電極に印加する情報信号としては、走査選択信号S
4n-2に対しては、上述と同様の黒信号と保持信号とが選
択的に印加され、走査選択信号S4nに対しては、上述と
同様の白信号と保持信号とが選択的に印加される。そし
て(4n−3)番目および(4n−1)番目の走査電極には
走査非選択信号に印加されるので、そのまま情報信号が
印加される。
第9図(A),(B)および(C)は第8図に示す駆
動波形によって第9図(D)に示す表示状態を書込んだ
時のタイミングチヤートを示している。第9図(D)
中、○は白の画素、●は黒の画素を表わしている。又、
第9図(B)中のI1−S1は走査電極S1と信号電極I1との
交点に印加された電圧の時系列波形である。I2−S1は走
査電極S1と信号電極I2との交点に印加された電圧の時系
列波形である。同様にI1−S2は走査電極S2と信号電極I1
との交点に印加された電圧の時系列波形である。I2−S2
は走査電極S2と信号電極I2との交点に印加された電圧の
時系列波形である。
又、本発明は、上述の駆動波形例に限定されるもので
はなく、例えば走査線を4本おき、5本おき、6本お
き、7本おき、好ましくは8本以上おきに走査すること
ができる。又、走査選択信号は、第8図に示す様にフイ
ールド毎に極性反転した波形であってもよく、又、フイ
ールド毎に同一波形としたものであってもよい。
第10図は、強誘電性液晶セルの例を模式的に描いたも
のである。141aと141bは、In2O3,SnO2やITO(インジウ
ム−テイン−オキサイド)等の透明電極がコートされた
基板(ガラス板)であり、その間に液晶分子層142がガ
ラス面に垂直になるよう配向したSmC相の液晶が封入
されている。太線で示した線143が液晶分子を表わして
おり、この液晶分子143は、その分子に直交した方向に
双極子モーメント(P⊥)144を有している。基板141a
と141b上の電極間に一定の閾値以上の電圧を印加する
と、液晶分子143のらせん構造がほどけ、双極子モーメ
ント(P⊥)144はすべて電界方向に向くよう、液晶分
子143の配向方向を変えることができる。液晶分子143は
細長い形状を有しており、その長軸方向と短軸方向で屈
折率異方性を示し、従って例えばガラス面の上下に互い
にクロスニコルの位置関係に配置した偏光子を置けば、
電圧印加極性によって光学特性が変わる液晶光学変調素
子となることは、容易に理解される。さらに液晶セルの
厚さを十分に薄くした場合(例えば1μ)には、第11図
に示すように電界を印加していない状態でも液晶分子の
らせん構造はほどけ、その双極子モーメントPa又はPbは
上向き(154a)又は下向き(154b)のどちらかの状態を
とる。このようなセルに、第11図に示す如く一定の閾値
以上の極性の異なる電界Ea又はEbを所定時間付与する
と、双極子モーメントは電界Ea又はEbの電界ベクトルに
対して上向き154a又は下向き154bと向きを変え、それに
応じて液晶分子は第1は安定状態153aかあるいは第2の
安定状態153bの何れか一方に配向する。
このような強誘電性液晶を光学変調素子として用いる
ことの利点は2つある。第1に応答速度が極めて速いこ
と、第2に液晶分子の配向が双安定状態を有することで
ある。第2の点を例えば第11図によって説明すると、電
界Eaを印加すると液晶分子は第1の安定状態153aに配向
するが、この状態は電界を切っても安定である。又、逆
向きの電界Ebを印加すると液晶分子は第2の安定状態15
3bに配向して、その分子の向きを変えるが、やはり電界
を切ってもこの状態に留っている。又、与える電界Eaが
一定の閾値を越えない限り、それぞれの配向状態にやは
り維持されている。このような応答速度の速さと双安定
性が有効に実現されるには、セルとしては出来るだけ薄
い方が好ましく、一般的には0.5μ〜20μ、特に1μ〜
5μが適している。
〔発明の効果〕
本発明によれば、表示品位が向上し、外部温度の変化
に応じて生じていた枠表示領域のフリツカーの発生を抑
制することができた。
【図面の簡単な説明】
第1図は、本発明装置のブロツク図である。第2図は、
本発明で用いた表示器の分解斜視図である。第3図は、
本発明で用いた表示パネルの断面図である。第4図は、
本発明で用いた制御部のブロツク図である。第5図は、
本発明で用いたデータ出力部のブロツク図である。第6
図は、本発明で用いた表示制御手順のフローチヤート図
である。第7図は、最適駆動特性を示す説明図である。
第8図(A)及び(B)並びに第9図(A)〜(C)
は、本発明で用いた駆動例の波形図である。第9図
(D)は、本発明で用いたマトリクス電極の表示例を示
す説明図である。第10図及び第11図は、本発明で用いた
強誘電性液晶素子の斜視図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−220176(JP,A) 特開 昭64−9424(JP,A) 実開 昭60−74127(JP,U)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】走査電極と情報電極との交差部で形成した
    画素を複数行及び列に配列させて形成した画像表示部
    と、該画像表示部より外側で、且つ該走査電極と平行配
    置した第3の電極で形成した画像非表示部と、を有する
    液晶パネルと、 該走査電極に走査信号を出力する走査線駆動手段と、該
    画像表示部に画像が形成されるように該情報電極に情報
    信号を出力する情報線駆動手段と、該画像非表示部が明
    状態及び暗状態のうちいずれか一方の状態を生じるよう
    に該第3の電極に電圧を出力する枠表示駆動手段と、を
    有する駆動手段と、 該第3の電極に、選択した走査電極の所定本数毎に電圧
    を出力し、該外部温度の高温側への変化に応じて、該所
    定本数を増大させるとともに、一水平走査期間を減少さ
    せるように該駆動手段を制御する制御手段と、 を具備する液晶装置。
  2. 【請求項2】該液晶パネルは、一対の基板間にメモリ性
    をもつ液晶を介在させた液晶パネルであることを特徴と
    する請求項1に記載の液晶装置。
  3. 【請求項3】該液晶パネルは、一対の基板間に強誘電性
    液晶を配した強誘電性液晶パネルであることを特徴とす
    る請求項1に記載の液晶装置。
JP25424888A 1988-08-17 1988-10-07 液晶装置 Expired - Fee Related JP2575194B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP25424888A JP2575194B2 (ja) 1988-10-07 1988-10-07 液晶装置
AT89115107T ATE121211T1 (de) 1988-08-17 1989-08-16 Anzeigevorrichtung.
DE68922159T DE68922159T2 (de) 1988-08-17 1989-08-16 Anzeigevorrichtung.
ES89115107T ES2070153T3 (es) 1988-08-17 1989-08-16 Aparato visualizador.
EP89115107A EP0355693B1 (en) 1988-08-17 1989-08-16 Display apparatus
US08/232,584 US5526015A (en) 1988-08-17 1994-04-25 Display apparatus having a display region and a non-display region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25424888A JP2575194B2 (ja) 1988-10-07 1988-10-07 液晶装置

Publications (2)

Publication Number Publication Date
JPH02100021A JPH02100021A (ja) 1990-04-12
JP2575194B2 true JP2575194B2 (ja) 1997-01-22

Family

ID=17262344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25424888A Expired - Fee Related JP2575194B2 (ja) 1988-08-17 1988-10-07 液晶装置

Country Status (1)

Country Link
JP (1) JP2575194B2 (ja)

Also Published As

Publication number Publication date
JPH02100021A (ja) 1990-04-12

Similar Documents

Publication Publication Date Title
JP2579933B2 (ja) 表示制御装置
JP2612267B2 (ja) 表示制御装置
JPH0466327B2 (ja)
EP0355693B1 (en) Display apparatus
JP2603347B2 (ja) 情報処理装置及びこれを用いた表示装置
US5124820A (en) Liquid crystal apparatus
JP2632974B2 (ja) 駆動装置及び液晶装置
US5457551A (en) Frame response compensated, video rate addressable liquid crystal passive matrix display system
JP2670044B2 (ja) 表示制御装置
JP2575194B2 (ja) 液晶装置
JP2670045B2 (ja) 表示制御装置
JP2738681B2 (ja) 表示制御装置
JP2507784B2 (ja) 液晶装置及びその駆動法
JP2554104B2 (ja) 表示制御装置
JP2738846B2 (ja) 情報処理装置
JP2641206B2 (ja) 表示制御装置
JP2738689B2 (ja) 表示制御装置
JP2579934B2 (ja) 表示制御装置
JP2633032B2 (ja) 情報処理システム及び装置
JP2738688B2 (ja) 表示制御装置
JPS63244021A (ja) 駆動装置
JP2770961B2 (ja) 情報処理装置
JP2662427B2 (ja) 情報処理装置
JPH0448367B2 (ja)
JP2714053B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees