JP2738689B2

JP2738689B2 - 表示制御装置

Info

Publication number: JP2738689B2
Application number: JP62247945A
Authority: JP
Inventors: 裕司井上
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-10-02
Filing date: 1987-10-02
Publication date: 1998-04-08
Anticipated expiration: 2013-04-08
Also published as: JPS6491124A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、表示制御装置に関し、詳しくは、例えば強
誘電性液晶素子等電界に対して双安定性を有する表示素
子を用いた表示装置に適用して好適な表示制御装置に関
するものである。［従来の技術］従来、表示装置において、液晶化合物を用いた液晶表
示素子としては、走査電極群と信号電極群をマトリック
ス状に構成し、その電極間に液晶化合物を充填し、多数
の画素を形成して画像情報の表示を行うものが知られて
いる。この表示素子の駆動法としては、走査電極群に、順
次、周期的に電圧信号を印加し、信号電極群には所定の
情報信号を、走査電極群の信号に同期させて並列的に印
加する時分割駆動が用いられている。このような表示素
子およびその駆動方法は、画素密度を高く、あるいは画
面を大きくすることが困難であるという問題点を有して
いた。すなわち、従来の液晶の中で応答速度が比較的高く、
しかも消費電力が小さいことから、表示素子として実用
に供されているのは殆どTN（twisted nematic）型の液
晶であり、この型の液晶は、第50図（Ａ）に示すよう
に、無電界状態で、正の誘電異方性をもつネマチック液
晶分子が、液晶層厚方向で捩れた構造（ヘリカル構造）
を形成し、両電極間でこの液晶の分子が各層毎に、互い
におよび電極面に並行にかつねじれた（ツイストした）
構造を形成している。一方、第50図（Ｂ）に示すよう
に、電界印加状態では、正の誘電異方性をもつネマチッ
ク液晶分子が電界方向に配列し、この結果光学変調を起
こすことができる。このような液晶を用い、マトリック
ス電極構造によって表示素子を構成した場合、走査電極
と信号電極が共に選択される領域（選択点）には、液晶
分子を電極面に垂直に配列させるに要する閾値以上の電
圧が印加され、走査電極と信号電極が共に選択されない
領域（非選択点）には電圧は印加されず、従って液晶分
子は電極面に対して並行でねじれた（ツイストした）安
定配列を保っている。このような液晶セルの上下に、互
いにクロスニコル関係にある直線偏光子を配置すること
により、選択点では光が透過せず、非選択点では液晶の
ねじれ構造と旋光性により光が透過するため、画像素子
とすることが可能となる。しかしながら、マトリックス電極構造を構成した場
合、走査電極が選択され、信号電極が選択されない領域
あるいは、走査電極が選択されず、信号電極が選択され
る領域（いわゆる“半選択点”）にも有限の電界がかか
ってしまう。選択点にかかる電圧と、半選択点にかかる
電圧との差が充分に大きく、液晶分子を電極面に垂直に
配列させるに要する電圧閾値がこの中間の電圧値に設定
されるならば、表示素子は正常に動作するわけである。しかし、この方式において、走査線数（Ｎ）を増やし
て行った場合、画面全体（１フレーム）を走査する間に
一つの選択点に有効な電界がかかっている時間（duty
比）は、1/Nの割合で減少してしまう。このために、く
り返し走査を行った場合の選択点と非選択点とにかかる
実効値としての電圧差は、走査線数が増えれば増える程
小さくなり、結果的には画像コントラストの低下やクロ
ストークが避け難い問題点となっている。このような現象は、双安定状態を有さない。従来の表
示素子に用いられた液晶（電極面に対し、液晶分子が水
平に配向しているのが安定状態であり、電界が有効に印
加されている間のみ垂直に配向する）を、時間的蓄積効
果を利用して駆動する（すなわち、繰り返し走査する）
ときに生じる本質的には避け難い問題点である。このよ
うな問題点を改良するために、電圧平均化法、２周波駆
動法や多重マトリックス法等が既に提案されているが、
いずれの方法では不充分であり、表示素子の大画面化や
高密度化は、走査線数が充分に増やせないことによって
頭打ちになっている状況であった。これに対して、上述した問題点の解決する方法とし
て、例えば、特開昭59-193426号公報、あるいは特開昭6
0-33535号公報において、本願人は、電界に対して双安
定状態を有する液晶の駆動法について提案を行ってい
る。上記駆動法で用いることができる液晶としては、強
誘電性を有するカイラルスメクティック液晶が最も好ま
しく、そのうち、カイラルスメクティックＣ相（SmC^*）
またはＨ相（SmH^*）の液晶が適している。 SmC^*は第51図に示すように、液晶分子が平行に層構造
をとり、分子の長軸方向が層に対して傾きを持ってい
る。これら液晶分子は層ごとに傾く方向が異なり、結果
としてらせん構造を構成する。 SmH^*は第52図に示すように、分子が並行に層構造をと
り、分子の長軸方向が層に対して傾きを持ち、分子の長
軸に垂直な面で六方充填構造を有する。 SmC^*およびSmH^*は液晶分子によるらせん構造を有して
おり、第53図にその模式図を示す。図において、e3は液晶分子、e4は電気双極子モーメン
ト、e5は層境界面をそれぞれ示している。ここで、各々
の液晶分子e3はその長軸方向と直交した方向に双極子モ
ーメントを有し、層境界面e5と直交するＺ軸と一定の角
度θを保ちながら運動を行い、らせん構造を構成してい
る。またこの図は、電圧が印加されていない状態を示し
ており、仮に、Ｘ軸方向に一定の閾値以上の電圧を印加
すれば、液晶分子e3は、電気双極子モーメントe4がＸ軸
と平行になるように配向する。 SmC^*相またはSmH^*相は、温度状態による相転移の１つ
の相として実現されるから、これらの液晶化合物を用い
る場合、表示装置が使用される温度範囲に応じて素子の
選択を行うのが好適である。第54図は、上述した強誘電性液晶（以後FLC:Ferroele
ctric Liquid Crystalと呼ぶ）を用いたセルの例を模式
的に示したものである。e1とe1′は、In₂O₂，SnO₂ある
いはITO（Indium-Tin Oxide）等の透明電極がコートさ
れた基板（ガラス板）であり、その間に液晶分子層e2が
ガラス面に垂直になるよう配向したSmC^*相の液晶が封入
されている。太線で示した液晶分子e3は、その分子e3に
直交した方向に双極子モーメントe4を有している。基板
e1とe1′上の電極間に一定の閾値以上の電圧を印加する
と、液晶分子e3のらせん構造がほどけ、双極子モーメン
トe4はすべて電界方向に向くよう、液晶分子e3の配向方
向を変えることができる。液晶分子e3は、細長い形状を
有しており、その長軸方向と短軸方向で屈折率異方性を
示し、従って例えばガラス面の上下に配向の方向とクロ
スニコルの位置関係に配置した偏光子を置けば、電圧印
加極性によって光学特性が変わる液晶光学変調素子とな
ることは、容易に理解される。さらに、液晶セルの厚さを充分に薄くした場合（例え
ば１μｍ）には、第55図に示すように電界を印加してい
ない状態でも液晶分子のらせん構造はほどけ、その双極
子モーメントＰあるいはＰ′は図中上向きあるいは下向
きのどちらかの状態をとる。このようなセルにおいて、
第55図に示す如く一定の閾値以上の極性の異なる電界Ｅ
あるいはＥ′を所定時間付与すると、双極子モーメント
は電界ＥあるいはＥ′の電界ベクトルに対応して上向き
あるいは下向きと向きを変え、それに応じて液晶分子は
第１の安定状態f3かあるいは第２の安定状態f3′の何れ
か一方に配向する。このようなELCを光学変調素子として用いることの利
点は２つある。第１図に、応答速度が極めて高いこと
（１μsec〜100μsec）、第２に、液晶分子の配向が双
安定状態を有することである。第２の点を例えば第55図によって説明すると、電界Ｅ
を印加すると液晶分子e3は第１の安定状態f3に配向する
が、この状態は電界を切っても安定である。また、逆向
きの電界Ｅ′を印加すると、液晶分子e3は第２の安定状
態f3′に配向して、その分子の向きを変えるが、やはり
電界を切ってもこの状態に留っている。すなわち、液晶
分子e3は記憶性を有することになる。また、与える電界
Ｅが一定の閾値を越えない限り、それぞれの配向状態に
維持されている。このような応答速度の高さと、記憶性が有効に実現さ
れるには、セルとしてはできるだけ薄い法が好ましく、
一般的には、0.5μｍ〜20μｍ、特に１μｍ〜５μｍが
適している。次にFLCの駆動法の概略を、第47図〜第49図を参照し
て説明する。第56図は、中間にFLC化合物（不図示）が挾まれたマ
トリクス電極構造を有するセルの模式図である。comは
走査電極群であり、segは信号電極群である。最初に走
査電極com1が選択された場合について述べる。第57図（Ａ）および第57図（Ｂ）は走査信号の一例で
あって、それぞれ選択された走査電極com1に印加される
電気信号と、それ以外の走査電極（選択されない走査電
極）com2,com3,com4…に印加される電気信号を示してい
る。第57図（Ｃ）および第57図（Ｄ）は、情報信号の一
例であって、それぞれ、選択された信号電極seg1,seg3,
seg5と選択されない信号電極seg2,seg4とに与えられる
電気信号を示している。第57図および第58図においては、それぞれ横軸が時間
を、縦軸が電圧を表す。例えば、動画を表示するような
場合には、走査電極群comは逐次、周期的に選択され
る。今、所定の電圧印加時間Δt₁またはΔt₂に対して双
安定性を有する液晶セルの、第１の安定状態を与えるた
めの閾値電圧を−V_th1とし、第２の安定状態を与えるた
めの閾値電圧を＋V_th2とすると、選択された走査電極co
m（com1）に与えられる電極信号は、第57図（Ａ）に示
される如く位相（時間）Δt₁では2Vを、位相（時間）Δ
t₂では2Vとなるような交番する電圧である。このように
選択された走査電極に互いに電圧の異なる複数の位相間
隔を有する電気信号を印加すると、光学的「暗」（黒）
あるいは「明」（白）状態に相当する液晶の第１あるい
は第２の安定状態間での状態変化を速やかに起こさせる
ことができる。一方、それ以外の走査電極com2〜com5…は第57図
（Ｂ）に示す如くセル印加電圧の中心電位、すなわち基
準電圧（例えばアース状態）となっている。また選択さ
れた信号電極seg1,seg3,seg5に与えられる電気信号は、
第57図（Ｃ）に示される如くＶであり、また選択されな
い信号電極seg2,seg4に与えられる電気信号は、第57図
（Ｄ）に示される如く−Ｖである。以上において各々の
電圧値は、以下の関係を満足する所望の値に設定され
る。Ｖ＜V_th2＜3V −3V＜−V_th1＜−Ｖこのような電気信号が与えられたときの各画素のう
ち、例えば第56図中の画素ＡとＢとにそれぞれ印加され
る電圧波形を第58図（Ａ）と（Ｂ）とに示す。すなわ
ち、第58図（Ａ）と（Ｂ）より明らかな如く、選択され
た走査線上にある画素Ａでは、位相Δt₂において、閾値
V_th2を越える電圧3Vが印加される。また、同一走査線上
に存在する画素Ｂでは位相Δt₁において閾値−V_th1を越
える電圧−3Vが印加される。従って、選択された走査電
極線上において、信号電極が選択されたか否かに応じ
て、選択された場合には、液晶分子は第１の安定状態に
配向し、選択されない場合には第２の安定状態に配向す
る。一方、第58図（Ｃ）および（Ｄ）に示される如く、選
択されない走査線上では、すべての画素に印加される電
圧はＶまたは−Ｖであって、いずれも閾値電圧を越えな
い。従って、選択された走査線上以外の各画素における
液晶分子は、配向状態を変えることなく前回走査された
ときの信号状態に対応した配向を、そのまま保持してい
る。すなわち、走査電極が選択されたときにその１ライ
ン分の信号を書き込みが行われ、１フレームが終了して
次回選択されるまでの間は、その信号状態を保持し得る
わけである。従って、走査電極数が増えても、実質的に
選択時間／ラインは変らず、コントラストの低下は全く
生じない。以上記述してきたような、従来のTN型液晶を用いた表
示素子の有する問題点を解決するため、電界に対して双
安定性を有し、さらに電界の印加されない場合にも、そ
の安定状態を維持し得るような表示素子を実現するFLC
についての提案が行なわれてきたわけであるが、このFL
Cを用いた表示素子の具体的な駆動制御に関して、様々
な考慮すべき特性が存在している。［発明が解決しようとする問題点］本発明の目的は、例えばこのような電界に対して双安
定性を有する強誘電性液晶素子等の光学変調素子（FLC
素子）を用いて表示装置を構成する場合において、その
特性を有効に活用しつつ適切な駆動制御を行うことので
きる表示制御装置を提供することにある。［問題点を解決するための手段］かかる目的を達成するために、本発明は、走査電極群
と信号電極群とを有し、前記走査電極群と前記信号電極
群との間に強誘電性液晶表示素子を配置した表示装置に
組合され、前記走査電極群に供給される駆動信号が１駆
動期間内に反転した波形を有し、１駆動期間毎に反転関
係にある駆動信号を供給する手段を備えたことを特徴と
する。［作用］以上の構成によれば、１駆動期間内において走査電極
に加えられる波形が反転し、また、１駆動期間毎に波形
が反転する。これにより、走査電極および信号電極を駆動する際の
強誘電性液晶表示素子の闘値電圧に対する電圧印加時間
の依存性の影響を軽減することが可能となる。［実施例］以下、図面を参照して本発明を詳細に説明する。なお、説明は次の手順で行う。（１）装置の概要（２）表示器の構成（３）表示制御の概要（3.1）表示器の枠（3.2）表示素子の駆動波形（3.3）表示素子の駆動電圧（3.4）温度補償（3.5）表示器の駆動方式（3.6）表示画面のクリア（４）表示制御装置各部の構成（4.1）主要な記号（4.2）制御部（4.3）メモリ空間（4.4）データ出力部、（4.5） A/D変換部（4.6） D/A変換部および電源コントローラ（4.7）枠駆動部（4.8）表示器駆動部（4.8.1）セグメント側駆動部（4.8.2）コモン側駆動部（4.9）駆動波形（５）表示制御（5.1）制御手順の概要（5.2）制御手順の詳細（5.2.1）電源オン（初期時）（5.2.2）ブロックアクセス（5.2.3）ラインアクセス（5.2.4）電源オフ（６）実施例の効果（6.1）枠形成の効果（6.2）温度補償の効果（6.3）画像データ入力に応動させた制御の効果（6.4）表示器駆動部配設の効果（6.5）画面強制クリアの効果（6.6）電源コントローラ配設の効果（6.7）波形変更および反転駆動の効果（７）変形例（7.1）枠の構成（7.2）温度補償のタイミングおよび部分書換え（7.3）１水平走査期間および駆動電圧値（7.4）波形の設定（7.5）ブロックアクセルあるいはラインアクセスの
選択（7.6）走査線数（7.7）有効表示領域の消去（7.8）温度センサの位置（7.9）表示器、表示制御装置およびワードプロセッ
サ（１）装置の概要第１図は本発明の一実施例を示す。ここで、１は本例
に係る表示器に対し表示に係る画像データの供給源をな
すホスト装置としてのワードプロセッサ本体である。50
は本例に係る表示制御装置であり、ワードプロセッサ本
体１より供給される表示データ等につき、後述の諸条件
等に応じて表示器の駆動制御を行う。100はFLCを用いて
構成した表示器である。200および300は、表示制御装置
本体50側より供給される駆動データ等に応じて、それぞ
れ、表示器100に設けられる信号電極を駆動するセグメ
ント側駆動部および走査電極を駆動するコモン側駆動部
である。400は表示器100の適切な位置、例えば平均温度
を呈する部位に設けた温度センサである。表示器100において、102は表示画面、104は表示画面1
02上の有効表示領域、106は表示画面102上の有効表示領
域104外に設けた枠部である。本例においては、枠部106
に対応する電極を表示器100に配置し、これを駆動して
画面102上に枠部を形成するようにしている。表示制御装置50において、500は第11図につき後述す
る制御部であり、表示器100やワードプロセッサ本体１
との各種データの送受信の制御等を行う。600は第16図
につき後述するデータ出力部であり、ワードプロセッサ
本体１から供給される表示データについての、制御部50
からの設定データ等に応じた表示駆動部200,300等の駆
動や制御部500のデータ設定のための起動等を行う。700
は枠駆動部であり、データ出力部600からの出力データ
に基づいて表示画面102上に枠部106を形成する。 800は電源コントローラであり、制御部500の制御の下
に、ワードプロセッサ本体１からの電圧信号を適切に変
圧して表示駆動部200,300が電極に印加する電圧を生成
する。900は制御部500と電源コントローラ800との間に
配置されたD/A変換部であり、制御部500のディジタル量
の設定データをアナログ量のデータに変換して電源コン
トローラ800に供給する。950は温度センサ400と制御部5
00との間に配設されたA/D変換部であり、表示器100で検
出されたアナログ量の温度データをディジタル量に変換
して制御部に供給する。ワードプロセッサ本体１は、表示器100ないし表示制
御装置50に対して表示データの供給源をなすホスト装置
としての機能を有するものであり、無論他の形態の形態
のホスト装置、例えばコンピュータや画像読取装置等と
の代替が可能であるが、いずれにしても本例にあって
は、以下の諸データを授受できるものとする。すなわ
ち、まず表示制御装置50に供給するデータとして、 D:画像データ，データの表示位置を指定するためのアド
レスデータ，水平同期信号を含む信号。画像データの表示アドレス（有効表示領域104上の表
示装置に対応）を指定可能とするためのアドレスデータ
は、有効表示領域104に対応したVRAMを有するホスト装
置であれば、例えばそのアドレスデータをそのまま出力
するようにすることもできる。本例にあっては、ワード
プロセッサ本体１がこの信号を水平同期信号もしくは帰
線消去信号に重畳して、データ出力部600に供給する。 CLK:画像データPD0〜PD3の転送クロック。データ出力部600に供給する。 PDOWN:システムの電源を遮断する旨を通知する信号。制御部500にノンマスカブル割込み（NMI）として供給
する。とする。また、表示制御装置50がワードプロセッサ本体１に供
給するデータとして、 P ON/OFF:システムの電源の投入に際して、並びに遮断
に際して、それぞれ、表示制御装置50側が立上げ並びに
立下げを完了したことを通知するステータス。制御部500が出力する。 Light:表示装置100に組合される光源FLのオン／オフを
指示す信号。制御部500が出力する。 Busy:表示制御装置50側が初期動作時や表示動作時にお
いて諸設定を行うために、ワードプロセッサ本体１に対
し信号Ｄの転送等を待機させる同期信号。すなわち、本
例にあってはワードプロセッサ本体１がこのBusy信号を
受付け可能なものとする。制御部500がデータ出力部600を介して供給する。（２）表示器の構成第２図および第３図は、それぞれ、FLCを用いて構成
した表示器100の−構成例を示す分解斜視図および断面
図である。これら図において、110および120は、それぞ
れ、上部および下部に配置したガラス板であり、FLC素
子の配向の方向に対してクロスニコルとなるように配設
した偏光子を設ける。122は下部ガラス基板120上に設け
た配線図であり、例えばITO等の透明電極124および絶縁
膜126から成る。128は電極低抵抗化が必要なときに透明
電極124上に付加する金属層であり、表示器が小形のと
きには付加しなくてもよい。112は上部ガラス基板110に
設けた配線部であり、下部ガラス基板120の配線部122に
おける各部124および126とそれぞれ同様の透明電極114
および絶縁膜116等から成る。配線部112および122の配線方向は互いに直交する方向
である。また、例えば有効表示領域104をA5版の寸法と
し、その長辺を水平走査方向として用い、400×800ドッ
トの解像度をもたせるのであれば、有効表示領域に対応
させて配線部には、400本または800本の透明電極群を設
けておく。本例においては、水平走査方向をコモン側と
し、上部の配線部112に400ホンの透明電極114の群を、
下部の配線部122に800本の透明電極124の群を設けてい
る。また、表示画面102の内側の有効表示領域104の外側
に対応する部分には、枠を表示するための透明電極150,
151の群を、データ表示用の透明電極124,114と同一もし
くは異なる形状に設けている。 130はFLC132の封入部であり、FLC素子の軸（第44図の
Ｚ軸）を合せるための１対の配向膜136と、その軸に対
してFLC素子が第55図に示したような第１または第２の
安定状態をとるように配向膜136間の距離を規定するた
めのスペーサ134とを有する。140はFLC132を封止するエ
ポキシ等のシール材、142は封入部130内にFLC132を充填
するための充填口、144は当該充填後に充填口142を封止
する封口部材である。 210および310は、それぞれ、セグメント側駆動部200
の構成要素をなすセグメント駆動エレメントおよびコモ
ン側駆動部400の構成要素をなすコモン駆動エレメント
であり、本例にあっては80本の透明電極を駆動する集積
回路とし、それぞれ、10個および５個配設する。280お
よび380は、それぞれ、セグメント駆動エレメント210を
載置する基板、およびコモン駆動エレメント310を載置
する基板、282および382は、それぞれ、基板280および3
80に接続されるフレキシブルケーブル299はフレキシブ
ルケーブル282および382を接続し、第１図示の表示制御
装置50に結合するコネクタである。 115および125は、それぞれ、透明電極114および124に
連続して形成した取出し電極であり、それぞれ、フィル
ム状の導電部材384および284を介して、駆動エレメント
310および210に接続する。なお、本例においては、下部ガラス基板120の下方に
配置した光源FLにより光を照射し、FLC素子を第１また
は第２の安定状態に駆動することによって表示を行う。（３）表示制御の概要第２図および第３図に示したような表示器を適用する
場合には、FLC素子の特性に関して以下のような諸問題
点があり、本例においてはそれらに特に着目してFLC素
子を用いた表示器100の適切な構成、並びにその適切な
駆動制御の実現を図る。（3.1）表示器の枠第２図および第３図示のように表示器100を構成した
場合、コモン側の透明電極114の群およびセグメント側
の透明電極124の群がマトリクス状に配置された範囲に
対応した表示画面102上の領域を、実際に画像データを
表示可能な領域、すなわち有効表示領域104とする訳で
あるが、それらコモン側およびセグメント側の透明電極
群のマトリクス状配置範囲外であってシール材140内側
の少なくとも一部分に対応した領域も含めて表示画面10
2とするのが、有効表示領域104を完全に視認可能とする
上で望ましい。しかしながら、コモン側およびセグメント側の透明電
極群を配置したのみでは、そのような一部分にはいずれ
か一方の側の電極群が通っているだけであり、従ってそ
の部位のFLCは画像データの表示には係らず、浮いたも
のとなる。すなわち、このような状態ではその部分のFL
Cは第１または第２の安定状態を取り得るので、その部
分に対応した表示画面102上の領域には光の透過領域
（白）と非透過領域（黒）とが混在することになり、こ
の結果表示の美観を損ねるのみならず有効表示領域104
の明示が困難となったり、操作者に錯覚を起こさせる事
態も生じ得る。そこで、本例においてはそのような有効表示領域104
の外側にも、コモン側またはセグメント側の透明電極と
交叉する透明電極（以下、枠用透明電極という）151お
よび150を設け、これらを適切に駆動することにより枠
部106が形成されるようにする。この枠用透明電極とし
て、上部ガラス基板110上のコモン側の透明電極114の配
設範囲両側、および下部ガラス基板120上のセグメント
側の透明電極1124の配設範囲両側に、それぞれ、例えば
16本の電極151および150を配置する。なお、第２図にお
いては、簡略化のためにガラス基板120,110上に代表し
て両側の１本のみを示している。（3.2）表示素子の駆動波形 FLC表示素子は記憶性を有することを特長の１つとす
るものであるが、第４図につき後述する閾値の付加時間
依存性に起因するところの、駆動波形に係る問題点およ
びその解決法について、以下に説明する。第56図において、操作電極com1〜com5…と信号電極se
g1〜seg5…の交点で形成する画素のうち、斜線部の画素
は「明」状態（白）に、白地で示した画素は「暗」状態
（黒）に対応するものとする。これらの状態は前述した
FLCの第１の安定状態および第２の安定状態に対応する
ものである。今、第56図中の信号電極seg1上の表示に注
目すると、操作電極com1に対応する画素Ａでは「明」状
態であり、それ以外の画素Ｂはすべて「暗」状態であ
る。第５図（Ａ）は、この場合の駆動波形の１例として、
走査信号と、信号電極seg1に与えられる情報信号と、画
素Ａに印加される電圧とを時系列的に表したものであ
る。例えば、第５図（Ａ）のように駆動を行った場合、走
査電極com1が走査されたとき、時間Δt₁において画素Ａ
には、閾値V_thを越える電圧3Vが印加されるため、前歴
に関係なく、画素Ａは一方の安定状態、すなわち「明」
状態に転移する。その後、com2〜com5…が走査される間
は第５図（Ａ）に示される如く−Ｖの電圧が印加され続
けるが、これは閾値−V_thを越えないため、画素Ａは
「明」状態を保ち得る。しかしながら、このように１つの信号電極上で一方の
信号（今の場合「暗」に対応）が与えられ続けるような
情報の表示を行う場合には、走査線数が極めて多く、し
かも高速駆動が求められるときに生じる問題がある。このことを特徴的に示しているのが第４図であり、同
図は横軸に駆動電圧値Ｖ、縦軸にパルス幅ΔＴ（印加時
間）をとったものである。第４図から明らかな如く、閾
値V_th（駆動電圧値）は印加時間依存性を持っており、
さらに印加時間が短い程、曲線が急勾配になることが理
解される。このことから第５図（Ａ）において実施した
如き駆動波形をとり、これを走査線数が極めて多く、し
かも高速で駆動する素子に適用した場合には、例えば画
素Ａはcom1走査時において「明」状態に転移されてもco
m2走査以降常に−Ｖの電圧が印加され続けるため、再び
走査電極com1が走査されるまでの間に、印加時間の蓄積
によって低い閾値でも転移が可能となり、画素Ａが
「暗」状態に反転してしまう危険性をもっていることが
わかる。このような現象を防ぐ駆動波形として、例えば第５図
（Ｂ）に示した方法を用いることができる。この方法
は、走査信号および情報信号を連続的に送るのではな
く、補助信号印加期間としての所定の時間間隔Δｔ′を
設け、この期間に信号電極をアース状態とする補助信号
を与える態様を表わしている。この補助信号印加期間で
は走査電極も同様にアース状態とされるため走査電極と
信号電極間に印加される電圧は基準電位で、第４図で示
したFLCの閾値電圧における電圧印加時間依存性を実質
的に解消することができる。従って、画素Ａで生じた
「明」状態「暗」状態に反転することを防ぐことができ
る。また、同様のことが他の画素についても言える。さらに、より好ましい他の例は、第６図で示される駆
動波形を走査電極と信号電極群とに印加することによっ
て実施することができる。第６図において、走査信号は、±2Vの交番するパルス
信号である。該パルス信号に同期させて情報信号が信号
電極群に送られるが、これは「明」または「暗」の情報
に対応してそれぞれ＋Ｖまたは−Ｖの電圧である。今、
走査信号を時系列的に見て、com n（ｎ番目の走査電
極）と、com n＋１（ｎ＋１番目の走査電極）が選択さ
れる間に補助信号印加期間として時間間隔Δｔ′を設け
る。そして、この間に信号電極群にはcom n走査時の信
号電極群の信号と逆極性の補助信号を送ると各信号電極
に与えられる時系列信号は、例えば第６図のseg1〜seg3
に示すようなものとなる。すなわち、第６図中のα′〜
ε′の補助信号がそれぞれ情報信号α〜εの極性と逆転
した極性となっている。このため、例えば第６図におい
て、画素Ａに印加される電圧を時系列的に見ると、１つ
の信号電極に同一情報信号が連続的に与えられても、実
際に画素Ａに印加される電圧はV_th以下の電圧が交番し
ているため、FLCにおける閾値電圧に対する電圧印加時
間の依存性が解消されて、com1走査時に形成された所望
の情報（この場合は「明」）が次の書き込みが行われる
までの間に反転することはない。上述した駆動波形の２例は、説明のため概念的なもの
であり、後述する実施例においては、表示画面102内の
有効表示領域104や枠106における駆動、あるいは実際の
アクセスの態様、さらには温度によって、それぞれ異な
った適切な駆動波形が用いられる。また上述した波形
は、正負対称であったが、後述の実施例では必ずしも対
称ではない。（3.3）表示素子の駆動電圧本例に係るFLC表示素子は、前述したように、液晶分
子が電界の方向にその双極子モーメントを有するように
配向し、および電界をのぞいた場合にも、かかる配向を
保つことを特長とするものである。ところで、以上のようにして実現される２つの安定状
態の一方から他方への状態変化は、表示素子に印加され
る電圧値によってその態様を異にする。すなわち、第７図（Ａ）および（Ｂ）は、駆動電圧
（印加電圧）とFLCの透過率との時間に対する変化を示
したものである。同図（Ａ）は駆動電圧が閾値電圧−V
_thを越えた場合であり、このとき透過率は一方の状態か
ら他方の状態（例えば「明」から「暗」）へ変化する。
同図（Ｂ）は駆動電圧が閾値を越えない場合であり、こ
のとき、液晶分子は反応するけれども、その配向を反転
されるには至らず、透過率は元の状態へ戻ってしまう。さらに、閾値は、FLCの種類で異なり、また、その駆
動温度により変動する。このことは第８図につき後述す
る。次に、第４図および第６図につき前述したように、駆
動電圧値としては、走査信号の正負、情報信号の正負，
および基準電圧の５値が必要であり、これら駆動電圧
は、適切な電源により後述する本実施例に係る装置によ
って生成される。以上のことから明らかなように、駆動電圧設定に際し
ては、閾値等を考慮した適切な温度補償が施されねばな
らない。（3.4）温度補償本実施例のFLC表示制御に関して、温度補償上特に考
慮しなければならないのは、前述したようにSmC^*相のFL
Cが、パルス幅（電圧印加時間），駆動電圧値等、互い
に関連し合った駆動条件がFLCの温度によって大きく変
動し、かつ所定温度において許容されるこれら駆動諸条
件の範囲が狭く限定されるという理由から、FLC駆動時
におけるきめ細かな温度補償が要請されることである。この温度補償は、FLCの温度検出、実際上は表示画面1
02での周囲温度の検出と、検出温度に対応した駆動電圧
値の設定と、パルス値すなわち１水平走査期間の表示と
によって行われるわけである。而るに表示画面102の動
作速度等に鑑みれば、マニュアルによる補償は極めて困
難である。従って、温度補償は、FLC表示素子制御にお
ける固有の要件となる。以下、上述したパルス幅，駆動電圧値等、FLC駆動諸
条件が温度変動に伴って変移する様子を説明する。第４図は、前述したように、駆動電圧値とパルス幅と
の関係を示しており、本図によれば、パルス幅ΔＴが短
くなれば大きな駆動電圧Ｖが必要になることが分かる。またパルス幅ΔＴには、上限ΔTmaxおよび下限ΔTmin
が以下の理由によって存在する。すなわち、いわゆるリ
フレッシュ駆動時において、印加電圧の周波数ｆ（＝1/
ΔＴ）が約30Hz以下であると、ちらつきを生じるという
ことから周波数ｆに下限、すなわちΔTmaxが存在し、ま
た、周波数ｆをビデオレート以上、すなわちワードプロ
セッサ本体１側からのデータ転送の速さ以上にすると、
表示画面102とワードプロセッサ本体１との通信が不可
能となることから周波数ｆに上限、すなわちΔTminが存
在する。さらに、駆動電圧Ｖにも同様に、上限Vmaxおよび下限
Vminが存在する。それは、主に駆動装置側の諸機能に起
因するものである。第８図は、横軸に温度Temp、縦軸に駆動電圧Ｖの対数
をとった場合の駆動電圧と温度との関係を示しており、
同図は、パルス幅ΔＴを固定したときの温度変化に伴う
閾値電圧値V_thを示している。図から明らかなように、
温度が上昇すれば駆動電圧値が下がることが理解され
る。第４図および第８図につき記述したことから、温度が
上昇すれば駆動電圧値が降下し、あるいはパルス幅が短
くなることが解かる。第９図は以上のような駆動諸条件間の関係を、実際の
駆動に供するための線図である。同図は後述するルック
アップテーブルをアナログ的に示したものであり、ルッ
クアップテーブルには、温度センサ400によって検出さ
れた値に対応して、駆動諸条件のデータが格納されてい
る。第９図は、横軸に温度Temp、縦軸に駆動電圧Ｖおよび
周波数ｆ（＝1/ΔＴ）をとった線図であり、温度範囲
（Ａ）で周波数ｆを固定にした場合、温度Tempが上昇す
ると駆動電圧値Ｖが降下し、Vminを越えてしまう。従っ
て温度点（Ｄ）で、より大きな周波数ｆを固定値とし、
それに対応した駆動電圧値Ｖも定まる。以下、温度範囲
（Ｂ）および（Ｃ）、温度点（Ｅ）で同様なそれぞれの
操作が繰り返される。以上の如く形成される曲線の形状
は、液晶の特性等によって異なるものであり、階段波や
のこぎり波の数は適宜定めることができる。さらに、実施例においては以下を考慮する。 FLC素子は通常使用される温度範囲においてもその特
性が極めて大きく変化し、上述のように単一の駆動波形
を規定してパルス幅および電圧を調整したのみでは不十
分なことがある。例えば、45℃〜５℃の範囲においても
動作速度が数倍のオーダで異なってくることもあり、こ
のような場合操作者が使用する時間帯や季節等環境条件
の差異によって操作上の違和感も生じることになる。そこで、後述の実施例においては、通常使用される温
度範囲を分割し、それぞれの分割された温度範囲におい
て適切な駆動波形を規定するとともに、それぞれの駆動
波形に対しても温度に応じてパルス幅および電圧の調整
を行うことにより、動作特性の平均化を図るようにす
る。（3.5）表示器の駆動方式本例においては、表示画面102へのデータアクセスの
態様は、水平走査線（コモン側透明電極114に対応した
ライン）毎に行うラインアクセスと、数ラインを１単位
としたブロック毎に行うブロックアクセスとを可能と
し、予め設定されたいずれかでのアクセスを行う。ま
た、ホスト装置たるワードプロセッサ本体１から実アド
レスデータによりアクセスに係るブロックないしライン
を認識できるようにする。ここで、第10図は有効表示領域104を所定数のライン
を含むｍ個のブロックBLK1,…,BLKl,…,BLKm（１≦ｌ≦
ｍ）に分割した場合を示す。本例においては、垂直走査
方向に400本のコモン側透明電極114（400本のライン）
を有しており、20本のラインを単位として20個のブロッ
ク（ｍ＝20）に有効表示領域104を分割する。そして、
このように分割したブロックにつきデータのアクセスを
行うに際しては、まずそのブロックに含まれる全ライン
の表示を消去した後、そのブロックの先頭ラインから最
終ラインまでの順次のデータ書込みを行う。一方、第２図および第３図示のように表示器100を構
成した場合、FLC素子は記憶性を有するものであるか
ら、表示画面上更新しないデータはリフレッシュを行わ
なくてもよく、変更に係るデータのみを表示画面にアク
セスしても足りることになる。本例においては、ホスト装置であるワードプロセッサ
本体１の機能に応じ、有効表示領域104の先頭ラインか
ら最終ラインまでの表示を絶えずリフレッシュするリフ
レッシュ駆動、すなわち記憶性を有さない表示器を駆動
する場合のいわゆるリフレッシュ駆動と同等のリフレッ
シュ駆動と、変更が生じたときにそのブロックまたはラ
インのみを書換える部分書換え駆動とを可能とする。す
なわち、ワードプロセッサ本体１が、記憶性を有さない
表示器に対してのリフレッシュと同様にしてリフレッシ
ュデータを送信してくるときにはリフレッシュ動作を行
い、変更が生じたときにそのブロックまたはラインの画
像データを送信してくるときには部分書換え動作を可能
とする。また、ブロックの消去やラインへの書込み時には、上
記（3.4）で述べた温度補償データに基づいた駆動を行
う。温度補償データの更新は、リフレッシュ駆動モード
においては最終ラインのアクセス終了から先頭ラインの
アクセスまでの期間、すなわち垂直帰線期間に行うもの
とする。一方、部分書換えを行うときには定周期割込み
にて一定期間毎に行うことができる。加えて、（３−２）で述べた駆動条件を考慮して、１
ラインに対し正負非対称の駆動波形を与えた場合、その
ラインには正負いずれかのエネルギーが他より大きく加
わることになり、このままではFLC素子の安定状態が変
化し、FLC素子の記憶性に着目した制御に悪影響を与え
ることが考えられる。そのため、実施例では１ラインの
駆動期間において、適宜定めた波形とその波形を反転さ
せた波形とを与えることにより（以下、これをライン内
反転という）、その１ラインでの駆動エネルギの総計を
０とし、FLC素子の安定状態に変化が生じないようにす
る。また、表示器100の書込み駆動にあたっては、走査電
極114（コモンライン）を順次選択しつつ走査し、その
選択の時点で信号電極124に一斉に信号を供給すること
により行うものであるが、コモンラインに同一の波形を
加えた場合、素子はライン毎に時間軸上一様にずれた同
一の光学反応特性を呈し、これにより操作者が表示画面
102上にフリッカを感じることになる。そこで、本実施
例では、ライン毎（１水平走査毎）あるいは数ライン毎
にも駆動波形を反転し、すなわち隣接した１ライン毎あ
るいは数ライン毎に逆相の波形を与えるようにする（以
下これをMH反転という）。これは、人間が光学応答を面
で認識するので、隣り合った１ラインあるいは数ライン
同士が逆相で駆動されていれば表示画面上にうねりを感
じることを防止できることに基づくものである。加えて、実施例では、リフレッシュ駆動モードにおい
て先頭ラインから最終ラインに至る１単位（１フレー
ム）の駆動毎に、あるいはＮフレームの駆動毎に各ライ
ンについて駆動波形を反転させる処理（以下これをフレ
ーム反転という）を行う。すなわち、１フレームのある
ラインにつき、ライン内反転を行った結果、そのライン
にはそのフレームの駆動時において適宜の波形（以下ノ
ーマル波形という）Ｉ′とその反転波形Ｉとがこの順で
与えられたとすると、次フレームあるいはＮフレーム後
の駆動時には反転波形Ｉとノーマル波形Ｉ′とがこの順
で与えられるようにする。このフレーム反転の効果は後
述する。（3.6）表示画面のクリア本例においてFLC素子は記憶性を有しているため、電
圧の印加がなくても第１または第２の安定状態を保つも
のである。換言すれば、電圧の印加が無い限り、以前の
画面を保持していることになる。従って、電源遮断時には表示画面102、少なくとも有
効表示領域104をクリアするのが望ましい。例えば、表
示画面102の状態によって電源遮断が認識できるからで
ある。また、何らかの要因によって電源遮断中において
表示画面のクリア状態が変化し、無意味のデータが表示
されていることも考えられるので、使用時における実際
の表示データと無意味のデータとの混在を防止する上で
電源投入時において有効表示領域104をクリアするのが
望ましい。この点に着目して、本例においては、電源投入時にお
いて有効表示領域104をクリアすると共に枠106を形成
し、電源遮断時においてもそれらをクリアするようにす
る。また、有効表示領域106のクリアにあたっては、上
記（3.5）で述べたようなブロック消去を、全ブロック
について行うようにする。さらに、このようなクリアに際しては、ホスト装置た
るワードプロセッサ本体１から画面消去のデータ（例え
ば全白のデータ）の供給を受けなくても、自らそれが行
えるように構成して、ワードプロセッサ本体１の負担の
軽減、および転送を不要とすることによるクリアの高速
化を図る。（４）表示制御装置各部の構成「（３）表示制御の概要」で述べた各機能を実現するた
めの表示制御装置50の各部について詳述する。（4.1）主要な記号まず、各部間等において授受される信号ないしデータ
についてまとめる。（4.2）制御部第11図は制御部500の一構成例を示す。ここで、501は
第41図示の制御手順に従って各部を制御する例えばマイ
クロプロセッサ形態のCPU、503はCPU501が実行する第41
図示の制御手順等に対応したプログラムの他、第12図示
の各種テーブルを展開したROMである。505はCPU501が制
御手順実行の過程において作業用等に用いるRAMであ
る。本例においては、このRAM505に、フレーム反転のため
のカウンタ、すなわち何フレーム毎にフレーム反転を行
うかを示す値Ｎを格納してカウンタとして用いる領域FC
NTと、MH反転のためのカウンタ、すなわち何ライン毎に
逆相の波形を与えるかを示す値を格納してカウンタとし
て用いる領域LCNTと、温度に応じて波形を設定するに際
し、その時点で採用している波形を認識するために用い
るレジスタCXとを設けておく。 PORT1〜PORT6は入出力方向の設定が可能なポート部で
あり、それぞれ、ポートP10〜P17、P20〜P27、P30〜P3
7、P40〜P47、P50〜P57およびP60〜P67を有している。P
ORT7は出力ポートであり、P70〜P74を有している。DDR1
〜DDR6は、それぞれ、ポート部PORT1〜PORT6の入出力方
向の切換え設定を行うための入出力設定レジスタ（デー
タ・ディレクション・レジスタ）である。なお、本例に
あっては、ポート部PORT1のポートP13〜P17（信号A3〜A
7に対応）、ポート部PORT2のポートP21〜P25およびP2
7、ポート部PORT4のP40およびP41（それぞれ信号A8およ
びA9に対応）、ポート部PORT5のポートP53〜P57、ポー
ト部PORT6のポートP62およびポート部PORT7のポートP72
〜P74、並びにCPU501の各端子MP0,MP1およびSTBYは未使
用である。 507および509は、それぞれ、CPU501をリセットするた
めのリセット部、およびCPU501に動作基準クロック（4M
Hz）を供給するクロック発生部である。 TMR1,TMR2およびSCIは基準クロック発生源およびレジ
スタを有し、レジスタへの設定に応じて基準クロックの
分周等が可能なタイマである。まず、タイマTMR2は、レ
ジスタ設定に応じて基準クロックを分周し、データ出力
部600のシステムクロックとなる信号Toutを発生する。
データ出力部600では、この信号Toutを基に表示器100の
１水平走査期間（1H）を規定するクロック信号を生成す
る。タイマTMR1はプログラム上の動作時間と表示画面10
2の1Hとを調整するために用い、かかる調整をそのレジ
スタへの設定値に応じて実現する。また、これらタイマTMR1およびTMR2は、設定値に基づ
いた設定時間のタイマアップ毎に、ないしはタイムアッ
プに伴う次の計時動作開始時に内部割込みとして信号IR
Q3をCPU501に供給し、CPU501では必要に応じてこれを受
付ける。なお、タイマSCIに関しては、本例においては未使用
である。また、第11図において、ABおよびDBは、それぞれ、CP
U501と各部とを接続する内部のアドレスバスおよびデー
タバス、511はポート部PORT5,PORT6とCPU501とのハンド
シェークコントローラである。（4.3） ROMのメモリ空間（4.3.1）メモリ空間の構成第12図は、ROM503に割当てたメモリ空間の一構成例を
示す。ここで、A000H〜A3FFHおよびA400H〜A7FFHの各領
域には、それぞれ、A/D変換部950およびD/A変換部900の
アクセスに際し、それらを指定するためのデータを格納
してある。A800H〜ABFFHには、データ出力部600をアク
セスするに際してその表示器駆動用レジスタ（第16図参
照）を指定するためのデータを展開してある。領域C000H〜E7FFHはワードプロセッサ本体１からの実
アドレスデータRA/Dの送出に応じて参照する領域であ
り、ブロックアクセス時において送出されてきたアドレ
スデータがブロック先頭ラインに係るものであるか否か
の判別を行うためのジャンピングテーブルと、送出され
てきた実アドレスデータRA/Dにつき駆動すべきコモン側
ラインを特定するためのラインテーブルとからなる。領域E800H〜EFFFHは第42図および第45図〜第47図につ
き後述する制御に関して用いる各種パラメータ群を格納
した領域であり、ブロック数（本例では20個）を格納し
たブロック関連データ領域（E800H〜）、温度に応じた
透明電極の駆動電圧の可変設定のためにD/A変換部900を
調整するデータを格納したD/A変換部関連データ領域（E
900H〜）、ブロックアクセスモードにおいて表示器100
上の１水平走査期間（1H）設定の基準となるクロックTo
utを出力するタイマTMR2内のレジスタTCONRへの設定デ
ータ（TCONR）を格納したブロックアクセス用タイマTMR
2設定データ領域（EA00H〜）、表示器100上の動作時間
と制御動作上の時間との調整を行うためのディレクタイ
ム設定用のタイマTMR1のレジスタ設定データ（CNTB），
（CNTL），（CNTBB）を格納したタイマTMR1設定データ
領域（それぞれEB00H〜,EC00H〜,ED00H〜）を有する。また、ラインアクセスモードにおいて表示器100上の1
Hの設定の基準となるクロックToutを出力するタイマTMR
2のレジスタTCONRへの設定データ（TCONRL）を格納した
ラインアクセス用タイマTMR2設定データ領域（EE00H
〜）、およびラインアクセスモードにおいて温度に応じ
た波形で駆動を行うプログラムを起動するためのライン
アクセス用ジャンピングテーブル領域（EF00H〜）を設
けてある。領域F000H〜は第41図ないし第42図および第45図〜第4
7図につき後述する処理手順に対応したプログラムを格
納したプログラムエリアである。（4.3.2）ブロックアクセスモードのジャンピングテ
ーブル（C000H〜）について本例においては、ブロックアクセス時においてワード
プロセッサ本体１側から送出される実アドレスデータRA
/Dガブロック先頭ラインに係るものか否かによって処理
経路が異なる。これは、ブロック先頭ラインに対応した
アドレスデータが供給されたときにそのブロック内の表
示をクリアした後に、ブロック内の各ラインについての
順次の書込みを行うようにしていることに基づく。このため、ワードプロセッサ本体１から送出される実
アドレスデータRA/Dがブロック先頭ラインに対応してい
るものか否かを認識する要があるが、かかる認識処理に
際してはまず各ブロックの先頭ラインに関する各アドレ
スデータに対して、実アドレスデータの入力の度に逐次
比較判定して行うようにすることが考えられる。しかしながら、このような逐次比較によると、比較す
べき対象が増えるに従い処理時間に差異が生じることに
なる。すなわち、比較判定処理ステップのプログラム上
の先後によって比較処理数が増減するからである。そこで、本例においては、ジャンピングテーブルを用
いた次のような判定処理を行い、判定時間の均一化を図
るようにする。例えば、第13図に示すように、ワードプロセッサ本体
１からの実アドレスデータが“03"H（ライナンバで
“3"）のとき、このデータを１ビット左へシフトし、上
位２ビットを“1"とすると共に最下位ビットを“0"とす
ると、オフセット後のデータ“C006"Hが得られる。この
データをメモリ空間上のアドレスとし、このメモリ空間
上のアドレスにはブロック先頭ラインか否かのコードを
格納しておけば、すべての実アドレスデータにつき全く
同一の実行時間でブロック先頭ラインか否かの識別が可
能となる。さらに、用いるCPU501がインデックスレジスタ（IX）
を使用でき、かつインデックスレジスタが示すアドレス
へジャンプできる命令（例えば“JUMP IX"を処理できる
ものであれば、オフセット後のデータをIXに格納し、ジ
ャンピングテーブルにはジャンプ先のアドレスを書込ん
でおくことにより、上記命令を実行すれば直ちに適宜の
処理を起動することが可能となる。本例においては、CPU501としてインデックスレジスタ
および上記命令の使用を可能なものを用い、第14図に示
すようにラインナンバ（０〜399）に対応させてジャン
ピングテーブル（C000H〜C31EH）を設け、ジャンピング
テーブルの各アドレスには起動すべき手順（具体的には
その手順のプログラムエリア上の先頭アドレス）を格納
しておく。なお、第14図においてBLOCK,LINEおよびLINEは、それ
ぞれ、ブロックアクセス時におけるブロック消去手順、
ライン書込み手順、および有効表示領域104の最終ライ
ン書込みに伴った温度補償データ更新のための手順を示
しており、これらについては第45図（Ａ）〜（Ｄ）につ
き後述する。なお、ラインアクセス時においては、温度補償データ
更新手順を行うか否かを判別するために最終ラインか否
かをのみ判定すればよいので、比較の対象は１つであ
り、ラインナンバに関しては述のようなジャンピングア
ドレスを用いた判定は行わない。（4.3.3）ラインテーブルについて実アドレスデータRA/Dは、コモン側駆動部300の構成
によっては変換を要する。例えば、本例においては駆動
部300は５個のコモン駆動エレメント310から成り、それ
ぞれは80ビットの出力を行い、さらに、20ビット毎に４
ブロックを構成し、コモン側ラインとして400本の走査
線を設けている。このうちの１本の走査線を選択するに
は、（１）５個のコモン駆動エレメント310より１つを選
択する。（２）そのエレメント310に割当てられる４ブロック
から１つを選択する。（３）ブロック中の20本のラインから１本を選択す
る。の処理を行うようにする。本例では、第15図に示すように、２バイトのライン選
択用アドレスを用い、その第12〜第８ビットをエレメン
ト310の選択用、第６および第５ビットをブロックの選
択用、第４〜第０ビットをラインの選択用に割当てる。
実アドレスデータからライン選択用アドレスデータへの
変換は、ジャンピングテーブルに関して述べた第13図の
処理とほぼ同様に行うことができ、ライン選択用アドレ
スデータをラインテーブルに展開しておけばよい。なお、第15図において680はエレメント310の選択（エ
レメントチップのセレクト）を行うデコーダ部であり、
その構成によって、並びにチップセレクト用に第12〜第
８ビットの５ビットを割付けていることから、2⁵＝32個
までのエレメント310の増設が可能である。このときに
は、走査線として2560本の選択を行うことが可能とな
る。（4.3.4）各種パラメータ格納エリアについて本例においては、温度条件によって表示器100の駆動
条件、すなわち駆動電圧や１水平走査期間，ディレイデ
ータを変更し、またラインアクセスモードにおいては波
形データをも変更して最適の駆動制御を実現するもので
ある。従って、温度センサ400からの測温データに基づ
き、駆動に際しては駆動条件が補正されなければならな
い。領域E900H〜EEFFHはこの補正データを格納した領域で
あって、後述のように温度に応じた諸パラメータの読出
し処理の効率化を図るために本例では次のような格納を
行っておく。すなわち、１つもしくはある範囲の１段階の温度に対
して、例えばそれぞれ１つのD/A変換部関連データと、
（TCONR）と（CNTB），（CNTL）または（CNTBB）と、
（TCONRL）を対応させるものとすれば、温度に対応した
一群の諸パラメータは、下位２バイトが同値である領域
に格納しておく。そして、第13図について述べたとほぼ
同様にして、A/D変換部950から得られる温度データまた
はこれを適宜加工した温度データを下位２バイトのアド
レスとし、上位２バイトを順次書換えて読出しを行え
ば、温度に対応した一群のパラメータが得られることに
なる。例えば、温度データが“0080"Hであれば、まずこれに
“E900"Hを加えた“E980"H番地をアクセスすることによ
って、その温度に対応したD/A変換部の関連データ（駆
動電圧）が得られ、次に“E980"Hに“0100"Hを加えた。
“EA80"H番地をアクセスすることによって、タイマTMR2
の設定データたる（TCONR）（表示画面上の１水平走査
期間を規定する基本クロックを生成するためのデータ）
が得られる。以下、同様に加算およびアクセスを行うこ
とによって、順次温度に対応したCNTB,CNTL,CNTBBが得
られることになる。また、特にラインアクセスモードにおいては、温度に
応じて波形を変更するものであり、ΔＴが著しく変化
し、ブロックアクセスモードでのデータ（TCONR）をそ
のまま用いることができないので、上記と同様にして領
域EEOOH〜より温度と波形とに応じたデータ（TCONRL）
を読出して設定する。なお、ラインアクセスモードにおいて用いるジャンピ
ングテーブル領域EF00H〜には温度に応じた波形にて駆
動を行うためのプログラムを起動すべくそれらプログラ
ムの先頭アドレスを格納しておき、ブロックアクセス用
ジャンピングテーブル（第14図参照）と同様に起動処理
を行う。本例においては、45℃〜５℃の使用温度範囲を想定
し、この範囲を３分割し、45℃〜35℃の範囲ではライン
内反転を含む第34図につき後述する波形（以下これをＡ
波形という）を、35℃〜15℃の温度範囲ではライン内反
転を含まない第30図につき後述する波形（以下、これを
Ｎ波形と称する）を、15℃〜５℃の温度範囲ではライン
内反転を含む第35図につき後述する波形（以下これをＣ
波形と称する。）をそれぞれ設定して制御を行う。この
ために、各温度範囲において本例では各別のプログラム
を起動するものとし、Ａ波形、Ｎ波形およびＣ波形の出
力にそれぞれ係るルーチンLSTRA0,LSTRN0およびLSTRC0
の先頭番地を温度に対応させて領域EF00H〜上にテーブ
ル化してある。（4.4）データー出力部（4.4.1）構成第16図はデータ出力部600の一構成例を示す。ここ
で、601はワードプロセッサ本体１と結合し、信号Ｄお
よび転送クロックCLKを受容するデータ入力部である。
信号Ｄは、画像信号と水平同期信号とが加えられてワー
ドプロセッサ本体１が送信するものであり、本例にあっ
ては水平同期信号もしくは水平帰線消去期間には実アド
レスデータが重畳されて供給される。而して、データ入
力部601は水平同期信号もしくは水平帰線消去期間の検
出の有無に応じてデータ出力経路を切換え、検出時には
そのときに重畳されている信号成分を実アドレスデータ
として認識して実アドレスデータRA/Dとして出力し、非
検出時にはその間の信号成分を画像データとして認識し
て、４ビットパラレルの画像データD0〜D3として出力す
る。また、データ入力部601は実アドレスデータの入力を
認識したときに、アドレス／データ識別信号A/を付勢
し、この信号A/は、▲▼発生部603およびDACT
発生部605に導かれる。▲▼発生部603では、この
信号A/の入来に応じて割込み信号▲▼を出力
し、これがスイッチ520の設定に応じて割込み指令▲
▼または▲▼として制御部500に供給さ
れ、ラインアクセスモードまたはブロックアクセスモー
ドでの動作が行われる。一方、DACT発生部605では、A/
の入来に応じて表示器100のアクセスの有無の識別を
行うためのDACT信号を出力し、こを制御部500、▲
▼発生部611およびゲートアレイ680に導く。 ▲▼発生部611は、DACT信号の付勢時における
▲▼トリガ発生部613からのトリガ信号の入力に
応じてゲートアレイ680を起動する信号▲▼を発
生する。▲▼トリガ発生部は、制御部500がA/D変
換部950に対し温度センサ400からの温度情報の取込みを
指令するライト信号▲▼によりトリガ信号を発
生する。また、このときには、▲▼トリガ発生部
613は、デバイスセレクタ621が発生するチップセレクト
信号▲▼により選択がなされている。すなわち、
制御部500が温度データを読取るべくA/D変換部950のチ
ップセレクトを行うときには、▲▼トリガ発生部
613も選択され、ライト信号▲▼に応じて枠駆
動も起動されることになる。 619は制御部500からのビジー信号IBUSYに応じて、表
示制御装置50のビジー状態を通知する信号BUSYをワード
プロセッサ本体１に送出するビジーゲートである。 621は制御部500からの信号A10〜A15を受容し、その値
に応じてA/D変換部950、D/A変換部900およびデータ出力
部600のチップセレクトを行うための信号▲▼〜
▲▼を出力する。623は信号▲▼に応じて
起動され、このとき制御部500からの信号A0〜A4に基づ
いてラッチパルスゲートアレイ625のセットを行う。ラ
ッチパルスゲートアレイ625は、レジスタ部630の各レジ
スタの選択を行うためのもので、レジスタ部630のレジ
スタ個数に応じた数のビット数で構成される。本例にあ
っては、レジスタ部630は各１バイトの22個の領域を有
し、ラッチパルスゲートアレイ625は各領域に１ビット
を対応させた22ビットの構成とする。すなわち、レジス
タセレクタ623がラッチパルスゲートアレイ625のビット
セットを行ったときに、そのビットに対応した領域が選
択されると共に、制御部500からラッチパルスゲートア
レイ625へのリード信号▲▼またはライト信号▲
▼の供給に応じて、選択されたレジスタに対するシス
テムデータバスを介してのデータ読出しまたはデータ書
込みが行われる。レジスタ部630において、RA/D LおよびRA/D Uは、実
アドレスデータRA/Dの下位および上位１バイトをそれぞ
れ格納する実アドレスデータレジスタであり、この格納
は実アドレス格納制御部641によって行われる。 DC LおよびDC Uは、表示の水平走査線方向のドット数
（本例では800ドット）の値に対応したデータの下位お
よび上位１バイトをそれぞれ格納する水平ドットカウン
トデータレジスタである。画像データD0〜D3の転送開始
時に起動されて適宜のクロックを計数する水平ドット数
カウンタ643は、このレジスタDC LおよびDC Uに格納さ
れた数値に等しい計数動作を行ったときにラッチ信号▲
▼の発生部645に対しその発生を行わせる。 DMは駆動モードレジスタであり、ラインアクセス時ま
たはブロックアクセス時に対応したモードデータが書込
まれる。 DL LおよびDL Uはコモンライン選択アドレスデータの
レジスタであり、第15図について示した16ビットのデー
タにつきそれぞれの下位および上位１バイトを格納す
る。そして、レジスタDL Lに格納されたデータは、ブロ
ック指定用のアドレスデータCA6,CA5（第15図の第６お
よび第５ビットに対応）およびライン指定用のアドレス
データCA4〜CA0（第15図の第４〜第０ビットに対応）と
して出力される。また、レジスタDL Uに格納されたデー
タは、デコーダ部650に供給されて、コモン駆動エレメ
ント310の選択用のチップセレクト信号▲▼〜▲
▼として出力される。 CL1およびCL2は、ブロックアクセスモードにおけるコ
モン側ラインの駆動（ライン書込み）に際してコモン側
駆動部300に供給する駆動データを格納する１バイトの
領域、SL1およびSL2は、同じくセグメント側ラインの駆
動に際してセグメント側駆動部200に供給する駆動デー
タを格納する１バイトの領域である。 CB1およびCB2は、ブロックアクセスモードのブロック
消去時におけるコモン側ラインの駆動に際してコモン側
駆動部300に供給する駆動データを格納する１バイトの
領域、SB1およびSB2は同様にセグメント側駆動部200に
供給する駆動データを格納する１バイトの領域である。 CC1およびCC2は、ライトアクセスモードのライン書込
み時におけるコモン側ラインの駆動に際してコモン側駆
動部300に供給するデータを格納する１バイトの領域、S
C1およびSC2は同様にセグメント側駆動部200に供給する
駆動データを格納する１バイトの領域である。続く３つの１バイト領域は枠駆動部700のスイッチン
グを行うためのデータを格納した領域であり、４ビット
毎に分けて、レジスタFV1,FCVc,FV2,FV3,FSVc,FV4を設
けてある。 661は逓倍器であり、制御部500からのパルス信号Tout
を例えば２倍に逓倍する。663A,663B,663Cおよび663Dは
逓倍器661の出力の３相,4相,6相および12相のリングカ
ウンタであり、ブロックアクセスモード、またはライン
アクセスモードのＮ波形選択時には１水平走査期間（1
H）をそれぞれ４分割,3分割,2分割および無分割するの
に用いる。この分割された期間を以下ΔＴといい、例え
ば３分割の場合には３ΔＴで1Hをなすことになる。なお、ラインアクセスモードにおいて、ノーマル波形
Ｉ′と反転波形Ｉとを組合せて用いるライン内反転制御
に係るＡ波形およびＣ波形の選択時には、波形Ｉまたは
Ｉ′の出力期間（以下これを1H^*期間といい、1H^*期間を
複数組合せ1Hが構成されることになる。また、ライン内
反転を行わないときには1H＝1H^*である。）がリングカ
ウンタにより４分割、３分割、２分割または無分割され
る。このときには、例えば３分割の場合、３ΔＴで1H^*
をなすことになり、この場合のΔＴはライン内反転を行
わない場合のΔＴに比して概ね小なる値に設定する。 665はリングカウンタ663A〜663Dの出力からいずれか
を選択するためのマルチプレクサであり、駆動モードレ
ジスタDMの内容に応じて、すなわち1Hを何分割して駆動
を行うかを示すデータに応じて設定される。例えば、３
分割の場合には４相リングカウンタ663Bの出力を選択す
る。 667はリングカウンタ663A〜663Dの各出力の４相リン
グカウンタ、669は、マルチプレクサ665と同様に設定さ
れるマルチプレクサである。第17図はクロックTout,逓倍器661の出力波形，リング
カウンタ663A〜663Dおよび667の出力波形を示す。すな
わち、マルチプレクサ665によりリングカウンタ663A〜6
63Dの出力のいずれかが選択されると、４ΔT/1H,3ΔT/1
H,2ΔT/1HまたはΔT/1H（あるいは、４ΔT/1H^*,3ΔT/1H
^*,2ΔT/1H^*またはΔT/1H^*）が選択され、その出力波形
は後述のシフトレジスタ部673にシフトクロックとして
供給されてΔＴ毎のオン／オフデータの出力がなされ
る。また、４相リングカウンタ667の出力はマルチプレ
クサ669によりいずれかが選択されて、この出力波形が
シフトレジスタ部673にシフト／ロード信号として供給
され、選択されている分割数での動作の設定が行われ
る。再び第16図を参照するに、レジスタ部630において領
域CL1,CB1およびCC1には、コモン側駆動部300に送出す
るクリア信号▲▼およびイネーブル信号CENの
ΔＴ毎のオン／オフデータを、領域CL2,CB2およびCC2に
は、同様に駆動波形規定信号CM1およびCM2のΔＴ毎のオ
ン／オフデータを格納する。また、領域SL1,SB1およびS
C1には、セグメント側駆動部200に送出するクリア信号
▲▼およびイネーブル信号SENのΔＴ毎のオン
／オフデータを、領域SL2,SB2およびSC2には、同様に波
形規定信号SM1およびSM2のΔＴ毎のオン／オフデータを
格納する。本例においては、各信号用データの格納領域を４ビッ
ト構成として、１ビットを１ΔＴのオン／オフデータに
対応させておく。すなわち、本例では1Hまたは1H^*の最
大分割数は４である。 671は領域CL1〜SC2に結合したマルチプレクサ部であ
り、駆動モードレジスタDMの内容に応じてブロックアク
セスモードにおけるライン書込み時、ブロック消去時お
よびラインアクセスモードにおけるライン書込み時の駆
動時の信号用データからいずれかを選択する。このマル
チプレクサ部671において、MPX1は領域CL1,CB1およびCC
1からいずれかの信号▲▼用の４ビットデータ
を選択するマルチプレクサ、MPX2は同じく信号CEN用の
４ビットデータを選択するマルチプレクサ、MPX3は領域
CL2,CB2およびCC2からいずれかの信号CM1用の４ビット
データを選択するマルチプレクサ、MPX4は同じく信号CM
2用の４ビットデータを選択するマルチプレクサであ
る。また、MPX5は領域SL1,SB1およびSC1からいずれかの
信号▲▼用の４ビットデータを選択するマルチ
プレクサ、MPX6は同じく信号SEN用の４ビットデータを
選択するマルチプレクサ、MPX7は領域SL2,SB2およびSC2
からいずれかの信号SM1用の４ビットデータを選択する
マルチプレクサ、MPX8は同じく信号SM2用の４ビットデ
ータを選択するマルチプレクサである。 673はマルチプレクサ部671のMPX1MPX8にそれぞれ結合
したパラレル／シリアル（P/S）変換用のシフトレジス
タP/S1〜P/S8を有するシフトレジスタ部であり、マルチ
プレクサ665の出力がシフトクロック信号として与えら
れて１ビットのオン／オフデータの出力期間ΔＴが規定
される。また、マルチプレクサ669の出力が設定された
分割数での動作を行うためのプリセット信号として与え
られる。 675はシフトレジスタP/S1〜P/S8にそれぞれ結合した
マルチプレクサMPX11〜MPX18を有するマルチプレクサ部
であり、レジスタCL1〜SC2に格納された各信号の４ビッ
トのオン／オフデータのビット選択データ（レジスタDM
に格納）に基づいて、P/S変換されたオン／オフデータ
を出力する。 677はレジスタFV2,FCVc,FV2,FV3,FSVc,FV4に関して上
記シフトレジスタ部673およびマルチプレクサ部675と同
様の処理を行う出力部、680は信号DACTおよび▲
▼に応じて開放され、枠駆動部700にスイッチ信号▲
▼〜▲▼，▲▼および▲▼を導くゲ
ートアレイである。 690はD/A変換部900のチップセクレト信号DS1の付勢に
応じて、すなわちD/A変換部900のアクセスに際して信号
MRを制御部500に送出し、CPU501が発生するクロックＥ
のパルス幅を変更させるMR発生部である。（4.5） A/D変換部第18図はA/D変換部950の一構成例を示す。ここで、95
1はA/D変換器、953は温度センサ400の検出信号をA/D変
換器951に適合するレベルに増幅する増幅器である。温度検出に際しては、制御部500はデータ出力部600の
デバイスセレクタ621を介しチップセクレト信号▲
▼を供給すると共に、ライト信号WR（ここでは▲
▼として図示）を送出する。これに応じてA/D変換
器951は温度センサ400から増幅器953を介して得られる
アナログ量の温度検出信号のディジタル量への変換を行
い、その終了時に信号▲▼を付勢してA/D変換
の終了を制御部500に通知する。制御部500ではこれに応じてA/D変換器951にリード信
号▲▼（ここでは▲▼として図示）を供給
し、これに伴ってA/D変換器951はディジタル量の温度デ
ータを信号DD0〜DD7としてシステムバスを介し制御部50
0に送出する。温度検出のタイミングは、有効表示領域104の先頭ラ
インから最終ラインまでの表示を絶えずリフレッシュす
るリフレッシュ駆動を行う場合には最終ライン駆動終了
から先頭ライン駆動開始までの垂直帰線期間に行うこと
ができる。また、表示データの変更が生じたときにその
ブロックまたはラインのみを書換える部分書換え駆動を
行う場合には、例えばタイマ割込みにより定期的に行う
ようにすることができる。（4.6） D/A変換部および電源コントローラ第19図はD/A変換部900および電源コントローラ800の
一構成例を示す。 D/A変換部900において、901はD/A変換器、903はその
出力を次段に適合するように増幅する増幅器である。電源コントローラ800において、810,820,825,830およ
び840は、それぞれ、電圧信号V1,V2,VC,V3およびV4を発
生するための可変ゲイン増幅器であり、電圧V1は増幅器
903の出力を増幅器810に導くことにより、電圧V2,VC,V3
およびV4は増幅器810の出力をそれぞれ増幅器820,825,8
30および840に導くことにより生成する。821は増幅器81
0と820との間に介挿したチンバータ、841は増幅器810と
840との間に介挿したインバータである。ここで、電圧V1およびV2は、コモン側駆動部300に供
給するそれぞれ正および負の駆動電圧、電圧V3およびV4
は、セグメント側駆動部200に供給するそれぞれ正およ
び負の駆動電圧、電圧VCは各駆動部200,300に与える基
準電位である。また、これら電圧信号は枠駆動部700に
も供給する。本例にあっては、VCを固定とし、このVCに対するV1,V
2,VC,V3,V4の差の比が、2:−2:0:1:−１となるように各
増幅器81,820,825,830および840のゲイン調整を予め行
っておく。温度に応じた駆動電圧の変更設定に際しては、制御部
500はデータ出力部600のデバイスセレクタ621を介しチ
ップセクレト信号▲▼を供給し、D/A変換器901の
選択を行う。ここでD/A変換器901の動作の基本クロック
が制御部500とは異なるものであれば、信号▲▼
がデータ出力部600に配置したMR発生部690にも供給され
て信号MRが発生するので、制御部500は適切なクロック
信号ＥをD/A変換器901に供給する。而して制御部500は
ライト信号▲▼（ここでは▲▼として図
示）を付勢すると共に、変換設定用のディジタルデータ
をDD0〜DD7としてシステムバスを介しD/A変換器901に供
給する。これに応じてD/A変換器901は当該データをアナ
ログ信号に変換し、増幅器903を介して出力する。これにより、増幅器810は電圧V1を発生するととも
に、V1に対して上記比を有する電圧V2,VC,V3およびV4が
生成される。なお、第19図の例では電圧V1に応じて電圧V2等が生成
されるものとしたが、増幅器903の出力を各別に各可変
ゲイン増幅器810,820,825,830および840に導くようにし
てもよい。また、ゲインの調整をプログラマブルに行う
ことのできる可変ゲイン増幅器を用いてもよい。また、
電源コントローラ800の構成は、各駆動部200,300等の駆
動の態様に応じて、多値の電圧を発生できるものであれ
ば、上記構成にのみ限らず種々のものとすることができ
るのは言うまでもない。（4.7）枠駆動部第20図は枠駆動部700の一構成例を示す。ここで、71
0,715,720,730,735および740は、それぞれ、電圧信号V
1,VC,V2,V3,VCおよびV4の供給路をオン／オフするスイ
ッチであり、データ出力部600のゲートアレイ680からイ
ンバータ711,716,721,731,736および741を介して供給さ
れるスイッチ信号▲▼，▲▼，▲▼，▲
▼，▲▼および▲▼により制御される。枠駆動に際しては、データ出力部600のレジスタ部630
に設けられたレジスタFV1,FCVcおよびFV2の内容に応じ
て、すなわち信号▲▼，▲▼および▲▼
の状態に応じてスイッチ710,715および720が切換えら
れ、V1,VC,V2の３値をとる波形の信号をコモンラインに
平行な枠用透明電極151に印加することができる。ま
た、レジスタFV3,FSVcおよびFV4の内容に応じて、すな
わち信号▲▼，▲▼および▲▼の状態に
応じてスイッチ730,735および740が切換えられ、V3,VC
およびV4の３値をとる波形の信号をセグメントラインに
平行な枠用透明電極150に印加することが可能となる。（4.8）表示器駆動部（4.8.1）セグメント側駆動部第21図はセグメント側駆動部200を構成するセグメン
ト駆動エレメント210の概略構成例を示す。ここで、220
は４ビットパラレルの画像データD0〜D3を順次入力し、
80ビットパラレルのデータに整列させる４×20ビットの
シフトレジスタであり、シフトクロックSCLKの入力に応
じて動作する。230は80ビットのラッチ部であり、画像
データD0〜D3が次段のセグメント駆動エレメント210の
シフトレジスタ220に導かれて行き、10個のエレメント2
10のシフトレジスタ220すべてに80ビットパラレルのデ
ータが整列したときに、すなわちデータ出力部600の▲
▼発生部645よりラッチ信号▲▼が与
えられたときに80ビットパラレルのデータをラッチす
る。 240はデータ出力部600からの信号▲▼，▲
▼,SM1およびSM2を受容し、所定の論理演算を行う
入力論理回路、250は入力論理回路240の演算データから
ラッチ部230の各ビットデータの内容に応じた各セグメ
ント駆動波形の規定データを発生する制御論理部であ
る。260は制御論理部250が発生するデータのレベルシフ
トを行うレベルシフタおよびバッファを有するスイッチ
信号出力部、270は電圧信号V3,VCおよびV4を受容し、ス
イッチ信号出力部260の出力に応じてスイッチングされ
てセグメントラインS80〜S1にV3,VCまたはV4を導くドラ
イバである。第22図は第21図示のセグメント駆動エレメント210の
詳細な構成例を示す。シフトレジスタ220において、221
は１ビットすなわち１セグメントラインに対応したＤ型
のフリップフロップ、ラッチ部230において231はラッチ
回路である。また、スイッチ信号出力部260において261
はレベルシフタ、ドライバ270において275,273および27
4はスイッチ信号出力部260からのスイッチ信号に応じ
て、それぞれ、電圧VC,V3およびV4の供給経路をオン／
オフするスイッチである。（4.8.2）コモン側駆動部第23図および第24図は、コモン側駆動部300を構成す
るコモン駆動エレメント310の概略構成例および詳細な
構成例をそれぞれ示す。ここで、340は入力論理回路で
あり、データ出力部600のデコーダ部650からチップセレ
クト信号▲▼が与えられたときに、信号CA5,CA6,CE
Nによりブロック選択を行う他、ライン選択用信号CA0〜
CA4、信号▲▼,CM1およびCM2を受容して所定の
論理調整を行う。 345は入力論理回路340から供給される信号CA0〜CA4に
係るラインデータを基に駆動すべきコモンラインの選択
を行うデコーダ部であり、１つのエレメント310におい
て80ラインの選択が可能である。本例においては20ライ
ンを１ブロックとし、１つのエレメント310には４つの
ブロックを割当てており、第24図にあってはデコーダ部
345を20ライン分のデコードを行う部分毎に破線にて囲
んである。 350は制御論理部であり、入力論理回路340が供給する
信号CM1,CM2および▲▼に係る駆動データか
ら、入力論理回路340が選択したブロック、あるいはさ
らにデコーダ部345が選択したラインの駆動波形規定デ
ータを発生する。 360は制御論理部250が発生するデータのレベル変換を
行うレベルコンバータおよびバッファを有するスイッチ
信号出力部、370は電圧信号V1,VCおよびV2を受容し、ス
イッチ信号出力部360の出力に応じてスイッチングさ
れ、コモンラインC1〜C80にV1,VCまたはV4を選択的に供
給するドライバである。本例においてはかかる構成のコモン側エレメント310
を５個備えており、すなわち有効表示領域104には400本
のコモンラインが対応する。なお、第24図において361はレベルコンバータ、375,3
71および372は、スイッチ信号出力部360からのスイッチ
信号に応じて、それぞれ、電圧VC,V1およびV2の供給経
路をオン／オフするスイッチである。（4.9）駆動波形（4.9.1）表示器の概略第25図は表示器100を模式的に示す。ここで、comおよ
びsegは、それぞれ、上部基板110に設けたコモン側透明
電極114に対応するコモンラインおよび下部基板120に設
けたセグメント側透明電極124に対応するセグメントラ
インであり、これらの間にFLCが設けられている。Fcom
およびFsegは、それぞれ、コモンラインcomの配設範囲
の両側にコモンラインcomと平行に設けた枠用コモンラ
イン、およびセグメントラインsegの配設範囲の両側に
セグメントラインsegと平行に設けた枠用セグメントラ
インである。而して、コモンラインcomとセグメントラ
インsegとの第25図上の交叉部分の集合に対応した表示
画面102上の領域が有効表示領域104をなし、枠用コモン
ラインFcomと枠用セグメントラインFsegおよびセグメン
トラインsegとの交叉部分、並びに枠用セグメントライ
ンFsegとコモンラインcomとの交叉部分の集合が有効表
示領域104外の枠部106をなす。なお、第25図においては、簡略化のためにコモンライ
ンcomおよびセグメントラインsegを各４本ずつ、枠用コ
モンラインFcomおよび枠用セグメントラインFsegを両側
に各１本ずつ示しているが、本実施例においてコモンラ
インcomは400本、セグメントラインsegは800本配置され
て１本ずつ駆動可能であり、枠用コモンラインFcomおよ
び枠用セグメントラインFsegは両側に16本ずつ配置され
て一括駆動されるのは前述の通りである。（4.9.2）表示器の駆動態様本実施例において、表示器100は次のように駆動され
る。有効表示領域104に関しては、上記（3.5）において述
べたように、ブロックアクセスモードにおいては、まず
ブロック消去がなされ、次いでライン毎の書込みがなさ
れる。また、ラインアクセスモードにおいては、ライン
毎の書込みのみが行われる。本例においては、領域104
を、ブロックアクセスモードにおけるブロック消去時
と、同モードにおけるライン書込み時と、ラインアクセ
スモードにおけるライン書込み時とで異った波形で駆動
する。また、ラインアクセスモードにおいては、温度範囲45
℃〜35℃、35℃〜15℃および15℃〜５℃に応じて、それ
ぞれ、Ａ波形、Ｎ波形およびＣ波形の３種の波形で書込
みを行う。これらモードと参照図面との対応を示せば以下の通り
である。ブロックアクセスモードのブロック消去時 →第26図（Ａ），（Ｂ）および第27図ブロックアクセスモードのラインの書込み時 →第28図（Ａ），（Ｂ）および第29図ラインアクセスモードにおける45℃〜35℃の範囲 →第34図ラインアクセスモードにおける35℃〜15℃の範囲 →第30図（Ａ），（Ｂ）、第31図、第32図、第
33図（Ａ）および（Ｂ）ラインアクセスモードにおける15℃〜５℃の範囲 →第35図枠部106に関しては、枠用コモンラインFcomに沿った
枠部（以下横枠という）と枠用セグメントラインFsegに
沿った枠部（以下縦枠という）とを異った時点で、かつ
異った波形で駆動する。すなわち、横枠に関しては有効
表示領域の非アクセス時（例えばリフレッシュ駆動時に
おいては垂直帰線期間、部分書換え時にはタイマによる
割込み時）においてラインFcomとラインFsegおよびseg
とを駆動することにより形成し、縦枠に関してはいずれ
のモードにおいてもライン書込み時にコモンラインcom
の駆動波形に合せた波形で枠用セグメントラインFsegを
駆動することにより、コモンラインcomとの協働で形成
されるようにする。（4.9.3） 1H＝1H^*のときの有効表示領域の駆動波形本実施例においては、ブロックアクセスモードのブロ
ック消去時、同モードのライン書込み時およびラインア
クセスモードのＮ波形選択時（35℃〜15℃の範囲）で１
水平走査期間（1H）を３分割し、それぞれのΔＴの期間
においてコモンラインcomにはV1,VCまたはV2が、セグメ
ントラインsegにはV3,VCまたはV4が供給されるようにす
る駆動を行う。第１表はデータ出力部600のレジスタ部630におけるレ
ジスタ領域CL1〜SC2に設定するデータの一例を示す。表
において、“x"は未使用のビットであり、本例では第42
図につき後述する処理手順の起動時においてレジスタ領
域CL1〜SB2の第６〜第４ビットおよび第２〜第０ビット
にそれぞれ第１表に示す所定のデータが展開されるよう
にする。そして一方では、処理手順実行の過程において
適宜、駆動モードのレジスタ領域DMにブロックアクセス
モードにおけるブロック消去と、同モードにおけるライ
ン書込みと、ラインアクセスモードにおけるライン書込
みとを弁別してマルチプレクサ部671がレジスタCB1〜SB
2、レジスタCL1〜SL2またはレジスタCC1〜SC2を選択す
るようにするデータと、マルチプレクサ665および669を
切換え、bit 6〜４あるいはbit 2〜０の３ビットが選択
されて１ビットが順次ΔＴの期間出力されるようにする
データとを格納する。第２表および第３表は、それぞれ、コモン駆動エレメ
ント310およびセグメント駆動エレメントの真理値表を
示す。これら表において、“x"は“1"または“0"のいず
れであっても選択される駆動電圧Ｖが影響を受けない場
合である。また、第３表においてＱは１ビットの画像デ
ータ、すなわちラッチ部230のラッチ231（第22図参照）
から出力される画像データであり、Ｑ＝０で白データ
が、Ｑ＝１で黒データが出力されるものとする。第26図（Ａ）は、レジスタCB1およびCB2の内容（第１
表参照）による信号CEN,▲▼,CM1,CM2の波形と
コモン駆動エレメント310のロジック（第２表参照）に
よってコモンラインcomに印加される電圧信号Ｖの波形
とを示す。また、同図（Ｂ）は、レジスタSB1およびSB2
の内容（第１表参照）による信号SEN,▲▼,SM
1,SM2の波形と、セグメント駆動エレメント210のロジッ
ク（第３表参照）によってセグメントラインsegに印加
される電圧信号Ｖの波形とを示す。従って、ブロックアクセスモードのブロック消去時に
は、チップセレクト信号▲▼により選択されたエレ
メント310の駆動に係り信号CA5,CA6により選択されたブ
ロックにおいてコモンラインcomとセグメントラインseg
との交叉点には、それぞれのラインへの印加電圧の差
分、すなわち、第27図に示すような電圧信号の合成波形
が加えられることになる。そして、期間ΔＴにわたって
印加される電圧の値3V0により当該ブロックの情報はす
べて白データにクリアされる。なお、このとき、ΔＴないし1Hと電圧V1〜V4,VCとは
温度に応じて補正されているのは前述の通りである。第28図（Ａ）は、レジスタCL1およびCL2の内容による
各信号CEN等の波形と、コモン駆動エレメント310のロジ
ックによってコモンラインcomに印加される電圧信号Ｖ
の波形とを示す。同図（Ｂ）は、レジスタSL1およびSL2
の内容による各信号SEN等の波形と、セグメント駆動エ
レメント210のロジックおよび画像データの内容（Ｑ）
によってセグメントラインsegに印加される波形とを示
す。従って、ブロックアクセスモードのライン書込み時に
は、チップセレクト信号▲▼および信号CA5,CA6に
より選択されたエレメント310のブロックにおいてcomと
セグメントラインsegとの交叉点には、第29図（Ａ）ま
たは（Ｂ）に示す電圧信号の合成波形が加えられること
になる。ここで、第29図（Ａ）に示すような波形が印加
される点では、表示データの変更は生じない。すなわ
ち、その点は先に行ったブロック消去によって白データ
となった状態を保持する。一方、第29図（Ｂ）に示すよ
うな波形が印加される点では、最初の期間ΔＴにわたっ
て印加される電圧値3V0により白データが得られる状態
となるが、続く期間ΔＴにわたって印加される電圧−3V
0により表示データが反転して黒となる。第30図（Ａ）は、ラインアクセスモードのライン書込
み時において、35℃〜15℃の温度範囲でレジスタCC1お
よびCC2の内容の設定に基づいて出力される各信号CEN等
の波形と、これらに応じてコモン駆動エレメント310の
ロジックによってコモンラインcomに印加される電圧信
号Ｖの波形（Ｎ波形）を示す。同図（Ｂ）は、同じくレ
ジスタSC1およびSC2の内容に基づいて出力される各信号
SEN等の波形と、これらに応じてセグメント駆動エレメ
ント210のロジックおよび画像データの内容（Ｑ）によ
ってセグメントラインsegに印加される波形とを示す。なお、これらは当該温度範囲においてのノーマル波形
を示したものであり、１ライン毎にもしくは数ライン毎
に反転波形で駆動を行う場合にはレジスタCC1およびCC2
の内容を適切に設定して、信号CEN等に応じ第30図
（Ａ）に示すコモンラインcomへの波形を反転させた波
形が出力されるようにすればよい。なお、セグメントラ
インsegへの出力波形は同図（Ｂ）に示すものでよい。これにより、ラインアクセスモードのライン書込み時
には、選択されたコモンラインcomとセグメントラインs
egとの交叉点には、第31図（Ａ）または（Ｂ）に示す電
圧信号の合成波形が加えられる。ここで、第31図（Ａ）
に示すような波形の電圧信号が印加される点では、最初
の期間ΔＴおよび次の期間ΔＴにわたっべそれぞれ印加
される電圧2V0およびV0により、白データを得る条件の
閾値を越え、最後の期間ΔＴに印加される電圧V4では黒
データを得る条件の閾値を越えないので、表示は白とな
る。また、同図（Ｂ）に示す波形が印加される点では、
最初の２ΔＴの期間で表示が白となるが、最後の期間Δ
Ｔに印加される電圧−3V0によって表示が反転し、黒デ
ータが表示されることになる。第32図と第33図（Ａ）および（Ｂ）とは、それぞれ、
当該反転波形とＱ＝０のときの合成波形およびＱ＝１の
ときの合成波形とを示すものであり、反転波形に対して
もそれぞれ白データおよび黒データが得られている。（4.9.4）ライン内反転を含む駆動波形第34図（Ａ）〜（Ｅ）は45℃〜35℃の温度範囲での駆
動波形を示し、図中（Ａ）はコモンラインcomに印加さ
れるＡ波形、（Ｂ）および（Ｃ）は、それぞれ、Ｑ＝１
およびＱ＝０に応じてセグメントラインsegに供給され
る波形である。Ａ波形は、基本的には第30図（Ａ）に示
したＮ波形とこれを反転させた波形とを組合せたもので
あり、ノーマル波形Ｉ′および反転波形Ｉはそれぞれ３
ΔＴで1H^*を構成する。そして、これら波形の間には適
切な休止期間、例えば1H^*を設け、3H^*で1H、すなわち１
水平走査期間が構成される。ΔＴの値は、温度条件等に
応じROM503内からタイマTMR2の設定データ（TCONRL）を
読出すことにより適切に設定される。同図（Ｄ）および（Ｅ）は、同図（Ａ）のＡ波形に対
し（Ｂ）および（Ｃ）のようにセグメントラインsegの
波形を加えることにより、それぞれ、黒データおよび白
データが表示されることを示しており、ハッチングを施
した部分が書込みに関与する。なお、これらと第30図の
場合とではセグメントラインの波形および書込みがなさ
れる合成波形の部分が極性が逆になっているが、これは
Ａ波形を用いる場合にはＮ波形の場合に比してΔＴが小
であること等に基づくものであり、セグメントラインへ
の印加波形はレジスタSC1,SC2への変更設定に応じて変
更される。第35図（Ａ）〜（Ｅ）は、15℃〜５℃の温度範囲での
駆動波形を示し、図中（Ａ）はコモンラインcomに加え
られるとＣ波形、（Ｂ）および（Ｃ）は、それぞれ、Ｑ
＝１およびＱ＝０に応じてセグメントラインsegに加え
られる波形、（Ｄ）および（Ｅ）は、それぞれ、Ｑ＝１
およびＱ＝０の場合の合成波形（それぞれ黒および白）
を示しており、ハッチングを施した部分で書込みがなさ
れる。Ｃ波形において、ノーマル波形Ｉ′および反転波形Ｉ
はそれぞれ２ΔＴで1H^*を構成し、これらは例えば1H^*の
休止期間をもって組み合されている。これら第34図および第35図に示すように、Ａ波形およ
びＣ波形はライン内反転を含むものであるが、さらにMH
反転を行い、加えてフレーム反転をも行うようにする。いま、第36図に示すように、ある時点での画面（1F）
において第ｍ番目のセグメントラインとスキャン方向sc
an上の第ｎ−１〜第ｎ＋２番目のコモンラインとの交叉
点に、それぞれ「白」、「白」、「黒」、「黒」が表示
されていたものとする。これを次画面（2F）でスクロー
ルを行った場合、1Fにおいてセグメントラインと第ｎ＋
３番目のコモンラインとの交叉点が「白」であったとす
ると、2Fにおいてセグメントラインと第ｎ−１〜第ｎ＋
２番目のコモンラインとの交叉点の表示データは、それ
ぞれ、「白」、「黒」、「黒」、「白」となる。第37図は、第34図示のＡ波形でMH反転およびフレーム
反転を行いつつ第36図示のように表示を行う場合の駆動
態様を説明するための説明図である。なお、簡単のため
にここでは１ライン毎および１フレーム毎の反転を行う
場合を示している。 1Fの期間においては、同図左上の部分に示すようにコ
モンラインcom n−1,n,n＋1,n＋２にはＡ波形とこれを
反転させた波形とがライン毎に順次に加えられている。
そしてこのとき、セグメントラインsegmに1H毎に加えら
れる波形（それぞれ「白」，「白」，「黒」，「黒」に
対応）に応じて、同図左下の部分に示すようにハッチン
グを施した部分で書込みが行われる合成波形が得られる
ことになる。次いで、2Fの期間においては、同図左上の部分に示す
ようにコモンラインcom n−1,n,n＋1,n＋２には1Fにお
いて対応ラインに加えられた波形を反転させた波形が順
次供給される。そしてこのときセグメントラインsegmに
1H毎に加えられる波形（2Fでは1Fでのデータがスクロー
ルされているので、それぞれ「白」，「黒」，「黒」，
「白」に対応）に応じて、同図右下の部分に示すように
ハッチングを施した部分で書込みが行われる合成波形が
得られることになる。（4.9.5）ラインアクセスモードでの温度とΔＴまた
はＶとの関係第38図はラインアクセスモードにおける温度とそれに
応じて選定したΔＴとの関係の一例、第39図は同じく温
度とそれに応じて選定したＶ値との関係の一例を示す。
いずれにおいても45℃〜35℃の範囲ではＡ波形、35℃〜
15℃の範囲ではＮ波形、15℃〜５℃の範囲ではＣ波形で
駆動を行う場合である。また、第40図の実線はこのように駆動を行ったときの
温度と画面の応答性とを示した図である。本願人が用い
た表示素子CS1017（チッソ社製）では、45℃〜５℃の範
囲でＮ波形のみでΔＴおよびＶを適切に変更しつつ駆動
を行った場合、同図破線で示すように18〜3Hzにわたっ
て応答性が変化したが、温度に応じた波形，ΔＴおよび
Ｖの変更を行うと同図実線で示すように応答性はほぼ8H
zに平均化することができた。（4.9.6）枠駆動の態様本例においては、前述のように、横枠については垂直
帰線期間または定期的に、A/D変換部950の駆動開始と同
時に形成し、縦枠については有効表示領域104のライン
書込み時に形成する。また、枠は有効表示領域104の背
景色と同色、すなわち情報を黒で表示する場合には白色
で設けるようにする。第４表は枠駆動部700のスイッチングを行って枠形成
を行うためにレジスタFV1,FCVc,FV2,FV3,FSVcおよびFV4
に設定するデータを示す。ここで、枠用コモンラインFc
omに関しては、有効表示領域104の駆動からほぼ独立し
たものであるから、各データ▲▼，▲▼およ
び▲▼の内容の変更設定は行わない。本例では、枠
用コモンラインFcomの駆動データとして、枠横形成時に
第26図（Ａ）に示すコモンラインcomの駆動波形と等し
い波形が得られるように設定を行っておく。一方、枠用セグメントラインFsegに関しては、横枠形
成時と、ブロックアクセスモードのライン書込み時にお
ける縦枠形成時と、ラインアクセスモードにおけるライ
ン書込み時とで枠用コモンラインFcomないしはコモンラ
インcomの駆動波形が異なることから、それぞれに合せ
て白データが表示されるように各レジスタFV3,FV4およ
びFSVcの変更設定を行う。具体的には、枠用セグメントラインFsegの駆動データ
として、横枠形成時には第26図（Ｂ）に示すセグメント
ラインsegの駆動波形と等しい波形が、ブロックアクセ
スモードのライン書込み時における縦枠形成時には第28
図（Ｂ）に示すセグメントラインsegのＱ＝０のときの
駆動波形と等しい波形が、ラインアクセスモードのライ
ン書込み時における縦枠形成時には第30図（Ｂ）、第34
図（Ｃ）または第35図（Ｃ）に示すセグメントラインse
gのＱ＝０のときの駆動波形と等しい波形が得られるよ
うに変更設定を行う。この結果、横枠については第27図示の波形で駆動させ
て形成され、縦枠についてはブロックアクセスモードに
おいては第29図（Ａ）に示す波形で、ラインアクセスモ
ードにおいては第31図（Ａ）、第33図（Ａ）、第34図
（Ｅ）または第35図（Ｅ）に示す波形で駆動されて形成
されることになる。（５）表示制御（5.1）制御手順の概要本例に係る表示制御の主要な特長は２つある。１つに
は、表示制御装置50側からワードプロセッサ本体１へ、
Busy信号を送ることによってデータの授受と表示画面10
2の動作との同期をとることである。これは、本質的に
は、FLCを用いた表示素子が、その動作を有効とするた
めに温度によって１水平走査期間が変化するようにした
ことに起因している。２つには、通常のワードプロセッサが画像データのみ
を順次、周期的かつ連続的に（いわゆるリフレッシュモ
ードで）転送するのに対して、本例のワードプロセッサ
本体１は画像データの前に、かかるデータによって駆動
される画素を指定するためのアドレスデータを転送する
ことであり、さらには、これらデータをリフレッシュモ
ードではなく、アドレスデータによって特定の部分のみ
の画像データを転送して駆動することを可能とするもの
である。これはFLCを用いた表示素子が記憶性を有する
ことによって、情報の更新が必要な画素のみをアクセス
すれば足りるということに由来している。なお、上記表示制御を可能とするために、本例のワー
ドプロセッサ本体１は、通常のワードプロセッサが有す
る機能に加え、Busy信号を受け取ってアドレスデータの
転送を中止する、およびアドレスデータを例えば水平同
期信号にのせて転送する、機能を有するものである。上記表示制御における特長、特に２番目の特長を有効
に用いることにより、以下で示す２つの表示制御形態が
実施される。すなわち、ブロックアクセスとラインアクセスであ
る。ブロックアクセスとは、例えば、走査電極線20本を
１ブロックとし、有効表示領域104の１ブロック分の画
面を１度に消去し、かかるブロックを例えば全「白」と
して、以下、順次ブロックの１走査線毎に情報のアクセ
スを行い、文字等を書き込むものである。これに対し
て、ラインアクセスは１走査線毎にアクセスを行い、情
報の書き込みを行うものであり、予め全「白」にするこ
とはない。これら表示制御形態をプログラムフローで示したのが
第41図であり、以下、第41図を参照して、本例における
表示制御の概要を説明する。第41図において、まず、ワードプロセッサ本体１の電
源が“ON"となると、 INITルーチンが自動的に開始される（ステップS10
1）。ここでは、Busy信号を“ON"としてパワーON時にお
けるそれぞれ枠106の駆動，有効表示領域104の消去およ
びそのための温度補償が行われ、最後にBusy信号を“OF
F"として割り込み要求▲▼または▲▼
が来るまで待つ。この割込み要求▲▼または▲
▼は、ワードプロセッサ本体１からアドレスデ
ータが転送されることによって発生されるものであり、
アドレスデータが来なければプログラムは実行されず、
表示画面102に止まったままである。次に、アドレスデータが転送されて割り込み要求がか
かると、この内部割り込み要求が▲▼か、ある
いは▲▼かに応じて、ステップS102の手順によ
り、▲▼であればLSTRルーチンへ、▲
▼であればBSTARTルーチンへ、それぞれ進む。この分岐
によって、上述したブロックアクセスかラインアクセス
かが別れる。すなわちLSTRルーチンへ進めばラインアク
セスとなり、BSTARTルーチンへ進めばブロックアクセス
となる。ところで、▲▼あるいは▲▼の設定
は、本例にあっては、表示制御装置本体50の適切な部位
に配設された切換手段520によって、予め手動で行われ
る。かかる切換手段520によってラインアクセスモードに
設定され、▲▼が発生したとき、 LSTRルーチンへ進むべく以下のようなプログラムが実
行される。まずLSTRルーチンへ進む前に、ステップS103
でINITルーチンで得られた温度補償データに基づき、第
12図に示すルックアップテーブルのラインアクセスモー
ドデータを参照し、アイマTMR2のレジスタTCONRにライ
ンアクセス用のシステムクロックデータを設定する。次にステップS104にてフレームカウンタFCNT,ライン
カウンタLCNTおよび波形認識レジスタCXの設定を行う。
ここで、フレームカウンタFCNTおよびラインカウンタLC
NTはそれぞれＮフレーム毎およびＭライン毎に駆動波形
を反転するために設けられたカウンタであり、また、波
形認識レジスタCXはFLCの温度に応じて駆動波形を変更
するために設けられたレジスタである。すなわち、本ス
テップでは、何フレーム毎および何ライン毎に駆動波形
を反転させるかの設定を行い、また、INITでの温度補償
のデータに基づき後述する３つの波形のどの波形を用い
るのかを演算し、レジスタCXにそのデータを設定する。
なお、レジスタCXへのデータ設定は温度データに基づく
テーブル参照によって行うようにしてもよい。ステップ
S105では温度データに基づき、第12図に示すラインアク
セス用ジャンピングテーブルを参照し、３つの波形Ａ波
形,N波形,C波形に応じたそれぞれのルーチンLSTRAO,LST
RNOあるいはLSTRCOのいずれへ進むかの判断を行う。以降、上述した３つのルーチンのいずれかとそれに後
続するルーチンを実行することによってライン書込みを
行う。このライン書込みはフレーム毎およびライン毎、
さらにはＡ波形,C波形にあっては１水平走査期間内で駆
動波形の極性反転をして行うものである。プログラム実行がフレームの最終ラインアクセスのル
ーチンへ移行すると最終ラインのライン書込みを行い、
次に枠駆動および温度補償データの更新を行い、Busy信
号を“OFF"として割り込み要求▲▼を待つ。割
り込み要求▲▼があると駆動波形を変更するか
否かの判断をし、波形に応じたLSTRルーチンが再び起動
される。一方、上述した切換手段520によってブロックアクセ
スモードに設定された場合、アドレスデータ転送によっ
て、▲▼が発生したとき、 BSTARTルーチンが起動される。ここでは、Busy信号を
“ON"とし、転送されたアドレスデータを読み、かかる
データがブロックの先頭ラインか、有効表示領域104の
最終ラインか、あるいは上記以外のラインか、を判断す
る（ステップS107およびS108）。ここで、アドレスデー
タが先頭ラインで、最終ラインでもないとき、 LINEルーチンへ分岐する。ここでは、転送された画像
データを基に１ライン分のライン書き込みを行う。次
に、Busy信号を“OFF"として、割り込み要求を待つ（ス
テップS109）。ここで、内部割り込み要求▲▼
があると、再びBSTARTルーチンが起動される。ステップS108でアドレスデータが有効表示領域104の
最終ラインであると、 FLINEルーチンへ実行が分岐する。ここでは、１ライ
ン分のライン書き込みを行う。次に、枠駆動および温度
補償データの更新を行ない、Busy信号を“OFF"として、
割り込み要求を待つ（ステップS110）ここで、割り込み
要求▲▼があると、再びBSTARTルーチンが起動
される。ステップS108で、アドレスデータがブロックの先頭ラ
インであれば、 BLOCKルーチンへ実行が分岐する。ここでは、アドレ
スで指示されたラインの属するブロック全てを消去し、
かかるブロックの領域を「白」とする（ステップS11
1）。次にLINEルーチン（ステップS109）へ進み、前述
したのと同様な処理を行う。上述したような手順で、ブ
ロックアクセスモードでの表示制御を行い、情報の書き
込みを行う。また、ワードプロセッサ本体１がパワーダウン信号▲
▼を制御部500へ送出すると、この信号によ
って、ノンマスカブル割り込み要求NMIがかかり、PWOFF
が起動される。ここでは、Busy信号を“ON"とし、有効
表示領域104の消去を行い、全ての領域を「白」とす
る。次に、パワーステータス信号およびBusy信号を“OF
F"とし、これによりワードプロセッサ本体１の電源が遮
断される（ステップS112）。上述したことから明らかなように、表示制御の２つの
形態、すなわち、ブロックアクセスおよびラインアクセ
スのいずれの形態が実施されたとしても、アドレスデー
タが、全有効表示領域に亘って順次、周期的かつ連続的
に転送されてくる場合には、リフレッシュ駆動となり、
また、ある所定の部分のアドレスデータが間欠的に転送
されてくるのであれば、部分書き換え駆動となる。なお、以下で記述する制御手順の詳細においては、本
体１側からは、アドレスデータおよび画像データをリフ
レッシュモードで転送してくることを前提として説明を
行う。（5.2）制御手順の詳細（5.2.1）電源オン（初期時）ワードプロセッサ本体１の電源がオンとされたとき、
自動的に起動される処理について、第42図および第43図
を参照して説明する。第42図は、起動される処理のフローチャートを示し、
これは第41図にて前述したINITルーチンである。第43図
は、INITルーチンおよび後述するPWOFFルーチンのタイ
ムチャートを示しており、以下、ステップ毎に制御部50
0が行う処理について説明する。 S201: パワーステイタス（P ON/OFF）信号を“ON"、および
信号Lightを“OFF"とし、同時にデータ出力部600を介し
てBusy信号を“ON"としてワードプロセッサ本体１へ出
力する。このBusy信号を出力している間、ワードプロセ
ッサ本体１からアドレスデータは転送されない。これ
は、FLC表示素子を有効に駆動するために、１水平走査
期間を温度によって変化させていることに由来する。す
なわち、有効表示領域104でのFLC表示素子駆動時間と、
ワードプロセッサ本体１からのデータ転送時間、換言す
ればワードプロセッサ本体１内のVRAM動作時間との同期
が完全にとれないために、表示制御装置本体50側がBusy
信号を出力することによって、同期をとっているもので
ある（第43図，時点：以下数字のみ記す）。 S203: データ出力部600のレジスタ部630内の所定領域に、初
期枠部駆動および有効表示領域駆動用の駆動波形発生制
御データを設定する。これは、制御部500内のROM503に
格納された波形発生制御データを、第１表および第４表
のようにデータ出力部600のレジスタ部630に設定するも
のである。 S205: 初期枠駆動のための駆動電圧値および１水平走査期間
の基本となるシステムクロックのそれぞれデータを、D/
A変換部900および制御部500のタイマTMR2におけるレジ
スタTCONRに設定する。また、ブロックアクセス，ライ
ンアクセスおよびパワーオン／オフ時におけるブロック
アクセスそれぞれの基本タイムデータを設定する。 S207: 制御部500は、データ出力部600から枠駆動部700へ枠
駆動制御データを転送し、これに基づき枠駆動部700は
枠駆動を行う。かかる駆動によって、枠部106の画質を
良好なものとし、表示画面102を常に良好な状態に保
つ。これは、有効表示領域104を駆動している間に、枠1
06にも電圧が印加されて光の透過率が変化し、枠106の
一部が濁って画質の劣化を招かないようにするためであ
る。また、本例にあっては、枠部106を「白」（光源FLか
らの光を透過する配向状態）」、有効表示領域104を
「白」（光を透過する状態）」となし、文字情報等を
「黒」で表示するものとする。なお、これら表示におけ
る「黒」および「白」による画定は上例に限られたもの
でなく、「黒」と「白」とを反転した表示も、あるい
は、枠106と有効表示領域104とを区別する表示も、本例
に係る装置によって可能である。本ステップS207における枠駆動は、１水平走査期間に
亘って行われるものであるが、この間には、第２図中、
下部ガラス基板120に配設された枠用透明電極150および
セグメント電極124と、上部ガラス基板110に配設され
て、コモン電極114と平行な枠用透明電極151とに電圧信
号を印加して駆動を行う。従って、枠部全ての駆動がこ
の間になされるものではなく、残余の枠部（縦枠）の駆
動は、ステップS213にて後述する有効表示領域104の消
去時に、コモン電極を併用することによって行われる。また、本ステップでは、上述した枠駆動と同時にA/D
変換が行われる。かかるA/D変換は、温度センサ400で検
出された表示画面102の周囲温度情報、すなわちFLC温度
情報を、A/D変換部950で読込み、ディジタルデータに変
換するものである（時点および）。 S209: 温度補償を行う。すなわち、上記で得られたA/D変換
データを読み、制御部500内のROM503に格納されたルッ
クアップテーブル（第12図）を参照し、温度補償された
駆動電圧V,システムクロック，ディレイデータをそれぞ
れ得る。上述した処理を、第44図を参照し、以下で詳細に説明
する。第44図はA/D変換データを駆動電圧V,1水平走査期
間の基本となるシステムクロック，各ディレイタイムに
それぞれ変換するときのアルゴリズム、およびルックア
ップテーブルを示しており、例えば同図に示す温度デー
タ80Hが得られたとする。この80Hは、テーブルにおける
アドレス下位ビットを示しているものであり、先のA/D
変換においては、アナログ温度データをアドレス下位ビ
ットに対応するディジタル温度データに変換する走査を
行っている。ここで、制御部500の演算装置ALUは、データ0080H
に、駆動電圧データテーブルエリア（D/A変換部関連デ
ータエリア）のアドレス上位ビットデータに相当するE9
00Hをオフセットする。これにより、インデックスレジ
スタIXの内容をE980Hとし、このアドレスに相当するデ
ータを得る。この温度補償された駆動電圧値をD/A変換
部900を介して電源コントローラ800へ出力することにな
る。次に演算装置ALUは、インデックスレジスタIXの下
位ビットデータはそのままに、上位ビットデータを１だ
けインクリメントし、その内容をEA80Hとする。これ
は、テーブル中のシステムクロックテーブルのアドレス
に相当し、これによって温度補償されたデータを得る。
この１水平走査期間の基本となるシステムロックデータ
をタイマTMR2のタイムコンスタントレジスタTCONRに設
定する。同様の処理によって、以下、ブロックアクセス，ライ
ンアクセス，およびパワーオン／オフ時のブロックアク
セスにおける各ディレイタイムデータを、それぞれタイ
マTMR1用のレジスタCNTB,CNTL,およびCNTBBに設定す
る。 S211: 有効表示領域104の駆動開始時間の同期をとる。すな
わち、プログラム上のアクセス開始と実際の有効表示領
域駆動開始の完全な同期をとるため、制御部500のタイ
マTMR2が有するクロック出力パルスToutの、例えば立上
りエッヂが来たときに、制御部500のCPUの内部割り込み
要求IRQ3をかける。これによって有効表示領域の実際の
駆動開始とする（時点）。 S213 有効表示領域104の消去、すなわち全領域を、本例に
おいては全「白」とする。これにより、先の枠駆動と相
埃って、パワーオン時における表示画面102を良好なも
のとする。これら有効表示領域104の消去は、ブロック毎に、例
えば走査線20本を１ブロックとして駆動するものであ
り、従って１水平走査期間で１ブロックが消去される。また、この駆動は、ワードプロセッサ本体１から、全
有効表示領域104を「白」とする画像データを受け取っ
て行われるものではなく、所定のブロック消去波形を、
前述したようにプログラム上自動的に設定することによ
り行われるものである。このことによって、パワーオン
／オフ時の有効表示領域消去が可能となる。 S215 １水平走査期間の調整を行う。すなわち、レジスタCN
TBBのディレイデータをカウンタに設定し、このデータ
を基にタイマTMR1は自己のクロックパルスをカウントす
る。これにより、有効表示領域104とプログラム実行時
間との１水平走査期間の調整を行い、所定の時間が来た
時点で内部割り込み要求IRQ3を発生する。すなわち、タイマTMR1は、ステップS205で設定した基
本タイムデータとステップS209で得られた温度補償によ
るディレイタイムデータとから、所定の時間を設定し、
ある適切な時点からかかる時間をカウントしたとき、内
部割り込み要求を発生するものである。 S216: 上記ステップS211,S213,およびS215は、１ブロック毎
に、すなわち１水平走査毎にその都度行われる。従っ
て、本ステップにおいては、有効表示領域104の全ブロ
ックが終了したか否かを判断し、否定判断であれば再び
ステップS211へ戻り、上記処理を全ブロック終了まで繰
り返す（時点）。 S217: ステップS216で全ブロック（有効表示領域）が終了し
たと判断したら、Busy信号を“OFF"とし、ワードプロセ
ッサ本体１から信号Ｄの転送を可能とする。同時に、信
号Lightを“ON"とする。このとき、ワードプロセッサ本
体１の操作者は、本体１の電源をオンとした後、表示画
面102が表示されることによって、電源がオンとされた
ことを感覚するのであるが、それ以前に、上述したステ
ップS201〜S215の処理、とりわけ表示画面102の枠106お
よび有効表示領域104の駆動が、初期表示制御として既
になされているわけである（時点）。 S219: 割り込み要求▲▼あるいは▲▼を待
つ。これら▲▼あるいは▲▼は、ワー
ドプロセッサ本体１からアドレスデータが転送されて来
たとき発生するものであり、これによって後述する各プ
ログラムの実行が開始される。従って、アドレスデータ
が転送されて来るまでは、待機プログラムを実行し、コ
モンライン，セグメントラインとも同電位に保持して、
もしくはアース状態とする。このとき表示画面102は停
止したままである。なお、この代りに、表示装置100へ
の電源供給を停止する、例えば電源コントローラ800自
体への電源供給を断って電圧信号の発生をオフとしても
よい。ところで、記述したように、▲▼あるいは▲
▼のどちらかの割込み要求が発生するかは、予
め設定されているものであり、これら設定は、例えばワ
ードプロセッサ操作者の使用形態、ワードプロセッサで
取り扱うデータ等によって、任意、操作者によって行わ
れる。（5.2.2）ブロックアクセス前述した所定の初期制御（INITルーチン）の後で、割
り込み要求▲▼によって起動されるブロックア
クセス表示制御について、第45図（Ａ）〜（Ｄ），第48
図（Ａ）および（Ｂ）を参照して説明する。第45図（Ａ）〜（Ｄ）は、それぞれ、制御部500のROM
503に、第12図で示す形態で格納された表示制御にかか
るプログラムのフローチャートであり、ブロックアクセ
ス表示制御の各段階でそれぞれ起動される。第48図（Ａ）および（Ｂ）は、かかる表示制御のタイ
ムチャートを示す。 Busy信号を“OFF"として（第48図の時点：以下数字
のみ記す）、待機状態にあった制御部500は、アドレス
データが転送されてきたことによって（時点）、発生
する割り込み要求▲▼の入力（時点）により
第45図（Ａ）で示すBSTARTルーチンを起動する（時点
）。以下、第45図（Ａ）を参照して、BSTARTルーチン
での表示制御の説明を行う。 S301: アドレスデータを読む。データ出力部600に転送され
たアドレスデータRA/Dを制御部500に読み込む。 S303: 読み込んだアドレスデータを基に、上記（4.3.2）で
述べたようなアドレス変換を行い、第12図に示すジャン
ピングテーブルを参照して実行されるべきプログラムの
アドレス設定を行う。 S305: Busy信号を“ON"として（時点）、次のアドレスデ
ータ転送を拒否する。 S307: ステップS303で設定したアドレスのプログラムへ実行
を分岐する（時点）。ここで、アドレスデータRA/D
が、ブロックの先頭ラインアドレスであればBLOCKルー
チンへ、有効表示領域の最終ラインアドレスであればFL
INEルーチンへ、上記以外のアドレスであればLINEルー
チンへ実行が分岐されることになる。第45図（Ｂ）に示すBLOCKルーチンが起動されたとき
には以下の処理を行う。 S309: アドレス変換および設定を行う。すなわち、データ出
力部600のレジスタ部630内のレジスタRA/D L,RA/D Uに
転送されたアドレスデータRA/Dを読み込み、かかるアド
レスデータを基にして、上記（4.3.3）で述べたよう
に、駆動すべきラインの選択を行うためのアドレス変換
を行う。この変換されたアドレスで第12図に示すライン
テーブルを参照し、かかるアドレスデータを得る。この
データをデータ出力部600のレジスタ部630内のレジスタ
DL LおよびDL Uへ設定する。 S311: 駆動モードをブロックアクセスとする。すなわち、デ
ータ出力部600のレジスタ部630内のレジスタDMにブロッ
クアクセスモードのブロック消去を示すデータを設定す
る。 S313: 動作開始時間の同期をとる。すなわち、前述したよう
に有効表示領域104とプログラム実行との動作タイミン
グの完全な同期をとるために、制御部500のタイマTMR2
が有するクロック出力パルスToutの、例えば立上りエッ
ジを待って、からうエッジが発生したときに内部割り込
み要求IRQ3を発生する。これにより出力パルスToutとプ
ログラム実行タイミングとの同期、従って、出力パルス
Toutは有効表示領域104における１水平走査期間および
動作タイミングの基本となるものであるから、プログラ
ム実行と有効表示領域104との動作タイミングの同期が
とれることになる。 S315: 画像データ転送終了までの時間調整を行う。すなわ
ち、第48図（Ａ）のタイムチャートに示すように、画像
データ転送は、アドレスデータ転送の直後に行われ、こ
の転送終了（時点）を待って有効表示領域104のアク
セスを開始する。ここで、画像データ転送時間とは、ワードプロセッサ
本体１から、例えは１走査分の画像データ800ビットを
４ビットパラレルに5MHzで転送するとすれば、この転送
に40μsec、さらに加えてこれら画像データをセグメン
ト側駆動部200に格納する時間を合わせたものである。因に、本ルーチンBLOCKは主にブロック消去を行うた
めのものであり、ブロック消去は画像データを必要とし
ないにもかかわらず、本ルーチンで画像データの転送を
行っているのは、次のラインアクセス用のデータ転送を
行っているからである。あるいは、ここで画像データを
転送せずに、同等の時間だけプログラムを実行しないよ
うにしてもよい。 S317: ブロック消去を開始する（時点）。これにより１水
平走査期間（1H）で１ブロック、すなわち、例えば走査
線20本をアクセスし、かかるブロックを全「白」とす
る。これら駆動は、前述したように、全「白」の画像デ
ータを受け取って行われるのではなく、所定のブロック
消去波形を設定して行うものである。また、第48図（Ａ）から明らかなように、このブロッ
ク消去開始時点（時点）で、有効表示領域104では、
前ブロックの最終ライン書込みが終了したか、あるいは
垂直帰線期間が終了したかのいずれかである。 S319: １水平走査期間のプログラム上での調整を行う。すな
わち、既に述べたように、有効表示領域104でのアクセ
ス時間は、FLC表示素子の温度変動に伴って変化するよ
うにしたものであるから、これら有効表示領域104にお
ける１水平走査期間の長さに合せて、プログラム実行時
間の調整を行うようにする。具体的手法としては、制御部500内のタイマTMR1が、
自己の有するクロックで、例えばアドレスデータが転送
されてプログラムが起動した時点（時点）から計時を
行い、所定の時間が経路した時点で制御部500内のCPU50
1に内部割り込み要求IRQ3を発した次のプログラムルー
チンへ分岐するようにしたものである。ここで、所定時間の決め方は、前記（5.2.1）のステ
ップS209で述べたように、温度補償によって、第12図に
示すテーブルエリアCNTBには、プログラム実行時間とデ
ィレイ時間とを合せたものがカウント数のデータとして
格納されており、タイマTMR1は、自身のクロックのカウ
ント数とCNTBの内容とを比較して、所定値を計数したと
きに、内部割り込み要求IRQ3を発生するようにしてい
る。所定時間が経路した時点で、IRQ3の発生によってプロ
グラム実行はLINEルーチンへ分岐する（時点）。第45図（Ｃ）は、LINEルーチンのフローチャートを示
しており、本ルーチンはBLOCKルーチンの続きとして、
あるいは直線BSTARTルーチンからの続きとして起動され
るものである。以下ではBLOCKルーチンの続きとして説
明を行い、また各ステップの説明において、既に述べた
のと同様の処理については詳述を省略する。 S321: IRQ3によってLINEルーチンが起動されると（時点
）、アドレス変換および設定を行う。 S323: 駆動モードをブロックアクセスモードのライン書込み
とする。すなわち、データ出力部600のレジスタ部630内
のレジスタDMにこの旨を示すデータを設定する。 S325: 動作開始時間の同期をとる。 S327: 画像データ転送終了までの時間調整を行う。ここで
は、先のBLOCKルーチンで画像データの転送がなされて
いれば、データ転送を行う必要はなくプログラム上同等
の時間を無実行で経過すればよい。 S329: ラインアクセスを開始する（時点）。この時点でブ
ロック消去は終了する。転送された１走査線分の画像デ
ータによって、ブロック先頭ラインの１走査線分の情報
の書込みすなわち表示を行う。 S331: １水平走査時間の調整を行う（時点）。 S333,S335 Busyを“OFF"として（時点）、割り込み要求▲
▼が来るのを待ち、この間、プログラムの実行はな
されない。アドレスデータが転送されてくると（時点）、割り
込み要求▲▼が発生し（時点）、BSTARTルー
チンが開始される（時点）。以下、BSTARTルーチンの
次にLINEルーチンが実行され、ブロックの第２の走査線
の書込みが行われる。以上のように、BSTARTルーチンお
よびLINEルーチンを繰り返し実行することによってブロ
ック全ての走査線の書込みを終了し、次のブロックの消
去およびラインの書込みを行うようにする。上述の処理を経て、有効表示領域104の最終ラインを
示すアドレスデータが転送されてきたとき、第45図
（Ｄ）のフローチャートおよび第48図（Ｂ）のタイムチ
ャートで示されるような処理が起動される。すなわち、有効表示領域104の最終ラインである旨を
示すアドレスデータが転送されてくると（第48図（Ｂ）
の時点：以下番号のみを記す）、割り込み要求▲
▼が発生し（時点）、既述したBSTARTルーチンが
起動される（時点）。ここでは、アドレスデータが有
効表示領域104の最終ラインを示すものであるから、本
ルーチンの後には、第45図（Ｄ）で示すFLINEルーチン
が起動される（時点）。以下、第45図（Ｄ）を主に、および第48図（Ｂ）を参
照してFLINEルーチンの各ステップ毎に説明を行う。な
お、既述したのと同様の処理については、その詳述は省
く。 S336,S337,S339,S341,S343: Busyを“ON"とし、アドレス変換および設定を行い、
駆動モードをブロックアクセスモードのライン書込みと
し、動作開始時間の同期をとる。さらに、画像データ転
送終了までの時間調整を行う。 S345: 最終ラインの書込みを開始する（時点）。この時点
で、有効表示領域104の最後から２番目のライン書込み
が終了する。 S347: 有効表示領域104の最終ライン書込みが終了したか否
かを判断する。終了した場合は、次のステップS349へ進
む。この判断は有効表示領域104の最終ラインをアクセ
スするときに限って行われるものであり、これ以外のア
クセスの場合は、アクセス開始の時点を、監視している
だけである。 S349: 本ステップでは、次のステップで行われる枠駆動のた
めの波形制御データをデータ出力部600のレジスタ部630
に設定して、データを更新する。なお、枠駆動系統等を
独立に設定すればデータを更新せずに枠駆動を行うこと
も可能である。因に、第42図等で示され、あるいは既述したINITルー
チンにおいては、波形データ設定と共に、枠駆動用電圧
値の設定を行っているが、本ステップのように垂直帰線
期間に行われる枠駆動では、先にINITルーチンで温度補
償されて得られた駆動電圧値を、基準として用いてい
る。 S351,S353 枠106の駆動およびA/D変換を開始する（時点）。こ
の時点から垂直帰線期間が始まる。また、A/D変換終了
と同時に、A/D変換された温度データを基に、駆動電圧
値，システムクロック，ディレイタイムデータを得る。
すなわち温度補償データの更新を行う。なお、ステップS351の枠駆動では枠106の一部のみ
（横枠）が駆動されて全「白」となるのであって、残余
の部分（縦枠）については、後に行われる有効表示領域
104の駆動時に、それと並行して行われるものであるこ
とは、既にINITルーチンの説明において述べたことであ
る。しかし、これら枠106の駆動系統を、有効表示領域1
04の駆動系統と独立なものとすれば、枠106の駆動を一
度に行うことも可能である。また、枠106を、電気的駆動を行って形成することに
よって、有効表示領域104外の画質を良好なものにする
ものとしてきたが、枠106を機械的に、あるいは、塗装
等によって被覆することにより、有効表示領域104外の
画質を考慮せずにすむようにしてもよいことは勿論のこ
とである。 S355,S357: Busy信号を“OFF"として、割り込み要求▲▼
を待つ（時点）。以上のようにして、有効表示領域104の最終走査線の
書込み、およびその直後の垂直帰線期間での枠駆動，温
度補償等を行う。その後、アドレスデータ、すなわち有効表示領域104
の最上位走査線のアドレスデータをが転送されてくると
（時点）、割り込み要求▲▼が発生し（時点
）、BSTARTルーチンの実行が開始される（時点）。
以下、順次、１ブロック毎の消去およびライン書込みが
行われる。（5.2.3）ラインアクセス一方、前述した、所定の初期制御（INITルーチン）の
後で、割り込み要求▲▼によって起動されるラ
インアクセス表示制御について、第46図（Ａ）〜
（Ｌ），第49図（Ａ）〜（Ｄ）を参照して説明する。第46図（Ａ）〜（Ｌ）は、それぞれ制御部500のROM50
3に、第12図で示す形態で格納された表示制御にかかる
プログラムのフローチャートであり、ラインアクセス表
示制御の各段階でそれぞれ起動される。第49図（Ａ）〜（Ｄ）は、かかる表示制御のタイムチ
ャートを示す。本例のラインアクセスが、先のブロックアクセスと主
に異なる点はブロック消去が無いことであり、予め走査
線等の消去を行わず、１走査線毎に情報の更新、すなわ
ち表示を行うものである。また、ラインアクセスでのラ
イン書込みはライン如およびフレーム毎、さらには１水
平走査期間内で駆動波形の極性を反転させて行う。以
下、先のブロックアクセス表示制御における処理と同等
のものについては、その詳述を省略して説明する。 Busy信号を“OFF"として（第49図（Ａ）あるいは
（Ｃ）の時点：以下数字のみ記す）、待機状態にあっ
た制御部500は、アドレスデータが転送されてきた（時
点）ことにより発生する割り込み要求▲▼
（時点）によって、第46図（Ａ）で示すLSTROルーチ
ンを起動する（時点）。このLSTROルーチンは、Ａ波
形に対応したLSTRAO、Ｎ波形に対応したLSTRNOあるいは
Ｃ波形に対応したLSTRCOのいずれかであり、前述したよ
うにFLCの温度に応じて選択される。このうちLSTRAOお
よびLSTRCOルーチン以降によって実行されるFLC駆動で
は駆動波形が１水平走査期間内で極性反転し、この反転
波形とノーマル波形およびその間の駆動休止期間によっ
てＡ波形あるいはＣ波形が形成される。以下の記述では、波形に対応してルーチン名に挿入さ
れた文字A,NあるいはＣを省略して記述する場合もあ
る。以下、第46図（Ａ）を参照して、LSTROルーチンでの
表示制御の説明を行う。 S401: アドレスデータを読み込む。 S402: 読み込んだアドレスデータが、有効表示領域104の最
終走査線のものかどうかを判断する。最終走査線のデー
タであれば、ステップS404のFLLNOルーチンへ分岐し、
それ以外のデータであればLLNOルーチンへ分岐する。以下、LLNOルーチンにかかる表示制御について、LLNA
OあるいはLLNCOの場合について第46図（Ｃ）および第49
図（Ａ）を参照して説明する。 S410,S411,S413: Busy信号を“ON"（時点）として、アドレス変換お
よび設定を行う。また、駆動モードをラインアクセスと
する。 S414,S415: 動作開始時間の同期、および画像データ転送終了まで
の時間調整を行う。 S416: ここで、前半部の反転波形を設定する。すなわち、コ
モンライン駆動におけるＡ波形あるいはＣ波形の反転波
形データをレジスタの内容とする。 S417: レジスタREG2の波形データをデータ出力部600のレジ
スタCC1および2,SC1および２に出力することによって、
１水平走査期間前半の反転波形によるラインアクセスを
開始する（時点）。 S418: １水平走査期間の時間調整を行う（時点）。ここで
は１水平走査期間前半での反転波形によるラインアクセ
スと後述される後半でのノーマル波形によるラインアク
セスとの間に設定される駆動休止期間を形成する。これ
はタイマTMR1のレジスタCNTBおよびCNTLのヂレイタイム
データを用いて行うものであり、本例においては１つの
CNTBおよび４つのCNTLのディイレイタイムデータを用い
て休止期間を形成する。 S419,S421,S422,S423 ここでは、前述したステップS411,S413,S414,S415と
同様の処理を実行するが、ステップS423の時間調整処理
は、既にデータ転送は終わっているからステップS415の
処理と同等の時間無実行とする。 S424: ステップS416の処理と同様にして、ここでは後半部の
ノーマル波形を設定する。すなわち、Ａ波形あるいはＣ
波形のノーマル波形データをレジスタREG2の内容とす
る。 S425: ステップS417の処理と同様にして、１水平走査期間後
半のノーマル波形によるラインアクセスを開始する（時
点）。ステップS417および本ステップの処理によって、合成
波形による書込みは１水平走査期間の休止部をはさんだ
前半あるいは後半のいずれかで行われる。 S426: １水平走査期間の調整をするための所定の時間待機
し、内部割込み要求IRQ3の発生によって（時点）、再
びプログラムを起動して、実行はLINVA0あるいはLINVC0
ルーチンへ進む。以下、第46図（Ｉ）および第49図（Ａ）を参照してLI
NVA0およびLINVC0ルーチンを説明する。 S430,S431: Busy信号を“OFF"として（時点）、割り込み要求▲
▼を待つ。 S432,S433,S434: アドレスデータが転送されて（時点）、割り込み要
求▲▼が発生すると（時点）、ラインカウン
タLCNTが０か否かを判断し、肯定判断であればステップ
S433へ進みラインカウンタLCNTをリセットし、LSTRA1あ
るいはLSTRC1ルーチンへ進む。否定判断のときはステップS434へ進み、ラインカウン
タLCNTの内容を１ディクリメントしLSTRA0あるいはLSTR
C0へ戻る。 LSTR0ルーチンのステップS402で、転送されたアドレ
スデータが有効表示領域104の最終走査線のものである
と判断されたとき、処理はFLLN0ルーチンへ分岐する。以下、第46図（Ｅ）および第49図（Ｂ）を参照して、
FLLN0ルーチンの表示制御を説明する。 S440,S441,S443: Busy信号を“ON"（第49図（Ｂ）の時点：以下数字
のみ記す）とし、アドレス変換および設定を行う。ま
た、駆動モードをラインアクセスする。 S444,S445: 駆動開始時間の同期、および画像データ転送終了まで
の時間調整を行う。 S446: 前述したステップS416と同様にして前半部の反転波形
を設定する。 S447: 前述したステップS417と同様にして１水平走査期間前
半の反転波形によるラインアクセスを開始する（時点
）。 S448: １水平走査期間の時間調整を行う（時点）。ここで
はステップS418にて前述したように駆動休止期間を形成
する。 S449,S451,S452,S453: 前述したステップS441,S443,S444,S445と同様の処理
を実行するが、ステップS453の時間調整処理は、既にデ
ータ転送は終わっているからステップS445の処理と同等
の時間無実行とする。 S454: ステップS446の処理と同様にして、ここでは後半部の
ノーマル波形を設定する。 S455: ステップS447の処理と同様にして、１水平走査期間後
半のノーマル波形によるラインアクセスを開始する（時
点）。 S456: 有効表示領域104の最終ラインの書き込みが終了した
か否かを判断する。終了した場合は、次のステップS457
へ進む。 S457: 本ステップでは、次のステップで行われる枠駆動のた
めの波形制御データを設定する。 S458,S459: 枠106の駆動およびA/D変換を開始する（時点）。こ
の時点で、有効表示領域104の最終走査線の書き込みが
終了している。A/D変換終了と同時に、温度補償データ
の更新を行う。ステップS459の処理を終了するとプログラム実行はFI
NVA0あるいはFINVC0ルーチンへ進む。以下、第46図（Ｋ）および第49図（Ｂ）を参照してFI
NVA0あるいはFINVC0ルーチンを説明する。 S460,S461: Busy信号を“OFF"として、割り込み要求▲▼
を待つ（時点）。 S462: アドレスデータが転送され（時点）、割り込み要求
▲▼が発生すると（時点）、制御ルーチンを
変更するか否かの判断を行う。すなわち、先の最終走査
線アクセス後に行った温度補償の温度データを基に波形
認識レジスタCXの内容を演算して、今までのCXの内容と
比較する。この比較で異なっていれば、制御ルーチンを
変更するため第41図にて前述したステップS104へ戻り、
ステップS105で新たな波形に応じたいずれかのルーチン
を選択する。異なっていなければステップS463へ進む。このようにラインアクセスによるFLC表示制御では、F
LCの温度状態を検出したときにそれまでの温度範囲と変
化していた場合、駆動波形を変更することによってより
適切な表示制御を行おうとするものである。 S463,S464,S465: ここではフレームカウンタFCNTが０か否かを判断す
る。肯定判断であればステップS464へ進みフレームカウ
ンタおよびラインカウンタをリセットしLSTR1ルーチン
へ進む。このLSTR1ルーチンおよびこれに後続するルーチンは
第46図（Ｂ）にその全体を示すように、これまで説明し
てきて第46図（Ａ）にその全体を示すLSTR0ルーチンお
よびこれに後続するルーチンとほぼ同様のルーチンであ
り、異なる点はLSTR0ルーチンによるラインアクセスが
ラインアクセスの前半を反転波形で、後半をノーマル波
形でアクセスするのに対して前半をノーマル波形で、後
半を反転波形でアクセスすることである。LSTR1ルーチ
ンに後続するルーチンLLN1,FLLN1,LINV1およびFINV1を
第46図（Ｇ），第46図（Ｈ），第46図（Ｊ）および第46
図（Ｌ）にそれぞれ示してその説明を省略する。以上述べたことにより、例えばフレームカウンタFCNT
およびラインカウンタLCNTの値を１にセットすれば最初
にラインカウンタLCNTの値を１にセットすれば最初にア
クセスする走査線が１水平走査期間の前半で書込みが行
われるとすると、次の走査線は前半に書込みが行われ、
以下、順次交互に前半あるいは後半で書込みが行われて
最終走査線まで行く。そして、次のサイクルでは、前の
サイクルにおいて前半で書込みが行われた走査線は後半
で、前のサイクルにおいて後半で書込みが行われた走査
線は前半でそれぞれ書込みが行われる。なお、Ｎ波形によるラインアクセスでは１水平走査期
間内で波形の極性反転は行わない。しかし、上述したよ
うにフレームカウンタFCNTおよびラインカウンタLCNTの
値を適切にセットすることによりその値に応じたフレー
ム毎およびライン毎に波形の極性反転を行う。以下、Ｎ波形に係る表示制御を第46図（Ｄ）および
（Ｆ）、第49図（Ｃ）および（Ｄ）を参照しながら説明
する。今までに説明してきたルーチンと異なるルーチン
はLLNN0および１とFLLNN0およびFLLNN1であり、LLNN0お
よび１ルーチンは、 S470,S471,S474,S475: これらの処理は前述したのと同様の処理であり、すな
わちBusy信号を“ON"とし（時点）、アドレス変換お
よび設定を行う。次に駆動モードをラインアクセスと
し、動作開始時間の同期をとる。また画像データ転送終
了までの時間調整を行う。 S475−1: ここでは波形の設定を行う。すなわちＮ波形データを
レジスタの内容とする。ただし、LLNN0ルーチンにおい
ては設定する波形データはノーマル波形データであり、
LNN1ルーチンでは反転波形データである。 S476: レジスタの波形データをデータ出力部600のレジスタC
C1および2,SC1および２に出力することによって、ノー
マル波形あるいは反転波形でのラインアクセスを開始す
る（時点）。 S477: １水平走査期間の調整を行う。以上述べた処理の後、プログラム実行はLINVN0あるい
はLINVN1ルーチンへ進む。これらのルーチンは前述した
LINVA0あるいはLINVA1と同一なのでその説明は省略す
る。以上のルーチンによって１ラインのＮ波形によるアク
セスを行い、順次ラインアクセスを繰り返し最終ライン
へ行くとFLLNN0あるいはFLLNN1ルーチンが起動される。以下、第46図（Ｆ）および第49図（Ｄ）を参照してか
かるルーチンについて説明する。 S480,S481,S483,S484,S485: これらの処理は前述したのと同様の処理であり、すな
わちBusy信号を“ON"とし（時点）、アドレス変換お
よび設定を行う。次に駆動モードをラインアクセスと
し、動作開始時間の同期をとる。また画像データ転送終
了までの時間調整を行う。 S485−1: ステップS475−１にて前述したのと同様に波形の設定
を行う。ただしFLLNN0ルーチンにおいては設定する波形
データはノーマル波形データであり、FLLNN1ルーチンで
は反転波形データである。 S486: ステップS476にて前述したのと同様に、ノーマル波形
あるいは反転波形でのラインアクセスを開始する（時点
）。 S487,S488,S489,S490: これらのステップでは、まず有効表示領域104の最終
ラインの書込みが終了したか否かを判断し、終了したら
次のステップで枠駆動のための波形制御データを設定す
る。次に、枠106の駆動およびA/D変換を開始する（時点
）。A/D変換終了と同時に、温度補償データの更新を
行い、FINVN0あるいはFINVN1ルーチンへ進む。 FINVN0およびFINVN1ルーチンは第46図（Ｋ）および第
46図（Ｌ）にて前述したルーチンと同一であるのでその
説明は省略する。（5.2.4）電源オフワードプロセッサ本体１の操作者が、キー等によって
電源を切る操作を行ったとすると、このとき、電源オフ
時の表示制御にかかるPWOFFルーチンが起動される。以下、第43図に示すタイムチャート、および第47図の
フローチャートを参照して、かかる表示制御について説
明する。操作者が、電源を切るためにキー等の操作を行ったと
き、ワードプロセッサ本体１から制御部500へ▲
▼信号が送出され、これにより制御部500のCPU501
には、ノンマスカブル割り込み要求NMIがかかり、PWOFF
ルーチンが起動される。この割り込み要求NMIは無条件
割り込みであり、制御部500がどのような処理を行って
いたとしも、直ちに以下に示す処理が開始される。すな
わち、 S501: Busy信号を“ON"とし、同時にLight信号を“OFF"とす
る（第43図の時点：以下数字のみ記す）。 S503: 動作開始時間の同期をとる。これは既述したのと同様
の処理である。 S505: 有効表示領域104の駆動を開始する（時点）。この
駆動は、INITルーチンにおけるものと同様、１水平走査
期間で有効表示領域104の１ブロックを各々消去するも
のである。かかる駆動によって領域104の全領域を
「白」とし、その画質を良好にして次回の表示に備える
ものである。 S507: １水平走査期間の調整を行う。この処理も既述したも
のと同様である。 S509: 上記、ステップS503,S505およびS507は１ブロックの
消去の都度行われる処理であるから、本ステップにおい
ては、全ブロック、すなわち有効表示領域104の全ての
消去が終了したか否かを判断する。 S511: ステップS509で終了したものと判断されたとき（時点
）、パワーステイタス（P ON/OFF）信号を“OFF"と
し、同時にBusy信号も“OFF"とする（時点）。上記P
ON/OFF信号の“OFF"によって、ワードプロセッサ本体１
を含む表示装置全体の電源が遮断される（時点）。（６）実施例の効果以上のような実施例によれば、以下の如き効果が得ら
れる。（6.1）枠形成の効果 FLC素子で表示装置を構成した場合において、表示画
面102上の有効表示領域104外に枠部106を設けたことに
より、有効表示領域104外の領域に対応したFLC素子の状
態が不安定となることにより生じる表示画面102の美観
の低下を予防できるのみならず、有効表示領域104の明
示が困難となったり、操作者に錯覚を起こさせる事態も
防止できる。特に本例のように枠部106に対応させて枠用の電極を
配置し、電気的に枠形成を行った場合には、表示画面10
2上に金属，プラスチック等機械的部材を枠として載置
したり、あるいは塗装等を施したりすることにより言わ
ば機械的に有効表示領域104の区画を行う場合に比し
て、機械的な配置位置の調整は不要となり、また表示装
置の取扱位置によっては機械的部材の載置により起り得
る死角の発生も生じない。さらに、有効表示領域104上
表示データの背景の色と同色もしくは異色に枠形成を行
うこともできるようになるなど、枠形成時の柔軟性も向
上する。（6.2）温度補償の効果有効表示領域104および枠部106に対応したFLC素子の
駆動エネルギ（電圧およびパルス幅）を、書込みタイミ
ングの直前に温度に応じて補償するようにしたので、温
度条件によらず安定した駆動が可能となり、FLC素子を
用いた表示装置の表示の信頼性を向上できる。特に本例のように、補償データの更新を垂直帰線期間
に行うことによって、効率の高い表示処理が可能となる
と共に、温度データの検出指令すなわちA/D変換部950の
駆動指令に応じ横枠の駆動もなされるようにしたことに
よって表示処理効率を一層向上できることになる。（6.3）画像データ入力に応動させた制御の効果ホスト装置からの画像データの入力を待機する手段を
設け、その入力に応じて動作の開始を行うようにしたの
で、記憶性を有さない表示素子を用いた表示器に対して
と同様の、表示内容の変更の有無に関わらず連続して行
うリフレッシュ駆動が可能であるのみならず、表示内容
の変更が生じたときにのみ表示データを更新するような
不連続の駆動も可能となる。リフレッシュ駆動が可能で
ある結果、既存のホスト装置の仕様更新を殆ど必要とし
ないことになる。また不連続の駆動を可能とした結果、
消費電力の低減化も可能となり、さらにホスト装置とし
ては画面更新の必要が生じたときにのみデータを送出す
れば足りるので、ホスト側のソフトウエアあるいはハー
ドウエア上の負担を軽減できることになる。また、１単位（例えば１ライン分）の画像データの入
力に応じてホスト装置に対しビジー信号を送出するよう
にしたので、この後種々の設定等を行うことができるよ
うになる。この場合、ホスト装置にはビジー信号を受付
けて画像データの転送を待機する機能を付加すれば足り
る。さらに本例においては、ホスト装置たるワードプロセ
ッサ本体１から画像データに付加して供給される実アド
レスデータの入力の有無に応じて動作の開始／停止を行
うとともに、その実アドレスデータに基づいてアクセス
すべきブロックまたはラインを認識することにより部分
書換えも可能となり、さらにはリフレッシュ駆動時にお
ける温度補償データの更新も垂直帰線期間に可能とな
る。（6.4）表示器駆動部配設の効果 FLC素子で構成した表示器100に設けた電極（コモンco
m,セグメントラインseg,枠用コモンラインFcom,枠用セ
グメントラインFseg）に対して複数の電圧供給ラインお
よびそれぞれの供給ラインと電極とを接続／遮断するス
イッチを設けると共に、スイッチの切換え設定を波形デ
ータの供給に応じて行う手段（コモン側駆動部300,セグ
メント側駆動部200,枠駆動部700）を設けたので、波形
データの内容によって種々の駆動波形で適切に電極を駆
動できることになる。また、実施例では制御の過程において適宜波形データ
を変更して供給可能としたので、ブロック消去，画像形
成，枠形成，画面クリア等における駆動を適切な波形に
より行うことができるようになり、画質も向上できる。（6.5）画面強制クリアの効果電源の投入および遮断に際してFLC素子で構成した表
示器100の表示画面102をクリアするようにしたので、表
示画面102を表示画面102を見て明澄にした状態で使用開
始したり、電源の遮断を容易に認識できるようになる。特に、実施例では電源投入／遮断時にホスト装置側よ
りクリア用のデータ（例えば前白データ）の供給を受け
なくても自らクリアを行うことができるようにしたの
で、ホスト装置の負担の軽減およびクリアの高速化を達
成できる。また、画面のクリアを自ら行うことができる構成は、
例えば動作中において画面クリアを行う場合にホスト装
置より全白データを受けるのではなく、単にその旨の指
令のみを受け、これに応じて自らクリアするように制御
を行うことにも有効に適用できる。（6.6）電源コントローラ配設の効果 FLC素子で構成した表示器100に設けた電極（ラインco
m,seg,Fcom,Fseg）に印加する電圧の値を変更可能とし
たので、温度条件や駆動条件に応じて最適の値の電圧を
電極に供給できるようになる。特に、実施例では、コモン側のラインcom,Fcomに対し
て＋，−および基準電位の３値の電圧を、セグメント側
のラインseg,Fsegに対しても同様に３値の電圧を印加可
能とし、計５種のそれぞれ異なった値の電圧を発生可能
とした。また、１つの値（VC）を固定とし、他の各値の
相対比を予め設定できるようになし、さらに一部の出力
電圧を用いて他の出力電圧が定まるようにしたことによ
り、一部の出力電圧の変更に応じて計５値の電圧が発生
できるので、温度条件等に応じた適切な電圧値の調整も
容易となる。加えて、コモン側駆動エレメントに用いるICは高い耐
圧性が要求されるのに対し、セグメント側駆動エレメン
トに用いるICには高い動作速度が要求されるが、本例の
ように１つの電圧を固定とし、それに対する相対比を保
ったまま電圧変更を行うようにすれば、両者の仕様を統
一でき、製造工程も簡略化できる。（6.7）波形変更および反転駆動の効果ラインアクセスモードにおいて、通常使用される温度
範囲を分割し、それぞれの分割された温度範囲において
適切な駆動波形を規定するとともに、それぞれの駆動波
形に対しても温度に応じてパルス幅および電圧の調整を
行うようにしたので、動作特性の平均化を図ることがで
きた。また、ライン内反転を行った結果、その１ラインでの
駆動エネルギの総計を０とできるので、FLC素子の安定
状態を確保できる。さらに、MH反転を行った結果、隣り合った１ラインあ
るいは数ライン同士が逆相で駆動されることになり、操
作者が表示画面上にうねりを感じることを防止できた。加えて、フレーム反転を行った結果、コモンラインと
セグメントラインの交叉点について同色のデータが書込
まれるタイミングがずれることになる。例えば、第31図
（Ａ）と第33図（Ａ）とを比較すると、前者では白デー
タが前中半部で、後者では後半部で書込まれるし、また
第37図のsegm＋com n−１の点に着目すれば、1Fでは白
データが前半部で、2Fでは後半部で書込まれる。この結
果、前半部で書いたときのFLC素子の閾値特性と後半部
で書いたときの閾値特性とが合成されることになり、Ｖ
−ΔＴ曲線上の動作点が広がり、マージンが得られるこ
とになる。（７）変形例（7.1）枠106の構成実施例においては、枠106を電気的に形成するように
したが、本発明は、これに限られず、例えば表示画面10
2の枠106に相当する部分をプラスチック等の機械的手
段、あるいは塗装等によって被覆するようになし、有効
表示領域104外の部分の画質を考慮せず済むようにする
ことも可能である。また、電気的駆動によって枠駆動す
る場合でも、枠駆動系統を独立に設ければ、一度に枠駆
動を行うことも可能である。さらに、電気的駆動によっ
て枠形成を行う場合には、上例のように背景色と同色に
するのみならず、データ色と同色とするようにしてもよ
い。さらに、上例では枠用透明電極150,151を駆動部200,3
00と独立に設けた枠駆動部700により駆動するようにし
たが、その双方あるいはいずれか一方に対してエレメン
ト210,310と同様のもしくは同一の駆動エレメントを設
け、駆動部200,300の駆動制御の一部として駆動制御を
行うようにしてもよい。（7.2）温度補償のタイミングおよび部分書き換え上記実施例において、温度補償は垂直帰線期間内に行
うものであった。これは、アドレスデータおよび画像デ
ータが周期的かつ連続的（リフレッシュモードで）転送
されてくることを前提としていたために可能なことであ
った。しかしながら、温度補償のタイミングは上例に限
られず適当な時期に定めることができ、例えば特定部分
のアドレスデータが間欠的に（部分書き換えモードで）
転送されてくる場合には、垂直帰線期間なるものが存在
せず、従って上例の表示制御では温度補償が行われず、
その表示制御が不適当なものとなってしまう恐れがあ
る。そこで、部分書き換えモードの駆動を行う場合には、
一定周期で温度補償を行うようにするのが望ましい。そ
のために、例えば、制御部500の有するタイマで時計を
計測し、一定周期で内部割り込み要求をかけてBusy信号
を“ON"とした後に温度補償を行うようにすれば良い。なお、部分書き換えモードの駆動を可能にするために
は、上記実施例でのワードプロセッサの機能に加えて、
特定部分のアドレスデータおよび画像データを転送する
機能を有するものとすれば良い。あるいはアドレスデー
タを上記実施例のようにリフレッシュモードで転送する
場合でも、アドレスデータの後の画像データの有無でか
かる表示制御を起動するか否かを判断するような構成に
よっても可能である。さらに、温度補償は上例のようにテーブル方式とする
ことなく、適宜の演算により行うようにしてもよい。（7.3）１水平走査期間および駆動電圧値第９図に示したような温度範囲と、それに対応した周
波数（すなわち１水平走査期間）および駆動電圧値との
関係は、これに限られたものではなく、例えば、温度範
囲をより狭いものとし、これと対応して周波数および駆
動電圧値を適切に設定すれば、きめ細かな温度補償が可
能になる。（7.4）波形の設定上記実施例では、ブロックアクセスモードにおいて、
画像形成用の波形データはレジスタ630に１度設定する
と、その波形データを更新することはなかったが、上例
の装置構成によっても、表示制御の適当な段階で波形や
1H分割数の制御データの更新ができることは明らかであ
る。これにより、様々な駆動条件に対応した駆動波形を
発生できる。また、ブロックアクセスモードにおいても上例のよう
に駆動条件に応じて波形データを選択するのみならず温
度に応じて波形データを変更し、適宜の波形を得るよう
にすることも可能である。この場合には、例えば第12図
における領域EA00H〜にEE00H〜他の設定データと同様に
して温度に対応したΔＴの規定データを格納しておき、
上述のラインアクセスモードと同様の処理手順と同様に
して波形データの変更設定を行えばよい。また、波形デ
ータの変更を任意に行えるようにして、最適の波形を定
めるために本装置を用いることもできる。さらに、上例では波形データの変更は温度に応じて用
いるプログラムにおいて設定するようにしたが、ジャン
ピングテーブルを用いた読出しにより設定するようにし
てもよい。加えて、上例ではライン内反転を含む波形について1H
^*の休止期間を設けたが、この休止期間は適切な時間を
定めることができるし、このような休止期間を定めるこ
とができるし、このような休止期間を設けない場合には
ノーマル波形と反転波形とが融合し、新規な波形を生成
することができる。例えば第34図（Ａ）の例において休
止期間を設けなければ、最初の２ΔＴの期間でV1、次の
３ΔＴの期間でV2、最後の１ΔＴでV1をとる波形を生成
できる。すなわち、任意波形を組合せて光学応答性の異
なる他の任意波形を生成できることになる。さらに加え
て、駆動波形は上例のものにのみ限られず、ライン内反
転を含むものにあっても任意波形を設定できるのは言う
までもない。（7.5）ブロックアクセスあるいはラインアクセスの
選択ブロックアクセスあるいはラインアクセスの選択、す
なわち割り込み要求▲▼あるいは▲▼
の選択は、上記実施例において、操作者によって、その
使用形態や書き込むデータの形態に応じて行われるもの
とした。これは、例えば、表示画面102での１ブロック
の大きさは表示される文字列の大きさに相当するもので
あり、かつ書き込むデータが文字，数字等のみであった
ならば、文字列毎の取り扱いができるという理由でブロ
ックアクセスが有効なものとなる。一方、表示される画像が、種々の異なった大きさの記
号，図形パタン等であれば、ブロックの大きさを越えた
表示や書き換えを行わなければならないから、ラインア
クセスがより適切なものとなる。（7.6）走査線数上記実施例では、１ブロックあたりの走査線数を20本
とし、有効表示領域全体で400本としたが、これに限ら
ず、FLC表示素子を用いた本例にあっては、走査線の数
を増すことによる選択時間／ラインの減少はありえない
から、走査線の数を増して、表示画面のより高精細，大
画面化も可能である。（7.7）有効表示領域104の消去表示画面を初期状態にするために、有効表示領域104
の消去は、電源オン／オフ時に自動的に、すなわちワー
ドプロセッサ本体１から全「白」データを受け取らずに
行うものであった。しかし、画面クリアはオンまたはオ
フ時のいずれか一方でもよいのは勿論である。またブロ
ックアクセスやラインアクセスの表示制御の中でも、有
効表示領域全体を消去する必要が生じたとき、転送され
るデータによらずに消去を行うようにすることもでき
る。そのために、例えば、ワードプロセッサ本体１の有す
るキー等の操作によって、無条件割り込み等の制御信号
を送出し、これによって制御部500は有効表示領域104の
消去を行うようにすればよい。（7.8）温度センサ40の位置温度センサ400は、予め実験等で求められたFLC温度分
布に基づいて、分布温度を代表するような位置に適切に
配設されるものであるが、より温度検出を精確なものと
するために、複数の温度センサを用いるようにしてもよ
い。（7.9）表示器100,表示制御装置50,およびワードプロ
セッサ本体１ワードプロセッサ本体１と制御装置50との間で授受さ
れる信号の形態，例えば信号Ｄ（信号A/，画像デー
タ，実アドレスデータを含む）の形態は上例に限られ
ず、適宜のものであってもよいのは勿論である。また、上記実施例では、ワードプロセッサに係る表示
器および表示制御系を例にとって説明を行ったが、本発
明は上例に限られず、例えばコンピュータ端末のディス
プレイやテレビジョンにも適用できるのは勿論である。また、FLC表示素子が記憶性を有するという性質を有
効に利用したものとして、既存のテレビジョンで考えら
れるより、より大きな画面を用いた表示装置の構成も可
能である。さらに、本発明は、静止画像やあるいは画面更新頻度
の比較的少なく画像の表示を行う場合に適用して有効で
ある。例えば文字放送やインフォメーションサービス等
の受像機、あるいは時計の文字盤や各種機器のメッセー
ジ表示部における７セグメント等の表示器に適用した場
合には、画面の変更が生じたときに駆動を行えばよいこ
とから、省電力化に寄与する処大である。これらの場合、画面を変更時にすべて更新してもよ
く、部分更新があった場合に上述の部分書換えと同様に
してその部分のみを更新してもよい。また、これらの場
合、温度補償は定周期割込みで行えばよく、かくするこ
とにより次に更新される画面は駆動補償がなされたもの
となる。画面更新の周期が長い場合や部分書換えを行う
装置の場合には、温度補償を行ったときにそのと表示中
のデータ全体を、例えばVRAM等から再出力させて書換え
てもよい。これによれば、画面全体にわたり、常に均質
で良好な表示状態を保持できる。［発明の効果］以上説明したように、本発明によれば、１駆動期間内
において走査電極に加えられる波形が反転し、また、１
駆動期間毎に波形が反転する。これにより、走査電極および信号電極を駆動する際の
表示素子の閾値電圧に対する電圧印加時間の依存性の影
響を軽減することが可能となるので、表示装置の適切な
駆動制御を行うことができる。

【図面の簡単な説明】第１図は本発明の一実施例に係る表示装置および制御系
の構成の一例を示すブロック図、第２図および第３図は、それぞれ、実施例に係る表示器
の一構成例を示す分解斜視図および断面図、第４図は駆動電圧と印加時間との関係を説明するための
線図、第５図（Ａ），（Ｂ）および第６図は、FLC素子の駆動
波形を説明するための波形図、第７図（Ａ）および（Ｂ）は駆動電圧とFLC素子の透過
率との関係を示す線図、第８図はFLC素子の温度と駆動電圧との関係を示す線
図、第９図は本実施例に係り、制御部の記憶領域にデータと
して格納される温度，駆動電圧および周波数の関係の一
例を説明するための線図、第10図は本実施例に係る有効表示領域のブロック区分を
示す説明図、第11図は本実施例に係る制御部の一構成例を示すブロッ
ク図、第12図は第11図示の制御部におけるメモリ空間の一構成
例を示す線図、第13図は本実施例に係るアドレス変換を説明するための
説明図、第14図は本実施例に係るライン番号とジャンピングテー
ブルとの対応づけの一例を示す説明図、第15図は本実施例における走査線の選択方法を説明する
ためのブロック図、第16図は本実施例に係るデータ出力部の構成の一例を示
すブロック図、第17図は第16図示のデータ出力部において駆動波形生成
の設定を行うための各部の信号を示す波形図、第18図は本実施例に係るA/D変換部の一構成例を示すブ
ロック図、第19図は本実施例に係るD/A変換部および電源コントロ
ーラの一構成例を示すブロック図、第20図は本実施例に係る枠駆動部の一構成例を示すブロ
ック図、第21図は本実施例に係るセグメント側駆動エレメントの
概略構成例を示すブロック図、第22図は第21図示のセグメント側駆動エレメントの詳細
な構成例を示す回路図、第23図は本実施例に係るコモン側駆動エレメントの概略
構成例を示すブロック図、第24図は第23図示のコモン側駆動エレメントの詳細な構
成例を示す回路図、第25図は表示器の駆動態様を説明するために表示器を簡
略化して示す説明図、第26図（Ａ）および（Ｂ）はブロック消去時におけるコ
モンラインおよびセグメントラインの駆動波形の一例を
説明するための波形図、第27図は第26図（Ａ）および（Ｂ）に示したコモンライ
ンおよびセグメントラインの駆動波形の合成波形を示す
波形図、第28図（Ａ）および（Ｂ）はブロックアクセスモードの
ライン書込み時におけるコモンラインおよびセグメント
ラインの駆動波形の一例を説明するための波形図、第29図（Ａ）および（Ｂ）は第28図（Ａ）および（Ｂ）
に示したコモンラインおよびセグメントラインの駆動波
形の合成波形を示す波形図、第30図（Ａ）および（Ｂ）はラインアクセスモードのラ
イン書込み時におけるコモンラインおよびセグメントラ
インの駆動波形（Ｎ波形）の一例を説明するための説明
図、第31図（Ａ）および（Ｂ）は第30図（Ａ）および（Ｂ）
に示したコモンラインおよびセグメントラインの駆動波
形の合成波形を示す波形図、第32図はＮ波形の反転波形を示す波形図、第33図（Ａ）および（Ｂ）は第32図示の波形を出力した
ときの合成波形を示す波形図、第34図（Ａ）〜（Ｅ）はラインアクセスモードの高温域
において用いるＡ波形を説明するための波形図、第35図（Ａ）〜（Ｅ）はラインアクセスモードの低温域
において用いるＣ波形を説明するための波形図、第36図はMH反転およびフレーム反転を行う場合の表示状
態を説明するための説明図、第37図はＡ波形より第36図示の駆動を行う態様を説明す
るための波形図、第38図および第39図は、それぞれ、温度とパルス幅およ
び電圧との関係を示す説明図、第40図は温度と表示応答性との関係を説明するための説
明図、第41図は本実施例に係る表示制御手順の概略構成を示す
フローチャート、第42図は本実施例に係る表示制御手順のうちの初期処理
手順の一例を示すフローチャート、第43図は第42図示の初期処理および電源オフ時の処理に
おける本実施例の動作を説明するためのタイムチャー
ト、第44図は本実施例に係り、温度データを駆動電圧データ
およびタイムデータに変換するアルゴリズムを説明する
ための説明図、第45図（Ａ）〜（Ｄ）および第46図（Ａ）〜（Ｌ）は、
それぞれ、本実施例に係るブロックアクセスモードおよ
びラインアクセスモードでの詳細な表示制御手順の一例
を示すフローチャート、第47図は本実施例に係る電源オフ時の詳細な表示制御手
順の一例を示すフローチャート、第48図（Ａ），（Ｂ）および第49図（Ａ）〜（Ｄ）は、
それぞれ、第45図（Ａ）〜（Ｄ）および第46図（Ａ）〜
（Ｌ）に示した表示制御手順による本実施例の動作を説
明するためのタイムチャート、第50図はTN液晶を説明するための模式図、第51図はSmC^*液晶を説明するための模式図、第52図はSmH^*液晶を説明するための模式図、第53図はFLC分子の構造を説明するための模式図、第54図はFLCを用いた表示素子の一例を示す模式図、第55図は本発明に適用可能なFLC表示素子の一例を示す
模式図、第56図は本発明に適用可能なマトリクス電極構造を有す
るセルの一例を示す模式図、第57図（Ａ）〜（Ｄ）および第58図（Ａ）〜（Ｄ）はFL
C素子に印加する電圧の波形を示す波形図である。１……ワードプロセッサ、50……表示制御装置本体、10
0……表示器、102……表示画面、104……有効表示領
域、106……枠、110……上部ガラス基板、112……配線
部、114,124……透明電極、115,125……取出し電極、11
6,126……絶縁膜、120……下部ガラス基板、122……配
線部、128……金属層、130……FLC封入部、132……FL
C、134……スペーサ、136……配向膜、140……シール
材、142……充填口、144……封口部材、150,151……枠
用透明電極、200……セグメント側駆動部、210……セグ
メント駆動エレメント、220……シフトレジスタ、230…
…ラッチ部、240……入力論理回路、250……制御論理
部、260……スイッチ信号出力部、270……ドライバ、30
0……コモン側駆動部、310……コモン駆動エレメント、
340……入力論理回路、345……デコーダ、350……制御
論理部、360……スイッチ信号出力部、370……ドライ
バ、380……基板、382……フレキシブルケーブル、384
……導電部材、400……温度センサ、500……制御部、50
1……CPU、503……ROM、505……RAM、507……リセット
部、509……クロック発生部、511……ハンドシェークコ
ントローラ、600……データ出力部、601……データ入力
部、603……IRQ発生部、605……DACT発生部、611……▲
▼発生部、613……FENトリガ、619……Busyゲー
ト、621……デバイスセレクタ、623……レジスタセレク
タ、625……２ビットラッチパルスゲートアレイ、630…
…レジスタ部、641……実アドレス格納制御部、643……
水平ドット数カウンタ、645……▲▼発生部、6
50……デコーダ部、661……逓倍器、663A〜663D……リ
ングカウンタ、665,669……マルチプレクサ、667……４
相リングカウンタ、671,675……マルチプレクサ部、673
……シフトレジスタ部、677……出力部、680……ゲート
アレイ、690……MR発生部、700……枠駆動部、710,715,
720,730,735,740……スイッチ、800……電源コントロー
ラ、810,820,825,830,840……可変ゲイン増幅器、900…
…D/A変換部、901……D/A変換器、950……A/D変換部、9
51……A/D変換器、FL……光源、P0RT1〜P0RT6……ポー
ト部、DDR1〜DDR6……入出力設定レジスタ、TMR1,TMR2
……タイマ、AB……アドレスバス、DB……データバス、
com……コモンライン、seg……セグメントライン、Fcom
……枠用コモンライン、Fseg……枠用セグメントライ
ン。

Claims

(57)【特許請求の範囲】１．走査電極群と信号電極群とを有し、前記走査電極群
と前記信号電極群との間に強誘電性液晶表示素子を配置
した表示装置に組合され、前記走査電極群に供給される
駆動信号が１駆動期間内に反転した波形を有し、１駆動
期間毎に反転関係にある駆動信号を供給する手段を備え
たことを特徴とする表示制御装置。