JP3062418B2 - 表示装置並びに表示システム及び表示制御方法 - Google Patents

表示装置並びに表示システム及び表示制御方法

Info

Publication number
JP3062418B2
JP3062418B2 JP7136650A JP13665095A JP3062418B2 JP 3062418 B2 JP3062418 B2 JP 3062418B2 JP 7136650 A JP7136650 A JP 7136650A JP 13665095 A JP13665095 A JP 13665095A JP 3062418 B2 JP3062418 B2 JP 3062418B2
Authority
JP
Japan
Prior art keywords
information
flcd
address
display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7136650A
Other languages
English (en)
Other versions
JPH08327980A (ja
Inventor
高司 山本
秀雄 森
和彦 村山
智之 大野
敦 水留
明雄 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7136650A priority Critical patent/JP3062418B2/ja
Priority to US08/652,684 priority patent/US6348910B1/en
Priority to EP96108797A priority patent/EP0745968A3/en
Priority to EP07105375A priority patent/EP1798717A1/en
Priority to KR1019960019528A priority patent/KR100229379B1/ko
Publication of JPH08327980A publication Critical patent/JPH08327980A/ja
Application granted granted Critical
Publication of JP3062418B2 publication Critical patent/JP3062418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は表示装置並びに表示シス
テム及び表示制御方法に関するものである。
【０００２】
【従来の技術】一般に、情報処理システム（或いは装
置）では、情報の視覚的表現機能を実現する手段として
表示装置を使用している。このような表示装置としては
ＣＲＴ表示装置が広く使われていることは周知の通りで
ある。
【０００３】ＣＲＴ表示装置では、表示装置自体では何
らの表示メモリ機能を有していないため、すべての各時
点での表示データを常時表示装置に供給し続けなければ
ならず、また、表示データの供給を停止すれば直ちにそ
の表示画面の表示は行われなかった。
【０００４】このため、ＣＲＴ表示装置における表示制
御では、情報処理装置内に設けられたビデオメモリ（以
下、ＶＲＡＭという）に対して表示する画像の書き込み
動作と、ＶＲＡＭからの表示データの読み出し動作とを
常時実行しなければならない。
【０００５】また、上述したＣＲＴの表示制御の場合、
表示情報を更新するなどのためのビデオメモリに対する
表示データの書き込みと、表示のための読み出しはそれ
ぞれ独立して行われるため、情報処理システム側のプロ
グラムでは表示タイミングを一切考慮することがなく、
任意のタイミングで所望の表示データを書き込むことが
できるという利点がある。
【０００６】しかし、一般にＣＲＴ表示装置は、その奥
行きが表示面積に比例して大きくるので、ＣＲＴ表示装
置全体の容積は大きくなるばかりである。つまり、ＣＲ
Ｔ表示装置は、設置場所、携帯性等の自由が損なわれ、
小型化という点で欠点を有する。
【０００７】
【発明が解決しようとする課題】また、従来の表示装置
は、単に表示情報を受け取って表示する機能を有するの
みであり、ホスト側への表示情報の報知内容としては、
僅かに表示装置のレディ状態を報知する信号線、表示デ
ータ受け取りタイミングを決定する受信クロック信号を
電装する信号線等が授受されるのみであり、具体的な表
示装置側の状態は検知できなかった。
【０００８】更に、表示装置においても、近年の半導体
技術の進歩により、その制御をワンチップＣＰＵや、専
用の制御チップで行う例がほとんどとなっている。そし
て、この表示装置の制御は、表示装置に備えられたＲＯ
Ｍに予め記憶された制御手順に従って行われている。そ
して、この制御手順はホスト側の仕様に従って夫々別個
に作られており、可変パラメータ等はハードウエアスイ
ッチやＲＡＭに設定することで行っていた。
【０００９】即ち、従来の表示装置はホスト側とは全く
別個に製造されており、各ホスト側の仕様の種別数だけ
の夫々専用の全く互換性の無い制御手順を備える構成で
あった。そして、この仕様が事後での変更などはほとん
ど不可能であり、表示装置の交換、あるいは該当ハード
ウエアの交換しか対処方法がなかった。また、表示装置
の各種状態を細かく知ることも不可能であった。
【００１０】
【課題を解決するための手段】本発明は上記問題点に鑑
みなされたものであり、情報供給装置側で表示装置の供
える記憶手段の内容を具体的にアクセス可能とする事に
より、情報供給装置側で表示装置のあらゆる状態に対処
することが可能とすることを目的として成されたもので
上述の目的を達成する一手段として以下の構成を備え
る。
【００１１】即ち、表示情報を供給する情報供給装置に
接続され、前記表示情報供給装置よりの表示情報および
装置での制御手順などの各種情報を記憶する記憶手段を
備え、前記情報供給装置よりの表示情報を受け取って表
示画面より可視表示させる表示装置であって、前記情報
供給装置よりの前記記憶手段読み出し位置指定情報を受
信するアドレス受信手段と、前記アドレス受信手段の受
信アドレス情報の所定一部情報により特定される記憶手
段領域特定情報および前記記憶手段領域特定情報により
特定される前記記憶手段領域属性情報よりなる記憶手段
修飾情報を複数格納する領域特定テーブルと、前記領域
特定テーブルの前記記憶手段修飾情報の前記記憶手段領
域特定情報および前記受信アドレス情報とにより前記記
憶手段記憶位置を特定する特定手段と、前記特定手段に
よる特定記憶位置に対して前記記憶領域属性情報に従っ
た前記記憶手段アクセスを行うアクセス手段とを備える
ことを特徴とする。
【００１２】そして例えば、 前記表示画面は、画像の
表示状態を保持する機能を有することを特徴とすし、更
に、前記表示画面は、強誘電性液晶表示器を備えること
を特徴とする。そして、前記表示画面はバックライトを
備え、前記バックライトよりの発光光を前記強誘電性液
晶に透過させて情報を表示するものであることを特徴と
する。
【００１３】更に例えば、前記修飾情報の記憶手段領域
属性情報は、前記記憶手段領域特定情報により特定され
る前記記憶手段領域が読み出し許可領域か、あるいは書
き込み許可領域かの属性情報を含むことを特徴とする。
又は、前記特定手段は、前記修飾情報の記憶手段領域特
定情報を前記記憶手段の記憶アドレス情報の上位アドレ
ス特定情報とし、前記受信アドレス情報の残り情報を前
記記憶手段の記憶アドレス情報の下位アドレス特定情報
として前記アクセス手段が前記記憶手段をアクセス可能
とすることを特徴とする。
【００１４】また例えば、前記表示装置は、更に、前記
情報供給装置よりの要求により前記アクセス手段による
前記記憶手段読み出し情報を前記情報供給装置に送信す
る読み出し情報送信手段を備え、前記情報供給装置より
既送信の前記記憶手段アドレス情報に従って特定される
記憶手段のアドレスに記憶されているデータを読み出し
前記情報供給装置に送信することを特徴とする。
【００１５】更にまた、前記表示装置は、更に、前記情
報供給装置よりの前記記憶手段書き込み情報を受信する
書き込み情報受信手段を備え、前記アクセス手段は、前
記表示制御部より既送信の前記記憶手段アドレス情報に
従って特定される記憶手段のアドレスに前記書き込み情
報受信手段の受信データを書き込むことを特徴とする。
あるいは、前記表示装置のアドレス受信手段は、受信ア
ドレス情報の受信の良否を前記情報供給装置に送信可能
とすることを特徴とし、前記アクセス手段は、前記特定
手段による特定記憶位置に対する前記記憶領域属性情報
に従った前記記憶手段アクセスを行うことができない場
合にはその旨前記情報供給装置に報知可能とすることを
特徴とする。
【００１６】
【作用】以上の構成において、情報供給装置が表示装置
の記憶手段を直接アクセスすることができ、情報供給装
置側で表示装置のあらゆる状態に対処することが可能と
なる。この場合においても、領域特定テーブルを用いて
記憶手段のアドレス情報を修飾することができ、情報供
給装置と表示装置間の通信アドレス情報量を少なくする
ことができる。しかも、この領域特定テーブルに記憶領
域属性情報を登録しておくことにより、表示装置側で不
用意に書き換えられては困る領域については容易にこれ
を防ぐことができ、例えば、読み出し飲み許可する領
域、書き込みを許可する領域との区分けも極めて容易に
行うことができる。
【００１７】更に、これにより、例えば表示装置の一部
仕様を変更しようとする場合にも、容易に表示装置メモ
リを書き換えることができ、あらゆる事態に適切に対処
することが可能となる。更にまた、表示装置の状態ステ
ータス格納領域を情報供給装置より読み出すことが可能
となり、情報供給装置側で表示装置の状態を的確且つ詳
細に知ることが可能となる。
【００１８】
【実施例】以下、添付図面に従って本発明に係る一実施
例を詳細に説明する。
【００１９】図１は本実施例装置（ＦＬＣＤ）を含む表
示システムの構成を示す図である。図１において、１は
ＦＬＣインタフェース２を介して本実施例表示装置（Ｆ
ＬＣＤ）３を制御するとともに、ＦＬＣＤ３に表示デー
タを供給するホスト、２は本実施例のＦＬＣＤ３とホス
ト１側とのインタフェースを司るＦＬＣＤインタフェー
スであり、実際には１枚のインタフェースボードとして
ホスト１内に装着されている。また、ＦＬＣＤ３はＦＬ
Ｃパネル５の各種表示制御を行うと共に、ＦＬＣパネル
５より表示データを表示させるパネルコントローラであ
る。
【００２０】なお、ＦＬＣＤインタフェース２は、シス
テムに固定的に接続されていても良いし、通常、ワーク
ステーションやパーソナルコンピュータに代表される情
報処理装置に設けられた拡張スロットと呼ばれる部分に
カード（もしくはボード）として接続されるものであっ
てもよい。そして、ホスト１とＦＬＣＤインタフェース
２との間は、ＩＳＡインタフェース仕様、あるいはＶＬ
インタフェース仕様、ＰＣＩインタフェース仕様で接続
することができる。また、ＦＬＣＤ３とＦＬＣＤインタ
フェース２とはケーブル７で接続されている。
【００２１】本システムにおいては、ホスト１において
ＯＳやアプリケーションをロードしそれを実行すること
になる。実行中の画面情報はＦＬＣＤインタフェース２
内に設けられたＶＲＡＭに格納することでＦＬＣＤ３に
表示させることになる。なお、動作するＯＳやアプリケ
ーションは何でも良く、例えばＯＳとしては米国マイク
ロソフト社のＭＳ−ＷＩＮＤＯＷＳがあり、同ＯＳ上で
動作するアプリケーションなどである。
【００２２】本実施例の図１に示すシステムにおける画
像の表示に関するデータの流れの概念を図２に示す。
【００２３】アプリケーションもしくはＯＳが、ＦＬＣ
Ｄインタフェース２内のＶＲＡＭに対して書き込みを行
うと、ＦＬＣＤインタフェース２はそれを２値化中間調
処理（実施例ではＥＤ処理）を行い、それをＦＬＣＤ３
の１画面分の容量を有するフレームメモリ（各画素４ビ
ット＝Ｒ，Ｇ，Ｂ，Ｉ）に書き込む。このフレームメモ
リの内容をＦＬＣＤ３に転送し、表示する。
【００２４】つまり、一般の表示装置では、ＶＲＡＭの
内容がそのまま表示装置に転送されていたのに対し、本
実施例におけるＦＬＣＤインタフェース２には、ＶＲＡ
Ｍと、ＦＬＣＤ３との間に、フレームメモリを介在させ
ている。
【００２５】図３に、本実施例におけるＦＬＣＤインタ
フェース２の具体的なブロック構成を示す。
【００２６】図示において、３００はＦＬＣＤインタフ
ェース２内に設けられ、当該インタフェース全体の制御
を司るＣＰＵである。このＣＰＵ３００は、ＲＯＭ３０
８に格納されているプログラムに従って動作する。
【００２７】３０１はＶＲＡＭであり、１画素に対して
Ｒ，Ｇ，Ｂそれぞれ１バイト（８ビット）が割り当てら
れている（計３バイト＝２４ビット＝約１６００万
色）。一般に、ＲＧＢ各色要素に対して８ビットを与え
たとき、それで再現されるカラー画像はフルカラー画像
と呼ばれる。なお、上記ＶＲＡＭは、１２８０×１０２
４ドットサイズの画像を記憶可能な容量を有している
（１２８０×１０２４×３≒４Ｍバイト）。
【００２８】３０２はＶＲＡＭ３０１に対するアクセス
を制御するためのＳＶＧＡチップ（アクセラレータ）で
あり、ホスト１からの指令に基づいてＶＲＡＭ３０１へ
の描画（書き込み）及び読み出しを行うことが可能にな
っている。また、ＣＰＵ３００からの指令に基づいて図
形等の描画を行う機能、及び後述する各機能を備えてい
る。なお、ＶＲＡＭ３０１に対して各種図形の描画を行
ったりするためのＬＳＩは、ディスプレイコントロール
チップとして広く用いられるものであり、それ自身は公
知のものである。
【００２９】３０３は書き込み検出／フラグ生成回路で
あって、ＳＶＧＡチップ３０２がＶＲＡＭ３０１に対す
る書き込み（描画処理）を行うとき、そのライトイネー
ブル信号（実際はチップセレクト信号も含む）をトリガ
にして、書き込みアドレスを検出し、何ライン目が更新
されたかを検出し、それを保持する。
【００３０】より詳細を説明すると、この書き込み検出
／フラグ生成回路３０３は、ＳＶＧＡチップ３０２がＶ
ＲＡＭ３０１に対して書き込みを行うときのライトイネ
ーブル信号を活用し、そのとき出力されていたアドレス
を不図示のレジスタにラッチする。そして、そのラッチ
されたアドレスデータから表示画面の何ライン目に対し
て書き込みが行われたのかを演算し（書き込みアドレス
を１ラインのバイト数で割る回路で算出できる）、書換
えられたラインに対応する領域フラグに“１”をセット
する。
【００３１】本実施例におけるＦＬＣＤ３の画面全体の
ライン数は１０２４（０ライン目〜１０２３ライン目）
であり、各領域は３２ラインを１単位としているので、
領域フラグは合計３２（＝１０２４／３２）ビットであ
る。すなわち、この３２ビットのフラグにおける各ビッ
トは、０〜３１ライン目、３２〜６３ライン目、…、９
９２〜１０２３目の各領域に対する書き込みがあったか
否かを保持する。
【００３２】１ライン毎に書換えられたか否かを保持す
るのではなく、ある程度のライン数を単位としているの
は、一般に、表示画像を変更する際には１ラインのみの
書換えはほとんどなく、複数ラインにまたがっているた
めである。なお、１領域に対して割り当てるライン数は
３２に限定されるものではなく、これ以外であっても良
い。ただし、あまり少ないと領域フラグのビット数が多
くなる。また、後述する部分書換え処理の指示回数もそ
の分だけ多くなって、オーバーヘッドが発生する割合が
高くなる。また、割り当てるライン数が大きすぎると、
部分書換えの処理の不要部分が多くなる可能性が高くな
るという不具合も発生する。
【００３３】また、説明は後述するが、ＦＬＣＤ３の全
表示可能は１２８０×１０２４であるが、それ以外のド
ット数でも表示できるようにするため（例えば１０２４
×７６８、６００×４８０など）、書換えラインを算出
するために使用する１ラインの情報量はプログラマブル
になっている。表示ドット数の変更は、ホスト側より指
示して変更することが可能に構成されている。
【００３４】以上説明した書換え検出／フラグ生成回路
３０３は、ＶＲＡＭ３０１に対して書き込んだ３２ライ
ン単位の領域に対して書換えられたことを検出すると、
その領域フラグの内容をＣＰＵ３００に通知する。ま
た、後述するように、ＣＰＵ３００からの要求に応じ
て、領域フラグをゼロクリアすることも行う。
【００３５】３０４はラインアドレス生成回路であっ
て、ＣＰＵ３００から指示されたラインの先頭アドレス
及び、そのラインからのオフセットライン数を受け、Ｓ
ＶＧＡチップに対して、データ転送のためのアドレス及
びその制御信号を出力する。ＳＶＧＡチップ３０２は、
このアドレスデータ及び信号を受け、該当するラインか
ら指示されたのライン数の画像データ（ＲＧＢ各８ビッ
ト）をデガンマ回路３０９に出力する。
【００３６】このデガンマ回路３０９は、ルックアップ
テーブルで構成され、その内容はＣＰＵ３００からの指
示に基づいて自由に変更可能になっている。デガンマ回
路３０９の役割の詳細は後述するが、ＦＬＣＤ３に設け
られた色彩調整スイッチ１０８で設定された内容に従
い、その表示画像のコントラストを変更するためのもの
である。デガンマ回路３０９で補正された画像データ
は、２値化中間調処理回路３０５に出力される。
【００３７】２値化中間調処理回路３０５は、デガンマ
回路３０９を介して送られてきたＳＶＧＡチップ３０２
からの画像データ（１画素当たりＲＧＢ各８ビット）を
誤差拡散法に基づいてＲＧＢ及び輝度信号Ｉ（各１ビッ
トで計４ビット）に量子化する。なお、ＲＧＢ各８ビッ
トからＲＧＢを各１ビットに２値化するとともに、輝度
の高低を示す２値信号Ｉを生成する技術は既に本願出願
人が提案している（例えば、特願平４−１２６１４８
号）。また、この２値化中間調処理回路３０５には、そ
の処理を遂行するため、誤差拡散処理で必要なバッファ
メモリが内蔵されている。
【００３８】なお、この２値化中間調処理回路３０５
は、ＣＰＵ３００からの指示に基づいて、２値化する場
合のパラメータとなる誤差拡散テーブル（パラメー
タ）、出力するライン位置及びライン数を受け、それに
従って出力する。誤差拡散テーブルを固定とはせず、Ｃ
ＰＵ３００から動的に設定できるようにしたのは、例え
ば、情報処理装置側のＣＰＵ１０１からの指示に基づい
て配色などを変更できるようにするためである。
【００３９】３０６は、ＦＬＣＤ３に表示する画像（１
画素につきＲＧＢＩ各１ビットのデータ）を記憶するフ
レームメモリである。先に説明したように、実施例にお
けるＦＬＣＤ３の最大表示可能サイズは１２８０×１０
２４ドットであり、各ドットは４ビットであるので、１
Ｍバイト（計算では６４０Ｋバイト）の容量を有してい
る。
【００４０】３０７はフレームメモリの書き込み及び読
み出し、そして、ＦＬＣＤ３への転送を制御するフレー
ムメモリ制御部である。具体的には、２値化中間調処理
回路３０５から出力されたＲＧＢＩのデータをフレーム
メモリに格納すると共に、ＣＰＵ３００により指示され
た領域をデータ転送バス３１０（内、データバスは１６
ビット幅であって４画素分のデータを一度に送ることが
可能）を介してＦＬＣＤ３に出力する処理を行う。ま
た、あるまとまったライン数の画像データをＦＬＣＤ３
に転送処理している場合を除き（すなわち、ＣＰＵ３０
０から転送指示された画像データの転送が完了して、次
の転送指示がない場合に）、ＦＬＣＤ３からデータ転送
リクエストを受けた場合、その旨をＣＰＵ３００に割り
込み信号として通知する。なお、ＦＬＣＤに転送する際
のデータフォーマットは、ＲＧＢＩの計４ビットを一組
としており、フレームメモリ３０６にもこの形式でデー
タが格納されている。
【００４１】さらに、このフレームメモリ制御回路３０
７は、２値化中間調処理回路３０５からの画像データを
フレームメモリに格納完了した場合にも、その旨の割り
込み信号をＣＰＵ３００に出力する。そしてまた、ＣＰ
Ｕ３００から指示されたラインの画像データの転送が完
了した場合（複数ラインの転送の指示があれば、指示さ
れたライン数の画像データの転送が完了した場合）に
も、その旨の割り込み信号をＣＰＵ３００に出力する。
【００４２】なお、ＣＰＵ３００に対する割り込みは、
上記以外にもある。例えば、ＦＬＣＤ３とのコミュニケ
ーション専用に設けられたシリアル通信線（例えばＲＳ
ー２３２Ｃ仕様の通信線等）３１１からデータを受信し
た場合である。これについての詳細は後述ずる。
【００４３】さて、上述した構成において、今、ホスト
１がＯＳ或いはアプリケーション等の実行プログラムか
ら文字や図形等の描画要求を受けると、それに対するコ
マンドあるいはイメージデータをＦＬＣＤインタフェー
ス２内のＳＶＧＡチップ３０２に出力する。ＳＶＧＡチ
ップ３０２は、イメージデータを受信した場合にはその
イメージをＶＲＡＭ３０１の指示された位置に書き込
み、図形データ等の描画コマンドを受けるとＶＲＡＭ３
０１に対して対応する位置にその図形イメージを描画す
る。すなわち、ＳＶＧＡチップ３０２はＶＲＡＭ３０１
に対して書き込み処理を行う。
【００４４】書換検出／フラグ生成回路３０３は、上述
したように、ＳＶＧＡチップ３０２の書き込みを監視し
ている。この結果、書き込みの行われた領域に対するフ
ラグをセットしていくと共に、それをＣＰＵ３００に知
らせる。
【００４５】ＣＰＵ３００は、書換検出／フラグ生成回
路３０３に格納されている領域フラグをリードすると共
に、書換え検出／フラグ生成回路３０３に対してその領
域フラグをリセットし、次回の書換えに備える。なお、
このリセット動作は、読み出しと同時に行うようハード
的手段を用いても良い。
【００４６】さて、ＣＰＵ３００はリードした領域フラ
グから、どのビットがセットされているか、すなわち、
どの領域（複数ある場合もある）に対して書換えが行わ
れたかを判断する。そして書換えが行われたと判断した
領域をＶＲＡＭ３０１から２値化中間調処理回路３０５
に転送すべく、その転送開始ラインの先頭アドレス（通
常は画面左隅のアドレス）と、その位置から何ラインの
画像を転送するかを示すデータを、ラインアドレス生成
回路３０４に対して出力する。
【００４７】ここで注目する点は、ＶＲＡＭ３０１の例
えば１０番目の領域、すなわち、３２０〜３５１ライン
の領域に書き込みが行われたことを検出した場合、ライ
ンアドレス生成回路に、３２０ライン目の先頭画素のア
ドレスとそこから３２ライン分の転送を行わせる指示を
行うのではなく、３２０ライン目より５ライン前のライ
ン（３１５ライン目）の先頭画素アドレスからの転送を
行なわせる。つまり、３１５ライン目〜３５１ラインに
対しての転送指示を行なわせる。
【００４８】この理由は以下の通りである。一般に誤差
拡散処理を行う場合、発生した誤差を未処理の画素群に
拡散するため、重み付け要素値（配分の比率を示す値）
を有する２次元的なマトリックスを用いる。発生した誤
差は、次々と伝播していく。ここで、２つの画素Ａ，Ｂ
を想定し、画素Ａの位置で２値化処理したときに発生す
る誤差の画素Ｂ（未処理の画素）の位置に与える影響を
考える。
【００４９】この場合、Ｂ画素に与えるＡ画素で発生し
た誤差の影響は、ＡＢ画素間の距離が大きいほど小さく
なる。換言すれば、その距離がある程度あれば、Ｂ画素
位置に与えるＡ画素からの誤差の影響は無視できるほど
小さい。上記５ラインは、かかる理由を根拠にしてい
る。
【００５０】なお、誤差の影響を無視できるための距離
は、誤差拡散のマトリックスのサイズ及び重み付け要素
値に依存して決まる。また、本実施例における２値化中
間調処理回路３０５での誤差拡散処理が画像の左上隅か
ら右下隅に向かうものとしているのは、上記を考慮した
結果である。
【００５１】また、ＣＰＵ３００は、２値化中間調処理
回路３０５に対しては２値化中間調処理結果のラインデ
ータのどの部分を出力するのかを示す指示を与える。
【００５２】すなわち、先に示したように、ＶＲＡＭ３
０１の３２０ライン〜３５１目の領域に対して書き込み
がなされた場合には、３１５〜３５１ライン目のデータ
が２値化中間調処理回路３０５に転送されるが、ＣＰＵ
３００は２値化中間調処理回路３０５に対してはライン
３２０〜３５１ラインのデータを出力するよう指示す
る。
【００５３】以上の結果、２値化中間調処理回路３０５
からは、３１９ライン目以前の未変更部分の画像の影響
を受けた、３２０〜３５１ラインのデータをフレームメ
モリ制御部３０７に出力することになる。
【００５４】フレーム制御メモリ回路３０７は、ＣＰＵ
３００からの指示に基づいて、２値化中間調処理回路３
０５より出力されてきたライン単位のデータ（１画素に
つき４ビット）を対応するフレームメモリ３０６に書き
込んでいく。すなわち、ＣＰＵ３００は、２値化中間調
処理回路から出力されるライン数及びその先頭のライン
が画像の何ライン目であるのか知っており、フレームメ
モリ制御回路３０７に対し、入力するラインのアドレス
（フレームメモリ３０６に対する書き込み先頭アドレ
ス）及び連続して何ライン分のデータを書き込むのかを
示すデータをセットする。
【００５５】こうして、フレームメモリ３０６には、書
換えられた（更新された画像）の部分のみの画像、しか
も書換えられていない画像との接合部分が自然な画像が
書き込まれることになる。なお、フレームメモリ制御回
路３０７は、ＣＰＵ３００から指示された領域に対す
る、２値化中間調処理回路３０５から転送されたデータ
のフレームメモリ３０６への格納を完了すると、先に示
した割り込み信号を発生する。
【００５６】ところで、本実施例における２値化中間調
処理回路３０５の処理速度は、１画面分にして現時点で
は約１／３０秒である。これはＣＲＴ等の垂直同期信号
が６０Ｈｚ程度であるのに対して、約半分である。しか
しながら、画面全体が書換えられることは、通常のアプ
リケーションを使用している限りは希である。換言すれ
ば、２値化中間調処理回路３０５が処理するライン数は
実際はそれほど多くはなく、必然、処理量が少ないから
画面全体として見た場合の処理が完了するまでの期間
は、ＣＲＴの表示更新期間と比較してさほど変わらな
か、半分の領域以下であればむしろＣＲＴより速い。
【００５７】また、フレームメモリ制御回路３０７は、
詳細を後述するＣＰＵ３００からＦＬＣＤ３に対する出
力指示も受ける。出力指示は、ＦＬＣＤ３へどのライン
（ラインの先頭アドレス）から何ライン分（連続ライン
数）を転送するかを指示するが、フレームメモリ制御回
路３０７は、この転送が完了した場合にもＣＰＵ３００
に対してその旨を通知する割り込み信号を発生する。こ
れは先に説明した通りである。
【００５８】以下、フレームメモリ制御部３０７がＦＬ
ＣＤ３に転送するデータフォーマットは、 書き込みラインアドレス＋ＲＧＢＩ＋ＲＧＢＩ＋…ＲＧ
ＢＩ である。
【００５９】ＦＬＣＤ３はかかるデータを受け、その先
頭のアドレスに従って、その直後から続くデータをＦＬ
ＣＤ３の駆動のために使用する。
【００６０】２値化中間調処理回路３０５からの書き込
みが複数の不連続の領域の処理結果を出力することもあ
り、且つ、フレームメモリ制御回路３０７に対するＦＬ
ＣＤ３への転送指示は、前回のＦＬＣＤへの転送の完了
の通知を受けてからであるので、フレームメモリ３０６
に書き込まれた画像データが直ちに、ＦＬＣＤ３に出力
される画像データとなるとは限らない。すなわち、上記
の如く、フレームメモリ３０６を介して処理すること
で、ＶＲＡＭ３０１への書き込みと、ＦＬＣＤ３への出
力はまったく非同期に処理することになる。
【００６１】次に図４乃至図６を参照して図１に示すＦ
ＬＣＤ３の詳細構成を説明する。図４は本実施例のＦＬ
ＣＤ３の概略構成を示す図、図５は本実施例のＦＬＣＤ
３の概観を示す図、図６はＦＬＣＤのホスト側（ＦＬＣ
Ｄインタフェース側）との接続部分を示す図である。
【００６２】図４において、１０１は詳細を後述する主
要各種制御を司るＮＦＸコントローラ、１０２はＦＬＣ
パネル１５０のＵ−セグメントの表示素子の信号ライン
を駆動するためのＵ−ＳＥＧドライバ、１０３はＦＬＣ
パネル１５０のＬ−セグメントの表示素子の信号ライン
を駆動するためのＬ−ＳＥＧドライバであり、この２つ
のドライバ１０２、１０３で表示素子の１つおきのセグ
メントを交互に駆動する。１０４はＦＬＣパネル１５０
の表示素子のコモン信号ラインのラインのドライバであ
るＣＯＭドライバである。
【００６３】本実施例のＦＬＣパネル１５０の表示画素
は、表示素子の例えばマトリクスの横方向の駆動信号線
であるセグメント駆動信号とマトリクスの縦方向の駆動
信号線であるコモン駆動信号が共に駆動された時に付勢
状態となる。そして、上述したようにセグメント駆動信
号は２つのドライバ回路１０２、１０３で駆動するよう
に構成されており、ＦＬＣパネルのセグメント信号線を
１つおきに交互にＵ−ＳＥＧドライバ１０２とＬ−ＳＥ
Ｇドライが１０３とで駆動するようにして回路の分散実
装を行っており、発熱量の均等化等を図っている。
【００６４】また、１０５はＦＬＣパネル面に直接接触
するように配設されているＦＬＣパネル１５０の温度を
測定する温度センサ、１０６は輝度調整を行うための輝
度調整トリマ、１０６は画質調整を行うため画質調整ト
リマ、１０８は色彩を調整するための色彩調整スイッ
チ、１０９はＦＬＣパネル１５０の状態を報知する状態
報知手段であるＬＥＤである。本実施例においては、図
５に示すようにＦＬＣＤ３の右下部分に配設されてい
る。
【００６５】１２０は本実施例のＦＬＣＤ３の各種駆動
電源を生成するスイッチング電源であり、電源供給の制
御を行う電源スイッチ１２２を介して一般商用電源１２
１より電力の供給を受けることができる。なお、この電
源スイッチ１２２も図５に示すようにＦＬＣＤ３の右下
部分に配設されている。なお、本実施例では、世界各国
での使用が可能なように、８５Ｖ〜２６４Ｖ（４８Ｈｚ
〜６２Ｈｚ）迄の各種電圧の交流電源で動作可能に構成
されている。
【００６６】１３０はインバータであり、本実施例のＦ
ＬＣパネル１５０に光を照射する蛍光ランプ（熱陰極蛍
光ランプ）１３１〜１３３を駆動する。
【００６７】本実施例では以上の構成を備えるＦＬＣＤ
３は、ＦＬＣパネルを用いているために非常に奥行きの
薄い表示装置とすることができる。そして、本実施例で
は、（ホスト１及び）ＦＬＣＤインタフェース２との接
続はインタフェースケーブル１１を介して行っており、
ＦＬＣＤ３とは、図６に示すように表示装置背面に設け
られた受けコネクタ１５にケーブル側のコネクタ１２を
固定ねじ１３で固定することにより行われる。即ち、本
実施例では、単にこの１本のケーブル１１を接続するの
みで表示装置とインタフェースユニットとを接続するこ
とができる。
【００６８】図４に示すＦＮＸコントローラの詳細構成
を図７に示す。
【００６９】図７において、１６０は例えばマイクロコ
ンピュータ等で構成することも可能なシステムコントロ
ーラであり、システムコントローラ１６０は、本実施例
ＦＬＣＤ３の後述する各種表示制御を司ると共に、ＦＬ
ＣＤインタフェース２を介して受け取った表示データを
ドライバコントローラ１９０を介してＦＬＣパネル１５
０へ表示させる。なお、このシステムコントローラ１６
０はＲＯＭ１６１及びＲＡＭ１６２を内蔵しており、こ
のＲＯＭ１６１に格納された後述する制御手順に従い各
種制御を司る。
【００７０】そして、本実施例のシステムコントローラ
１６０の各種ステータス及びＲＡＭ１６２の記憶内容
は、ＦＬＣＤインタフェース２を介してホスト側で読み
出すことが可能であり、一部は直接書き込むことも可能
に構成されている。これらの詳細については後述する。
【００７１】また、１７１は温度センサ１０５よりのよ
りの検知温度を対応するアナログ信号に変換してシステ
ムコントローラに供給する温度インタフェース、１７２
はインバータ１３０を制御して熱陰極蛍光ランプ１３１
〜１３４（バックライト）の光量を制御するバックライ
トコントローラ、１７３は液晶駆動電圧レギュレータ１
８３を制御してＦＬＣパネル１５０の画質を制御するＶ
ＯＰコントローラ、１７４は輝度調整トリマ１０６、画
質調整トリマ１０７の設定値をシステムコントローラ１
６０に供給すると共に、色彩調整スイッチ（ＳＥＳＷ）
１０８の設定常態をシステムコントローラに供給するト
リマインタフェースである。
【００７２】また、１８１は液晶駆動電源スイッチ１８
２の駆動電源供給を制御する電源スイッチコントロー
ラ、１８２はＦＬＣパネル１５０への駆動電源の供給を
制御する液晶駆動電源スイッチ、１８３は液晶駆動電圧
レギュレータである。
【００７３】ここで、ＦＬＣＤインタフェース２との入
出力信号について説明する。ＢＵＳＹ信号はホスト側へ
の画像データ要求信号、ＡＨＤＬは、ホスト側よりの走
査アドレス／画像データ識別信号であり、”Ｈ”で走査
アドレス、”Ｌ”で画像データを示している。ＰＤ０〜
ＰＤ１５は１６ビット幅のアドレスつき画像データ、Ｆ
ＣＬＫはホスト側よりの画像データの転送クロック、Ｓ
ＩＮはホスト側よりのシリアル通信データ、ＳＯＵＴは
ＦＬＣＤ３よりホスト側へのシリアル通信データ、ＰＯ
ＷＥＲＯＮはＦＬＣＤインタフェース２に電源が投入さ
れたことを示すパワーＯＮ信号、ＲＥＳＥＴはホスト側
よりのＦＬＣＤリセット信号、ＥＮＡＢＬＥは本実施例
に特有の信号であり、ＦＬＣＤインタフェース２との間
のコネクタ接続信号であり、負論理構成となっている。
図６に示すケーブル１１が外れたような場合にはこの信
号がローレベルとはならず、ＦＬＣＤ３側で容易にケー
ブル外れを認識することができる。そして、このケーブ
ル外れを認識した場合には、以後の表示データの受信は
行われず、表示画面の更新も行われない。この信号がな
い場合における、表示データがこないことに伴う詳細を
後述する省電力動作モードであるスリープモードに移行
したのみでは、ユーザはこの状態を正確に認識すること
ができず、なんらの対処も行われない状態が続く虞があ
る。
【００７４】しかしながら、本実施例ではこのケーブル
外れを正確に且つ迅速に知ることができ、上述したＬＥ
Ｄ１０９の表示態様を上記省電力動作モードとは異なる
ものとすることにより、容易にケーブル外れなどの現在
の状態を認識することができ、不具合を解消する処理を
迅速に実行可能となっている。
【００７５】図７における画像データの入出力に関する
部分の詳細構成を図８に示す。
【００７６】画像データの入出力は主にドライバコント
ローラ１９０及びＦＬＣパネル１５０ドライバ１０２〜
１０４によりＦＣＬパネルに供給され、表示される。
【００７７】ドライバコントローラ１９０は少なくとも
以下の構成を備える。システムコントローラ１６０より
の画像データ（ＰＤ０−１５）を少なくとも１ライン分
記憶可能な２つのバッファ５２１、５２２、このバッフ
ァ５２１、５２２の切り替え制御を行う入力側のスイッ
チ５２３、出力側スイッチ５２４を備え、切り換えて表
示のためのセグメントドライバ１０２、１０３への表示
画像データＩＤ０−７Ｕ／Ｌを出力する。
【００７８】また、これらのスイッチの制御を含む各種
のＦＬＣパネル１５０駆動タイミング信号を生成するタ
イミングコントローラ５２５、ＦＬＣＤインターフェー
ス２より送られてくる表示データを表示させるべきライ
ンアドレスを保持するとともに、システムコントローラ
１６０より内容を読み出し可能な受信アドレスレジスタ
５２６を備える。
【００７９】同じく、システムコントローラ１６０より
内容を書き込み可能であり表示データに対応するアドレ
スデータを保持する走査アドレスレジスタ５２７、シス
テムコントローラ１６０よりの表示制御実行開始を指示
するディスプレイスタート（ＤＳＴ）が書き込まれるＤ
ＳＴレジスタ５２８より構成されている。ＤＳＴレジス
タ５２８にＤＳＴが書き込まれるとＦＬＣパネルの１走
査線の書き込み動作が開始される。
【００８０】また、Ｕ−ＳＥＧドライバ１０２は、バッ
ファ（５２１又は５２２）より送られてくる表示データ
の内Ｕ−ＳＥＧに対応する１つおきのデータを取り込む
ためのＵ−ＳＥＧラッチ回路５３１、Ｕ−ＳＥＧラッチ
回路５３１でのラッチ表示データをタイミングコントロ
ーラ５２５よりの駆動タイミング信号に従って記憶する
Ｕ−ＳＥＧメモリ５３２、メモリ５３２よりの表示デー
タに従ってＵ−ＳＥＧ信号を駆動するドライバ回路５３
３より構成されている。
【００８１】また、Ｌ−ＳＥＧドライバ１０３は、バッ
ファ（５２１又は５２２）より送られてくる表示データ
の内Ｌ−ＳＥＧに対応する１つおきのデータを取り込む
ためのＬ−ＳＥＧラッチ回路５３８、Ｌ−ＳＥＧラッチ
回路５３８でのラッチ表示データをタイミングコントロ
ーラ５２５よりの駆動タイミング信号に従って記憶する
Ｌ−ＳＥＧメモリ５３７、メモリ５３７よりの表示デー
タに従ってＬ−ＳＥＧ信号を駆動するドライバ回路５３
６より構成されている。
【００８２】また、ＣＯＭドライバ１０４は、走査アド
レスレジスタ５２７よりのアドレス情報をタイミングコ
ントローラ５２５よりのタイミング信号に従って格納す
るアドレスメモリ１５４１、アドレスメモリ１の内容を
タイミングコントローラ５２５よりのタイミング信号に
従って格納するアドレスメモリ２、アドレスメモリ１に
格納されたアドレスに従い走査選択信号の前半を選択さ
れたコモン信号ラインに出力するとともに、アドレスメ
モリ２に格納されたアドレスに従い走査選択信号の後半
を選択されたコモン信号ラインに出力するドライバ回路
５４３より構成されている。
【００８３】次に図４に示すスイッチング電源１２０の
詳細構成を図９に示す。
【００８４】スイッチング電源１２０は、電源スイッチ
１２２を介して受け取った商用電源１２１よりの電力に
対して、まずノイズフィルタ１２３により進入するノイ
ズ成分を取り除き、その後スイッチングレギュレータ用
制御回路１２６及びトランス１２６を含むスイッチング
回路１２４により所定の高周波信号を生成して５端子レ
ギュレータ１２７及びロジック回路用の＋５Ｖ電源回路
１２８、及び熱陰極蛍光ランプ１３１〜１３４より構成
されるバックライト駆動用の電源回路１２９に供給して
いる。なお、５端子レギュレータ１２７は、ＧＮＤ端子
を基準に＋３５Ｖ、＋２６Ｖ、＋９Ｖの各直流電源を生
成する４つの回路１２７ａ〜１２７ｄより構成されてい
る。 また、図９における１６５は、ＡＦＣ検知回路で
あり、スイッチング電源１２０に供給されている電力が
ストップした時にこれを検出するための回路であり、こ
のＡＦＣ回路１６５よりの出力信号（ＡＦＣ信号）は、
システムコントローラ１６０への緊急用の割り込み信号
となっている。
【００８５】本実施例の表示装置は環境温度の変動に関
わらず常に良好な表示品質を得るために、ＦＬＣパネル
１５０に温度センサ１０５を設け、検知された温度に基
づいて駆動電圧と１走査線駆動時間（１Ｈ）及び駆動波
形に最適値を選びＦＬＣパネルの駆動制御を行う。この
温度補償に関する部分の構成を図１０に示す。
【００８６】本実施例においては、温度センサインタフ
ェース１７１を通して温度センサ１０５の検知温度に対
応するアナログ信号をアナログデジタル変換器９０４に
よりデジタル信号による温度情報に変換する。また、ト
リマインタフェース１７４を通して画質調整トリマから
のアナログ信号をアナログデジタル変換器９０５により
デジタル信号へ変換し温度情報に加えて微調整する。こ
の調整された温度情報に基づき温度補償テーブルを検索
して駆動電圧を決定するＶｏｐコードと、１Ｈ時間を決
定する１Ｈコードを得る。
【００８７】ＶｏｐコードはＶｏｐコントローラ１７３
を構成するデジタルアナログ変換器に供給され、アナロ
グ信号ＤＡＯＵＴに変換される。液晶駆動電圧レギュレ
ータ１８３はアナログ信号ＤＡＯＵＴに基づいて液晶駆
動電圧Ｖ１、Ｖ５、Ｖ３、Ｖ４、Ｖ２を生成する。
【００８８】１Ｈコードはシステムコントローラ内のタ
イマユニットにセットされ液晶駆動の基本クロックを生
成する。この基本クロックはドライバコントローラ１９
０に供給され、さらにＣＳＣＬＫとしてＵ−ＳＥＧドラ
イバ、Ｌ−ＳＥＧドライバ、ＣＯＭドライバへ供給され
る。
【００８９】駆動波形は、アナログデジタル変換器９０
４より出力され画質調整トリマにより調整される前の温
度情報に基づいて波形設定部９０３により決定される。
即ち、ユーザによる画質調整トリマの操作には依存しな
い。波形決定部９０３では予め定められた波形から温度
情報に基づいて最適な波形が選択され、波形データとし
てドライバコントローラ１９０にセットされる。波形デ
ータはＣＳＣＬＫに同期してＵ−ＳＥＧドライバ、Ｌ−
ＳＥＧドライバへはＳＷＦＤ０−３として、ＣＯＭドラ
イバへはＣＷＦＤ０−３として供給される。後述する通
り本実施例の駆動波形はＣＳＣＬＫ５クロックで１Ｈを
構成し、１Ｈの時間はＣＳＣＬＫのパルス幅の可変によ
りＦＬＣパネルの温度に最適な値に調整される。
【００９０】なお、このドライバコントローラ１９０の
動作については後述する。
【００９１】次に、以上の構成を備える本実施例におけ
るＦＬＣＤインタフェース２とＦＬＣＤ３との間の表示
データ及び各種制御命令等の授受について以下に詳説す
る。
【００９２】先に説明したＦＬＣＤインタフェース２か
らの、 書き込みラインアドレス＋ＲＧＢＩ＋ＲＧＢＩ… のデータはデータ転送バス３１０を介して転送され、そ
の先頭の書き込みアドレスは受信アドレスレジスタへ、
それ以降の画素データＲＧＢＩＲＧＢＩ…のデータはバ
ッファ５２１，５２２のいずれか一方へ格納される。シ
ステムコントローラ１６０は受信アドレスレジスタ５２
６のアドレスを読み走査アドレスレジスタ５２７へ書き
込んだのち、ＤＳＴレジスタ５２８へ１走査線の駆動開
始を指示する。また、このシステムコントローラ１６０
は、温度センサ１０５より得た温度に依存した時間間隔
でＦＬＣＤインタフェース２に対してデータ転送要求信
号を発生する従って、ＦＬＣＤインタフェース２のフレ
ームメモリ制御回路３０７は、例えばＣＰＵ３００から
３２ライン分の転送要求を指示されている場合、ＦＬＣ
Ｄ３よりのデータ転送要求を受ける毎に先に示したフォ
ーマットに従って１ライン単位に出力する。こうして、
指示された全てのラインの転送が完了し、次の転送要求
指示を受けていない場合であって、なおかつ、ＦＬＣＤ
３からデータ転送要求信号を受けると、その旨をＣＰＵ
３００に割り込み信号として通知する。
【００９３】ＣＰＵ３００はこの通知を受けると、部分
書換えした画像の未転送データがあるか判断し、もしな
ければ、フレームメモリ３０６内に格納されている全画
面の画像データをインタレース方式で、ＦＬＣＤ３に転
送指示させる。すなわち、この割り込み信号を受信する
度に、例えば、１ライン目、３ライン目…１０２３ライ
ン目、２ライン目、…１０２４ライン目という順序で、
１ラインずつ転送を行なわせるべく、フレームメモリ制
御部３０７に指示を与える。なお、実際には、ＦＬＣＤ
３からの転送要求信号が来た場合には、次の転送要求信
号が来た場合に転送させるラインの指定を行う。ＦＬＣ
Ｄ３側の制御については後述する。
【００９４】上記如く、画像に変動がない場合に、イン
タレース転送する理由は以下の通りである。
【００９５】本実施例で使用したＦＬＣＤ３は、先に説
明したように、表示画像を記憶保持する機能を有するの
で、理論上、変更箇所のみの画像の転送を行えば良い。
しかし、全く変更がなくリフレッシュすることがない画
像と、変更があって新たに駆動表示された（部分書換え
られた）画像との間での輝度に微小ならが差が発生する
ことがわかったからである。
【００９６】すなわち、本実施例におけるＦＬＣＤ３
は、表示画像の部分的な更新があった場合には、その更
新された部分のみでＦＬＣＤの表示を更新するが、表示
画像に対する変化がない場合には、フレームメモリ３０
６内の全画像をインタレース的にＦＬＣＤ３に転送する
処理を行う。各ラインを順次転送するのではなく、イン
タレース転送する理由は、一般に、液晶表示器はその応
答が早くないので、見かけ上の表示画像の更新を早くす
るためである。
【００９７】以上説明した処理内容に従って、ＦＬＣＤ
インタフェース２内のＣＰＵ３００の動作処理手順を、
図１１を用いて説明する。
【００９８】以下で使用する各フラグの意味は次の通り
である。
【００９９】Ａ）量子化完了フラグ：フレームメモリ制
御回路３０７が２値化中間調処理回路３０５から出力さ
れてきた画像データをフレームメモリ３０６に格納し終
えたか否かを示す情報を保持するフラグ。
【０１００】Ｂ）転送完了フラグ：フレームメモリ制御
回路３０７が、ＣＰＵ３００によって指示された位置の
画像のＦＬＣＤ３への転送が完了したか否か示す情報を
保持するフラグ。
【０１０１】Ｃ）転送要求フラグ：ＦＬＣＤ３が次のデ
ータ転送要求を要求してきたか否かを示す情報を保持す
るフラグ。ただし、この転送要求フラグは、フレームメ
モリ制御回路３０７が、ＣＰＵ３００で指示されたライ
ン数分の転送が完了していない限りはセットされない
（なぜなら、この間の転送要求信号は、フレームメモリ
制御回路３０７の転送タイミングに使用しており、その
転送要求信号に対する割り込み信号は発生しないからで
ある）。
【０１０２】さて、今、書換え検出／フラグ生成回路３
０３からリードした領域フラグ（３２ビット）が、図示
のようになっているものとする（タイミングＴ１）。
【０１０３】この場合、ＣＰＵ３００は、その先頭から
調べて最初に“１”にセットされている領域位置（以下
「領域ＮＯ」という。）“２”を検出できる。そこで、
この領域ＮＯに従ってフレームメモリ制御回路３０７、
２値化中間調処理回路３０５、ラインアドレス生成回路
３０４の各々にセットするアドレス及びライン数を演算
し、その順番にセットする。
【０１０４】フレームメモリ制御回路３０７を最初にし
た理由は、各回路のイネーブル信号（図３参照）がイネ
ーブル状態になった場合に、その動作を行うからであ
り、逆にセットしてしまうと下位の回路の準備ができて
いないにも拘らず上位の回路が出力してしまうからであ
る。
【０１０５】ＳＶＧＡチップ３０２は、最後のラインア
ドレス生成回路３０４にアドレス及びライン数のセット
を行うと、それをトリガとして下位の２値化中間調処理
回路３０５のイネーブル信号をセットしてデータの転送
を始める。
【０１０６】２値化中間調処理回路３０５は、これに従
いＲＧＢ各８ビットに基づいて誤差拡散処理によりＲＧ
ＢＩ各４ビットの画像データを生成するが、ＣＰＵ３０
０によって設定されたライン（５ライン目）に到達して
はじめて下位のフレームメモリ制御回路３０７へのイネ
ーブル信号をセットし、処理結果を出力する。
【０１０７】フレームメモリ３０７は、２値化中間調処
理回路３０５から入力した処理済みの画像データを、Ｃ
ＰＵ３００から指示されたフレームメモリのアドレス位
置から順次格納していく。こうして、フレームメモリ制
御回路３０７がその格納処理が完了すると、ＣＰＵ３０
０に対して格納完了を意味する割り込み信号を出力す
る。ＣＰＵ３００は、この割り込み信号を受けて量子化
完了フラグをセットし（タイミングＴ２）、フレームメ
モリ３０７に対してＦＬＣＤ３への転送指示（アドレス
及びライン数のセット）を行う。
【０１０８】また、ＣＰＵ３００は、領域フラグ中の領
域ＮＯ“２”以外にセットされている領域ＮＯがあるか
否かを検索し、もし領域ＮＯ“２”以外にセットされて
いる領域ＮＯがあればその部分に対しても同様の処理を
行なわせる。図示の場合、領域ＮＯ“４”に関しても、
書き込みが確認されているから、領域ＮＯ“４”に関し
ても上記のフレームメモリ３０６への格納までの処理を
行なわせる。そして、この格納処理が完了すると（タイ
ミングＴ３）、それ以降の領域フラグ中のセットされて
いる領域ＮＯに対して同様の処理を行っていく。
【０１０９】この過程で、フレームメモリ制御回路３０
７から先に転送指示された領域ＮＯ“２”の転送が完了
した旨の割り込みを受けると、領域ＮＯ“２”に対する
転送完了フラグを１にセットし（タイミングＴ４）、量
子化完了フラグが“１”になっている他の領域ＮＯがあ
るか否かを判断する。そして、量子化完了フラグが
“１”になっている他の領域ＮＯがあれば、ＦＬＣＤ３
への転送を行うよう指示する。
【０１１０】なお、タイミングＴ４とタイミングＴ３の
いずれが早く発生するかは、処理するデータ量に依存
し、不定である。
【０１１１】こうして、転送完了通知を受け、その時点
で次に転送すべきデータがなくなると、ＦＬＣＤ３から
のデータ転送要求信号に基づく割り込み信号をフレーム
メモリ制御回路３０７が出力してくる（タイミングＴ
５）。これを受け、ＣＰＵは、書換え検出／フラグ生成
回路３０３の領域フラグをリード処理を行う。
【０１１２】そして、このときリードした領域フラグ中
に“１”のビットがないとき、先に説明したように、フ
レームメモリ３０６のインタレース転送（１ラインずつ
飛び越し転送）を行うべく、転送する１ラインのアドレ
スをセットする。この転送が完了すると、フレームメモ
リ制御回路３０７は、ＦＬＣＤ３からデータ転送要求信
号を受けることになるが、その時点で転送が１ラインの
データ転送が完了しているから、ＣＰＵ３００に割り込
みをかける。
【０１１３】ＣＰＵ３００は、この割り込みがかかる度
に、書換え検出／フラグ生成回路３０３から領域フラグ
をリードするが、全てのビットは“０”の間は、先のイ
ンタレース転送を継続して処理を行うことになる。
【０１１４】以上説明した様に本実施例によれば、図１
１における領域フラグを読み出し、その中に１つでも
“１”がセットされている領域ＮＯがある場合には、あ
たかも領域フラグが図示のフラグテーブルを右方向にシ
フトしていくかの如く各処理を行なう。
【０１１５】次に、本実施例における上記ＦＬＣＤイン
タフェース２の処理を実現するためのＣＰＵ３００の処
理の例を図１２〜図１５のフローチャートに従って説明
する。以下の制御手順は、例えばＲＯＭ３０８に格納さ
れている。
【０１１６】図１２は、本実施例のＦＬＣＤインタフェ
ース２内のＣＰＵ３００のメイン処理ルーチンを示すフ
ローチャートである。
【０１１７】ＦＬＣＤインタフェース２に電源が投入さ
れると、図１２の処理に移行する。そしてまずステップ
Ｓ１で、ＦＬＣＤインタフェース２内の各回路の初期化
等の一連の初期化処理を実行する。このとき、ＦＬＣＤ
３に対しても、Ｕｎｉｔ Ｓｔａｒｔ等のコマンド発行
及びそれに対するＦＬＣＤ３よりのステータス受信の処
理も行う。
【０１１８】次にステップＳ２でホスト１のバス１０２
（図１の符号６）を介して表示ドット数等、表示に関す
る状態指示があったか否かを判断する。表示ドット数
等、表示に関する状態指示があればステップＳ３に進
み、指示された処理、例えば表示ドット数にするべく、
書換え検出／フラグ生成回路３０３を初めとする各回路
３０５〜３０７に対する環境情報としてセットする。
【０１１９】一方、ステップＳ２で、ホスト１からの指
示がなかったと判断した場合にはステップＳ４に進み、
現在の状況を探索する。そして続くステップＳ５で現在
の状況に応じた処理を行う。例えば、ＦＬＣＤ３の表示
能力の変更などがある。
【０１２０】本実施例におけるＦＬＣＤ３は、１２８０
×１０２４ドットの表示能力を有しているが、例えばホ
スト１より１０２４×７６８にするよう指示を受けた場
合には、画像はＦＬＣＤ３の表示画面の中央に表示され
る方が、操作者に自然な感じを与えるので好ましい。そ
こで本実施例ではステップＳ３における処理において、
これを実現するための表示画面の変更処理等を行ってい
る。例えば、書換え検出／フラグ生成回路３０３は、書
換えられたライン位置を特定するときに、書換えられた
アドレスを、１ライン分のバイト数で除算することによ
り上記処理を行っている。なお、この場合には、この１
ライン分のバイト数は、表示ドット数によって決まる。
【０１２１】また、同時に、ＦＬＣＤ３側でも対応した
処理を行う必要があり、このためにその旨のコマンドを
ＦＬＣＤインタフェース２よりシリアル通信線３１１を
介してＦＬＣＤ３に発行し、互いの動作の対応をとる。
【０１２２】なお、以下の説明では、１２８０×１０２
４ドットの表示指示を受けた場合を説明する。
【０１２３】フレームメモリ制御回路３０７は、上述し
たようにＣＰＵ３００から指示されたライン数の画像の
ＦＬＣＤ３への転送指示を受けると、ＦＬＣＤ３から送
られてくるデータ転送要求信号に同期して転送を行う
が、ＣＰＵ３００からＦＬＣＤ３への転送指示を受けて
いない場合、或いは、指示された転送が完了した場合に
は、ＦＬＣＤ３からこのデータ転送要求信号を受ける
と、それをそのままＣＰＵ３００に対する割り込み信号
として出力する。一方、フレームメモリ制御回路３０７
は、一連の転送要求を受け、その転送を行っている最中
にＦＬＣＤ３からデータ転送要求を受けている場合に
は、その信号をＣＰＵ３００に出力しない。
【０１２４】以下、この割り込み信号を受けた場合のＣ
ＰＵ３００の処理、すなわち、送るべきデータの転送が
完了した後の割り込み処理を図１３を参照して説明す
る。図１３は、フレームメモリ制御回路３０７からデー
タ転送要求信号を受けたときに起動するＣＰＵ３００に
おける割り込みルーチンのフローチャートである。
【０１２５】フレームメモリ制御回路３０７からデータ
転送要求信号を受けると、まず、ステップＳ１１で書換
え検出／フラグ生成回路３０４より領域フラグ（３２ビ
ット）をリードすると共に、書換え検出／フラグ生成回
路３０４の内部のリセットするべき領域フラグをゼロク
リアする。
【０１２６】続いてステップＳ１２でリードした領域フ
ラグ中に、セットされているビットがあるか否か、つま
り、書換えられた部分があるか否かを判断する。ここ
で、セットされているビットがなく、全てのビットが
“０”であると判断した場合にはステップＳ１３に進
み、インタレース転送を行う処理を行う。即ち、ＶＲＡ
Ｍ３０１に対して何等書き込みが検出されていない場合
には、ＦＬＣＤ３からデータ転送要求を受ける度にイン
タレース転送（フレームメモリ３０６から１ラインのデ
ータを、且つ、飛び越して転送する旨の指示）を行うこ
とになる。そして当該処理を終了してリターンする。
【０１２７】一方、ステップＳ１２でリードした領域中
に、セットされたビットが存在する場合にはステップＳ
１４に進み、各回路へセットするアドレス及びライン数
を演算する。なお、領域ＮＯ１０〜１２（２８９〜３８
４ラインの領域）に対するビットが共にセットされてい
る場合には、これらを１つの領域として、アドレス及び
ライン数を演算する。
【０１２８】ステップＳ１４における演算が完了する
と、処理はステップＳ１５〜Ｓ１７に移行し、フレーム
メモリ制御回路３０７、２値化中間調処理回路３０５、
ラインアドレス生成回路３０４にそれぞれ対応する情報
をセットし、２値化中間調処理（量子化処理）を開始さ
せる。上述したように、ラインアドレス生成回路３０４
には書換えられた領域の先頭ラインよりも５ライン前の
アドレスをセットする。ただし、領域ＮＯ“１”が書換
えられた場合には、その５ライン前は存在しない。この
場合には、領域ＮＯから割り出されたアドレスをそのま
ま活用する。そして当該処理を終了してリターンする。
【０１２９】以上の処理の結果、領域フラグをリード
し、その中にセットビットが存在する場合の最初の量子
化処理が開始される。
【０１３０】図１４は、フレームメモリ制御回路３０７
が、２値化中間調処理回路３０５から量子化後の画像デ
ータを受け、それをフレームメモリ３０６に格納する作
業が完了した場合に、同回路３０７より出力される割り
込み信号に対する処理を示すフローチャートである。
【０１３１】まず、ステップＳ２１で、フレームメモリ
制御回路３０７が現在部分書換え画像のＦＬＣＤ３への
転送処理を行っている最中か否かを判断する。フレーム
メモリ制御回路３０７が現在部分書換え画像のＦＬＣＤ
３への転送処理を行っている最中である場合にはステッ
プＳ２３に進む。
【０１３２】一方、フレームメモリ制御回路３０７が現
在部分書換え画像のＦＬＣＤ３への転送処理を行ってい
ない場合、すなわち、その時点ではインタレース転送を
行っており、最初の部分書換え画像のフレームメモリ３
０６への格納が完了したと判断した場合にはステップＳ
２２に進み、今、格納が完了した量子化後の画像データ
の転送を行なわせるべく、フレームメモリ制御回路３０
７にそのアドレス、及び、ライン数をセットし、部分書
換え画像の転送を行なわせる。そしてステップＳ２３に
進む。
【０１３３】ステップＳ２３では、既に読み込んだ領域
フラグを調べて、次に量子化する領域があるか否かを判
断する。次に量子化する領域がない場合には当該処理を
終了する。
【０１３４】一方、ステップＳ２３で未量子化処理の領
域があると判断した場合にはステップＳ２４に進み、未
量子化処理の領域に対するアドレス及びライン数を演算
し、ステップＳ２５〜ステップＳ２７において、各回路
に情報をセットし、次の量子化処理を開始させる。な
お、このステップＳ２４〜ステップＳ２７の処理は、上
述したステップＳ１４〜ステップＳ１７と同じであるの
で、その詳述は省略する。そして当該処理を終了する。
【０１３５】次に、フレームメモリ制御回路３０７よ
り、ＣＰＵ３００によって指示された部分書換え画像の
ＦＬＣＤ３への転送が完了した場合に通知される割り込
み処理を、図１５のフローチャートを参照して説明す
る。
【０１３６】まず、ステップＳ３１で、次に転送すべき
データがあるか否かを判断する。転送すべきデータがな
いケースは、部分書換えに対する全ての領域の画像をＦ
ＬＣＤ３に転送し終えた場合と、先に説明した量子化処
理が完了していず、それを待っている場合の２通りであ
る。いずれにしても、転送すべきデータがないと判断し
たら、当該処理を終了する。
【０１３７】また、ステップＳ３１で、転送すべきデー
タがあると判断した場合にはステップＳ３２に進み、そ
の領域をＦＬＣＤ３に転送すべく、フレームメモリ３０
７に対して転送開始ラインアドレス及びライン数をセッ
トして転送処理を開始させる。そして当該処理を終了す
る。
【０１３８】以上説明したように、ＣＰＵ３００は、上
記処理を行うことにより、上述した部分書換え部分の表
示の更新、及び、変化がない場合のインタレース表示を
行なわせることが可能になる。これらの処理の中核とな
るのは、ＣＰＵ３００は勿論であるが、フレーム制御回
路３０７に依存する部分、すなわち、フレームメモリ３
０６を設けたことによる影響が大である。
【０１３９】以上説明したように本実施例によれば、Ｖ
ＲＡＭ３０１への書き込みとＦＬＣＤ３への表示更新
が、全く非同期に行えるので、ＦＬＣＤ３の特徴を最大
限に利用した表示を行なわせることが可能になる。
【０１４０】なお、上記実施例では、フレームメモリ制
御回路３０７は、ＣＰＵ３００から部分書換えによる転
送指示があった場合、その部分書換え画像の転送中では
ＦＬＣＤ３からのデータ転送要求信号による割り込み信
号をＣＰＵ３００に出力しないとしたが、その動作中の
状況に拘らず割り込み信号を出力するようにしても良
い。
【０１４１】この場合には、ＣＰＵ３００は、部分書換
え指示を行った場合に、転送するライン数を知っている
ことになるから、割り込み信号を受ける毎にカウントダ
ウンし、その値を検査すれば、その割り込みが転送完了
による割り込みなのか、インタレース転送中の割り込み
なのかを判断できる。
【０１４２】また、上記実施例におけるＣＰＵ３００の
処理手順は、一例であって、これによって本願発明が限
定されるものではない。要は、先に説明したごとく、部
分書換え画像をＦＬＣＤ３に転送する際、フレームメモ
リ３０６を介在させ、非同期に行うようになっていれば
良い。
【０１４３】次に、本実施例におけるＦＬＣＤインタフ
ェース２とＦＬＣＤ３間のシリアル通信線３１１を介し
て行われるコミュニケーションについて説明する。
【０１４４】なお、図３ではシリアル通信線３１１は１
本の線で示されているが、実際には全二重通信可能なＲ
Ｓ−２３２Ｃ仕様のものを使用しているおり、その線数
は同シリアルインタフェース仕様（クロスインタフェー
ス）に準拠しているものとする。また、データ転送バス
３１０には、先に説明したデータバスとデータ転送要求
線が含まれるが、これ以外にもＦＬＣＤインタフェース
２の電源（情報処理装置側の電源）がオンになった場合
に、その旨をＦＬＣＤ３に通知するための１本の論理レ
ベル信号を送出する信号線も含まれる。勿論、これ以外
にも転送クロック等の所定の信号も含まれる。
【０１４５】また、シリアル通信線３１１における通信
は、調歩同期式の９６００ｂｐｓ、データビット長８ビ
ット、偶数パリティ規格で行われる。但し、これらは一
般にシリアル通信においては通常の如く行われている条
件であり、本発明特有のものではないので詳細説明を省
略する。
【０１４６】以下に説明するコミュニケーションによっ
て、ＦＬＣＤ３を含む本実施例システムを最適な状態で
使用することが可能になる。例えば、ホスト側の電源が
投入された後に、ＦＬＣＤ３の電源が投入された場合で
あっても、たとえ部分書換えによる画像のみが転送され
て全画面の表示が行われなくなるという不具合もこれに
よって解消する。
【０１４７】本実施例におけるこのコミュニケーション
は、原則として１バイト単位のデータを使用して行われ
る。これは、双方の制御部（ＣＰＵ３００やシステムコ
ントローラ１６０）にとってのデータ転送及び受信量が
少なくて済み、制御が簡単になるからである。
【０１４８】また、シリアル通信プロトコルとしては、
ＦＬＣＤインタフェース２側（ＣＰＵ３００）からＦＬ
ＣＤ３に対するコードと、ＦＬＣＤ３（システムコント
ローラ１６０）からＦＬＣＤインタフェース２に対する
コードがある。混乱を避けるため、前者（ＦＬＣＤイン
タフェース２→ＦＬＣＤ３）のコードを“コマンド”或
いは“コマンドコード”と呼び、後者（ＦＬＣＤ３→Ｆ
ＬＣＤインタフェース２）のコードを“アテンション”
或いは“アテンションコード”と呼ぶ。
【０１４９】なお、ＦＬＣＤインタフェース２からＦＬ
ＣＤ３へのコマンドに対するＦＬＣＤ３よりのステータ
スの返送と、ＦＬＣＤ３よりＦＬＣＤインタフェース２
へのアテンション発行を起動要因とする特定コマンド／
ステータスの送信も存在する。
【０１５０】本実施例のコマンドの詳細と、それに対す
るＦＬＣＤ３からのステータスを図１６に示す。なお、
図示において、大項目“コマンド”中のコード欄の
“Ｈ”は１６進数を示し、“ｘ”は可変４ビットを示し
ている。また、大項目“ステータス”における“Ｂ”は
２進数であることを、“ｘ”が可変１ビット（コマンド
における“ｘ”とは相違する）を示している。
【０１５１】以下、順を追って各コマンド及びそれに対
するステータスを説明する。
【０１５２】Ｒｅｑｕｅｓｔ Ｕｎｉｔ ＩＤ：００Ｈ このコマンドは、接続されたＦＬＣＤ３の種別を問い合
わせるコマンドである。
【０１５３】ステータス：ＦＬＣＤ３は、このコマンド
を受信した場合に、システムコントローラ１６０内の不
図示のＲＯＭに記憶されているＩＤ情報を付加して、Ｆ
ＬＣＤ１２０に、正常時には００ｘｘｘｘｘｘＢとい
う、異常時には０１ｘｘｘｘｘｘＢという形式のステー
タスを送出する。
【０１５４】ここで、下位６ビットの最上位ビットはＦ
ＬＣＤ３がカラー表示であるか（：０）、モノクロ表示
であるか（：１）を示し、次の上位２ビットは画面サイ
ズ（最大表示可能ドット数）が例えば１５インチである
か（：００）、２１インチであるか（：０１）を示すビ
ットが含まれる。つまり、ＦＬＣＤ１２０側では、この
コマンド“００Ｈ”を発行することで、どのようなＦＬ
ＣＤが接続されているかを知ることが可能になってい
る。なお、本実施例ではカラー表示であるが、ＦＬＣＤ
インタフェース２にはモノクロ表示の表示装置も接続す
ることができ、係るコマンドが用意されている。
【０１５５】異常時（エラー時）について規定されてい
るのは、ＦＬＣＤインタフェース２からＦＬＣＤ３に対
してコマンドを送出したとき、ノイズ等の影響を受けて
正常に送られなかった場合にも対処するためであり、こ
のような時は上位２ビットが“０１”で始まるステータ
スを返す。なお、エラー時におけるステータスは、各コ
マンドに対して共通であるので、ここで受信したコマン
ドに対するエラー時のアテンションを説明する。
【０１５６】エラー時のステータスの下位６ビットは、
エラーの種別を示す種別データ４ビットと、その内容を
示す２ビットの内容データの組み合わせで構成される。
種別データと内容データは次の通りである。
【０１５７】種別データ：Ｓｅｎｄ Ｄｉａｇｎｏｓｔ
ｉｃ エラー 内容データ：“Ｓｅｎｄ Ｄｉａｇｎｏｓｔｉｃ（自己
診断結果）”に対応するエラーであり、システムコント
ローラ１６０内のＲＯＭ１６１のチェックサムエラー、
ワークメモリとして使用されるＲＡＭ１６２のエラー
（書き込みと読み出しでのベリファイエラー）、ＡＣフ
ェールエラー、その他の表示動作中のエラーが含まれ
る。なお、ＦＬＣＤ３としては他にケーブル外れエラー
があるが、通常この状態時には通信を行うことはできな
い。
【０１５８】種別データ：受信時エラー 受信時のエラーであり、パリティーエラー、オーバーラ
ン、定義外コマンド等がある。
【０１５９】種別データ：Ｓｅｎｄ Ｈｏｓｔ ＩＤ
エラー 内容データ：“Ｓｅｎｄ Ｈｏｓｔ ＩＤ”コマンドを
受信した際に、そのＨｏｓｔ（ＦＬＣＤインタフェース
２）が定義外ＩＤであると判断したことを示すエラー 種別データ：Ｓｅｔ Ｍｏｄｅエラー 内容データ “Ｓｅｔ Ｍｏｄｅ”に対するものであり、遷移不能
（指定されたモードへの移行不能を示す）、定義外動作
Ｍｏｄｅが行われたことを示す。
【０１６０】種別データ：Ｒｅａｄ／Ｗｒｉｔｅ エラ
ー 内容データ：“Ｒｅａｄ／Ｗｒｉｔｅ”コマンドに対す
るもので、Ｒｅａｄ Ｏｎｌｙ領域に対しての書き込
み、Ｈｉｄｄｅｎ領域に対するアクセス、Ａｄｄｒｅｓ
ｓ未定義であることを示す。
【０１６１】種別データ：Ｓｅｔ Ａｄｄｒｅｓｓ エ
ラー 内容データ：“Ｓｅｔ Ａｄｄｒｅｓｓ”コマンドに対
応するものであり、範囲外ａｄｄｒｅｓｓが」設定され
たことを示す。
【０１６２】種別データ：Ｕｎｉｔ Ｓｔａｒｔ エラ
ー 内容データ：“Ｕｎｉｔ Ｓｔａｒｔ”コマンドに対応
するものであり、未だＳａｒｔできる状態ではない、Ｅ
ｒｒｏｒ状態である、既にＳｔａｒｔしている、を示
す。
【０１６３】種別データ：Ｒｅｑｕｅｓｔ Ａｔｔｅｎ
ｔｉｏｎ エラー 内容データ：“Ｒｅｑｕｅｓｔ Ａｔｔｅｎｔｉｏｎ”
コマンドに対応するものであり、送信すべきアテンショ
ンがないことを示す。
【０１６４】種別データ：Ｒｅｑｕｅｓｔ Ｓｔａｔｕ
ｓ エラー 内容データ：“Ｒｅｑｕｅｓｔ Ｓｔａｔｕｓ”コマン
ドに対応するものであり、送信すべきｓｔａｔｕｓがな
いことを示す。
【０１６５】以上である。なお、上記はその一例であっ
て、例えば種別データは４ビットであるから、原理的に
は１６通りの種別データを定義できる。また、先に説明
したように、ＦＬＣＤ３が、受信したコマンドに対する
エラーが発生した際に送出するステータスは各コマンド
に共通であるので、以下に説明するコマンドについての
エラー時のアテンションについての説明は省略する。
【０１６６】Ｒｅｑｕｅｓｔ １Ｈ：０１Ｈ ＦＬＣＤ３は、詳細を後述するように、温度センサ１０
５によって検出されたＦＬＣパネル温度に依存してその
動作速度（１走査分の画像表示周期）を変えている。こ
のコマンドは、ＦＬＣＤインタフェース２がＦＬＣＤ３
に対して、現在の１走査分の駆動速度がどのようになっ
ているのか（ＦＬＣＤパネルの１Ｈ情報）を問い合わせ
るためのものである。ＦＬＣＤ３からの応答であるステ
ータスは、図１６に示す如く、下位６ビットでもって現
在の１走査駆動周期を示す１Ｈ情報をを返す。
【０１６７】ＦＬＣＤインタフェース２はこのコマンド
発行による応答ステータスを受け、インタレースの飛び
越し間隔を変えたり、部分書換えと全画面の更新の割合
を変えたりする。
【０１６８】上述したように、ＦＬＣＤインタフェース
２では、ＦＬＣＤ３に転送すべきデータがなくなった場
合、インタレース表示させるが、例えば、ＦＬＣＤ３の
所定の領域に動画等を表示させている間は、その表示更
新された部分のみの画像が更新されていことになる。従
って、この動画の表示時間が長いと、未変更部分と変更
部分の画像の輝度差が発生し、それが徐々に強調されて
しまう。
【０１６９】そこで、部分書換えが継続している間で
も、ある程度の間隔で、全画面分の画像を表示するよう
にすることが必要になる。係る点を考慮して、本実施例
では、最低でも１Ｈｚの周期内で１画面全部の更新（フ
レームメモリ３０６内の全画像データ転送）を行うよう
に制御している。この１Ｈｚ、すなわち、１秒間に表示
できるフレーム数が、ＦＬＣＤ３の１走査ラインの駆動
周期が温度に依存して変化するので、かかるコマンドを
用いる必要があるのである。
【０１７０】また、このコマンドは、画面に変化がなく
なった際のインタレース表示における飛び越し間隔にも
影響する。すなわち、温度があまり高くない場合には、
ＦＬＣＤ３の表示速度は遅くなるため、かかる場合にお
けるインタレース表示における飛び越し間隔を大きめに
して全画像の見掛け上の更新を早くする。逆に、十分な
表示速度が可能な温度であれば、当然飛び越し間隔は小
さくできることになる。
【０１７１】Ｕｎｉｔ Ｓｔａｒｔ：０２Ｈ このコマンドは、接続されたＦＬＣＤ３の描画を起動す
る（駆動開始を指示する）ためものである。これを受け
て、はじめてＦＬＣＤ３は画像の表示を行うことが可能
になる。ＦＬＣＤ３は、Ｂｕｓｙ信号を出力し、正常に
動作が開始されたか否かを応答すれば良いので、正常時
におけるステータスには図示の如くオペランドはない。
【０１７２】Ｒｅｑｕｅｓｔ Ａｔｔｅｎｔｉｏｎ ｉ
ｎｆ．：０３Ｈ このコマンドは、ＦＬＣＤ３からのアテンションを受信
したとき、そのアテンションの詳細内容の送信を要求す
るためのものである。これを受けて、ＦＬＣＤ３側から
は下位６ビットにアテンションの内容を示すコードを付
加して送出する。
【０１７３】Ｒｅｑｕｅｓｔ Ａｔｔｅｎｔｉｏｎ Ｂ
ｉｔ：０４Ｈ このコマンドは、ＦＬＣＤ３がもっているアテンション
ステータスビットの送信を要求するためのものである。
ＦＬＣＤが持っているアテンションステータスには、例
えば、ＦＬＣＤがＲｅａｄｙになったかどうか、１Ｈ情
報が変更されたかどうか、コントラストが変更されたか
どうか、エラーが発生したかどうか等であり、ＦＬＣＤ
３側からはこれらの内容を示すデータを下位６ビットに
セットしたステータスを送出してくる。
【０１７４】Ｇｅｔ Ｍｏｄｅ：０５Ｈ 現在のＦＬＣＤ３の表示モードの送信要求をするための
コマンドである。ＦＬＣＤ３の表示モードには、詳細を
後述するように例えば、動作モード番号０である通常動
作モード（ＬＥＤ及びバックライトが点灯し走査を行う
通常描画状態表示モード）、動作モード番号１であるス
タティックモード（画像データの受信をやめ、ＬＥＤ及
びバックライトが点灯し走査停止状態である表示画像を
フリーズするモード：静止画鑑賞に適する）、動作モー
ド番号２であるスリープモード（画像の表示をやめ、バ
ックライトの駆動もやめるモード：省電力・バックライ
トとＦＬＣＤの延命効果）がある。ＦＬＣＤ３は、現在
このいずれの表示モードで動作しているかを示す動作モ
ード番号をステータスとして返す。
【０１７５】Ｒｅｑｕｅｓｔ Ｓｔａｔｕｓ：０６Ｈ これはＦＬＣＤ３から送られてきたアテンションにパリ
ティーエラー等が発生した際に、そのステータスを再送
するよう要求するためのコマンドである。ＦＬＣＤ３
は、これを受けて再度、前回送出したものと同じ内容を
示すアテンションを送出することになる。
【０１７６】Ａｔｔｅｎｔｉｏｎ Ｃｌｅａｒ：０ＡＨ このコマンドはＦＬＣＤ３のアテンションをクリアさせ
るものである。ＦＬＣＤは正常にクリアされたか否かを
通知すれば良いので、もし正常であれば全ビット“０”
のステータスを送出する。
【０１７７】Ｇｅｔ Ｃｏｎｔｒａｓｔ Ｅｎｈ．：０
ＢＨ このコマンドは、ＦＬＣＤ３の輝度・画質トリマ１０
６、１０７の設定値等により定まるコントラストエンハ
ンスメント値を獲得するためのものであり、これに対す
るレスポンス（ステータス中の６ビット）に従って、先
に説明したデガンマ回路３０９のデガンマテーブル内容
を更新する。なお、デガンマテーブルを更新した場合、
部分書換えされた画像のみのコントラストが変更されて
しまうので、ＶＲＡＭ３０１の全画像に対して書き込み
がなされたものとして、全画像の２値化処理を行わせ、
全画像をＦＬＣＤ３に転送することになる。
【０１７８】Ｇｅｔ Ｍｕｌｔｉ：０ＢＨ 本実施例におけるＦＬＣＤ３は、３つの走査モードを有
しており、ＦＬＣＤインタフェース２よりの画像データ
のヘッダ部にセットされるスキャンモード情報と、後述
するＳｅｔ Ｍｕｌｔｉコマンドにより指定される３つ
の走査モードでの動作が可能であり、Ｓｅｔ Ｍｕｌｔ
ｉでの指定が先のマルチスキャンモードでの指定に優先
する。
【０１７９】この３つの走査モードは、入力した１ライ
ンの画像データに対して、ｎライン（現時点では、ｎは
１、２、４のいずれかである）の画像として表示するモ
ードであり、０１Ｈである１本同時選択モード、０２Ｈ
である２本同時選択モード、０３Ｈである４本同時選択
モードを有している。例えば、近年、マルチメディアが
さけばれる中、動画表示のデフォルトは、せいぜい３０
０×２００ドット程度の大きさであり、アプリケーショ
ンによってはそのサイズが固定のものもある。これで
は、表示画像が小さくなりすぎるので、受信した原画像
１ラインに対して２ライン、もしくは４ライン分同じ画
像を表示する。
【０１８０】このようにして、そのままでは小さい画像
であっても視覚的に負担のない画像を表示することが可
能になる。また、ＦＬＣＤインタフェース２にとって
は、同じラインのデータを複数回転送することがないの
で、負担は少ない。但し、主走査方向に関しては、同じ
画素をｎ回続けて転送するよう、フレームメモリ制御回
路３０７に指示する。なお、主走査方向への繰り返し回
数も別途指示するようにしても良いのは勿論である。
【０１８１】このＧｅｔ Ｍｕｌｔｉコマンドは、現在
のＦＬＣＤのかかる状態がどのようになっているのかを
送信要求するためのものである（現在の状態はステータ
スの６ビットで返される）。このコマンドを設けた理由
は、後述するＳｅｔ Ｍｕｌｔｉコマンドでもって、Ｆ
ＬＣＤ３に対して上記ｎを“２”にセットした以降、情
報処理システム（例えばパーソナルコンピュータ）側の
電源を遮断して、再度投入した際の画像データの送り手
と受けての不整合を防止するためのものである。
【０１８２】Ｓｅｎｄ Ｄｉａｇｎｏｓｔｉｃ：１ｘＨ このコマンドは、ＦＬＣＤ３に自己診断を行わせ、その
結果を送信するよう要求するためのものである。“ｘ”
で示される４ビットには、その診断モードを指定する。
診断モードにはいくつかあって、ＦＬＣＤ３は指定され
たモードに対する診断結果をステータス情報として返
す。
【０１８３】Ｓｅｎｄ Ｈｏｓｔ ＩＤ：２ｘＨ このコマンドは、ＦＬＣＤ１２０のＩＤ（種類）をＦＬ
ＣＤ３に通知するためのものである。“ｘ”の４ビット
中、２ビットはＦＬＣＤ１２０のバージョン、残りの２
ビットにはＦＬＣＤ１２０のカードのＩＤ（情報処理装
置の種類にもなる）である。ＦＬＣＤ３は、受信したＩ
Ｄを許容できると判断した場合には全ビット“０”のス
テータスを返す。
【０１８４】Ｓｅｔ Ｍｏｄｅ：３ｘＨ このコマンドは、“Ｇｅｔ Ｍｏｄｅ”コマンドに対応
するものであり、“ｘ”の４ビットでもって、ＦＬＣＤ
３に対し、通常モード、スタティックモード、スリープ
モードのいずれかを設定を指示する上述した動作モード
番号を送る。ＦＬＣＤ３からは正常にそのモードへの移
行ができた場合には、全ビット“０”のステータスを返
す。このコマンドの発行タイミングであるが、例えば、
ホスト１のユーザがそのモードとするよう指示入力し、
ＦＬＣＤインタフェース２にこの指示があった場合等で
ある。また、所定期間（この期間はユーザによりプログ
ラマブルである）経過しても画像に変化がなくなった場
合に、スタティックモードへ移行することもある。
【０１８５】Ｓｅｔ Ｍｕｌｔｉ：４ｘＨ このコマンドは、先に説明した“Ｇｅｔ Ｍｕｌｔｉ”
に対応するものであり、ＦＬＣＤ３における１ラインの
画像を１、２、或いは４ライン分の画像として表示させ
るための指示を行うものである。“ｘ”で示される４ビ
ットは、０の場合にはＦＬＣＤインタフェース２よりの
画像データのヘッダ部にセットされるスキャンモード情
報によることを示し、０１Ｈは１本同時選択モード、０
２Ｈは２本同時選択モード、０３Ｈは４本同時選択モー
ドである。
【０１８６】ステータスは正常には全ビット“０”を返
す。本実施例では、例えば横６４０ドット、縦４８０ド
ットのいわゆるＶＧＡモードが選択した場合には、それ
を検出して、２ライン同時駆動を行なわせ、ＦＬＣＤ３
の１２８０ドット×９６０ドットを駆動対象にさせる。
但し、ユーザの好みに応じて変更できるようにするこも
望まれるので、情報処理装置のＦＬＣＤインタフェース
の環境設定ユーティリティプログラムによって各種設定
を行なえるようにしても良い。
【０１８７】さて、これ以降の、Ｗｒｉｔｅ Ｈｉｇｈ
／Ｌｏｗ Ｍｅｍｏｒｙ（８ｘＨ、９ｘＨ）、Ｒｅａｄ
Ｈｉｇｈ／Ｌｏｗ Ｍｅｍｏｒｙ（０８Ｈ，０９Ｈ）
は、ＦＬＣＤ３内のシステムコントローラ１６０（アド
レス空間は６４Ｋバイト）の任意のアドレスにデータを
書き込んだり、読み込み指示を与えたりするためのもの
である。Ｗｒｉｔｅ Ｈｉｇｈ／Ｌｏｗ Ｍｅｍｏｒｙ
それぞれの下位４ビットでもって書き込むべきデータ１
バイトを示すことになる。なお、Ｒｅａｄ Ｈｉｇｈ／
Ｌｏｗ Ｍｅｍｏｒｙに関してはオペランド（可変４ビ
ット）は存在しないのは当然である。
【０１８８】いずれにしても、書き込むべきアドレス、
あるいは読み込むべきアドレスを指定することが必要に
なるが、このアドレスは図示のＳｅｔ ＨＨ／ＭＨ／Ｍ
Ｌ／ＬＬ Ａｄｄｒｅｓｓコマンド（Ａｘ、Ｂｘ、Ｃ
ｘ、ＤｘＨ）それぞれの下位４ビット（計１６ビット）
でもって設定する。アドレスは、読み込もうとするアド
レス、或いは書き込もうとするアドレスである。こうし
てアドレスが確定した後に、Ｒｅａｄ コマンド或いは
Ｗｒｉｔｅコマンドで読み込み或いは書き込みを行うこ
とになる。
【０１８９】なお、Ｒｅａｄコマンドでは、指定された
アドレスのバイトの内容のうち上位４ビット或いは下位
４ビットをステータスとして返すが、それ以外のコマン
ドに対してはそれが正常であれば全ビット“０”のアテ
ンションを返す。
【０１９０】これらＦＬＣＤ３内のメモリに対する読み
込み或いは書き込みは、主としてデバッグに用いられる
が、勿論これに限定されるものではなく、ＦＬＣＤ３内
のワーク領域を変更させることで換えることも可能であ
る。また、ＦＬＣＤ３内のシステムコントローラ１６０
の動作処理プログラムをＲＡＭに常駐させて実行するよ
うにして、そのＲＡＭ上にホスト１から機能を向上させ
たプログラムを格納させることも可能になる。
【０１９１】以上、ＦＬＣＤインタフェース２からＦＬ
ＣＤ３に対して送出されるコマンド（コマンドコード）
及びそれに対する応答ステータスを述べた。
【０１９２】次に、ＦＬＣＤ３が自発的にＦＬＣＤイン
タフェース２に対してアテンションを送出する場合を説
明する。
【０１９３】ＦＬＣＤ３によるアテンションは次のフォ
ーマットである。即ち、 １０ｘｘｘｘｘｘＢ である。つまり、最上位ビット（ＭＳＢ）を“１”にす
る。
【０１９４】理由は、ＦＬＣＤインタフェース２がある
コマンドをＦＬＣＤ３に対して送出すると同時に、ＦＬ
ＣＤ３が自発的にアテンションをＦＬＣＤ１２０に対し
て送出した場合において、ＦＬＣＤインタフェース２側
としては送出したコマンドに対するレスポンスを受信し
たのではなく、自発的なアテンションを受信したと判断
できるようにするためである。つまり、先に説明したよ
うに、コマンド発行に対する全ての応答アテンションは
そのＭＳＢが“０”であるので、ＦＬＣＤインタフェー
ス２側ではその判断が容易になる。
【０１９５】さて、ＦＬＣＤ３からのアテンションの下
位６ビットは以下の通りである。
【０１９６】ビット０：ＦＬＣＤがＲＥＡＤＹになった
場合にセット、 ビット１：１Ｈ情報が変更された場合にセット、 ビット２：コントラストエンハンスメントが変更された
場合にセット、 ビット３：未定義 ビット４：ＦＬＣＤに回復可能なエラーが発生した場合
にセット、 ビット５：ＦＬＣＤに回復不可能なエラーが発生した場
合にセット、 以上である。
【０１９７】ここで、回復可能なエラーには、例えばア
テンション状態でない場合、画像データが所定期間経過
しても送られてこない場合、定義外表示モードが設定さ
れたされている場合等がある。また、回復不可能なエラ
ーには温度センサ１０５の断線による検出不能、その短
絡による検出不能、Ａ／Ｄ変換器によるサンプリングタ
イムアウト、変換終了タイムアウト、データセットタイ
ムアウト、自己診断によるＲＯＭチェックエラー、ＲＡ
Ｍチェックエラー等がある。
【０１９８】なお、ＲＯＭチェック等は、ＦＬＣＤイン
タフェースからの指示によって行われる自己診断でも行
うが、ここで言うエラーは、次に説明するＦＬＣＤ３に
電源が投入されたときの初期チェックにおけるエラー発
生時のものである。
【０１９９】また、ＦＬＣＤインタフェース２がコマン
ドを発行すると共に、ＦＬＣＤ３が自発的なアテンショ
ンを発行した際、すなわち、双方が最初のコードを送出
した場合には、ＦＬＣＤ３からのアテンションを優先し
て処理する。理由は、ＦＬＣＤからの要求は画像表示と
いうユーザとのインタフェースで一番近いところにある
からである。
【０２００】以上の各コマンド及びアテンションによる
通信プロトコルのＦＬＣＤインタフェース２サイドより
見た具体的な例を図１７〜図１９を用いて説明する。Ｆ
ＬＣＤ３については後でまとめて説明を行う。
【０２０１】図１７は、ＦＬＣＤインタフェース２から
ＦＬＣＤ３に対して、ＦＬＣＤ３のＩＤを獲得する場合
のシーケンスを示している。
【０２０２】まず、ＦＬＣＤインタフェース２（ＣＰＵ
３００）は、ＦＬＣＤ３に対してシリアル通信線３１１
を介し、Ｒｅｑｕｅｓｔ Ｕｎｉｔ ＩＤ（０１Ｈ）を
送出する。これを受けて、ＦＬＣＤ３（システムコント
ローラ１６０）は、自身のＲＯＭ１６１等に書き込まれ
たＦＬＣＤ固有の情報を読み込み、それをステータスと
してＦＬＣＤインタフェース２に返す。
【０２０３】なお、上記シーケンスにおいて、例えば、
ＦＬＣＤインタフェース２から発行したコマンドに通信
上のエラーが発生した場合（例えばパリティーエラー
等）、ＦＬＣＤ３はその受信が正常には行われなかった
ことを示すためにエラーステータスを返す。ＦＬＣＤイ
ンタフェース２はこのステータスを受信した場合には再
度同じコマンドを発生する処理を行う。また、逆に、Ｆ
ＬＣＤ３からのアテンションに通信上のエラーがあった
場合、ＦＬＣＤインタフェース２は、Ｒｅｑｕｅｓｔ
Ｓｔａｔｕｓコマンドを送出し、ステータスの再送を促
す。
【０２０４】図１８は、ＦＬＣＤ３から自発的なアテン
ションを発生した場合（ここでは、コントラストエンハ
ンスメントが変更されたときに発生するアテンションの
場合）のシーケンスを示している。
【０２０５】まず、ＦＬＣＤ３は後述する図５９のステ
ップＳ４１５に示す処理により、シリアル通信線３１１
を介してコントラストエンハンスメントが変更となった
旨を示す自発的なアテンションを示す“１００００１０
０Ｂ”をＦＬＣＤインタフェース２に送信する。
【０２０６】ＦＬＣＤインタフェース２側では、このア
テンションを受けて、コントラストエンハンスメントが
変更された旨を知ることができるので、どのように変更
されたのかを問い合わせるためのＲｅｑｕｅｓｔ Ｓｔ
ａｔｕｓコマンド（０３Ｈ）を送出する。これを受け
て、ＦＬＣＤ３はステップＳ４１３で保持しているコン
トラストエンハンスメントを示すバイナリデータをＦＬ
ＣＤインタフェース２に送出する。
【０２０７】ＦＬＣＤインタフェース２は、このコント
ラストエンハンスメント値を受け、ＲＯＭ３０８を参照
することでデガンマ回路３０９内のデガンマテーブルを
書換える。そして、このアテンションに対する処理を終
了すべく、Ａｔｔｅｎｔｉｏｎ Ｃｌｅａｒコマンドを
発行する。ＦＬＣＤ３は、これによってコントラスト値
によるデガンマ変換が完了された、もしくは変更される
ことが約束されたことを知ることになるので、了解した
旨のアテンション“００００００００Ｂ”を返し、本処
理を終える。
【０２０８】図１９は、ＦＬＣＤインタフェース２から
のコマンド発行（ここでは、ＳｅｔＭｕｌｉｔコマン
ド）と、ＦＬＣＤ３からの自発的なアテンション（ここ
では温度センサ１０５による１Ｈが変更された旨を報知
するアテンション）が入れ違いになった場合のシーケン
スを示している。
【０２０９】ＦＬＣＤインタフェース２は、受信したア
テンションのＭＳＢが“１”になっていることを知る
と、このアテンションは、ＦＬＣＤ３がアテンションを
発行してきたと判断し、先に送信したＳｅｔ Ｍｕｌｔ
ｉコマンドに対する処理は後回しにする。そして、その
Ｒｅｑｕｅｓ Ａｔｔｅｎｔｉｏｎ ｉｎｆ．コマンド
を発行して、１走査駆動周期値を送信するよう指示す
る。ＦＬＣＤ３は、これを受けて、現在の温度センサ１
０５からの温度値に基づく１Ｈを、図１０に示す温度補
償テーブル９０１を参照して、下位６ビットにその値を
セットしてＦＬＣＤインタフェース２に送信する。
【０２１０】ＦＬＣＤインタフェース２は、これを受け
て、上述したように自身の動作内容を変更すると共に、
ＦＬＣＤ３に対してＡｔｔｅｎｔｉｏｎ Ｃｌｅａｒコ
マンドを発行し、ＦＬＣＤ３からの“００００００００
Ｂ”を受信することで、ＦＬＣＤ３からのアテンション
に対する処理を終了する。
【０２１１】この後、ＦＬＤＣ３は先に受信したＳｅｔ
Ｍｕｌｉｔコマンドに対する処理を行いステータスを
返す。ＦＬＣＤインタフェース２は、このステータスが
正常終了である００００００００Ｂを受けて、Ｓｅｔ
Ｍｕｌｉｔコマンドに対する処理を終了する。
【０２１２】以上の説明では、一部のコマンド及びアテ
ンションに対してのプロトコルを説明したが、その他の
コマンド或いはアテンションに対してのプロトコルも略
同じシーケンスを踏むことになるのは、上記説明からす
れば容易に想到できよう。従って、これ以外の説明につ
いては省略する。
【０２１３】次に、本実施例のＦＬＣＤ３の電源投入
と、ＦＬＣＤインタフェース２の電源投入（情報処理装
置の電源投入でもある）における動作を説明する。
【０２１４】一般には、例えばパーソナルコンピュータ
等のホスト側装置と表示装置とが一体に構成されていて
も、あるいは別体に構成されていても、かかる構成上の
相違はさほど問題はならない。なぜなら、一般の表示装
置は、単に上位装置から垂れ流しで出力された画像デー
タを表示するだけであり、上位装置よりの情報が停止す
るとその表示も停止するからであり、互いにコミュニケ
ーションを取ることがないからである。
【０２１５】しかしながら、上述した本実施例のＦＬＣ
Ｄ３は、ＦＬＣＤパネル１５０に自己記憶機能があり、
表示装置もある程度のインテリゼンスを持っているた
め、互いに相手の状態を把握して処理することが必要で
ある。そこで本実施例では、以下のようにしてこの問題
を解決した。
【０２１６】データ転送バス３１０には、ＦＬＣＤイン
タフェース２の電源が投入されたか否かを示す１本の信
号線が含まれる。この信号線を用いることで、以下の通
りの制御が可能となっている。
【０２１７】ケース１．ＦＬＣＤインタフェース２の電
源が先に投入されていて、その後でＦＬＣＤ３に電源が
投入された場合この場合には、ＦＬＣＤ３はその電源投
入時の初期処理段階で、データ転送バス３１０内のＰＯ
ＷＥＲＯＮ信号がＬであることにより、ＦＬＣＤインタ
フェース２の電源が投入されていることを知ることがで
きるので、これを検出して、且つ、自身の初期化処理が
完了した場合に、アテンション（１００００００１Ｂ＝
ＦＬＣＤ３がｒｅａｄｙ状態になったことを示してい
る）をＦＬＣＤインタフェース２に送出する。
【０２１８】ＦＬＣＤインタフェース２はこのアテンシ
ョンを受信することで、ＦＬＣＤ３が動作可能になった
ことを認識して、Ａｔｔｅｎｔｉｏｎ Ｃｌｅａｒコマ
ンドを発行し、ＦＬＣＤ３からのアテンション“０００
０００００Ｂ”の受信を待ち、次にＵｎｉｔ Ｓｔａｒ
ｔを送出することによりＦＬＣＤ３にＢＵＳＹ信号の送
出を催し、持って画像の表示を行なわせる。
【０２１９】なお、実際には、ＦＬＣＤ３に電源が投入
されると、例えば、電源投入時におけるコントラスト
値、後述する１Ｈ値を得るために、ＦＬＣＤインタフェ
ース２は、コントラスト値、１Ｈの送出要求をコマンド
を発行し、それぞれの情報を獲得する処理を行う。
【０２２０】ケース２．ＦＬＣＤ３が先に電源が投入さ
れていて、ＦＬＣＤインタフェース２が後から電源が投
入される場合（例えば、ホスト１の電源遮断を行ないな
がらも、表示装置であるＦＬＣＤ３の電源遮断を忘れて
しまった場合等） この場合、ＦＬＣＤインタフェース２は、自身の初期化
処理が終了すると、ＰＯＷＥＲＯＮ信号がＦＬＣＤイン
タフェースによりＬにセットされるのを待ち、Ｕｎｉｔ
Ｓｔａｒｔコマンドを発行する。これを受けて、ＦＬ
ＣＤ３は自身の動作を再開することが可能になる。
【０２２１】説明が前後するが以下、ＦＬＣＤ３内のシ
ステムコントローラ１６０の動作処理を説明する。以下
の説明は、システムコントローラ１６０のメインとして
チップ構成のコンピュータ（ＭＰＵ）を用いた場合を例
として説明する。
【０２２２】図２０はこの場合におけるＦＬＣＤ３の電
源投入後又はリセット状態時における動作開始時の基本
処理を示すフローチャートである。
【０２２３】電源スイッチ１２２が入り、装置に電源が
投入されると図２０の処理に移行し、まずステップＳ４
１でシステムコントローラ１６０の最初の初期化処理が
行われ、割り込みの設定が行われる。続いてステップＳ
４２でシステムコントローラ１６０による自己診断ルー
チンが実行され、自己の動作が正常であるか否かが判断
される。そして、つづくステップＳ４３でステップＳ４
２における自己診断ルーチンでのＡＦＣ信号およびＥＮ
ＡＢＬＥ信号の診断の結果、ＡＦＣ回路１６５よりのＡ
ＦＣ信号が出力されていない場合、およびケーブル１１
が外れた状態でＥＮＡＢＬＥ信号がローレベルでない場
合であるか否か判断する。ケーブルが正しく接続されて
いない場合や、スイッチング電源１２０の入力か何かの
原因により再び低下した場合には再びステップＳ４１に
戻り、以後のＦＬＣパネル１５０の表示制御を行わない
ようにする。これにより、不用意に表示制御が行われ、
所望以外の表示がなされることを有効に防止している。
【０２２４】一方、ステップＳ４３でケーブル１１が接
続されておりＥＮＡＢＬＥ信号がローレベルであり、ま
たスイッチング電源１２０が正常であった場合で、ＡＦ
Ｃ信号が出力されている場合にはステップＳ４４に進
み、システムコントローラ１６０の初期化処理の２が行
われ、リソースの設定などが行われる。続いてステップ
Ｓ４５でドライバコントローラ１９０の初期化処理を行
う。続いてステップＳ４６で、パワーＯＮウエイト処理
を実行し、その後ステップＳ４７の動作選択処理に移行
する。
【０２２５】また、本実施例装置においては、電源投入
時にのみ図２０の処理を実行するのではなく、割り込み
の設定が行われた後は、割り込みがかかった場合にも実
行される。
【０２２６】即ち、何等かの原因でスイッチング電源へ
の電力の供給がとだえた事をＡＣＦ検知回路１６５が検
出し、ＡＦＣ信号が出力された場合や、ＦＬＣＤインタ
フェース２からのリセット信号を受けた場合、およびＥ
ＮＡＢＬＥ信号がオフとなった場合にもこの初期化等の
処理が実行される。
【０２２７】ＡＦＣ検知回路１６５が電源異常等を検知
してＡＦＣ信号を出力した場合にはＡＦＣ検知で示すＡ
ＦＣ検知割り込み処理Ｓ５０が実行される。そして、こ
の割り込み処理に移行するとまずステップＳ５１で他の
すべての割り込みを禁止する。そして続くステップＳ５
２でパワーＯＦＦルーチンを実行する。その後ステップ
５３で１５ＶＳＷをオフしてＬＥＤ表示器１０９を消勢
する。そしてステップＳ４１よりの初期化処理を実行す
る。
【０２２８】一方、本実施例装置がリセット状態となっ
た場合には、リセット割り込み処理Ｓ５５が実行され
る。そして、この割り込み処理に移行するとまずステッ
プＳ５６で他のすべての割り込みを禁止する。そして続
くステップＳ５７でパワーＯＦＦシーケンスを実行す
る。その後ステップＳ５３で１５ＶＳＷをオフしてＬＥ
Ｄ表示器１０９を消勢する。そしてステップＳ４１より
の初期化処理を実行する。
【０２２９】更に、図６に示す本施例装置とＦＬＣＤイ
ンタフェース２との間のケーブル１１がコネクタ１５よ
り何等かの理由で外れた場合や、ケーブル１１が途中で
断線したような場合には、ＥＮＡＢＬＥ信号がリセット
されてローレベルとならない状態となる。この場合には
ＥＮＡＢＬＥ信号オフで示すケーブル外れ割り込み処理
Ｓ５８が実行される。そして、この割り込み処理に移行
すると、ステップＳ５９で他のすべての割り込みを禁止
する。そして上述したステップＳ５７に進み、パワーＯ
ＦＦシーケンスを実行し、その後ステップＳ５３で１５
ＶＳＷをオフしてＬＥＤ表示器１０９を消勢する。そし
てステップＳ４１よりの初期化処理を実行する。
【０２３０】次に図２１を参照して図２０のステップＳ
４２に示す自己診断ルーチンの詳細を説明する。
【０２３１】まずステップＳ６１でＥＮＡＢＬＥ信号お
よびＡＦＣ回路１６５よりのＡＦＣ信号をチェックする
信号チェック処理を行う。続いてステップＳ６２でＲＯ
Ｍ１６１のチェック処理を行う。続いてステップＳ６３
のＲＡＭ１６２のチェック処理を実行してリターンす
る。
【０２３２】このステップＳ６１における信号チェック
処理の詳細を図２２に示す。
【０２３３】まず、ステップＳ６５でＡＦＣ信号がハイ
レベルであり、ＡＦＣ信号が出力されていないか（電源
が正常であるか）否かを調べる。ＡＦＣ信号が出力され
ていない場合にはステップＳ６６に進み、例えばＦＬＣ
Ｄインタフェース２において読み出し可能なエラーステ
ータスのＡＣフェールビットをセットしてリターンす
る。
【０２３４】一方、ＡＦＣ信号が出力されている場合に
はステップＳ６５よりステップＳ６７に進み、ＥＮＡＢ
ＬＥ信号がローレベルでケーブルが正しく接続された状
態であるか否かを調べるＥＮＡＢＬＥ信号がローレベル
でケーブルが正しく接続された状態である場合には当該
処理を終了してリターンする。
【０２３５】一方、ＥＮＡＢＬＥ信号がローレベルでな
く、ケーブルが正しく接続された状態でない場合にはス
テップＳ６７よりステップＳ６８に進み、例えばＦＬＣ
Ｄインタフェース２において読み出し可能なエラーステ
ータスのケーブル外れビットをセットしてリターンす
る。
【０２３６】図２１のステップＳ６２におけるＲＯＭ１
６１のチェック処理の詳細を図２３に示す。ＲＯＭのチ
ェック処理においては、ＲＯＭ領域の全データをワード
単位で加算し、オーバーフローを無視した１６ビット符
号無し整数を、予め計算された値（チェックサム＝ｘｘ
ｘｘｈ）と比較し、合致することを確認する処理を行
う。
【０２３７】まずステップＳ７１で、加算結果を格納す
るレジスタであるｓｕｍをクリアする。続いてステップ
Ｓ７２でＲＯＭチェックを行うアドレス値を保持するア
ドレスレジスタにＲＯＭのスタートアドレスを格納す
る。そして、ステップＳ７３でＲＯＭのアドレスレジス
タで特定されるアドレスより書き込まれている内容を読
み出し、レジスタｓｕｍの内容と加算する。この時、こ
の加算結果は、オーバーフローを無視した１６ビット符
号無し整数となる。
【０２３８】そして、ステップＳ７４でアドレスレジス
タの値をＲＯＭの次のアドレスを指定するように更新す
る。そしてステップＳ７５でこの更新したアドレス値が
ＲＯＭのエンドアドレスを越えているか否か、即ち、Ｒ
ＯＭの全領域に対する処理が終了したか否かを調べる。
すべての領域に対する処理が終了していない場合にはス
テップＳ７３に戻り、ステップＳ７４で更新した次のワ
ードの内容の読み出し及びレジスタｓｕｍの内容との加
算処理を行う。
【０２３９】一方、ステップＳ７５でＲＯＭの全領域に
対する処理が終了した場合にはステップＳ７５よりステ
ップＳ７６に進み、レジスタｓｕｍの加算結果と予め計
算された値（チェックサム＝ｘｘｘｘｈ）とを比較す
る。そして、レジスタｓｕｍの加算結果と予め計算され
た値（チェックサム＝ｘｘｘｘｈ）とが一致した場合に
はＲＯＭは正常であるとしてそのままリターンする。
【０２４０】ここで、レジスタｓｕｍの加算結果と予め
計算された値（チェックサム＝ｘｘｘｘｈ）とが異なる
場合には、ＲＯＭのエラーであり、ステップＳ７７で回
復不可能なエラーとしてのエラービットをセットしてリ
ターンする。その後は、例えば上述したＦＬＣＤインタ
フェース２に回復不可能エラーアクションを発行し動作
モード中の寡黙モードに移行する処理を行う。
【０２４１】続いて、図２１のステップＳ６３における
ＲＡＭ１６２のチェック処理の詳細を図２４及び図２５
に示す。ＲＡＭのチェック処理においては、ＲＡＭ領域
にワード単位でデータを書き込んだ後に、このデータを
読み出して、書き込んだデータを合致することを確認す
る。書き込むデータは例えば（００ｈ）及び（ＦＦｈ）
とし、書き込みに際しては書き込むべきアドレスに記憶
されているデータはレジスタに一旦退避し、当該アドレ
スに対するチェックが終了した時点で再びＲＡＭに戻さ
れる。
【０２４２】本実施例においては、レジスタ群がＲＡＭ
内に複数セット割り当てられている。このレジスタ群を
レジスタバンク０、レジスタバンク１、…と呼ぶ。まず
最初にＲＡＭの先頭からレジスタバンク１までの領域に
ついてチェックを行うべく、ステップＳ８１でレジスタ
をレジスタバンクの１と設定する。続いてステップＳ８
２で書き込むパターンデータとしての（００ｈ）をパタ
ーン０としてｐａｔｎ０レジスタに登録し、続いて書き
込むパターンとしての（ＦＦｈ）をパターン１としてｐ
ａｔｎ１レジスタに登録する。そしてステップＳ８３で
ＲＡＭの最初のアドレスであるＲＡＭスタートアドレス
をアドレスレジスタにセットする。
【０２４３】これでＲＡＭチェックの準備ができたた
め、続くステップＳ８４でアドレスレジスタで指定され
るＲＡＭの番地の内容を読み出してきて退避レジスタに
格納する。続いてステップＳ８５でｐａｔｎ０レジスタ
の内容をアドレスレジスタで指定されるＲＡＭの番地に
書き込み、続いて書いた内容を読み出してきてｐａｔｎ
レジスタに格納する。そしてステップＳ８６で読み出し
てきたｐａｔｎの内容と書き込んだｐａｔｎ０レジスタ
の内容とを比較する。
【０２４４】ここで、ＲＡＭエラーとなり両レジスタの
内容が異なっている時には図２５のステップＳ１０１に
進み、退避レジスタに退避していた内容をアドレスレジ
スタで示されるＲＡＭの番地に書き込む。そしてステッ
プＳ１０２でエラーステータスのＲＡＭエラービットを
セットしてリターンする。その後は、例えば上述したＦ
ＬＣＤインタフェース２に回復不可能エラーアクション
を発行し動作モード中の寡黙モードに移行する処理を行
う。
【０２４５】一方、ステップＳ８６で読み出してきたｐ
ａｔｎの内容と書き込んだｐａｔｎ０レジスタの内容と
が一致していた場合にはステップＳ８７に進み、続いて
ｐａｔｎ１レジスタの内容をアドレスレジスタで指定さ
れるＲＡＭの番地に書き込み、続いて書いた内容を読み
出してきてｐａｔｎレジスタに格納する。そして続くス
テップＳ８８で読み出してきたｐａｔｎの内容と書き込
んだｐａｔｎ１レジスタの内容とを比較する。ここで、
ＲＡＭエラーとなり両レジスタの内容が異なっている時
にはステップＳ１０１に進む。
【０２４６】一方、ステップＳ８８で読み出してきたｐ
ａｔｎの内容と書き込んだｐａｔｎ１レジスタの内容と
が一致していた場合にはステップＳ８９に進み、ステッ
プＳ８４で退避レジスタに退避しておいたＲＡＭのアド
レスレジスタで示される番地の内容を元に戻す。続くス
テップＳ９０でアドレスレジスタをインクリメントして
次にチェックすべきＲＡＭアドレスとする。そしてステ
ップＳ９１でレジスタバンク１までの領域のチェックが
すべて終了し、アドレスレジスタの内容がレジスタバン
ク１のアドレス以上となったか否かを調べる。レジスタ
バンク１までのアドレスである場合にはステップＳ８４
に戻り、次の番地に対するチェックを続行する。
【０２４７】一方、レジスタバンク１までの領域に対す
るチェックが終了してアドレスレジスタの内容がレジス
タバンク１のアドレス以上となった場合には図２５に示
すステップＳ９２に進む。
【０２４８】ステップＳ９２では、レジスタバンク１の
領域を先頭にＲＡＭの最後までのＲＡＭチェックを行う
べく、レジスタをレジスタバンクの０と設定して書き込
みパターン０とパターン１を改めてレジスタに設定す
る。続くステップＳ９３でアドレスレジスタで指定され
るＲＡＭの番地の内容を読み出してきて退避レジスタに
格納する。続いてステップＳ９４でｐａｔｎ０レジスタ
の内容をアドレスレジスタで指定されるＲＡＭの番地に
書き込み、続いて書いた内容を読み出してきてｐａｔｎ
レジスタに格納する。そして続くステップＳ９５で読み
出してきたｐａｔｎの内容と書き込んだｐａｔｎ０レジ
スタの内容とを比較する。ここで、ＲＡＭエラーとなり
両レジスタの内容が異なっている時にはステップＳ１０
１に進む。
【０２４９】一方、ステップＳ９５で読み出してきたｐ
ａｔｎの内容と書き込んだｐａｔｎ０レジスタの内容と
が一致していた場合にはステップＳ９６に進み、続いて
ｐａｔｎ１レジスタの内容をアドレスレジスタで指定さ
れるＲＡＭの番地に書き込み、続いて書いた内容を読み
出してきてｐａｔｎレジスタに格納する。そして続くス
テップＳ９７で読み出してきたｐａｔｎの内容と書き込
んだｐａｔｎ１レジスタの内容とを比較する。ここで、
ＲＡＭエラーとなり両レジスタの内容が異なっている時
にはステップＳ１０１に進む。
【０２５０】一方、ステップＳ９７で読み出してきたｐ
ａｔｎの内容と書き込んだｐａｔｎ１レジスタの内容と
が一致していた場合にはステップＳ９８に進み、ステッ
プＳ９３で退避レジスタに退避しておいたＲＡＭのアド
レスレジスタで示される番地の内容を元に戻す。続くス
テップＳ９９でアドレスレジスタをインクリメントして
次にチェックすべきＲＡＭアドレスとする。そしてステ
ップＳ１００でＲＡＭ領域のチェックがすべて終了し、
アドレスレジスタの内容がＲＡＭの最終アドレス以上と
なったか否かを調べる。最終のアドレス以下である場合
にはステップＳ９３に戻り、次の番地に対するチェック
を続行する。
【０２５１】一方、ＲＡＭ領域に対するチェックが終了
してアドレスレジスタの内容がＲＡＭの最終アドレス以
上となった場合には処理を終了してリターンする。続い
て、図２６を参照して図２０のステップＳ４６における
パワーＯＮウエイト処理を説明する。
【０２５２】まずステップＳ１１１で電源スイッチコン
トローラ１８１に指示してＬＥＤの電源となる１５Ｖ電
源をオンする。続いて１６ｍｓ待った後ステップＳ１１
２でＬＥＤ１０９を点灯させる。更に１６ｍｓ待った後
ステップＳ１１３でシステムコントローラ１６０に対す
るＡＦＣ割り込みを許可する。次にステップＳ１１４で
ＦＬＣＤインタフェース２側よりのＲＥＳＥＴ信号がこ
の時点でリセットされた状態でありＨレベルでない場合
にはこれがＨレベルとなるのを待つ。
【０２５３】続いてステップＳ１１５でＦＬＣＤインタ
フェース２側の電源が投入されていることを示すＰＯＷ
ＥＲＯＮ信号がセットされていることを確認する。ここ
でもしＰＯＷＥＲＯＮ信号がセットされていない場合に
は、ＦＬＣＤインタフェース側の電源が投入されるのを
待つ。ここで、ホスト側の電源が投入された状態となり
ＰＯＷＥＲＯＮ信号がセットされている状態であればス
テップＳ１１６に進み、システムコントローラ１６０の
図９に示すＦＬＣ制御部分を初期化（停止状態）する。
【０２５４】更にステップＳ１１７で内部変数を初期化
する。具体的には、エラー状態を示すステータス（ｅｒ
ｒｓｔａｔ）を０クリアし、続いて表示モードコントロ
ール（ｄｉｓｐｍｏｄｅ）を表示を行わないモードであ
るｎｏｔｓｔａｒｔｅｄにセットする。また走査モード
（ｓｃａｎｍｏｄｅ）を×１の走査モード（×１ｍｏｄ
ｅ）にセットし、直前の走査アドレス（ｐｒｅａｄｄ）
にダミーアドレスをセットし、タイマユニット９０２の
ＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦにセット
し、ＦＬＣ制御部をＯＦＦしてＦＬＣＤパネル１５０の
表示を行わない様に制御する初期化処理などを行う。
【０２５５】次に、ステップＳ１１８で先の自己診断ル
ーチン等によるエラーステータスがセットされているか
否かを調べる。エラーステータスがセットされていなけ
ればステップＳ１１９に進み、パワーＯＮシーケンスを
実行する。続くステップＳ１２０でステップＳ１１６で
停止状態としたＦＬＣ制御部の動作を有効とし、ＳＣＳ
Ｗをオンとしてトリマインタフェース１７４を起動して
画質調整トリマ１０７の設定値及び温度センサ１０５の
検出値に基づく駆動信号を制御する。そしてステップＳ
１２１でＦＬＣＤインタフェース２側に対してシリアル
インタフェース１１を介してユニットレディアテンショ
ンを発行してリターンする。
【０２５６】一方、ステップＳ１１８でエラーステータ
スがセットされている場合にはステップＳ１２２に進
み、ＦＬＣＤインタフェース２側に対してシリアルイン
タフェース１１を介して自己診断エラーアテンションの
発行処理を実行する。続いてステップＳ１２３でエラー
状態を示すｅｒｒｓｔａｔをエラーにセットする。次に
ステップＳ１２４でＬＥＤ１０９を後述する回復不可能
モードの場合のＬＥＤ１０９を早い周期でＯＮ−ＯＦＦ
するブリンクモードに設定し、ＬＥＤ１０９を早い周期
でブリンクさせる。これにより、ＦＬＣＤ３がエラー発
生状態であることが容易に目視確認できる。そしてステ
ップＳ１１９のパワーＯＮシーケンスに移行する。
【０２５７】次に、図２６のステップＳ１１９のパワー
ＯＮシーケンスルーチンを図２７を参照して説明する。
【０２５８】まず、ステップＳ１３０でＶＯＰコントロ
ーラ１７３をリセットする。そして続くステップＳ１３
１で色彩スイッチルーチンを実行し、続くステップＳ１
３２において（Ｓ／ＣＣＲ）をハイレベルとする。そし
てステップＳ１３３で温度補償ルーチンを実行し、ステ
ップＳ１３４で温度補償ルーチンの処理の結果であるリ
ターンコード（終了コード）が０であるか否かを調べ
る。ここでリターンコードが０でない場合にはステップ
Ｓ１３９に進み、リターンコードとして（ｆｆｆ）Ｈを
セツトしてリターンする。
【０２５９】一方、ステップＳ１３４でリターンコード
が０の場合にはステップＳ１３５に進み、各ドライバ回
路の出力チャネル電源（ＶＥＥ）を付勢するためのＶＥ
ＥＳＷ信号をＯＮとする。ＶＯＰコントローラ１７３に
各ドライバ回路の出力チャネル電源をオンする様に指示
する。その後１６ｍｓ経過するのを待ち、ステップＳ１
３６でＤＲＶＳＷ信号をＯＮとして液晶駆動電圧レギュ
レータの出力を投入する。続いてステップＳ１３７でＢ
ＬＳＷ信号をＯＮし、バックライトコントローラ１７２
に指示してバックライト電源を投入する。そして、リタ
ーンコードとして０をセツトしてリターンする。
【０２６０】以上に説明したＦＬＣＤ３のパワーＯＮ時
の一連の動作の結果における信号のタイミングチャート
を図２８に示す。図のシリアル通信は、１で図２６に示
すＦＬＣＤよりのＵｎｉｔ ＲｅａｄｙＡテンションの
発行及びこれに対するＣｌｅａｒアテンションコマンド
の返送がおこなわれ、その後３で示すバックライトの点
灯後通常表示モードに移行してのＦＬＣＤ２よりのＵｎ
ｉｔＳｔａｒｔコマンドの送信及び４に示すＳｔａｔｕ
ｓの送信へと移行することになる。
【０２６１】次に、このパワーＯＮに続く図２０に示す
ステップＳ４７以下の動作選択処理を図２９〜図３１を
参照して説明する。
【０２６２】動作選択処理では、まずステップＳ１４０
でワークレジスタの初期化処理を実行する。ワークレジ
スタの０（ｒｗ０）をユーザトリマ監視タイミング用描
画ライン数カウンタ（ｌｉｎｃ）値とし、ワークレジス
タの１（ｒｗ１）をｄｉｓｐｍｏｄｅで設定される表示
動作に、及びエラー状態をｅｒｒｓｔａｔとし、ワーク
レジスタの２（ｒｗ２）を画像データヘッダ部に付加さ
れた走査モード（ｓｃａｎｍｏｄｅ）に、ワークレジス
タの３（ｒｗ３）を直前の走査アドレス（ｐｒｅａｄ
ｄ）に、ワークレジスタの４（ｒｗ４）をステータス及
びアテンションの送信に際し、送信データに加え、送信
の優先順位と送信後の保持動作情報、及びアテンション
においてはアテンションインフォメーションを含む送信
イメージを設定しなければならず、係る送信イメージ等
をバッファリングする送信データバッファのバッファポ
インタ（ｂｕｆｆｐｏｉｎｔｅｒ）に、ワークレジスタ
の５（ｒｗ５）をタイマユニット９０７のＯＮ／ＯＦＦ
フラグ（ｔｉｍｅｒ）に設定して夫々を初期化する。
【０２６３】続いてステップＳ１４１でＦＬＣＤ２の電
源が投入されており、ＦＬＣＤ２よりのＰＯＷＥＲＯＮ
信号がハイレベルか否かを調べる。ＰＯＷＥＲＯＮ信号
がハイレベルであればステップＳ１４２に進み、ｒｗ１
を調べ、動作モードが通常動作モードであるＮＯＲＭＡ
Ｌであるか否かを調べる。ここで、動作モードが通常動
作モード（ＮＯＲＭＡＬ）でなければステップＳ１７６
に進む。
【０２６４】一方、ｒｗ１がＮＯＲＭＡＬであり、動作
モードが通常動作モードであればステップＳ１４３に進
み、ｒｗ５を調べる。ｒｗ５はタイマユニット９０２が
動作中であるか否かを示しており、ｒｗ５がＯＮであれ
ばタイマユニット９０２が動作中であることを示してい
る。ここで、タイマユニット９０２が動作中でない場合
にはステップＳ１４４に進み、タイマを再起動すると共
に、ｒｗ５をＯＮして図３０のステップＳ１４５に進
む。
【０２６５】一方、ステップＳ１４３で、ｒｗ５がＯＮ
でタイマユニット９０２が動作中である場合には、その
まま図３０のステップＳ１４５に進む。ステップＳ１４
５では、ユーザトリマ監視タイミング用描画ライン数カ
ウンタ（ｌｉｎｃ）であるｒｗ０が０であるか否かを調
べる。ｒｗ０が０でない場合にはステップＳ１４６の通
常描画処理を実行する。そして続くステップＳ１４７で
ユーザトリマ監視タイミング用描画ライン数カウンタ
（ｌｉｎｃ）であるｒｗ０を１つデクリメントすると共
に、タイムアウトのリトライカウンタ（ａｈｄｉｒｅ
ｔ）に０を格納する。そして続くステップＳ１４８でＡ
ｔｔｅｎｔｉｏｎ Ｔｉｍｅ Ｏｕｔか否かを調べる。
Ａｔｔｅｎｔｉｏｎ Ｔｉｍｅ Ｏｕｔでなければステ
ップＳ１４９に進む。そして、ここでＦＬＣＤ２よりの
受信データがあるか否かを調べる。受信データがなけれ
ばステップＳ１５０に進み、ＦＬＣＤ２への送信データ
があるか否かを調べる。送信データもなければステップ
Ｓ１４１に戻り、以上の通常描画処理を行う。
【０２６６】以上の状態時に、ステップＳ１５０で送信
データが発生した場合にはステップＳ１５０よりステッ
プＳ１５１以降の処理に進み、送信モード処理を実行す
る。まずステップＳ１５１でＰｈａｓｅ Ｏｖｅｒｌａ
ｉｄ Ｄｒｉｖｅの後処理を行ってＦＬＣＤパネル１５
０の駆動を停止させる。そして続くステップＳ１５２で
送信バッファデータの送信処理を行う。その後ｒｗ４に
このバッファアドレスポインタの値をセットしてバッフ
ァを再び読み出し使用可能にすると共にｒｗ５をＯＦＦ
としてタイマユニット９０７のＯＮ／ＯＦＦフラグをリ
セットする。そしてステップＳ１４１に戻る。
【０２６７】一方、ステップＳ１４９で受信データがあ
る場合にはステップＳ１４９よりステップＳ１５５に進
み、Ｐｈａｓｅ Ｏｖｅｒｌａｉｄ Ｄｒｉｖｅの後処
理を行ってＦＬＣＤパネル１５０の駆動を停止させる。
そして続くステップＳ１５６でＳＣ受信処理ルーチンを
実行してＦＬＣＤインタフェース２よりのデータを受信
する。
【０２６８】その後ステップＳ１５７でＳＣ受信で受信
した画像データヘッダ部に付加されているデータのＲＡ
Ｍ１６２のワークレジスタ領域へのセットを行う。即
ち、ｒｗ１の表示動作モード（ｄｉｓｐｍｏｄｅ）及び
エラー状態（ｅｒｒｓｔａｔ）をセットし、（ｒｗ４）
の送信データバッファのバッファポインタ（ｂｕｆｆｐ
ｏｉｎｔｅｒ）を更新し、ｒｗ５のタイマユニット９０
７のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦとし、
更にｒｗ６に画像データのヘッダ部から走査モードを抽
出するマスク１（ｓｃｍｏｄｍｓｋ１）をセットする。
ｃ００００Ｈであれば画像データヘッダ部に従い、００
００Ｈであれば通信による指定による。また、ｒｗ７に
画像データのヘッダ部から走査モードを抽出するマスク
２（ｓｃｍｏｄｍｓｋ２）をセットする。０００００Ｈ
であれば画像データヘッダ部、又は×１指定となり、４
０００Ｈであれば×２指定、８０００Ｈであれば×４指
定である。通信による指定による。そしてステップＳ１
４１に戻る。
【０２６９】更に、ステップＳ１４８でアテンションタ
イムアウトの場合にはステップＳ１４８よりステップＳ
１６０に進み、Ｐｈａｓｅ Ｏｖｅｒｌａｉｄ Ｄｒｉ
ｖｅの後処理を行ってＦＬＣＤパネル１５０の駆動を停
止させる。そして続くステップＳ１６１でアテンション
タイムアウトを示すフラグ（ａｔｔｎｔｍｏｕｔｆｌ
ｇ）をセット（ＯＮ）する。次にステップＳ１６２でＬ
ＥＤ１０９を回復不可能モードの早い周期で点滅するブ
リンキングモードに設定する。これにより、操作者は表
示装置のＬＥＤの表示を一目みるのみで装置がエラー状
態であることを容易に目視確認可能となっている。
【０２７０】その後ステップＳ１６３でエラー状態を示
すｅｒｒｓｔａｔをエラーにセットし、ｒｗ１の表示動
作モード（ｄｉｓｐｍｏｄｅ）及びエラー状態（ｅｒｒ
ｓｔａｔ）をセットし、ｒｗ５のタイマユニット９０７
のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦとしてス
テップＳ１４１に戻る。
【０２７１】一方、ステップＳ１４５でｒｗ０のユーザ
トリマ監視タイミング用描画ライン数カウンタが０の場
合にはステップＳ１６５に進み、Ｐｈａｓｅ Ｏｖｅｒ
ｌａｉｄ Ｄｒｉｖｅの後処理を行ってＦＬＣＤパネル
１５０の駆動を停止させる。そして続くステップＳ１６
６で温度補償ルーチンを、ステップＳ１６７で色彩調整
スイッチルーチンを実行する。
【０２７２】その後ステップＳ１６８で、ワークレジス
タの０（ｒｗ０）をユーザトリマ監視タイミング用描画
ライン数カウンタ（ｌｉｎｃ）値とし、ワークレジスタ
の１（ｒｗ１）をｄｉｓｐｍｏｄｅで設定される表示動
作に、及びエラー状態をｅｒｒｓｔａｔとし、ワークレ
ジスタの４（ｒｗ４）を送信データバッファのバッファ
ポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）に、ワークレジス
タの５（ｒｗ５）のタイマユニット９０７のＯＮ／ＯＦ
Ｆフラグ（ｔｉｍｅｒ）をＯＦＦに設定してステップＳ
１４１に戻る。
【０２７３】また、図２９のステップＳ１４１の判定で
ＰＯＷＥＲＯＮ信号がハイレベルでない場合には、ＦＬ
ＣＤインタフェース２側の電源が投入されていないた
め、ステップＳ１７０の処理に移行し、ここで６４μｓ
待った後ステップＳ１７１で再度ＰＯＷＥＲＯＮ信号が
ハイレベルか否かを調べる。ここでもＰＯＷＥＲＯＮ信
号がハイレベルでない場合にはステップＳ１７２でパワ
ーＯＦＦシーケンスを実行して図２０のステップＳ４１
よりの電源投入時の処理に移行する。
【０２７４】一方、ステップＳ１７１でＰＯＷＥＲＯＮ
信号がハイレベルであった場合にはステップＳ１７１よ
りステップＳ１７３に進み、ｒｗ５がＯＮ（タイマユニ
ット９０２が動作中）であるか否かを調べる。タイマユ
ニットが動作中でない場合にはステップＳ１４１に戻
る。
【０２７５】一方、ステップＳ１７３でタイマユニット
９０２が動作中の場合にはステップＳ１７４に進み、パ
ネル駆動停止処理を行ってＦＬＣＤパネル１５０の駆動
を停止させる。そして続くステップＳ１７５ワークレジ
スタの４（ｒｗ４）を送信データバッファのバッファポ
インタ（ｂｕｆｆｐｏｉｎｔｅｒ）に、ワークレジスタ
の５（ｒｗ５）のタイマユニット９０７のＯＮ／ＯＦＦ
フラグ（ｔｉｍｅｒ）をＯＦＦに設定してステップＳ１
４１に戻る。
【０２７６】更に、ステップＳ１４２の表示動作モード
の判断で通常動作モードでなかった場合にはステップＳ
１４２よりステップＳ１７６に進み、ワークレジスタの
１（ｒｗ１）の設定が本実施例表示装置で通常の動作モ
ードとして遷移可能な他の２つの表示動作モードである
スタテック動作モード（ｓｔａｔｉｃ）か、あるいは低
消費電力モードであるスリープ動作モード（ｓｌｅｅ
ｐ）であるか否かを判断する。いずれかのモードでない
場合にはステップＳ１８０に進む。
【０２７７】一方、いずれかのモードであった場合には
ステップＳ１７６よりステップＳ１７７に進み、ユーザ
トリマである、輝度調整トリマ１０６、画質調整トリマ
１０７をチェックする。そして、色彩調整スイッチ１０
８の設定に従う色彩スイッチルーチンを実行する。
【０２７８】その後、ステップＳ１７９でｒｗ１をｄｉ
ｓｐｍｏｄｅで設定される表示動作に、及びエラー状態
をｅｒｒｓｔａｔとし、ワークレジスタの４（ｒｗ４）
を送信データバッファのバッファポインタ（ｂｕｆｆｐ
ｏｉｎｔｅｒ）に設定してステップＳ１８０に進む。
【０２７９】ステップＳ１８０では、ステップＳ１７６
と同様にワークレジスタの１（ｒｗ１）の設定が本実施
例表示装置で通常の動作モードとして遷移可能な他の２
つの表示動作モードであるスタテック動作モード（ｓｔ
ａｔｉｃ）か、あるいは低消費電力モードであるスリー
プ動作モード（ｓｌｅｅｐ）であるか否かを判断する。
いずれかのモードでない場合にはステップＳ１８２に進
む。
【０２８０】一方、いずれかのモードであった場合には
ステップＳ１８０よりステップＳ１８１に進み、ＬＥＤ
１０９を短い周期で点滅させるブリンキング表示として
ステップＳ１８２に進む。
【０２８１】ステップＳ１８２では約１Ｈの時間の待
ち、ステップＳ１８３に進む。ステップＳ１８３でＡｔ
ｔｅｎｔｉｏｎ Ｔｉｍｅ Ｏｕｔか否かを調べる。Ａ
ｔｔｅｎｔｉｏｎ Ｔｉｍｅ Ｏｕｔでなければステッ
プＳ１８４に進む。そして、ここでＦＬＣＤ２よりの受
信データがあるか否かを調べる。受信データがなければ
ステップＳ１８５に進み、ＦＬＣＤ２への送信データが
あるか否かを調べる。送信データもなければステップＳ
１４１に戻り、以上の通常描画処理を行う。
【０２８２】以上の状態時に、ステップＳ１８５で送る
べき送信データが発生している場合にはステップＳ１８
５よりステップＳ１８６の処理に進み、送信バッファの
データをシリアル通信ラインを介してＦＬＣＤ２に送信
する。その後ステップＳ１８７でｒｗ４にこのバッファ
アドレスポインタの値をセットして次のバッファ格納デ
ータを読み出し使用可能にする。そしてステップＳ１４
１に戻る。
【０２８３】一方、ステップＳ１８４で受信データがあ
る場合にはステップＳ１８４よりステップＳ１９０に進
み、ＳＣ受信処理ルーチンを実行してＦＬＣＤインタフ
ェース２よりのデータを受信する。その後ステップＳ１
９１でＳＣ受信で受信した画像データヘッダ部に付加さ
れているデータのＲＡＭ１６２のワークレジスタ領域へ
のセットを行う。即ち、ｒｗ１の表示動作モード（ｄｉ
ｓｐｍｏｄｅ）をセットし、（ｒｗ４）の送信データバ
ッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）
を更新し、ｒｗ６に画像データのヘッダ部から走査モー
ドを抽出するマスク１（ｓｃｍｏｄｍｓｋ１）をセット
する。ｃ００００Ｈであれば画像データヘッダ部に従
い、００００Ｈであれば通信による指定による。また、
ｒｗ７に画像データのヘッダ部から走査モードを抽出す
るマスク２（ｓｃｍｏｄｍｓｋ２）をセットする。００
０００Ｈであれば画像データヘッダ部、又は×１指定と
なり、４０００Ｈであれば×２指定、８０００Ｈであれ
ば×４指定である。通信による指定による。そしてステ
ップＳ１４１に戻る。
【０２８４】更に、ステップＳ１８３でアテンションタ
イムアウトの場合にはステップＳ１８３よりステップＳ
１９５に進み、アテンションタイムアウトを示すフラグ
（ａｔｔｎｔｍｏｕｔｆｌｇ）をセット（ＯＮ）する。
次にステップＳ１９６でＬＥＤ１０９を早い周期で点滅
するブリンキングモードに設定する。これにより、操作
者は表示装置のＬＥＤの表示を一目みるのみで装置がエ
ラー状態であることを容易に目視確認可能となってい
る。
【０２８５】その後ステップＳ１９７でエラー状態を示
すｅｒｒｓｔａｔをエラーにセットし、ｒｗ１の表示動
作モード（ｄｉｓｐｍｏｄｅ）及びエラー状態（ｅｒｒ
ｓｔａｔ）をセットし、ｒｗ５のタイマユニット９０７
のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦとしてス
テップＳ１４１に戻る。
【０２８６】以上の説明中の表示モードについて説明す
ると、本実施例のＦＬＣＤ３は正常動作状態時には大き
く３つの表示モードを備えており、図３２に示す様に、
通常動作表示モード（Ｎｏｒｍａｌ）、静止画像を表示
する場合等に最適の静止表示モード（Ｓｔａｔｉｓ）、
ＦＬＣＤ３の表示画面を全黒消去し、バックライトも消
灯した低消費電力状態のスリープモード（Ｓｌｅｅｐ）
３つの表示モードを備えている。また、このほかに、回
復不可能エラー発生時の表示モードもあり、この場合に
は画面表示は回復不可能エラー発生直前状態を維持す
る。そして、各動作モード状態を判別可能とするため
に、ＬＥＤ１０９の点滅制御も併せて行っており、上述
した様にスリープモードではＬＥＤを１秒間隔で点滅さ
せ、回復不可能エラーでは更に早いブリンキングである
０．５秒間隔で点滅させている。
【０２８７】本実施例では、以上の様に各動作状態でＬ
ＥＤの点灯状態を区別しているので、しばらく表示装置
より離れていたものが、このＬＥＤの点灯状態をみるだ
けで現在の表示装置の状態を知ることができる。この結
果、スリープモードでの動作にもかかわらず電源断状態
と間違えることもなく、また、回復不可能エラー発生状
態か否かも容易に知ることができ、誤操作を防げると共
に、適切な対処をすることも可能となる。
【０２８８】以下、図３０に示す通常描画処理の詳細を
説明する。この処理の説明の前に本実施例におけるＦＬ
ＣＤパネル１５０の画像データ表示位置を説明する。Ｆ
ＬＣＤパネル１５０の画像データ表示位置は、ＲＧＢＷ
の４色で１つの画素を形成しており、画素データも４色
のＤ０〜Ｄ３で表されており、例えば本実施例の表示パ
ネルが１２８０画素×１０２４ラインである場合には、
図３３に示す様に１つのコモンスキャンラインアドレス
Ａ０〜Ａ１１に対しセグメントデータは合計５１１９で
構成されている。
【０２８９】そして、ホスト側のＦＬＣＤインタフェー
ス２は、ＢＵＳＹ信号をネガティブとしてノットビジイ
とする。これを受けたＦＬＣＤインタフェース２は、Ａ
ＨＤＬをハイレベルとすると同時に、１２ビットのスキ
ャンアドレスを画像データバスＰＤ０〜ＰＤ１５にＦＣ
ＬＫに同期させて１クロック分送出する。このため、Ｆ
ＬＣＤ３のＮＦＸコントローラ１０１はこれをＦＬＣＤ
３の１ライン書き込み周期（１Ｈ）に合わせて受け取っ
て再びＢＵＳＹをハイレベルとする。
【０２９０】この間のタイミングチャートを図３４に示
す。
【０２９１】更に、この図３４に示すタイミングチャー
トに従って、ＦＬＣＤインタフェース２より送られる実
際のデータフォーマットを図３５に示す。図３５に示す
様に、ＰＤ０〜ＰＤ１５を用いてＦＣＬＫ信号に同期し
て順次Ｄ０〜Ｄ１５よりＤ５１０４〜Ｄ５１１９までの
表示データが順次送られてくることになる。
【０２９２】ここで、ＡＨＤＬがハイレベルの時のスキ
ャンアドレスと同時に、上述した様に表示モードも送ら
れる。この場合の転送手順を図３６に示す。図３６に示
す様にスキャンアドレスは１２ビットであり、上位４ビ
ットに余裕があるため、これを利用して最上位の２ビッ
トで走査モードを指示できる様にしている。即ち、最上
位２ビットが（００）であれば×１、（０１）であれば
×２、（１０）であれば×４の走査モードである。
【０２９３】この走査モードは画像データに先立って送
出されるヘッダ部に常にセットされる。そして、直前に
送出された走査モードデータと異なる走査モードを受け
取った場合、今までの走査モードが受け取った走査モー
ドに変更される。ただし、シリアル通信によるＳｅｔＭ
ｕｌｔｉコマンドにより走査モードが指定された場合、
コマンドにより指定された走査モードが優先される。
【０２９４】以上の様にしてＦＬＣＤ２より送られてく
る表示データの受信及びＦＬＣＤパネル１５０への描画
処理（図３０に示す通常描画処理）の詳細を図３７〜図
４３を参照して以下に説明する。
【０２９５】図３０のステップＳ１４６の通常描画処理
では、まずステップＳ２０１で、ＳＤＩを送出し、ドラ
イバコントローラ１９０の図８に示すバッファ５２１、
５２２の何れかを入力し、他方より読み出しを行う様に
チェンジする。続いてステップＳ２０２で割り込み要因
レジスタをクリアする。その後ステップＳ２０３でＦＬ
ＣＤインタフェース２に対する画像データ要求信号であ
るＢＵＳＹ信号をネガティブとしてノットビジイとす
る。
【０２９６】ＦＬＣＤ３がＢＵＳＹ信号をネガティブと
してノットビジイとすると、ＦＬＣＤインタフェース２
は、上述した様にＡＨＤＬをハイレベルとすると同時
に、走査アドレスつき画像データを画像データバスＰＤ
０〜ＰＤ１５にＦＣＬＫに同期させて順次送ってくる。
システムコントローラ１６０ドライバコントローラ１９
０がこの内の走査アドレスを受け取ると、ＣＳＬＡレジ
スタに格納すると共にＩＲＥＱ信号を送ってくるので、
ステップＳ２０４でこれを受け取ったか否かを調べスキ
ャンアドレス受信が終了したか否かを調べる。未だ受け
取っていなければステップＳ２０５でＡＨＤＬ信号がこ
ないでＡＨＤＬ信号のタイムアウトが発生したか否かを
調べる。タイムアウトが発生していなければ上述のステ
ップＳ２０４、２０５に戻る。
【０２９７】ここで、ドライバコントローラ１９０がス
キャンアドレスを受け取った場合にはステップＳ２０４
よりステップＳ２０６に進み、ＦＬＣＤ３の１ライン書
き込み周期（１Ｈ）に合わせてＢＵＳＹ信号をハイレベ
ルとする。そして続くステップＳ２０７で図３６に示す
受信したスキャンアドレスの上位２ビットのスキャンコ
ードのみを抽出すべくスキャンコードのマスク処理を行
ない、以下でスキャンモードコードの判別を行う。
【０２９８】まずステップＳ２０８で以前のモードと違
うモードが指定されたＭＯＤＥ変更指示か否かを調べ
る。ＭＯＤＥ変更でなければステップＳ２０９に進み、
スキャンアドレスを調べ、アドレス範囲であるか否かを
調べる。アドレス範囲指示であった場合にはステップＳ
２１０に進み、同一アドレスであるか否かを調べる。同
一アでレスでない場合には図３８のステップＳ２１１に
進む。
【０２９９】ステップＳ２１１以下では通常のアドレス
描画処理を行うことになる。まずステップＳ２１１で受
信したスキャンアドレスをドライバコントローラ１９０
のＣＳＬＡレジスタ５２６より読み出して再びＣＳＡＤ
Ｓレジスタ５２７に格納する。続いてステップＳ２１２
で読み出したアドレス値を直前の走査アドレス値（ｐｒ
ｅａｄｄ）としてｒｗ３に格納する。そしてステップＳ
２１３でタイマユニット９０２のコンペア割り込みビッ
ト（新しい走査アドレスの駆動開始タイミングとなるま
で）を待つ。転送される画像データは、２つあるバッフ
ァ５２１、５２２の一方に格納される。
【０３００】その後ステップＳ２１４で１Ｈをスタート
させ、図１０に示す構成によりＣＯＭドライバ１０４、
セグメントドライバ１０２、１０３によるＦＬＣＤパネ
ル１５０の駆動、表示データの書き換え制御を行う。そ
してステップＳ２１５でタイマユニット１０９をクリア
し、次のステップＳ２１６でドライバドライバコントロ
ーラ１９０側の１Ｈ動作を行った後にドライバコントロ
ーラから送られるＬＡＴＨＤ信号がハイレベルとなるの
を待つ。そしてその後リターンする。
【０３０１】ドライバコントローラ１９０より各ドライ
バへは、ＣＳＡＤＳレジスタ５２７に設定された情報に
基づいて行われるが、これはシステムコントローラ１６
０よりのＤＳＴレジスタ５２８への書き込みが行われた
ことにより開始される。ＤＳＴレジスタ５２８への書き
込みが行われると、タイマユニット９０２より出力され
るＴＯＵＴ０に同期して新しい１Ｈ期間としてドライバ
制御信号の送出を開始し、同時に１Ｈディレイバッファ
であるバッファ５２１又は５２２に格納された画像デー
タがＵ−ＳＥＧドライバ１０２、Ｌ−ＳＥＧドライバ１
０３に分割されて転送される。なお、この１Ｈ制御の詳
細は後述する。
【０３０２】これにより、通常アドレス描画が行われ、
ＦＬＣＤ側の送られてきたラインの表示更新制御が行わ
れることになる。
【０３０３】一方、ステップＳ２１０の判断でアドレス
範囲が同一アドレスであった場合にはステップＳ２１０
よりステップＳ２２０に進み、受信したアドレス値を直
前の走査アドレス値（ｐｒｅａｄｄ）としてｒｗ３に格
納する。そしてステップＳ２２１でダミーアドレスをＣ
ＳＡＤＳレジスタ５２７にセットする。続いてステップ
Ｓ２２２でタイマユニット９０２のコンペア割り込みビ
ット（直前の走査アドレスの駆動開始タイミングとなる
まで）を待つ。
【０３０４】その後ステップＳ２２３でＤＳＴレジスタ
５２８に書き込んで１Ｈをスタートさせ、図１０に示す
構成によりＣＯＭドライバ１０４、セグメントドライバ
１０２、１０３によるＦＬＣＤパネル１５０の駆動、表
示データの書き換え制御を行う。そしてステップＳ２２
４でタイマユニット１０９をクリアし、次のステップＳ
２２５でドライバドライバコントローラ１９０側の１Ｈ
動作を行った後にＬＡＴＨＤ信号がハイレベルとなるの
を待つ。
【０３０５】ＬＡＴＨＤ信号がハイレベルとなるとステ
ップＳ２２６でｒｗ３にセットしていた直前の走査アド
レス値（ｐｒｅａｄｄ）をＣＳＡＤＳレジスタ５２９に
格納する。そしてステップＳ２２７でタイマユニット９
０２のコンペア割り込みビット（次の走査アドレスの駆
動開始タイミングとなるまで）を待つ。その後ステップ
Ｓ２２８で１Ｈをスタートさせる。そしステップＳ２２
９でタイマユニット１０９をクリアし、次のステップＳ
２３０でドライバドライバコントローラ１９０側の１Ｈ
動作を行った後にＬＡＴＨＤ信号がハイレベルとなるの
を待つ。
【０３０６】ＬＡＴＨＤ信号がハイレベルとなるとステ
ップＳ２３１に進み、ＳＤＩを送出してセグメントデー
タの転送を開始してＦＬＣＤパネル１５０より次のライ
ンの走査を開始する。そして、以下のステップＳ２３２
〜ステップＳ２３６で上述したステップＳ２２１〜ステ
ップＳ２２５と同様の処理を行い、その後ステップＳ２
３７でｒｗ３にダミーアドレスをセットしてこれを直前
の走査アドレス値（ｐｒｅａｄｄ）とする。そしてリタ
ーンする。
【０３０７】これにより、同一アドレスのくり返し表示
制御が可能となる。
【０３０８】更に、ステップＳ２０８の判定で走査モー
ドの変更が指示されていた場合にはステップＳ２０８よ
りステップＳ２４０に進み、受信したスキャンモード値
をｒｗ２に格納する。そしてステップＳ２４１でダミー
アドレスをＣＳＡＤＳレジスタ５２７にセットする。続
いてステップＳ２４２でタイマユニット９０２のコンペ
ア割り込みビット（ダミーアドレスの駆動開始タイミン
グとなるまで）を待つ。
【０３０９】その後ステップＳ２４３でＤＳＴレジスタ
５２８に書き込んで１Ｈをスタートさせ、図１０に示す
構成によりＣＯＭドライバ１０４、セグメントドライバ
１０２、１０３によるＦＬＣＤパネル１５０の駆動、表
示データの書き換え制御を行う。そしてステップＳ２４
４でＤＡＣＴ信号がローレベルとなるのを待ってステッ
プＳ２４５に進み、ｒｗ５にＯＦＦをセットし、タイマ
を停止する。
【０３１０】続いてステップＳ２４６でマスクした受信
データの図３６に示すコモンスキャンアドレスを除く４
ビットを調べ、スキャンコード部分の下２ビットが０で
あるか否かを調べる。下２ビットが０であればステップ
Ｓ２４７に進み、スキャンモードをここで指定されたス
キャンコードとして走査モードを指示された走査モード
とする。そして、ドライバコントローラ１９０のＣＳＡ
ＤＳレジスタ等を更新してリターンする。
【０３１１】一方、ステップＳ２４６でスキャンコード
部分の下２ビットが０でない場合にはステップＳ２４９
に進む。この場合には、走査モードの指定が誤っている
ことが考えられるため、回復可能エラーアテンション
（スキャンエラーアテンション）を選択し、ステップＳ
２５０でＦＬＣＤインタフェース２に送信する。そして
続くステップＳ２５１でｒｗ２に現在のスキャンモード
をセットしてバッファポインタを更新してｒｗ４に格納
してリターンする。その後通常の表示モードでの通常描
画処理に移行することになる。
【０３１２】更に、ステップＳ２０９でスキャンアドレ
スがアドレス範囲でなかった場合にはステップＳ２６０
に進み、ダミーアドレスをＣＳＡＤＳレジスタ５２７に
セットする。続いてステップＳ２６１でタイマユニット
９０２のコンペア割り込みビット（ダミーアドレスの駆
動開始タイミングとなるまで）を待つ。その後ステップ
Ｓ２６２でＤＳＴレジスタ５２８に書き込んで１Ｈをス
タートさせ、図１０に示す構成によりＣＯＭドライバ１
０４、セグメントドライバ１０２、１０３によるＦＬＣ
Ｄパネル１５０の駆動、表示データの書き換え制御を行
う。そしてステップＳ２６３でＤＡＣＴ信号がローレベ
ルとなるのを待ってステップＳ２６４に進み、ｒｗ５に
ＯＦＦをセットし、タイマを停止する。
【０３１３】次にステップＳ２６５でアドレス範囲外の
アテンションを選択する。そしてステップＳ２６５で同
一のアテンションについてチェックし、ステップＳ２６
６で同一アテンションがあるか否かを調べる。ここで。
同一アテンションがある場合にはそのままリターンし、
通常のスキャン停止モードに移行する。
【０３１４】一方、ステップＳ２６７で同一のアテンシ
ョンがなかった場合にはステップＳ２６８に進み、選択
したアドレス範囲外のアテンションを送信し、ｒｗ４の
バッファポインタを更新する。そして上述同様リターン
する。
【０３１５】また、上述したステップＳ２０４、２０５
のループ処理において、ＦＬＣＤインタフェース２より
のＡＨＤＬ信号がハイレベルとなることなくタイムアウ
トとなった場合にはステップＳ２０５より図４２のステ
ップＳ２７０に進み、ＢＵＳＹ信号をローレベルとし、
続くステップＳ２７１でダミーアドレスをＣＳＡＤＳレ
ジスタ５２７にセットする。ステップＳ２７２でタイマ
ユニット９０２のコンペア割り込みビット（ダミーアド
レスの駆動開始タイミングとなるまで）を待つ。
【０３１６】その後ステップＳ２７３でＤＳＴレジスタ
５２８に書き込んで１Ｈをスタートさせ、図１０に示す
構成によりＣＯＭドライバ１０４、セグメントドライバ
１０２、１０３によるＦＬＣＤパネル１５０の駆動、表
示データの書き換え制御を行う。そしてステップＳ２７
４でＤＡＣＴ信号がローレベルとなるのを待ってステッ
プＳ２７５に進み、ｒｗ５にＯＦＦをセットし、タイマ
を停止する。
【０３１７】続いてステップＳ２７６でＡＨＤＬのタイ
ムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が
０か否かを調べる。０であればステップＳ２７７に進
み、回復可能エラーアテンション（ＡＨＤＬタイムアウ
トアテンション）を選択し、ステップＳ２７８でＦＬＣ
Ｄインタフェース２に送信する。そして、ステップＳ２
８０に進む。
【０３１８】ステップＳ２８０では、ＡＨＤＬのタイム
アウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）を１
つ加算し、ワークレジスタの１（ｒｗ１）をｄｉｓｐｍ
ｏｄｅで設定される表示動作に、及びエラー状態をｅｒ
ｒｓｔａｔとし、ワークレジスタの３（ｒｗ３）をダミ
ーアドレスに、ワークレジスタの４（ｒｗ４）のバッフ
ァポインタを更新する。そして通常スキャン停止モード
にリターンする。
【０３１９】また、ステップＳ２７６でＡＨＤＬのタイ
ムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が
０でない場合にはステップＳ２７９に進み、ＡＨＤＬの
タイムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒ
ｙ）が４０以下か否かを調べる。ＡＨＤＬのタイムアウ
トのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が４０以
下の場合にはステップＳ２８０に進む。
【０３２０】一方、ステップＳ２７９でＡＨＤＬのタイ
ムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が
４０以下でない場合にはステップＳ２８１に進み、回復
可能アテンションを選択する。そしてステップＳ２８２
で同一のアテンションがあるか否かを調べる。ここで。
同一アテンションがない場合にはステップＳ２８３に進
み、回復不可能アテンションを選択する。そしてステッ
プＳ２８４でこれを送信する。
【０３２１】続いてステップＳ２８７でエラーステータ
スにＡＨＤＬエラーをセットする。そして次にステップ
Ｓ２８８でＬＥＤ１０９を短い周期（０．５秒間隔）で
ブリンクさせ、ステップＳ２８０に進む。
【０３２２】一方、ステップＳ２８２で同一アテンショ
ンがあった場合にはステップＳ２８５に進み、回復不可
能アテンションを選択し、ステップＳ２８６でこのアテ
ンションを送信することなく送信バッファの入れ換えを
行う。そしてステップＳ２８７に進む。
【０３２３】以上におけるＡＨＤＬのタイムアウト時間
は、具体的にはＢＵＳＹ信号を立ち上げた後２５ｍｓと
なっており、この時間が経過するとＢＵＳＹ信号を出力
し、回復可能エラーアテンションを発行した後再びＢＵ
ＳＹ信号をリセットしてハイレベルとし、再度のＡＨＤ
Ｌ信号の受信を監視することになる。そして、ＡＨＤＬ
信号がきた場合にはＣｌｅａｒアテンション発行して以
後正常動作に移行する。この状態遷移を図４４に示す。
【０３２４】また、ＡＨＤＬタイムアウトが発生して回
復可能エラーアテンションを発行した後、このリトライ
が規定の回数（４０回）に達した場合にはＦＬＣＤパネ
ル１５０を走査しない寡黙モードに移行する。そして、
Ｃｌｅａｒアテンション発行し、その後回復不可能アテ
ンションを発行することになる。この状態遷移を図４５
に示す。
【０３２５】更に、アテンションがクリアされても、Ａ
ＨＤＬを受け取るまではＢＵＳＹはローレベルに維持さ
れており、２５ｍｓが経過した時点で新たなＡＨＤＬタ
イムアウトが発生したものとして扱っている。この際の
状態遷移を図４６に示す。
【０３２６】以上の様にして表示データの授受に関して
はＦＬＣＤ３側の主導で行われており、以下に説明する
ＦＬＣＤパネルの温度により走査タイミングを補正して
表示画質の高画質化を図ることを可能としている。
【０３２７】以下、本実施例におけるＦＬＣＤパネル１
５０における検知温度に従った走査タイミングの補正制
御を説明する。本実施例におけるセグメントドライバ１
０２及び１０３、ＣＯＭドライバ１０４による駆動波形
の例を図４７に示す。この波形は、図１０に示すドライ
バコントローラ１９０よりのＣＷＦＤ０−３及びＳＷＦ
Ｄ０−３によって規定される波形であり、この波形は温
度補償テーブルより出力される１Ｈコード及びタイマユ
ニット９０２の発生する クロックタイミングにより
１周期が決定され、液晶駆動電圧レギュレータ１８３の
出力電圧Ｖ１、Ｖ５、Ｖ２、Ｖ３、Ｖ４及びＶＣにより
波高値が決定される。
【０３２８】この本実施例のＦＬＣＤパネル駆動波形の
例を図４７に示す。図の走査選択信号がＣＯＭドライバ
１０４の駆動信号波形を示し、情報信号がＳＥＧドライ
バ１０２、１０３の駆動波形を示している。Ｖｏｐｃｏ
ｄｅとＦＬＣＤパネル駆動電圧との関係は、以下に示す
ようなものとなる。
【０３２９】
【数１】
【０３３０】 ＤＡＯＵＴ＝ＶｏｐＣｏｄｅ×５．０／２５６ Ｖ１−ＶＣ＝ＶＣ−Ｖ２＝３．４９×ＤＡＯＵＴ ＝０．０６８１×ＶｏｐＣｏｄｅ ［Ｖ］ Ｖ５−ＶＣ＝ １．５８×ＤＡＯＵＴ ＝０．０３０９×ＶｏｐＣｏｄｅ ［Ｖ］ Ｖ３−ＶＣ＝ＶＣ−Ｖ４＝１．４４×ＤＡＯＵＴ ＝０．０２８２×ＶｏｐＣｏｄｅ ［Ｖ］ であり、１ＨＣｏｄｅと１Ｈの関係は、 １Ｈ＝（ＣＳＣＬＫ周期）×５×（１ＨＣｏｄｅ＋１）×０．４×５ ［μｓｅｃ］ となる。
【０３３１】以上の駆動波形を生成するＦＬＣＤパネル
の駆動条件に対する温度特性の補償を、温度センサ１０
５により検知されるＦＬＣＤパネル１５０近傍の温度信
号に基づき、パネルに印加される駆動電圧（Ｖｏｐ）と
駆動周期（１Ｈ）によって行なう。そして、すべての電
気系のばらつきと、ＦＬＣＤパネル特性のばらつきとを
吸収するため、画質調整トリマ１０７により温度信号が
微調整される。
【０３３２】なお、駆動波形電圧は、Ｖｃを中心に温度
変化に伴い上下対称に電圧値が変化する様に構成してい
る。この補償は図１０に示す構成により行う。
【０３３３】図１０に示す温度補償テーブル９０１の例
を図４８、図４９に示す。図４８は温度補償テーブル９
０１に入力されるアナログ−デジタル変換回路９０４、
９０５よりの入力ＡＤ値に対する出力１Ｈ時間及びＶｏ
ｐ駆動電圧出力値を示しており、ＡＤ値が小さいほど温
度が高くなっており、ＡＤ値０で略６０℃程度、１７５
程度で略５℃程度となっている。本実施例では、６０℃
以上に温度が上昇することが無い様に設計されており、
テーブルは６０℃迄の補償データが備えられている。
【０３３４】図４９は各環境温度におけるスタート時と
スタートから十分な時間が経過して内部温度が飽和した
時点とにおけるフレーム周波数の例である。ここでクレ
ーム周波数とは、本実施例における走査線１０２４本が
書き換えられる時間の逆数である。
【０３３５】次に、以上に概略を述べた温度補償の具体
的な制御を図５０〜図５７を参照して以下に説明する。
本実施例では、ユーザトリマ監視のインターバルは１Ｈ
に依存しない１００ｍｓ毎であり、ユーザトリマの値が
直前の値に対して変化しない場合には処理を終了し、変
化があった場合には温度補償を行う。また、ユーザトリ
マに変化が無い場合においても、３０秒毎に温度補償を
行う。
【０３３６】この温度補償ルーチンは、上述したステッ
プＳ１３３又はステップＳ１６６の処理である。本実施
例では、画質調整トリマ１０７よりトリマインタフェー
ス１７４を介してシステムコントローラに入力されるア
ナログ調整信号Ｖｕをアナログ−デジタル変換器９０５
で対応するデジタル信号（ＵＶＲ）に変換して取り込む
必要があり、まずステップＳ３０１で、このアナログ−
デジタル変換器９０５を入力する対象として指定する。
【０３３７】そしてステップＳ３０２でアナログ−デジ
タル変換器９０５を起動する。そして、続くステップＳ
３０３でリターンコードが０か否かを調べる。これは、
ステップＳ３０２でアナログ−デジタル変換器９０５が
起動されると、所定時間内にアナログ−デジタル変換が
行われ、変換終了の旨の割り込みがなされ、この時にア
ナログ−デジタル変換が終了した場合にはリターンコー
ドが０となっており、０でなければアナログ−デジタル
変換のタイムアウトが発生していることになる。このた
め、ステップＳ３０３でリターンコードが０でない場合
には後述する図５５に示すステップＳ３４５以下のアナ
ログ−デジタル変換タイムアウト処理に移行する。
【０３３８】一方、ステップＳ３０３でリターンコード
が０の場合にはステップＳ３０４に進み、アナログ−デ
ジタル変換器９０５の変換結果をユーザトリマＡＤ値を
保持するｕｖｒレジスタにセットする。続いてステップ
Ｓ３０５で、温度補償タイミング用カウンタ（ｃｏｍｐ
ｃ）を１つデクリメントする。そしてステップＳ３０６
で温度補償タイミング用カウンタ（ｃｏｍｐｃ）が０か
否かを調べる。温度補償タイミング用カウンタ（ｃｏｍ
ｐｃ）が０でなければステップＳ３０７に進み、ステッ
プＳ３０４でセットして読み込んだユーザトリマＡＤ値
とｕｖｒｐｒｅｖに格納されている直前のユーザトリマ
ＡＤ値とを比較し、両値が等しいか否かを調べる。両値
が等しければユーザによる調整は行われなかったことに
なるため、図５１のステップＳ３１０に進む。
【０３３９】ステップＳ３１０では、ユーザトリマ監視
のインターバルである１００ｍｓを１Ｈで除算し、結果
をユーザトリマ監視タイミング用描画カウンタ（ｌｉｎ
ｃ）に格納してステップＳ３１１に進む．そしてＡＨＤ
Ｌタイムアウトのカウンタ値をセットし，リターンコー
ドに０をセットして当該処理を終了する。
【０３４０】一方、ステップＳ３０６で温度補償タイミ
ング用カウンタ（ｃｏｍｐｃ）が０である場合、又はス
テップＳ３０７で読み込んだユーザトリマＡＤ値と直前
のユーザトリマＡＤ値とが異なっている場合には共にス
テップＳ３１５に進む。そしてステップＳ３１５でユー
ザトリマＡＤ値を保持するｕｖｒレジスタ値をｕｖｒｐ
ｒｅｖに格納する。そして、続くステップＳ３１６で温
度センサ１０５より検知温度を読み込むべく、アナログ
−デジタル変換器９０４を入力する対象として指定す
る。
【０３４１】そしてステップＳ３１７でアナログ−デジ
タル変換器９０４を起動する。そして、続くステップＳ
３２０でリターンコードが０か否かを調べる。ステップ
Ｓ３２０でリターンコードが０でない場合には後述する
図５５に示すステップＳ３４５以下のアナログ−デジタ
ル変換タイムアウト処理に移行する。
【０３４２】一方、ステップＳ３２０でリターンコード
が０の場合にはステップＳ３２１に進み、検知したパネ
ル近傍の温度が予め定めた温度の上限値以上か否かを調
べる。上限値以上であれば図５６に示す温度上限ルーチ
ン（ｃｏｍｐ ｈｔｍｐｅｒｒ）に移行する。
【０３４３】また、ステップＳ３２２で、検知したパネ
ル近傍の温度が予め定めた温度の上限値以上の場合には
ステップＳ３２３に進み、検知したパネル近傍の温度が
予め定めた温度の下限値以下か否かを調べる。下限値以
下であれば図５７に示す温度下限ルーチン（ｃｏｍｐ
ｌｔｍｐｅｒｒ）に移行する。
【０３４４】更に、ステップＳ３２３で、検知したパネ
ル近傍の温度が予め定めた温度の下限値以下の場合には
図５３に示すステップＳ３２５に進む。ステップＳ３２
５では、検知したパネル近傍の温度が予め定めた境界温
度以上か否かを調べる。検知したパネル近傍の温度が予
め定めた境界温度以上でない場合にはステップＳ３２６
に進み、検知した温度領域が高温域か否かを調べる。検
知した温度領域が高温域の場合にはステップＳ３３０に
進む。
【０３４５】一方、検知した温度領域が高温域でない場
合にはステップＳ３２６よりステップＳ３２７に進み、
波形変更ルーチンを実行する。続いてステップＳ３２８
で高温域用境界温度を新たな境界温度とする。そして続
くステップＳ３２９で高温域用温度補償テーブルを選択
する。そしてステップＳ３３０に進む。ステップＳ３３
０では、ユーザトリマＡＤ値を保持するｕｖｒレジスタ
値を新たな測定温度として登録し、温度センサ１０５の
ＡＤ値と画質調整トリマ調整値を加えてａｄｖａｌｕｅ
に格納して図５４のステップＳ３３５に進む。
【０３４６】一方、ステップＳ３２５で検知したパネル
近傍の温度が予め定めた境界温度以上の場合にはステッ
プＳ３３１に進み、検知した温度領域が低温域か否かを
調べる。検知した温度領域が低温域の場合にはステップ
Ｓ３３０に進む。
【０３４７】一方、検知した温度領域が低温域でない場
合にはステップＳ３３１よりステップＳ３３２に進み、
波形変更ルーチンを実行する。このルーチンでは、検知
温度に対応した温度補償テーブル中の波形データテーブ
ルを参照して駆動条件を設定し、波形を決定して温度に
応じて波形を変更可能とし、リターンコードを０に設定
する処理である。続いてステップＳ３３３で低温域用境
界温度を新たな境界温度とする。そして続くステップＳ
３２９で低温域用温度補償テーブルを選択する。そして
ステップＳ３３０に進む。
【０３４８】また、ステップＳ３３０よりステップＳ３
３５に進むと、ステップＳ３３５で画質調整トリマ調整
値を加えた温度センサ１０５のＡＤ値を記憶するａｄｖ
ａｌｕｅの値に従って、温度補償テーブルのタイマユニ
ット９０２に対する１ＨＣｏｄｅテーブルを読み出し、
システムコントローラ１６０内のｃｌｋレジスタにセッ
トする。続いてステップＳ３３６でこれを不図示の１６
ビットタイマにセットする。続いてステップＳ３３７で
このｃｌｋレジスタをインクリメントしてタイマレジス
タ９０２へセットする１ＨＣｏｄｅ（ｈｃｏｄｅ）とし
て出力する。
【０３４９】また、ステップＳ３３８で、画質調整トリ
マ調整値を加えた温度センサ１０５のＡＤ値を記憶する
ａｄｖａｌｕｅの値に従って、温度補償テーブルのドラ
イバコントローラ１９０に対するＶｏｐＣｏｄｅテーブ
ルを読み出す。続いてステップＳ３３９で読み出したＶ
ｏｐＣｏｄｅをＶｏｐコントローラ１７３のデジタルア
ナログ変換器にセットする。
【０３５０】また、ステップＳ３３９−１で温度補償タ
イミング用カウンタ（ｃｏｍｐｃ）に３００をセットし
てステップＳ３４０に進む。
【０３５１】そして次のステップＳ３４０で画質調整ト
リマ調整値を加えた温度センサ１０５のＡＤ値を記憶す
るａｄｖａｌｕｅの値をコードテーブルとしてｈｃｏｄ
ｅ（１Ｈをホストに通知するためのコード）にセットす
る。そして続くステップＳ３４１でこのデータが直前の
値と同じか否かを調べる。直前の値と同じである場合に
はステップＳ３１０に進む。
【０３５２】一方、ステップＳ３４１でｈｃｏｄｅが直
前の値と同じでない場合にはステップＳ３４２に進み、
１Ｈコード変化アテンションを選択する。そしてステッ
プＳ３４３でこのアテンションをＦＬＣＤインタフェー
ス２の送信する。そしてステップＳ３１０に進む。
【０３５３】また、図５２のステップＳ３２２で温度セ
ンサ１０５の検知温度が予め定めた上限値以上であった
場合には図５６に示すステップＳ３６０に進み、温度セ
ンサ１０５より検知温度を読み込むべく、アナログ−デ
ジタル変換器９０４を入力する対象として指定する。そ
してステップＳ３６１でアナログ−デジタル変換器９０
４を起動する。そして、続くステップＳ３６２でリター
ンコードが０か否かを調べる。ステップＳ３６２でリタ
ーンコードが０でない場合には後述する図５５に示すス
テップＳ３４５以下のアナログ−デジタル変換タイムア
ウト処理に移行する。
【０３５４】一方、ステップＳ３６２でリターンコード
が０の場合にはステップＳ３６３に進み、再度読み込ん
だ結果温度センサ１０５の検知温度が予め定めた上限値
以上か否かを調べる。上限値以上でない場合には図５２
のステップＳ３２１に進む。
【０３５５】一方、ステップＳ３６３で検知温度が予め
定めた上限値以上の場合には、温度センサであるサーミ
スタの断線であると判断してステップＳ３６４に進み、
エラー状態を示すｅｒｒｓｔａｔにエラー状態をセット
し、続くステップＳ３６５で自己診断結果コードｄｉａ
ｇｎｏｓｉｓのサーミスタ断線エラービットを設定す
る。そしてステップＳ３６６でサーミスタ断線エラーア
テンションを選択する。続いてステップＳ３７７でこの
アテンションをＦＬＣＤインタフェース２に送信する。
そして、ステップＳ３８８でＬＥＤ１０９をエラー状態
を示す短い周期のブランキング状態に設定して当該処理
を終了してリターンする。
【０３５６】また、図５２のステップＳ３２３で温度セ
ンサ１０５の検知温度が予め定めた下限値以下であった
場合には図５７に示すステップＳ３９０に進み、温度セ
ンサ１０５より検知温度を読み込むべく、アナログ−デ
ジタル変換器９０４を入力する対象として指定する。そ
してステップＳ３９１でアナログ−デジタル変換器９０
４を起動する。そして、続くステップＳ３９２でリター
ンコードが０か否かを調べる。ステップＳ３９２でリタ
ーンコードが０でない場合には後述する図５５に示すス
テップＳ３４５以下のアナログ−デジタル変換タイムア
ウト処理に移行する。
【０３５７】一方、ステップＳ３６２でリターンコード
が０の場合にはステップＳ３６３に進み、再度読み込ん
だ結果温度センサ１０５の検知温度が予め定めた上限値
以上か否かを調べる。上限値以上でない場合には図５２
のステップＳ３２１に進む。
【０３５８】一方、ステップＳ３６３で検知温度が予め
定めた下限値以下の場合には、温度センサであるサーミ
スタの短絡であると判断してステップＳ３９４に進み、
エラー状態を示すｅｒｒｓｔａｔにエラー状態をセット
し、続くステップＳ３９５で自己診断結果コードｄｉａ
ｇｎｏｓｉｓのサーミスタ短絡エラービットを設定す
る。そしてステップＳ３９６でサーミスタ短絡エラーア
テンションを選択する。続いてステップＳ３９７でこの
アテンションをＦＬＣＤインタフェース２に送信する。
そして、ステップＳ３９８でＬＥＤ１０９をエラー状態
を示す短い周期のブランキング状態に設定して当該処理
を終了してリターンする。
【０３５９】さらに、以上の各ステップでリターンコー
ドが０でない場合には、アナログ−デジタル変換のタイ
ムアウトでアルト判断して図５５に示すステップＳ３４
５に進む。そしてステップＳ３４５でエラー状態を示す
ｅｒｒｓｔａｔにエラー状態をセットし、続くステップ
Ｓ３９５で自己診断結果コードｄｉａｇｎｏｓｉｓのＡ
Ｄ変換エラービットを設定する。そしてステップＳ３４
７でＡＤ変換エラーアテンションを選択する。
【０３６０】続いてステップＳ３４８でこのアテンショ
ンをＦＬＣＤインタフェース２に送信する。そして、ス
テップＳ３４９でＬＥＤ１０９をエラー状態を示す短い
周期のブランキング状態に設定する。そしてステップＳ
３５０でリターンコードをｆｆｆＨにセットして当該処
理を終了してリターンする。
【０３６１】上述した様に本実施例においては、ユーザ
トリマ監視のインターバルは１００ｍｓ毎であり、ユー
ザトリマの値が直前の値に対して変化しない場合には温
度補償ルーチンを終了し、変化があった場合には温度補
償を行う。また、ユーザトリマに変化が無い場合におい
ても、３０秒毎に温度補償を行う。
【０３６２】次に図５８を参照して図２９のパネル停止
処理を説明する。ここでは、ドライバコントローラ１９
０及びＣＯＭドライバ１０４の後処理を行ってＦＬＣＤ
パネル１５０の駆動を停止させる。
【０３６３】まずステップＳ４０１でＳＤＩを送出して
セグメントデータの転送を開始してＦＬＣＤパネル１５
０より次のラインの走査を開始する。そして、ラインバ
ッファをチェンジする。続いてステップＳ４０２でダミ
ーアドレスをＣＳＡＤＳレジスタ５２７にセットする。
次にステップＳ４０３でタイマユニット９０２のコンペ
ア割り込みビット（走査アドレスの駆動開始タイミング
となるまで）を待つ。
【０３６４】その後ステップＳ４０４でＤＳＴレジスタ
５２８に書き込んで１Ｈをスタートさせ、図１０に示す
構成によりＣＯＭドライバ１０４、セグメントドライバ
１０２、１０３によるＦＬＣＤパネル１５０の駆動、表
示データの書き換え制御を行う。そしてステップＳ４０
５でＤＡＣＴ信号がローレベルとなるのを待ち、ＤＡＣ
Ｔ信号がローレベルとなるとステップＳ４０６でタイマ
ユニット１０９をクリアしリターンする。
【０３６５】続いて、図２７のステップＳ１３１その他
の色彩スイッチルーチンの詳細を図５９を参照して以下
に説明する。
【０３６６】まずステップＳ４１０でトリマインタフェ
ース１７４を起動して色彩調整を行うための色彩調整ス
イッチ（コントラストエンハンスメントスイッチ）１０
８の設定値であるグレイコード（ＧｒａｙＣｏｄｅ）、
即ちコントラストエンハンスメントスイッチの値（ｃｅ
ｖａｌｕｅ）を取り込む。そしてステップＳ４１１でこ
の値が直前のコントラストエンハンスメントスイッチの
値（ｃｅｖａｌｕｅ）と等しいか否かを調べる。直前の
値と等しければ処理を終了してリターンする。
【０３６７】一方、直前のコントラストエンハンスメン
トスイッチの値（ｃｅｖａｌｕｅ）と等しくない場合に
はステップＳ４１１よりステップＳ４２２に進み、読み
込んだ値に対してグレイ−バイナリ変換処理を行い、グ
レイコードを対応するバイナリコードに変換してこの値
を新たなコントラストエンハンスメント値（ｃｅｃｏｄ
ｅ）とする。そしてステップＳ４１４でＣＥｃｏｄｅ変
化アテンションを選択し、これをＦＬＣＤインタフェー
ス２に送信し、リターンする。
【０３６８】以上の様にして、ＦＬＣＤ３よりＦＬＣＤ
インタフェース２にこの色彩調整スイッチ１０８の設定
値（コントラストエンハンスメントスイッチの値）を送
ることができる。このＦＬＣＤ３における色彩調整スイ
ッチ１０８の詳細構成を図６０に、コントラストエンハ
ンスメントスイッチの値との関係を図６１に示す。
【０３６９】図６０に示す様に本実施例においては、色
彩調整スイッチ１０８は、３回路のスイッチであり、各
スイッチのＯＮ／ＯＦＦ状態に従って８ポジションのグ
レーコードを発生し、トリマインタフェース１７４のプ
ルアップ抵抗Ｒｐによりスイッチ回路開放状態でハイレ
ベル、閉接状態でローレベルの出力となる様に構成され
ている。そして、各信号の状態は図６１に示す様になっ
ており、ポジション０がもっとも階調の少ないＦＬＣＤ
パネル１５０の基本スペックである１６階調であり、以
下階調が上がりポジション７では略３２Ｋ階調を指示す
る構成となっている。
【０３７０】そして、このＣＥＳＷのグレイコードを受
け取ったシステムコントローラ１６０がステップＳ４１
３の処理で図６１に示すグレイコードをバイナリコード
に変換してステップＳ４１５でＦＬＣＤインタフェース
２に送ることになる。この送信処理の詳細は図１８にお
いて詳細に示した通りである。
【０３７１】スイッチの値を受け取ったＦＬＣＤインタ
フェース２では、ルックアップテーブルで構成されてい
るデガンマ回路３０９内のデガンマテーブルをＲＯＭ３
０８を参照することで書換える。この結果、ＦＬＣＤパ
ネル１５０の表示画像のコントラストを変更することに
なる。デガンマ回路３０９で補正されたホスト１よりの
画像データは、２値化中間調処理回路３０５に出力さ
れ、２値化中間調処理回路３０５は、この画像データを
誤差拡散法に基づいてＲＧＢ各８ビットからＲＧＢを各
１ビットに２値化すると共に輝度の高低を示す２値信号
を出力することになる。
【０３７２】次に、図２０におけるステップＳ５７のパ
ワーＯＦＦシーケンスの詳細を図６２を参照して以下に
説明する。本実施例においては、パワーＯＦＦシーケン
スが実行されるのは、以下の３つの場合がある。 １．ＳＷ電源１２０の電源がＯＦＦされ、ＳＷ電源１２
０よりのＡＦＣ信号が付勢されて実行される場合（図６
２の処理終了後ハードウエアリセットのエントリーポイ
ントに戻る。）。 ２．ＦＬＣＤインタフェース２よりのＲＥＳＥＴ信号が
付勢されて実行される場合（図６２の処理終了後ＲＥＳ
ＥＴ信号が消勢されるのを待ち、ＲＥＳＥＴ信号の消勢
後ハードウエアリセットのエントリーポイントに戻
る。）。 ３．ＦＬＣＤインタフェース２よりのＰＯＷＥＲＯＮ信
号が消勢されて実行される場合（この場合には図６２の
処理終了後ＰＯＷＥＲＯＮ信が付勢されるのを待ち、Ｐ
ＯＷＥＲＯＮ信の付勢後ハードウエアリセットのエント
リーポイントに戻る。）。
【０３７３】パワーＯＦＦシーケンスでは、まずステッ
プＳ４２０でドライバコントローラ１９０による走査で
ある１Ｈが終了して、この１Ｈの終了を報知するＤＡＣ
Ｔ信号がくるのを待ち、続いてステップＳ４２１でバッ
クライトコントローラ１７２に指示してＢＬＳＷをＯＦ
Ｆしてバックライトを消灯させる。そして続くステップ
Ｓ４２２〜ステップＳ４２４でＦＬＣＤパネル１５０に
すべて黒を書き込む全黒消去処理を実行する。これは、
ＦＬＣＤパネル１５０は表示データを記憶する構成であ
るため、この処理を行わなければ表示画面に従前の表示
データが残ってしまうためである。
【０３７４】具体的には、ステップＳ４２２でＣＯＭド
ライバ１０４及び両セグメントドライバ１０２、１０３
を付勢し全出力がＶＣを選択する様にセットする。続く
ステップＳ４２３でセグメントドライバ１０２、１０３
への情報信号を（１Ｈ×３０）の間暗を表示するための
情報信号レベルであるＶ４に固定する。そしてステップ
Ｓ４２４で（１Ｈ×３０）の間Ｖｃ固定する。以上によ
りＦＬＣＤパネル１５０のすべての表示セグメントが全
黒消去される。
【０３７５】このため、続くステップＳ４２５でＤＲＶ
ＳＷ信号をＯＦＦとして液晶駆動電圧の出力をオフす
る。その後２ｍｓ待ってステップＳ４２６に進み、各ド
ライバ回路の出力チャネル電源（ＶＥＥ）を付勢するＶ
ＥＥＳＷ信号をＯＦＦとする。その後当該処理を終了し
てリターンする。
【０３７６】このパワーＯＦＦシーケンスによる本実施
例表示装置のパワーＯＦＦシーケンスのタイミングチャ
ートを図６３に示す。図６３に示す例はＡＦＣ信号が消
勢したＡＦＣ検知による割り込みルーチンよりの場合を
例として示している。
【０３７７】本実施例においては、ＦＬＣＤインタフェ
ース２とＦＬＣＤ３とは、シリアル通信により各種制御
データ等を通信しており、このために、ＦＬＣＤ３のシ
ステムコントローラ１６０は以下の通信制御を行ってい
る。
【０３７８】通常描画中であるＮｏｒｍａｌモードにお
いては、１Ｈ毎に内蔵するＲＡＭ１６２の受信バッファ
と送信バッファをポーリングしている。そして静止状態
であるＳｔａｔｉｃモード、全黒消去中であるＳｌｅｅ
ｐモード及び回復不可能エラー状態時等のＷａｉｔモー
ドにおいては、シリアル通信送受信処理とバッファから
の送信が終了する毎に受信バッファと送信バッファをポ
ーリングする。
【０３７９】はじめに受信バッファを確認し、新しい受
信データがある場合には以下に説明する受信処理を行
う。ついで、送信データバッファに送信データがある場
合には送信処理を行う。
【０３８０】以上の処理において、通常描画の場合にお
いて、ポーリングまではＦＬＣＤパネル１５０の駆動と
同時に行うが、受信処理又は送信バッファからの送信処
理を行う場合には、駆動を停止した後にこれらの対応す
る処理を行う。なお、電源ＯＮからＵｎｉｔＲｅａｄｙ
Ａｔｔｅｎｔｉｏｎ発行までの間と、自己診断実施中
は、送受信コマンドや受信したコマンドに対する処理は
行わず、係る処理の終了後に行う。
【０３８１】通信制御手順は上述した通りであるため、
ここで再度の説明は行わないが、ＦＬＣＤ３の内部処理
においては以下の様に動作する。
【０３８２】即ち、コマンドを受信した場合には、ＦＬ
ＣＤパネル１５０の駆動を停止し、受信したコマンドの
処理とステータスの送信を行うことになるが、この際、
送信したステータスは上述したフローチャートで示した
様に次のコマンドを受信するまでの間ポインタを操作し
ないため、ステータスも次のコマンドを受信するまで保
持されることになる。従って再送する必要が生じた場合
にも特別の操作などを行わずに速やかに再送することが
できる。この間のＦＬＣＤ３の内部処理の状態を図６４
に示す。
【０３８３】また、アテンション発行を起動要因として
シリアル通信を行う場合においても、アテンション状態
が、アテンション発行からアテンション状態を解消する
コマンド（ＣｌｅａｒＡｔｔｎｔｉｏｎ）を受信するま
で設定され、この間は特定コマンドのみに応答する。ア
テンション事象の詳細情報（ＡｔｔｅｎｔｉｏｎＩｎｆ
ｏｒｍａｔｉｏｎ）はアテンションの間保持される。こ
の間のＦＬＣＤ３の内部処理の状態を図６５に示す。
【０３８４】更に、アテンション状態の間にコマンドを
受信した場合には、受信したコマンドに対するステータ
スは、アテンション状態が解消された後に送信される。
また、特定コマンドに対するＳｅｎｄｅｄＳｔａｔｕｓ
の保持は行われず、直前のものが更新されずに保持され
る様に制御する。この間のＦＬＣＤ３の内部処理の状態
を図６６に示す。
【０３８５】以上の送信イメージとステータス等の送信
データバッファへのバッファリング制御を説明すると、
本実施例のＦＬＣＤ３は、ステータス及びアテンション
の送信に対し、送信データに加え、送信の優先順位と送
信後の保持動作情報、及びアテンション事象の詳細情報
（ＡｔｔｅｎｔｉｏｎＩｎｆｏｒｍａｔｉｏｎ）を含む
送信イメージを設定する。そして、直前の送信が終了し
ていない場合や、アテンションの終了していない場合
は、優先順位に従いバッファリングを行い、送信が可能
になった段階で送信及び保持動作を行う。
【０３８６】以上の処理における本実施例の送信イメー
ジの例を図６７に、送信イメージにおける優先順位の設
定例を図６８に示す。
【０３８７】また、本実施例においては、シリアル通信
のコマンドによりＦＬＣＤ３のメモリ空間へのアクセス
が可能であり、ＲＯＭ１６１のメモリ空間の読み出し／
ＲＡＭ１６２のメモリ空間に対する読み書きが可能であ
る。この際、通信によりアクセスできるメモリ空間をア
クセス空間、ＲＯＭ１６１およびＲＡＭ１６２内の実際
のアドレス空間を実アドレス空間と定義すると、本実施
例においてはシリアル通信時における伝送量の減少化の
ためにメモリアクセスの写像化を行っており、通信によ
るアクセスでは実アドレス空間を認識することができな
い。そして、アクセス空間６４Ｋバイトは、１６Ｍバイ
トの実アドレス空間の任意のアドレスへ４Ｋバイト単位
で写像される構成としている。
【０３８８】この本実施例のＦＬＣＤ３のメモリアクセ
スの写像化を以下図６９を参照してに説明する。
【０３８９】シリアル通信によるコマンドでの指定アド
レス空間は１００１に示す１６ビットであり、この内の
下位１２ビットを実アドレス空間の下位１２ビットとし
て使用し、残りの上位４ビットを属性テーブル１００２
へのポインタとして用いている。本実施例では、属性テ
ーブル１００２は全部で１６ワードの構成となってお
り、４ビットで指定可能となっている。
【０３９０】この属性テーブル１００２は、１００３に
示す様に実アドレス空間で４Ｋバイト単位に区切られた
ブロックを指定する１２ビットの実アドレス部分と、各
ブロックの読み出し／書き込み属性を指定する４ビット
の部分とより構成されている。
【０３９１】以上の様に属性テーブルを用いて写像化を
行っているため、少ない通信量でより大容量の実アドレ
ス空間をアクセスでき、通信効率が向上する。
【０３９２】以下、以上の制御を伴う本実施例の上述し
たシリアル通信処理を図７０〜図９７を参照して以下に
説明する。まず、図７０〜図９５を参照して図３１のス
テップＳ１９０におけるＳＣ受信処理ルーチンを説明す
る。
【０３９３】ＳＣ受信処理においては、まず図７０のス
テップＳ４３０で受信データがあるか否かを調べる。こ
こで、受信データがなければそのままリターンする。一
方、受信データがある場合にはステップＳ４３０よりス
テップＳ４３１に進み、正常受信であったか否かを調べ
る。正常受信でなければステップＳ４３２に進み、エラ
ー内容に従ってエラーステータスを選択し、続くステッ
プＳ４３３で選択したエラーステータスのＦＬＣＤイン
タフェース２への送信処理を実行する。
【０３９４】一方、ステップＳ４３１において、正常受
信であった場合にはステップＳ４３４に進み、受信コマ
ンドの上位４ビットを調べてコマンド種類を判別する。
そしてステップＳ４３６でコマンドの要求に応じて以下
の図７１〜図８２に示す処理のいずれか１つを実行す
る。その後処理を終了してリターンする。
【０３９５】次に、ステップＳ４３５の受信コマンドに
対応した処理を説明する。
【０３９６】ステップＳ４３４で上位４ビットが（０
ｘ）ｈの場合には図７１の処理を実行する。まずステッ
プＳ４４０で残る下位４ビットを調べてさらにコマンド
種類を判別して、ＳＣ受信処理ルーチン３においてコマ
ンドの要求に応じた処理を実行してリターンする。この
ＳＣ受信処理３については後述する。
【０３９７】ステップＳ４３４で上位４ビットが（１
ｘ）ｈの場合には、図７２の処理を実行する。この場合
にはＦＬＣＤ３の自己診断の指示であるため、まずステ
ップＳ４４５で上述した図２１に示す自己診断ルーチン
を実行する。そして、続くステップＳ４４６で自己診断
の結果によりステータスを選択し、ステップＳ４４７で
ＦＬＣＤ２へ送信する。そして当該処理を終了してリタ
ーンする。
【０３９８】ステップＳ４３４で上位４ビットが（２
ｘ）ｈの場合には、図７３の処理を実行する。この場合
にはホストのＩＤを通知するコマンドであるため、まず
ステップＳ４５０で受信したホストのＩＤが予め認めら
れたものであるか否かを調べる。ここで、ホスト側（Ｆ
ＬＣＤインタフェース２側）より送られたホストのＩＤ
が予め認められたもの、即ち接続を許されたものである
場合にはステップＳ４５１に進み、この送られてきたホ
ストのＩＤを所定の記憶領域に格納する。そして続くス
テップＳ４５２で正常終了ステータスを選択して生成
し、ステップＳ４５３で送信する。そして当該処理を終
了する。
【０３９９】一方、ステップＳ４５０でホストのＩＤが
予め認められたものでない場合にはステップＳ４５０よ
りステップＳ４５４に進み、異常終了ステータス（定義
外ホストＩＤ）を選択して生成し、ステップＳ４５３に
進んでこれをＦＬＣＤインタフェース２に送信する。
【０４００】ステップＳ４３４で上位４ビットが（３
ｘ）ｈの場合には、図７４の処理を実行する。この場合
にはＦＬＣＤ３の表示モードの切り換え指示であるた
め、ステップＳ４５５でまず遷移コードでコール先を判
別し、ステップＳ４５６で上述した動作モードルーチン
を実行する。そして、表示モードを通常表示、スタティ
ク表示、およびスリーブの３モードの内より判別した表
示モードに設定する。そして当該処理を終了してリター
ンする。
【０４０１】ステップＳ４３４で上位４ビットが（４
ｘ）ｈの場合には、図７５の処理を実行する。この場合
にはＦＬＣＤ３をマルチ駆動モードに設定するコマンド
であるため、まずステップＳ４６０でコマンドと共に送
られてくるＭｕｌｔｉＶａｌｕｅを取り込んで格納す
る。そしてステップＳ４６１でマスクパターン１を表引
きして格納し、続くステップＳ４６２でマスクパターン
２を表引きして格納する。そしてステップＳ４６３で正
常終了ステータスを選択して生成し、ステップＳ４６４
で送信する。そして当該処理を終了する。
【０４０２】一方、通常のユーザ使用状態である場合に
おいては、ステップＳ４３４で上位４ビットが（４ｘ）
ｈ以上であった場合には、図７６の処理に移行し、ステ
ップＳ４６５で定義外コマンドを示すエラー終了を送出
してリターンする。これは、（８ｘ）ｈ以上のコマンド
はデバック用であり、一般ユーザにおけるアプリケーシ
ョンプログラムによる使用状態時には、用いないもので
あるからである。
【０４０３】ただし、不図示の保守モード（デバックモ
ード）への設定時においては、（８ｘ）ｈ以上のコマン
ドであってもデバック様に用いる必要があり、係る場合
には図７６に進む処理は行わず、図７７〜図８２に示す
処理を実行可能に構成されている。以下、この保守モー
ド時のＳＣ受信処理を説明する。この場合には以上の図
７１〜ス７５の処理に加え、以下の各コマンド受信およ
び対応処理を実行する。
【０４０４】ステップＳ４３４で上位４ビットが（８
ｘ）ｈの場合には、図７７の処理を実行する。この場合
には、ＦＬＣＤ３のメモリ（ＲＡＭ１６２）に上位デー
タを書き込むことを指示するＷｒｉｔｅＨｉｇｈｔＭｅ
ｍｏｒｙコマンドである。このためまずステップＳ４７
０で指示されたメモリの実アドレス空間が書き込み可能
か否かを判断する。このコマンド実行の前提として、後
述するＳｅｔＨＨ／ＭＨ／ＭＬ／ＬＬＡｄｏｒｒｅｓｓ
コマンドによってデータを書き込むべきメモリアドレス
のセットが行われていることが必須であり、この先のア
ドレスセット時に受信した図６９に符号１００１で示す
アドレスのうち、属性テーブル指定情報により指定され
た属性テーブルの書き込み可能か否かを指示するステー
タスビットを調べることにより行なう。
【０４０５】書き込みが可能な場合にはステップＳ４７
１に進み、セットされている実アドレス空間上のデータ
をいったんロードする。そしてステップＳ４７２で上位
４ビットに受信データをセットし、ステップＳ４７３で
セットされている実アドレス空間に再びこのデータを格
納する。その後ステップＳ４７４で正常終了ステータス
を選択し、ステップＳ４７５に進む。そしてステップＳ
４７５でこの選択したステータスをＦＬＣＤインタフェ
ース２に送信する。そして当該処理を終了してリターン
する。
【０４０６】一方、ステップＳ４７０で属性を調べた結
果、書き込み可能でない場合にはステップＳ４７６に進
み、書込不能ステータスを選択し、ステップＳ４７５に
進む。そしてステップＳ４７５でこの選択したステータ
スをＦＬＣＤインタフェース２に送信する。そして当該
処理を終了してリターンする。
【０４０７】また、ステップＳ４３４で上位４ビットが
（９ｘ）ｈの場合には、図７８の処理を実行する。この
場合には、ＦＬＣＤ３のメモリ（ＲＡＭ１６２）に下位
データを書き込むことを指示するＳｅｔＬｏｗＭｅｍｏ
ｒｙコマンドであるため、まずステップＳ４８０でステ
ップＳ４７０と同様にして指示されたメモリの実アドレ
ス空間が書き込み可能か否かを判断する。
【０４０８】書き込みが可能な場合にはステップＳ４８
１に進み、セットされている実アドレス空間上のデータ
をいったんロードする。そしてステップＳ４８２で下位
４ビットに受信データをセットし、ステップＳ４８３で
セットされている実アドレス空間アドレス位置に再びこ
のデータを格納する。その後ステップＳ４８４で正常終
了ステータスを選択し、ステップＳ４８５に進む。そし
てステップＳ４８５でこの選択したステータスをＦＬＣ
Ｄインタフェース２に送信する。そして当該処理を終了
してリターンする。
【０４０９】一方、ステップＳ４８０で属性を調べた結
果、書き込む可能でない場合にはステップＳ４８６に進
み、書込不能ステータスを選択し、ステップＳ４８５に
進む。そしてステップＳ４８５でこの選択したステータ
スをＦＬＣＤインタフェース２に送信する。そして当該
処理を終了してリターンする。
【０４１０】また、ステップＳ４３４で上位４ビットが
（ａｘ）ｈの場合には、図７９の処理を実行する。この
場合には、上述したデータの書き込みを含むＦＬＣＤ３
のメモリアドレスのうちのアドレスビットの上位４ビッ
ト（Ａ１５−Ａ１２）をセットするコマンドであるた
め、まずステップＳ４９０で受信したコマンドのＯＰコ
ードに含まれる４ビットの受信データを、アクセス空間
アドレスの１５−１２ビットにセットして格納する。
【０４１１】そしてこの場合には属性テーブルの指示で
あるためステップＳ４９１で実アドレス空間アドレスを
ロードし、実アドレス空間アドレスの２３−１２ビット
をクリアする。続いてステップＳ４９３で受信データか
ら属性テーブルを引き、続くステップＳ４９４で属性デ
ータの１５ー４ビットを実アドレス空間アドレスの２３
−１２ビットに格納する。そして、属性データの読み出
し書き込み属性を格納する。
【０４１２】その後ステップＳ４９７で正常終了ステー
タスを選択し、ステップＳ４９８に進む。そしてステッ
プＳ４９８でこの選択したステータスをＦＬＣＤインタ
フェース２に送信する。そして当該処理を終了してリタ
ーンする。
【０４１３】また、ステップＳ４３４で上位４ビットが
（ｂｘ）ｈの場合には、図８０の処理を実行する。この
場合には、上述したデータの書き込みを含むＦＬＣＤ３
のメモリアドレスのうちのアドレスビットの中上位４ビ
ット（Ａ１１−Ａ８）をセットするコマンドであるた
め、まずステップＳ５００で受信したコマンドのＯＰコ
ードに含まれる４ビットの受信データを、アクセス空間
アドレスの１１−８ビットにセットして格納する。
【０４１４】そしてステップＳ５０１で実アドレス空間
アドレスの１１−８ビットに受信データをセットして格
納する。続いてステップＳ５０２で正常終了ステータス
を選択し、ステップＳ５０３に進む。そしてステップＳ
５０３でこの選択したステータスをＦＬＣＤインタフェ
ース２に送信する。そして当該処理を終了してリターン
する。
【０４１５】また、ステップＳ４３４で上位４ビットが
（ｃｘ）ｈの場合には、図８１の処理を実行する。この
場合には、上述したデータの書き込みを含むＦＬＣＤ３
のメモリアドレスのうちのアドレスビットの中下位４ビ
ット（Ａ７−Ａ４）をセットするコマンドであるため、
まずステップＳ５０５で受信したコマンドのＯＰコード
に含まれる４ビットの受信データを、アクセス空間アド
レスの７−４ビットにセットして格納する。
【０４１６】そしてステップＳ５０６で実アドレス空間
アドレスの７−４ビットに受信データをセットして格納
する。続いてステップＳ５０７で正常終了ステータスを
選択し、ステップＳ５０８に進む。そしてステップＳ５
０８でこの選択したステータスをＦＬＣＤインタフェー
ス２に送信する。そして当該処理を終了してリターンす
る。
【０４１７】更に、ステップＳ４３４で上位４ビットが
（ｄｘ）ｈの場合には、図８２の処理を実行する。この
場合には、上述したデータの書き込みを含むＦＬＣＤ３
のメモリアドレスのうちのアドレスビットの下位４ビッ
ト（Ａ３−Ａ０）をセットするコマンドであるため、ま
ずステップＳ５１０で受信したコマンドのＯＰコードに
含まれる４ビットの受信データを、アクセス空間アドレ
スの３−０ビットにセットして格納する。
【０４１８】そしてステップＳ５１１で実アドレス空間
アドレスの３−０ビットに受信データをセットして格納
する。続いてステップＳ５１２で正常終了ステータスを
選択し、ステップＳ５１３に進む。そしてステップＳ５
１３でこの選択したステータスをＦＬＣＤインタフェー
ス２に送信する。そして当該処理を終了してリターンす
る。
【０４１９】以上のアドレスセットコマンドにより図６
９に示すアドレス写像化による実アドレス空間指定が実
現し、上述したデータセットコマンドによりＦＬＣＤイ
ンタフェース２側で自由にＦＬＣＤ３のメモリの内容を
アクセスすることができ、例えばこれを利用して容易に
ＦＬＣＤの制御プログラムを書き換えることも可能であ
り、制御プログラムのバージョンアップにも極めて容易
に対処できる。
【０４２０】また、以上の保守モード時のメモリ内容の
読み出し処理については後述する。上述したステップＳ
４３４で上位４ビットが（０ｘ）ｈでステップＳ４４１
のＳＣ受信処理ルーチン３を実行する場合の詳細を説明
する。この場合には、下位４ビットの値により図８３〜
図９５の処理を実行することになる。以下、下位４ビッ
トの値に従った説明を行う。
【０４２１】ステップＳ４４０で下位４ビットが０で合
計８ビットが（００）ｈの場合には、ＦＬＣＤ２のユニ
ットのＩＤ要求コマンドであるため、図８３の処理に移
行する。まずステップＳ５２０でＦＬＣＤ２のユニット
ＩＤをステータスに設定する。そしてステップＳ５２１
でこのステータスをＦＬＣＤインタフェース２に送信
し、当該処理を終了してリターンする。
【０４２２】一方、ステップＳ４４０で下位４ビットが
１で合計８ビットが（０１）ｈの場合には、ＦＬＣＤ２
のユニットの１Ｈ要求コマンドであるため図８４の処理
に移行する。そして、ステップＳ５２５でＦＬＣＤ２の
現在の１ＨＣｏｄｅをステータスに設定する。そしてス
テップＳ５２６でこのステータスをＦＬＣＤインタフェ
ース２に送信し、当該処理を終了してリターンする。
【０４２３】一方、ステップＳ４４０で下位４ビットが
２で合計８ビットが（０２）ｈの場合には、ＦＬＣＤ２
のユニットを起動すると共に、ＢＵＳＹ信号を出力させ
ることを要求するコマンドであるため図８５の処理に移
行する。そして、ステップＳ５３０でＦＬＣＤ２の現在
の動作モードが待機状態であるか否かを調べる。ここ
で、待機状態でなければステップＳ５３１に進み、動作
モードを設定する。続いてステップＳ５３２で正常終了
ステータスを選択し、ステップＳ５３３に進む。そして
ステップＳ５３３でこの選択したステータスをＦＬＣＤ
インタフェース２に送信する。そして当該処理を終了し
てリターンする。
【０４２４】一方、ステップＳ５３０で現在の動作モー
ドが待機状態である場合にはステップＳ５３４に進み、
既にスタート状態であるエラー終了を設定し、ステップ
Ｓ５３３に進む。そしてステップＳ５３３でこの設定し
たステータスをＦＬＣＤインタフェース２に送信してリ
ターンする。
【０４２５】一方、ステップＳ４４０で下位４ビットが
３で合計８ビットが（０３）ｈの場合には、アテンショ
ン情報の要求コマンドであるため図８６の処理に移行す
る。そして、ステップＳ５３５でＦＬＣＤ２の状態がア
テンション状態であるか否かを調べる。現在アテンショ
ン状態であればステップＳ５３６に進み、アテンション
情報を設定する。続いてステップＳ５３７でこの設定し
たアテンション情報をＦＬＣＤインタフェース２に送信
する。そして当該処理を終了してリターンする。
【０４２６】一方、ステップＳ５３５で現在アテンショ
ン状態でない場合にはステップＳ５３８に進み、アテン
ション状態でないエラー終了を設定し、ステップＳ５３
７でこの設定したステータスをＦＬＣＤインタフェース
２に送信してリターンする。
【０４２７】一方、ステップＳ４４０で下位４ビットが
４で合計８ビットが（０４）ｈの場合には、アテンショ
ンステータスビットの要求コマンドであるため図８７の
処理に移行する。そして、ステップＳ５４０でＦＬＣＤ
２の状態がアテンション状態であるか否かを調べる。現
在アテンション状態であればステップＳ５４１に進み、
アテンションビットを設定する。続いてステップＳ５４
２でこの設定したアテンションステータスビットをＦＬ
ＣＤインタフェース２に送信する。そして当該処理を終
了してリターンする。
【０４２８】一方、ステップＳ５４０で現在アテンショ
ン状態でない場合にはステップＳ５４３に進み、アテン
ション状態でないエラー終了を設定し、ステップＳ５４
２でこの設定したステータスをＦＬＣＤインタフェース
２に送信してリターンする。
【０４２９】一方、ステップＳ４４０で下位４ビットが
５で合計８ビットが（０５）ｈの場合には、ＦＬＣＤ２
の表示モード（通常表示モード、スタティクモード、ス
リープモード）を要求するコマンドであるため図８８の
処理に移行する。そして、ステップＳ５４５でＦＬＣＤ
２の現在の表示モードが上述したいずれの表示モードで
あるかをステータスに設定する。そしてステップＳ５４
６でこのステータスをＦＬＣＤインタフェース２に送信
し、当該処理を終了してリターンする。
【０４３０】一方、ステップＳ４４０で下位４ビットが
６で合計８ビットが（０６）ｈの場合には、コマンドに
対するステータスを要求するコマンドであるため図８９
の処理に移行する。そして、ステップＳ５５０でＦＬＣ
Ｄ２の状態がコマンド保持状態であるか否かを調べる。
現在コマンド保持状態であればステップＳ５５１に進
み、保持しているコマンドをステータスに設定する。続
いてステップＳ５５２でこの設定したステータスをＦＬ
ＣＤインタフェース２に送信する。そして当該処理を終
了してリターンする。
【０４３１】一方、ステップＳ５５０で現在コマンド保
持状態でない場合にはステップＳ５５３に進み、ステー
タスを設定してステップＳ５５２に進む。そしてこのス
テップＳ５５２で設定したエラーステータスをＦＬＣＤ
インタフェース２に送信してリターンする。
【０４３２】一方、ステップＳ４４０で下位４ビットが
８で合計８ビットが（０８）ｈの場合、および下位４ビ
ットが９で合計８ビットが（０９）ｈの場合には、ＦＬ
ＣＤ３のメモリの上位４ビットの内容をＦＬＣＤインタ
フェース２側で読み出すコマンドである。これは、上述
した上位４ビットが８〜ｄの場合と同様にデバック用の
コマンドである。
【０４３３】ステップＳ４４０で下位４ビットが８で合
計８ビットが（０８）ｈの場合には、ＦＬＣＤ３のメモ
リの上位４ビットの内容を読み込むコマンドであり図９
０の処理に移行する。ステップＳ５５５で指示されたメ
モリの実アドレス空間が読み出し可能か否かを判断す
る。このコマンド実行の前提として後述するＳｅｔＨＨ
／ＭＨ／ＭＬ／ＬＬＡｄｏｒｒｅｓｓコマンドによるデ
ータを書き込むべきメモリアドレスのセットが行われて
いることが必須であり、この先のアドレスセット時に受
信した図６９に符号１００１で示すアドレスのうち、コ
マンド中の属性テーブル指定情報により指定された属性
テーブルの読み出し可能か否かを指示するステータスビ
ットを調べることにより行なう。
【０４３４】読み出しが可能な場合にはステップＳ５５
６に進み、セットされている実アドレス空間上のデータ
をロードする。そしてステップＳ５５７で上位４ビット
をステータスに設定する。続いてステップＳ５５８でこ
の設定したステータスをＦＬＣＤインタフェース２に送
信する。そして当該処理を終了してリターンする。
【０４３５】一方、ステップＳ５５５で属性を調べた結
果、読み出し可能でない場合にはステップＳ５５９に進
み、読み出し不能ステータスを選択し、ステップＳ５５
８でこの選択したステータスをＦＬＣＤインタフェース
２に送信する。そして当該処理を終了してリターンす
る。
【０４３６】また、ステップＳ４４０で下位４ビットが
９で合計８ビットが（０９）ｈの場合には、ＦＬＣＤ３
のメモリの下位４ビットの内容を読み込むコマンドであ
り図９１の処理に移行する。ステップＳ５６０で指示さ
れたメモリの実アドレス空間が読み出し可能か否かを判
断する。このコマンド実行の前提として後述するＳｅｔ
ＨＨ／ＭＨ／ＭＬ／ＬＬＡｄｏｒｒｅｓｓコマンドによ
るデータを書き込むべきメモリアドレスのセットが行わ
れていることが必須であり、この先のアドレスセット時
に受信した図６９に符号１００１で示すアドレスのう
ち、コマンド中の属性テーブル指定情報により指定され
た属性テーブルの読み出し可能か否かを指示するステー
タスビットを調べることにより行なう。
【０４３７】読み出しが可能な場合にはステップＳ５６
１に進み、セットされている実アドレス空間上のデータ
をロードする。そしてステップＳ５６２で下位４ビット
をステータスに設定する。続いてステップＳ５６３でこ
の設定したステータスをＦＬＣＤインタフェース２に送
信する。そして当該処理を終了してリターンする。
【０４３８】一方、ステップＳ５６０で属性を調べた結
果、読み出し可能でない場合にはステップＳ５６４に進
み、読み出し不能ステータスを選択し、ステップＳ５６
３でこの選択したステータスをＦＬＣＤインタフェース
２に送信する。そして当該処理を終了してリターンす
る。
【０４３９】一方、ステップＳ４４０で下位４ビットが
ａで合計８ビットが（０ａ）ｈの場合には、アテンショ
ン状態のクリアコマンドであるため図９２の処理に移行
する。そして、ステップＳ５６５でＦＬＣＤ２の状態が
アテンション状態であるか否かを調べる。現在アテンシ
ョン状態であればステップＳ５６６に進み、アテンショ
ン状態をクリアして終了ステータスを設定する。続いて
ステップＳ５６７でこの設定したアテンション終了ステ
ータスをＦＬＣＤインタフェース２に送信する。そして
当該処理を終了してリターンする。
【０４４０】一方、ステップＳ５６５で現在アテンショ
ン状態でない場合にはステップＳ５６８に進み、アテン
ション状態でないエラー終了を設定し、ステップＳ５６
７でこの設定したステータスをＦＬＣＤインタフェース
２に送信してリターンする。
【０４４１】一方、ステップＳ４４０で下位４ビットが
ｂで合計８ビットが（０ｂ）ｈの場合には、ＦＬＣＤの
コントラストエンハンスメント送信要求コマンドである
ため図９３の処理に移行する。そして、ステップＳ５７
０でＦＬＣＤ２のＣＥ（ＧｒａｙＣｏｄｅ）をバイナリ
コードに変換する。この詳細は上述した。そしてステッ
プＳ５７１でこのバイナリ情報に変換したコントラスト
エンハンスメントをステータスに設定する。続いてステ
ップＳ５７２でこの設定したステータスをＦＬＣＤイン
タフェース２に送信する。そして当該処理を終了してリ
ターンする。
【０４４２】一方、ステップＳ４４０で下位４ビットが
ｃで合計８ビットが（０ｃ）ｈの場合には、ＦＬＣＤの
マルチ駆動モード（走査モード）の取得要求コマンドで
あるため図９４の処理に移行する。そして、ステップＳ
５７５でＦＬＣＤ２の走査モードを示すＭｕｌｔｉＶａ
ｌｕｅをステータスに設定する。続いてステップＳ５７
６でこの設定したステータスをＦＬＣＤインタフェース
２に送信する。そして当該処理を終了してリターンす
る。
【０４４３】一方、ステップＳ４４０で下位４ビットが
以上に説明したコード以外の場合（７ｈ、０ｄｈ、０
ｅ、０ｆｈ）には図９５の処理に移行する。そして、ス
テップＳ５８０で定義外コマンドのエラー終了を設定す
る。続いてステップＳ５８１でこの設定したエラー終了
をＦＬＣＤインタフェース２に送信する。そして当該処
理を終了してリターンする。
【０４４４】次に以上の説明中のＦＬＣＤインタフェー
ス２への送信処理を図９６を参照して詳細に説明する。
まず、ステップＳ６５１で送信のためのハードウエアバ
ッファであるＳＣＩバッファが空か否かを調べる。ＳＣ
Ｉバッファが空でない場合にはステップＳ６６０に進
み、送信バッファをサーチし、図６８に示す優先順位の
高いものの次の位置を探す。そして続くステップＳ６６
１で挿入位置にデータをセットする。そしてステップＳ
６６２でＳＣＩバッファのバッファポインタ（ｂｕｆｆ
ｐｏｉｎｔｅｒ）を更新してリターンする。
【０４４５】一方、ＳＣＩバッファが空の場合にはステ
ップＳ６５２に進み、送信情報が図６８に示す優先順位
のレベル３より低いものであるか否かを調べる。ここ
で、優先順位がレベル３より高い場合にはステップＳ６
５３に進み、アテンション状態か否かを調べる。アテン
ション状態であればステップＳ６６０に、アテンション
状態でなければステップＳ６５４に進む。
【０４４６】一方、優先順位がレベル３より低い場合に
はステップＳ６５４に進む。ステップＳ６５４では、Ｓ
ＣＩバッファが空か否かを調べる。ＳＣＩバッファが空
でな場合にはステップＳ６６０に進む。一方、ステップ
Ｓ６５４でＳＣＩバッファが空の場合にはステップＳ６
５５に進み、システムコントローラ１６０はＳＣＩバッ
ファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）で
送信が指示されているデータをＦＬＣＤインタフェース
２に送信する。続いてステップＳ６５６で現在のホール
ド状態更新処理（ホールド状態のクリア処理）を実行し
てホールド状態を更新し、ステップＳ６５７で送信バッ
ファを更新する。そしてステップＳ６５８でＳＣＩバッ
ファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）を
更新してリターンする。
【０４４７】以上の処理におけるステップＳ６５６のホ
ールド状態更新処理の詳細を図９７のフローチャートを
参照して以下に説明する。
【０４４８】まずステップＳ６００で保持しているクリ
アコードにより以下に示す各ルーチンを選択して処理を
実行する。即ち、クリアコードが０であった場合にはス
テップＳ６０１で何もする必要が無いためそのままリタ
ーンする。
【０４４９】一方、クリアコードが２である場合にはア
テンションビットのクリアであるのでステップＳ６０５
よりステップＳ６０６に進み、送信済みステータス／ア
テンションの保持状態であるｈｏｌｄｓｔａｔのアテン
ションビットをクリアして当該処理を終了してリターン
する。
【０４５０】また、クリアコードが３の場合にはアテン
ションのホールドであるため、ステップＳ６１０よりス
テップＳ６１１に進み、送信済みのアテンションイメー
ジを送信済みのアテンションイメージｓｅｎｄｅｄｓｔ
ｔｅｎに設定する。続いてステップＳ６１２で送信済み
ステータス／アテンションの保持状態であるｈｏｌｄｓ
ｔａｔのアテンションビットをセットしてリターンし、
当該処理を終了する。
【０４５１】さらに、クリアコードが４である場合には
ステータスクリアであるためステップＳ６１５よりステ
ップＳ６１６に進み送信済みステータス／アテンション
の保持状態であるｈｏｌｄｓｔａｔのステータスビット
をクリアしてリターンし、当該処理を終了する。
【０４５２】一方、クリアコードが５の場合にはステー
タスのホールドであるため、ステップＳ６２０よりステ
ップＳ６２１に進み、送信済みのステータスイメージを
送信済みのステータスイメージｓｅｎｄｅｄａｔａｔに
設定する。続いてステップＳ６２２で送信済みステータ
ス／アテンションの保持状態であるｈｏｌｄｓｔａｔの
ステータスビットをセットしてリターンし、当該処理を
終了する。
【０４５３】更にまた、栗アコードが以上の値以外であ
った場合にはエラーであるためステップＳ６２５よりス
テップＳ６２６に進み、エラーであるとして何もせずに
リターンする。
【０４５４】以上説明した様に本実施例によれば、情報
処理システム（或いは装置）では、情報の視覚的表現機
能を実現する手段としてＣＲＴと比較して極端に薄くで
きる強誘電性液晶（Ferroelectric Liquid Crystal）の
液晶セルを用いた表示器（ＦＬＣＤ）が、表示内容を記
憶する特性を有することに鑑みて、ホスト側と互いの状
態を確認するなどのインテリジェンス機能を有してお
り、システムの立ち上げ時および立ち下げ時に表示内容
が見に難くならない様にホスト側の状態にかかわらず自
動的に、最適の状態とすることができ、従来の表示装置
と比較しても違和感なく使用することができると共に、
表示装置側の状態をＬＥＤの表示態様を変えて容易に認
識可能に構成しており、適切な対応が可能となる。
【０４５５】また、ＦＬＣＤはその温度に依存して表示
速度が微妙に変化する（温度が高くなるとその速度は早
くなる）事に鑑み、データの転送周期もそれに応じて変
更する事により、より表示画質の向上が図れる。
【０４５６】更に、ＦＬＣＤへの表示画像データの転送
以外のコミニュケーションはシリアル通信を用いて行う
ため、ＦＬＣＤへの表示画像データの転送が犠牲になら
ず、表示画質がそこなわれることも防止できる。
【０４５７】また、本実施例におけるＦＬＣＤインタフ
ェース２とＦＬＣＤ３との間は、画像データ専用のバス
３１０と、コマンド及びアテンションのやり取りを行う
シリアル通信線３１１の２つのインタフェースを設ける
例を説明した。しかし、実際は、これらのインタフェー
スを１本のケーブル内に納めて接続しているので、ユー
ザにとっては、あたかも１つのインタフェースを介して
データの授受が行われているように見え、配線の混乱は
避けるようにしている。そしてこのケーブルが外れた場
合にもこれを容易に認識することができ、ホスト側より
の表示装置側に対する表示データがこなくなった場合に
も、表示内容が乱れた状態となってしまうようなことを
防ぐことができる。以上説明した様に本実施例によれ
ば、ＦＬＣＤ３のＲＯＭ１６１およびＲＡＭ１６２の内
容をＦＬＣＤ２側で具体的にアクセスすることができ、
あらゆる事態に適切に対処することができる。更に、こ
の場合においても、上記アクセスすべきメモリのアドレ
スをすべて送るのではなく、属性テーブルを用いること
でアドレス伝送量を大幅に減らすことが可能となり、画
像表示情報の伝送に影響を与えることがなく、シリアル
通信によっても十分対応できる。
【０４５８】また、属性テーブルで読み出し可能領域の
指定と書き込み可能な領域の指定が容易に且つ確実に行
え、メモリ空間の設定も容易に行える。更に、このアク
セス可能メモリ空間に制限はなく、ＦＬＣＤインタフェ
ース２（ホスト１）側で表示装置の制御手順を詳細に知
ることができ、例えば製造工程でこのメモリアクセス機
能を使用すれば表示装置の制御状態を詳細に解析するこ
とも可能であり、あらゆる状態を取込むことが可能とな
る。
【０４５９】更に、属性テーブルの少なくとも１つのワ
ードをホスト側で書き換え可能とする事により、あらゆ
るメモリを自由にアクセスすることも可能となり、表示
装置のデバック等も効率良く行うことができる。更にま
た、アクセスに先立つアドレス設定の良否などもＦＬＣ
Ｄ３よりＦＬＣＤインタフェース２に報知する構成であ
るため、ＦＬＣＤインタフェース２において、アドレス
設定ミスによる誤ったアドレス位置のデータを読み出す
ことが有効に防止できる。尚、本発明は、複数の機器か
ら構成されるシステムに適用しても、１つの機器からな
る装置に適用しても良い。また、本発明はシステム或い
は装置にプログラムを供給することによって達成される
場合にも適用できることはいうまでもない。
【０４６０】
【発明の効果】以上説明した様に本発明によれば、情報
供給装置が表示装置の記憶手段を直接アクセスすること
ができ、情報供給装置側で表示装置のあらゆる状態に対
処することが可能となる。この場合においても、領域特
定テーブルを用いて記憶手段のアドレス情報を修飾する
ことができ、情報供給装置と表示装置間の通信アドレス
情報量を少なくすることができる。しかも、この領域特
定テーブルに記憶領域属性情報を登録しておくことによ
り、表示装置側で不用意に書き換えられては困る領域に
ついては容易にこれを防ぐことができ、例えば、読み出
し飲み許可する領域、書き込みを許可する領域との区分
けも極めて容易に行うことができる。
【０４６１】更に、これにより、例えば表示装置の一部
仕様を変更しようとする場合にも、容易に表示装置メモ
リを書き換えることができ、あらゆる事態に適切に対処
することが可能となる。更にまた、表示装置の状態ステ
ータス格納領域を情報供給装置より読み出すことが可能
となり、情報供給装置側で表示装置の状態を的確且つ詳
細に知ることが可能となる。
【０４６２】
【図面の簡単な説明】
【図１】本発明に係る一実施例における情報処理システ
ムのブロック構成図である。
【図２】本実施例のシステムにおける画像の表示に関す
るデータの流れの概念を示す図である。
【図３】本実施例におけるＦＬＣＤインタフェースの具
体的なブロック構成を示す図である。
【図４】本実施例におけるＦＬＣＤのブロック構成図で
ある。
【図５】本実施例の表示装置の外観を示す図である。
【図６】本実施例表示装置のホスト側との接続部分を示
す図である。
【図７】図２に示すＦＮＸコントローラの詳細構成を示
す図である。
【図８】図７における画像データの入出力に関する部分
の詳細構成を示す図である。
【図９】図２に示すスイッチング電源１２０の詳細構成
を示す図である。
【図１０】本実施例表示装置における温度補償にかかる
部分の構成を示す図である。
【図１１】本実施例におけるＦＬＣＤインタフェース内
のＣＰＵの動作中のフラグの推移を示す図である。
【図１２】本実施例におけるＦＬＣＤインタフェース内
のＣＰＵのメイン処理ルーチンを示すフローチャートで
ある。
【図１３】本実施例におけるＦＬＣＤインタフェース内
のフレームメモリ制御回路からデータ転送要求信号を受
けたときに起動する割り込みルーチンのフローチャート
である。
【図１４】本実施例におけるフレームメモリ制御回路か
らの量子化完了通知を受けた場合に起動する処理を示す
フローチャートである。
【図１５】本実施例におけるフレームメモリ制御回路か
ら、ＦＬＣＤへの転送完了通知を受けた場合の起動する
処理を示すフローチャートである。
【図１６】本実施例におけるＦＬＣＤインタフェースか
らＦＬＣＤへ送出されるコマンドの一覧を示す図であ
る。
【図１７】本実施例におけるＦＬＣＤインタフェースと
ＦＬＣＤとのコミュニケーションのシーケンスの一例を
示す図である。
【図１８】本実施例におけるＦＬＣＤインタフェースと
ＦＬＣＤとのコミュニケーションのシーケンスの一例を
示す図である。
【図１９】本実施例におけるＦＬＣＤインタフェースと
ＦＬＣＤとのコミュニケーションのシーケンスの一例を
示す図である。
【図２０】本実施例のＦＬＣＤの電源投入後又はリセッ
ト状態時における動作開始時の基本処理を示すフローチ
ャートである。
【図２１】本実施例における自己診断ルーチンの詳細を
示すフローチャートである
【図２２】本実施例におけるＡＦＣ信号のチェックルー
チンの詳細をを示すフローチャートである。
【図２３】図２１におけるＲＯＭのチェック処理の詳細
を示すフローチャートである。
【図２４】図２１におけるＲＡＭのチェック処理の詳細
を示すフローチャートである。
【図２５】図２１におけるＲＡＭのチェック処理の詳細
を示すフローチャートである。
【図２６】図２０におけるパワーＯＮウエイト処理の詳
細を示すフローチャートである。
【図２７】図２６におけるパワーＯＮシーケンス処理の
詳細を示すフローチャートである。
【図２８】本実施例におけるＦＬＣＤ３のパワーＯＮ時
の一連の動作における信号のタイミングチャートであ
る。
【図２９】本実施例における図２０に示す動作選択処理
の詳細を示すフローチャートである。
【図３０】本実施例における図２０に示す動作選択処理
の詳細を示すフローチャートである。
【図３１】本実施例における図２０に示す動作選択処理
の詳細を示すフローチャートである。
【図３２】本実施例におけるＦＬＣＤの各動作モードに
おける画面表示、バックライト及びＬＥＤの駆動状態の
例を示す図である。
【図３３】本実施例におけるＦＬＣＤパネルの画像デー
タ表示位置を説明するための図である。
【図３４】本実施例における表示データの転送タイミン
グを説明するための図である。
【図３５】図３４に示すタイミングチャートに従って、
ＦＬＣＤインタフェースより送られる実際のデータフォ
ーマットを示す図である。
【図３６】本実施例のスキャンアドレスとスキャンコー
ド転送タイミングを説明するための図である。
【図３７】本実施例における図３０に示す通常描画処理
の詳細を示すフローチャートである。
【図３８】本実施例における図３０に示す通常描画処理
の詳細を示すフローチャートである。
【図３９】本実施例における図３０に示す通常描画処理
の詳細を示すフローチャートである。
【図４０】本実施例における図３０に示す通常描画処理
の詳細を示すフローチャートである。
【図４１】本実施例における図３０に示す通常描画処理
の詳細を示すフローチャートである。
【図４２】本実施例における図３０に示す通常描画処理
の詳細を示すフローチャートである。
【図４３】本実施例における図３０に示す通常描画処理
の詳細を示すフローチャートである。
【図４４】本実施例におけるＡＨＤＬのタイムアウト発
生時のリトライで正常復帰した場合の状態遷移を示す図
である。
【図４５】本実施例におけるＡＨＤＬタイムアウトが発
生して回復可能エラーアテンションを発行した後、この
リトライが規定の回数（４０回）に達した場合の状態遷
移を示す図である。
【図４６】本実施例におけるＡＨＤＬのタイムアウト発
生時にアテンションがクリアされても、ＡＨＤＬを受け
取れない場合の状態遷移を示す図である。
【図４７】本実施例のＦＬＣＤパネル駆動波形の例を示
す図である。
【図４８】本実施例における温度補償テーブルの例を示
す図である。
【図４９】本実施例におけるスタート時フレーム周波数
と内部温度が充分に飽和した状態におけるフレーム周波
数の例を示す図である。
【図５０】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５１】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５２】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５３】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５４】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５５】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５６】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５７】本実施例における温度補償ルーチンの詳細を
示すフローチャートである。
【図５８】本実施例におけるパネル停止処理の詳細を示
すフローチャートである。
【図５９】本実施例における色彩スイッチルーチンの詳
細を示すフローチャートである。
【図６０】本実施例における図７に示す色彩調整スイッ
チ及びトリマインタフェースの色彩調整スイッチに対応
する部分の詳細構成を示す図である。
【図６１】本実施例における色彩調整スイッチよりの設
定状態とグレイコードとの関係を示す図である。
【図６２】本実施例のパワーＯＦＦシーケンスの詳細を
示すフローチャートである。
【図６３】本実施例におけるパワーＯＦＦシーケンスに
よるパワーＯＦＦシーケンスのタイミングチャートであ
る。
【図６４】本実施例のＦＬＣＤがシリアル通信でコマン
ドを受信した場合の内部処理の状態を示す図である。
【図６５】本実施例のＦＬＣＤがアテンション発行を起
動要因としてシリアル通信を行う場合の内部処理の状態
を示す図である。
【図６６】本実施例のＦＬＣＤがアテンション発行を起
動要因としてシリアル通信を行う場合において、アテン
ション状態の間にコマンドを受信した場合の内部処理の
状態を示す図である。
【図６７】本実施例のシリアル通信で用いる送信イメー
ジの例を示す図である。
【図６８】本実施例のシリアル通信で用いる送信データ
バッファを用いた送信の優先順位の設定例を示す図であ
る。
【図６９】本実施例のＦＬＣＤのメモリアクセス時のア
ドレス空間を説明するための図である。
【図７０】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７１】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７２】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７３】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７４】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７５】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７６】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７７】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７８】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図７９】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８０】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８１】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８２】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８３】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８４】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８５】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８６】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８７】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８８】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図８９】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図９０】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図９１】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図９２】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図９３】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図９４】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図９５】本実施例のシリアル通信処理におけるＳＣ受
信処理を示すフローチャートである。
【図９６】本実施例のＦＬＣＤインタフェースへの送信
処理を示すフローチャートである。
【図９７】本実施例のホールド状態更新処理の詳細を示
すフローチャートである。
【符号の説明】
１ ホスト ２ ＦＬＣＤインタフェース ３ ＦＬＣＤ ４ パネルコントローラ ５ ＦＬＣパネル １２ ケーブル側のコネクタ １３ 固定ねじ １５ 受けコネクタ １０１ ＮＦＸコントローラ １０２ Ｕ−ＳＥＧドライバ １０３ Ｌ−ＳＥＧドライバ １０４ ＣＯＭドライバ １０５ 温度センサ １０６ 輝度調整トリマ １０６ 画質調整トリマ １０８ 色彩調整スイッチ １０９ ＬＥＤ １２０ スイッチング電源 １２１ 一般商用電源 １２２ 電源スイッチ １２３ ノイズフィルタ １２６ スイッチングレギュレータ用制御回路 １２４ スイッチング回路 １２７ ５端子レギュレータ １２８ ＋５Ｖ電源回路 １２９ バックライト駆動用の電源回路 １３０ インバータ １３１〜１３３ 蛍光ランプ（熱陰極蛍光ランプ） １５０ ＦＬＣパネル １６０ システムコントローラ １６１ ＲＯＭ １６２ ＲＡＭ １６５ ＡＦＣ検知回路 １７１ 温度インタフェース １７２ バックライトコントローラ １７３ ＶＯＰコントローラ １７４ トリマインタフェース １８１ 電源スイッチコントローラ １８２ 液晶駆動電源スイッチ １８３ 液晶駆動電圧レギュレータ ３００ ＣＰＵ ３０１ ＶＲＡＭ ３０２ ＳＶＧＡチップ ３０３ 書換え検出／フラグ生成回路 ３０４ ラインアドレス生成回路 ３０５ ２値化中間調処理回路 ３０６ フレームメモリ ３０７ フレームメモリ制御回路 ３０８ ＲＯＭ ３１０ データ転送バス ３１１ シリアル通信線 ５２１、５２２ バッファ ５２３ 入力側スイッチ ５２４ 出力側スイッチ ５２５ タイミングコントローラ ５２６ 受信アドレスレジスタ ５２７ 走査アドレスレジスタ ５２８ ＤＳＴレジスタ ５３１ Ｕ−ＳＥＧラッチ回路 ５３２ Ｕ−ＳＥＧメモリ ５３３、５３６、５４３ ドライバ回路 ５３７ Ｌ−ＳＥＧメモリ ５３８ Ｌ−ＳＥＧラッチ回路 ５４１ アドレスメモリ１ ５４２ アドレスメモリ２ ９０１ 温度補償テーブル ９０２ タイマユニット ９０４、９０５ アナログ−デジタル変換器
フロントページの続き (72)発明者 大野 智之 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 水留 敦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 吉田 明雄 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/20 G02F 1/133 G09G 3/36

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 表示情報を供給する情報供給装置に接続
    され、前記情報供給装置よりの表示情報及び装置での制
    御手順などの各種情報を記憶する記憶手段を備え、前記
    情報供給装置よりの表示情報を受け取って表示画面より
    可視表示させる表示装置であって、 前記情報供給装置よりの前記記憶手段のアクセス位置を
    指定するアドレス情報を受信するアドレス受信手段と、 前記アドレス受信手段により受信したアドレス情報の所
    定の一部により特定される前記記憶手段の領域を特定す
    る特定情報および前記特定情報により特定される領域の
    属性を示す属性情報よりなる記憶手段修飾情報を複数格
    納する領域特定テーブルと、 前記領域特定テーブルに格納された前記記憶手段修飾情
    報の前記特定情報および前記受信アドレス情報とにより
    前記記憶手段のアクセス位置を特定する特定手段と、 前記特定手段により特定された記憶位置に対して、前記
    属性情報に従って前記記憶手段のアクセスを行うアクセ
    ス手段とを備えることを特徴とする表示装置。
  2. 【請求項２】 前記情報供給装置から前記記憶手段への
    アクセスの種類を指定する情報を受信する種類受信手段
    を更に有し、 前記アクセス手段は、受信したアクセスの種類に基づい
    て、前記記憶手段のアクセスを行う ことを特徴とする請
    求項１に記載の表示装置。
  3. 【請求項３】 前記属性情報は、前記特定情報により特
    定される領域が読み出し可能領域かの情報、あるいは書
    込み可能領域かの情報を含むことを特徴とする請求項１
    又は２に記載の表示装置。
  4. 【請求項４】 前記特定手段は、前記特定情報を前記記
    憶手段のアドレス情報の上位アドレス情報とし、前記受
    信アドレスの前記所定の一部を除いた情報を前記記憶手
    段のアドレス情報の下位アドレス情報とすることを特徴
    とする請求項１乃至３のいずれかに記載の表示装置。
  5. 【請求項５】 前記アクセスの種類が読み出しである場
    合、前記アクセス手段は、前記記憶手段の前記特定手段
    で特定された記憶位置に記憶されている情報 を、前記情
    報供給装置へ転送することを特徴とする請求項３又は４
    に記載の表示装置。
  6. 【請求項６】 前記アクセスの種類が書込みである場
    合、前記アクセス手段は、前記記憶手段の前記特定手段
    で特定された記憶位置に、前記情報供給装置から転送さ
    れてくる情報を書込むこと特徴とする請求項３又は４に
    記載の表示装置。
  7. 【請求項７】 前記アドレス受信手段は、受信したアド
    レス情報の受信の良否を前記情報供給装置に送信可能と
    することを特徴とする請求項１乃至６の何れかに記載の
    表示装置。
  8. 【請求項８】 請求項１乃至７の何れかに記載の表示装
    置及び該表示装置を制御する情報供給装置とを備えるこ
    とを特徴とする表示システム。
  9. 【請求項９】 表示情報を供給する情報供給装置に接続
    され、該情報供給装置よりの表示情報および装置での制
    御手順などの各種情報を記憶する記憶手段を備えた、前
    記情報供給手段よりの表示情報を表示画面に可視表示さ
    せる表示装置における表示制御方法であって、 前記情報供給装置よりの前記記憶手段のアクセス位置を
    指定するアドレス情報を受信する受信工程と、前記 受信工程により受信したアドレス情報の所定の一部
    により特定される前記記憶手段の領域を特定する特定情
    報および前記特定情報により特定される領域の属性を示
    す属性情報よりなる記憶手段修飾情報を複数格納する領
    域特定テーブルから、前記所定の一部により特定される
    記憶手段修飾情報と、前記受信アドレス情報とにより前
    記記憶手段のアクセス位置を特定する特定工程と、 前記特定工程により特定された記憶位置に対して、前記
    属性情報に従って前記記憶手段のアクセスを行うアクセ
    ス工程とを備えることを特徴とする表示制御方法。
  10. 【請求項１０】前記情報供給装置から前記記憶手段への
    アクセスの種類を指定する情報を受信する種類受信工程
    を更に有し、 前記アクセス工程は、受信したアクセスの種類に基づい
    て、前記記憶手段のアクセスを行う ことを特徴とする請
    求項９に記載の表示制御方法。
  11. 【請求項１１】 前記属性情報は、前記特定情報により
    特定される領域が読み出し可能領域かの情報、あるいは
    書込み可能領域かの情報を含むことを特徴とする請求項
    ９又は１０に記載の表示制御方法。
  12. 【請求項１２】 前記特定工程は、前記特定情報を前記
    記憶手段のアドレス情報の上位アドレス情報とし、前記
    受信アドレスの前記所定の一部を除いた情報を前記記憶
    手段のアドレス情報の下位アドレス情報とすることを特
    徴とする請求項９乃至１１何れかに記載の表示制御方
    法。
  13. 【請求項１３】 前記アクセスの種類が読み出しである
    場合、前記アクセス工程は、前記記憶手段の前記特定手
    段で特定された記憶位置に記憶されている情報を、前記
    情報供給装置へ転送することを特徴とする請求項１１又
    は１２に記載の表示制御方法。
  14. 【請求項１４】 前記アクセスの種類が書込みである場
    合、前記アクセス工程は、前記記憶手段の前記特定手段
    で特定された記憶位置に、前記情報供給装置から転送さ
    れてくる情報を書込むこと特徴とする請求項１１又は１
    ２に記載の表示制御方法。
  15. 【請求項１５】 前記アドレス受信工程は、受信したア
    ドレス情報の受信の良否を前記情報供給装置に送信可能
    とすることを特徴とする請求項９乃至１４の何れかに記
    載の表示制御方法。
JP7136650A 1995-06-02 1995-06-02 表示装置並びに表示システム及び表示制御方法 Expired - Fee Related JP3062418B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7136650A JP3062418B2 (ja) 1995-06-02 1995-06-02 表示装置並びに表示システム及び表示制御方法
US08/652,684 US6348910B1 (en) 1995-06-02 1996-05-30 Display apparatus, display system, and display control method
EP96108797A EP0745968A3 (en) 1995-06-02 1996-05-31 Display control apparatus for a display system
EP07105375A EP1798717A1 (en) 1995-06-02 1996-05-31 Display apparatus, display system, and display control method with double bus communication between the display apparatus and a display control apparatus
KR1019960019528A KR100229379B1 (ko) 1995-06-02 1996-06-01 디스플레이 장치, 디스플레이 시스템 및 디스플레이 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7136650A JP3062418B2 (ja) 1995-06-02 1995-06-02 表示装置並びに表示システム及び表示制御方法

Publications (2)

Publication Number Publication Date
JPH08327980A JPH08327980A (ja) 1996-12-13
JP3062418B2 true JP3062418B2 (ja) 2000-07-10

Family

ID=15180293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7136650A Expired - Fee Related JP3062418B2 (ja) 1995-06-02 1995-06-02 表示装置並びに表示システム及び表示制御方法

Country Status (4)

Country Link
US (1) US6348910B1 (ja)
EP (2) EP0745968A3 (ja)
JP (1) JP3062418B2 (ja)
KR (1) KR100229379B1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
KR100683519B1 (ko) * 1999-12-23 2007-02-15 엘지.필립스 엘시디 주식회사 액정 패널의 충전 특성 보상회로 및 충전 특성 보상방법
JP2001265296A (ja) * 2000-01-14 2001-09-28 Sharp Corp 透過型液晶表示装置および画像処理方法
US6850217B2 (en) * 2000-04-27 2005-02-01 Manning Ventures, Inc. Operating method for active matrix addressed bistable reflective cholesteric displays
US6816138B2 (en) 2000-04-27 2004-11-09 Manning Ventures, Inc. Graphic controller for active matrix addressed bistable reflective cholesteric displays
US6819310B2 (en) * 2000-04-27 2004-11-16 Manning Ventures, Inc. Active matrix addressed bistable reflective cholesteric displays
JP3918399B2 (ja) * 2000-04-28 2007-05-23 富士通株式会社 液晶素子
US7106347B1 (en) * 2000-05-31 2006-09-12 Intel Corporation Transforming pixel data and addresses
DE10102361A1 (de) * 2001-01-19 2002-07-25 Siemens Ag Verfahren zum Betreiben eines bistabilen Displays
TW573288B (en) * 2001-09-28 2004-01-21 Sony Corp Display memory, drive circuit, display and portable information apparatus
KR100723742B1 (ko) * 2002-01-14 2007-05-30 엘지전자 주식회사 시스템내 발열을 이용한 엘시디 밝기 제어 장치 및 그 방법
WO2003081567A1 (fr) * 2002-03-27 2003-10-02 Sanyo Electric Co., Ltd. Afficheur, terminal mobile et procede de commande de la luminance dans un terminal mobile
DE60217509T2 (de) * 2002-11-07 2007-11-15 Dialog Semiconductor Gmbh Verfahren und System zum Einsparen von Energie in Zeilentreiberschaltkreisen für monochrome Flüssigkristallanzeigen
US7812812B2 (en) 2003-03-25 2010-10-12 Canon Kabushiki Kaisha Driving method of display apparatus
US8144106B2 (en) * 2003-04-24 2012-03-27 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
US7082529B2 (en) * 2003-04-25 2006-07-25 Dell Products L.P. Method and apparatus for capturing display characteristic information to achieve faster boot and resume of an information handling system
US20040212610A1 (en) * 2003-04-25 2004-10-28 Dell Products L.P. Method and apparatus for associating display configuration information with respective displays of an information handling system
JP4299622B2 (ja) * 2003-09-24 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及び該液晶表示装置に用いられる駆動方法
TW200606492A (en) * 2004-08-03 2006-02-16 Himax Tech Inc Displaying method for color-sequential display
JP4517943B2 (ja) * 2005-05-31 2010-08-04 ソニー株式会社 情報処理装置、これらの装置の処理方法およびその方法をコンピュータに実行させるプログラム
KR100821757B1 (ko) 2006-04-11 2008-04-11 엘지전자 주식회사 디스플레이 시스템 및 그 전원 제어 방법
US7903047B2 (en) * 2006-04-17 2011-03-08 Qualcomm Mems Technologies, Inc. Mode indicator for interferometric modulator displays
JP4271701B2 (ja) * 2006-10-17 2009-06-03 友達光電股▲ふん▼有限公司 液晶表示装置
JP5495510B2 (ja) 2007-06-19 2014-05-21 キヤノン株式会社 表示装置及びそれを用いた電子機器
JP2009014836A (ja) * 2007-07-02 2009-01-22 Canon Inc アクティブマトリクス型表示装置及びその駆動方法
CN101689352A (zh) * 2007-07-20 2010-03-31 夏普株式会社 显示装置及显示装置的驱动方法
US20100134526A1 (en) * 2007-07-20 2010-06-03 Kohei Nanbu Display device and method for driving display device
WO2009025387A1 (en) * 2007-08-21 2009-02-26 Canon Kabushiki Kaisha Display apparatus and drive method thereof
JP2009080272A (ja) * 2007-09-26 2009-04-16 Canon Inc アクティブマトリクス型表示装置
JP2009109641A (ja) * 2007-10-29 2009-05-21 Canon Inc 駆動回路、及びアクティブマトリクス型表示装置
JP5284198B2 (ja) * 2009-06-30 2013-09-11 キヤノン株式会社 表示装置およびその駆動方法
JP2011013415A (ja) * 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
JP2011028135A (ja) * 2009-07-29 2011-02-10 Canon Inc 表示装置及びその駆動方法
JP2012003060A (ja) 2010-06-17 2012-01-05 Canon Inc 画像表示装置とその保持部材及び画像表示システム
US8880978B2 (en) * 2011-04-01 2014-11-04 Cleversafe, Inc. Utilizing a local area network memory and a dispersed storage network memory to access data
JP6124573B2 (ja) 2011-12-20 2017-05-10 キヤノン株式会社 表示装置
US10125938B2 (en) 2016-06-08 2018-11-13 Entech Solar Inc. Skylight with two parabolic reflector segments facing two horizon directions inside a truncated pyramid dome mounted on a collimating curb with a dual-pane diffuser at the bottom
CN108109577B (zh) * 2016-12-06 2023-05-23 广州硅芯电子科技有限公司 Led系统和用于操作led系统的方法
US9976308B1 (en) 2017-02-21 2018-05-22 Entech Solar Inc Tall skylight dome with sun shade and diffusing partial cap to strengthen dome to capture low sun elevation angle light
CN111314578B (zh) * 2018-12-12 2022-04-19 瑞鼎科技股份有限公司 影像处理装置及影像处理方法
US11282438B2 (en) * 2020-03-30 2022-03-22 Novatek Microelectronics Corp. Driver circuit and a display apparatus

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3785813T2 (de) * 1986-09-20 1993-11-11 Emi Plc Thorn Anzeigevorrichtung.
JP2579933B2 (ja) * 1987-03-31 1997-02-12 キヤノン株式会社 表示制御装置
US5185599A (en) * 1987-10-26 1993-02-09 Tektronix, Inc. Local display bus architecture and communications method for Raster display
AU617006B2 (en) 1988-09-29 1991-11-14 Canon Kabushiki Kaisha Data processing system and apparatus
JP2837461B2 (ja) 1989-09-28 1998-12-16 アンリツ株式会社 外字メモリのアクセス方法
JPH03126075A (ja) 1989-10-11 1991-05-29 Casio Comput Co Ltd データ表示入力装置
WO1992002879A1 (en) 1990-08-03 1992-02-20 Du Pont Pixel Systems Limited Virtual memory system
JPH04232993A (ja) 1990-12-27 1992-08-21 Pentel Kk 画像デ−タ記録、表示回路
JPH04235591A (ja) 1991-01-10 1992-08-24 Toshiba Corp 表示制御システム
JP2868650B2 (ja) * 1991-07-24 1999-03-10 キヤノン株式会社 表示装置
JP2891564B2 (ja) 1991-08-06 1999-05-17 シャープ株式会社 表示制御装置
JPH05323904A (ja) * 1992-05-19 1993-12-07 Canon Inc 表示制御装置及び表示制御方法
US5262759A (en) 1992-07-27 1993-11-16 Cordata Incorporated Removable computer display interface
DE69322580T2 (de) 1992-09-04 1999-06-17 Canon Kk Verfahren und Einrichtung zur Steuerung einer Anzeige
ATE161352T1 (de) * 1992-09-04 1998-01-15 Canon Kk Verfahren und einrichtung zur steuerung einer anzeige
JP3126075B2 (ja) 1992-10-13 2001-01-22 ホシザキ電機株式会社 貯蔵庫
JP3048812B2 (ja) * 1993-12-15 2000-06-05 三菱電機株式会社 ディスプレイモニタ
JPH0877347A (ja) 1994-03-08 1996-03-22 Texas Instr Inc <Ti> 画像／グラフィックス処理用のデータ処理装置およびその操作方法
JP3113493B2 (ja) 1994-04-26 2000-11-27 シャープ株式会社 固定ホルダー
US6057860A (en) * 1994-10-19 2000-05-02 Sun Microsystems, Inc. Synchronous serial display monitor control and communications bus interface
US5880702A (en) 1994-10-20 1999-03-09 Canon Kabushiki Kaisha Display control apparatus and method
JPH09128330A (ja) * 1995-11-06 1997-05-16 Sony Corp 映像表示装置

Also Published As

Publication number Publication date
KR970002580A (ko) 1997-01-28
EP0745968A2 (en) 1996-12-04
EP0745968A3 (en) 1998-02-04
JPH08327980A (ja) 1996-12-13
KR100229379B1 (ko) 1999-11-01
US6348910B1 (en) 2002-02-19
EP1798717A1 (en) 2007-06-20

Similar Documents

Publication Publication Date Title
JP3062418B2 (ja) 表示装置並びに表示システム及び表示制御方法
US6067645A (en) Display apparatus and method
KR100256190B1 (ko) 디스플레이 장치, 디스플레이 시스템, 및 디스플레이 시스템을 위한 디스플레이 제어 방법
JP6085739B1 (ja) 低消費電力表示装置
KR0130731B1 (ko) 액정 디스플레이와 액정 드라이버
US20020067318A1 (en) Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory
JP3126360B2 (ja) 表示システム及びその表示制御方法
JP3286529B2 (ja) 表示装置
US5710570A (en) Information processing unit having display functions
US5880702A (en) Display control apparatus and method
US5754153A (en) Display apparatus
JP2006072287A (ja) 表示装置
JP2003195828A (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
JP2840374B2 (ja) 表示制御装置
JP3618824B2 (ja) 表示装置及び表示装置の表示制御方法
JP3793214B2 (ja) 表示装置及びその制御方法
JPH08331488A (ja) 表示システム及び表示システムにおける表示制御方法
JP2002297100A (ja) 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器
JP3673555B2 (ja) 表示装置、表示システム及び表示システムの表示制御方法
KR100848280B1 (ko) 표시 시스템과, 이의 구동 방법 및 그 장치
JP3209483B2 (ja) 表示装置
KR100936192B1 (ko) 표시 시스템과, 이의 구동 방법
JPH08334739A (ja) 表示装置及びその表示制御装置及び情報処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees