JP3673555B2 - 表示装置、表示システム及び表示システムの表示制御方法 - Google Patents

表示装置、表示システム及び表示システムの表示制御方法 Download PDF

Info

Publication number
JP3673555B2
JP3673555B2 JP13664795A JP13664795A JP3673555B2 JP 3673555 B2 JP3673555 B2 JP 3673555B2 JP 13664795 A JP13664795 A JP 13664795A JP 13664795 A JP13664795 A JP 13664795A JP 3673555 B2 JP3673555 B2 JP 3673555B2
Authority
JP
Japan
Prior art keywords
display
flcd
image
information
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13664795A
Other languages
English (en)
Other versions
JPH08331487A (ja
Inventor
高司 山本
秀雄 森
和彦 村山
智之 大野
敦 水留
明雄 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13664795A priority Critical patent/JP3673555B2/ja
Priority to US08/656,422 priority patent/US6188378B1/en
Priority to EP06118083A priority patent/EP1717794A3/en
Priority to EP06118467A priority patent/EP1722354A1/en
Priority to EP96108799A priority patent/EP0745969A3/en
Priority to KR1019960019529A priority patent/KR100256190B1/ko
Publication of JPH08331487A publication Critical patent/JPH08331487A/ja
Application granted granted Critical
Publication of JP3673555B2 publication Critical patent/JP3673555B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【産業上の利用分野】
本発明は表示装置、表示システム及び表示システムの表示制御方法に関するものである。
【０００２】
【従来の技術】
一般に、情報処理システム（或いは装置）では、情報の視覚的表現機能を実現する手段として表示装置を使用している。このような表示装置としてはＣＲＴ表示装置が広く使われていることは周知の通りである。
【０００３】
ＣＲＴ表示装置では、表示装置自体では何らの表示メモリ機能を有していないため、すべての各時点での表示データを常時表示装置に供給し続けなければならず、また、表示データの供給を停止すれば直ちにその表示画面の表示は行われなかった。
【０００４】
このため、ＣＲＴ表示装置における表示制御では、情報処理装置内に設けられたビデオメモリ（以下、ＶＲＡＭという）に対して表示する画像の書込み動作と、ＶＲＡＭからの表示データの読出し動作とを常時実行しなければならない。
【０００５】
また、上述したＣＲＴの表示制御の場合、表示情報を更新するなどのためのビデオメモリに対する表示データの書き込みと、表示のための読み出しはそれぞれ独立して行われるため、情報処理システム側のプログラムでは表示タイミングを一切考慮することがなく、任意のタイミングで所望の表示データを書き込むことができるという利点がある。
【０００６】
しかし、一般にＣＲＴ表示装置は、その奥行きが表示面積に比例して大きくるので、ＣＲＴ表示装置全体の容積は大きくなるばかりである。つまり、ＣＲＴ表示装置は、設置場所、携帯性等の自由が損なわれ、小型化という点で欠点を有する。
【０００７】
【発明が解決しようとする課題】
この点を補うものとしては、液晶表示器（以下、「ＬＣＤ」という。）がある。ＬＣＤは、その表示面積に対しての厚みが、ＣＲＴ表示装置と比較して極端に薄くできる。このようなＬＣＤの中に、強誘電性液晶（Ferroelectric Liquid Crystal）の液晶セルを用いた表示器（以下、ＦＬＣＤという）がある。
【０００８】
ＦＬＣＤの特徴の１つは、その液晶セルが電界の印加に対して表示状態の保存性を有する点にある。すなわち、ＦＬＣＤは、その液晶セルが十分に薄いものであり、その中の細長いＦＬＣの素子は、電界を除いてもそれぞれの配向状態を維持する。この結果、このようなＦＬＣの素子は、双安定性を有しており、このようなＦＬＣの素子の双安定性を活用したＦＬＣＤは、表示内容を記憶する特性を有している。このようなＦＬＣ及びＦＬＣＤの詳細は、例えば特願昭６２−７６３５７号に記載されている。
【０００９】
さて、ＦＬＣＤを駆動する場合には、ＣＲＴや他の液晶表示器と異なり、表示画像を記憶して表示し続けるので、連続的なリフレッシュ駆動周期に対して時間的な余裕が生ずる。この結果、その連続的なリフレッシュ駆動とは別に、表示画面上の変更のあった部分のみの表示状態を更新する、所謂、部分書換駆動が可能になる。
【００１０】
一方、このことより、新たに表示データを更新しない限り前の情報が表示し続けることになり、例えばホストコンピュータ等がダウンしたような場合にはいつまでも以前の表示がつづくことにもなり、従来の表示装置の表示制御だけではこれらの事態に対応できなかった。
【００１１】
また、ＦＬＣＤの場合、その表示色を疑似的に増やすために２値化中間調処理が行われる。この処理の代表的なものに、自然画像の画像品位と文字画像の画像品位を両立するＥＤ（誤差拡散）法が知られている。このＥＤ処理は、ある画素で発生した誤差を近隣の画素に次々と拡散（配分）するため、その処理に際して画像は連続性が要求される。
【００１２】
また、このＥＤ法を用いると、どうしても元の画像との間で誤差の発生が避けられない。従って、例えば表示色を増やすに従ったこの誤差の発生による画質の変化が問題となる。
【００１３】
【課題を解決するための手段】
本発明は上記問題点に鑑みなされたものであり、画像表示情報を受け取って画面表示する表示装置より入力される画像情報の画像処理の仕様を設定可能とすることにより、表示装置の表示画像を確認しながら表示画像の表示仕様を変更することが可能な表示システム及び表示システムにおける表示制御方法を提供することを目的とする。そして、係る目的を達成する一手段として以下の構成を備える。
【００１４】
即ち、表示情報を供給する表示情報供給装置に接続され、該表示情報供給装置よりの表示情報を受け取り、所定の画像処理を施して表示画像情報を出力する表示制御装置と、該表示制御装置よりの表示画像情報を表示する表示装置とより構成される表示システムであって、前記表示装置に、前記表示制御装置との間で通信を行う第１の通信手段と、前記第１の通信手段を介して受け取った前記画像制御装置よりの表示画像情報を画面表示する表示手段と、前記表示手段での表示条件を設定する設定スイッチと、前記設定スイッチの設定状況を前記第１の通信手段を介して前記表示制御装置に送信する設定状況送信手段とを備え、前記表示制御装置に、前記表示情報供給装置よりの表示情報を受け取る受け取り手段と、前記表示装置との間で通信を行う第２の通信手段と、前記表示装置が有する前記設定スイッチの設定状況を前記第２の通信手段を介して受け取る設定状況受信手段と、前記設定状況受信手段で受信した設定状況に従って前記表示情報供給装置よりの表示情報に画像処理を施して表示画像情報を生成する画像生成手段とを備え、前記表示制御装置による画像処理を前記表示装置の設定スイッチにより制御可能とすることを特徴とする。
【００１８】
【実施例】
以下、添付図面に従って本発明に係る一実施例を詳細に説明する。
【００１９】
図１は本実施例装置（ＦＬＣＤ）を含む表示システムの構成を示す図である。図１において、１はＦＬＣＤインタフェース２を介して本実施例表示装置（ＦＬＣＤ）３を制御するとともに、ＦＬＣＤ３に表示データを供給するホスト、２は本実施例のＦＬＣＤ３とホスト１側とのインタフェースを司るＦＬＣＤインタフェースであり、実際には１枚のインタフェースボードとしてホスト１内に装着されている。また、ＦＬＣＤ３はＦＬＣパネル５の各種表示制御を行うと共に、ＦＬＣパネル５より表示データを表示させるパネルコントローラである。
【００２０】
なお、ＦＬＣＤインタフェース２は、システムに固定的に接続されていても良いし、通常、ワークステーションやパーソナルコンピュータに代表される情報処理装置に設けられた拡張スロットと呼ばれる部分にカード（もしくはボード）として接続されるものであってもよい。そして、ホスト１とＦＬＣＤインタフェース２との間は、ＩＳＡインタフェース仕様、あるいはＶＬインタフェース仕様、ＰＣＩインタフェース仕様で接続することができる。また、ＦＬＣＤ３とＦＬＣＤインタフェース２とはケーブル７で接続されている。
【００２１】
本システムにおいては、ホスト１においてＯＳやアプリケーションをロードしそれを実行することになる。実行中の画面情報はＦＬＣＤインタフェース２内に設けられたＶＲＡＭに格納することでＦＬＣＤ３に表示させることになる。なお、動作するＯＳやアプリケーションは何でも良く、例えばＯＳとしては米国マイクロソフト社のＭＳ−ＷＩＮＤＯＷＳがあり、同ＯＳ上で動作するアプリケーションなどである。
【００２２】
本実施例の図１に示すシステムにおける画像の表示に関するデータの流れの概念を図２に示す。
【００２３】
アプリケーションもしくはＯＳが、ＦＬＣＤインタフェース２内のＶＲＡＭに対して書き込みを行うと、ＦＬＣＤインタフェース２はそれを２値化中間調処理（実施例ではＥＤ処理）を行い、それをＦＬＣＤ３の１画面分の容量を有するフレームメモリ（各画素４ビット＝Ｒ，Ｇ，Ｂ，Ｉ）に書き込む。このフレームメモリの内容をＦＬＣＤ３に転送し、表示する。
【００２４】
つまり、一般の表示装置では、ＶＲＡＭの内容がそのまま表示装置に転送されていたのに対し、本実施例におけるＦＬＣＤインタフェース２には、ＶＲＡＭと、ＦＬＣＤ３との間に、フレームメモリを介在させている。
【００２５】
図３に、本実施例におけるＦＬＣＤインタフェース２の具体的なブロック構成を示す。
【００２６】
図示において、３００はＦＬＣＤインタフェース２内に設けられ、当該インタフェース全体の制御を司るＣＰＵである。このＣＰＵ３００は、ＲＯＭ３０８に格納されているプログラムに従って動作する。
【００２７】
３０１はＶＲＡＭであり、１画素に対してＲ，Ｇ，Ｂそれぞれ１バイト（８ビット）が割り当てられている（計３バイト＝２４ビット＝約１６００万色）。一般に、ＲＧＢ各色要素に対して８ビットを与えたとき、それで再現されるカラー画像はフルカラー画像と呼ばれる。なお、上記ＶＲＡＭは、１２８０×１０２４ドットサイズの画像を記憶可能な容量を有している（１２８０×１０２４×３≒４Ｍバイト）。
【００２８】
３０２はＶＲＡＭ３０１に対するアクセスを制御するためのＳＶＧＡチップ（アクセラレータ）であり、ホスト１からの指令に基づいてＶＲＡＭ３０１への描画（書き込み）及び読み出しを行うことが可能になっている。また、ＣＰＵ３００からの指令に基づいて図形等の描画を行う機能、及び後述する各機能を備えている。なお、ＶＲＡＭ３０１に対して各種図形の描画を行ったりするためのＬＳＩは、ディスプレイコントロールチップとして広く用いられるものであり、それ自身は公知のものである。
【００２９】
３０３は書換検出／フラグ生成回路であって、ＳＶＧＡチップ３０２がＶＲＡＭ３０１に対する書き込み（描画処理）を行うとき、そのライトイネーブル信号（実際はチップセレクト信号も含む）をトリガにして、書き込みアドレスを検出し、何ライン目が更新されたかを検出し、それを保持する。
【００３０】
より詳細を説明すると、この書換検出／フラグ生成回路３０３は、ＳＶＧＡチップ３０２がＶＲＡＭ３０１に対して書き込みを行うときのライトイネーブル信号を活用し、そのとき出力されていたアドレスを不図示のレジスタにラッチする。そして、そのラッチされたアドレスデータから表示画面の何ライン目に対して書き込みが行われたのかを演算し（書き込みアドレスを１ラインのバイト数で割る回路で算出できる）、書換えられたラインに対応する領域フラグに“１”をセットする。
【００３１】
本実施例におけるＦＬＣＤ３の画面全体のライン数は１０２４（０ライン目〜１０２３ライン目）であり、各領域は３２ラインを１単位としているので、領域フラグは合計３２（＝１０２４／３２）ビットである。すなわち、この３２ビットのフラグにおける各ビットは、０〜３１ライン目、３２〜６３ライン目、…、９９２〜１０２３目の各領域に対する書き込みがあったか否かを保持する。
【００３２】
１ライン毎に書換えられたか否かを保持するのではなく、ある程度のライン数を単位としているのは、一般に、表示画像を変更する際には１ラインのみの書換えはほとんどなく、複数ラインにまたがっているためである。なお、１領域に対して割り当てるライン数は３２に限定されるものではなく、これ以外であっても良い。ただし、あまり少ないと領域フラグのビット数が多くなる。また、後述する部分書換え処理の指示回数もその分だけ多くなって、オーバーヘッドが発生する割合が高くなる。また、割り当てるライン数が大きすぎると、部分書換えの処理の不要部分が多くなる可能性が高くなるという不具合も発生する。
【００３３】
また、説明は後述するが、ＦＬＣＤ３の全表示可能は１２８０×１０２４であるが、それ以外のドット数でも表示できるようにするため（例えば１０２４×７６８、６００×４８０など）、書換えラインを算出するために使用する１ラインの情報量はプログラマブルになっている。表示ドット数の変更は、ホスト側より指示して変更することが可能に構成されている。
【００３４】
以上説明した書換検出／フラグ生成回路３０３は、ＶＲＡＭ３０１に対して書き込んだ３２ライン単位の領域に対して書換えられたことを検出すると、その流域フラグの内容をＣＰＵ３００に通知する。また、後述するように、ＣＰＵ３００からの要求に応じて、領域フラグをゼロクリアすることも行う。
【００３５】
３０４はラインアドレス生成回路であって、ＣＰＵ３００から指示されたラインの先頭アドレス及び、そのラインからのオフセットライン数を受け、ＳＶＧＡチップに対して、データ転送のためのアドレス及びその制御信号を出力する。ＳＶＧＡチップ３０２は、このアドレスデータ及び信号を受け、該当するラインから指示されたのライン数の画像データ（ＲＧＢ各８ビット）をデガンマ回路３０９に出力する。
【００３６】
このデガンマ回路３０９は、ルックアップテーブルで構成され、その内容はＣＰＵ３００からの指示に基づいて自由に変更可能になっている。デガンマ回路３０９の役割の詳細は後述するが、ＦＬＣＤ３に設けられた色彩調整スイッチ１０８で設定された内容に従い、その表示画像のコントラストを変更するためのものである。デガンマ回路３０９で補正された画像データは、２値化中間調処理回路３０５に出力される。
【００３７】
２値化中間調処理回路３０５は、デガンマ回路３０９を介して送られてきたＳＶＧＡチップ３０２からの画像データ（１画素当たりＲＧＢ各８ビット）を誤差拡散法に基づいてＲＧＢ及び輝度信号Ｉ（各１ビットで計４ビット）に量子化する。なお、ＲＧＢ各８ビットからＲＧＢを各１ビットに２値化するとともに、輝度の高低を示す２値信号Ｉを生成する技術は既に本願出願人が提案している（例えば、特願平４−１２６１４８号）。また、この２値化中間調処理回路３０５には、その処理を遂行するため、誤差拡散処理で必要なバッファメモリが内蔵されている。
【００３８】
なお、２値化中間調処理回路３０５は、ＣＰＵ３００からの指示に基づいて、２値化する場合のパラメータとなる誤差拡散テーブル（パラメータ）、出力するライン位置及びライン数を受け、それに従って出力する。誤差拡散テーブルを固定とはせず、ＣＰＵ３００から動的に設定できるようにしたのは、例えば、情報処理装置側のＣＰＵ（不図示）からの指示に基づいて配色などを変更できるようにするためである。
【００３９】
３０６は、ＦＬＣＤ３に表示する画像（１画素につきＲＧＢＩ各１ビットのデータ）を記憶するフレームメモリである。先に説明したように、実施例におけるＦＬＣＤ３の最大表示可能サイズは１２８０×１０２４ドットであり、各ドットは４ビットであるので、１Ｍバイト（計算では６４０Ｋバイト）の容量を有している。
【００４０】
３０７はフレームメモリ３０６の書き込み及び読み出し、そして、ＦＬＣＤ３への転送を制御するフレームメモリ制御回路である。具体的には、２値化中間調処理回路３０５から出力されたＲＧＢＩのデータをフレームメモリに格納すると共に、ＣＰＵ３００により指示された領域をデータ転送バス３１０（内、出たバスは１６ビット幅であって４画素分のデータを一度に送ることが可能）を介してＦＬＣＤ３に出力する処理を行う。また、あるまとまったライン数の画像データをＦＬＣＤ３に転送処理している場合を除き（すなわち、ＣＰＵ３００から転送指示された画像データの転送が完了して、次の転送指示がない場合に）、ＦＬＣＤ３からデータ転送リクエストを受けた場合、その旨をＣＰＵ３００に割込み信号として通知する。なお、ＦＬＣＤ３に転送する際のデータフォーマットは、ＲＧＢＩの計４ビットを一組としており、フレームメモリ３０６にもこの形式でデータが格納されている。
【００４１】
さらに、このフレームメモリ制御回路３０７は、２値化中間調処理回路３０５からの画像データをフレームメモリに格納完了した場合にも、その旨の割り込み信号をＣＰＵ３００に出力する。そしてまた、ＣＰＵ３００から指示されたラインの画像データの転送が完了した場合（複数ラインの転送の指示があれば、指示されたライン数の画像データの転送が完了した場合）にも、その旨の割り込み信号をＣＰＵ３００に出力する。
【００４２】
なお、ＣＰＵ３００に対する割り込みは、上記以外にもある。例えば、ＦＬＣＤ３とのコミュニケーション専用に設けられたシリアル通信線（例えばＲＳ−２３２Ｃ仕様の通信線等）３１１からデータを受信した場合である。これについての詳細は後述する。
【００４３】
さて、上述した構成において、今、ホスト１がＯＳ或いはアプリケーション等の実行プログラムから文字や図形等の描画要求を受けると、それに対するコマンドあるいはイメージデータをＦＬＣＤインタフェース２内のＳＶＧＡチップ３０２に出力する。ＳＶＧＡチップ３０２は、イメージデータを受信した場合にはそのイメージをＶＲＡＭ３０１の指示された位置に書き込み、図形データ等の描画コマンドを受けるとＶＲＡＭ３０１に対して対応する位置にその図形イメージを描画する。すなわち、ＳＶＧＡチップ３０２はＶＲＡＭ３０１に対して書き込み処理を行う。
【００４４】
書換検出／フラグ生成回路３０３は、上述したように、ＳＶＧＡチップ３０２の書き込みを監視している。この結果、書き込みの行われた領域に対するフラグをセットしていくと共に、それをＣＰＵ３００に知らせる。
【００４５】
ＣＰＵ３００は、書換検出／フラグ生成回路３０３に格納されている領域フラグをリードすると共に、書換検出／フラグ生成回路３０３に対してその領域フラグをリセットし、次回の書換えに備える。なお、このリセット動作は、読み出しと同時に行うハード的手段を用いても良い。
【００４６】
さて、ＣＰＵ３００はリードした領域フラグから、どのビットがセットされているか、すなわち、どの領域（複数ある場合もある）に対して書換えが行われたかを判断する。そして書換えが行われたと判断した領域をＶＲＡＭ３０１から２値化中間調処理回路３０５に転送すべく、その転送開始ラインの先頭アドレス（通常は画面左隅のアドレス）と、その位置から何ラインの画像を転送するかを示すデータを、ラインアドレス生成回路３０４に対して出力する。
【００４７】
ここで注目する点は、ＶＲＡＭ３０１の例えば１０番目の領域、すなわち、３２０〜３５１ラインの領域に書き込みが行われたことを検出した場合、ラインアドレス生成回路に、３２０ライン目の先頭画素のアドレスとそこから３２ライン分の転送を行わせる指示を行うのではなく、３２０ライン目より５ライン前のライン（３１５ライン目）の先頭画素アドレスからの転送を行なわせる。つまり、３１５ライン目〜３５１ラインに対しての転送指示を行なわせる。
【００４８】
この理由は以下の通りである。一般に誤差拡散処理を行う場合、発生した誤差を未処理の画素群に拡散するため、重み付け要素値（配分の比率を示す値）を有する２次元的なマトリックスを用いる。発生した誤差は、次々と伝播していく。ここで、２つの画素Ａ，Ｂを想定し、画素Ａの位置で２値化処理したときに発生する誤差の画素Ｂ（未処理の画素）の位置に与える影響を考える。
【００４９】
この場合、Ｂ画素に与えるＡ画素で発生した誤差の影響は、ＡＢ画素間の距離が大きいほど小さくなる。換言すれば、その距離がある程度あれば、Ｂ画素位置に与えるＡ画素からの誤差の影響は無視できるほど小さい。上記５ラインは、かかる理由を根拠にしている。
【００５０】
なお、誤差の影響を無視できるための距離は、誤差拡散のマトリックスのサイズ及び重み付け要素値に依存して決まる。また、本実施例における２値化中間調処理回路３０５での誤差拡散処理が画像の左上隅から右下隅に向かうものとしているのは、上記を考慮した結果である。
【００５１】
また、ＣＰＵ３００は、２値化中間調処理回路３０５に対しては２値化中間調処理結果のラインデータのどの部分を出力するのかを示す指示を与える。
【００５２】
すなわち、先に示したように、ＶＲＡＭ３０１の３２０ライン〜３５１目の領域に対して書き込みがなされた場合には、３１５〜３５１ライン目のデータが２値化中間調処理回路３０５に転送されるが、ＣＰＵ３００は２値化中間調処理回路３０５に対してはライン３２０〜３５１ラインのデータを出力するよう指示する。
【００５３】
以上の結果、２値化中間調処理回路３０５からは、３１９ライン目以前の未変更部分の画像の影響を受けた、３２０〜３５１ラインのデータをフレームメモリ制御回路３０７に出力することになる。
【００５４】
フレーム制御メモリ回路３０７は、ＣＰＵ３００からの指示に基づいて、２値化中間調処理回路３０５より出力されてきたライン単位のデータ（１画素につき４ビット）を対応するフレームメモリ３０６に書き込んでいく。すなわち、ＣＰＵ３００は、２値化中間調処理回路から出力されるライン数及びその先頭のラインが画像の何ライン目であるのか知っており、フレームメモリ制御回路３０７に対し、入力するラインのアドレス（フレームメモリ３０６に対する書き込み先頭アドレス）及び連続して何ライン分のデータを書き込むのかを示すデータをセットする。
【００５５】
こうして、フレームメモリ３０６には、書換えられた（更新された画像）の部分のみの画像、しかも書換えられていない画像との接合部分が自然な画像が書き込まれることになる。なお、フレームメモリ制御回路３０７は、ＣＰＵ３００から指示された領域に対する、２値化中間調処理回路３０５から転送されたデータのフレームメモリ３０６への格納を完了すると、先に示した割り込み信号を発生する。
【００５６】
ところで、本実施例における２値化中間調処理回路３０５の処理速度は、１画面分にして現時点では約１／３０秒である。これはＣＲＴ等の垂直同期信号が６０Ｈｚ程度であるのに対して、約半分である。しかしながら、画面全体が書換えられることは、通常のアプリケーションを使用している限りは希である。換言すれば、２値化中間調処理回路３０５が処理するライン数は実際はそれほど多くはなく、必然、処理量が少ないから画面全体として見た場合の処理が完了するまでの期間は、ＣＲＴの表示更新期間と比較してさほど変わらなか、半分の領域以下であればむしろＣＲＴより速い。
【００５７】
また、フレームメモリ制御回路３０７は、詳細を後述するＣＰＵ３００からＦＬＣＤ３に対する出力指示も受ける。出力指示は、ＦＬＣＤ３へどのライン（ラインの先頭アドレス）から何ライン分（連続ライン数）を転送するかを指示するが、フレームメモリ制御回路３０７は、この転送が完了した場合にもＣＰＵ３００に対してその旨を通知する割り込み信号を発生する。これは先に説明した通りである。
【００５８】
以下、フレームメモリ制御回路３０７がＦＬＣＤ３に転送するデータフォーマットは、
書き込みラインアドレス＋ＲＧＢＩ＋ＲＧＢＩ＋・・・ＲＧＢＩ
である。
【００５９】
ＦＬＣＤ３はかかるデータを受け、その先頭のアドレスに従って、その直後から続くデータをＦＬＣＤ３の駆動のために使用する。
【００６０】
２値化中間調処理回路３０５からの書き込みが複数の不連続の領域の処理結果を出力することもあり、且つ、フレームメモリ制御回路３０７に対するＦＬＣＤ３への転送指示は、前回のＦＬＣＤへの転送の完了の通知を受けてからであるので、フレームメモリ３０６に書き込まれた画像データが直ちに、ＦＬＣＤ３に出力される画像データとなるとは限らない。すなわち、上記の如く、フレームメモリ３０６を介して処理することで、ＶＲＡＭ３０１への書き込みと、ＦＬＣＤ３への出力はまったく非同期に処理することになる。
【００６１】
次に図４乃至図６を参照して図１に示すＦＬＣＤ３の詳細構成を説明する。図４は本実施例のＦＬＣＤ３の概略構成を示す図、図５は本実施例のＦＬＣＤ３の概観を示す図、図６はＦＬＣＤのホスト側（ＦＬＣＤインタフェース側）との接続部分を示す図である。
【００６２】
図４において、１０１は詳細を後述する主要各種制御を司るＮＦＸコントローラ、１０２はＦＬＣパネル１５０のＵ−セグメントの表示素子の信号ラインを駆動するためのＵ−ＳＥＧドライバ、１０３はＦＬＣパネル１５０のＬ−セグメントの表示素子の信号ラインを駆動するためのＬ−ＳＥＧドライバであり、この２つのドライバ１０２、１０３で表示素子の１つおきのセグメントを交互に駆動する。１０４はＦＬＣパネル１５０の表示素子のコモン信号ラインのラインのドライバであるＣＯＭドライバである。
【００６３】
本実施例のＦＬＣパネル１５０の表示画素は、表示素子の例えばマトリクスの横方向の駆動信号線であるセグメント駆動信号とマトリクスの縦方向の駆動信号線であるコモン駆動信号が共に駆動された時に付勢状態となる。そして、上述したようにセグメント駆動信号は２つのドライバ回路１０２、１０３で駆動するように構成されており、ＦＬＣパネルのセグメント信号線を１つおきに交互にＵ−ＳＥＧドライバ１０２とＬ−ＳＥＧドライが１０３とで駆動するようにして回路の分散実装を行っており、発熱量の均等化等を図っている。
【００６４】
また、１０５はＦＬＣパネル面に直接接触するように配設されているＦＬＣパネル１５０の温度を測定する温度センサ、１０６は輝度調整を行うための輝度調整トリマ、１０７は画質調整を行うための画質調整トリマ、１０８は色彩を調整するための色彩調整スイッチ、１０９はＦＬＣパネル１５０の状態を報知する状態報知手段であるＬＥＤである。本実施例においては、図５に示すようにＦＬＣＤ３の右下部分に配設される。
【００６５】
１２０は本実施例のＦＬＣＤ３の各種駆動電源を生成するスイッチング電源であり、電源供給の制御を行う電源スイッチ１２２を介して一般商用電源１２１より電力の供給を受けることができる。なお、この電源スイッチ１２２も図５に示すようにＦＬＣＤ３の右下部分に配設されている。なお、本実施例では、世界各国での使用が可能なように、８５Ｖ〜２６４Ｖ（４８Ｈｚ〜６２Ｈｚ）迄の各種電圧の交流電源で動作可能に構成されている。
【００６６】
１３０はインバータであり、本実施例のＦＬＣパネル１５０に光を照射する蛍光ランプ（熱陰極蛍光ランプ）１３１〜１３４を駆動する。
【００６７】
本実施例では以上の構成を備えるＦＬＣＤ３は、ＦＬＣパネルを用いているために非常に奥行きの薄い表示装置とすることができる。そして、本実施例では、（ホスト１及び）ＦＬＣＤインタフェース２との接続はインタフェースケーブル１１を介して行っており、ＦＬＣＤ３とは、図６に示すように表示装置背面に設けられた受けコネクタ１５にケーブル側のコネクタ１２を固定ねじ１３で固定することにより行われる。即ち、本実施例では、単にこの１本のケーブル１１を接続するのみで表示装置とインタフェースユニットとを接続することができる。
【００６８】
図４に示すＦＮＸコントローラの詳細構成を図７に示す。
【００６９】
図７において、１６０は例えばマイクロコンピュータ等で構成することも可能なシステムコントローラであり、システムコントローラ１６０は、本実施例ＦＬＣＤ３の後述する各種表示制御を司ると共に、ＦＬＣＤインタフェース２を介して受け取った表示データをドライバコントローラ１９０を介してＦＬＣパネル１５０へ表示させる。なお、このシステムコントローラ１６０はＲＯＭ１６１及びＲＡＭ１６２を内蔵しており、このＲＯＭ１６１に格納された後述する制御手順に従い各種制御を司る。
【００７０】
そして、本実施例のシステムコントローラ１６０の各種ステータス及びＲＡＭ１６２の記憶内容は、ＦＬＣＤインタフェース２を介してホスト側で読み出すことが可能であり、一部は直接書き込むことも可能に構成されている。これらの詳細については後述する。
【００７１】
また、１７１は温度センサ１０５よりのよりの検知温度を対応するアナログ信号に変換してシステムコントローラに供給する温度インタフェース、１７２はインバータ１３０を制御して熱陰極蛍光ランプ１３１〜１３４（バックライト）の光量を制御するバックライトコントローラ、１７３は液晶駆動電圧レギュレータ１８３を制御してＦＬＣパネル１５０の画質を制御するＶＯＰコントローラ、１７４は輝度調整トリマ１０６、画質調整トリマ１０７の設定値をシステムコントローラ１６０に供給すると共に、色彩調整スイッチ（ＳＥＳＷ）１０８の設定常態をシステムコントローラに供給するトリマインタフェースである。
【００７２】
また、１８１は液晶駆動電源スイッチ１８２の駆動電源供給を制御する電源スイッチコントローラ、１８２はＦＬＣパネル１５０への駆動電源の供給を制御する液晶駆動電源スイッチ、１８３は液晶駆動電圧レギュレータである。
【００７３】
ここで、ＦＬＣＤインタフェース２との入出力信号について説明する。ＢＵＳＹ信号はホスト側への画像データ要求信号、ＡＨＤＬは、ホスト側よりの走査アドレス／画像データ識別信号であり、”Ｈ”で走査アドレス、”Ｌ”で画像データを示している。ＰＤ０〜ＰＤ１５は１６ビット幅のアドレスつき画像データ、ＦＣＬＫはホスト側よりの画像データの転送クロック、ＳＩＮはホスト側よりのシリアル通信データ、ＳＯＵＴはＦＬＣＤ３よりホスト側へのシリアル通信データ、ＰＯＷＥＲＯＮはＦＬＣＤインタフェース２に電源が投入されたことを示すパワーＯＮ信号、ＲＥＳＥＴはホスト側よりのＦＬＣＤリセット信号、ＥＮＡＢＬＥは本実施例に特有の信号であり、ＦＬＣＤインタフェース２との間のコネクタ接続信号であり、負論理構成となっている。図６に示すケーブル１１が外れたような場合にはこの信号がローレベルとはならず、ＦＬＣＤ３側で容易にケーブル外れを認識することができる。そして、このケーブル外れを認識した場合には、以後の表示データの受信は行われず、表示画面の更新も行われない。この信号がない場合における、表示データがこないことに伴う詳細を後述する省電力動作モードであるスリープモードに移行したのみでは、ユーザはこの状態を正確に認識することができず、なんらの対処も行われない状態が続く虞がある。
【００７４】
しかしながら、本実施例ではこのケーブル外れを正確に且つ迅速に知ることができ、上述したＬＥＤ１０９の表示態様を上記省電力動作モードとは異なるものとすることにより、容易にケーブル外れなどの現在の状態を認識することができ、不具合を解消する処理を迅速に実行可能となっている。
【００７５】
図７における画像データの入出力に関する部分の詳細構成を図８に示す。
【００７６】
画像データの入出力は主にドライバコントローラ１９０及びＦＬＣパネル１５０ドライバ１０２〜１０４によりＦＣＬパネルに供給され、表示される。
【００７７】
ドライバコントローラ１９０は少なくとも以下の構成を備える。システムコントローラ１６０よりの画像データ（ＰＤ０−１５）を少なくとも１ライン分記憶可能な２つのバッファ５２１、５２２、このバッファ５２１、５２２の切り替え制御を行う入力側のスイッチ５２３、出力側スイッチ５２４を備え、切り換えて表示のためのセグメントドライバ１０２、１０３への表示画像データＩＤ０−７Ｕ／Ｌを出力する。
【００７８】
また、これらのスイッチの制御を含む各種のＦＬＣパネル１５０駆動タイミング信号を生成するタイミングコントローラ５２５、ＦＬＣＤインターフェース２より送られてくる表示データを表示させるべきラインアドレスを保持するとともに、システムコントローラ１６０より内容を読み出し可能な受信アドレスレジスタ５２６を備える。
【００７９】
同じく、システムコントローラ１６０より内容を書き込み可能であり表示データに対応するアドレスデータを保持する走査アドレスレジスタ５２７、システムコントローラ１６０よりの表示制御実行開始を指示するディスプレイスタート（ＤＳＴ）が書き込まれるＤＳＴレジスタ５２８より構成されている。ＤＳＴレジスタ５２８にＤＳＴが書き込まれるとＦＬＣパネルの１走査線の書き込み動作が開始される。
【００８０】
また、Ｕ−ＳＥＧドライバ１０２は、バッファ（５２１又は５２２）より送られてくる表示データの内Ｕ−ＳＥＧに対応する１つおきのデータを取り込むためのＵ−ＳＥＧラッチ回路５３１、Ｕ−ＳＥＧラッチ回路５３１でのラッチ表示データをタイミングコントローラ５２５よりの駆動タイミング信号に従って記憶するＵ−ＳＥＧメモリ５３２、メモリ５３２よりの表示データに従ってＵ−ＳＥＧ信号を駆動するドライバ回路５３３より構成されている。
【００８１】
また、Ｌ−ＳＥＧドライバ１０３は、バッファ（５２１又は５２２）より送られてくる表示データの内Ｌ−ＳＥＧに対応する１つおきのデータを取り込むためのＬ−ＳＥＧラッチ回路５３８、Ｌ−ＳＥＧラッチ回路５３８でのラッチ表示データをタイミングコントローラ５２５よりの駆動タイミング信号に従って記憶するＬ−ＳＥＧメモリ５３７、メモリ５３７よりの表示データに従ってＬ−ＳＥＧ信号を駆動するドライバ回路５３６より構成されている。
【００８２】
また，ＣＯＭドライバ１０４は、走査アドレスレジスタ５２７よりのアドレス情報をタイミングコントローラ５２５よりのタイミング信号に従って格納するアドレスデコーダ５４１、アドレスデコーダ５４１の内容をタイミングコントローラ５２５よりのタイミング信号に従って格納するアドレスメモリ５４２、アドレスデコーダ５４１に格納されたアドレスに従い走査選択信号の前半を選択されたコモン信号ラインに出力するとともに、アドレスメモリ５４２に格納されたアドレスに従い走査選択信号の後半を選択されたコモン信号ラインに出力するドライバ回路５４３より構成されている。
【００８３】
次に図４に示すスイッチング電源１２０の詳細構成を図９に示す。
【００８４】
スイッチング電源１２０は、電源スイッチ１２２を介して受け取った商用電源１２１よりの電力に対して、まずノイズフィルタ１２３により進入するノイズ成分を取り除き、その後スイッチングレギュレータ用制御回路１２６及びトランス１２５を含むスイッチング回路１２４により所定の高周波信号を生成して５端子レギュレータ１２７及びロジック回路用の＋５Ｖ電源回路１２８、及び熱陰極蛍光ライン１３１〜１３４より構成されるバックライト駆動用の電源回路１２９に供給している。なお、５端子レギュレータ１２７は、ＧＮＤ端子を基準に＋３５Ｖ、＋２６Ｖ、＋１７Ｖ、＋９Ｖの各直流電源を生成す４つの回路１２７ａ〜１２７ｄより構成されている。また、図９における１６５は、ＡＦＣ検知回路であり、スイッチング電源１２０に供給されている電力がストップした時にこれを検出するための回路であり、このＡＦＣ回路１６５よりの出力信号（ＡＦＣ信号）は、システムコントローラ１６０への緊急用の割り込み信号となっている。
【００８５】
本実施例の表示装置は環境温度の変動に関わらず常に良好な表示品質を得るために、ＦＬＣパネル１５０に温度センサ１０５を設け、検知された温度に基づいて駆動電圧と１走査線駆動時間（１Ｈ）及び駆動波形に最適値を選びＦＬＣパネルの駆動制御を行う。この温度補償に関する部分の構成を図１０に示す。
【００８６】
本実施例においては、温度センサインタフェース１７１を通して温度センサ１０５の検知温度に対応するアナログ信号をアナログデジタル変換器９０４によりデジタル信号による温度情報に変換する。また、トリマインタフェース１７４を通して画質調整トリマからのアナログ信号をアナログデジタル変換器９０５によりデジタル信号へ変換し温度情報に加えて微調整する。この調整された温度情報に基づき温度補償テーブルを検索して駆動電圧を決定するＶｏｐコードと、１Ｈ時間を決定する１Ｈコードを得る。
【００８７】
ＶｏｐコードはＶｏｐコントローラ１７３を構成するデジタルアナログ変換器に供給され、アナログ信号ＤＡＯＵＴに変換される。液晶駆動電圧レギュレータ１８３はアナログ信号ＤＡＯＵＴに基づいて液晶駆動電圧Ｖ１、Ｖ５、Ｖ３、Ｖ４、Ｖ２を生成する。
【００８８】
１Ｈコードはシステムコントローラ内のタイマユニットにセットされ液晶駆動の基本クロックを生成する。この基本クロックはドライバコントローラ１９０に供給され、さらにＣＳＣＬＫとしてＵ−ＳＥＧドライバ、Ｌ−ＳＥＧドライバ、ＣＯＭドライバへ供給される。
【００８９】
駆動波形は、アナログデジタル変換器９０４より出力され画質調整トリマにより調整される前の温度情報に基づいて波形設定部９０３により決定される。即ち、ユーザによる画質調整トリマの操作には依存しない。波形決定部９０３では予め定められた波形から温度情報に基づいて最適な波形が選択され、波形データとしてドライバコントローラ１９０にセットされる。波形データはＣＳＣＬＫに同期してＵ−ＳＥＧドライバ、Ｌ−ＳＥＧドライバへはＳＷＦＤ０−３として、ＣＯＭドライバへはＣＷＦＤ０−３として供給される。後述する通り本実施例の駆動波形はＣＳＣＬＫ５クロックで１Ｈを構成し、１Ｈの時間はＣＳＣＬＫのパルス幅の可変によりＦＬＣパネルの温度に最適な値に調整される。
【００９０】
なお、このドライバコントローラ１９０の動作については後述する。
【００９１】
次に、以上の構成を備える本実施例におけるＦＬＣＤインタフェース２とＦＬＣＤ３との間の表示データ及び各種制御命令等の授受について以下に詳説する。
【００９２】
先に説明したＦＬＣＤインタフェース２からの、
書き込みラインアドレス＋ＲＧＢＩ＋ＲＧＢＩ…
のデータはデータ転送バス３１０を介して転送され、その先頭の書き込みアドレスは受信アドレスレジスタへ、それ以降の画素データＲＧＢＩＲＧＢＩ…のデータはバッファ５２１，５２２のいずれか一方へ格納される。システムコントローラ１６０は受信アドレスレジスタ５２６のアドレスを読み走査アドレスレジスタ５２７へ書き込んだのち、ＤＳＴレジスタ５２８へ１走査線の駆動開始を指示する。また、このシステムコントローラ１６０は、温度センサ１０５より得た温度に依存した時間間隔でＦＬＣＤインタフェース２に対してデータ転送要求信号を発生する
従って、ＦＬＣＤインタフェース２のフレームメモリ制御回路３０７は、例えばＣＰＵ３００から３２ライン分の転送要求を指示されている場合、ＦＬＣＤ３よりのデータ転送要求を受ける毎に先に示したフォーマットに従って１ライン単位に出力する。こうして、指示された全てのラインの転送が完了し、次の転送要求指示を受けていない場合であって、なおかつ、ＦＬＣＤ３からデータ転送要求信号を受けると、その旨をＣＰＵ３００に割り込み信号として通知する。
【００９３】
ＣＰＵ３００はこの通知を受けると、部分書換えした画像の未転送データがあるか判断し、もしなければ、フレームメモリ３０６内に格納されている全画面の画像データをインタレース方式で、ＦＬＣＤ３に転送指示させる。すなわち、この割り込み信号を受信する度に、例えば、１ライン目、３ライン目・・・１０２３ライン目、２ライン目、・・・１０２４ライン目という順序で、１ラインずつ転送を行わせるべく、フレームメモリ制御回路３０７に指示を与える。なお、実際には、ＦＬＣＤ３からの転送要求信号が来た場合には、次の転送要求信号が来た場合に転送させるラインの指定を行う。ＦＬＣＤ３側の制御については後述する。
【００９４】
上記如く、画像に変動がない場合に、インタレース転送する理由は以下の通りである。
【００９５】
本実施例で使用したＦＬＣＤ３は、先に説明したように、表示画像を記憶保持する機能を有するので、理論上、変更箇所のみの画像の転送を行えば良い。しかし、全く変更がなくリフレッシュすることがない画像と、変更があって新たに駆動表示された（部分書換えられた）画像との間での輝度に微小ならが差が発生することがわかったからである。
【００９６】
すなわち、本実施例におけるＦＬＣＤ３は、表示画像の部分的な更新があった場合には、その更新された部分のみでＦＬＣＤの表示を更新するが、表示画像に対する変化がない場合には、フレームメモリ３０６内の全画像をインタレース的にＦＬＣＤ３に転送する処理を行う。各ラインを順次転送するのではなく、インタレース転送する理由は、一般に、液晶表示器はその応答が早くないので、見かけ上の表示画像の更新を早くするためである。
【００９７】
以上説明した処理内容に従って、ＦＬＣＤインタフェース２内のＣＰＵ３００の動作処理手順を、図１１を用いて説明する。
【００９８】
以下で使用する各フラグの意味は次の通りである。
【００９９】
Ａ）量子化完了フラグ：
フレームメモリ制御回路３０７が２値化中間調処理回路３０５から出力されてきた画像データをフレームメモリ３０６に格納し終えたか否かを示す情報を保持するフラグ。
【０１００】
Ｂ）転送完了フラグ：
フレームメモリ制御回路３０７が、ＣＰＵ３００によって指示された位置の画像のＦＬＣＤ３への転送が完了したか否か示す情報を保持するフラグ。
【０１０１】
Ｃ）転送要求フラグ：
ＦＬＣＤ３が次のデータ転送要求を要求してきたか否かを示す情報を保持するフラグ。ただし、この転送要求フラグは、フレームメモリ制御回路３０７が、ＣＰＵ３００で指示されたライン数分の転送が完了していない限りはセットされない（なぜなら、この間の転送要求信号は、フレームメモリ制御回路３０７の転送タイミングに使用しており、その転送要求信号に対する割り込み信号は発生しないからである）。
【０１０２】
さて、今、書換検出／フラグ生成回路３０３からリードした領域フラグ（３２ビット）が、図示のようになっているものとする（タイミングＴ１）。
【０１０３】
この場合、ＣＰＵ３００は、その先頭から調べて最初に“１”にセットされている領域位置（以下「領域ＮＯ」という。）“２”を検出できる。そこで、この領域ＮＯに従ってフレームメモリ制御回路３０７、２値化中間調処理回路３０５、ラインアドレス生成回路３０４の各々にセットするアドレス及びライン数を演算し、その順番にセットする。
【０１０４】
フレームメモリ制御回路３０７を最初にした理由は、各回路のイネーブル信号（図３参照）がイネーブル状態になった場合に、その動作を行うからであり、逆にセットしてしまうと下位の回路の準備ができていないにも拘らず上位の回路が出力してしまうからである。
【０１０５】
ＳＶＧＡチップ３０２は、最後のラインアドレス生成回路３０４にアドレス及びライン数のセットを行うと、それをトリガとして下位の２値化中間調処理回路３０５のイネーブル信号をセットしてデータの転送を始める。
【０１０６】
２値化中間調処理回路３０５は、これに従いＲＧＢ各８ビットに基づいて誤差拡散処理によりＲＧＢＩ各４ビットの画像データを生成するが、ＣＰＵ３００によって設定されたライン（５ライン目）に到達してはじめて下位のフレームメモリ制御回路３０７へのイネーブル信号をセットし、処理結果を出力する。
【０１０７】
フレームメモリ制御回路３０７は、２値化中間調処理３０５から入力した処理済みの画像データを、ＣＰＵ３００から指示されたフレームメモリ３０６のアドレス位置から順次格納していく。こうして、フレームメモリ制御回路３０７がその格納処理が完了すると、ＣＰＵ３００に対して格納完了を意味する割り込み信号を出力する。ＣＰＵ３００は、この割り込み信号を受けて量子化完了フラグをセットし（タイミングＴ１２）、フレームメモリ制御回路３０７に対してＦＬＣＤ３への転送指示（アドレス及びライン数のセット）を行う。
【０１０８】
また、ＣＰＵ３００は、領域フラグ中の領域ＮＯ“２”以外にセットされている領域ＮＯがあるか否かを検索し、もし領域ＮＯ“２”以外にセットされている領域ＮＯがあればその部分に対しても同様の処理を行なわせる。図示の場合、領域ＮＯ“４”に関しても、書き込みが確認されているから、領域ＮＯ“４”に関しても上記のフレームメモリ３０６への格納までの処理を行なわせる。そして、この格納処理が完了すると（タイミングＴ３）、それ以降の領域フラグ中のセットされている領域ＮＯに対して同様の処理を行っていく。
【０１０９】
この過程で、フレームメモリ制御回路３０７から先に転送指示された領域ＮＯ“２”の転送が完了した旨の割り込みを受けると、領域ＮＯ“２”に対する転送完了フラグを１にセットし（タイミングＴ４）、量子化完了フラグが“１”になっている他の領域ＮＯがあるか否かを判断する。そして、量子化完了フラグが“１”になっている他の領域ＮＯがあれば、ＦＬＣＤ３への転送を行うよう指示する。
【０１１０】
なお、タイミングＴ４とタイミングＴ３のいずれが早く発生するかは、処理するデータ量に依存し、不定である。
【０１１１】
こうして、転送完了通知を受け、その時点で次に転送すべきデータがなくなると、ＦＬＣＤ３からのデータ転送要求信号に基づく割り込み信号をフレームメモリ制御回路３０７が出力してくる（タイミングＴ５）。これを受け、ＣＰＵ３００は、書換検出／フラグ生成回路３０３の領域フラグのリード処理を行う。
【０１１２】
そして、このときリードした領域フラグ中に“１”のビットがないとき、先に説明したように、フレームメモリ３０６のインタレース転送（１ラインずつ飛び越し転送）を行うべく、転送する１ラインのアドレスをセットする。この転送が完了すると、フレームメモリ制御回路３０７は、ＦＬＣＤ３からデータ転送要求信号を受けることになるが、その時点で転送が１ラインのデータ転送が完了しているから、ＣＰＵ３００に割り込みをかける。
【０１１３】
ＣＰＵ３００は、この割り込みがかかる度に、書換検出／フラグ生成回路３０３から領域フラグをリードするが、全てのビットが“０”の間は、先のインタレース転送を継続して処理を行うことになる。
【０１１４】
以上説明した様に本実施例によれば、図１１における領域フラグを読み出し、その中に１つでも“１”がセットされている領域ＮＯがある場合には、あたかも領域フラグが図示のフラグテーブルを右方向にシフトしていくかの如く各処理を行なう。
【０１１５】
次に、本実施例における上記ＦＬＣＤインタフェース２の処理を実現するためのＣＰＵ３００の処理の例を図１２〜図１５のフローチャートに従って説明する。以下の制御手順は、例えばＲＯＭ３０８に格納されている。
【０１１６】
図１２は、本実施例のＦＬＣＤインタフェース２内のＣＰＵ３００のメイン処理ルーチンを示すフローチャートである。
【０１１７】
ＦＬＣＤインタフェース２に電源が投入されると、図１２の処理に移行する。そしてまずステップＳ１で、ＦＬＣＤインタフェース２内の各回路の初期化等の一連の初期化処理を実行する。このとき、ＦＬＣＤ３に対しても、Ｕｎｉｔ Ｓｔａｒｔ等のコマンド発行及びそれに対するＦＬＣＤ３よりのステータス受信の処理も行う。
【０１１８】
次にステップＳ２でホスト１のバス１０２（図１の符号６）を介して表示ドット数等、表示に関する状態指示があったか否かを判断する。表示ドット数等、表示に関する状態指示があればステップＳ３に進み、指示された処理、例えば表示ドット数にするべく、書換検出／フラグ生成回路３０３を初めとする各回路３０５〜３０７に対する環境情報としてセットする。
【０１１９】
一方、ステップＳ２で、ホスト１からの指示がなかったと判断した場合にはステップＳ４に進み、現在の状況を探索する。そして続くステップＳ５で現在の状況に応じた処理を行う。例えば、ＦＬＣＤ３の表示能力の変更などがある。
【０１２０】
本実施例におけるＦＬＣＤ３は、１２８０×１０２４ドットの表示能力を有しているが、例えばホスト１より１０２４×７６８にするよう指示を受けた場合には、画像はＦＬＣＤ３の表示画面の中央に表示される方が、操作者に自然な感じを与えるので好ましい。そこで本実施例ではステップＳ３における処理において、これを実現するための表示画面の変更処理等を行っている。例えば、書換検出／フラグ生成回路３０３は、書換えられたライン位置を特定するときに、書換えられたアドレスを、１ライン分のバイト数で除算することにより上記処理を行っている。なお、この場合には、この１ライン分のバイト数は、表示ドット数によって決まる。
【０１２１】
また、同時に、ＦＬＣＤ３側でも対応した処理を行う必要があり、このためにその旨のコマンドをＦＬＣＤインタフェース２よりシリアル通信線３１１を介してＦＬＣＤ３に発行し、互いの動作の対応をとる。
【０１２２】
なお、以下の説明では、１２８０×１０２４ドットの表示指示を受けた場合を説明する。
【０１２３】
フレームメモリ制御回路３０７は、上述したようにＣＰＵ３００から指示されたライン数の画像のＦＬＣＤ３への転送指示を受けると、ＦＬＣＤ３から送られてくるデータ転送要求信号に同期して転送を行うが、ＣＰＵ３００からＦＬＣＤ３への転送指示を受けていない場合、或いは、指示された転送が完了した場合には、ＦＬＣＤ３からこのデータ転送要求信号を受けると、それをそのままＣＰＵ３００に対する割り込み信号として出力する。一方、フレームメモリ制御回路３０７は、一連の転送要求を受け、その転送を行っている最中にＦＬＣＤ３からデータ転送要求を受けている場合には、その信号をＣＰＵ３００に出力しない。
【０１２４】
以下、この割り込み信号を受けた場合のＣＰＵ３００の処理、すなわち、送るべきデータの転送が完了した後の割り込み処理を図１３を参照して説明する。図１３は、フレームメモリ制御回路３０７からデータ転送要求信号を受けたときに起動するＣＰＵ３００における割り込みルーチンのフローチャートである。
【０１２５】
フレームメモリ制御回路３０７からデータ転送要求信号を受けると、まず、ステップＳ１１で書換検出／フラグ生成回路３０３より領域フラグ（３２ビット）をリードすると共に、書換検出／フラグ生成回路３０３の内部のリセットするべき領域フラグをゼロクリアする。
【０１２６】
続いてステップＳ１２でリードした領域フラグ中に、セットされているビットがあるか否か、つまり、書換えられた部分があるか否かを判断する。ここで、セットされているビットがなく、全てのビットが“０”であると判断した場合にはステップＳ１３に進み、インタレース転送を行う処理を行う。即ち、ＶＲＡＭ３０１に対して何等書き込みが検出されていない場合には、ＦＬＣＤ３からデータ転送要求を受ける度にインタレース転送（フレームメモリ３０６から１ラインのデータを、且つ、飛び越して転送する旨の指示）を行うことになる。そして当該処理を終了してリターンする。
【０１２７】
一方、ステップＳ１２でリードした領域中に、セットされたビットが存在する場合にはステップＳ１４に進み、各回路へセットするアドレス及びライン数を演算する。なお、領域ＮＯ１０〜１２（２８９〜３８４ラインの領域）に対するビットが共にセットされている場合には、これらを１つの領域として、アドレス及びライン数を演算する。
【０１２８】
ステップＳ１４における演算が完了すると、処理はステップＳ１５〜Ｓ１７に移行し、フレームメモリ制御回路３０７、２値化中間調処理回路３０５、ラインアドレス生成回路３０４にそれぞれ対応する情報をセットし、２値化中間調処理（量子化処理）を開始させる。上述したように、ラインアドレス生成回路３０４には書換えられた領域の先頭ラインよりも５ライン前のアドレスをセットする。ただし、領域ＮＯ“１”が書換えられた場合には、その５ライン前は存在しない。この場合には、領域ＮＯから割り出されたアドレスをそのまま活用する。そして当該処理を終了してリターンする。
【０１２９】
以上の処理の結果、領域フラグをリードし、その中にセットビットが存在する場合の最初の量子化処理が開始される。
【０１３０】
図１４は、フレームメモリ制御回路３０７が、２値化中間調処理回路３０５から量子化後の画像データを受け、それをフレームメモリ３０６に格納する作業が完了した場合に、同回路３０７より出力される割り込み信号に対する処理を示すフローチャートである。
【０１３１】
まず、ステップＳ２１で、フレームメモリ制御回路３０７が現在部分書換え画像のＦＬＣＤ３への転送処理を行っている最中か否かを判断する。フレームメモリ制御回路３０７が現在部分書換え画像のＦＬＣＤ３への転送処理を行っている最中である場合にはステップＳ２３に進む。
【０１３２】
一方、フレームメモリ制御回路３０７が現在部分書換え画像のＦＬＣＤ３への転送処理を行っていない場合、すなわち、その時点ではインタレース転送を行っており、最初の部分書換え画像のフレームメモリ３０６への格納が完了したと判断した場合にはステップＳ２２に進み、今、格納が完了した量子化後の画像データの転送を行なわせるべく、フレームメモリ制御回路３０７にそのアドレス、及び、ライン数をセットし、部分書換え画像の転送を行なわせる。そしてステップＳ２３に進む。
【０１３３】
ステップＳ２３では、既に読み込んだ領域フラグを調べて、次に量子化する領域があるか否かを判断する。次に量子化する領域がない場合には当該処理を終了する。
【０１３４】
一方、ステップＳ２３で未量子化処理の領域があると判断した場合にはステップＳ２４に進み、未量子化処理の領域に対するアドレス及びライン数を演算し、ステップＳ２５〜ステップＳ２７において、各回路に情報をセットし、次の量子化処理を開始させる。なお、このステップＳ２４〜ステップＳ２７の処理は、上述したステップＳ１４〜ステップＳ１７と同じであるので、その詳述は省略する。そして当該処理を終了する。
【０１３５】
次に、フレームメモリ制御回路３０７より、ＣＰＵ３００によって指示された部分書換え画像のＦＬＣＤ３への転送が完了した場合に通知される割り込み処理を、図１５のフローチャートを参照して説明する。
【０１３６】
まず、ステップＳ３１で、次に転送すべきデータがあるか否かを判断する。転送すべきデータがないケースは、部分書換えに対する全ての領域の画像をＦＬＣＤ３に転送し終えた場合と、先に説明した量子化処理が完了していず、それを待っている場合の２通りである。いずれにしても、転送すべきデータがないと判断したら、当該処理を終了する。
【０１３７】
また、ステップＳ３１で、転送すべきデータがあると判断した場合にはステップＳ３２に進み、その領域をＦＬＣＤ３に転送すべく、フレームメモリ制御回路３０７に対して転送開始ラインアドレス及びライン数をセットして転送処理を開始させる。そして当該処理を終了する。
【０１３８】
以上説明したように、ＣＰＵ３００は、上記処理を行うことにより、上述した部分書換え部分の表示の更新、及び、変化がない場合のインタレース表示を行なわせることが可能になる。これらの処理の中核となるのは、ＣＰＵ３００は勿論であるが、フレームメモリ制御回路３０７に依存する部分、すなわち、フレームメモリ３０６を設けたことによる影響が大である。
【０１３９】
以上説明したように本実施例によれば、ＶＲＡＭ３０１への書き込みとＦＬＣＤ３への表示更新が、全く非同期に行えるので、ＦＬＣＤ３の特徴を最大限に利用した表示を行なわせることが可能になる。
【０１４０】
なお、上記実施例では、フレームメモリ制御回路３０７は、ＣＰＵ３００から部分書換えによる転送指示があった場合、その部分書換え画像の転送中ではＦＬＣＤ３からのデータ転送要求信号による割り込み信号をＣＰＵ３００に出力しないとしたが、その動作中の状況に拘らず割り込み信号を出力するようにしても良い。
【０１４１】
この場合には、ＣＰＵ３００は、部分書換え指示を行った場合に、転送するライン数を知っていることになるから、割り込み信号を受ける毎にカウントダウンし、その値を検査すれば、その割り込みが転送完了による割り込みなのか、インタレース転送中の割り込みなのかを判断できる。
【０１４２】
また、上記実施例におけるＣＰＵ３００の処理手順は、一例であって、これによって本願発明が限定されるものではない。要は、先に説明したごとく、部分書換え画像をＦＬＣＤ３に転送する際、フレームメモリ３０６を介在させ、非同期に行うようになっていれば良い。
【０１４３】
次に、本実施例におけるＦＬＣＤインタフェース２とＦＬＣＤ３間のシリアル通信線３１１を介して行われるコミュニケーションについて説明する。
【０１４４】
なお、図３ではシリアル通信線３１１は１本の線で示されているが、実際には全二重通信可能なＲＳ−２３２Ｃ仕様のものを使用しているおり、その線数は同シリアルインタフェース仕様（クロスインタフェース）に準拠しているものとする。また、データ転送バス３１０には、先に説明したデータバスとデータ転送要求線が含まれるが、これ以外にもＦＬＣＤインタフェース２の電源（情報処理装置側の電源）がオンになった場合に、その旨をＦＬＣＤ３に通知するための１本の論理レベル信号を送出する信号線も含まれる。勿論、これ以外にも転送クロック等の所定の信号も含まれる。
【０１４５】
また、シリアル通信線３１１における通信は、調歩同期式の９６００ｂｐｓ、データビット長８ビット、偶数パリティ規格で行われる。但し、これらは一般にシリアル通信においては通常の如く行われている条件であり、本発明特有のものではないので詳細説明を省略する。
【０１４６】
以下に説明するコミュニケーションによって、ＦＬＣＤ３を含む本実施例システムを最適な状態で使用することが可能になる。例えば、ホスト側の電源が投入された後に、ＦＬＣＤ３の電源が投入された場合であっても、たとえ部分書換えによる画像のみが転送されて全画面の表示が行われなくなるという不具合もこれによって解消する。
【０１４７】
本実施例におけるこのコミュニケーションは、原則として１バイト単位のデータを使用して行われる。これは、双方の制御部（ＣＰＵ３００やシステムコントローラ１６０）にとってのデータ転送及び受信量が少なくて済み、制御が簡単になるからである。
【０１４８】
また、シリアル通信プロトコルとしては、ＦＬＣＤインタフェース２側（ＣＰＵ３００）からＦＬＣＤ３に対するコードと、ＦＬＣＤ３（システムコントローラ１６０）からＦＬＣＤインタフェース２に対するコードがある。混乱を避けるため、前者（ＦＬＣＤインタフェース２→ＦＬＣＤ３）のコードを“コマンド”或いは“コマンドコード”と呼び、後者（ＦＬＣＤ３→ＦＬＣＤインタフェース２）のコードを“アテンション”或いは“アテンションコード”と呼ぶ。
【０１４９】
なお、ＦＬＣＤインタフェース２からＦＬＣＤ３へのコマンドに対するＦＬＣＤ３よりのステータスの返送と、ＦＬＣＤ３よりＦＬＣＤインタフェース２へのアテンション発行を起動要因とする特定コマンド／ステータスの送信も存在する。
【０１５０】
本実施例のコマンドの詳細と、それに対するＦＬＣＤ３からのステータスを図１６に示す。なお、図示において、大項目“コマンド”中のコード欄の“Ｈ”は１６進数を示し、“ｘ”は可変４ビットを示している。また、大項目“ステータス”における“Ｂ”は２進数であることを、“ｘ”が可変１ビット（コマンドにおける“ｘ”とは相違する）を示している。
【０１５１】
以下、順を追って各コマンド及びそれに対するステータスを説明する。
【０１５２】
Ｒｅｑｕｅｓｔ Ｕｎｉｔ ＩＤ：００Ｈ
このコマンドは、接続されたＦＬＣＤ３の種別を問い合わせるコマンドである。
【０１５３】
ステータス：
ＦＬＣＤ３は、このコマンドを受信した場合に、システムコントローラ１６０内のＲＯＭ１６１に記憶されているＩＤ情報を付加して、ＦＬＣＤインタフェース２に、正常時には００ｘｘｘｘｘｘＢという、異常時には０１ｘｘｘｘｘｘＢという形式のステータスを送出する。
【０１５４】
ここで、下位６ビットの最上位ビットはＦＬＣＤ３がカラー表示であるか（：０）、モノクロ表示であるか（：１）を示し、次の上位２ビットは画面サイズ（最大表示可能ドット数）が例えば１５インチであるか（：００）、２１インチであるか（：０１）を示すビットが含まれる。つまり、ＦＬＣＤインタフェース２側では、このコマンド“００Ｈ”を発行することで、どのようなＦＬＣＤが接続されているかを知ることが可能になっている。なお、本実施例ではカラー表示であるが、ＦＬＣＤインタフェース２にはモノクロ表示の表示装置も接続することができ、係るコマンドが用意されている。
【０１５５】
異常時（エラー時）について規定されているのは、ＦＬＣＤインタフェース２からＦＬＣＤ３に対してコマンドを送出したとき、ノイズ等の影響を受けて正常に送られなかった場合にも対処するためであり、このような時は上位２ビットが“０１”で始まるステータスを返す。なお、エラー時におけるステータスは、各コマンドに対して共通であるので、ここで受信したコマンドに対するエラー時のアテンションを説明する。
【０１５６】
エラー時のステータスの下位６ビットは、エラーの種別を示す種別データ４ビットと、その内容を示す２ビットの内容データの組み合わせで構成される。種別データと内容データは次の通りである。
【０１５７】
種別データ：Ｓｅｎｄ Ｄｉａｇｎｏｓｔｉｃ エラー
内容データ：
“Ｓｅｎｄ Ｄｉａｇｎｏｓｔｉｃ（自己診断結果）”に対応するエラーであり、システムコントローラ１６０内のＲＯＭ１６１のチェックサムエラー、ワークメモリとして使用されるＲＡＭ１６２のエラー（書き込みと読み出しでのベリファイエラー）、ＡＣフェールエラー、その他の表示動作中のエラーが含まれる。なお、ＦＬＣＤ３としては他にケーブル外れエラーがあるが、通常この状態時には通信を行うことはできない。
【０１５８】
種別データ：受信時エラー
受信時のエラーであり、パリティーエラー、オーバーラン、定義外コマンド等がある。
【０１５９】
種別データ：Ｓｅｎｄ Ｈｏｓｔ ＩＤ エラー
内容データ：
“Ｓｅｎｄ Ｈｏｓｔ ＩＤ”コマンドを受信した際に、そのＨｏｓｔ（ＦＬＣＤインタフェース２）が定義外ＩＤであると判断したことを示すエラー
種別データ：Ｓｅｔ Ｍｏｄｅエラー
内容データ
“Ｓｅｔ Ｍｏｄｅ”に対するものであり、遷移不能（指定されたモードへの移行不能を示す）、定義外動作Ｍｏｄｅが行われたことを示す。
【０１６０】
種別データ：Ｒｅａｄ／Ｗｒｉｔｅ エラー
内容データ：
“Ｒｅａｄ／Ｗｒｉｔｅ”コマンドに対するもので、Ｒｅａｄ Ｏｎｌｙ領域に対しての書き込み、Ｈｉｄｄｅｎ領域に対するアクセス、Ａｄｄｒｅｓｓ未定義であることを示す。
【０１６１】
種別データ：Ｓｅｔ Ａｄｄｒｅｓｓ エラー
内容データ：
“Ｓｅｔ Ａｄｄｒｅｓｓ”コマンドに対応するものであり、範囲外ａｄｄｒｅｓｓが設定されたことを示す。
【０１６２】
種別データ：Ｕｎｉｔ Ｓｔａｒｔ エラー
内容データ：
“Ｕｎｉｔ Ｓｔａｒｔ”コマンドに対応するものであり、未だＳａｒｔできる状態ではない、Ｅｒｒｏｒ状態である、既にＳｔａｒｔしている、を示す。
【０１６３】
種別データ：Ｒｅｑｕｅｓｔ Ａｔｔｅｎｔｉｏｎ エラー
内容データ：
“Ｒｅｑｕｅｓｔ Ａｔｔｅｎｔｉｏｎ”コマンドに対応するものであり、送信すべきアテンションがないことを示す。
【０１６４】
種別データ：Ｒｅｑｕｅｓｔ Ｓｔａｔｕｓ エラー
内容データ：
“Ｒｅｑｕｅｓｔ Ｓｔａｔｕｓ”コマンドに対応するものであり、送信すべきｓｔａｔｕｓがないことを示す。
【０１６５】
以上である。なお、上記はその一例であって、例えば種別データは４ビットであるから、原理的には１６通りの種別データを定義できる。また、先に説明したように、ＦＬＣＤ３が、受信したコマンドに対するエラーが発生した際に送出するステータスは各コマンドに共通であるので、以下に説明するコマンドについてのエラー時のアテンションについての説明は省略する。
【０１６６】
Ｒｅｑｕｅｓｔ １Ｈ：０１Ｈ
ＦＬＣＤ３は、詳細を後述するように、温度センサ１０５によって検出されたＦＬＣパネル温度に依存してその動作速度（１走査分の画像表示周期）を変えている。このコマンドは、ＦＬＣＤインタフェース２がＦＬＣＤ３に対して、現在の１走査分の駆動速度がどのようになっているのか（ＦＬＣＤパネルの１Ｈ情報）を問い合わせるためのものである。ＦＬＣＤ３からの応答であるステータスは、図１６に示す如く、下位６ビットでもって現在の１走査駆動周期を示す１Ｈ情報をを返す。
【０１６７】
ＦＬＣＤインタフェース２はこのコマンド発行による応答ステータスを受け、インタレースの飛び越し間隔を変えたり、部分書換えと全画面の更新の割合を変えたりする。
【０１６８】
上述したように、ＦＬＣＤインタフェース２では、ＦＬＣＤ３に転送すべきデータがなくなった場合、インタレース表示させるが、例えば、ＦＬＣＤ３の所定の領域に動画等を表示させている間は、その表示更新された部分のみの画像が更新されていことになる。従って、この動画の表示時間が長いと、未変更部分と変更部分の画像の輝度差が発生し、それが徐々に強調されてしまう。
【０１６９】
そこで、部分書換えが継続している間でも、ある程度の間隔で、全画面分の画像を表示するようにすることが必要になる。係る点を考慮して、本実施例では、最低でも１Ｈｚの周期内で１画面全部の更新（フレームメモリ３０６内の全画像データ転送）を行うように制御している。この１Ｈｚ、すなわち、１秒間に表示できるフレーム数が、ＦＬＣＤ３の１走査ラインの駆動周期が温度に依存して変化するので、かかるコマンドを用いる必要があるのである。
【０１７０】
また、このコマンドは、画面に変化がなくなった際のインタレース表示における飛び越し間隔にも影響する。すなわち、温度があまり高くない場合には、ＦＬＣＤ３の表示速度は遅くなるため、かかる場合におけるインタレース表示における飛び越し間隔を大きめにして全画像の見掛け上の更新を早くする。逆に、十分な表示速度が可能な温度であれば、当然飛び越し間隔は小さくできることになる。
【０１７１】
Ｕｎｉｔ Ｓｔａｒｔ：０２Ｈ
このコマンドは、接続されたＦＬＣＤ３の描画を起動する（駆動開始を指示する）ためものである。これを受けて、はじめてＦＬＣＤ３は画像の表示を行うことが可能になる。ＦＬＣＤ３は、Ｂｕｓｙ信号を出力し、正常に動作が開始されたか否かを応答すれば良いので、正常時におけるステータスには図示の如くオペランドはない。
【０１７２】
Ｒｅｑｕｅｓｔ Ａｔｔｅｎｔｉｏｎ ｉｎｆ．：０３Ｈ
このコマンドは、ＦＬＣＤ３からのアテンションを受信したとき、そのアテンションの詳細内容の送信を要求するためのものである。これを受けて、ＦＬＣＤ３側からは下位６ビットにアテンションの内容を示すコードを付加して送出する。
【０１７３】
Ｒｅｑｕｅｓｔ Ａｔｔｅｎｔｉｏｎ Ｂｉｔ：０４Ｈ
このコマンドは、ＦＬＣＤ３がもっているアテンションステータスビットの送信を要求するためのものである。ＦＬＣＤが持っているアテンションステータスには、例えば、ＦＬＣＤがＲｅａｄｙになったかどうか、１Ｈ情報が変更されたかどうか、コントラストが変更されたかどうか、エラーが発生したかどうか等であり、ＦＬＣＤ３側からはこれらの内容を示すデータを下位６ビットにセットしたステータスを送出してくる。
【０１７４】
Ｇｅｔ Ｍｏｄｅ：０５Ｈ
現在のＦＬＣＤ３の表示モードの送信要求をするためのコマンドである。ＦＬＣＤ３の表示モードには、詳細を後述するように例えば、動作モード番号０である通常動作モード（ＬＥＤ及びバックライトが点灯し走査を行う通常描画状態表示モード）、動作モード番号１であるスタティックモード（画像データの受信をやめ、ＬＥＤ及びバックライトが点灯し走査停止状態である表示画像をフリーズするモード：静止画鑑賞に適する）、動作モード番号２であるスリープモード（画像の表示をやめ、バックライトの駆動もやめるモード：省電力・バックライトとＦＬＣＤの延命効果）がある。ＦＬＣＤ３は、現在このいずれの表示モードで動作しているかを示す動作モード番号をステータスとして返す。
【０１７５】
Ｒｅｑｕｅｓｔ Ｓｔａｔｕｓ：０６Ｈ
これはＦＬＣＤ３から送られてきたアテンションにパリティーエラー等が発生した際に、そのステータスを再送するよう要求するためのコマンドである。ＦＬＣＤ３は、これを受けて再度、前回送出したものと同じ内容を示すアテンションを送出することになる。
【０１７６】
Ａｔｔｅｎｔｉｏｎ Ｃｌｅａｒ：０ＡＨ
このコマンドはＦＬＣＤ３のアテンションをクリアさせるものである。ＦＬＣＤは正常にクリアされたか否かを通知すれば良いので、もし正常であれば全ビット“０”のステータスを送出する。
【０１７７】
Ｇｅｔ Ｃｏｎｔｒａｓｔ Ｅｎｈ．：０ＢＨ
このコマンドは、ＦＬＣＤ３の輝度・画質トリマ１０６、１０７の設定値等により定まるコントラストエンハンスメント値を獲得するためのものであり、これに対するレスポンス（ステータス中の６ビット）に従って、先に説明したデガンマ回路３０９のデガンマテーブル内容を更新する。なお、デガンマテーブルを更新した場合、部分書換えされた画像のみのコントラストが変更されてしまうので、ＶＲＡＭ３０１の全画像に対して書き込みがなされたものとして、全画像の２値化処理を行わせ、全画像をＦＬＣＤ３に転送することになる。
【０１７８】
Ｇｅｔ Ｍｕｌｔｉ：０ＣＨ
本実施例におけるＦＬＣＤ３は、３つの走査モードを有しており、ＦＬＣＤインタフェース２よりの画像データのヘッダ部にセットされるスキャンモード情報と、後述するＳｅｔ Ｍｕｌｔｉコマンドにより指定される３つの走査モードでの動作が可能であり、Ｓｅｔ Ｍｕｌｔｉでの指定が先のマルチスキャンモードでの指定に優先する。
【０１７９】
この３つの走査モードは、入力した１ラインの画像データに対して、ｎライン（現時点では、ｎは１、２、４のいずれかである）の画像として表示するモードであり、０１Ｈである１本同時選択モード、０２Ｈである２本同時選択モード、０３Ｈである４本同時選択モードを有している。例えば、近年、マルチメディアがさけばれる中、動画表示のデフォルトは、せいぜい３００×２００ドット程度の大きさであり、アプリケーションによってはそのサイズが固定のものもある。これでは、表示画像が小さくなりすぎるので、受信した原画像１ラインに対して２ライン、もしくは４ライン分同じ画像を表示する。
【０１８０】
このようにして、そのままでは小さい画像であっても視覚的に負担のない画像を表示することが可能になる。また、ＦＬＣＤインタフェース２にとっては、同じラインのデータを複数回転送することがないので、負担は少ない。但し、主走査方向に関しては、同じ画素をｎ回続けて転送するよう、フレームメモリ制御回路３０７に指示する。なお、主走査方向への繰り返し回数も別途指示するようにしても良いのは勿論である。
【０１８１】
このＧｅｔ Ｍｕｌｔｉコマンドは、現在のＦＬＣＤのかかる状態がどのようになっているのかを送信要求するためのものである（現在の状態はステータスの６ビットで返される）。このコマンドを設けた理由は、後述するＳｅｔ Ｍｕｌｔｉコマンドでもって、ＦＬＣＤ３に対して上記ｎを“２”にセットした以降、情報処理システム（例えばパーソナルコンピュータ）側の電源を遮断して、再度投入した際の画像データの送り手と受けての不整合を防止するためのものである。
【０１８２】
Ｓｅｎｄ Ｄｉａｇｎｏｓｔｉｃ：１ｘＨ
このコマンドは、ＦＬＣＤ３に自己診断を行わせ、その結果を送信するよう要求するためのものである。“ｘ”で示される４ビットには、その診断モードを指定する。診断モードにはいくつかあって、ＦＬＣＤ３は指定されたモードに対する診断結果をステータス情報として返す。
【０１８３】
Ｓｅｎｄ Ｈｏｓｔ ＩＤ：２ｘＨ
このコマンドは、ＦＬＣＤインタフェース２のＩＤ（種類）をＦＬＣＤ３に通知するためのものである。“ｘ”の４ビット中、２ビットはＦＬＣＤインタフェース２のバージョン、残りの２ビットにはＦＬＣＤインタフェース２のカードのＩＤ（情報処理装置の種類にもなる）である。ＦＬＣＤ３は、受信したＩＤを許容できると判断した場合には全ビット“０”のステータスを返す。
【０１８４】
Ｓｅｔ Ｍｏｄｅ：３ｘＨ
このコマンドは、“Ｇｅｔ Ｍｏｄｅ”コマンドに対応するものであり、“ｘ”の４ビットでもって、ＦＬＣＤ３に対し、通常モード、スタティックモード、スリープモードのいずれかを設定を指示する上述した動作モード番号を送る。ＦＬＣＤ３からは正常にそのモードへの移行ができた場合には、全ビット“０”のステータスを返す。このコマンドの発行タイミングであるが、例えば、ホスト１のユーザがそのモードとするよう指示入力し、ＦＬＣＤインタフェース２にこの指示があった場合等である。また、所定期間（この期間はユーザによりプログラマブルである）経過しても画像に変化がなくなった場合に、スタティックモードへ移行することもある。
【０１８５】
Ｓｅｔ Ｍｕｌｔｉ：４ｘＨ
このコマンドは、先に説明した“Ｇｅｔ Ｍｕｌｔｉ”に対応するものであり、ＦＬＣＤ３における１ラインの画像を１、２、或いは４ライン分の画像として表示させるための指示を行うものである。“ｘ”で示される４ビットは、０の場合にはＦＬＣＤインタフェース２よりの画像データのヘッダ部にセットされるスキャンモード情報によることを示し、０１Ｈは１本同時選択モード、０２Ｈは２本同時選択モード、０３Ｈは４本同時選択モードである。
【０１８６】
ステータスは正常には全ビット“０”を返す。本実施例では、例えば横６４０ドット、縦４８０ドットのいわゆるＶＧＡモードが選択した場合には、それを検出して、２ライン同時駆動を行なわせ、ＦＬＣＤ３の１２８０ドット×９６０ドットを駆動対象にさせる。但し、ユーザの好みに応じて変更できるようにするこも望まれるので、情報処理装置のＦＬＣＤインタフェースの環境設定ユーティリティプログラムによって各種設定を行なえるようにしても良い。
【０１８７】
さて、これ以降の、Ｗｒｉｔｅ Ｈｉｇｈ／Ｌｏｗ Ｍｅｍｏｒｙ（８ｘＨ、９ｘＨ）、Ｒｅａｄ Ｈｉｇｈ／Ｌｏｗ Ｍｅｍｏｒｙ（０８Ｈ，０９Ｈ）は、ＦＬＣＤ３内のシステムコントローラ１６０（アドレス空間は６４Ｋバイト）の任意のアドレスにデータを書き込んだり、読み込み指示を与えたりするためのものである。Ｗｒｉｔｅ Ｈｉｇｈ／Ｌｏｗ Ｍｅｍｏｒｙそれぞれの下位４ビットでもって書き込むべきデータ１バイトを示すことになる。なお、Ｒｅａｄ Ｈｉｇｈ／Ｌｏｗ Ｍｅｍｏｒｙに関してはオペランド（可変４ビット）は存在しないのは当然である。
【０１８８】
いずれにしても、書き込むべきアドレス、あるいは読み込むべきアドレスを指定することが必要になるが、このアドレスは図示のＳｅｔ ＨＨ／ＭＨ／ＭＬ／ＬＬ Ａｄｄｒｅｓｓコマンド（Ａｘ、Ｂｘ、Ｃｘ、ＤｘＨ）それぞれの下位４ビット（計１６ビット）でもって設定する。アドレスは、読み込もうとするアドレス、或いは書き込もうとするアドレスである。こうしてアドレスが確定した後に、Ｒｅａｄ コマンド或いはＷｒｉｔｅコマンドで読み込み或いは書き込みを行うことになる。
【０１８９】
なお、Ｒｅａｄコマンドでは、指定されたアドレスのバイトの内容のうち上位４ビット或いは下位４ビットをステータスとして返すが、それ以外のコマンドに対してはそれが正常であれば全ビット“０”のアテンションを返す。
【０１９０】
これらＦＬＣＤ３内のメモリに対する読み込み或いは書き込みは、主としてデバッグに用いられるが、勿論これに限定されるものではなく、ＦＬＣＤ３内のワーク領域を変更させることで換えることも可能である。また、ＦＬＣＤ３内のシステムコントローラ１６０の動作処理プログラムをＲＡＭに常駐させて実行するようにして、そのＲＡＭ上にホスト１から機能を向上させたプログラムを格納させることも可能になる。
【０１９１】
以上、ＦＬＣＤインタフェース２からＦＬＣＤ３に対して送出されるコマンド（コマンドコード）及びそれに対する応答ステータスを述べた。
【０１９２】
次に、ＦＬＣＤ３が自発的にＦＬＣＤインタフェース２に対してアテンションを送出する場合を説明する。
【０１９３】
ＦＬＣＤ３によるアテンションは次のフォーマットである。即ち、
１０ｘｘｘｘｘｘＢ
である。つまり、最上位ビット（ＭＳＢ）を“１”にする。
【０１９４】
理由は、ＦＬＣＤインタフェース２があるコマンドをＦＬＣＤ３に対して送出すると同時に、ＦＬＣＤ３が自発的にアテンションをＦＬＣＤ１２０に対して送出した場合において、ＦＬＣＤインタフェース２側としては送出したコマンドに対するレスポンスを受信したのではなく、自発的なアテンションを受信したと判断できるようにするためである。つまり、先に説明したように、コマンド発行に対する全ての応答アテンションはそのＭＳＢが“０”であるので、ＦＬＣＤインタフェース２側ではその判断が容易になる。
【０１９５】
さて、ＦＬＣＤ３からのアテンションの下位６ビットは以下の通りである。
【０１９６】
ビット０：ＦＬＣＤがＲＥＡＤＹになった場合にセット、
ビット１：１Ｈ情報が変更された場合にセット、
ビット２：コントラストエンハンスメントが変更された場合にセット、
ビット３：未定義
ビット４：ＦＬＣＤに回復可能なエラーが発生した場合にセット、
ビット５：ＦＬＣＤに回復不可能なエラーが発生した場合にセット、
以上である。
【０１９７】
ここで、回復可能なエラーには、例えばアテンション状態でない場合、画像データが所定期間経過しても送られてこない場合、定義外表示モードが設定されたされている場合等がある。また、回復不可能なエラーには温度センサ１０５の断線による検出不能、その短絡による検出不能、Ａ／Ｄ変換器によるサンプリングタイムアウト、変換終了タイムアウト、データセットタイムアウト、自己診断によるＲＯＭチェックエラー、ＲＡＭチェックエラー等がある。
【０１９８】
なお、ＲＯＭチェック等は、ＦＬＣＤインタフェースからの指示によって行われる自己診断でも行うが、ここで言うエラーは、次に説明するＦＬＣＤ３に電源が投入されたときの初期チェックにおけるエラー発生時のものである。
【０１９９】
また、ＦＬＣＤインタフェース２がコマンドを発行すると共に、ＦＬＣＤ３が自発的なアテンションを発行した際、すなわち、双方が最初のコードを送出した場合には、ＦＬＣＤ３からのアテンションを優先して処理する。理由は、ＦＬＣＤからの要求は画像表示というユーザとのインタフェースで一番近いところにあるからである。
【０２００】
以上の各コマンド及びアテンションによる通信プロトコルのＦＬＣＤインタフェース２サイドより見た具体的な例を図１７〜図１９を用いて説明する。ＦＬＣＤ３については後でまとめて説明を行う。
【０２０１】
図１７は、ＦＬＣＤインタフェース２からＦＬＣＤ３に対して、ＦＬＣＤ３のＩＤを獲得する場合のシーケンスを示している。
【０２０２】
まず、ＦＬＣＤインタフェース２（ＣＰＵ３００）は、ＦＬＣＤ３に対してシリアル通信線３１１を介し、Ｒｅｑｕｅｓｔ Ｕｎｉｔ ＩＤ（００Ｈ）を送出する。これを受けて、ＦＬＣＤ３（システムコントローラ１６０）は、自身のＲＯＭ１６１等に書き込まれたＦＬＣＤ固有の情報を読み込み、それをステータスとしてＦＬＣＤインタフェース２に返す。
【０２０３】
なお、上記シーケンスにおいて、例えば、ＦＬＣＤインタフェース２から発行したコマンドに通信上のエラーが発生した場合（例えばパリティーエラー等）、ＦＬＣＤ３はその受信が正常には行われなかったことを示すためにエラーステータスを返す。ＦＬＣＤインタフェース２はこのステータスを受信した場合には再度同じコマンドを発生する処理を行う。また、逆に、ＦＬＣＤ３からのアテンションに通信上のエラーがあった場合、ＦＬＣＤインタフェース２は、Ｒｅｑｕｅｓｔ Ｓｔａｔｕｓコマンドを送出し、ステータスの再送を促す。
【０２０４】
図１８は、ＦＬＣＤ３から自発的なアテンションを発生した場合（ここでは、コントラストエンハンスメントが変更されたときに発生するアテンションの場合）のシーケンスを示している。
【０２０５】
まず、ＦＬＣＤ３は後述する図５９のステップＳ４１５に示す処理により、シリアル通信線３１１を介してコントラストエンハンスメントが変更となった旨を示す自発的なアテンションを示す“１００００１００Ｂ”をＦＬＣＤインタフェース２に送信する。
【０２０６】
ＦＬＣＤインタフェース２側では、このアテンションを受けて、コントラストエンハンスメントが変更された旨を知ることができるので、どのように変更されたのかを問い合わせるためのＲｅｑｕｅｓｔ Ｓｔａｔｕｓコマンド（０６Ｈ）を送出する。これを受けて、ＦＬＣＤ３はステップＳ４１３で保持しているコントラストエンハンスメントを示すバイナリデータをＦＬＣＤインタフェース２に送出する。
【０２０７】
ＦＬＣＤインタフェース２は、このコントラストエンハンスメント値を受け、ＲＯＭ３０８を参照することでデガンマ回路３０９内のデガンマテーブルを書換える。そして、このアテンションに対する処理を終了すべく、Ａｔｔｅｎｔｉｏｎ Ｃｌｅａｒコマンドを発行する。ＦＬＣＤ３は、これによってコントラスト値によるデガンマ変換が完了された、もしくは変更されることが約束されたことを知ることになるので、了解した旨のアテンション“００００００００Ｂ”を返し、本処理を終える。
【０２０８】
図１９は、ＦＬＣＤインタフェース２からのコマンド発行（ここでは、ＳｅｔＭｕｌｉｔコマンド）と、ＦＬＣＤ３からの自発的なアテンション（ここでは温度センサ１０５による１Ｈが変更された旨を報知するアテンション）が入れ違いになった場合のシーケンスを示している。
【０２０９】
ＦＬＣＤインタフェース２は、受信したアテンションのＭＳＢが“１”になっていることを知ると、このアテンションは、ＦＬＣＤ３がアテンションを発行してきたと判断し、先に送信したＳｅｔ Ｍｕｌｔｉコマンドに対する処理は後回しにする。そして、そのＲｅｑｕｅｓ Ａｔｔｅｎｔｉｏｎ ｉｎｆ．コマンドを発行して、１走査駆動周期値を送信するよう指示する。ＦＬＣＤ３は、これを受けて、現在の温度センサ１０５からの温度値に基づく１Ｈを、図１０に示す温度補償テーブル９０１を参照して、下位６ビットにその値をセットしてＦＬＣＤインタフェース２に送信する。
【０２１０】
ＦＬＣＤインタフェース２は、これを受けて、上述したように自身の動作内容を変更すると共に、ＦＬＣＤ３に対してＡｔｔｅｎｔｉｏｎ Ｃｌｅａｒコマンドを発行し、ＦＬＣＤ３からの“００００００００Ｂ”を受信することで、ＦＬＣＤ３からのアテンションに対する処理を終了する。
【０２１１】
この後、ＦＬＤＣ３は先に受信したＳｅｔ Ｍｕｌｉｔコマンドに対する処理を行いステータスを返す。ＦＬＣＤインタフェース２は、このステータスが正常終了である００００００００Ｂを受けて、Ｓｅｔ Ｍｕｌｉｔコマンドに対する処理を終了する。
【０２１２】
以上の説明では、一部のコマンド及びアテンションに対してのプロトコルを説明したが、その他のコマンド或いはアテンションに対してのプロトコルも略同じシーケンスを踏むことになるのは、上記説明からすれば容易に想到できよう。従って、これ以外の説明については省略する。
【０２１３】
次に、本実施例のＦＬＣＤ３の電源投入と、ＦＬＣＤインタフェース２の電源投入（情報処理装置の電源投入でもある）における動作を説明する。
【０２１４】
一般には、例えばパーソナルコンピュータ等のホスト側装置と表示装置とが一体に構成されていても、あるいは別体に構成されていても、かかる構成上の相違はさほど問題はならない。なぜなら、一般の表示装置は、単に上位装置から垂れ流しで出力された画像データを表示するだけであり、上位装置よりの情報が停止するとその表示も停止するからであり、互いにコミュニケーションを取ることがないからである。
【０２１５】
しかしながら、上述した本実施例のＦＬＣＤ３は、ＦＬＣＤパネル１５０に自己記憶機能があり、表示装置もある程度のインテリゼンスを持っているため、互いに相手の状態を把握して処理することが必要である。そこで本実施例では、以下のようにしてこの問題を解決した。
【０２１６】
データ転送バス３１０には、ＦＬＣＤインタフェース２の電源が投入されたか否かを示す１本の信号線が含まれる。この信号線を用いることで、以下の通りの制御が可能となっている。
【０２１７】
ケース１．ＦＬＣＤインタフェース２の電源が先に投入されていて、その後でＦＬＣＤ３に電源が投入された場合
この場合には、ＦＬＣＤ３はその電源投入時の初期処理段階で、データ転送バス３１０内のＰＯＷＥＲＯＮ信号がＬであることにより、ＦＬＣＤインタフェース２の電源が投入されていることを知ることができるので、これを検出して、且つ、自身の初期化処理が完了した場合に、アテンション（１００００００１Ｂ＝ＦＬＣＤ３がｒｅａｄｙ状態になったことを示している）をＦＬＣＤインタフェース２に送出する。
【０２１８】
ＦＬＣＤインタフェース２はこのアテンションを受信することで、ＦＬＣＤ３が動作可能になったことを認識して、Ａｔｔｅｎｔｉｏｎ Ｃｌｅａｒコマンドを発行し、ＦＬＣＤ３からのアテンション“００００００００Ｂ”の受信を待ち、次にＵｎｉｔ Ｓｔａｒｔを送出することによりＦＬＣＤ３にＢＵＳＹ信号の送出を催し、持って画像の表示を行なわせる。
【０２１９】
なお、実際には、ＦＬＣＤ３に電源が投入されると、例えば、電源投入時におけるコントラスト値、後述する１Ｈ値を得るために、ＦＬＣＤインタフェース２は、コントラスト値、１Ｈの送出要求をコマンドを発行し、それぞれの情報を獲得する処理を行う。
【０２２０】
ケース２．ＦＬＣＤ３が先に電源が投入されていて、ＦＬＣＤインタフェース２が後から電源が投入される場合（例えば、ホスト１の電源遮断を行ないながらも、表示装置であるＦＬＣＤ３の電源遮断を忘れてしまった場合等）
この場合、ＦＬＣＤインタフェース２は、自身の初期化処理が終了すると、ＰＯＷＥＲＯＮ信号がＦＬＣＤインタフェースによりＬにセットされるのを待ち、Ｕｎｉｔ Ｓｔａｒｔコマンドを発行する。これを受けて、ＦＬＣＤ３は自身の動作を再開することが可能になる。
【０２２１】
説明が前後するが以下、ＦＬＣＤ３内のシステムコントローラ１６０の動作処理を説明する。以下の説明は、システムコントローラ１６０のメインとしてチップ構成のコンピュータ（ＭＰＵ）を用いた場合を例として説明する。
【０２２２】
図２０はこの場合におけるＦＬＣＤ３の電源投入後又はリセット状態時における動作開始時の基本処理を示すフローチャートである。
【０２２３】
電源スイッチ１２２が入り、装置に電源が投入されると図２０の処理に移行し、まずステップＳ４１でシステムコントローラ１６０の最初の初期化処理が行われ、割り込みの設定が行われる。続いてステップＳ４２でシステムコントローラ１６０による自己診断ルーチンが実行され、自己の動作が正常であるか否かが判断される。そして、つづくステップＳ４３でステップＳ４２における自己診断ルーチンでのＡＦＣ信号およびＥＮＡＢＬＥ信号の診断の結果、ＡＦＣ回路１６５よりのＡＦＣ信号が出力されていない場合、およびケーブル１１が外れた状態でＥＮＡＢＬＥ信号がローレベルでない場合であるか否か判断する。ケーブルが正しく接続されていない場合や、スイッチング電源１２０の入力か何かの原因により再び低下した場合には再びステップＳ４１に戻り、以後のＦＬＣパネル１５０の表示制御を行わないようにする。これにより、不用意に表示制御が行われ、所望以外の表示がなされることを有効に防止している。
【０２２４】
一方、ステップＳ４３でケーブル１１が接続されておりＥＮＡＢＬＥ信号がローレベルであり、またスイッチング電源１２０が正常であった場合で、ＡＦＣ信号が出力されている場合にはステップＳ４４に進み、システムコントローラ１６０の初期化処理の２が行われ、リソースの設定などが行われる。続いてステップＳ４５でドライバコントローラ１９０の初期化処理を行う。続いてステップＳ４６で、パワーＯＮウエイト処理を実行し、その後ステップＳ４７の動作選択処理に移行する。
【０２２５】
また、本実施例装置においては、電源投入時にのみ図２０の処理を実行するのではなく、割り込みの設定が行われた後は、割り込みがかかった場合にも実行される。
【０２２６】
即ち、何等かの原因でスイッチング電源への電力の供給がとだえた事をＡＣＦ検知回路１６５が検出し、ＡＦＣ信号が出力された場合や、ＦＬＣＤインタフェース２からのリセット信号を受けた場合、およびＥＮＡＢＬＥ信号がオフとなった場合にもこの初期化等の処理が実行される。
【０２２７】
ＡＦＣ検知回路１６５が電源異常等を検知してＡＦＣ信号を出力した場合にはＡＦＣ検知で示すＡＦＣ検知割り込み処理Ｓ５０が実行される。そして、この割り込み処理に移行するとまずステップＳ５１で他のすべての割り込みを禁止する。そして続くステップＳ５２でパワーＯＦＦルーチンを実行する。その後ステップＳ５３で１５Ｖ電源をオフしてＬＥＤ表示器１０９を消勢する。そしてステップＳ４１よりの初期化処理を実行する。
【０２２８】
一方、本実施例装置がリセット状態となった場合には、リセット割り込み処理Ｓ５５が実行される。そして、この割り込み処理に移行するとまずステップＳ５６で他のすべての割り込みを禁止する。そして続くステップＳ５７でパワーＯＦＦシーケンスを実行する。その後ステップＳ５３で１５Ｖ電源をオフしてＬＥＤ表示器１０９を消勢する。そしてステップＳ４１よりの初期化処理を実行する。
【０２２９】
更に、図６に示す本施例装置とＦＬＣＤインタフェース２との間のケーブル１１がコネクタ１５より何等かの理由で外れた場合や、ケーブル１１が途中で断線したような場合には、ＥＮＡＢＬＥ信号がリセットされてローレベルとならない状態となる。この場合にはＥＮＡＢＬＥ信号オフで示すケーブル外れ割り込み処理Ｓ５８が実行される。そして、この割り込み処理に移行すると、ステップＳ５９で他のすべての割り込みを禁止する。そして上述したステップＳ５７に進み、パワーＯＦＦシーケンスを実行し、その後ステップＳ５３で１５Ｖ電源をオフしてＬＥＤ表示器１０９を消勢する。そしてステップＳ４１よりの初期化処理を実行する。
【０２３０】
次に図２１を参照して図２０のステップＳ４２に示す自己診断ルーチンの詳細を説明する。
【０２３１】
まずステップＳ６１でＥＮＡＢＬＥ信号およびＡＦＣ回路１６５よりのＡＦＣ信号をチェックする信号チェック処理を行う。続いてステップＳ６２でＲＯＭ１６１のチェック処理を行う。続いてステップＳ６３のＲＡＭ１６２のチェック処理を実行してリターンする。
【０２３２】
このステップＳ６１における信号チェック処理の詳細を図２２に示す。
【０２３３】
まず、ステップＳ６５でＡＦＣ信号がハイレベルであり、ＡＦＣ信号が出力されていないか（電源が正常であるか）否かを調べる。ＡＦＣ信号が出力されていない場合にはステップＳ６６に進み、例えばＦＬＣＤインタフェース２において読み出し可能なエラーステータスのＡＣフェールビットをセットしてリターンする。
【０２３４】
一方、ＡＦＣ信号が出力されている場合にはステップＳ６５よりステップＳ６７に進み、ＥＮＡＢＬＥ信号がローレベルでケーブルが正しく接続された状態であるか否かを調べる。ＥＮＡＢＬＥ信号がローレベルでケーブルが正しく接続された状態である場合には当該処理を終了してリターンする。
【０２３５】
一方、ＥＮＡＢＬＥ信号がローレベルでなく、ケーブルが正しく接続された状態でない場合にはステップＳ６７よりステップＳ６８に進み、例えばＦＬＣＤインタフェース２において読み出し可能なエラーステータスのケーブル外れビットをセットしてリターンする。
【０２３６】
図２１のステップＳ６２におけるＲＯＭ１６１のチェック処理の詳細を図２３に示す。ＲＯＭのチェック処理においては、ＲＯＭ領域の全データをワード単位で加算し、オーバーフローを無視した１６ビット符号無し整数を、予め計算された値（チェックサム＝ｘｘｘｘｈ）と比較し、合致することを確認する処理を行う。
【０２３７】
まずステップＳ７１で、加算結果を格納するレジスタであるｓｕｍをクリアする。続いてステップＳ７２でＲＯＭチェックを行うアドレス値を保持するアドレスレジスタにＲＯＭのスタートアドレスを格納する。そして、ステップＳ７３でＲＯＭのアドレスレジスタで特定されるアドレスより書き込まれている内容を読み出し、レジスタｓｕｍの内容と加算する。この時、この加算結果は、オーバーフローを無視した１６ビット符号無し整数となる。
【０２３８】
そして、ステップＳ７４でアドレスレジスタの値をＲＯＭの次のアドレスを指定するように更新する。そしてステップＳ７５でこの更新したアドレス値がＲＯＭのエンドアドレスを越えているか否か、即ち、ＲＯＭの全領域に対する処理が終了したか否かを調べる。すべての領域に対する処理が終了していない場合にはステップＳ７３に戻り、ステップＳ７４で更新した次のワードの内容の読み出し及びレジスタｓｕｍの内容との加算処理を行う。
【０２３９】
一方、ステップＳ７５でＲＯＭの全領域に対する処理が終了した場合にはステップＳ７５よりステップＳ７６に進み、レジスタｓｕｍの加算結果と予め計算された値（チェックサム＝ｘｘｘｘｈ）とを比較する。そして、レジスタｓｕｍの加算結果と予め計算された値（チェックサム＝ｘｘｘｘｈ）とが一致した場合にはＲＯＭは正常であるとしてそのままリターンする。
【０２４０】
ここで、レジスタｓｕｍの加算結果と予め計算された値（チェックサム＝ｘｘｘｘｈ）とが異なる場合には、ＲＯＭのエラーであり、ステップＳ７７で回復不可能なエラーとしてのエラービットをセットしてリターンする。その後は、例えば上述したＦＬＣＤインタフェース２に回復不可能エラーアクションを発行し動作モード中の寡黙モードに移行する処理を行う。
【０２４１】
続いて、図２１のステップＳ６３におけるＲＡＭ１６２のチェック処理の詳細を図２４及び図２５に示す。ＲＡＭのチェック処理においては、ＲＡＭ領域にワード単位でデータを書き込んだ後に、このデータを読み出して、書き込んだデータを合致することを確認する。書き込むデータは例えば（００ｈ）及び（ＦＦｈ）とし、書き込みに際しては書き込むべきアドレスに記憶されているデータはレジスタに一旦退避し、当該アドレスに対するチェックが終了した時点で再びＲＡＭに戻される。
【０２４２】
本実施例においては、レジスタ群がＲＡＭ内に複数セット割り当てられている。このレジスタ群をレジスタバンク０、レジスタバンク１、…と呼ぶ。まず最初にＲＡＭの先頭からレジスタバンク１までの領域についてチェックを行うべく、ステップＳ８１でレジスタをレジスタバンクの１と設定する。続いてステップＳ８２で書き込むパターンデータとしての（００ｈ）をパターン０としてｐａｔｎ０レジスタに登録し、続いて書き込むパターンとしての（ＦＦｈ）をパターン１としてｐａｔｎ１レジスタに登録する。そしてステップＳ８３でＲＡＭの最初のアドレスであるＲＡＭスタートアドレスをアドレスレジスタにセットする。
【０２４３】
これでＲＡＭチェックの準備ができたため、続くステップＳ８４でアドレスレジスタで指定されるＲＡＭの番地の内容を読み出してきて退避レジスタに格納する。続いてステップＳ８５でｐａｔｎ０レジスタの内容をアドレスレジスタで指定されるＲＡＭの番地に書き込み、続いて書いた内容を読み出してきてｐａｔｎレジスタに格納する。そしてステップＳ８６で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ０レジスタの内容とを比較する。
【０２４４】
ここで、ＲＡＭエラーとなり両レジスタの内容が異なっている時には図２５のステップＳ１０１に進み、退避レジスタに退避していた内容をアドレスレジスタで示されるＲＡＭの番地に書き込む。そしてステップＳ１０２でエラーステータスのＲＡＭエラービットをセットしてリターンする。その後は、例えば上述したＦＬＣＤインタフェース２に回復不可能エラーアクションを発行し動作モード中の寡黙モードに移行する処理を行う。
【０２４５】
一方、ステップＳ８６で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ０レジスタの内容とが一致していた場合にはステップＳ８７に進み、続いてｐａｔｎ１レジスタの内容をアドレスレジスタで指定されるＲＡＭの番地に書き込み、続いて書いた内容を読み出してきてｐａｔｎレジスタに格納する。そして続くステップＳ８８で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ１レジスタの内容とを比較する。ここで、ＲＡＭエラーとなり両レジスタの内容が異なっている時にはステップＳ１０１に進む。
【０２４６】
一方、ステップＳ８８で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ１レジスタの内容とが一致していた場合にはステップＳ８９に進み、ステップＳ８４で退避レジスタに退避しておいたＲＡＭのアドレスレジスタで示される番地の内容を元に戻す。続くステップＳ９０でアドレスレジスタをインクリメントして次にチェックすべきＲＡＭアドレスとする。そしてステップＳ９１でレジスタバンク１までの領域のチェックがすべて終了し、アドレスレジスタの内容がレジスタバンク１のアドレス以上となったか否かを調べる。レジスタバンク１までのアドレスである場合にはステップＳ８４に戻り、次の番地に対するチェックを続行する。
【０２４７】
一方、レジスタバンク１までの領域に対するチェックが終了してアドレスレジスタの内容がレジスタバンク１のアドレス以上となった場合には図２５に示すステップＳ９２に進む。
【０２４８】
ステップＳ９２では、レジスタバンク１の領域を先頭にＲＡＭの最後までのＲＡＭチェックを行うべく、レジスタをレジスタバンクの０と設定して書き込みパターン０とパターン１を改めてレジスタに設定する。続くステップＳ９３でアドレスレジスタで指定されるＲＡＭの番地の内容を読み出してきて退避レジスタに格納する。続いてステップＳ９４でｐａｔｎ０レジスタの内容をアドレスレジスタで指定されるＲＡＭの番地に書き込み、続いて書いた内容を読み出してきてｐａｔｎレジスタに格納する。そして続くステップＳ９５で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ０レジスタの内容とを比較する。ここで、ＲＡＭエラーとなり両レジスタの内容が異なっている時にはステップＳ１０１に進む。
【０２４９】
一方、ステップＳ９５で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ０レジスタの内容とが一致していた場合にはステップＳ９６に進み、続いてｐａｔｎ１レジスタの内容をアドレスレジスタで指定されるＲＡＭの番地に書き込み、続いて書いた内容を読み出してきてｐａｔｎレジスタに格納する。そして続くステップＳ９７で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ１レジスタの内容とを比較する。ここで、ＲＡＭエラーとなり両レジスタの内容が異なっている時にはステップＳ１０１に進む。
【０２５０】
一方、ステップＳ９７で読み出してきたｐａｔｎの内容と書き込んだｐａｔｎ１レジスタの内容とが一致していた場合にはステップＳ９８に進み、ステップＳ９３で退避レジスタに退避しておいたＲＡＭのアドレスレジスタで示される番地の内容を元に戻す。続くステップＳ９９でアドレスレジスタをインクリメントして次にチェックすべきＲＡＭアドレスとする。そしてステップＳ１００でＲＡＭ領域のチェックがすべて終了し、アドレスレジスタの内容がＲＡＭの最終アドレス以上となったか否かを調べる。最終のアドレス以下である場合にはステップＳ９３に戻り、次の番地に対するチェックを続行する。
【０２５１】
一方、ＲＡＭ領域に対するチェックが終了してアドレスレジスタの内容がＲＡＭの最終アドレス以上となった場合には処理を終了してリターンする。
続いて、図２６を参照して図２０のステップＳ４６におけるパワーＯＮウエイト処理を説明する。
【０２５２】
まずステップＳ１１１で電源スイッチコントローラ１８１に指示してＬＥＤの電源となる１５Ｖ電源をオンする。続いて１６ｍｓ待った後ステップＳ１１２でＬＥＤ１０９を点灯させる。更に１６ｍｓ待った後ステップＳ１１３でシステムコントローラ１６０に対するＡＦＣ割り込みを許可する。次にステップＳ１１４でＦＬＣＤインタフェース２側よりのＲＥＳＥＴ信号がこの時点でリセットされた状態でありＨレベルでない場合にはこれがＨレベルとなるのを待つ。
【０２５３】
続いてステップＳ１１５でＦＬＣＤインタフェース２側の電源が投入されていることを示すＰＯＷＥＲＯＮ信号がセットされていることを確認する。ここでもしＰＯＷＥＲＯＮ信号がセットされていない場合には、ＦＬＣＤインタフェース側の電源が投入されるのを待つ。ここで、ホスト側の電源が投入された状態となりＰＯＷＥＲＯＮ信号がセットされている状態であればステップＳ１１６に進み、システムコントローラ１６０の図９に示すＦＬＣ制御部分を初期化（停止状態）する。
【０２５４】
更にステップＳ１１７で内部変数を初期化する。具体的には、エラー状態を示すステータス（ｅｒｒｓｔａｔ）を０クリアし、続いて表示モードコントロール（ｄｉｓｐｍｏｄｅ）を表示を行わないモードであるｎｏｔｓｔａｒｔｅｄにセットする。また走査モード（ｓｃａｎｍｏｄｅ）を×１の走査モード（×１ｍｏｄｅ）にセットし、直前の走査アドレス（ｐｒｅａｄｄ）にダミーアドレスをセットし、タイマユニット９０２のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦにセットし、ＦＬＣ制御部をＯＦＦしてＦＬＣＤパネル１５０の表示を行わない様に制御する初期化処理などを行う。
【０２５５】
次に、ステップＳ１１８で先の自己診断ルーチン等によるエラーステータスがセットされているか否かを調べる。エラーステータスがセットされていなければステップＳ１１９に進み、パワーＯＮシーケンスを実行する。続くステップＳ１２０でステップＳ１１６で停止状態としたＦＬＣ制御部の動作を有効とし、ＳＣＳＷをオンとしてトリマインタフェース１７４を起動して画質調整トリマ１０７の設定値及び温度センサ１０５の検出値に基づく駆動信号を制御する。そしてステップＳ１２１でＦＬＣＤインタフェース２側に対してシリアルインタフェース１１を介してユニットレディアテンションを発行してリターンする。
【０２５６】
一方、ステップＳ１１８でエラーステータスがセットされている場合にはステップＳ１２２に進み、ＦＬＣＤインタフェース２側に対してシリアルインタフェース１１を介して自己診断エラーアテンションの発行処理を実行する。続いてステップＳ１２３でエラー状態を示すｅｒｒｓｔａｔをエラーにセットする。次にステップＳ１２４でＬＥＤ１０９を後述する回復不可能モードの場合のＬＥＤ１０９を早い周期でＯＮ−ＯＦＦするブリンクモードに設定し、ＬＥＤ１０９を早い周期でブリンクさせる。これにより、ＦＬＣＤ３がエラー発生状態であることが容易に目視確認できる。そしてステップＳ１１９のパワーＯＮシーケンスに移行する。
【０２５７】
次に、図２６のステップＳ１１９のパワーＯＮシーケンスルーチンを図２７を参照して説明する。
【０２５８】
まず、ステップＳ１３０でＶＯＰコントローラ１７３をリセットする。そして続くステップＳ１３１で色彩スイッチルーチンを実行し、続くステップＳ１３２において（Ｓ／ＣＣＲ）をハイレベルとする。そしてステップＳ１３３で温度補償ルーチンを実行し、ステップＳ１３４で温度補償ルーチンの処理の結果であるリターンコード（終了コード）が０であるか否かを調べる。ここでリターンコードが０でない場合にはステップＳ１３９に進み、リターンコードとして（ｆｆｆｆ）Ｈをセツトしてリターンする。
【０２５９】
一方、ステップＳ１３４でリターンコードが０の場合にはステップＳ１３５に進み、各ドライバ回路の出力チャネル電源（ＶＥＥ）を付勢するためのＶＥＥＳＷ信号をＯＮとする。ＶＯＰコントローラ１７３に各ドライバ回路の出力チャネル電源をオンする様に指示する。その後１６ｍｓ経過するのを待ち、ステップＳ１３６でＤＲＶＳＷ信号をＯＮとして液晶駆動電圧レギュレータの出力を投入する。続いてステップＳ１３７でＢＬＳＷ信号をＯＮし、バックライトコントローラ１７２に指示してバックライト電源を投入する。そして、リターンコードとして０をセツトしてリターンする。
【０２６０】
以上に説明したＦＬＣＤ３のパワーＯＮ時の一連の動作の結果における信号のタイミングチャートを図２８に示す。図のシリアル通信は、１で図２６に示すＦＬＣＤよりのＵｎｉｔ Ｒｅａｄｙアテンションの発行及びこれに対するＣｌｅａｒアテンションコマンドの返送がおこなわれ、その後３で示すバックライトの点灯後通常表示モードに移行してのＦＬＣＤ２よりのＵｎｉｔＳｔａｒｔコマンドの送信及び４に示すＳｔａｔｕｓの送信へと移行することになる。
【０２６１】
次に、このパワーＯＮに続く図２０に示すステップＳ４７以下の動作選択処理を図２９〜図３１を参照して説明する。
【０２６２】
動作選択処理では、まずステップＳ１４０でワークレジスタの初期化処理を実行する。ワークレジスタの０（ｒｗ０）をユーザトリマ監視タイミング用描画ライン数カウンタ（ｌｉｎｃ）値とし、ワークレジスタの１（ｒｗ１）をｄｉｓｐｍｏｄｅで設定される表示動作に、及びエラー状態をｅｒｒｓｔａｔとし、ワークレジスタの２（ｒｗ２）を画像データヘッダ部に付加された走査モード（ｓｃａｎｍｏｄｅ）に、ワークレジスタの３（ｒｗ３）を直前の走査アドレス（ｐｒｅａｄｄ）に、ワークレジスタの４（ｒｗ４）をステータス及びアテンションの送信に際し、送信データに加え、送信の優先順位と送信後の保持動作情報、及びアテンションにおいてはアテンションインフォメーションを含む送信イメージを設定しなければならず、係る送信イメージ等をバッファリングする送信データバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）に、ワークレジスタの５（ｒｗ５）をタイマユニット９０２のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）に設定して夫々を初期化する。
【０２６３】
続いてステップＳ１４１でＦＬＣＤインタフェース２の電源が投入されており、ＦＬＣＤインタフェース２よりのＰＯＷＥＲＯＮ信号がハイレベルか否かを調べる。ＰＯＷＥＲＯＮ信号がハイレベルであればステップＳ１４２に進み、ｒｗ１を調べ、動作モードが通常動作モードであるＮＯＲＭＡＬであるか否かを調べる。ここで、動作モードが通常動作モード（ＮＯＲＭＡＬ）でなければステップＳ１７６に進む。
【０２６４】
一方、ｒｗ１がＮＯＲＭＡＬであり、動作モードが通常動作モードであればステップＳ１４３に進み、ｒｗ５を調べる。ｒｗ５はタイマユニット９０２が動作中であるか否かを示しており、ｒｗ５がＯＮであればタイマユニット９０２が動作中であることを示している。ここで、タイマユニット９０２が動作中でない場合にはステップＳ１４４に進み、タイマを再起動すると共に、ｒｗ５をＯＮして図３０のステップＳ１４５に進む。
【０２６５】
一方、ステップＳ１４３で、ｒｗ５がＯＮでタイマユニット９０２が動作中である場合には、そのまま図３０のステップＳ１４５に進む。ステップＳ１４５では、ユーザトリマ監視タイミング用描画ライン数カウンタ（ｌｉｎｃ）であるｒｗ０が０であるか否かを調べる。ｒｗ０が０でない場合にはステップＳ１４６の通常描画処理を実行する。そして続くステップＳ１４７でユーザトリマ監視タイミング用描画ライン数カウンタ（ｌｉｎｃ）であるｒｗ０を１つデクリメントすると共に、タイムアウトのリトライカウンタ（ａｈｄｉｒｅｔ）に０を格納する。そして続くステップＳ１４８でＡｔｔｅｎｔｉｏｎ Ｔｉｍｅ Ｏｕｔか否かを調べる。Ａｔｔｅｎｔｉｏｎ Ｔｉｍｅ ＯｕｔでなければステップＳ１４９に進む。そして、ここでＦＬＣＤインタフェース２よりの受信データがあるか否かを調べる。受信データがなければステップＳ１５０に進み、ＦＬＣＤインタフェース２への送信データがあるか否かを調べる。送信データもなければステップＳ１４１に戻り、以上の通常描画処理を行う。
【０２６６】
以上の状態時に、ステップＳ１５０で送信データが発生した場合にはステップＳ１５０よりステップＳ１５１以降の処理に進み、送信モード処理を実行する。まずステップＳ１５１でＰｈａｓｅ Ｏｖｅｒｌａｉｄ Ｄｒｉｖｅの後処理を行ってＦＬＣＤパネル１５０の駆動を停止させる。そして続くステップＳ１５２で送信バッファデータの送信処理を行う。その後ｒｗ４にこのバッファアドレスポインタの値をセットしてバッファを再び読み出し使用可能にすると共にｒｗ５をＯＦＦとしてタイマユニット９０２のＯＮ／ＯＦＦフラグをリセットする。そしてステップＳ１４１に戻る。
【０２６７】
一方、ステップＳ１４９で受信データがある場合にはステップＳ１４９よりステップＳ１５５に進み、Ｐｈａｓｅ Ｏｖｅｒｌａｉｄ Ｄｒｉｖｅの後処理を行ってＦＬＣＤパネル１５０の駆動を停止させる。そして続くステップＳ１５６でＳＣ受信処理ルーチンを実行してＦＬＣＤインタフェース２よりのデータを受信する。
【０２６８】
その後ステップＳ１５７でＳＣ受信で受信した画像データヘッダ部に付加されているデータのＲＡＭ１６２のワークレジスタ領域へのセットを行う。即ち、ｒｗ１の表示動作モード（ｄｉｓｐｍｏｄｅ）及びエラー状態（ｅｒｒｓｔａｔ）をセットし、（ｒｗ４）の送信データバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）を更新し、ｒｗ５のタイマユニット９０２のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦとし、更にｒｗ６に画像データのヘッダ部から走査モードを抽出するマスク１（ｓｃｍｏｄｍｓｋ１）をセットする。ｃ００００Ｈであれば画像データヘッダ部に従い、００００Ｈであれば通信による指定による。また、ｒｗ７に画像データのヘッダ部から走査モードを抽出するマスク２（ｓｃｍｏｄｍｓｋ２）をセットする。０００００Ｈであれば画像データヘッダ部、又は×１指定となり、４０００Ｈであれば×２指定、８０００Ｈであれば×４指定である。通信による指定による。そしてステップＳ１４１に戻る。
【０２６９】
更に、ステップＳ１４８でアテンションタイムアウトの場合にはステップＳ１４８よりステップＳ１６０に進み、Ｐｈａｓｅ Ｏｖｅｒｌａｉｄ Ｄｒｉｖｅの後処理を行ってＦＬＣＤパネル１５０の駆動を停止させる。そして続くステップＳ１６１でアテンションタイムアウトを示すフラグ（ａｔｔｎｔｍｏｕｔｆｌｇ）をセット（ＯＮ）する。次にステップＳ１６２でＬＥＤ１０９を回復不可能モードの早い周期で点滅するブリンキングモードに設定する。これにより、操作者は表示装置のＬＥＤの表示を一目みるのみで装置がエラー状態であることを容易に目視確認可能となっている。
【０２７０】
その後ステップＳ１６３でエラー状態を示すｅｒｒｓｔａｔをエラーにセットし、ｒｗ１の表示動作モード（ｄｉｓｐｍｏｄｅ）及びエラー状態（ｅｒｒｓｔａｔ）をセットし、ｒｗ５のタイマユニット９０２のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦとしてステップＳ１４１に戻る。
【０２７１】
一方、ステップＳ１４５でｒｗ０のユーザトリマ監視タイミング用描画ライン数カウンタが０の場合にはステップＳ１６５に進み、Ｐｈａｓｅ Ｏｖｅｒｌａｉｄ Ｄｒｉｖｅの後処理を行ってＦＬＣＤパネル１５０の駆動を停止させる。そして続くステップＳ１６６で温度補償ルーチンを、ステップＳ１６７で色彩調整スイッチルーチンを実行する。
【０２７２】
その後ステップＳ１６８で、ワークレジスタの０（ｒｗ０）をユーザトリマ監視タイミング用描画ライン数カウンタ（ｌｉｎｃ）値とし、ワークレジスタの１（ｒｗ１）をｄｉｓｐｍｏｄｅで設定される表示動作に、及びエラー状態をｅｒｒｓｔａｔとし、ワークレジスタの４（ｒｗ４）を送信データバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）に、ワークレジスタの５（ｒｗ５）のタイマユニット９０２のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦに設定してステップＳ１４１に戻る。
【０２７３】
また、図２９のステップＳ１４１の判定でＰＯＷＥＲＯＮ信号がハイレベルでない場合には、ＦＬＣＤインタフェース２側の電源が投入されていないため、ステップＳ１７０の処理に移行し、ここで６４μｓ待った後ステップＳ１７１で再度ＰＯＷＥＲＯＮ信号がハイレベルか否かを調べる。ここでもＰＯＷＥＲＯＮ信号がハイレベルでない場合にはステップＳ１７２でパワーＯＦＦシーケンスを実行して図２０のステップＳ４１よりの電源投入時の処理に移行する。
【０２７４】
一方、ステップＳ１７１でＰＯＷＥＲＯＮ信号がハイレベルであった場合にはステップＳ１７１よりステップＳ１７３に進み、ｒｗ５がＯＮ（タイマユニット９０２が動作中）であるか否かを調べる。タイマユニットが動作中でない場合にはステップＳ１４１に戻る。
【０２７５】
一方、ステップＳ１７３でタイマユニット９０２が動作中の場合にはステップＳ１７４に進み、パネル駆動停止処理を行ってＦＬＣＤパネル１５０の駆動を停止させる。そして続くステップＳ１７５ワークレジスタの４（ｒｗ４）を送信データバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）に、ワークレジスタの５（ｒｗ５）のタイマユニット９０２のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦに設定してステップＳ１４１に戻る。
【０２７６】
更に、ステップＳ１４２の表示動作モードの判断で通常動作モードでなかった場合にはステップＳ１４２よりステップＳ１７６に進み、ワークレジスタの１（ｒｗ１）の設定が本実施例表示装置で通常の動作モードとして遷移可能な他の２つの表示動作モードであるスタテック動作モード（ｓｔａｔｉｃ）か、あるいは低消費電力モードであるスリープ動作モード（ｓｌｅｅｐ）であるか否かを判断する。いずれかのモードでない場合にはステップＳ１８０に進む。
【０２７７】
一方、いずれかのモードであった場合にはステップＳ１７６よりステップＳ１７７に進み、ユーザトリマである、輝度調整トリマ１０６、画質調整トリマ１０７をチェックする。そして、色彩調整スイッチ１０８の設定に従う色彩スイッチルーチンを実行する。
【０２７８】
その後、ステップＳ１７９でｒｗ１をｄｉｓｐｍｏｄｅで設定される表示動作に、及びエラー状態をｅｒｒｓｔａｔとし、ワークレジスタの４（ｒｗ４）を送信データバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）に設定してステップＳ１８０に進む。
【０２７９】
ステップＳ１８０では、ステップＳ１７６と同様にワークレジスタの１（ｒｗ１）の設定が本実施例表示装置で通常の動作モードとして遷移可能な他の２つの表示動作モードであるスタテック動作モード（ｓｔａｔｉｃ）か、あるいは低消費電力モードであるスリープ動作モード（ｓｌｅｅｐ）であるか否かを判断する。いずれかのモードでない場合にはステップＳ１８２に進む。
【０２８０】
一方、いずれかのモードであった場合にはステップＳ１８０よりステップＳ１８１に進み、ＬＥＤ１０９を短い周期で点滅させるブリンキング表示としてステップＳ１８２に進む。
【０２８１】
ステップＳ１８２では約１Ｈの時間の待ち、ステップＳ１８３に進む。ステップＳ１８３でＡｔｔｅｎｔｉｏｎ Ｔｉｍｅ Ｏｕｔか否かを調べる。Ａｔｔｅｎｔｉｏｎ Ｔｉｍｅ ＯｕｔでなければステップＳ１８４に進む。そして、ここでＦＬＣＤインタフェース２よりの受信データがあるか否かを調べる。受信データがなければステップＳ１８５に進み、ＦＬＣＤインタフェース２への送信データがあるか否かを調べる。送信データもなければステップＳ１４１に戻り、以上の通常描画処理を行う。
【０２８２】
以上の状態時に、ステップＳ１８５で送るべき送信データが発生している場合にはステップＳ１８５よりステップＳ１８６の処理に進み、送信バッファのデータをシリアル通信ラインを介してＦＬＣＤインタフェース２に送信する。その後ステップＳ１８７でｒｗ４にこのバッファアドレスポインタの値をセットして次のバッファ格納データを読み出し使用可能にする。そしてステップＳ１４１に戻る。
【０２８３】
一方、ステップＳ１８４で受信データがある場合にはステップＳ１８４よりステップＳ１９０に進み、ＳＣ受信処理ルーチンを実行してＦＬＣＤインタフェース２よりのデータを受信する。その後ステップＳ１９１でＳＣ受信で受信した画像データヘッダ部に付加されているデータのＲＡＭ１６２のワークレジスタ領域へのセットを行う。即ち、ｒｗ１の表示動作モード（ｄｉｓｐｍｏｄｅ）をセットし、（ｒｗ４）の送信データバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）を更新し、ｒｗ６に画像データのヘッダ部から走査モードを抽出するマスク１（ｓｃｍｏｄｍｓｋ１）をセットする。ｃ００００Ｈであれば画像データヘッダ部に従い、００００Ｈであれば通信による指定による。また、ｒｗ７に画像データのヘッダ部から走査モードを抽出するマスク２（ｓｃｍｏｄｍｓｋ２）をセットする。０００００Ｈであれば画像データヘッダ部、又は×１指定となり、４０００Ｈであれば×２指定、８０００Ｈであれば×４指定である。通信による指定による。そしてステップＳ１４１に戻る。
【０２８４】
更に、ステップＳ１８３でアテンションタイムアウトの場合にはステップＳ１８３よりステップＳ１９５に進み、アテンションタイムアウトを示すフラグ（ａｔｔｎｔｍｏｕｔｆｌｇ）をセット（ＯＮ）する。次にステップＳ１９６でＬＥＤ１０９を早い周期で点滅するブリンキングモードに設定する。これにより、操作者は表示装置のＬＥＤの表示を一目みるのみで装置がエラー状態であることを容易に目視確認可能となっている。
【０２８５】
その後ステップＳ１９７でエラー状態を示すｅｒｒｓｔａｔをエラーにセットし、ｒｗ１の表示動作モード（ｄｉｓｐｍｏｄｅ）及びエラー状態（ｅｒｒｓｔａｔ）をセットし、ｒｗ５のタイマユニット９０２のＯＮ／ＯＦＦフラグ（ｔｉｍｅｒ）をＯＦＦとしてステップＳ１４１に戻る。
【０２８６】
以上の説明中の表示モードについて説明すると、本実施例のＦＬＣＤ３は正常動作状態時には大きく３つの表示モードを備えており、図３２に示す様に、通常動作表示モード（Ｎｏｒｍａｌ）、静止画像を表示する場合等に最適の静止表示モード（Ｓｔａｔｉｃ）、ＦＬＣＤ３の表示画面を全黒消去し、バックライトも消灯した低消費電力状態のスリープモード（Ｓｌｅｅｐ）３つの表示モードを備えている。また、このほかに、回復不可能エラー発生時の表示モードもあり、この場合には画面表示は回復不可能エラー発生直前状態を維持する。そして、各動作モード状態を判別可能とするために、ＬＥＤ１０９の点滅制御も併せて行っており、上述した様にスリープモードではＬＥＤを１秒間隔で点滅させ、回復不可能エラーでは更に早いブリンキングである０．５秒間隔で点滅させている。
【０２８７】
本実施例では、以上の様に各動作状態でＬＥＤの点灯状態を区別しているので、しばらく表示装置より離れていたものが、このＬＥＤの点灯状態をみるだけで現在の表示装置の状態を知ることができる。この結果、スリープモードでの動作にもかかわらず電源断状態と間違えることもなく、また、回復不可能エラー発生状態か否かも容易に知ることができ、誤操作を防げると共に、適切な対処をすることも可能となる。
【０２８８】
以下、図３０に示す通常描画処理の詳細を説明する。この処理の説明の前に本実施例におけるＦＬＣＤパネル１５０の画像データ表示位置を説明する。ＦＬＣＤパネル１５０の画像データ表示位置は、ＲＧＢＷの４色で１つの画素を形成しており、画素データも４色のＤ０〜Ｄ３で表されており、例えば本実施例の表示パネルが１２８０画素×１０２４ラインである場合には、図３３に示す様に１つのコモンスキャンラインアドレスＡ０〜Ａ１１に対しセグメントデータは合計５１１９で構成されている。
【０２８９】
そして、ホスト側のＦＬＣＤインタフェース２は、ＢＵＳＹ信号をネガティブとしてノットビジイとする。これを受けたＦＬＣＤインタフェース２は、ＡＨＤＬをハイレベルとすると同時に、１２ビットのスキャンアドレスを画像データバスＰＤ０〜ＰＤ１５にＦＣＬＫに同期させて１クロック分送出する。このため、ＦＬＣＤ３のＮＦＸコントローラ１０１はこれをＦＬＣＤ３の１ライン書き込み周期（１Ｈ）に合わせて受け取って再びＢＵＳＹをハイレベルとする。
【０２９０】
この間のタイミングチャートを図３４に示す。
【０２９１】
更に、この図３４に示すタイミングチャートに従って、ＦＬＣＤインタフェース２より送られる実際のデータフォーマットを図３５に示す。図３５に示す様に、ＰＤ０〜ＰＤ１５を用いてＦＣＬＫ信号に同期して順次Ｄ０〜Ｄ１５よりＤ５１０４〜Ｄ５１１９までの表示データが順次送られてくることになる。
【０２９２】
ここで、ＡＨＤＬがハイレベルの時のスキャンアドレスと同時に、上述した様に表示モードも送られる。この場合の転送手順を図３６に示す。図３６に示す様にスキャンアドレスは１２ビットであり、上位４ビットに余裕があるため、これを利用して最上位の２ビットで走査モードを指示できる様にしている。即ち、最上位２ビットが（００）であれば×１、（０１）であれば×２、（１０）であれば×４の走査モードである。
【０２９３】
この走査モードは画像データに先立って送出されるヘッダ部に常にセットされる。そして、直前に送出された走査モードデータと異なる走査モードを受け取った場合、今までの走査モードが受け取った走査モードに変更される。ただし、シリアル通信によるＳｅｔＭｕｌｔｉコマンドにより走査モードが指定された場合、コマンドにより指定された走査モードが優先される。
【０２９４】
以上の様にしてＦＬＣＤインタフェース２より送られてくる表示データの受信及びＦＬＣＤパネル１５０への描画処理（図３０に示す通常描画処理）の詳細を図３７〜図４３を参照して以下に説明する。
【０２９５】
図３０のステップＳ１４６の通常描画処理では、まずステップＳ２０１で、ＳＤＩを送出し、ドライバコントローラ１９０の図８に示すバッファ５２１、５２２の何れかを入力し、他方より読み出しを行う様にチェンジする。続いてステップＳ２０２で割り込み要因レジスタをクリアする。その後ステップＳ２０３でＦＬＣＤインタフェース２に対する画像データ要求信号であるＢＵＳＹ信号をネガティブとしてノットビジイとする。
【０２９６】
ＦＬＣＤ３がＢＵＳＹ信号をネガティブとしてノットビジイとすると、ＦＬＣＤインタフェース２は、上述した様にＡＨＤＬをハイレベルとすると同時に、走査アドレスつき画像データを画像データバスＰＤ０〜ＰＤ１５にＦＣＬＫに同期させて順次送ってくる。ドライバコントローラ１９０がこの内の走査アドレスを受け取ると、受信アドレスレジスタ５２６に格納すると共にＩＲＥＱ信号を送ってくるので、ステップＳ２０４でこれを受け取ったか否かを調べスキャンアドレス受信が終了したか否かを調べる。未だ受け取っていなければステップＳ２０５でＡＨＤＬ信号がこないでＡＨＤＬ信号のタイムアウトが発生したか否かを調べる。タイムアウトが発生していなければ上述のステップＳ２０４、２０５に戻る。
【０２９７】
ここで、ドライバコントローラ１９０がスキャンアドレスを受け取った場合にはステップＳ２０４よりステップＳ２０６に進み、ＦＬＣＤ３の１ライン書き込み周期（１Ｈ）に合わせてＢＵＳＹ信号をハイレベルとする。そして続くステップＳ２０７で図３６に示す受信したスキャンアドレスの上位２ビットのスキャンコードのみを抽出すべくスキャンコードのマスク処理を行ない、以下でスキャンモードコードの判別を行う。
【０２９８】
まずステップＳ２０８で以前のモードと違うモードが指定されたＭＯＤＥ変更指示か否かを調べる。ＭＯＤＥ変更でなければステップＳ２０９に進み、スキャンアドレスを調べ、アドレス範囲であるか否かを調べる。アドレス範囲指示であった場合にはステップＳ２１０に進み、同一アドレスであるか否かを調べる。同一アでレスでない場合には図３８のステップＳ２１１に進む。
【０２９９】
ステップＳ２１１以下では通常のアドレス描画処理を行うことになる。まずステップＳ２１１で受信したスキャンアドレスをドライバコントローラ１９０の受信アドレスレジスタ５２６より読み出して再び走査アドレスレジスタ５２７に格納する。続いてステップＳ２１２で読み出したアドレス値を直前の走査アドレス値（ｐｒｅａｄｄ）としてｒｗ３に格納する。そしてステップＳ２１３でタイマユニット９０２のコンペア割り込みビット（新しい走査アドレスの駆動開始タイミングとなるまで）を待つ。転送される画像データは、２つあるバッファ５２１、５２２の一方に格納される。
【０３００】
その後ステップＳ２１４で１Ｈをスタートさせ、図１０に示す構成によりＣＯＭドライバ１０４、セグメントドライバ１０２、１０３によるＦＬＣＤパネル１５０の駆動、表示データの書き換え制御を行う。そしてステップＳ２１５でタイマユニット９０２をクリアし、次のステップＳ２１６でドライバコントローラ１９０側の１Ｈ動作を行った後にドライバコントローラから送られるＬＡＴＨＤ信号がハイレベルとなるのを待つ。そしてその後リターンする。
【０３０１】
ドライバコントローラ１９０より各ドライバへは、走査アドレスレジスタ５２７に設定された情報に基づいて行われるが、これはシステムコントローラ１６０よりのＤＳＴレジスタ５２８への書き込みが行われたことにより開始される。ＤＳＴレジスタ５２８への書き込みが行われると、タイマユニット９０２より出力されるＴＯＵＴ０に同期して新しい１Ｈ期間としてドライバ制御信号の送出を開始し、同時に１Ｈディレイバッファであるバッファ５２１又は５２２に格納された画像データがＵ−ＳＥＧドライバ１０２、Ｌ−ＳＥＧドライバ１０３に分割されて転送される。なお、この１Ｈ制御の詳細は後述する。
【０３０２】
これにより、通常アドレス描画が行われ、ＦＬＣＤ側の送られてきたラインの表示更新制御が行われることになる。
【０３０３】
一方、ステップＳ２１０の判断でアドレス範囲が同一アドレスであった場合にはステップＳ２１０よりステップＳ２２０に進み、受信したアドレス値を直前の走査アドレス値（ｐｒｅａｄｄ）としてｒｗ３に格納する。そしてステップＳ２２１でダミーアドレスを走査アドレス（ＣＳＡＤＳ）レジスタ５２７にセットする。続いてステップＳ２２２でタイマユニット９０２のコンペア割り込みビット（直前の走査アドレスの駆動開始タイミングとなるまで）を待つ。
【０３０４】
その後ステップＳ２２３でＤＳＴレジスタ５２８に書き込んで１Ｈをスタートさせ、図１０に示す構成によりＣＯＭドライバ１０４、セグメントドライバ１０２、１０３によるＦＬＣＤパネル１５０の駆動、表示データの書き換え制御を行う。そしてステップＳ２２４でタイマユニット９０２をクリアし、次のステップＳ２２５でドライバコントローラ１９０側の１Ｈ動作を行った後にＬＡＴＨＤ信号がハイレベルとなるのを待つ。
【０３０５】
ＬＡＴＨＤ信号がハイレベルとなるとステップＳ２２６でｒｗ３にセットしていた直前の走査アドレス値（ｐｒｅａｄｄ）を走査アドレス（ＣＳＡＤＳ）レジスタ５２９に格納する。そしてステップＳ２２７でタイマユニット９０２のコンペア割り込みビット（次の走査アドレスの駆動開始タイミングとなるまで）を待つ。その後ステップＳ２２８で１Ｈをスタートさせる。そしてステップＳ２２９でタイマユニット９０２をクリアし、次のステップＳ２３０でドライバコントローラ１９０側の１Ｈ動作を行った後にＬＡＴＨＤ信号がハイレベルとなるのを待つ。
【０３０６】
ＬＡＴＨＤ信号がハイレベルとなるとステップＳ２３１に進み、ＳＤＩを送出してセグメントデータの転送を開始してＦＬＣＤパネル１５０より次のラインの走査を開始する。そして、以下のステップＳ２３２〜ステップＳ２３６で上述したステップＳ２２１〜ステップＳ２２５と同様の処理を行い、その後ステップＳ２３７でｒｗ３にダミーアドレスをセットしてこれを直前の走査アドレス値（ｐｒｅａｄｄ）とする。そしてリターンする。
【０３０７】
これにより、同一アドレスのくり返し表示制御が可能となる。
【０３０８】
更に、ステップＳ２０８の判定で走査モードの変更が指示されていた場合にはステップＳ２０８よりステップＳ２４０に進み、受信したスキャンモード値をｒｗ２に格納する。そしてステップＳ２４１でダミーアドレスを走査アドレス（ＣＳＡＤＳ）レジスタ５２７にセットする。続いてステップＳ２４２でタイマユニット９０２のコンペア割り込みビット（ダミーアドレスの駆動開始タイミングとなるまで）を待つ。
【０３０９】
その後ステップＳ２４３でＤＳＴレジスタ５２８に書き込んで１Ｈをスタートさせ、図１０に示す構成によりＣＯＭドライバ１０４、セグメントドライバ１０２、１０３によるＦＬＣＤパネル１５０の駆動、表示データの書き換え制御を行う。そしてステップＳ２４４でＤＡＣＴ信号がローレベルとなるのを待ってステップＳ２４５に進み、ｒｗ５にＯＦＦをセットし、タイマを停止する。
【０３１０】
続いてステップＳ２４６でマスクした受信データの図３６に示すコモンスキャンアドレスを除く４ビットを調べ、スキャンコード部分の下２ビットが０であるか否かを調べる。下２ビットが０であればステップＳ２４７に進み、スキャンモードをここで指定されたスキャンコードとして走査モードを指示された走査モードとする。そして、ドライバコントローラ１９０の走査アドレス（ＣＳＡＤＳ）レジスタ５２７等を更新してリターンする。
【０３１１】
一方、ステップＳ２４６でスキャンコード部分の下２ビットが０でない場合にはステップＳ２４９に進む。この場合には、走査モードの指定が誤っていることが考えられるため、回復可能エラーアテンション（スキャンエラーアテンション）を選択し、ステップＳ２５０でＦＬＣＤインタフェース２に送信する。そして続くステップＳ２５１でｒｗ２に現在のスキャンモードをセットしてバッファポインタを更新してｒｗ４に格納してリターンする。その後通常の表示モードでの通常描画処理に移行することになる。
【０３１２】
更に、ステップＳ２０９でスキャンアドレスがアドレス範囲でなかった場合にはステップＳ２６０に進み、ダミーアドレスを走査アドレス（ＣＳＡＤＳ）レジスタ５２７にセットする。続いてステップＳ２６１でタイマユニット９０２のコンペア割り込みビット（ダミーアドレスの駆動開始タイミングとなるまで）を待つ。その後ステップＳ２６２でＤＳＴレジスタ５２８に書き込んで１Ｈをスタートさせ、図１０に示す構成によりＣＯＭドライバ１０４、セグメントドライバ１０２、１０３によるＦＬＣＤパネル１５０の駆動、表示データの書き換え制御を行う。そしてステップＳ２６３でＤＡＣＴ信号がローレベルとなるのを待ってステップＳ２６４に進み、ｒｗ５にＯＦＦをセットし、タイマを停止する。
【０３１３】
次にステップＳ２６５でアドレス範囲外のアテンションを選択する。そしてステップＳ２６６で同一のアテンションについてチェックし、ステップＳ２６７で同一アテンションがあるか否かを調べる。ここで。同一アテンションがある場合にはそのままリターンし、通常のスキャン停止モードに移行する。
【０３１４】
一方、ステップＳ２６７で同一のアテンションがなかった場合にはステップＳ２６８に進み、選択したアドレス範囲外のアテンションを送信し、ｒｗ４のバッファポインタを更新する。そして上述同様リターンする。
【０３１５】
また、上述したステップＳ２０４、２０５のループ処理において、ＦＬＣＤインタフェース２よりのＡＨＤＬ信号がハイレベルとなることなくタイムアウトとなった場合にはステップＳ２０５より図４２のステップＳ２７０に進み、ＢＵＳＹ信号をローレベルとし、続くステップＳ２７１でダミーアドレスを走査アドレス（ＣＳＡＤＳ）レジスタ５２７にセットする。ステップＳ２７２でタイマユニット９０２のコンペア割り込みビット（ダミーアドレスの駆動開始タイミングとなるまで）を待つ。
【０３１６】
その後ステップＳ２７３でＤＳＴレジスタ５２８に書き込んで１Ｈをスタートさせ、図１０に示す構成によりＣＯＭドライバ１０４、セグメントドライバ１０２、１０３によるＦＬＣＤパネル１５０の駆動、表示データの書き換え制御を行う。そしてステップＳ２７４でＤＡＣＴ信号がローレベルとなるのを待ってステップＳ２７５に進み、ｒｗ５にＯＦＦをセットし、タイマを停止する。
【０３１７】
続いてステップＳ２７６でＡＨＤＬのタイムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が０か否かを調べる。０であればステップＳ２７７に進み、回復可能エラーアテンション（ＡＨＤＬタイムアウトアテンション）を選択し、ステップＳ２７８でＦＬＣＤインタフェース２に送信する。そして、ステップＳ２８０に進む。
【０３１８】
ステップＳ２８０では、ＡＨＤＬのタイムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）を１つ加算し、ワークレジスタの１（ｒｗ１）をｄｉｓｐｍｏｄｅで設定される表示動作に、及びエラー状態をｅｒｒｓｔａｔとし、ワークレジスタの３（ｒｗ３）をダミーアドレスに、ワークレジスタの４（ｒｗ４）のバッファポインタを更新する。そして通常スキャン停止モードにリターンする。
【０３１９】
また、ステップＳ２７６でＡＨＤＬのタイムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が０でない場合にはステップＳ２７９に進み、ＡＨＤＬのタイムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が４０以下か否かを調べる。ＡＨＤＬのタイムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が４０以下の場合にはステップＳ２８０に進む。
【０３２０】
一方、ステップＳ２７９でＡＨＤＬのタイムアウトのリトライカウンタ（ａｈｄｌｒｅｔｒｙ）が４０以下でない場合にはステップＳ２８１に進み、回復可能アテンションを選択する。そしてステップＳ２８２で同一のアテンションがあるか否かを調べる。ここで。同一アテンションがない場合にはステップＳ２８３に進み、回復不可能アテンションを選択する。そしてステップＳ２８４でこれを送信する。
【０３２１】
続いてステップＳ２８７でエラーステータスにＡＨＤＬエラーをセットする。そして次にステップＳ２８８でＬＥＤ１０９を短い周期（０．５秒間隔）でブリンクさせ、ステップＳ２８０に進む。
【０３２２】
一方、ステップＳ２８２で同一アテンションがあった場合にはステップＳ２８５に進み、回復不可能アテンションを選択し、ステップＳ２８６でこのアテンションを送信することなく送信バッファの入れ換えを行う。そしてステップＳ２８７に進む。
【０３２３】
以上におけるＡＨＤＬのタイムアウト時間は、具体的にはＢＵＳＹ信号を立ち上げた後２５ｍｓとなっており、この時間が経過するとＢＵＳＹ信号を出力し、回復可能エラーアテンションを発行した後再びＢＵＳＹ信号をリセットしてハイレベルとし、再度のＡＨＤＬ信号の受信を監視することになる。そして、ＡＨＤＬ信号がきた場合にはＣｌｅａｒアテンション発行して以後正常動作に移行する。この状態遷移を図４４に示す。
【０３２４】
また、ＡＨＤＬタイムアウトが発生して回復可能エラーアテンションを発行した後、このリトライが規定の回数（４０回）に達した場合にはＦＬＣＤパネル１５０を走査しない寡黙モードに移行する。そして、Ｃｌｅａｒアテンション発行し、その後回復不可能アテンションを発行することになる。この状態遷移を図４５に示す。
【０３２５】
更に、アテンションがクリアされても、ＡＨＤＬを受け取るまではＢＵＳＹはローレベルに維持されており、２５ｍｓが経過した時点で新たなＡＨＤＬタイムアウトが発生したものとして扱っている。この際の状態遷移を図４６に示す。
【０３２６】
以上の様にして表示データの授受に関してはＦＬＣＤ３側の主導で行われており、以下に説明するＦＬＣＤパネルの温度により走査タイミングを補正して表示画質の高画質化を図ることを可能としている。
【０３２７】
以下、本実施例におけるＦＬＣＤパネル１５０における検知温度に従った走査タイミングの補正制御を説明する。本実施例におけるセグメントドライバ１０２及び１０３、ＣＯＭドライバ１０４による駆動波形の例を図４７に示す。この波形は、図１０に示すドライバコントローラ１９０よりのＣＷＦＤ０−３及びＳＷＦＤ０−３によって規定される波形であり、この波形は温度補償テーブルより出力される１Ｈコード及びタイマユニット９０２の発生する クロックタイミングにより１周期が決定され、液晶駆動電圧レギュレータ１８３の出力電圧Ｖ１、Ｖ５、Ｖ２、Ｖ３、Ｖ４及びＶＣにより波高値が決定される。
【０３２８】
この本実施例のＦＬＣＤパネル駆動波形の例を図４７に示す。図の走査選択信号がＣＯＭドライバ１０４の駆動信号波形を示し、情報信号がＳＥＧドライバ１０２、１０３の駆動波形を示している。ＶｏｐｃｏｄｅとＦＬＣＤパネル駆動電圧との関係は、以下に示すようなものとなる。
【０３２９】
【数１】
【０３３０】
Figure 0003673555
となる。
【０３３１】
以上の駆動波形を生成するＦＬＣＤパネルの駆動条件に対する温度特性の補償を、温度センサ１０５により検知されるＦＬＣＤパネル１５０近傍の温度信号に基づき、パネルに印加される駆動電圧（Ｖｏｐ）と駆動周期（１Ｈ）によって行なう。そして、すべての電気系のばらつきと、ＦＬＣＤパネル特性のばらつきとを吸収するため、画質調整トリマ１０７により温度信号が微調整される。
【０３３２】
なお、駆動波形電圧は、Ｖｃを中心に温度変化に伴い上下対称に電圧値が変化する様に構成している。この補償は図１０に示す構成により行う。
【０３３３】
図１０に示す温度補償テーブル９０１の例を図４８、図４９に示す。図４８は温度補償テーブル９０１に入力されるアナログ−デジタル変換回路９０４、９０５よりの入力ＡＤ値に対する出力１Ｈ時間及びＶｏｐ駆動電圧出力値を示しており、ＡＤ値が小さいほど温度が高くなっており、ＡＤ値０で略６０℃程度、１７５程度で略５℃程度となっている。本実施例では、６０℃以上に温度が上昇することが無い様に設計されており、テーブルは６０℃迄の補償データが備えられている。
【０３３４】
図４９は各環境温度におけるスタート時とスタートから十分な時間が経過して内部温度が飽和した時点とにおけるフレーム周波数の例である。
ここでフレーム周波数とは、本実施例における走査線１０２４本が書き換えられる時間の逆数である。
【０３３５】
次に、以上に概略を述べた温度補償の具体的な制御を図５０〜図５７を参照して以下に説明する。本実施例では、ユーザトリマ監視のインターバルは１Ｈに依存しない１００ｍｓ毎であり、ユーザトリマの値が直前の値に対して変化しない場合には処理を終了し、変化があった場合には温度補償を行う。また、ユーザトリマに変化が無い場合においても、３０秒毎に温度補償を行う。
【０３３６】
この温度補償ルーチンは、上述したステップＳ１３３又はステップＳ１６６の処理である。本実施例では、画質調整トリマ１０７よりトリマインタフェース１７４を介してシステムコントローラに入力されるアナログ調整信号Ｖｕをアナログ−デジタル変換器９０５で対応するデジタル信号（ＵＶＲ）に変換して取り込む必要があり、まずステップＳ３０１で、このアナログ−デジタル変換器９０５を入力する対象として指定する。
【０３３７】
そしてステップＳ３０２でアナログ−デジタル変換器９０５を起動する。そして、続くステップＳ３０３でリターンコードが０か否かを調べる。これは、ステップＳ３０２でアナログ−デジタル変換器９０５が起動されると、所定時間内にアナログ−デジタル変換が行われ、変換終了の旨の割り込みがなされ、この時にアナログ−デジタル変換が終了した場合にはリターンコードが０となっており、０でなければアナログ−デジタル変換のタイムアウトが発生していることになる。このため、ステップＳ３０３でリターンコードが０でない場合には後述する図５５に示すステップＳ３４５以下のアナログ−デジタル変換タイムアウト処理に移行する。
【０３３８】
一方、ステップＳ３０３でリターンコードが０の場合にはステップＳ３０４に進み、アナログ−デジタル変換器９０５の変換結果をユーザトリマＡＤ値を保持するｕｖｒレジスタにセットする。続いてステップＳ３０５で、温度補償タイミング用カウンタ（ｃｏｍｐｃ）を１つデクリメントする。そしてステップＳ３０６で温度補償タイミング用カウンタ（ｃｏｍｐｃ）が０か否かを調べる。温度補償タイミング用カウンタ（ｃｏｍｐｃ）が０でなければステップＳ３０７に進み、ステップＳ３０４でセットして読み込んだユーザトリマＡＤ値とｕｖｒｐｒｅｖに格納されている直前のユーザトリマＡＤ値とを比較し、両値が等しいか否かを調べる。両値が等しければユーザによる調整は行われなかったことになるため、図５１のステップＳ３１０に進む。
【０３３９】
ステップＳ３１０では、ユーザトリマ監視のインターバルである１００ｍｓを１Ｈで除算し、結果をユーザトリマ監視タイミング用描画カウンタ（ｌｉｎｃ）に格納してステップＳ３１１に進む．
そしてＡＨＤＬタイムアウトのカウンタ値をセットし，リターンコードに０をセットして当該処理を終了する。
【０３４０】
一方、ステップＳ３０６で温度補償タイミング用カウンタ（ｃｏｍｐｃ）が０である場合、又はステップＳ３０７で読み込んだユーザトリマＡＤ値と直前のユーザトリマＡＤ値とが異なっている場合には共にステップＳ３１５に進む。そしてステップＳ３１５でユーザトリマＡＤ値を保持するｕｖｒレジスタ値をｕｖｒｐｒｅｖに格納する。そして、続くステップＳ３１６で温度センサ１０５より検知温度を読み込むべく、アナログ−デジタル変換器９０４を入力する対象として指定する。
【０３４１】
そしてステップＳ３１７でアナログ−デジタル変換器９０４を起動する。そして、続くステップＳ３２０でリターンコードが０か否かを調べる。ステップＳ３２０でリターンコードが０でない場合には後述する図５５に示すステップＳ３４５以下のアナログ−デジタル変換タイムアウト処理に移行する。
【０３４２】
一方、ステップＳ３２０でリターンコードが０の場合にはステップＳ３２１に進み、検知したパネル近傍の温度が予め定めた温度の上限値以上か否かを調べる。上限値以上であれば図５６に示す温度上限ルーチン（ｃｏｍｐ ｈｔｍｐｅｒｒ）に移行する。
【０３４３】
また、ステップＳ３２２で、検知したパネル近傍の温度が予め定めた温度の上限値以下の場合にはステップＳ３２３に進み、検知したパネル近傍の温度が予め定めた温度の下限値以下か否かを調べる。下限値以下であれば図５７に示す温度下限ルーチン（ｃｏｍｐ ｌｔｍｐｅｒｒ）に移行する。
【０３４４】
更に、ステップＳ３２３で、検知したパネル近傍の温度が予め定めた温度の下限値以上の場合には図５３に示すステップＳ３２５に進む。ステップＳ３２５では、検知したパネル近傍の温度が予め定めた境界温度以上か否かを調べる。検知したパネル近傍の温度が予め定めた境界温度以上でない場合にはステップＳ３２６に進み、検知した温度領域が高温域か否かを調べる。検知した温度領域が高温域の場合にはステップＳ３３０に進む。
【０３４５】
一方、検知した温度領域が高温域でない場合にはステップＳ３２６よりステップＳ３２７に進み、波形変更ルーチンを実行する。続いてステップＳ３２８で高温域用境界温度を新たな境界温度とする。そして続くステップＳ３２９で高温域用温度補償テーブルを選択する。そしてステップＳ３３０に進む。ステップＳ３３０では、ユーザトリマＡＤ値を保持するｕｖｒレジスタ値を新たな測定温度として登録し、温度センサ１０５のＡＤ値と画質調整トリマ調整値を加えてａｄｖａｌｕｅに格納して図５４のステップＳ３３５に進む。
【０３４６】
一方、ステップＳ３２５で検知したパネル近傍の温度が予め定めた境界温度以上の場合にはステップＳ３３１に進み、検知した温度領域が低温域か否かを調べる。検知した温度領域が低温域の場合にはステップＳ３３０に進む。
【０３４７】
一方、検知した温度領域が低温域でない場合にはステップＳ３３１よりステップＳ３３２に進み、波形変更ルーチンを実行する。このルーチンでは、検知温度に対応した温度補償テーブル中の波形データテーブルを参照して駆動条件を設定し、波形を決定して温度に応じて波形を変更可能とし、リターンコードを０に設定する処理である。続いてステップＳ３３３で低温域用境界温度を新たな境界温度とする。そして続くステップＳ３２９で低温域用温度補償テーブルを選択する。そしてステップＳ３３０に進む。
【０３４８】
また、ステップＳ３３０よりステップＳ３３５に進むと、ステップＳ３３５で画質調整トリマ調整値を加えた温度センサ１０５のＡＤ値を記憶するａｄｖａｌｕｅの値に従って、温度補償テーブルのタイマユニット９０２に対する１ＨＣｏｄｅテーブルを読み出し、システムコントローラ１６０内のｃｌｋレジスタにセットする。続いてステップＳ３３６でこれを不図示の１６ビットタイマにセットする。続いてステップＳ３３７でこのｃｌｋレジスタをインクリメントしてタイマレジスタ９０２へセットする１ＨＣｏｄｅ（ｈｃｏｄｅ）として出力する。
【０３４９】
また、ステップＳ３３８で、画質調整トリマ調整値を加えた温度センサ１０５のＡＤ値を記憶するａｄｖａｌｕｅの値に従って、温度補償テーブルのドライバコントローラ１９０に対するＶｏｐＣｏｄｅテーブルを読み出す。続いてステップＳ３３９で読み出したＶｏｐＣｏｄｅをＶｏｐコントローラ１７３のデジタルアナログ変換器にセットする。
【０３５０】
また、ステップＳ３３９−２で温度補償タイミング用カウンタ（ｃｏｍｐｃ）に３００をセットしてステップＳ３４０に進む。
【０３５１】
そして次のステップＳ３４０で画質調整トリマ調整値を加えた温度センサ１０５のＡＤ値を記憶するａｄｖａｌｕｅの値をコードテーブルとしてｈｃｏｄｅ（１Ｈをホストに通知するためのコード）にセットする。そして続くステップＳ３４１でこのデータが直前の値と同じか否かを調べる。直前の値と同じである場合にはステップＳ３１０に進む。
【０３５２】
一方、ステップＳ３４１でｈｃｏｄｅが直前の値と同じでない場合にはステップＳ３４２に進み、１Ｈコード変化アテンションを選択する。そしてステップＳ３４３でこのアテンションをＦＬＣＤインタフェース２の送信する。そしてステップＳ３１０に進む。
【０３５３】
また、図５２のステップＳ３２２で温度センサ１０５の検知温度が予め定めた上限値以上であった場合には図５６に示すステップＳ３６０に進み、温度センサ１０５より検知温度を読み込むべく、アナログ−デジタル変換器９０４を入力する対象として指定する。そしてステップＳ３６１でアナログ−デジタル変換器９０４を起動する。そして、続くステップＳ３６２でリターンコードが０か否かを調べる。ステップＳ３６２でリターンコードが０でない場合には後述する図５５に示すステップＳ３４５以下のアナログ−デジタル変換タイムアウト処理に移行する。
【０３５４】
一方、ステップＳ３６２でリターンコードが０の場合にはステップＳ３６３に進み、再度読み込んだ結果温度センサ１０５の検知温度が予め定めた上限値以上か否かを調べる。上限値以上でない場合には図５２のステップＳ３２１に進む 。
【０３５５】
一方、ステップＳ３６３で検知温度が予め定めた上限値以上の場合には、温度センサであるサーミスタの断線であると判断してステップＳ３６４に進み、エラー状態を示すｅｒｒｓｔａｔにエラー状態をセットし、続くステップＳ３６５で自己診断結果コードｄｉａｇｎｏｓｉｓのサーミスタ断線エラービットを設定する。そしてステップＳ３６６でサーミスタ断線エラーアテンションを選択する。続いてステップＳ３７７でこのアテンションをＦＬＣＤインタフェース２に送信する。そして、ステップＳ３８８でＬＥＤ１０９をエラー状態を示す短い周期のブランキング状態に設定して当該処理を終了してリターンする。
【０３５６】
また、図５２のステップＳ３２３で温度センサ１０５の検知温度が予め定めた下限値以下であった場合には図５７に示すステップＳ３９０に進み、温度センサ１０５より検知温度を読み込むべく、アナログ−デジタル変換器９０４を入力する対象として指定する。そしてステップＳ３９１でアナログ−デジタル変換器９０４を起動する。そして、続くステップＳ３９２でリターンコードが０か否かを調べる。ステップＳ３９２でリターンコードが０でない場合には後述する図５５に示すステップＳ３４５以下のアナログ−デジタル変換タイムアウト処理に移行する。
【０３５７】
一方、ステップＳ３９２でリターンコードが０の場合にはステップＳ３９３に進み、再度読み込んだ結果温度センサ１０５の検知温度が予め定めた下限値以下か否かを調べる。下限値以下でない場合には図５２のステップＳ３２１に進む。
【０３５８】
一方、ステップＳ３９３で検知温度が予め定めた下限値以下の場合には、温度センサであるサーミスタの短絡であると判断してステップＳ３９４に進み、エラー状態を示すｅｒｒｓｔａｔにエラー状態をセットし、続くステップＳ３９５で自己診断結果コードｄｉａｇｎｏｓｉｓのサーミスタ短絡エラービットを設定する。そしてステップＳ３９６でサーミスタ短絡エラーアテンションを選択する。続いてステップＳ３９７でこのアテンションをＦＬＣＤインタフェース２に送信する。そして、ステップＳ３９８でＬＥＤ１０９をエラー状態を示す短い周期のブランキング状態に設定して当該処理を終了してリターンする。
【０３５９】
さらに、以上の各ステップでリターンコードが０でない場合には、アナログ−デジタル変換のタイムアウトであると判断して図５５に示すステップＳ３４５に進む。そしてステップＳ３４５でエラー状態を示すｅｒｒｓｔａｔにエラー状態をセットし、続くステップＳ３４６で自己診断結果コードｄｉａｇｎｏｓｉｓのＡＤ変換エラービットを設定する。そしてステップＳ３４７でＡＤ変換エラーアテンションを選択する。
【０３６０】
続いてステップＳ３４８でこのアテンションをＦＬＣＤインタフェース２に送信する。そして、ステップＳ３４９でＬＥＤ１０９をエラー状態を示す短い周期のブランキング状態に設定する。そしてステップＳ３５０でリターンコードをｆｆｆｆＨにセットして当該処理を終了してリターンする。
【０３６１】
上述した様に本実施例においては、ユーザトリマ監視のインターバルは１００ｍｓ毎であり、ユーザトリマの値が直前の値に対して変化しない場合には温度補償ルーチンを終了し、変化があった場合には温度補償を行う。また、ユーザトリマに変化が無い場合においても、３０秒毎に温度補償を行う。
【０３６２】
次に図５８を参照して図２９のパネル停止処理を説明する。ここでは、ドライバコントローラ１９０及びＣＯＭドライバ１０４の後処理を行ってＦＬＣＤパネル１５０の駆動を停止させる。
【０３６３】
まずステップＳ４０１でＳＤＩを送出してセグメントデータの転送を開始してＦＬＣＤパネル１５０より次のラインの走査を開始する。そして、ラインバッファをチェンジする。続いてステップＳ４０２でダミーアドレスを走査アドレス（ＣＳＡＤＳ）レジスタ５２７にセットする。次にステップＳ４０３でタイマユニット９０２のコンペア割り込みビット（走査アドレスの駆動開始タイミングとなるまで）を待つ。
【０３６４】
その後ステップＳ４０４でＤＳＴレジスタ５２８に書き込んで１Ｈをスタートさせ、図１０に示す構成によりＣＯＭドライバ１０４、セグメントドライバ１０２、１０３によるＦＬＣＤパネル１５０の駆動、表示データの書き換え制御を行う。そしてステップＳ４０５でＤＡＣＴ信号がローレベルとなるのを待ち、ＤＡＣＴ信号がローレベルとなるとステップＳ４０６でタイマユニット９０２をクリアしリターンする。
【０３６５】
続いて、図２７のステップＳ１３１その他の色彩スイッチルーチンの詳細を図５９を参照して以下に説明する。
【０３６６】
まずステップＳ４１０でトリマインタフェース１７４を起動して色彩調整を行うための色彩調整スイッチ（コントラストエンハンスメントスイッチ）１０８の設定値であるグレイコード（ＧｒａｙＣｏｄｅ）、即ちコントラストエンハンスメントスイッチの値（ｃｅｖａｌｕｅ）を取り込む。そしてステップＳ４１１でこの値が直前のコントラストエンハンスメントスイッチの値（ｃｅｖａｌｕｅ）と等しいか否かを調べる。直前の値と等しければ処理を終了してリターンする。
【０３６７】
一方、直前のコントラストエンハンスメントスイッチの値（ｃｅｖａｌｕｅ）と等しくない場合にはステップＳ４１１よりステップＳ４１２に進み、読み込んだ値に対してグレイ−バイナリ変換処理を行い、グレイコードを対応するバイナリコードに変換してこの値を新たなコントラストエンハンスメント値（ｃｅｃｏｄｅ）とする。そしてステップＳ４１４でＣＥｃｏｄｅ変化アテンションを選択し、これをＦＬＣＤインタフェース２に送信し、リターンする。
【０３６８】
以上の様にして、ＦＬＣＤ３よりＦＬＣＤインタフェース２にこの色彩調整スイッチ１０８の設定値（コントラストエンハンスメントスイッチ（ＣＥＳＷ）の値）を送ることができる。このＦＬＣＤ３における色彩調整スイッチ１０８の詳細構成を図６０に、コントラストエンハンスメントスイッチの値との関係を図６１に示す。
【０３６９】
図６０に示す様に本実施例においては、色彩調整スイッチ１０８は、３回路のスイッチであり、各スイッチのＯＮ／ＯＦＦ状態に従って８ポジションのグレーコードを発生し、トリマインタフェース１７４のプルアップ抵抗Ｒｐによりスイッチ回路開放状態でハイレベル、閉接状態でローレベルの出力となる様に構成されている。そして、各信号の状態は図６１に示す様になっており、ポジション０がもっとも階調の少ないＦＬＣＤパネル１５０の基本スペックである１６階調であり、以下階調が上がりポジション７では略３２Ｋ階調を指示する構成となっている。
【０３７０】
そして、このＣＥＳＷのグレイコードを受け取ったシステムコントローラ１６０がステップＳ４１３の処理で図６１に示すグレイコードをバイナリコードに変換してステップＳ４１５でＦＬＣＤインタフェース２に送ることになる。この送信処理の詳細は図１８において詳細に示した通りである。
【０３７１】
スイッチの値を受け取ったＦＬＣＤインタフェース２では、ルックアップテーブルで構成されているデガンマ回路３０９内のデガンマテーブルをＲＯＭ３０８を参照することで書換える。この結果、ＦＬＣＤパネル１５０の表示画像のコントラストを変更することになる。デガンマ回路３０９で補正されたホスト１よりの画像データは、２値化中間調処理回路３０５に出力され、２値化中間調処理回路３０５は、この画像データを誤差拡散法に基づいてＲＧＢ各８ビットからＲＧＢを各１ビットに２値化すると共に輝度の高低を示す２値信号を出力することになる。
【０３７２】
次に、図２０におけるステップＳ５７のパワーＯＦＦシーケンスの詳細を図６２を参照して以下に説明する。本実施例においては、パワーＯＦＦシーケンスが実行されるのは、以下の３つの場合がある。
１．ＳＷ電源１２０の電源がＯＦＦされ、ＳＷ電源１２０よりのＡＦＣ信号が付勢されて実行される場合（図６２の処理終了後ハードウエアリセットのエントリーポイントに戻る。）。
２．ＦＬＣＤインタフェース２よりのＲＥＳＥＴ信号が付勢されて実行される場合（図６２の処理終了後ＲＥＳＥＴ信号が消勢されるのを待ち、ＲＥＳＥＴ信号の消勢後ハードウエアリセットのエントリーポイントに戻る。）。
３．ＦＬＣＤインタフェース２よりのＰＯＷＥＲＯＮ信号が消勢されて実行される場合（この場合には図６２の処理終了後ＰＯＷＥＲＯＮ信が付勢されるのを待ち、ＰＯＷＥＲＯＮ信の付勢後ハードウエアリセットのエントリーポイントに戻る。）。
【０３７３】
パワーＯＦＦシーケンスでは、まずステップＳ４２０でドライバコントローラ１９０による走査である１Ｈが終了して、この１Ｈの終了を報知するＤＡＣＴ信号がくるのを待ち、続いてステップＳ４２１でバックライトコントローラ１７２に指示してＢＬＳＷをＯＦＦしてバックライトを消灯させる。そして続くステップＳ４２２〜ステップＳ４２４でＦＬＣＤパネル１５０にすべて黒を書き込む全黒消去処理を実行する。これは、ＦＬＣＤパネル１５０は表示データを記憶する構成であるため、この処理を行わなければ表示画面に従前の表示データが残ってしまうためである。
【０３７４】
具体的には、ステップＳ４２２でＣＯＭドライバ１０４及び両セグメントドライバ１０２、１０３を付勢し全出力がＶＣを選択する様にセットする。続くステップＳ４２３でセグメントドライバ１０２、１０３への情報信号を（１Ｈ×３０）の間暗を表示するための情報信号レベルであるＶ４に固定する。そしてステップＳ４２４で（１Ｈ×３０）の間Ｖｃ固定する。以上によりＦＬＣＤパネル１５０のすべての表示セグメントが全黒消去される。
【０３７５】
このため、続くステップＳ４２５でＤＲＶＳＷ信号をＯＦＦとして液晶駆動電圧の出力をオフする。その後２ｍｓ待ってステップＳ４２６に進み、各ドライバ回路の出力チャネル電源（ＶＥＥ）を付勢するＶＥＥＳＷ信号をＯＦＦとする。その後当該処理を終了してリターンする。
【０３７６】
このパワーＯＦＦシーケンスによる本実施例表示装置のパワーＯＦＦシーケンスのタイミングチャートを図６３に示す。図６３に示す例はＡＦＣ信号が消勢したＡＦＣ検知による割り込みルーチンよりの場合を例として示している。
【０３７７】
本実施例においては、ＦＬＣＤインタフェース２とＦＬＣＤ３とは、シリアル通信により各種制御データ等を通信しており、このために、ＦＬＣＤ３のシステムコントローラ１６０は以下の通信制御を行っている。
【０３７８】
通常描画中であるＮｏｒｍａｌモードにおいては、１Ｈ毎に内蔵するＲＡＭ１６２の受信バッファと送信バッファをポーリングしている。そして静止状態であるＳｔａｔｉｃモード、全黒消去中であるＳｌｅｅｐモード及び回復不可能エラー状態時等のＷａｉｔモードにおいては、シリアル通信送受信処理とバッファからの送信が終了する毎に受信バッファと送信バッファをポーリングする。
【０３７９】
はじめに受信バッファを確認し、新しい受信データがある場合には以下に説明する受信処理を行う。ついで、送信データバッファに送信データがある場合には送信処理を行う。
【０３８０】
以上の処理において、通常描画の場合において、ポーリングまではＦＬＣＤパネル１５０の駆動と同時に行うが、受信処理又は送信バッファからの送信処理を行う場合には、駆動を停止した後にこれらの対応する処理を行う。なお、電源ＯＮからＵｎｉｔＲｅａｄｙ Ａｔｔｅｎｔｉｏｎ発行までの間と、自己診断実施中は、送受信コマンドや受信したコマンドに対する処理は行わず、係る処理の終了後に行う。
【０３８１】
通信制御手順は上述した通りであるため、ここで再度の説明は行わないが、ＦＬＣＤ３の内部処理においては以下の様に動作する。
【０３８２】
即ち、コマンドを受信した場合には、ＦＬＣＤパネル１５０の駆動を停止し、受信したコマンドの処理とステータスの送信を行うことになるが、この際、送信したステータスは上述したフローチャートで示した様に次のコマンドを受信するまでの間ポインタを操作しないため、ステータスも次のコマンドを受信するまで保持されることになる。従って再送する必要が生じた場合にも特別の操作などを行わずに速やかに再送することができる。この間のＦＬＣＤ３の内部処理の状態を図６４に示す。
【０３８３】
また、アテンション発行を起動要因としてシリアル通信を行う場合においても、アテンション状態が、アテンション発行からアテンション状態を解消するコマンド（ＣｌｅａｒＡｔｔｎｔｉｏｎ）を受信するまで設定され、この間は特定コマンドのみに応答する。アテンション事象の詳細情報（ＡｔｔｅｎｔｉｏｎＩｎｆｏｒｍａｔｉｏｎ）はアテンションの間保持される。この間のＦＬＣＤ３の内部処理の状態を図６５に示す。
【０３８４】
更に、アテンション状態の間にコマンドを受信した場合には、受信したコマンドに対するステータスは、アテンション状態が解消された後に送信される。また、特定コマンドに対するＳｅｎｄｅｄＳｔａｔｕｓの保持は行われず、直前のものが更新されずに保持される様に制御する。この間のＦＬＣＤ３の内部処理の状態を図６６に示す。
【０３８５】
以上の送信イメージとステータス等の送信データバッファへのバッファリング制御を説明すると、本実施例のＦＬＣＤ３は、ステータス及びアテンションの送信に対し、送信データに加え、送信の優先順位と送信後の保持動作情報、及びアテンション事象の詳細情報（ＡｔｔｅｎｔｉｏｎＩｎｆｏｒｍａｔｉｏｎ）を含む送信イメージを設定する。そして、直前の送信が終了していない場合や、アテンションの終了していない場合は、優先順位に従いバッファリングを行い、送信が可能になった段階で送信及び保持動作を行う。
【０３８６】
以上の処理における本実施例の送信イメージの例を図６７に、送信イメージにおける優先順位の設定例を図６８に示す。
【０３８７】
また、本実施例においては、シリアル通信のコマンドによりＦＬＣＤ３のメモリ空間へのアクセスが可能であり、ＲＯＭ１６１のメモリ空間の読み出し／ＲＡＭ１６２のメモリ空間に対する読み書きが可能である。この際、通信によりアクセスできるメモリ空間をアクセス空間、ＲＯＭ１６１およびＲＡＭ１６２内の実際のアドレス空間を実アドレス空間と定義すると、本実施例においてはシリアル通信時における伝送量の減少化のためにメモリアクセスの写像化を行っており、通信によるアクセスでは実アドレス空間を認識することができない。そして、アクセス空間６４Ｋバイトは、１６Ｍバイトの実アドレス空間の任意のアドレスへ４Ｋバイト単位で写像される構成としている。
【０３８８】
この本実施例のＦＬＣＤ３のメモリアクセスの写像化を以下図６９を参照してに説明する。
【０３８９】
シリアル通信によるコマンドでの指定アドレス空間は１００１に示す１６ビットであり、この内の下位１２ビットを実アドレス空間の下位１２ビットとして使用し、残りの上位４ビットを属性テーブル１００２へのポインタとして用いている。本実施例では、属性テーブル１００２は全部で１６ワードの構成となっており、４ビットで指定可能となっている。
【０３９０】
この属性テーブル１００２は、１００３に示す様に実アドレス空間で４Ｋバイト単位に区切られたブロックを指定する１２ビットの実アドレス部分と、各ブロックの読み出し／書き込み属性を指定する４ビットの部分とより構成されている。
【０３９１】
以上の様に属性テーブルを用いて写像化を行っているため、少ない通信量でより大容量の実アドレス空間をアクセスでき、通信効率が向上する。
【０３９２】
以下、以上の制御を伴う本実施例の上述したシリアル通信処理を図７０〜図９７を参照して以下に説明する。まず、図７０〜図９５を参照して図３１のステップＳ１９０におけるＳＣ受信処理ルーチンを説明する。
【０３９３】
ＳＣ受信処理においては、まず図７０のステップＳ４３０で受信データがあるか否かを調べる。ここで、受信データがなければそのままリターンする。一方、受信データがある場合にはステップＳ４３０よりステップＳ４３１に進み、正常受信であったか否かを調べる。正常受信でなければステップＳ４３２に進み、エラー内容に従ってエラーステータスを選択し、続くステップＳ４３３で選択したエラーステータスのＦＬＣＤインタフェース２への送信処理を実行する。
【０３９４】
一方、ステップＳ４３１において、正常受信であった場合にはステップＳ４３４に進み、受信コマンドの上位４ビットを調べてコマンド種類を判別する。そしてステップＳ４３６でコマンドの要求に応じて以下の図７１〜図８２に示す処理のいずれか１つを実行する。その後処理を終了してリターンする。
【０３９５】
次に、ステップＳ４３６の受信コマンドに対応した処理を説明する。
【０３９６】
ステップＳ４３４で上位４ビットが（０ｘ）ｈの場合には図７１の処理を実行する。まずステップＳ４４０で残る下位４ビットを調べてさらにコマンド種類を判別して、ＳＣ受信処理ルーチン３においてコマンドの要求に応じた処理を実行してリターンする。このＳＣ受信処理３については後述する。
【０３９７】
ステップＳ４３４で上位４ビットが（１ｘ）ｈの場合には、図７２の処理を実行する。この場合にはＦＬＣＤ３の自己診断の指示であるため、まずステップＳ４４５で上述した図２１に示す自己診断ルーチンを実行する。そして、続くステップＳ４４６で自己診断の結果によりステータスを選択し、ステップＳ４４７でＦＬＣＤ２へ送信する。そして当該処理を終了してリターンする。
【０３９８】
ステップＳ４３４で上位４ビットが（２ｘ）ｈの場合には、図７３の処理を実行する。この場合にはホストのＩＤを通知するコマンドであるため、まずステップＳ４５０で受信したホストのＩＤが予め認められたものであるか否かを調べる。ここで、ホスト側（ＦＬＣＤインタフェース２側）より送られたホストのＩＤが予め認められたもの、即ち接続を許されたものである場合にはステップＳ４５１に進み、この送られてきたホストのＩＤを所定の記憶領域に格納する。そして続くステップＳ４５２で正常終了ステータスを選択して生成し、ステップＳ４５３で送信する。そして当該処理を終了する。
【０３９９】
一方、ステップＳ４５０でホストのＩＤが予め認められたものでない場合にはステップＳ４５０よりステップＳ４５４に進み、異常終了ステータス（定義外ホストＩＤ）を選択して生成し、ステップＳ４５３に進んでこれをＦＬＣＤインタフェース２に送信する。
【０４００】
ステップＳ４３４で上位４ビットが（３ｘ）ｈの場合には、図７４の処理を実行する。この場合にはＦＬＣＤ３の表示モードの切り換え指示であるため、ステップＳ４５５でまず遷移コードでコール先を判別し、ステップＳ４５６で上述した動作モードルーチンを実行する。そして、表示モードを通常表示、スタティク表示、およびスリーブの３モードの内より判別した表示モードに設定する。そして当該処理を終了してリターンする。
【０４０１】
ステップＳ４３４で上位４ビットが（４ｘ）ｈの場合には、図７５の処理を実行する。この場合にはＦＬＣＤ３をマルチ駆動モードに設定するコマンドであるため、まずステップＳ４６０でコマンドと共に送られてくるＭｕｌｔｉＶａｌｕｅを取り込んで格納する。そしてステップＳ４６１でマスクパターン１を表引きして格納し、続くステップＳ４６２でマスクパターン２を表引きして格納する。そしてステップＳ４６３で正常終了ステータスを選択して生成し、ステップＳ４６４で送信する。そして当該処理を終了する。
【０４０２】
一方、通常のユーザ使用状態である場合においては、ステップＳ４３４で上位４ビットが（４ｘ）ｈ以上であった場合には、図７６の処理に移行し、ステップＳ４６５で定義外コマンドを示すエラー終了を送出してリターンする。これは、（８ｘ）ｈ以上のコマンドはデバック用であり、一般ユーザにおけるアプリケーションプログラムによる使用状態時には、用いないものであるからである。
【０４０３】
ただし、不図示の保守モード（デバックモード）への設定時においては、（８ｘ）ｈ以上のコマンドであってもデバック様に用いる必要があり、係る場合には図７６に進む処理は行わず、図７７〜図８２に示す処理を実行可能に構成されている。以下、この保守モード時のＳＣ受信処理を説明する。この場合には以上の図７１〜ス７５の処理に加え、以下の各コマンド受信および対応処理を実行する。
【０４０４】
ステップＳ４３４で上位４ビットが（８ｘ）ｈの場合には、図７７の処理を実行する。この場合には、ＦＬＣＤ３のメモリ（ＲＡＭ１６２）に上位データを書き込むことを指示するＷｒｉｔｅＨｉｇｈｔＭｅｍｏｒｙコマンドである。このためまずステップＳ４７０で指示されたメモリの実アドレス空間が書き込み可能か否かを判断する。このコマンド実行の前提として、後述するＳｅｔＨＨ／ＭＨ／ＭＬ／ＬＬＡｄｏｒｒｅｓｓコマンドによってデータを書き込むべきメモリアドレスのセットが行われていることが必須であり、この先のアドレスセット時に受信した図６９に符号１００１で示すアドレスのうち、属性テーブル指定情報により指定された属性テーブルの書き込み可能か否かを指示するステータスビットを調べることにより行なう。
【０４０５】
書き込みが可能な場合にはステップＳ４７１に進み、セットされている実アドレス空間上のデータをいったんロードする。そしてステップＳ４７２で上位４ビットに受信データをセットし、ステップＳ４７３でセットされている実アドレス空間に再びこのデータを格納する。その後ステップＳ４７４で正常終了ステータスを選択し、ステップＳ４７５に進む。そしてステップＳ４７５でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４０６】
一方、ステップＳ４７０で属性を調べた結果、書き込む可能でない場合にはステップＳ４７６に進み、書込不能ステータスを選択し、ステップＳ４７５に進む。そしてステップＳ４７５でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４０７】
また、ステップＳ４３４で上位４ビットが（９ｘ）ｈの場合には、図７８の処理を実行する。この場合には、ＦＬＣＤ３のメモリ（ＲＡＭ１６２）に下位データを書き込むことを指示するＳｅｔＬｏｗＭｅｍｏｒｙコマンドであるため、まずステップＳ４８０でステップＳ４７０と同様にして指示されたメモリの実アドレス空間が書き込み可能か否かを判断する。
【０４０８】
書き込みが可能な場合にはステップＳ４８１に進み、セットされている実アドレス空間上のデータをいったんロードする。そしてステップＳ４８２で下位４ビットに受信データをセットし、ステップＳ４８３でセットされている実アドレス空間アドレス位置に再びこのデータを格納する。その後ステップＳ４８４で正常終了ステータスを選択し、ステップＳ４８５に進む。そしてステップＳ４８５でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４０９】
一方、ステップＳ４８０で属性を調べた結果、書き込む可能でない場合にはステップＳ４８６に進み、書込不能ステータスを選択し、ステップＳ４８５に進む。そしてステップＳ４８５でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４１０】
また、ステップＳ４３４で上位４ビットが（ａｘ）ｈの場合には、図７９の処理を実行する。この場合には、上述したデータの書き込みを含むＦＬＣＤ３のメモリアドレスのうちのアドレスビットの上位４ビット（Ａ１５−Ａ１２）をセットするコマンドであるため、まずステップＳ４９０で受信したコマンドのＯＰコードに含まれる４ビットの受信データを、アクセス空間アドレスの１５−１２ビットにセットして格納する。
【０４１１】
そしてこの場合には属性テーブルの指示であるためステップＳ４９１で実アドレス空間アドレスをロードし、実アドレス空間アドレスの２３−１２ビットをクリアする。続いてステップＳ４９３で受信データから属性テーブルを引き、続くステップＳ４９４で属性データの１５ー４ビットを実アドレス空間アドレスの２３−１２ビットに格納する。そして、属性データの読み出し書き込み属性を格納する。
【０４１２】
その後ステップＳ４９７で正常終了ステータスを選択し、ステップＳ４９８に進む。そしてステップＳ４９８でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４１３】
また、ステップＳ４３４で上位４ビットが（ｂｘ）ｈの場合には、図８０の処理を実行する。この場合には、上述したデータの書き込みを含むＦＬＣＤ３のメモリアドレスのうちのアドレスビットの中上位４ビット（Ａ１１−Ａ８）をセットするコマンドであるため、まずステップＳ５００で受信したコマンドのＯＰコードに含まれる４ビットの受信データを、アクセス空間アドレスの１１−８ビットにセットして格納する。
【０４１４】
そしてステップＳ５０１で実アドレス空間アドレスの１１−８ビットに受信データをセットして格納する。続いてステップＳ５０２で正常終了ステータスを選択し、ステップＳ５０３に進む。そしてステップＳ５０３でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４１５】
また、ステップＳ４３４で上位４ビットが（ｃｘ）ｈの場合には、図８１の処理を実行する。この場合には、上述したデータの書き込みを含むＦＬＣＤ３のメモリアドレスのうちのアドレスビットの中下位４ビット（Ａ７−Ａ４）をセットするコマンドであるため、まずステップＳ５０５で受信したコマンドのＯＰコードに含まれる４ビットの受信データを、アクセス空間アドレスの７−４ビットにセットして格納する。
【０４１６】
そしてステップＳ５０６で実アドレス空間アドレスの７−４ビットに受信データをセットして格納する。続いてステップＳ５０７で正常終了ステータスを選択し、ステップＳ５０８に進む。そしてステップＳ５０８でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４１７】
更に、ステップＳ４３４で上位４ビットが（ｄｘ）ｈの場合には、図８２の処理を実行する。この場合には、上述したデータの書き込みを含むＦＬＣＤ３のメモリアドレスのうちのアドレスビットの下位４ビット（Ａ３−Ａ０）をセットするコマンドであるため、まずステップＳ５１０で受信したコマンドのＯＰコードに含まれる４ビットの受信データを、アクセス空間アドレスの３−０ビットにセットして格納する。
【０４１８】
そしてステップＳ５１１で実アドレス空間アドレスの３−０ビットに受信データをセットして格納する。続いてステップＳ５１２で正常終了ステータスを選択し、ステップＳ５１３に進む。そしてステップＳ５１３でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４１９】
以上のアドレスセットコマンドにより図６９に示すアドレス写像化による実アドレス空間指定が実現し、上述したデータセットコマンドによりＦＬＣＤインタフェース２側で自由にＦＬＣＤ３のメモリの内容をアクセスすることができ、例えばこれを利用して容易にＦＬＣＤの制御プログラムを書き換えることも可能であり、制御プログラムのバージョンアップにも極めて容易に対処できる。
【０４２０】
また、以上の保守モード時のメモリ内容の読み出し処理については後述する。上述したステップＳ４３４で上位４ビットが（０ｘ）ｈでステップＳ４４１のＳＣ受信処理ルーチン３を実行する場合の詳細を説明する。この場合には、下位４ビットの値により図８３〜図９５の処理を実行することになる。以下、下位４ビットの値に従った説明を行う。
【０４２１】
ステップＳ４４０で下位４ビットが０で合計８ビットが（００）ｈの場合には、ＦＬＣＤ３のユニットのＩＤ要求コマンドであるため、図８３の処理に移行する。まずステップＳ５２０でＦＬＣＤ３のユニットＩＤをステータスに設定する。そしてステップＳ５２１でこのステータスをＦＬＣＤインタフェース２に送信し、当該処理を終了してリターンする。
【０４２２】
一方、ステップＳ４４０で下位４ビットが１で合計８ビットが（０１）ｈの場合には、ＦＬＣＤ３のユニットの１Ｈ要求コマンドであるため図８４の処理に移行する。そして、ステップＳ５２５でＦＬＣＤ３の現在の１ＨＣｏｄｅをステータスに設定する。そしてステップＳ５２６でこのステータスをＦＬＣＤインタフェース２に送信し、当該処理を終了してリターンする。
【０４２３】
一方、ステップＳ４４０で下位４ビットが２で合計８ビットが（０２）ｈの場合には、ＦＬＣＤ３のユニットを起動すると共に、ＢＵＳＹ信号を出力させることを要求するコマンドであるため図８５の処理に移行する。そして、ステップＳ５３０でＦＬＣＤ３の現在の動作モードが待機状態であるか否かを調べる。ここで、待機状態でなければステップＳ５３１に進み、動作モードを設定する。続いてステップＳ５３２で正常終了ステータスを選択し、ステップＳ５３３に進む。そしてステップＳ５３３でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４２４】
一方、ステップＳ５３０で現在の動作モードが待機状態である場合にはステップＳ５３４に進み、既にスタート状態であるエラー終了を設定し、ステップＳ５３３に進む。そしてステップＳ５３３でこの設定したステータスをＦＬＣＤインタフェース２に送信してリターンする。
【０４２５】
一方、ステップＳ４４０で下位４ビットが３で合計８ビットが（０３）ｈの場合には、アテンション情報の要求コマンドであるため図８６の処理に移行する。そして、ステップＳ５３５でＦＬＣＤ３の状態がアテンション状態であるか否かを調べる。現在アテンション状態であればステップＳ５３６に進み、アテンション情報を設定する。続いてステップＳ５３７でこの設定したアテンション情報をＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４２６】
一方、ステップＳ５３５で現在アテンション状態でない場合にはステップＳ５３８に進み、アテンション状態でないエラー終了を設定し、ステップＳ５３７でこの設定したステータスをＦＬＣＤインタフェース２に送信してリターンする。
【０４２７】
一方、ステップＳ４４０で下位４ビットが４で合計８ビットが（０４）ｈの場合には、アテンションステータスビットの要求コマンドであるため図８７の処理に移行する。そして、ステップＳ５４０でＦＬＣＤ３の状態がアテンション状態であるか否かを調べる。現在アテンション状態であればステップＳ５４１に進み、アテンションビットを設定する。続いてステップＳ５４２でこの設定したアテンションステータスビットをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４２８】
一方、ステップＳ５４０で現在アテンション状態でない場合にはステップＳ５４３に進み、アテンション状態でないエラー終了を設定し、ステップＳ５４２でこの設定したステータスをＦＬＣＤインタフェース２に送信してリターンする。
【０４２９】
一方、ステップＳ４４０で下位４ビットが５で合計８ビットが（０５）ｈの場合には、ＦＬＣＤ３の表示モード（通常表示モード、スタティクモード、スリープモード）を要求するコマンドであるため図８８の処理に移行する。そして、ステップＳ５４５でＦＬＣＤ３の現在の表示モードが上述したいずれの表示モードであるかをステータスに設定する。そしてステップＳ５４６でこのステータスをＦＬＣＤインタフェース２に送信し、当該処理を終了してリターンする。
【０４３０】
一方、ステップＳ４４０で下位４ビットが６で合計８ビットが（０６）ｈの場合には、コマンドに対するステータスを要求するコマンドであるため図８９の処理に移行する。そして、ステップＳ５５０でＦＬＣＤ３の状態がコマンド保持状態であるか否かを調べる。現在コマンド保持状態であればステップＳ５５１に進み、保持しているコマンドをステータスに設定する。続いてステップＳ５５２でこの設定したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４３１】
一方、ステップＳ５５０で現在コマンド保持状態でない場合にはステップＳ５５３に進み、ステータスを設定してステップＳ５５２に進む。そしてこのステップＳ５５２で設定したエラーステータスをＦＬＣＤインタフェース２に送信してリターンする。
【０４３２】
一方、ステップＳ４４０で下位４ビットが８で合計８ビットが（０８）ｈの場合、および下位４ビットが９で合計８ビットが（０９）ｈの場合には、ＦＬＣＤ３のメモリの上位４ビットの内容をＦＬＣＤインタフェース２側で読み出すコマンドである。これは、上述した上位４ビットが８〜ｄの場合と同様にデバック用のコマンドである。
【０４３３】
ステップＳ４４０で下位４ビットが８で合計８ビットが（０８）ｈの場合には、ＦＬＣＤ３のメモリの上位４ビットの内容を読み込むコマンドであり図９０の処理に移行する。ステップＳ５５５で指示されたメモリの実アドレス空間が読み出し可能か否かを判断する。このコマンド実行の前提として後述するＳｅｔＨＨ／ＭＨ／ＭＬ／ＬＬＡｄｏｒｒｅｓｓコマンドによるデータを書き込むべきメモリアドレスのセットが行われていることが必須であり、この先のアドレスセット時に受信した図６９に符号１００１で示すアドレスのうち、コマンド中の属性テーブル指定情報により指定された属性テーブルの読み出し可能か否かを指示するステータスビットを調べることにより行なう。
【０４３４】
読み出しが可能な場合にはステップＳ５５６に進み、セットされている実アドレス空間上のデータをロードする。そしてステップＳ５５７で上位４ビットをステータスに設定する。続いてステップＳ５５８でこの設定したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４３５】
一方、ステップＳ５５５で属性を調べた結果、読み出し可能でない場合にはステップＳ５５９に進み、読み出し不能ステータスを選択し、ステップＳ５５８でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４３６】
また、ステップＳ４４０で下位４ビットが９で合計８ビットが（０９）ｈの場合には、ＦＬＣＤ３のメモリの下位４ビットの内容を読み込むコマンドであり図９１の処理に移行する。ステップＳ５６０で指示されたメモリの実アドレス空間が読み出し可能か否かを判断する。このコマンド実行の前提として後述するＳｅｔＨＨ／ＭＨ／ＭＬ／ＬＬＡｄｏｒｒｅｓｓコマンドによるデータを書き込むべきメモリアドレスのセットが行われていることが必須であり、この先のアドレスセット時に受信した図６９に符号１００１で示すアドレスのうち、コマンド中の属性テーブル指定情報により指定された属性テーブルの読み出し可能か否かを指示するステータスビットを調べることにより行なう。
【０４３７】
読み出しが可能な場合にはステップＳ５６１に進み、セットされている実アドレス空間上のデータをロードする。そしてステップＳ５６２で下位４ビットをステータスに設定する。続いてステップＳ５６３でこの設定したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４３８】
一方、ステップＳ５６０で属性を調べた結果、読み出し可能でない場合にはステップＳ５６４に進み、読み出し不能ステータスを選択し、ステップＳ５６３でこの選択したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４３９】
一方、ステップＳ４４０で下位４ビットがａで合計８ビットが（０ａ）ｈの場合には、アテンション状態のクリアコマンドであるため図９２の処理に移行する。そして、ステップＳ５６５でＦＬＣＤ３の状態がアテンション状態であるか否かを調べる。現在アテンション状態であればステップＳ５６６に進み、アテンション状態をクリアして終了ステータスを設定する。続いてステップＳ５６７でこの設定したアテンション終了ステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４４０】
一方、ステップＳ５６５で現在アテンション状態でない場合にはステップＳ５６８に進み、アテンション状態でないエラー終了を設定し、ステップＳ５６７でこの設定したステータスをＦＬＣＤインタフェース２に送信してリターンする。
【０４４１】
一方、ステップＳ４４０で下位４ビットがｂで合計８ビットが（０ｂ）ｈの場合には、ＦＬＣＤのコントラストエンハンスメント送信要求コマンドであるため図９３の処理に移行する。そして、ステップＳ５７０でＦＬＣＤ３のＣＥ（ＧｒａｙＣｏｄｅ）をバイナリコードに変換する。この詳細は上述した。そしてステップＳ５７１でこのバイナリ情報に変換したコントラストエンハンスメントをステータスに設定する。続いてステップＳ５７２でこの設定したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４４２】
一方、ステップＳ４４０で下位４ビットがｃで合計８ビットが（０ｃ）ｈの場合には、ＦＬＣＤのマルチ駆動モード（走査モード）の取得要求コマンドであるため図９４の処理に移行する。そして、ステップＳ５７５でＦＬＣＤ３の走査モードを示すＭｕｌｔｉＶａｌｕｅをステータスに設定する。続いてステップＳ５７６でこの設定したステータスをＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４４３】
一方、ステップＳ４４０で下位４ビットが以上に説明したコード以外の場合（７ｈ、０ｄｈ、０ｅ、０ｆｈ）には図９５の処理に移行する。そして、ステップＳ５８０で定義外コマンドのエラー終了を設定する。続いてステップＳ５８１でこの設定したエラー終了をＦＬＣＤインタフェース２に送信する。そして当該処理を終了してリターンする。
【０４４４】
次に以上の説明中のＦＬＣＤインタフェース２への送信処理を図９６を参照して詳細に説明する。
まず、ステップＳ６５１で送信のためのハードウエアバッファであるＳＣＩバッファが空か否かを調べる。ＳＣＩバッファが空でない場合にはステップＳ６６０に進み、送信バッファをサーチし、図６８に示す優先順位の高いものの次の位置を探す。そして続くステップＳ６６１で挿入位置にデータをセットする。そしてステップＳ６６２でＳＣＩバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）を更新してリターンする。
【０４４５】
一方、ＳＣＩバッファが空の場合にはステップＳ６５２に進み、送信情報が図６８に示す優先順位のレベル３より低いものであるか否かを調べる。ここで、優先順位がレベル３より高い場合にはステップＳ６５３に進み、アテンション状態か否かを調べる。アテンション状態であればステップＳ６６０に、アテンション状態でなければステップＳ６５４に進む。
【０４４６】
一方、優先順位がレベル３より低い場合にはステップＳ６５４に進む。ステップＳ６５４では、ＳＣＩバッファが空か否かを調べる。ＳＣＩバッファが空でな場合にはステップＳ６６０に進む。
一方、ステップＳ６５４でＳＣＩバッファが空の場合にはステップＳ６５５に進み、システムコントローラ１６０はＳＣＩバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）で送信が指示されているデータをＦＬＣＤインタフェース２に送信する。続いてステップＳ６５６で現在のホールド状態更新処理（ホールド状態のクリア処理）を実行してホールド状態を更新し、ステップＳ６５７で送信バッファを更新する。そしてステップＳ６５８でＳＣＩバッファのバッファポインタ（ｂｕｆｆｐｏｉｎｔｅｒ）を更新してリターンする。
【０４４７】
以上の処理におけるステップＳ６５６のホールド状態更新処理の詳細を図９７のフローチャートを参照して以下に説明する。
【０４４８】
まずステップＳ６００で保持しているクリアコードにより以下に示す各ルーチンを選択して処理を実行する。即ち、クリアコードが０であった場合にはステップＳ６０１で何もする必要が無いためそのままリターンする。
【０４４９】
一方、クリアコードが２である場合にはアテンションビットのクリアであるのでステップＳ６０５よりステップＳ６０６に進み、送信済みステータス／アテンションの保持状態であるｈｏｌｄｓｔａｔのアテンションビットをクリアして当該処理を終了してリターンする。
【０４５０】
また、クリアコードが３の場合にはアテンションのホールドであるため、ステップＳ６１０よりステップＳ６１１に進み、送信済みのアテンションイメージを送信済みのアテンションイメージｓｅｎｄｅｄｓｔｔｅｎに設定する。続いてステップＳ６１２で送信済みステータス／アテンションの保持状態であるｈｏｌｄｓｔａｔのアテンションビットをセットしてリターンし、当該処理を終了する。
【０４５１】
さらに、クリアコードが４である場合にはステータスクリアであるためステップＳ６１５よりステップＳ６１６に進み送信済みステータス／アテンションの保持状態であるｈｏｌｄｓｔａｔのステータスビットをクリアしてリターンし、当該処理を終了する。
【０４５２】
一方、クリアコードが５の場合にはステータスのホールドであるため、ステップＳ６２０よりステップＳ６２１に進み、送信済みのステータスイメージを送信済みのステータスイメージｓｅｎｄｅｄａｔａｔに設定する。続いてステップＳ６２２で送信済みステータス／アテンションの保持状態であるｈｏｌｄｓｔａｔのステータスビットをセットしてリターンし、当該処理を終了する。
【０４５３】
更にまた、クリアコードが以上の値以外であった場合にはエラーであるためステップＳ６２５よりステップＳ６２６に進み、エラーであるとしても何もせずにリターンする。
【０４５４】
以上説明した様に本実施例によれば、情報処理システム（或いは装置）では、情報の視覚的表現機能を実現する手段としてＣＲＴと比較して極端に薄くできる強誘電性液晶（Ferroelectric Liquid Crystal）の液晶セルを用いた表示器（ＦＬＣＤ）が、表示内容を記憶する特性を有することに鑑みて、ホスト側と互いの状態を確認するなどのインテリジェンス機能を有しており、システムの立ち上げ時および立ち下げ時に表示内容が見に難くならない様にホスト側の状態にかかわらず自動的に、最適の状態とすることができ、従来の表示装置と比較しても違和感なく使用することができると共に、表示装置側の状態をＬＥＤの表示態様を変えて容易に認識可能に構成しており、適切な対応が可能となる。
【０４５５】
また、ＦＬＣＤはその温度に依存して表示速度が微妙に変化する（温度が高くなるとその速度は早くなる）事に鑑み、データの転送周期もそれに応じて変更する事により、より表示画質の向上が図れる。
【０４５６】
更に、ＦＬＣＤへの表示画像データの転送以外のコミニュケーションはシリアル通信を用いて行うため、ＦＬＣＤへの表示画像データの転送が犠牲にならず、表示画質がそこなわれることも防止できる。
【０４５７】
また、本実施例におけるＦＬＣＤインタフェース２とＦＬＣＤ３との間は、画像データ専用のバス３１０と、コマンド及びアテンションのやり取りを行うシリアル通信線３１１の２つのインタフェースを設ける例を説明した。しかし、実際は、これらのインタフェースを１本のケーブル内に納めて接続しているので、ユーザにとっては、あたかも１つのインタフェースを介してデータの授受が行われているように見え、配線の混乱は避けるようにしている。そしてこのケーブルが外れた場合にもこれを容易に認識することができ、ホスト側よりの表示装置側に対する表示データがこなくなった場合にも、表示内容が乱れた状態となってしまうようなことを防ぐことができる。
【０４５８】
尚、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用しても良い。また、本発明はシステム或いは装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。
【０４５９】
【発明の効果】
以上説明した様に本発明によれば、画像表示情報を受け取って画面表示する表示装置より入力される画像情報の画像処理の仕様を設定可能とすることにより、表示装置の表示画像を確認しながら表示画像の表示仕様を変更することが可能な表示システム及び表示システムにおける表示制御方法を提供することができる。
【０４６０】
【図面の簡単な説明】
【図１】本発明に係る一実施例における情報処理システムのブロック構成図である。
【図２】本実施例のシステムにおける画像の表示に関するデータの流れの概念を示す図である。
【図３】本実施例におけるＦＬＣＤインタフェースの具体的なブロック構成を示す図である。
【図４】本実施例におけるＦＬＣＤのブロック構成図である。
【図５】本実施例の表示装置の外観を示す図である。
【図６】本実施例表示装置のホスト側との接続部分を示す図である。
【図７】図２に示すＦＮＸコントローラの詳細構成を示す図である。
【図８】図７における画像データの入出力に関する部分の詳細構成を示す図である。
【図９】図２に示すスイッチング電源１２０の詳細構成を示す図である。
【図１０】本実施例表示装置における温度補償にかかる部分の構成を示す図である。
【図１１】本実施例におけるＦＬＣＤインタフェース内のＣＰＵの動作中のフラグの推移を示す図である。
【図１２】本実施例におけるＦＬＣＤインタフェース内のＣＰＵのメイン処理ルーチンを示すフローチャートである。
【図１３】本実施例におけるＦＬＣＤインタフェース内のフレームメモリ制御回路からデータ転送要求信号を受けたときに起動する割り込みルーチンのフローチャートである。
【図１４】本実施例におけるフレームメモリ制御回路からの量子化完了通知を受けた場合に起動する処理を示すフローチャートである。
【図１５】本実施例におけるフレームメモリ制御回路から、ＦＬＣＤへの転送完了通知を受けた場合の起動する処理を示すフローチャートである。
【図１６】本実施例におけるＦＬＣＤインタフェースからＦＬＣＤへ送出されるコマンドの一覧を示す図である。
【図１７】本実施例におけるＦＬＣＤインタフェースとＦＬＣＤとのコミュニケーションのシーケンスの一例を示す図である。
【図１８】本実施例におけるＦＬＣＤインタフェースとＦＬＣＤとのコミュニケーションのシーケンスの一例を示す図である。
【図１９】本実施例におけるＦＬＣＤインタフェースとＦＬＣＤとのコミュニケーションのシーケンスの一例を示す図である。
【図２０】本実施例のＦＬＣＤの電源投入後又はリセット状態時における動作開始時の基本処理を示すフローチャートである。
【図２１】本実施例における自己診断ルーチンの詳細を示すフローチャートである
【図２２】本実施例におけるＡＦＣ信号のチェックルーチンの詳細をを示すフローチャートである。
【図２３】図２１におけるＲＯＭのチェック処理の詳細を示すフローチャートである。
【図２４】図２１におけるＲＡＭのチェック処理の詳細を示すフローチャートである。
【図２５】図２１におけるＲＡＭのチェック処理の詳細を示すフローチャートである。
【図２６】図２０におけるパワーＯＮウエイト処理の詳細を示すフローチャートである。
【図２７】図２６におけるパワーＯＮシーケンス処理の詳細を示すフローチャートである。
【図２８】本実施例におけるＦＬＣＤ３のパワーＯＮ時の一連の動作における信号のタイミングチャートである。
【図２９】本実施例における図２０に示す動作選択処理の詳細を示すフローチャートである。
【図３０】本実施例における図２０に示す動作選択処理の詳細を示すフローチャートである。
【図３１】本実施例における図２０に示す動作選択処理の詳細を示すフローチャートである。
【図３２】本実施例におけるＦＬＣＤの各動作モードにおける画面表示、バックライト及びＬＥＤの駆動状態の例を示す図である。
【図３３】本実施例におけるＦＬＣＤパネルの画像データ表示位置を説明するための図である。
【図３４】本実施例における表示データの転送タイミングを説明するための図である。
【図３５】図３４に示すタイミングチャートに従って、ＦＬＣＤインタフェースより送られる実際のデータフォーマットを示す図である。
【図３６】本実施例のスキャンアドレスとスキャンコード転送タイミングを説明するための図である。
【図３７】本実施例における図３０に示す通常描画処理の詳細を示すフローチャートである。
【図３８】本実施例における図３０に示す通常描画処理の詳細を示すフローチャートである。
【図３９】本実施例における図３０に示す通常描画処理の詳細を示すフローチャートである。
【図４０】本実施例における図３０に示す通常描画処理の詳細を示すフローチャートである。
【図４１】本実施例における図３０に示す通常描画処理の詳細を示すフローチャートである。
【図４２】本実施例における図３０に示す通常描画処理の詳細を示すフローチャートである。
【図４３】本実施例における図３０に示す通常描画処理の詳細を示すフローチャートである。
【図４４】本実施例におけるＡＨＤＬのタイムアウト発生時のリトライで正常復帰した場合の状態遷移を示す図である。
【図４５】本実施例におけるＡＨＤＬタイムアウトが発生して回復可能エラーアテンションを発行した後、このリトライが規定の回数（４０回）に達した場合の状態遷移を示す図である。
【図４６】本実施例におけるＡＨＤＬのタイムアウト発生時にアテンションがクリアされても、ＡＨＤＬを受け取れない場合の状態遷移を示す図である。
【図４７】本実施例のＦＬＣＤパネル駆動波形の例を示す図である。
【図４８】本実施例における温度補償テーブルの例を示す図である。
【図４９】本実施例におけるスタート時フレーム周波数と内部温度が充分に飽和した状態におけるフレーム周波数の例を示す図である。
【図５０】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５１】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５２】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５３】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５４】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５５】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５６】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５７】本実施例における温度補償ルーチンの詳細を示すフローチャートである。
【図５８】本実施例におけるパネル停止処理の詳細を示すフローチャートである。
【図５９】本実施例における色彩スイッチルーチンの詳細を示すフローチャートである。
【図６０】本実施例における図７に示す色彩調整スイッチ及びトリマインタフェースの色彩調整スイッチに対応する部分の詳細構成を示す図である。
【図６１】本実施例における色彩調整スイッチよりの設定状態とグレイコードとの関係を示す図である。
【図６２】本実施例のパワーＯＦＦシーケンスの詳細を示すフローチャートである。
【図６３】本実施例におけるパワーＯＦＦシーケンスによるパワーＯＦＦシーケンスのタイミングチャートである。
【図６４】本実施例のＦＬＣＤがシリアル通信でコマンドを受信した場合の内部処理の状態を示す図である。
【図６５】本実施例のＦＬＣＤがアテンション発行を起動要因としてシリアル通信を行う場合の内部処理の状態を示す図である。
【図６６】本実施例のＦＬＣＤがアテンション発行を起動要因としてシリアル通信を行う場合において、アテンション状態の間にコマンドを受信した場合の内部処理の状態を示す図である。
【図６７】本実施例のシリアル通信で用いる送信イメージの例を示す図である。
【図６８】本実施例のシリアル通信で用いる送信データバッファを用いた送信の優先順位の設定例を示す図である。
【図６９】本実施例のＦＬＣＤのメモリアクセス時のアドレス空間を説明するための図である。
【図７０】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７１】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７２】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７３】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７４】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７５】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７６】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７７】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７８】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図７９】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８０】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８１】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８２】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８３】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８４】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８５】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８６】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８７】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８８】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図８９】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図９０】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図９１】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図９２】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図９３】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図９４】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図９５】本実施例のシリアル通信処理におけるＳＣ受信処理を示すフローチャートである。
【図９６】本実施例のＦＬＣＤインタフェースへの送信処理を示すフローチャートである。
【図９７】本実施例のホールド状態更新処理の詳細を示すフローチャートである。
【符号の説明】
１ ホスト
２ ＦＬＣＤインタフェース
３ ＦＬＣＤ
４ パネルコントローラ
５ ＦＬＣパネル
１２ ケーブル側のコネクタ
１３ 固定ねじ
１５ 受けコネクタ
１０１ ＮＦＸコントローラ
１０２ Ｕ−ＳＥＧドライバ
１０３ Ｌ−ＳＥＧドライバ
１０４ ＣＯＭドライバ
１０５ 温度センサ
１０６ 輝度調整トリマ
１０６ 画質調整トリマ
１０８ 色彩調整スイッチ
１０９ ＬＥＤ
１２０ スイッチング電源
１２１ 一般商用電源
１２２ 電源スイッチ
１２３ ノイズフィルタ
１２６ スイッチングレギュレータ用制御回路
１２４ スイッチング回路
１２７ ５端子レギュレータ
１２８ ＋５Ｖ電源回路
１２９ バックライト駆動用の電源回路
１３０ インバータ
１３１〜１３３ 蛍光ランプ（熱陰極蛍光ランプ）
１５０ ＦＬＣパネル
１６０ システムコントローラ
１６１ ＲＯＭ
１６２ ＲＡＭ
１６５ ＡＦＣ検知回路
１７１ 温度インタフェース
１７２ バックライトコントローラ
１７３ ＶＯＰコントローラ
１７４ トリマインタフェース
１８１ 電源スイッチコントローラ
１８２ 液晶駆動電源スイッチ
１８３ 液晶駆動電圧レギュレータ
３００ ＣＰＵ
３０１ ＶＲＡＭ
３０２ ＳＶＧＡチップ
３０３ 書換え検出／フラグ生成回路
３０４ ラインアドレス生成回路
３０５ ２値化中間調処理回路
３０６ フレームメモリ
３０７ フレームメモリ制御回路
３０８ ＲＯＭ
３１０ データ転送バス
３１１ シリアル通信線
５２１、５２２ バッファ
５２３ 入力側スイッチ
５２４ 出力側スイッチ
５２５ タイミングコントローラ
５２６ 受信アドレスレジスタ
５２７ 走査アドレスレジスタ
５２８ ＤＳＴレジスタ
５３１ Ｕ−ＳＥＧラッチ回路
５３２ Ｕ−ＳＥＧメモリ
５３３、５３６、５４３ ドライバ回路
５３７ Ｌ−ＳＥＧメモリ
５３８ Ｌ−ＳＥＧラッチ回路
５４１ アドレスメモリ１
５４２ アドレスメモリ２
９０１ 温度補償テーブル
９０２ タイマユニット
９０４、９０５ アナログ−デジタル変換器

Claims (13)

  1. 表示情報を供給する表示情報供給装置に接続され、該表示情報供給装置よりの表示情報を受け取り、所定の画像処理を施して表示画像情報を出力する表示制御装置と、該表示制御装置よりの表示画像情報を表示する表示装置とより構成される表示システムであって、
    前記表示装置に、前記表示制御装置との間で通信を行う第１の通信手段と、前記第１の通信手段を介して受け取った前記画像制御装置よりの表示画像情報を画面表示する表示手段と、前記表示手段での表示条件を設定する設定スイッチと、前記設定スイッチの設定状況を前記第１の通信手段を介して前記表示制御装置に送信する設定状況送信手段とを備え、
    前記表示制御装置に、前記表示情報供給装置よりの表示情報を受け取る受け取り手段と、前記表示装置との間で通信を行う第２の通信手段と、前記表示装置が有する前記設定スイッチの設定状況を前記第２の通信手段を介して受け取る設定状況受信手段と、前記設定状況受信手段で受信した設定状況に従って前記表示情報供給装置よりの表示情報に画像処理を施して表示画像情報を生成する画像生成手段とを備え、
    前記表示制御装置による画像処理を前記表示装置の設定スイッチにより制御可能とすることを特徴とする表示システム。
  2. 前記表示装置は、画像の表示状態を保持する機能を有することを特徴とする請求項１記載の表示システム。
  3. 前記表示装置は、強誘電性液晶表示画面を有することを特徴とする請求項２記載の表示システム。
  4. 前記表示制御装置の画像生成手段は、前記表示情報供給装置よりの表示情報が多値画像情報である場合には、該表示情報をデガンマするデガンマ手段と、該デガンマ手段よりの情報に２値化中間調処理を施す２値化中間調処理手段とを備え、前記両手段により多階調表示が可能な表示画像情報を生成することを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示システム。
  5. 前記表示制御装置の画像生成手段のデガンマ手段は、複数のデガンマテーブルを備え、前記表示装置よりの設定スイッチ設定状況に対応したテーブルを選択して前記２値化中間調処理手段に出力することにより、前記表示装置の表示画像のコントラスト補正可能とすることを特徴とする請求項４記載の表示システム。
  6. 前記表示制御装置の前記画像生成手段は、前記選択したデガンマテーブルにより多値表示情報に面積階調による２値化中間調処理を施すことを特徴とする請求項５記載の表示システム。
  7. 表示情報を供給する表示情報供給装置に接続され、該表示情報供給装置よりの表示情報を受け取り、所定の画像処理を施して表示画像情報を出力する表示制御装置と、該表示制御装置よりの表示画像情報を表示する表示装置とより構成される表示システムにおける表示制御方法であって、
    前記表示装置に、表示手段での表示条件を設定する設定スイッチを備え、前記設定スイッチの設定状況を前記表示制御装置に送信し、前記表示制御装置は前記表示装置が有する前記設定スイッチの受信した設定状況に従って前記表示情報供給装置よりの表示情報に画像処理を施して表示画像情報を生成することにより、前記表示制御装置による画像処理を前記表示装置の設定スイッチにより制御可能とすることを特徴とする表示システムにおける表示制御方法。
  8. 前記表示装置は、画像の表示状態を保持する機能を有する強誘電性液晶表示画面を有することを特徴とする請求項第７項に記載の表示システムにおける表示制御方法。
  9. 前記表示制御装置は、前記表示情報供給装置よりの表示情報が多値画像情報である場合には、該表示情報をデガンマし、該デガンマ情報に２値化中間調処理を施すことにより多階調表示が可能な表示画像情報を生成することを特徴とする請求項７または８のいずれかに記載の表示システムにおける表示制御方法。
  10. 前記表示制御装置は、複数のデガンマテーブルを備え、前記表示装置よりの設定スイッチ設定状況に対応したテーブルを選択し、その後２値化中間調処理を行うことにより前記表示装置の表示画像のコントラスト補正可能とすることを特徴とする請求項９記載の表示システムにおける表示制御方法。
  11. 表示画像情報を出力する表示制御装置よりの表示画像情報を表示する表示装置であって、
    前記表示制御装置との間で通信を行う第１の通信手段と、
    前記第１の通信手段を介して受け取った前記画像制御装置よりの表示画像情報を画面表示する表示手段と、
    前記表示手段での表示条件を設定する設定スイッチと、
    前記設定スイッチの設定状況を前記第１の通信手段を介して前記表示制御装置に送信する設定状況送信手段とを備え、
    前記表示制御装置による画像処理を前記表示装置の設定スイッチにより制御可能とすることを特徴とする表示装置。
  12. 前記表示手段は画像の表示状態を保持する機能を有することを特徴とする請求項１１記載の表示装置。
  13. 前記表示手段は強誘電性液晶表示画面を有することを特徴とする請求項１２記載の表示装置。
JP13664795A 1995-06-02 1995-06-02 表示装置、表示システム及び表示システムの表示制御方法 Expired - Fee Related JP3673555B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP13664795A JP3673555B2 (ja) 1995-06-02 1995-06-02 表示装置、表示システム及び表示システムの表示制御方法
US08/656,422 US6188378B1 (en) 1995-06-02 1996-05-30 Display apparatus, display system, and display control method for display system
EP06118083A EP1717794A3 (en) 1995-06-02 1996-05-31 Display apparatus, display system, and display control method for display system with indication of operation mode
EP06118467A EP1722354A1 (en) 1995-06-02 1996-05-31 Display apparatus, display system, and display control method for display system with scan stop operation mode and indication of the current operation mode
EP96108799A EP0745969A3 (en) 1995-06-02 1996-05-31 Display control apparatus for a display system
KR1019960019529A KR100256190B1 (ko) 1995-06-02 1996-06-01 디스플레이 장치, 디스플레이 시스템, 및 디스플레이 시스템을 위한 디스플레이 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13664795A JP3673555B2 (ja) 1995-06-02 1995-06-02 表示装置、表示システム及び表示システムの表示制御方法

Publications (2)

Publication Number Publication Date
JPH08331487A JPH08331487A (ja) 1996-12-13
JP3673555B2 true JP3673555B2 (ja) 2005-07-20

Family

ID=15180219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13664795A Expired - Fee Related JP3673555B2 (ja) 1995-06-02 1995-06-02 表示装置、表示システム及び表示システムの表示制御方法

Country Status (1)

Country Link
JP (1) JP3673555B2 (ja)

Also Published As

Publication number Publication date
JPH08331487A (ja) 1996-12-13

Similar Documents

Publication Publication Date Title
US6067645A (en) Display apparatus and method
KR100229379B1 (ko) 디스플레이 장치, 디스플레이 시스템 및 디스플레이 제어방법
KR100256190B1 (ko) 디스플레이 장치, 디스플레이 시스템, 및 디스플레이 시스템을 위한 디스플레이 제어 방법
KR0130731B1 (ko) 액정 디스플레이와 액정 드라이버
US6714172B2 (en) Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory
US5880702A (en) Display control apparatus and method
JPH0527716A (ja) 表示装置
JP3126360B2 (ja) 表示システム及びその表示制御方法
JP2006072287A (ja) 表示装置
EP0626672A2 (en) Method and apparatus for displaying half tones in a ferroelectric liquid crystal display with scanning in units of bands
EP0530005B1 (en) Display apparatus
US20010043206A1 (en) Display control device
JP3618824B2 (ja) 表示装置及び表示装置の表示制御方法
JP3793214B2 (ja) 表示装置及びその制御方法
EP0591683A1 (en) Display control apparatus
JP3673555B2 (ja) 表示装置、表示システム及び表示システムの表示制御方法
JP2003195828A (ja) 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体
JP2001306038A (ja) 液晶表示装置およびそれを用いた携帯機器
EP0592801B1 (en) Display control apparatus and method therefor
JPH08331488A (ja) 表示システム及び表示システムにおける表示制御方法
TWI424400B (zh) 電泳顯示器
JP3245230B2 (ja) 表示制御装置および表示制御方法
JP3740170B2 (ja) 表示制御装置および方法
JP3745252B2 (ja) 表示制御装置および方法
JPH01178997A (ja) 表示制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees