JPH08334739A - 表示装置及びその表示制御装置及び情報処理装置 - Google Patents

表示装置及びその表示制御装置及び情報処理装置

Info

Publication number
JPH08334739A
JPH08334739A JP13698595A JP13698595A JPH08334739A JP H08334739 A JPH08334739 A JP H08334739A JP 13698595 A JP13698595 A JP 13698595A JP 13698595 A JP13698595 A JP 13698595A JP H08334739 A JPH08334739 A JP H08334739A
Authority
JP
Japan
Prior art keywords
display
image
flcd
bus
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13698595A
Other languages
English (en)
Inventor
Hajime Morimoto
はじめ 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13698595A priority Critical patent/JPH08334739A/ja
Priority to US08/544,174 priority patent/US5880702A/en
Priority to EP95307460A priority patent/EP0708433B1/en
Priority to DE69527589T priority patent/DE69527589T2/de
Publication of JPH08334739A publication Critical patent/JPH08334739A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 表示側の状態に応じて最適な状態で画像の表
示を行なわせることを可能ならしめる。 【構成】 情報処理装置に装着されるFLCDインター
フェース120とFLCD119との間には、表示すべ
き画像データを転送するためのデータ転送バス310
と、互いにコミュニケーションを行うためのシリアル通
信線311が設けられている。FLCD119内で自身
の状態の変更を検出した場合のFLCDインターフェー
ス120内のCPU300への通知、或いは、FLCD
インターフェース120がFLCD119に対して動作
モード等を変更する場合の指示は、シリアル通信線を介
して行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表示装置及びその表示を
制御する表示制御装置及びそれを有する情報処理装置に
関するものである。
【0002】
【従来の技術】一般に、情報処理システム(或いは装
置)では、情報の視覚的表現機能を実現する手段として
表示装置を使用している。このような表示装置としては
CRT表示装置が広く使われていることは周知の通りで
ある。
【0003】CRT表示装置における表示制御では、情
報処理装置内に設けられたビデオメモリ(以下、VRA
Mという)に対して表示する画像の書き込み動作と、V
RAMからの表示データの読み出し動作がそれぞれ独立
して実行されている。
【0004】上述したCRTの表示制御の場合、表示情
報を更新するなどのためのVRAMに対する表示データ
の書き込みと、表示のための読み出しはそれぞれ独立し
て行われるため、情報処理システム側のプログラムでは
表示タイミングを一切考慮することがなく、任意のタイ
ミングで所望の表示データを書き込むことができるとい
う利点がある。
【0005】しかし、一般にCRT表示装置は、その奥
行きが表示面積に比例して大きくるので、CRT表示装
置全体の容積は大きくなるばかりである。つまり、CR
T表示装置は小型化という点で欠点を有する。設置場
所、携帯性等の自由が損なわれるからである。
【0006】
【発明が解決しようとする課題】この点を補うものとし
ては、液晶表示器(以下、LCDという)がある。LC
Dは、その表示面積に対しての厚みが、CRTと比較し
て極端に薄くできるからである。このようなLCDの中
に、強誘電性液晶(Ferroelectric Liquid Crystal)の
液晶セルを用いた表示器(以下、FLCDという)があ
る。FLCDの特徴の1つは、その液晶セルが電界の印
加に対して表示状態の保存性を有する点にある。すなわ
ち、FLCDは、その液晶セルが十分に薄いものであ
り、その中の細長いFLCの素子は、電界を除いてもそ
れぞれの配向状態を維持するものである。このようなF
LC素子は、その双安定性により、それを活用したFL
CDは表示内容を記憶する特性を有する。このようなF
LC及びFLCDの詳細は、例えば特願昭62−763
57号に記載されている。
【0007】さて、FLCDを駆動する場合には、CR
Tや他の液晶表示器と異なり、表示画像を記憶して表示
し続けるので、連続的なリフレッシュ駆動周期に対して
時間的な余裕が生ずる。この結果、その連続的なリフレ
ッシュ駆動とは別に、表示画面上の変更のあった部分の
みの表示状態を更新する、所謂、部分書換駆動が可能に
なる。
【0008】このように、部分書換え、すなわち、表示
内容が変更された部分のみをFLCDに対して転送する
ことで表示が行われるので、FLCD内部には、その画
像のみを受信してそれを表示させるためのある程度のイ
ンテリゼンスを持つことが要求される。
【0009】また、FLCDはその温度に依存して表示
速度が微妙に変化する(温度が高くなるとその速度は早
くなる)。従って、FLCD側の温度に基づいて、デー
タの転送周期もそれに応じて変更することが望まれる。
例えばパーソナルコンピュータ等の情報処理装置の表示
器としてFLCDを使用する場合、情報処理装置側の電
源を先に投入していて、変更のあった部分のみをFLC
Dに転送する場合、その時点でFLCDに電源が投入さ
れると、転送された部分画像のみが表示され、全体の画
像を表示することはできない。
【0010】つまり、情報処理装置から一方的に表示画
像データをFLCDに転送するだけでは、正常な画像を
表示することはできないし、どうしても、双方向に何等
かのコミュニケーションを行う必要がある。
【0011】しかして、一方ではFLCDへの表示画像
データの転送は、早ければ早いほど良いわけであり、そ
のバスを介して双方向にコミュニケーションを行おうと
すると、どうしても表示画像データの転送が犠牲になら
ざるを得ないことになる。
【0012】
【課題を解決するための手段】及び
【作用】本発明は、かかる問題点に鑑みなされたもので
あり、表示側の状態に応じて最適な状態で画像の表示を
行なわせることを可能ならしめる表示装置及び表示制御
装置及びそれを用いた情報処理装置を提供しようとする
ものである。
【0013】かかる課題を解決するため、例えば本発明
の表示制御装置は以下の構成を備える。すなわち、外部
とのコミュニケーションを行ないながら、転送されてき
た画像データの表示を行う表示器の制御を行う表示制御
装置であって、前記表示器に表示画像を第1のバスを介
して転送する画像データ転送手段と、前記表示器との間
で双方向の第2のバスを介してデータの送信及び受信を
行う通信手段とを備え、前記第2のバスを介して、前記
表示器からの状態通知の受信、及び、前記表示器への駆
動状態変更を行うコマンドの送信を行う。
【0014】また、本発明の好適な実施態様に従えば、
前記表示器は、画像の表示状態を保持する機能を有する
装置、例えば強誘電性液晶表示器であることが望まし
い。これによって、記憶保持機能の特徴を最大限にいか
しながら、画像の表示を行わせることが可能になる。
【0015】また、前記第2のバスは、シリアルバスで
あることが望ましい。これによって、第1のバスほどの
転送速度が要求されなくて済み、コスト、信号線数を減
らすことが可能になる。
【0016】また、前記表示器には、少なくとも表示素
子近傍の温度を検出する検出手段と、表示画面のコント
ラストを変更するコントラスト変更手段を含み、前記状
態通知には、前記検出された温度に基づく情報、変更さ
れたコントラストに基づく情報が含まれることが望まし
い。これによって、表示器の状態に応じて最適な状態で
画像を表示させることが可能になる。
【0017】また、更に、表示画像の元になる画像デー
タを記憶する第1の記憶手段と、前記表示器の表示形式
のデータを記憶する第2の記憶手段と、前記第1の記憶
手段に対するアクセスを監視する監視手段と、該監視手
段によって前記第1の記憶手段に対する書き込みが検出
された場合、書き込みがなされた領域の画像データを前
記表時器の表示データフォーマットに変換する変換手段
と、変換された画像データを前記第2の記憶手段に格納
する格納手段と、前記第2の記憶手段内に前記表示器へ
の未出力画像があるかどうかを判断する判断手段と、該
判断手段でもって未出力画像が存在すると判断した場
合、当該画像を前記第1のバスを介して前記表示器に出
力する出力手段とを備えることが望ましい。
【0018】これによって、変更の合った部分のみが表
示のために転送されるので、表示画像を高速に行なわせ
ることが可能になる。
【0019】また、前記第2の記憶手段は、前記表示器
が表示する全画面分の容量を有し、更に、前記判断手段
でもって、前記第2の記憶手段に未出力画像の存在がな
いと判断した場合、前記第2の記憶手段に記憶された全
画像を前記第1のバスを介して前記表示器に出力する第
2の出力手段を備えることが望ましい。これによって、
変更されていない部分画像を確実に自然な状態にさせる
ことが可能になる。
【0020】また、前記第2の出力手段は、第2の記憶
手段に格納されている画像を飛び越し走査して前記表示
器に出力することが望ましい。これによって、表示更新
速度が遅い場合であって、見かけ上の更新速度を早くす
ることができる。
【0021】また、前記出力手段は、前記表示器からの
状態通知に基づく割合で、所定時間内に前記第2の記憶
手段に記憶された全画像の転送を行う手段を含むことが
望ましい。これによって、例えば画面の一部に動画を表
示している場合であっても、画面全体を状態通知に応じ
てリフレッシュするので、常時自然な画像を表示するこ
とが可能になる。
【0022】また、表示制御装置は、汎用情報処理装置
に設けられた拡張バスに接続されることが望ましい。こ
れによって、広く使用されている機種でもって上記表示
器を使用することが可能になる。
【0023】
【実施例】以下、添付図面に従って本発明に係る実施例
を詳細に説明する。
【0024】図示において、101は情報処理システム
(例えばパーソナルコンピュータ)全体を制御するCP
U、102はアドレスバス、コントロールバス、データ
バスからなるシステムバス、103はブートプログラム
やBIOS等を記憶しているROMである。104は、
RAMで構成され、OS及び各種アプリケーションがロ
ードされてるメインメモリである。105はメモリ間、
メモリと各デバイス間等のデータ転送を高速に行うダイ
レクトメモリアクセスコントローラ(DMAC)であ
る。106はキーボード、及びキーボードからの信号を
制御してシステムバス102を介してCPU101に通
知するキーボードコントローラである。107はCPU
101に対して各種割り込み信号の発生を制御する割り
込みコントローラである。108はシリアルインターフ
ェース(例えばRS232Cインターフェース等)であ
り、通信モデム109、ポインティングデバイスの1つ
であるマウス110、イメージスキャナ111を接続し
ている(或いは接続可能にしている)。112は、水晶
発振器を含み、そのクロックに基づいて計時するリアル
タイムクロック、113はパラレルインターフェースで
ある。このパラレルインターフェース113には、例え
ばプリンタ114が接続される。115はハードディス
クや光磁気ディスク等の大容量記憶装置及びそのインタ
ーフェース(例えばSCSIインターフェース)であ
る。116はLANインターフェースであり、例えばイ
ーサネット(米国ゼロックス社、DEC社、インテル社
の共同開発によるバス構造のLAN)117に接続され
る。118はフロッピーディスク及びそのインターフェ
ースである。
【0025】そして、119は上記装置の表示画面を形
成するFLC表示器(FLCD)であり、120はFL
CD119と本システムとを接続するためのインターフ
ェース(FLCD I/F)である。
【0026】このFLCDインターフェース120につ
いての詳細は後述するが、内部に表示用のRAM(VR
AM)と、そのVRAMに格納された画像をFLCD1
19に表示させるための処理を行う回路群を含んでい
る。
【0027】尚、このFLCDインターフェース120
は、システムに固定的に接続されていても良いし、通
常、ワークステーションやパーソナルコンピュータに代
表される情報処理装置に設けられた拡張スロットと呼ば
れる部分にカード(もしくはボード)として接続される
ものであってもよい。すなわち、実施例のFLCD11
9及びそのインターフェース120は、如何なる形態で
システムに組み込まれても構わないし、外部に独立した
装置として接続されても構わない。尚、FLCD119
が情報処理装置とは別体になっている場合には、FLC
Dインターフェース120とはケーブルで接続されてい
る。
【0028】いずれにせよ、本システムにおいては、メ
インメモリ104に記憶装置115や118等からOS
やアプリケーションをロードしそれを実行する。実行中
の画面情報はFLCDインターフェース120内に設け
られたVRAMに格納することでFLCD119に表示
させることになる。尚、動作するOSやアプリケーショ
ンは何でも良く、例えばOSとしては米国マイクロソフ
ト社のMS−WINDOWSがあり、同OS上で動作す
るアプリケーションなどである。
【0029】また、先に説明したように、パーソナルコ
ンピュータ等に、FLCDインターフェース120を接
続させた場合、そのインターフェース120内のVRA
Mに対して画像を書き込む必要があるが、この処理は記
憶装置115等に記憶されたFLCD専用のデバイスド
ライバ(ソフトの一種)を起動することで行うことにな
る。
【0030】さて、上記実施例のシステムにおける画像
の表示に関するデータの流れの概念を図2に示す。
【0031】アプリケーションもしくはOSが、FLC
Dインターフェース120内のVRAMに対して書き込
みを行うと、それを2値化中間調処理(実施例ではED
処理)を行い、それをFLCD119の1画面分の容量
を有するフレームメモリ(各画素4ビット=R,G,
B,I)に書き込む。このフレームメモリの内容をFL
CD119に転送し、表示する。つまり、一般の表示装
置では、VRAMの内容がそのまま表示装置に転送され
ていたのに対し、実施例におけるFLCDインターフェ
ース120には、VRAMと、表示器であるFLCDと
の間に、フレームメモリを介在させるものである。
【0032】図3に、実施例におけるFLCDインター
フェース120の具体的なブロック構成を示す。
【0033】図示において、300はFLCDインター
フェース120内に設けられ、当該インターフェース全
体の制御を司るCPUである。このCPU300は、R
OM308に格納されているプログラムにしたがって動
作することになる。
【0034】301はVRAMであり、1画素に対して
R,G,Bそれぞれが1バイト(8ビット)が割り当て
られている(計3バイト=24ビット=約1600万
色)。一般に、RGB各色要素に対して8ビットを与え
たとき、それでもって再現されるカラー画像はフルカラ
ー画像と呼ばれる。なお、実施例においては、1280
×1024ドットサイズの画像を記憶可能な容量を有し
ている(1280×1024×3≒4Mバイト)。
【0035】302はVRAM301に対するアクセス
を制御するためのSVGAチップであり、情報処理シス
テム側のCPU101からの指令に基づいてVRAM3
01への描画(書き込み)及び読み出しを行うことが可
能になっている。また、CPU101からの指令に基づ
いて図形等の描画を行う機能も備え、後述する機能をも
備える。なお、VRAMに対して各種図形の描画を行っ
たりするためのLSIは、ディスプレイコントロールチ
ップとして広く用いられるものであり、それ自身は公知
のものである。
【0036】303は書き込み検出/フラグ生成回路で
あって、SVGAチップ302がVRAM301に対す
る書き込み(描画処理)を行うとき、そのライトイネー
ブル信号(実際はチップセレクト信号も含む)をトリガ
にして、書き込みアドレスを検出し、何ライン目が更新
されたかを検出し、それを保持する。
【0037】より詳細を説明すると、この書き込み検出
/フラグ生成回路303は、SVGAチップ302がV
RAM301に対して書き込みを行うときのライトイネ
ーブル信号を活用し、そのとき出力されていたアドレス
を不図示のレジスタにラッチする。そして、そのラッチ
されたアドレスデータから表示画面の何ライン目に対し
て書き込みが行われたのかを演算し(書き込みアドレス
を1ラインのバイト数で割る回路で算出できる)、書換
えられたラインに対応する領域フラグに“1”をセット
する。実施例におけるFLCD119の画面全体のライ
ン数は1024(0ライン目〜1023ライン目)であ
り、各領域は32ラインを1単位としているので、領域
フラグは合計32(=1024/32)ビットである。
すなわち、この32ビットのフラグにおける各ビット
は、0〜31ライン目、32〜63ライン目、…、99
2〜1023目の各領域に対する書き込みがあったかど
うかを保持する。
【0038】1ライン毎に書換えられたかどうかを保持
するのではなく、ある程度のライン数を単位としている
のは、一般に、表示画像を変更する際には1ラインのみ
の書換えはほとんどなく、複数ラインにまたがっている
ためである。なお、1領域に対して割り当てるライン数
は32に限定されるものではなく、これ以外であっても
良い。ただし、あまり少ないと領域フラグのビット数が
多くなる。また、後述する部分書換え処理の指示回数も
その分だけ多くなって、オーバーヘッドが発生する割合
が高くなる。また、割り当てるライン数が大きすぎる
と、部分書換えの処理の不要部分が多くなる可能性が高
くなるという不具合も発生する。この理由で、32ライ
ンとした。
【0039】また、説明は後述するが、FLCD119
の全表示可能は1280×1024であるが、それ以外
のドット数でも表示できるようにするため(例えば10
24×768、600×480など)、書換えラインを
算出するために使用する1ラインの情報量はプログラマ
ブルになっている。表示ドット数の変更は、情報処理装
置側のCPU102(その時に動作しているプログラム
は、本実施例におけるFLCDインターフェースの制御
ドライバ)からの指示に基づく。
【0040】以上説明した書換え検出/フラグ生成回路
303は、VRAM301に対して書き込んだ32ライ
ン単位の領域に対して書換えられたことを検出すると、
その領域フラグの内容をCPU300に通知する。ま
た、後述するように、CPU300からの要求に応じ
て、領域フラグをゼロクリアすることも行う。
【0041】304はラインアドレス生成回路であっ
て、CPU300から指示されたラインの先頭アドレス
及び、そのラインからのオフセットライン数を受け、S
VGAチップ302に対して、データ転送のためのアド
レス及びその制御信号を出力する。SVGAチップ30
2は、このアドレスデータ及び信号を受け、該当するラ
インから指示されたライン数の画像データ(RGB各8
ビット)をデガンマ回路309に出力する。
【0042】このデガンマ回路309は、ルックアップ
テーブルで構成され、その内容はCPU300からの指
示に基づいて自由に変更可能になっている。デガンマ回
路309の役割の詳細は後述するが、FLCD119に
設けられたコントラスト調整ボリュームで設定された内
容に従い、その表示画像のコントラストを変更するため
のものである。
【0043】このデガンマ回路309で補正された画像
データは、2値化中間調処理回路305に出力する。
【0044】2値化中間調処理回路305は、デガンマ
回路309を介して送られてきたSVGAチップ302
からの画像データ(1画素当たりRGB各8ビット)を
誤差拡散法に基づいてRGB及び輝度信号I(各1ビッ
トで計4ビット)に量子化する。なお、RGB各8ビッ
トからRGBを各1ビットに2値化するとともに、輝度
の高低を示す2値信号Iを生成する技術は既に本願出願
人が提案している(例えば、特願平4−126148
号)。また、この2値化中間調処理回路305には、そ
の処理を遂行するため、誤差拡散処理で必要なバッファ
メモリが内蔵されている。
【0045】なお、この2値化中間調処理回路305
は、CPU300からの指示に基づいて、2値化する場
合のパラメータとなる誤差拡散テーブル(パラメー
タ)、出力するライン位置及びライン数を受け、それに
従って出力する。誤差拡散テーブルを固定とはせず、C
PU300から動的に設定できるようにしたのは、例え
ば、情報処理装置側のCPU101からの指示に基づい
て配色などを変更できるようにするためである。
【0046】306は、FLCD119に表示する画像
(1画素につきRGBI各1ビットのデータ)を記憶す
るフレームメモリである。先に説明したように、実施例
におけるFLCD119の最大表示可能サイズは128
0×1024ドットであり、各ドットは4ビットである
ので、1Mバイト(計算では640Kバイト)の容量を
有している。
【0047】307はフレームメモリの書き込み及び読
み出し、そして、FLCD119への転送を制御するフ
レームメモリ制御部である。具体的には、2値化中間調
処理回路305から出力されたRGBIのデータをフレ
ームメモリに格納すると共に、CPU300により指示
された領域をデータ転送バス310(内、データバスは
16ビットあって4画素分のデータを一度に送ることが
可能)を介してFLCD119に出力する処理を行う。
また、あるまとまったライン数の画像データをFLCD
119に転送処理している場合を除き(すなわち、CP
U300から転送指示された画像データの転送が完了し
て、次の転送指示がない場合に)、FLCD119から
データ転送リクエストを受けた場合、その旨をCPU3
00に割り込み信号として通知する。尚、FLCDに転
送する際のデータフォーマットは、RGBIの計4ビッ
トを一組としており、フレームメモリ306にもこの形
式でデータが格納されている。
【0048】さらに、このフレームメモリ制御回路30
7は、2値化中間調処理回路305からの画像データを
フレームメモリに格納完了した場合にも、その旨の割り
込み信号をCPU300に出力する。そしてまた、CP
U300から指示されたラインの画像データの転送が完
了した場合(複数ラインの転送の指示があれば、指示さ
れたライン数の画像データの転送が完了した場合)に
も、その旨の割り込み信号をCPU300に出力する。
【0049】尚、CPU300に対する割り込みは、上
記以外にもある。例えば、FLCD119とのコミュニ
ケーション専用に設けられたシリアル通信線(例えばR
Sー232C等)311からデータを受信した場合であ
る。これについての詳細は後述ずる。
【0050】さて、上述した構成において、今、情報処
理装置本体のCPU101がOS或いはアプリケーショ
ン等のから、文字や図形等の描画要求を受けると、それ
に対するコマンドあるいはイメージデータをCPU10
1がFLCDインターフェース120内のSVGAチッ
プ302に出力する。SVGAチップ302は、イメー
ジデータを受信した場合にはそのイメージをVRAM3
01の指示された位置に書き込み、図形データ等の描画
コマンドを受けるとVRAM301に対して対応する位
置にその図形イメージを描画する。すなわち、SVGA
チップ302はVRAM301に対して書き込み処理を
行う。
【0051】書換検出/フラグ生成回路303は、先に
説明したように、SVGAチップ302の書き込みを監
視している。この結果、書き込みの行われた領域に対す
るフラグをセットしていくと共に、それをCPU300
に知らせる。
【0052】CPU300は、書換検出/フラグ生成回
路303に格納されている領域フラグをリードすると共
に、書換え検出/フラグ生成回路303に対してその領
域フラグをリセットし、次回の書換えに備える。尚、こ
のリセット動作は、読み出しと同時に行うようハード的
手段を用いても良い。
【0053】さて、CPU300はリードした領域フラ
グから、どのビットがセットされているか、すなわち、
どの領域(複数ある場合もある)に対して書換えが行わ
れたかを判断する。そして書換えが行われたと判断した
領域をVRAM301から2値化中間調処理回路305
に転送すべく、その転送開始ラインの先頭アドレス(通
常は画面左隅のアドレス)と、その位置から何ラインの
画像を転送するかを示すデータを、ラインアドレス生成
回路304に対して出力する。
【0054】ここで注目する点は、VRAM301の例
えば10番目の領域、すなわち、320〜351ライン
の領域に書き込みが行われたことを検出した場合、ライ
ンアドレス生成回路に、320ライン目の先頭画素のア
ドレスとそこから32ライン分の転送を行わせる指示を
行うのではなく、320ライン目より5ライン前のライ
ン(315ライン目)の先頭画素アドレスからの転送を
行なわせる。つまり、315ライン目〜351ラインに
対しての転送指示を行なわせる。理由は以下の通りであ
る。
【0055】一般に誤差拡散処理を行う場合、発生した
誤差を未処理の画素群に拡散するため、重み付け要素値
(配分の比率を示す値)を有する2次元的なマトリック
スを用いる。発生した誤差は、次々と伝播していく。こ
こで、2つの画素A,Bを想定し、画素Aの位置で2値
化処理したときに発生する誤差の画素B(未処理の画
素)の位置に与える影響を考える。この場合、B画素に
与えるA画素で発生した誤差の影響は、AB画素間の距
離が大きいほど小さくなる。換言すれば、その距離があ
る程度あれば、B画素位置に与えるA画素からの誤差の
影響は無視できるほど小さい。上記5ラインは、かかる
理由を根拠にしている。尚、誤差の影響を無視できるた
めの距離は、誤差拡散のマトリックスのサイズ及び重み
付け要素値に依存して決まる。また、実施例における2
値化中間調処理回路305での誤差拡散処理は、画像の
左上隅から右下隅に向かうものとしているのは、上記説
明から理解できよう。
【0056】また、CPU300は、2値化中間調処理
回路305に対しては2値化中間調処理結果のラインデ
ータのどの部分を出力するのかを示す指示を与える。
【0057】すなわち、先に示したように、VRAM3
01の320ライン〜351目の領域に対して書き込み
がなされた場合には、315〜351ライン目のデータ
が2値化中間調処理回路305に転送されるが、CPU
300は2値化中間調処理回路305に対してはライン
320〜351ラインのデータを出力するよう指示す
る。
【0058】以上の結果、2値化中間調処理回路305
からは、319ライン目以前の未変更部分の画像の影響
を受けた、320〜351ラインのデータをフレームメ
モリ制御部307に出力することになる。
【0059】フレーム制御メモリ回路307は、CPU
300からの指示に基づいて、2値化中間調処理回路3
05より出力されてきたライン単位のデータ(1画素に
つき4ビット)を対応するフレームメモリ306に書き
込んでいく。すなわち、CPU300は、2値化中間調
処理回路から出力されるライン数及びその先頭のライン
が画像の何ライン目であるのか知っているわけであるか
ら、フレームメモリ制御回路307に対し、入力するラ
インのアドレス(フレームメモリ306に対する書き込
み先頭アドレス)及び連続して何ライン分のデータを書
き込むのかを示すデータをセットする。
【0060】こうして、フレームメモリ306には、書
換えられた(更新された画像)の部分のみの画像、しか
も書換えられていない画像との接合部分が自然な画像が
書き込まれることになる。尚、フレームメモリ制御回路
307は、CPU300から指示された領域に対する、
2値化中間調処理回路305から転送されたデータのフ
レームメモリ306への格納を完了すると、先に示した
割り込み信号を発生する。
【0061】ところで、実施例における2値化中間調処
理回路305の処理速度は、1画面分にして現時点では
約1/30秒である。これはCRT等の垂直同期信号が
60Hz程度であるのに対して、約半分である。しかし
ながら、画面全体が書換えることは、通常のアプリケー
ションを使用している限りは希である。換言すれば、2
値化中間調処理回路305が処理するライン数は実際は
それほど多くはなく、必然、処理量が少ないから画面全
体として見た場合の処理が完了するまでの期間は、CR
Tの表示更新期間と比較してさほど変わらなか、半分の
領域以下であればむしろCRTより速い。
【0062】また、フレームメモリ制御回路307は、
CPU300からFLCD119に対する出力指示も受
ける。出力指示は、FLCD119へどのライン(ライ
ンの先頭アドレス)から何ライン分(連続ライン数)を
転送するかを指示するが、フレームメモリ制御回路30
7はこの転送が完了した場合にもCPU300に対して
その旨を通知する割り込み信号を発生する。これは先に
説明した通りである。
【0063】ここで、フレームメモリ制御部307がF
LCD119に転送するデータフォーマットを示すと次
の通りの、 書き込みラインアドレス+RGBI+RGBI+…RG
BI である。
【0064】FLCD119はかかるデータを受け、そ
の先頭のアドレスに従って、その直後から続くデータを
FLCD119の駆動のために使用する。
【0065】尚、2値化中間調処理回路305からの書
き込みが複数の不連続の領域の処理結果を出力すること
もあり、且つ、フレームメモリ制御回路307に対する
FLCD119への転送指示は、前回のFLCD119
への転送の完了の通知を受けてからであるので、フレー
ムメモリ306に書き込まれた画像データが直ちに、F
LCD119に出力される画像データとなるとは限らな
い。すなわち、上記の如く、フレームメモリ306を介
して処理することで、VRAM301への書き込みと、
FLCD119への出力はまったく非同期に処理するこ
とになる。
【0066】図4に実施例におけるFLCD119のブ
ロック構成図を示す。図示において、400はFLCD
全体の制御を司るコントローラであり、401はFLC
パネルである。402はFLCパネル401の行方向
(ライン)の1つを選択するための回路であり、403
は1ライン分の記憶容量を有するレジスタである。ま
た、404はFLCパネル401のバックライトであ
り、405をそのバックライトを駆動するバックライト
ドライバである。406はユーザが自由に画面のコント
ラストを調整することができるコントラスト調整部であ
り、407はFLC401の温度を検出する温度センサ
である。
【0067】コントローラ400は、先に説明したFL
CDインターフェースからの、 書き込みラインアドレス+RGBI+RGBI… のデータをデータ転送バス310を介して受信し、その
先頭の書き込みアドレスを調べると共に、それ以降に受
信した画素データRGBIRGBI…のデータをレジス
タ403に供給する。そして、書き込みアドレスで示さ
れるラインを選択するよう行方向選択回路402に指示
し、FLCの表示更新を行なわせる。また、このコント
ローラ400は、温度センサ407より得た温度に依存
した時間間隔(60〜70μsecの範囲で変動する)
でFLCDインターフェース120に対してデータ転送
要求信号を発生する。また、コントラスト調整部406
等の調整結果等に関しては、シリアル通信線311を介
してFLCDインターフェース120とコミュニケーシ
ョンを行うことになるが、それについての詳細は後述す
る。
【0068】フレームメモリ制御回路307は、例えば
32ライン分の転送要求をCPU300から指示されて
いる場合、このデータ転送要求を受ける度に、先に示し
たフォーマットに従って1ライン単位に出力する。こう
して、指示された全てのラインの転送が完了し、次の転
送要求指示を受けていない場合であって、尚且つ、FL
CD119からデータ転送要求信号を受けると、その旨
をCPU300に割り込み信号として通知する。
【0069】CPU300はこの通知を受けると、部分
書換えした画像の未転送データがあるか判断し、もしな
ければ、フレームメモリ306内に格納されている全画
面の画像データをインタレース方式で、FLCD119
に転送指示させる。すなわち、この割り込み信号を受信
する度に、1ライン目、3ライン目…1023ライン
目、2ライン目、…1024ライン目という順序で、1
ラインずつ転送を行なわせるべく、フレームメモリ制御
部307に指示を与える。尚、実際には、FLCD11
9からの転送要求信号が来た場合には、次の転送要求信
号が来た場合に転送させるラインの指定を行う。
【0070】上記如く、画像に変動がない場合に、イン
タレース転送する理由は以下の通りである。
【0071】実施例で使用したFLCD119は、先に
説明したように、表示画像を記憶保持する機能を有する
ので、理論上、変更箇所のみの画像の転送を行えば良
い。しかし、全く変更がなくリフレッシュすることがな
い画像と、変更があって新たに駆動表示された(部分書
換えられた)画像との境界での輝度に微小ながら差が発
生することがわかったからである。
【0072】すなわち、実施例におけるFLCD119
は、表示画像の部分的な更新があった場合には、その更
新された部分のみでFLCDの表示を更新するが、表示
画像に対する変化がない場合には、フレームメモリ30
6内の全画像をインタレース的にFLCD119に転送
する処理を行う。各ラインを順次転送するのではなく、
インタレース転送する理由は、一般に、液晶表示器はそ
の応答が早くないので、見かけ上の表示画像の更新を早
くするためである。
【0073】以上説明した処理内容に従って、FLCD
インターフェース120内のCPU300の動作処理手
順を、図5を用いて説明する。
【0074】尚、図示における各フラグの意味は次の通
りである。
【0075】A)量子化完了フラグ:フレームメモリ制
御回路307が2値化中間調処理回路305から出力さ
れてきた画像データをフレームメモリ306に格納し終
えたか否かを示す情報を保持するフラグ。
【0076】B)転送完了フラグ:フレームメモリ制御
回路307が、CPU300によって指示された位置の
画像のFLCD119への転送が完了したか否か示す情
報を保持するフラグ。
【0077】C)転送要求フラグ:FLCD119が次
のデータ転送要求を要求してきたか否かを示す情報を保
持するフラグ。ただし、この転送要求フラグは、フレー
ムメモリ制御回路307が、CPU300で指示された
ライン数分の転送が完了していない限りはセットされな
い(なぜなら、この間の転送要求信号は、フレームメモ
リ制御回路307の転送タイミングに使用しており、そ
の転送要求信号に対する割り込み信号は発生しないから
である)。
【0078】さて、今、書換え検出/フラグ生成回路3
03からリードした領域フラグ(32ビット)が、図示
のようになっているものとする(タイミングT1)。
【0079】この場合、CPU300は、その先頭から
調べて最初に“1”にセットされている領域位置(以下
領域NOという)“2”を検出できる。そこで、それに
従って、フレームメモリ制御回路307、2値化中間調
処理回路305、ラインアドレス生成回路304の各々
にセットするアドレス及びライン数を演算し、その順番
にセットする。フレームメモリ制御回路307を最初に
した理由は、各回路のイネーブル信号(図3参照)がイ
ネーブル状態になった場合に、その動作を行うからであ
り、逆にセットしてしまうと下位の回路の準備ができて
いないにも拘らず上位の回路が出力してしまうからであ
る。
【0080】最後のラインアドレス生成回路304にア
ドレス及びライン数のセットを行うと、それがトリガに
なってSVGAチップ302は、下位の2値化中間調処
理回路305のイネーブル信号をセットしてデータの転
送を始める。
【0081】これによって2値化中間調処理回路305
は、RGB各8ビットに基づいて誤差拡散処理でもって
RGBI各4ビットの画像データを生成するが、CPU
300によって設定されたライン(5ライン目)に到達
してはじめて下位のフレームメモリ制御回路307への
イネーブル信号をセットし、処理結果を出力する。
【0082】フレームメモリ307は、2値化中間調処
理回路305から入力した処理済みの画像データを、C
PU300から指示されたフレームメモリ306のアド
レス位置から順次格納していく。こうして、フレームメ
モリ制御回路307が、その格納処理が完了すると、C
PU300に対して格納完了を意味する割り込み信号を
出力する。
【0083】この割り込み信号を受け、CPU300は
量子化完了フラグをセットし(タイミングT2)、フレ
ームメモリ制御回路307に対してFLCD119への
転送指示(アドレス及びライン数のセット)を行う。ま
た、CPU300は、領域フラグ中の領域NO“2”以
外にセットされている領域NOがあるかを検索し、もし
あればその部分に対しても同様の処理を行なわせる。図
示の場合、領域NO“4”に関しても、書き込みが確認
されているから、上記のフレームメモリ306への格納
までの処理を行なわせる。そして、この格納処理が完了
すると(タイミングT3)、それ以降の領域フラグ中の
セットされている領域NOに対して同様の処理を行って
いく。
【0084】この過程で、フレームメモリ制御回路30
7から先に転送指示された領域NO“2”の転送が完了
した旨の割り込みを受けると、領域NO“2”に対する
転送完了フラグを1にセットし(タイミングT4)、量
子化完了フラグが“1”になっている他の領域NOがあ
るかどうかを判断する。そして、それがあれば、FLC
D119への転送を行うよう指示する。
【0085】尚、タイミングT4とタイミングT3のい
ずれが早く発生するかは、処理するデータ量に依存し、
不定である。
【0086】こうして、転送完了通知を受け、その時点
で次に転送すべきデータがなくなると、FLCD119
からのデータ転送要求信号に基づく割り込み信号をフレ
ームメモリ制御回路307が出力してくる(タイミング
T5)。これを受け、CPU300は、書換え検出/フ
ラグ生成回路303の領域フラグをリード処理を行う。
【0087】そして、このときリードした領域フラグ中
に“1”のビットがないとき、先に説明したように、フ
レームメモリ306のインタレース転送(1ラインずつ
飛び越し転送)を行うべく、転送する1ラインのアドレ
スをセットする。この転送が完了すると、フレームメモ
リ制御回路307は、FLCD119からデータ転送要
求信号を受けることになるが、その時点で転送が1ライ
ンのデータ転送が完了しているから、CPU300に割
り込みをかける。
【0088】CPU300は、この割り込みがかかる度
に、書換え検出/フラグ生成回路303から領域フラグ
をリードするが、全てのビットは“0”の間は、先のイ
ンタレース転送を継続して処理を行うことになる。
【0089】要するに、図5における領域フラグを読み
出し、その中に1つでも“1”がセットされている領域
NOがあることがわかった場合、あたかも領域フラグが
図示のフラグテーブルを右方向にシフトしていくかの如
く各処理が行われることになる。
【0090】次に、実施例における上記処理を実現する
ためのCPU300が処理する一連の工程の例を図6〜
図9のフローチャートに従って説明する。尚、かかるフ
ローチャートに基づくプログラムは、ROM308に格
納されているものである。
【0091】図6は、実施例におけるFLCDインター
フェース120内のCPU300のメイン処理ルーチン
を示すフローチャートである。
【0092】まず、電源が投入されると、ステップS1
で、FLCDインターフェース120内の各回路の初期
化等の初期化処理を行う。このとき、FLCD119に
対しても、Unit Start等のコマンド発行及び
それに対する受信の処理も行う。
【0093】次いで、ステップS2に進んで、情報処理
装置本体のバス102を介して表示ドット数等、表示に
関する状態指示があったかどうかを判断する。もしあれ
ば、ステップS3に進んで、指示された処理、例えば表
示ドット数にするべく、書換え検出/フラグ生成回路3
03を初めとする各回路305〜307にも環境情報と
してセットする。
【0094】また、情報処理装置からの指示がなかった
と判断した場合には、処理はステップS4に進み、現在
の状況を探索する。そして、ステップS5に進んで、そ
の状況に応じた処理を行う。
【0095】尚、実施例におけるFLCD119は、1
280×1024ドットの表示能力を有することは既に
説明した。ここで、例えば1024×768にするよう
情報処理装置より指示を受けた場合には、画像はFLC
D119の表示画面の中央に表示される方が、操作者に
自然な感じを与えるので好ましい。ステップS3におけ
る処理は、これを実現するための処理等を行っている。
例えば、書換え検出/フラグ生成回路303は、書換え
られたライン位置を特定するときに、書換えられたアド
レスを、1ライン分のバイト数で除算することになる
が、この1ライン分のバイト数は、表示ドット数によっ
て決まる。
【0096】但し、詳細は後述するが、FLCD119
側にもそれ相応の動作を強いる必要がある。これに対し
ては、その旨のコマンドをシリアル通信線311を発行
し、互いの動作のつじつまをあわせる。
【0097】尚、以下の説明では、1280×1024
ドットの表示指示を受けた場合を説明する。
【0098】図7は、フレームメモリ制御回路307か
らデータ転送要求信号を受けたときに起動する割り込み
ルーチンのフローチャートである。
【0099】フレームメモリ制御回路307は、CPU
300から指示されたライン数の画像のFLCD119
への転送指示を受けると、このFLCD119からのデ
ータ転送要求信号に同期して転送を行うことは既に説明
した。ここで、CPU300から指示されていない場
合、或いは、指示された転送が完了した場合に、FLC
D119からこのデータ転送要求信号を受けると、それ
をそのままCPU300に対して割り込み信号として出
力する。換言すれば、一連の転送要求を受け、その転送
を行っている最中にFLCD119からデータ転送要求
を受けている場合には、フレームメモリ制御回路307
は、その信号をCPU300に出力しない。
【0100】図7のフローチャートは、この割り込み信
号を受けた場合の処理、すなわち、おくるべきデータの
転送が完了した後の割り込み処理である。
【0101】まず、ステップS11では、書換え検出/
フラグ生成回路303より領域フラグ32ビットをリー
ドすると共に、書換え検出/フラグ生成回路303に対
し、リセットさせる、内部の領域フラグをゼロクリアす
る。
【0102】ステップS12では、リードした領域フラ
グ中に、セットされているビットがあるかどうか、つま
り、書換えられた部分があるかどうかを判断する。ここ
で、全てのビットは“0”であると判断した場合には、
ステップS13に進んで、インタレース転送を行う処理
を行う。つまり、VRAM301に対して何等書き込み
が検出されていない場合には、FLCD119からデー
タ転送要求を受ける度に、インタレース転送(フレーム
メモリ306から1ラインのデータを、且つ、飛び越し
て転送の指示)を行うことになる。
【0103】一方、リードした領域中に、セットされた
ビットが存在することがわかったら、ステップS14に
進み、各回路へセットするアドレス及びライン数を演算
する。尚、領域NO10〜12(289〜384ライン
の領域)に対するビットが共にセットされている場合に
は、これらを1つの領域として、アドレス及びライン数
を演算する。
【0104】この演算が完了すると、処理はステップS
15〜S17で、フレームメモリ制御回路307、2値
化中間調処理回路305、そして、最後にラインアドレ
ス生成回路304にそれぞれ対応する情報をセットし、
2値化中間調処理(量子化処理)を開始させる。先に説
明したように、ラインアドレス生成回路304には、書
換えられた領域の先頭ラインよりも5ライン前のアドレ
スをセットする。ただし、領域NO“1”の場合が書換
えられた場合には、その5ライン前は存在しない。この
場合には、領域NOから割り出されたアドレスをそのま
ま活用する。
【0105】以上の結果、領域フラグをリードし、その
中にセットビットが存在する場合の最初の量子化処理が
開始される。
【0106】図8は、フレームメモリ制御回路307
が、2値化中間調処理回路305から量子化後の画像デ
ータを受け、それをフレームメモリ306に格納する作
業が完了した場合に、同回路307より出力される割り
込み信号に対するフローチャートである。
【0107】まず、ステップS21で、現在、フレーム
メモリ制御回路307は、部分書換え画像のFLCD1
19への転送を行っている最中かどうかを判断する。
【0108】転送していないと判断した場合、すなわ
ち、その時点ではインタレース転送を行っていて、最初
の部分書換え画像のフレームメモリ306への格納が完
了したと判断した場合には、ステップS22に進み、
今、格納が完了した量子化後の画像データの転送を行な
わせるべく、フレームメモリ制御回路307にそのアド
レス、及び、ライン数をセットし、部分書換え画像の転
送を行なわせる。
【0109】ステップS23に処理が進むと、次に量子
化する領域があるか否かを、既に読み込んだ領域フラグ
を調べて判断する。
【0110】もし、未量子化処理の領域があると判断し
た場合には、ステップS24でその領域に対するアドレ
ス及びライン数を演算し、ステップS25〜ステップS
27において、各回路に情報をセットし、次の量子化処
理を開始させる。尚、このステップS24〜ステップS
27は、先に説明したステップS14〜ステップS17
と同じであるので、その詳述は省略する。
【0111】図9は、フレームメモリ制御回路307
が、CPU300によって指示された部分書換え画像の
FLCD119への転送が完了した場合に通知される割
り込み処理のフローチャートである。
【0112】まず、ステップS31で、次に転送すべき
データがあるかを判断する。転送すべきデータがないケ
ースは、部分書換えに対する全ての領域の画像をFLC
D119に転送し終えた場合と、先に説明した量子化処
理が完了していず、それを待っている場合の2通りであ
る。いずれにしても、転送すべきデータがないと判断し
たら、本処理を終える。
【0113】また、転送すべきデータがあると判断した
ら、ステップS32に進んで、その領域をFLCD11
9に転送すべく、フレームメモリ制御回路307に対し
て、その転送開始ラインアドレス及びライン数をセット
し、転送処理を開始させる。
【0114】以上説明したように、CPU300は、上
記の処理を行うことで、先に説明した部分書換え部分の
表示の更新、及び、変化がない場合のインタレース表示
を行なわせることが可能になる。これらの処理の中核と
なるのは、CPU300は勿論であるが、上記説明の如
く、フレームメモリ制御回路307に依存する部分、す
なわち、フレームメモリ306を設けたことによる影響
が大である。
【0115】しかして、上記の如く、実施例によれば、
VRAM301への書き込みとFLCD119への表示
更新が、全く非同期に行えるので、FLCD119の特
徴を最大限に利用した表示を行なわせることが可能にな
る。
【0116】尚、上記実施例では、フレームメモリ制御
回路307は、CPU300から部分書換えによる転送
指示があった場合、その部分書換え画像の転送中では、
FLCD119からのデータ転送要求信号による割り込
み信号をCPU300に出力しないとしたが、その動作
中の状況に拘らず割り込み信号を出力するようにしても
良い。
【0117】この場合には、CPU300は、部分書換
え指示を行った場合に、転送するライン数を知っている
ことになるから、割り込み信号を受ける度に、カウント
ダウンし、その値を検査すれば、その割り込みが転送完
了による割り込みなのか、インタレース転送中の割り込
みなのかを判断できるからである。
【0118】また、上記実施例におけるCPU300の
処理手順は、一例であって、これによって本願発明が限
定されるものではない。要は、先に説明したごとく、部
分書換え画像をFLCDに転送する際、フレームメモリ
306を介在させ、非同期に行うようになっていれば良
いからである。
【0119】次に、実施例におけるFLCDインターフ
ェース120とFLCD119間のシリアル通信線31
1介して行われるコミュニケーションについて説明す
る。
【0120】以下の説明から明らかになるが、このコミ
ュニケーションによって、FLCD119を最適な状態
で使用することが可能になる。例えば、情報処理システ
ム側の電源が投入された後に、FLCD119の電源が
投入された場合であっても、たとえ部分書換えによる画
像のみが転送されて全画面の表示が行われなくなるとい
う不具合もこれによって解消する。
【0121】本実施例におけるこのコミュニケーション
には、原則として1バイト単位のデータを使用する。理
由は、双方の制御部(CPU300やコントローラ40
0)にとってのデータ転送及び受信量が少なくて済み、
制御が簡単になるからである。
【0122】また、FLCDインターフェース120側
(CPU300)からFLCDに対するコードと、FL
CD119(コントローラ400)からFLCDインタ
ーフェース120に対するコードがある。混乱を避ける
ため、前者(FLCDインターフェース120→FLC
D119)のコードを“コマンド”或いは“コマンドコ
ード”と呼び、後者(FLCD119→FLCDインタ
ーフェース120)のコードを“ステータス”或いはス
テータスコード、もしくは、“アテンション”或いは
“アテンションコード”と呼ぶことにする。ステータス
とアテンションの違いは、前者(ステータス)はコマン
ドに対する応答であり、アテンションはFLCD119
が自発的に発生するものである。
【0123】尚、説明が前後するが、シリアル通信線3
11は図3では、1本の線で示されているが、実施例で
は全二重通信可能なRS−232Cを使用しているお
り、その線数は同シリアルインターフェース(クロスイ
ンターフェース)に準拠しているものとする。また、デ
ータ転送バス310には、先に説明したデータバスとデ
ータ転送要求線が含まれるが、これ以外にもFLCDイ
ンターフェース120の電源(情報処理装置側の電源)
がオンになった場合に、その旨をFLCD119に通知
するための1本の論理レベル信号を送出する信号線も含
まれる。勿論、これ以外にも転送クロック等の所定の信
号も含まれる。
【0124】また、シリアル通信線311における通信
は、9600bps、データビット長8ビット、偶数パ
リティとしている。但し、これらは一般にシリアル通信
においては通常の如く行われている条件であり、本発明
特有のものではないのでその詳細は説明ない。
【0125】実施例のコマンドの詳細と、それに対する
FLCD119からのステータスを図10に示す。尚、
図示において、大項目“コマンド”中のコード欄の
“H”は16進数を示し、“x”は可変4ビットを示し
ている。また、大項目“ステータス”における“B”は
2進数であることを、“x”が可変1ビット(コマンド
における“x”は4ビットであることに注意)を示して
いる。以下、順を追って各コマンドを説明する。
【0126】Request Unit ID:00H このコマンドは、接続されたFLCDの種別を問い合わ
せるコマンドである。 ステータス:FLCD119は、このコマンドを受信し
た場合には、コントローラ400内の不図示のROMに
記憶されているID情報を付加して、 00xxxxxxB という形式のステータスをFLCD120に送出する
(正常時)。
【0127】ここで、下位6ビットの意味は、FLCD
119がカラー表示であるかモノクロ表示であるかを示
すビットと、画面サイズ(最大表示可能ドット数)を示
すビットが含まれる。つまり、FLCD120側では、
このコマンド“00H”を発行することで、どのような
FLCDが接続されているかを知ることが可能になって
いる。
【0128】但し、先に説明したように、FLCDイン
ターフェース120からFLCD119に対してコマン
ドを送出したとき、ノイズ等の影響を受けて正常に送ら
れなかった場合にも対処するため、図示の如く、エラー
時には上位2ビットが“01”で始まるステータスを返
す。尚、エラー時におけるステータスは、各コマンドに
対して共通であるので、ここで受信したコマンドに対す
るエラー時のステータスを説明する。
【0129】エラー時のステータスの下位6ビットは、
エラーの種別を示す種別データ4ビットと、その内容を
示す2ビットの内容データの組み合わせで構成される。
種別データと内容データは次の通りである。 種別データ:Send Diagnostic エラー 内容データ:これは後述する“Send Diagno
stic(自己診断結果)”に対応するエラーであり、
コントローラ400内のROMのチェックサムエラー、
ワークメモリとして使用されるRAMのエラー(書き込
みと読み出しでのベリファイエラー)、その他の表示動
作中のエラーが含まれる。 種別データ:受信時エラー 内容データ:受信時のエラーであり、パリティーエラ
ー、オーバーラン、定義外コマンド 種別データ:Send Host ID エラー 内容データ:後述する“Send Host ID”コ
マンドを受信した際に、そのHost(FLCDインタ
ーフェース120)が定義外IDであると判断したこと
を示すエラー 種別データ:Set Modeエラー 内容データ:後述する“Set Mode”に対するも
のであり、遷移不能(指定されたモードへの移行不能を
示す)、定義外動作Modeが行われたことを示す。 種別データ:Read/Write エラー 内容データ:後述する“Read/Write”コマン
ドに対するもので、Read Only領域に対しての
書き込み、Hidden領域に対するアクセス、Add
ress未定義であることを示す。 種別データ:Set Address エラー 内容データ:後述する“Set Address”コマ
ンドに対応するものであり、範囲外addressが」
設定されたことを示す。 種別データ:Unit Start エラー 内容データ:後述する“Unit Start”コマン
ドに対応するものであり、未だSartできる状態では
ない、Error状態である、既にStartしてい
る、を示す。 種別データ:Request Attention エ
ラー 内容データ:後述する“Request Attent
ion”コマンドに対応するものであり、送信すべきア
テンションがないことを示す。 種別データ:Request Status エラー 内容データ:後述する“Request Statu
s”コマンドに対応するものであり、送信すべきsta
tusがないことを示す。
【0130】以上である。尚、上記はその一例であっ
て、例えば種別データは4ビットであるから、原理的に
は16通りの種別データを定義できる。また、先に説明
したように、FLCD119が、受信したコマンドに対
するエラーが発生した際に送出するステータスは各コマ
ンドに共通であるので、以下に説明するコマンドについ
てのエラー時のステータスについての説明は省略する。
【0131】Request 1H:01H FLCD119は先に説明したように、温度センサ40
7によって検出された温度に依存してその動作速度(1
走査分の画像表示周期)を変えている。このコマンド
は、現在の1走査分の駆動速度がどのようになっている
のかを問い合わせるためのものである。FLCD119
からの応答であるステータスは、図示の如く、下位6ビ
ットでもって現在の1走査駆動周期を示すデータを返
す。
【0132】FLCDインターフェース120はこのコ
マンド発行による応答ステータスを受け、インタレース
の飛び越し間隔を変えたり、部分書換えと全画面の更新
の割合を変えたりする。
【0133】先に説明した実施例では、FLCD119
に転送すべきデータがなくなった場合、インタレース表
示させる旨を説明したが、例えば、FLCD119の所
定の領域に動画等を表示させている間は、その表示更新
された部分のみの画像が更新されていく。従って、この
動画の表示時間が長いと、未変更部分と変更部分の画像
の輝度差が発生し、それが徐々に強調されてしまう。
【0134】そこで、部分書換えが継続している間で
も、ある程度の間隔で、全画面分の画像を表示するよう
にすることが必要になる。実施例では、最低でも1Hz
の周期内で1画面全部の更新(フレームメモリ306内
の全画像データ転送)を行うようにした。この1Hz、
すなわち、1秒間に表示できるフレーム数は、上記の如
く、FLCD119の1走査ラインの駆動周期が温度に
依存して変化するので、かかるコマンドの意味は理解で
きるであろう。
【0135】また、このコマンドは、画面に変化がなく
なった際のインタレース表示における飛び越し間隔にも
影響する。すなわち、温度があまり高くない場合には、
FLCD119の表示速度は遅くならざるをえないか
ら、その場合におけるインタレース表示における飛び越
し間隔は大きめにして全画像の見掛け上の更新を早くす
る。逆に、十分な表示速度が可能な温度であれば、当然
飛び越し間隔は小さくできることになる。
【0136】Unit Start:02H このコマンドは、接続されたFLCDの駆動開始を指示
するためものである。これを受けて、はじめてFLCD
119は画像の表示を行うことが可能になる。FLCD
119は、正常に動作が開始されたかどうかをかえせば
良いので、正常時におけるアテンションには図示の如く
オペランドはない。
【0137】Request Attention i
nf.:03H このコマンドは、FLCD119のアテンションを受信
したとき、そのアテンションの詳細内容の送信を要求す
るためのものである。これを受けて、FLCD119側
からは下位6ビットにアテンションの内容を示すコード
を付加して送出する。尚、ここで言う“アテンション”
は先に説明したように、FLCD119は受信したコマ
ンドに対する応答としてステータスのみを出力するので
はないということである。すなわち、FLCD119側
が“自発的”にFLCDインターフェース120に対し
て通知するコードをアテンションという。
【0138】 Request Attention Bit:04H このコマンドは、FLCD119がもっているアテンシ
ョンステータスビットの送信を要求するためのものであ
る。FLCDが持っているアテンションステータスに
は、例えば、FLCDがReadyになったかどうか、
1H情報が変更されたかどうか、コントラストが変更さ
れたかどうか、エラーが発生したかどうか等であり、F
LCD119側からはこれらの内容を示すデータを下位
6ビットにセットしたアテンションを送出してくる。
【0139】Get Mode:05H 現在のFLCDの動作モードの送信要求をするためのコ
マンドである。FLCD119のモードには、例えば、
通常モード(先に説明した動作を行うモード)、スタテ
ィックモード(画像データの受信をやめ、表示画像をフ
リーズするモード:静止画鑑賞に適する)、スリープモ
ード(画像の表示をやめ、バックライトの駆動もやめる
モード:省電力・バックライトとFLCDの延命効果)
がある。このいずれであるかを示すデータをステータス
として返す。
【0140】Request Status:06H これはFLCD119から送られてきたステータスにパ
リティーエラー等が発生した際に、そのアテンションを
再送するよう要求するためのコマンドである。FLCD
119は、これを受けて再度、前回送出したものと同じ
内容を示すステータスを送出することになる。
【0141】Attention Clear:0AH このコマンドはFLCD119のアテンションをクリア
させるものである。FLCDは正常にクリアされたかど
うかを通知すれば良いので、もし正常であれば全ビット
“0”のアテンションを送出する。
【0142】 Get Contrast Enh.:0BH このコマンドは、FLCD119のコントラスト調整部
406で設定された状態を獲得するためのものであり、
これに対するレスポンス(アテンション中の6ビット)
に従って、先に説明したデガンマ回路309のデガンマ
テーブル内容を更新する。尚、デガンマテーブルを更新
した場合、部分書換えされた画像のみのコントラストが
変更されてしまうので、FLCDインターフェース12
0内のCPUは、VRAM301の全画像に対して書き
込みがなされたものとして、全画像の2値化処理を行わ
せ、全画像をFLCD119に転送することになる。
【0143】Get Multi:0BH 実施例におけるFLCD119は、入力した1ラインの
画像データに対して、nライン(現時点では、nは1、
2、4のいずれかである)の画像として表示する機能を
有している。例えば、近年、マルチメディアがさけばれ
る中、動画表示のデフォルトは、せいぜい300×20
0ドット程度の大きさであり、アプリケーションによっ
てはそのサイズが固定のものもある。これでは、表示画
像が小さくなりすぎるので、受信した原画像1ラインに
対して2ライン、もしくは4ライン分同じ画像を表示す
る。このようにして、そのままでは小さい画像であって
も視覚的に負担のない画像を表示することが可能にな
る。また、FLCDインターフェース120にとって
は、同じラインのデータを複数回転送することがないの
で、負担は少ない。但し、主走査方向に関しては、同じ
画素をn回続けて転送するよう、フレームメモリ制御回
路307に指示する。尚、主走査方向への繰り返し回数
も別途指示するようにしても良いのは勿論である。
【0144】このGet Multiコマンドは、現在
のFLCD119のかかる状態がどのようになっている
のかを送信要求するためのものである(現在の状態はス
テータスの6ビットで返される)。このコマンドを設け
た理由は、後述するSetMultiコマンドでもっ
て、FLCD119に対して上記nを“2”にセットし
た以降、情報処理システム(例えばパーソナルコンピュ
ータ)側の電源を遮断して、再度投入した際の画像デー
タの送り手と受けての不整合を防止するためのものであ
る。
【0145】Send Diagnostic:1xH このコマンドは、FLCD119に自己診断を行わせ、
その結果を送信するよう要求するためのものである。
“x”で示される4ビットには、その診断モードを指定
する。診断モードにはいくつかあって、FLCD119
は指定されたモードに対する診断結果を返す。
【0146】Send Host ID:2xH このコマンドは、FLCDインターフェース120のI
D(種類)をFLCD119に通知するためのものであ
る。“x”の4ビット中、2ビットはFLCD120の
バージョン、残りの2ビットにはFLCDインターフェ
ース120のカードのID(情報処理装置の種類にもな
る)である。FLCD119は、受信したIDを許容で
きると判断した場合には全ビット“0”のステータスを
返す。
【0147】Set Mode:3xH このコマンドは、“Get Mode”コマンドに対応
するものであり、“x”の4ビットでもって、FLCD
119に対し、通常モード、スタティックモード、スリ
ープモードのいずれかを設定を指示する。FLCD11
9からは正常にそのモードへの移行ができた場合には、
全ビット“0”のアテンションを返す。このコマンドの
発行タイミングであるが、例えば、情報処理装置のユー
ザが故意にそのモードするよう指示し、情報処理装置側
からの指示があった場合等である。また、所定期間(こ
の期間はユーザによりプログラマブルである)経過して
も画像に変化がなくなった場合に、スタティックモード
へ移行することもある。
【0148】Set Multi:4xH このコマンドは、先に説明した“Get Multi”
に対応するものであり、1ラインの画像を1、2、或い
は4ライン分の画像として表示させるための指示を行う
ものである。アテンションは正常には全ビット“0”を
返す。実施例では、例えば横640ドット、縦480ド
ットのいわゆるVGAモードが選択した場合には、それ
を検出して、2ライン同時駆動を行なわせ、FLCD1
19の1280ドット×960ドットを駆動対象にさせ
る。但し、ユーザの好みに応じて変更できるようにする
こも望まれるので、情報処理装置のFLCDインターフ
ェース120の環境設定ユーティリティプログラムによ
って各種設定を行なえるようにしても良い。
【0149】さて、これ以降の、Write High
/Low Memory(8xH、9xH)、Read
High/Low Memory(08H,09H)
は、FLCD119内のコントローラ400(アドレス
空間は64Kバイト)の任意のアドレスにデータを書き
込んだり、読み込み指示を与えたりするためのものであ
る。Write High/Low Memoryそれ
ぞれの下位4ビットでもって書き込むべきデータ1バイ
トを示すことになる。尚、Read High/Low
Memoryに関してはオペランド(可変4ビット)
は存在しないのは当然である。
【0150】いずれにしても、書き込むべきアドレス、
あるいは読み込むべきアドレスを指定することが必要に
なるが、このアドレスは図示のSet HH/MH/M
L/LL Addressコマンド(Ax、Bx、C
x、DxH)それぞれの下位4ビット(計16ビット)
でもって設定する。アドレスは、読み込もうとするアド
レス、或いは書き込もうとするアドレスである。こうし
てアドレスが確定した後に、Read コマンド或いは
Writeコマンドでもって読み込み或いは書き込みを
行うことになる。
【0151】尚、Readコマンドでは、指定されたア
ドレスのバイトの上位4ビット或いは下位4ビットをス
テータスとして返すが、それ以外のコマンドに対しては
それが正常であれば全ビット“0”のアテンションを返
す。
【0152】これらFLCD119内のメモリに対する
読み込み或いは書き込みは、主としてデバッグに用いら
れるが、将来、上記コマンドだけでは対応できない場合
でも、FLCD119内のワーク領域を変更させること
で換えることも可能である。また、FLCD119内の
コントローラ400の動作処理プログラムをRAMに可
能させるようにして、そのRAM上に情報処理装置から
機能を向上させたプログラムを格納させることも可能に
なる。
【0153】以上、FLCDインターフェース120か
らFLCD119に対して送出されるコマンド(コマン
ドコード)及びそれに対する応答ステータスを述べた。
【0154】次に、FLCD119が自発的にFLCD
119に対してアテンションを送出する場合を説明す
る。
【0155】FLCD119による自発的アテンション
は次のフォーマットである。すなわち、 10xxxxxxB である。つまり、最上位ビット(MSB)を“1”にす
る。
【0156】理由は、FLCDインターフェース120
があるコマンドをFLCD119に対して送出すると同
時に、FLCD119が自発的にアテンションをFLC
Dインターフェース120に対して送出した場合におい
て、FLCDインターフェース120側としては送出し
たコマンドに対するレスポンスを受信したのではなく、
自発的なアテンションを受信したと判断できるようにす
るためである。つまり、先に説明したように、コマンド
発行に対する全ての応答ステータスはそのMSBが
“0”であるので、FLCDインターフェース120側
ではその判断が容易になる。
【0157】さて、FLCD119からの自発的なアテ
ンションの下位6ビットは以下の通りである。 ビット0:FLCD119がREADYになった場合に
セット、 ビット1:温度センサ407による温度を検出し、それ
に従って1走査駆動周期が変更された場合にセット、 ビット2:コントラスト調整部406が操作された場合
にセット、 ビット3:未定義 ビット4:FLCD119に修復可能なエラーが発生し
た場合にセット、 ビット5:FLCD119に修復不能なエラーが発生し
た場合にセット、 以上である。ここで、修復可能なエラーには、例えば画
像データが所定期間経過しても送られてこない場合、定
義外表示モードが設定されたされている場合等であり、
修復不能なエラーには温度センサ407の断線による検
出不能、その短絡による検出不能、温度センサ407に
よるA/D変換器によるサンプリングタイムアウト、変
換終了タイムアウト、データセットタイムアウト、RO
Mチェックエラー、RAMチェックエラー等である。
尚、ROMチェック等は、FLCDインターフェースか
らの指示によって自己診断でも行うが、ここで言うエラ
ーは、FLCD119に電源が投入されたときの初期チ
ェックに備えてものである。
【0158】また、FLCDインターフェース120が
コマンドを発行すると共に、FLCD119が自発的な
アテンションを発行した際、すなわち、双方が最初のコ
ードを送出した場合、実施例では後者のFLCD119
からのアテンションを優先して処理する。理由は、FL
CD119からの要求は画像表示というユーザとのイン
ターフェースで一番近いところにあるからである。
【0159】さて、上記各コマンド及びアテンションに
よるコミュニケーションの工程の具体的な例を図11〜
図13を用いて説明する。
【0160】図11は、FLCDインターフェース12
0からFLCD119に対して、FLCD119のID
を獲得する場合のシーケンスを示している。
【0161】まず、FLCDインターフェース120
(CPU300)は、FLCD119に対してシリアル
通信線311を介し、Request Unit ID
(01H)を送出する。これを受けて、FLCD119
(コントローラ400)は、自身のROM(不図示)等
に書き込まれたFLCD固有の情報を読み込み、それを
ステータスとしてFLCDインターフェース120に返
す。
【0162】尚、上記シーケンスにおいて、例えば、F
LCDインターフェース120から発行したコマンドに
通信上のエラーが発生した場合(例えばパリティーエラ
ー等)、FLCD119はその受信が正常には行われな
かったことを示すためにエラーステータスを返す。FL
CDインターフェース120はこのステータスを受信し
た場合には再度同じコマンドを発生する処理を行う。ま
た、逆に、FLCD119からのステータスに通信上の
エラーがあった場合、FLCDインターフェース120
は、Request Statusコマンドを送出し、
ステータスの再送を促す。
【0163】図12は、FLCD119から自発的なア
テンションを発生した場合(ここでは、コントラスト調
整部406によりコントラストが変更されたときに発生
するアテンションの場合)のシーケンスを示している。
【0164】まず、FLCD119は、シリアル通信線
311を介して、コントラストが発生した旨を示す自発
的なアテンションを示す“10000100B”をFL
CDインターフェース120に送信する。
【0165】FLCDインターフェース120側では、
このアテンションを受けて、コントラストが変更された
旨を知ることができるので、どのように変更されたのか
を問い合わせるためのRequest Attenti
on inf.コマンド(03H)を送出する。これを
受けて、FLCD119は変更されたコントラストの度
合(以下、コントラスト値)を示すデータを6ビットに
変換し(不図示のテーブルを参照する)、それをFLC
Dインターフェース120に送出する。FLCDインタ
ーフェース120は、このコントラスト値を受け、デガ
ンマ回路309内のデガンマテーブルをROM308を
参照することで書換える。そして、この自発的アテンシ
ョンに対する処理を終了すべく、Attention
Clearコマンドを発行する。FLCD119は、こ
れによってコントラスト値によるデガンマ変換が完了さ
れた、もしくは変更されることが約束されたことを知る
ことになるので、了解した旨のアテンション“0000
0000B”を返し、本処理を終える。
【0166】図13は、FLCDインターフェース12
0からのコマンド発行(ここでは、Set Mulit
コマンド)と、FLCD119からの自発的なアテンシ
ョン(ここでは温度センサ407による1走査駆動周期
が変更された旨を報知するアテンション)が入れ違いに
なった場合のシーケンスを示している。
【0167】FLCDインターフェース120は、受信
したアテンションのMSBが“1”になっていることを
知ると、このアテンションは、FLCD119が自発的
なアテンションを発行してきたと判断し、先に送信した
Set Multiコマンドに対する処理は後回しにす
る。そして、そのReques Statusコマンド
を発行して、1走査駆動周期値を送信するよう指示す
る。FLCD119は、これを受けて、現在の温度セン
サ407からの温度値に基づく1走査駆動周期値を不図
示のROM内のテーブルを参照して、下位6ビットにそ
の値をセットしてFLCDインターフェース120に送
信する。
【0168】FLCDインターフェース120は、これ
を受けて、先に説明したように自身の動作内容を変更す
ると共に、FLCD119に対してAttention
Clearコマンドを発行し、FLCD119からの
“00000000B”を受信することで、FLCD1
19からの自発的アテンションに対する処理を終了す
る。
【0169】この後、FLCDインターフェース120
は、Set Mulitコマンドの処理を継続する。す
なわち、FLCDからのSet Multiコマンドに
対するステータスを待つ。
【0170】以上である。上記例では、一部のコマンド
及びアテンションに対して説明したが、その他のコマン
ド或いはアテンションに対しての、略同じシーケンスを
踏むことになるのは、上記説明からすれば容易に想到で
きよう。従って、これ以外の説明については省略する。
【0171】次に、実施例のFLCD119の電源投入
と、FLCDインターフェース120の電源投入(情報
処理装置の電源投入でもある)における動作を説明す
る。
【0172】一般に、情報処理装置(例えばパーソナル
コンピュータ)とその表示装置が一体になっていよう
が、別体になっていようが問題はならない。なぜなら、
表示装置は、単に上位装置から垂れ流しで出力された画
像データを表示するだけであり、互いにコミュニケーシ
ョンを取ることがないからである。
【0173】しかしながら、上記実施例の如く、FLC
D119はある程度のインテリゼンスを持っていて、互
いに相手の状態を把握して処理することが望まれる場合
には、問題が発生する。
【0174】そこで実施例では、以下のようにしてこの
問題を解決した。
【0175】先に説明したように、データ転送バス31
0には、FLCDインターフェース120の電源が投入
されたかどうかを示す1本の信号線が含まれる。これを
活用するのである。
【0176】具体的には、以下の通り。
【0177】ケース1.FLCDインターフェース12
0が先に電源が投入されていて、その後でFLCD11
9に電源が投入された場合 この場合には、FLCD119はその電源投入時の初期
処理段階で、データ転送バス310内のFLCDインタ
ーフェース120の電源が投入されていることを知るこ
とができるので、これを検出して、且つ、自身の初期化
処理が完了した場合に、自発的なアテンション(100
00001B=FLCD119がready状態になっ
たことを示している)をFLCDインターフェース12
0に送出する。
【0178】FLCDインターフェース120はこのア
テンションを受信することで、FLCD119が動作可
能になったことがわかるので、Attention C
learコマンドを発行し、FLCD119からのアテ
ンション“00000000B”の受信を持って画像の
表示を行なわせる。
【0179】尚、実際には、FLCD119に電源が投
入されると、単にReadyになった旨のアテンション
ではなく、例えば、電源投入時におけるコントラスト
値、1走査駆動周期値を送りたい旨があることを示すビ
ットを“1”にセットしたアテンションを送出すること
になるので、FLCDインターフェース120は、コン
トラスト値、1走査駆動周期値の送出要求をそれぞれ行
ない、それぞれの情報を獲得する処理を行う。
【0180】ケース2.FLCD119が先に電源が投
入されていて、FLCDインターフェース120が後か
ら電源が投入される場合(例えば、情報処理装置の電源
遮断を行ないながらも、表示装置であるFLCD119
の電源遮断を忘れてしまった場合等) この場合、FLCDインターフェース120は自身の初
期化終了後、PowerOn信号をONにする。FLC
D119は、この信号がONになったことを受け、バッ
クライト点灯等の初期化処理を行う。初期化終了後、U
NIT READYを送出する。
【0181】FLCD119内のコントローラ400の
動作処理を図14、15に示し、以下にその手順を説明
する。尚、同フローチャートに対応するプログラムはコ
ントローラ400内の不図示のROMに記憶されてい
る。また、このROMには、データ転送バス310から
のデータ受信に対応する処理プログラムも格納されてい
るが、これについては先の説明から容易に理解できるの
で、その説明は省略する。
【0182】FLCD119に図3に示すようなユーザ
入力スイッチにより電源が投入されると、まず、ステッ
プS41で、FLCD119内の各回路を初期化する。
この初期化処理の中には、以下に示す変数FLAGを不
図示のRAMに確保し、それを“0”クリアする処理も
含まれる。
【0183】次いで、ステップS42に進んで、FLC
D119内の各種ステータスを探索する。探索する対象
は、例えば、温度センサ407やコントラスト調整部4
06等のそのときの状態である。
【0184】ステップS43では、データ転送バス31
0中の特定の線の論理レベルを検出することで、FLC
Dインターフェース120に電源が投入されているか否
かを判断する。
【0185】電源が投入されていないと判断した場合に
は、ステップS44でFLAGを“0”にセットし、ス
テップS51に進む。
【0186】こうして、FLCDインターフェース12
0への電源の投入が確認できると、処理はステップS4
5に進み、そのときのFLAGが“0”であるかどう
か、すなわち、FLCDインターフェース120の電源
がOFFからON状態に変わった状態であるかどうか
(FLCD119の方が先に電源が投入されていた場
合)を判断する。
【0187】FLAGが“0”の場合には、FLCD1
19が駆動可能状態にあることをFLCDインターフェ
ース120に知らせるため、その旨の自発的なアテンシ
ョンを発行する。但し、FLCDインターフェース12
0への電源が未投入である間のループ処理中には、ステ
ータスも獲得しているので、1走査駆動周期値、コント
ラスト値の値変更を示すビットをセットしたアテンショ
ンを発行する。
【0188】これを受けて、FLCDインターフェース
120は、対応するコマンドを発行し、最終的にFLC
Dインターフェース120からAttention C
learコマンドの発行、FLCD119から“000
00000B”のアテンションの発行により、FLCD
インターフェース120とFLCD119との接続が完
了する。この処理を行うのが、ステップS46である。
【0189】さて、FLCDインターフェース120と
FLCD119との接続開始がなされると処理はステッ
プS47に進んで、FLAGに“1”をセットする。
【0190】ステップS48に処理が進むと、先のステ
ップS42で得たステータス(温度センサによる温度値
407、コントラスト調整部406による値)と、前回
得られたステータスとを比較し、ステータスが変更され
たかどうかを判断する。
【0191】変更されたと判断した場合には、ステップ
S49に進んで、自発アテンションによって送るべきデ
ータを作成し、そのデータを不図示のRAMに格納す
る。尚、このデータは、FIFO形式に格納するものと
する。そして、ステップS50で、変更されたステータ
スがある旨の自発アテンションをFLCDインターフェ
ース120にシリアル通信線311を介して送信する。
尚、この時点では、例えば温度に依存した走査駆動周期
値やコントラスト値は未送信である。
【0192】ステップS51では、FLCDインターフ
ェース120からコマンドを受信したかどうかを判断す
る。コマンドの受信を検出しない場合には、ステップS
42に戻る。
【0193】さて、FLCDインターフェース120か
らコマンドを受信すると、処理はステップS52に進
み、先に作成そして格納した送信すべきデータの送信が
全て完了しているか否かを判断する。例えばコントラス
トが変更された旨の自発的なアテンションの発行は済ん
だが、その実態となる情報の送信が完了していない場
合、処理はステップS53に進み、受信したデータ(コ
マンド)は、その状態を要求(Request att
ention Inf.)であるかどうかを判断する。
この要求ではないと判断したら、受信したコマンドは、
入れ違いにFLCDインターフェース120が発生した
コマンドであるものとし、そのコマンドを無視して、ス
テップS42に戻る。
【0194】さて、受信したコマンドがステータス送信
要求であると判断した場合には、ステップS54に進ん
で、送るべきデータに基づくアテンションコードを構築
し、それを送信する。
【0195】そして、ステップS55で、自発的アテン
ションの発行に基づくデータを全て送信し終えたかか否
かを判断し、それが完了したと判断した場合には、格納
されているデータ部分をクリアし(ステップS56)、
未完であると判断した場合には、次の要求コマンドの受
信に備える。
【0196】一方、ステップS52において、送信すべ
きデータが残っていないと判断した場合、受信したコマ
ンドは、FLCD119からの自発的アテンションへの
応答コマンドではないと判断できるので、ステップS5
7に進み、対応する処理を行う。
【0197】ステップS57内の処理は、例えば、要求
されたコマンドに対する処理だけではなく、その要求に
答えるデータの格納処理(ステップS49に対応する)
も含んでいる。また、受信したデータにエラーが起こっ
た場合にも同様の処理を行う。
【0198】尚、FLCDインターフェース120側の
処理は、そのメイン処理のステップS3、或いはステッ
プS5でもって最初のイベントに対するコマンドの発行
を行っている。また、最初のコマンドを発行した以降の
コマンドの送信は、シリアル通信線311からの受信時
にかかる割り込み処理でもって行っている。
【0199】この割り込み処理は、先に説明したコマン
ドとアテンションの説明、及び、図11〜図13のシー
ケンスを参照すれば容易に想到できるので、その説明は
省略する。
【0200】尚、実施例におけるFLCDインターフェ
ース或いはFLCD119は、始めから情報処理装置と
一体になっている構成でも、パーソナルコンピュータで
代表される装置が標準で備える拡張スロットに搭載する
場合でも構わない。
【0201】また、FLCDインターフェース120内
のCPU300は、ROM308に格納されたプログラ
ムに従って処理を行うとしたが、ROM308の代わり
に例えばRAM或いは書換え可能で記憶保持可能なEE
PROMであっても良い。
【0202】RAMで構成する場合には、情報処理装置
側の電源が投入された場合に、本FLCDインターフェ
ースを駆動するためのドライバソフトの初期段階で、F
LCDインターフェース120内のCPU300に対し
て該当するプログラムをダウンロードすれば良い。尚、
RAM或いはEEPROMにすることにより利点は、C
PU300の処理プログラムを変更することを容易にす
るためであると共に、プログラムのデバッグを容易にす
るためである。
【0203】従って、本実施例における情報処理装置或
いはFLCDインターフェース装置は、単独の装置であ
っても、複数の装置の組み合わせであっても良く、且
つ、外部からプログラムを供給する場合にも適応可能で
ある。
【0204】よって、本願発明は上記実施例によって限
定されるものではなく、本発明の趣旨をかえない限り
は、如何なる場合にも適応可能である。
【0205】また、実施例ではFLCD、すなわち、強
誘電性液晶表時器を例にして説明した。そして、その表
示色は16色として説明したが、表示画像を保持できる
装置であれば如何なる方式にも適応可能であり、FLC
Dに限るものではなく、発色数も16色でもって限定さ
れるものではない。
【0206】また、実施例におけるFLCDインターフ
ェース120とFLCD119との間は、画像データ専
用のバス310と、コマンド及びアテンションのやり取
りを行うシリアル通信線311の2つのインターフェー
スを設ける例を説明した。しかし、実際は、これらのイ
ンターフェースを1本のケーブル内に納めて接続してい
るので、ユーザにとっては、あたかも1つのインターフ
ェースを介してデータの授受が行われているように見
え、配線の混乱は避けるようにしている。
【0207】
【発明の効果】表示側と表示画像を転送する側とで互い
にコミュニケーションを取りながら表示を行なえるの
で、表示側の状態に応じて最適な状態で画像の表示を行
なわせることが可能になる。
【0208】
【図面の簡単な説明】
【図1】実施例における情報処理システムのブロック構
成図である。
【図2】実施例のシステムにおける画像の表示に関する
データの流れの概念を示す図である。
【図3】実施例におけるFLCDインターフェースの具
体的なブロック構成を示す図である。
【図4】実施例におけるFLCDのブロック構成図であ
る。
【図5】実施例におけるFLCDインターフェース内の
CPUの動作中のフラグの推移を示す図である。
【図6】実施例におけるFLCDインターフェース内の
CPUのメイン処理ルーチンを示すフローチャートであ
る。
【図7】フレームメモリ制御回路からデータ転送要求信
号を受けたときに起動する割り込みルーチンのフローチ
ャートである。
【図8】フレームメモリ制御回路からの量子化完了通知
を受けた場合に起動する処理を示すフローチャートであ
る。
【図9】フレームメモリ制御回路から、FLCDへの転
送完了通知を受けた場合の起動する処理を示すフローチ
ャートである。
【図10】実施例におけるFLCDインターフェースか
らFLCDへ送出されるコマンドの一覧を示す図であ
る。
【図11】実施例におけるFLCDインターフェースと
FLCDとのコミュニケーションのシーケンスの一例を
示す図である。
【図12】実施例におけるFLCDインターフェースと
FLCDとのコミュニケーションのシーケンスの一例を
示す図である。
【図13】実施例におけるFLCDインターフェースと
FLCDとのコミュニケーションのシーケンスの一例を
示す図である。
【図14】実施例におけるFLCDの動作処理内容の一
部を示すフローチャートである。
【図15】実施例におけるFLCDの動作処理内容の一
部を示すフローチャートである。
【符号の説明】
119 FLCD 120 FLCDインターフェース 300 CPU 301 VRAM 302 SVGAチップ 303 書換え検出/フラグ生成回路 304 ラインアドレス生成回路 305 2値化中間調処理回路 306 フレームメモリ 307 フレームメモリ制御回路 308 ROM 310 データ転送バス 311 シリアル通信線 400 コントローラ 401 FLCパネル 402 行方向選択回路 403 レジスタ 404 バックライト 405 バックライトドライバ 406 コントラスト調整部 407 温度センサ

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】 外部とのコミュニケーションを行ないな
    がら、転送されてきた画像データの表示を行う表示器の
    制御を行う表示制御装置であって、 前記表示器に表示画像を第1のバスを介して転送する画
    像データ転送手段と、 前記表示器との間で双方向の第2のバスを介してデータ
    の送信及び受信を行う通信手段とを備え、 前記第2のバスを介して、前記表示器からの状態通知の
    受信、及び、前記表示器への駆動状態変更を行うコマン
    ドの送信を行うことを特徴とする表示制御装置。
  2. 【請求項2】 前記表示器は、画像の表示状態を保持す
    る機能を有する装置であることを特徴とする請求項第1
    項に記載の表示制御装置。
  3. 【請求項3】 前記表示器は、強誘電性液晶表示器であ
    ることを特徴とする請求項第2項に記載の表示制御装
    置。
  4. 【請求項4】 前記第2のバスが、シリアルバスである
    ことを特徴とする請求項第1項に記載の表示制御装置。
  5. 【請求項5】 前記表示器には、少なくとも表示素子近
    傍の温度を検出する検出手段と、表示画面のコントラス
    トを変更するコントラスト変更手段を含み、前記状態通
    知には、前記検出された温度に基づく情報、変更された
    コントラストに基づく情報が含まれることを特徴とする
    請求項第1項に記載の表示制御装置。
  6. 【請求項6】 更に、表示画像の元になる画像データを
    記憶する第1の記憶手段と、 前記表示器の表示形式のデータを記憶する第2の記憶手
    段と、 前記第1の記憶手段に対するアクセスを監視する監視手
    段と、 該監視手段によって前記第1の記憶手段に対する書き込
    みが検出された場合、書き込みがなされた領域の画像デ
    ータを前記表時器の表示データフォーマットに変換する
    変換手段と、 変換された画像データを前記第2の記憶手段に格納する
    格納手段と、 前記第2の記憶手段内に前記表示器への未出力画像があ
    るかどうかを判断する判断手段と、 該判断手段でもって未出力画像が存在すると判断した場
    合、当該画像を前記第1のバスを介して前記表示器に出
    力する出力手段とを備えることを特徴とする請求項第2
    項に記載の表示制御装置。
  7. 【請求項7】 前記第2の記憶手段は、前記表示器が表
    示する全画面分の容量を有し、 更に、前記判断手段でもって、前記第2の記憶手段に未
    出力画像の存在がないと判断した場合、前記第2の記憶
    手段に記憶された全画像を前記第1のバスを介して前記
    表示器に出力する第2の出力手段を備えることを特徴す
    る請求項第6項に記載の表示制御装置。
  8. 【請求項8】 前記第2の出力手段は、第2の記憶手段
    に格納されている画像を飛び越し走査して前記表示器に
    出力することを特徴とする請求項第7項に記載の表示制
    御装置。
  9. 【請求項9】 前記出力手段は、前記表示器からの状態
    通知に基づく割合で、所定時間内に前記第2の記憶手段
    に記憶された全画像の転送を行う手段を含むことを特徴
    とする請求項第6項に記載の表示制御装置。
  10. 【請求項10】 請求項第1項の表示制御装置は、汎用
    情報処理装置に設けられた拡張バスに接続されることを
    特徴とする表示制御装置。
  11. 【請求項11】 表示器と当該表示器の表示を制御する
    表示制御装置を備える情報処理装置であって、 前記表示器と前記表示制御装置との間には、 前記表示制御装置から前記表示器に表示画像を転送する
    第1のバスと、 前記表示制御装置と前記表示器との間で双方向の通信を
    行う第2のバスとが設けられ、 前記表示制御装置は、前記第2のバスを介して、前記表
    示器からの状態通知の受信、及び、前記表示器への駆動
    状態変更を行うコマンドの送信を行うことを特徴とする
    情報処理装置。
  12. 【請求項12】 前記表示器は、画像の表示状態を保持
    する機能を有する装置であることを特徴とする請求項第
    11項に記載の情報処理装置。
  13. 【請求項13】 前記表示器は、強誘電性液晶表示器で
    あることを特徴とする請求項第12項に記載の情報処理
    装置。
  14. 【請求項14】 前記第2のバスが、シリアルバスであ
    ることを特徴とする請求項第11項に記載の情報処理装
    置。
  15. 【請求項15】 前記表示器には、少なくとも表示素子
    近傍の温度を検出する検出手段と、表示画面のコントラ
    ストを変更するコントラスト変更手段を含み、前記状態
    通知には、前記検出された温度に基づく情報、変更され
    たコントラストに基づく情報が含まれることを特徴とす
    る請求項第11項に記載の情報処理装置。
  16. 【請求項16】 前記表示制御装置は、更に、 表示画像の元になる画像データを記憶する第1の記憶手
    段と、 前記表示器の表示形式のデータを記憶する第2の記憶手
    段と、 前記第1の記憶手段に対するアクセスを監視する監視手
    段と、 該監視手段によって前記第1の記憶手段に対する書き込
    みが検出された場合、書き込みがなされた領域の画像デ
    ータを前記表時器の表示データフォーマットに変換する
    変換手段と、 変換された画像データを前記第2の記憶手段に格納する
    格納手段と、 前記第2の記憶手段内に前記表示器への未出力画像があ
    るかどうかを判断する判断手段と、 該判断手段でもって未出力画像が存在すると判断した場
    合、当該画像を前記第1のバスを介して前記表示器に出
    力する出力手段とを備えることを特徴とする請求項第1
    2項に記載の情報処理装置。
  17. 【請求項17】 前記表示制御装置における前記第2の
    記憶手段は、前記表示器が表示する全画面分の容量を有
    し、 更に、前記判断手段でもって、前記第2の記憶手段に未
    出力画像の存在がないと判断した場合、前記第2の記憶
    手段に記憶された全画像を前記第1のバスを介して前記
    表示器に出力する第2の出力手段を備えることを特徴す
    る請求項第16項に記載の情報処理装置。
  18. 【請求項18】 前記第2の出力手段は、第2の記憶手
    段に格納されている画像を飛び越し走査して前記表示器
    に出力することを特徴とする請求項第17項に記載の情
    報処理装置。
  19. 【請求項19】 前記出力手段は、前記表示器からの状
    態通知に基づく割合で、所定時間内に前記第2の記憶手
    段に記憶された全画像の転送を行う手段を含むことを特
    徴とする請求項第16項に記載の情報処理装置。
  20. 【請求項20】 請求項第11項の表示制御装置は、汎
    用情報処理装置に設けられた拡張バスに接続されること
    を特徴とする情報処理装置。
  21. 【請求項21】 上位装置から送られてきた画像に基づ
    いて画像を表示する表示装置であって、 前記上位装置からの画像を受信するための第1のバス
    と、 前記上位装置との間で双方向通信を行う第2のバスとを
    備え、 前記第2のバスを介して送られてきた指示情報に従って
    表示を制御すると共に、表示の駆動状態の変更を検出し
    た場合には、当該駆動状態の通知を前記第2のバスを介
    して上位装置に転送する制御手段とを備えることを特徴
    とする表示装置。
  22. 【請求項22】 前記表示装置は、画像の表示状態を保
    持する機能を有することを特徴とする請求項第21項に
    記載の表示装置。
  23. 【請求項23】 前記表示装置は、強誘電性液晶表示装
    置であることを特徴とする請求項第22項に記載の表示
    装置。
  24. 【請求項24】 前記第2のバスは、シリアルバスであ
    ることを特徴とする請求項第21項に記載の表示装置。
  25. 【請求項25】 更に、少なくとも表示素子近傍の温度
    を検出する検出手段と、表示画面のコントラストを変更
    するコントラスト変更手段を含み、 前記制御手段は、前記検出された温度に基づく情報、変
    更されたコントラストに基づく情報を前記上位装置に転
    送することを特徴とする請求項第21項に記載の表示装
    置。
  26. 【請求項26】 前記上位装置は、汎用の情報処理装置
    に搭載される表示器インターフェースであることを特徴
    とする請求項第21項に記載の表示装置。
JP13698595A 1994-10-20 1995-06-02 表示装置及びその表示制御装置及び情報処理装置 Withdrawn JPH08334739A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13698595A JPH08334739A (ja) 1995-06-02 1995-06-02 表示装置及びその表示制御装置及び情報処理装置
US08/544,174 US5880702A (en) 1994-10-20 1995-10-17 Display control apparatus and method
EP95307460A EP0708433B1 (en) 1994-10-20 1995-10-19 Display control apparatus and method
DE69527589T DE69527589T2 (de) 1994-10-20 1995-10-19 Verfahren und Einrichtung zum Steuern einer Anzeige

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13698595A JPH08334739A (ja) 1995-06-02 1995-06-02 表示装置及びその表示制御装置及び情報処理装置

Publications (1)

Publication Number Publication Date
JPH08334739A true JPH08334739A (ja) 1996-12-17

Family

ID=15188086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13698595A Withdrawn JPH08334739A (ja) 1994-10-20 1995-06-02 表示装置及びその表示制御装置及び情報処理装置

Country Status (1)

Country Link
JP (1) JPH08334739A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732577B1 (ko) * 2004-11-25 2007-06-27 산요덴키가부시키가이샤 표시 장치
KR20190046145A (ko) * 2017-10-25 2019-05-07 엘지디스플레이 주식회사 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732577B1 (ko) * 2004-11-25 2007-06-27 산요덴키가부시키가이샤 표시 장치
KR20190046145A (ko) * 2017-10-25 2019-05-07 엘지디스플레이 주식회사 표시장치

Similar Documents

Publication Publication Date Title
US6714172B2 (en) Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory
US6348910B1 (en) Display apparatus, display system, and display control method
US5880702A (en) Display control apparatus and method
US6188378B1 (en) Display apparatus, display system, and display control method for display system
EP0745930B2 (en) Display apparatus with and method for detection of the disconnection of a connection cable
EP0570906A1 (en) Display control system and method
JP3286529B2 (ja) 表示装置
EP0715293B1 (en) Display apparatus
JP3477397B2 (ja) 連鎖される複数表示装置の駆動方法、駆動装置、連鎖可能な表示装置、および連鎖表示システム。
EP0591683A1 (en) Display control apparatus
EP0592801B1 (en) Display control apparatus and method therefor
JPH08334739A (ja) 表示装置及びその表示制御装置及び情報処理装置
JP2840374B2 (ja) 表示制御装置
JP3281575B2 (ja) 表示制御システム及びその制御方法
JP2002207471A (ja) 表示制御システム及びその中継装置
JP3618824B2 (ja) 表示装置及び表示装置の表示制御方法
JP3227200B2 (ja) 表示制御装置及び方法
JP3793214B2 (ja) 表示装置及びその制御方法
JPH08331488A (ja) 表示システム及び表示システムにおける表示制御方法
JP3673555B2 (ja) 表示装置、表示システム及び表示システムの表示制御方法
JPH08248391A (ja) 表示制御装置及び情報処理装置及び制御方法
JP2000221956A (ja) 表示制御システム、表示制御方法及び記憶媒体
JPH09198016A (ja) 画像表示方法とその装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806