JP2000221956A

JP2000221956A - 表示制御システム、表示制御方法及び記憶媒体

Info

Publication number: JP2000221956A
Application number: JP11022307A
Authority: JP
Inventors: Hidekazu Matsuzaki; 英一松崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-01-29
Filing date: 1999-01-29
Publication date: 2000-08-11

Abstract

(57)【要約】【課題】ＣＲＴや他の液晶表示器のための表示制御と
同様に一方的に表示データを表示装置に対して出力でき
るようにすると共に、１ライン分の表示データを保持し
ておくための記憶手段を不要とした表示制御システム、
表示制御方法及び記憶媒体を提供する。【解決手段】表示画面上に表示するための処理ができ
ないような状態にある場合に表示データ処理ができない
ことを示す信号を出力するＦＬＣＤ２０と、ＦＬＣＤ２
０から表示データ処理ができないことを示す信号を受信
した場合にラインアドレス生成回路２４からＳＶＧＡ２
１に対して表示データの出力を要求する信号の送出を中
断させる制御を実行するディスプレイコントローラ１９
のＣＰＵ２３とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示制御システ
ム、表示制御方法及び記憶媒体に係り、更に詳しくは、
表示用メモリに記憶されたデータを表示装置に表示を行
う場合に好適な表示制御システム、表示制御方法及び記
憶媒体に関する。

【０００２】

【従来の技術】一般に、情報処理システムなどには、情
報の視覚的表現機能を果たす情報表示手段として表示装
置が用いられており、このような表示装置としてはＣＲ
Ｔ（ＣａｔｈｏｄｅＲａｙＴｕｂｅ）表示装置が広く知
られている。ところが、ＣＲＴは特に表示画面の厚み方
向の長さをある程度必要とするため、全体としてその容
積が大きくなり、表示装置全体の小型化を図り難い。ま
た、これにより、このようなＣＲＴを表示器として用い
た情報処理システムの使用にあたっての自由度、即ち設
置場所、携帯性の自由度が損なわれる。

【０００３】この点を補うものとして液晶表示装置（以
下、ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａ
ｙと称する）を用いることができる。即ち、ＬＣＤによ
れば、表示装置全体の小型化（特に薄型化）を図ること
ができる。このようなＬＣＤの中には強誘電性液晶（以
下、ＦＬＣ：ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄ
Ｃｒｙｓｔａｌと称する）の液晶セルを用いた表示器
（以下、ＦＬＣＤ：ＦＬＣＤｉｓｐｌａｙと称する）が
あり、その特徴の一つは、その液晶セルが電界の印加に
対して表示状態の保存性を有することにある。

【０００４】即ち、ＦＬＣＤは、その液晶セルが十分に
薄いものであり、その中の細長いＦＬＣの分子は、電界
の印加方向に応じて第一の安定状態または第二の安定状
態に配向し、電界を除いてもそれぞれの配向状態を維持
する。このようなＦＬＣ分子の双安定性により、ＦＬＣ
Ｄは記憶性を有する。この結果、ＦＬＣＤを駆動する場
合には、ＣＲＴや他の液晶表示器と異なり、表示画面の
連続的なリフレッシュ駆動の周期に時間的な余裕がで
き、また、その連続的なリフレッシュ駆動とは別に、表
示画面上の変更にあたる部分のみの表示状態を更新する
部分書換駆動が可能となる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。

【０００６】上述したようなＦＬＣＤの制御において
は、より高速なスイッチング特性、より広い動作温度範
囲を実現するために、ＦＬＣＤの周囲温度を検出し、検
出された温度情報に応じて適切な駆動条件を設定すると
いう温度補償動作を行う必要がある。この温度補償動作
を行っている間は、表示制御装置（ディスプレイコント
ローラ）から出力される表示内容更新のための表示デー
タを処理して表示することができない。

【０００７】従って、従来のＦＬＣＤの表示制御装置で
は、ＦＬＣＤから出力されるデータ要求信号により、Ｆ
ＬＣＤが表示制御装置から出力された表示データを処理
して表示することができる状態にあることを判断し、表
示内容の更新したい表示データとそのラインアドレスを
出力して表示内容の更新を行っている。

【０００８】このため、ＦＬＣＤの表示制御装置では、
ＣＲＴや他の液晶表示器のための表示制御装置のよう
に、一方的に表示データを表示装置に対して出力するこ
とができず、ＦＬＣＤからのデータ要求信号と同期を取
って表示データをＦＬＣＤに対して出力する必要があ
る。そのために、１ライン分の表示データを保持してお
くための記憶手段を具備し、ＦＬＣＤからのデータ要求
に応じ、いつでも画素データを送れる準備をしておかな
ければならなかった。

【０００９】本発明は、上述した点に鑑みなされたもの
であり、ＣＲＴや他の液晶表示器のための表示制御と同
様に一方的に表示データを表示装置に対して出力できる
ようにすると共に、１ライン分の表示データを保持して
おくための記憶手段を不要とした表示制御システム、表
示制御方法及び記憶媒体を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の本発明は、画像情報を表示する表示
装置と、前記画像情報記憶用の記憶手段を装備した表示
制御装置とを有する表示制御システムであって、前記表
示制御装置は、前記記憶手段から前記表示装置に表示す
る画像情報を読み出すことを指示する読出制御手段と、
前記表示装置で表示内容の更新を行えない状態にある場
合に前記読出制御手段の読み出し指示を中断させる読出
指示中断手段とを有することを特徴とする。

【００１１】上記目的を達成するために、請求項２記載
の本発明は、前記表示装置は、表示内容の更新を行えな
い状態にある場合に当該状態にあることを示す状態情報
を前記表示制御装置に送信する状態情報送信手段を有
し、前記表示制御装置は、前記表示装置から前記状態情
報を受信する状態情報受信手段と、前記記憶手段への画
像情報の書き込み及び前記読出制御手段の指示に基づき
前記記憶手段からの画像情報の読み出しを行う記憶制御
手段とを有することを特徴とする。

【００１２】上記目的を達成するために、請求項３記載
の本発明は、前記表示装置における表示内容の更新を行
えない状態とは、前記表示装置で温度状態に応じて駆動
条件を設定している状態であることを特徴とする。

【００１３】上記目的を達成するために、請求項４記載
の本発明は、前記表示装置は、強誘電性液晶表示装置で
あることを特徴とする。

【００１４】上記目的を達成するために、請求項５記載
の本発明は、前記表示装置及び前記表示制御装置を有す
る情報処理システムに適用可能であることを特徴とす
る。

【００１５】上記目的を達成するために、請求項６記載
の本発明は、画像情報を表示する表示装置と、前記画像
情報記憶用の記憶手段を装備した表示制御装置とを有す
る表示制御システムに適用される表示制御方法であっ
て、前記表示制御装置は、前記記憶手段から前記表示装
置に表示する画像情報を読み出すことを指示する読出制
御ステップと、前記表示装置で表示内容の更新を行えな
い状態にある場合に前記読出制御ステップの読み出し指
示を中断させる読出指示中断ステップとを有することを
特徴とする。

【００１６】上記目的を達成するために、請求項７記載
の本発明は、前記表示装置は、表示内容の更新を行えな
い状態にある場合に当該状態にあることを示す状態情報
を前記表示制御装置に送信する状態情報送信ステップを
有し、前記表示制御装置は、前記表示装置から前記状態
情報を受信する状態情報受信ステップと、前記記憶手段
への画像情報の書き込み及び前記読出制御ステップの指
示に基づき前記記憶手段からの画像情報の読み出しを行
う記憶制御ステップとを有することを特徴とする。

【００１７】上記目的を達成するために、請求項８記載
の本発明は、前記表示装置における表示内容の更新を行
えない状態とは、前記表示装置で温度状態に応じて駆動
条件を設定している状態であることを特徴とする。

【００１８】上記目的を達成するために、請求項９記載
の本発明は、前記表示装置は、強誘電性液晶表示装置で
あることを特徴とする。

【００１９】上記目的を達成するために、請求項１０記
載の本発明は、前記表示装置及び前記表示制御装置を有
する情報処理システムに適用可能であることを特徴とす
る。

【００２０】上記目的を達成するために、請求項１１記
載の本発明は、画像情報を表示する表示装置と、前記画
像情報記憶用の記憶手段を装備した表示制御装置とを有
する表示制御システムに適用される表示制御方法を実行
するプログラムを記憶したコンピュータにより読み出し
可能な記憶媒体であって、前記表示制御方法は、前記記
憶手段から前記表示装置に表示する画像情報を読み出す
ことを指示する読出制御ステップと、前記表示装置で表
示内容の更新を行えない状態にある場合に前記読出制御
ステップの読み出し指示を中断させる読出指示中断ステ
ップとを有することを特徴とする。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２２】［第１の実施の形態］図１は本発明の第１
の実施の形態に係る表示制御装置（ディスプレイコント
ローラ）を備えたＦＬＣ表示装置を各種文字、画像情報
等の表示装置として用いた情報処理システムの全体の構
成例を示すブロック図である。本発明の第１の実施の形
態に係る情報処理システムは、ホストＣＰＵ１、ＰＣＩ
（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒ
ｃｏｎｎｅｃｔ）高速バス２、ＩＳＡ（Ｉｎｄｕｓｔｒ
ｙＳｔａｎｄａｒｄＡｒｃｈｉｔｅｃｔｕｒｅ）中速バ
ス３、システムＲＯＭ４、ＤＲＡＭ５、ブリッジ６、ブ
リッジ７、Ｉ／Ｏコントローラ１１、ハードディスク装
置（ＨＤＤ）１２、フロッピーディスク装置（ＦＤＤ）
１３、リアルタイムクロック（ＲＴＣ）１４、オーディ
オサブシステム１５、キーボード（ＫＢＤ）コントロー
ラ１６、キーボード１７、マウス１８、ディスプレイコ
ントローラ（ＦＬＣＤインタフェース部）１９、ＦＬＣ
Ｄ２０を備えている。

【００２３】上記各部の構成を詳述すると、ホストＣＰ
Ｕ１は、情報処理システム全体を制御する。ＰＣＩ高速
バス２は、アドレスバス、データバス、コントロールバ
ス等を備える高速バスである。ＩＳＡ中速バス３は、ブ
リッジ７によりＰＣＩ高速バス２と接続されている。シ
ステムＲＯＭ４は、システム全体の初期化処理を行うプ
ログラム等を記憶するＲＯＭである。ＤＲＡＭ５は、メ
インメモリとして使用されるものであり、ホストＣＰＵ
１により実行される制御プログラムを記憶したり、ホス
トＣＰＵ１による制御処理時にワーク領域として使われ
る。ブリッジ６は、ホストＣＰＵ１とＰＣＩ高速バス２
との間のインタフェースを行う。ブリッジ７は、ＰＣＩ
高速バス２とＩＳＡ中速バス３との間のインタフェース
を行う。

【００２４】Ｉ／Ｏコントローラ１１は、ハードディス
ク装置１２、フロッピーディスク装置１３のためのディ
スク・インタフェースや、プリンタ装置を制御するため
に用いられるパラレル・インタフェース、公衆回線や専
用回線を利用して通信を行うための通信モデムを制御す
るために用いられるシリアル・インタフェースを備えて
いる。ハードディスク装置（ＨＤＤ）１２は、文字や画
像情報等の各種データを記憶する。フロッピーディスク
装置（ＦＤＤ）１３は、文字や画像情報等の各種データ
を記憶する。リアルタイムクロック（ＲＴＣ）１４は、
クロックを計数して時間を計時するタイマ機能も有して
いる。

【００２５】オーディオサブシステム１５は、マイクか
らの音声信号を入力して、ＩＳＡ中速バス３に出力した
り、或いはＩＳＡ中速バス３からの信号に基づいてスピ
ーカに可聴信号として出力する。キーボード（ＫＢＤ）
コントローラ１６は、キーボード１７、マウス１８との
間のインタフェースを制御している。キーボード１７
は、文字、数字等のキャラクタやその他の入力を行うた
めに使用される。マウス１８は、ポインティングデバイ
スであり、各種入力操作に使用される。ディスプレイコ
ントローラ（ＦＬＣＤインタフェース部）１９は、ＦＬ
ＣＤ２０とのインタフェースを制御している。ＦＬＣＤ
２０は、例えば特開平１−１１２２２２号公報や、特開
平１−１２６６２６号公報等において開示された表示器
を用いて構成できるＦＬＣディスプレイである。

【００２６】以上の構成を備える情報処理システムで
は、一般にシステムのユーザは、ＦＬＣＤ２０の表示画
面に表示される各種情報に応じながら操作を行う。即
ち、シリアル・インタフェースを介して送られてくる通
信モデムからの情報や、ハードディスク装置１２、フロ
ッピーディスク装置１３、キーボード１７、マウス１８
から供給される文字や画像情報、また、システムＲＯＭ
４、ＤＲＡＭ（メインメモリ）５に格納されたユーザの
システム操作に係る操作情報等が、ＦＬＣＤ２０の表示
画面に表示され、ユーザはこの表示を見ながら情報の編
集、システムに対する指示操作を行う。この場合、上記
各種機器等は、それぞれＦＬＣＤ２０に対して表示情報
供給手段を構成する。

【００２７】ここで、ＦＬＣＤ２０の駆動方式について
説明を行う。ＦＬＣＤ２０の液晶材料として用いられて
いる強誘電性液晶の特性には、より高速なスイッチング
特性、より広い動作温度範囲が求められており、これら
は印加電圧への依存度が大きい。図２に駆動電圧と印加
時間の関係を、図３に温度と駆動電圧の関係をそれぞれ
示す。図２は横軸に駆動電圧Ｖをとり、縦軸にパルス幅
ΔＴをとり、駆動電圧Ｖの変化に伴うパルス幅ΔＴの変
化を示している。図２より駆動電圧が高い程パルス幅は
短くしてよいことがわかる。次に、図３は横軸に温度Ｔ
ｅｍｐをとり、縦軸に駆動電圧Ｖをとり、パルス幅ΔＴ
を固定した時の閾値電圧Ｖｔｈを示している。図３から
明らかなように、温度が下降すれば駆動電圧が上がるこ
とがわかる。図２及び図３から、印加電圧を大きくする
ことにより、より高速なスイッチング特性、より広い動
作温度範囲が得られることになる。

【００２８】他方、駆動電圧制御に関しては、閾値等を
考慮した適切な温度補償を施さなければならない。この
ような駆動制御手段については特開平１−１１２２２２
号公報や、特開平１−１２６６２６号公報において提案
されている。

【００２９】図４は本発明の第１の実施の形態に係る、
特開平１−１１２２２２号公報に示されているＦＬＣＤ
２０の構成例を示すブロック図である。本発明の第１の
実施の形態に係るＦＬＣＤ２０は、表示パネル２００
１、走査電極駆動部２００２、情報電極駆動部２００
３、電源回路２００４、温度センサ２００５、Ａ／Ｄ
（アナログ／デジタル）変換器２００６、制御回路２０
０７、Ｄ／Ａ（デジタル／アナログ）変換器２００９を
備えている。図中２００８は制御信号を示す。

【００３０】上記各部の構成を詳述すると、表示パネル
２００１は、走査電極と情報電極とを交差させたマトリ
クス電極が配線され、走査電極と情報電極の交差部で画
素が形成されており、その交差部に印加した駆動電圧の
印加極性によって強誘電性液晶の配向状態を変調するこ
とができる。表示パネル２００１内の走査電極は走査電
極駆動部２００２に接続され、情報電極は情報電極駆動
部２００３に接続される。

【００３１】走査電極駆動部２００２と情報電極駆動部
２００３の動作に必要な電圧ＶＤＤ１、ＶＳＳ１、ＶＤ
Ｄ２、ＧＮＤ、ＶＳＳ２及びＶＳＳ３、並びに表示パネ
ル２００１の動作に必要な電位Ｖ１、Ｖ３、ＶＣ、Ｖ４
及びＶ２が電源回路２００４から供給される。また、電
源回路２００４には、外部の電源電圧＋Ｖと−Ｖの２電
源が供給される。

【００３２】次に、表示パネル２００１に設けられた温
度センサ２００５は、感温抵抗素子が用いられており、
Ａ／Ｄ（アナログ／デジタル）変換器２００６をもって
測温され、測温データは制御回路２００７に取り込まれ
る。測温データは、予め用意されているデータテーブル
と比較され、その比較値によって最適駆動条件となるパ
ルス幅ΔＴが制御信号２００８として出力され、駆動電
圧ＶＯとなるデータがＤ／Ａ（デジタル／アナログ）変
換器２００９へとそれぞれ出力される。

【００３３】このデータテーブルは、図２及び図３に示
す特性を考慮して作成されたものであり、このデータテ
ーブルを線図化した一例を図５に示す。図５は横軸に温
度Ｔｅｍｐ、縦軸に駆動電圧ＶＯ及び周波数ｆ（ｆ＝１
／ΔＴ）をとった線図であり、温度範囲（Ａ）で周波数
ｆを固定した場合、温度Ｔｅｍｐが上昇すると駆動電圧
Ｖが降下し、Ｖｍｉｎを超えてしまう。従って、温度点
（Ｄ）で、より大きな周波数ｆを固定値として、これに
対応した駆動電圧ＶＯも定まる。以下、温度範囲（Ｂ）
及び（Ｃ）、温度点（Ｅ）で同様なそれぞれの操作が繰
り返される。以上の如く形成される曲線の形状は、強誘
電性液晶の特性等によって異なるものであり、ｆ及びＶ
の線図は適宜定めることができる。

【００３４】次に、温度変化に伴い駆動電圧ＶＯを設定
変更する手段を図６に基づき説明する。

【００３５】図６は本発明の第１の実施の形態に係る情
報処理システムのＦＬＣＤ２０に装備された電源回路２
００４の駆動電圧発生回路２０１０の構成例を示すブロ
ック図である。本発明の第１の実施の形態に係る電源回
路２００４の駆動電圧発生回路２０１０は、差動増幅器
Ｄ１、Ｄ２、バッファＯＰアンプＢ３、ＢＣ、Ｂ４、電
流増幅器Ｉ１、Ｉ３、ＩＣ、Ｉ４、Ｉ２、分圧抵抗Ｒ
１、Ｒ２、Ｒ３、Ｒ４を備えている。図中２０１１はバ
ッファアンプを示す。

【００３６】上記各部の構成を動作と共に詳述すると、
ＦＬＣＤ２０の制御回路２００７からのデジタル駆動電
圧ＶＯデータがＤ／Ａ変換器２００９へ送られ、Ｄ／Ａ
変換器２００９を通してアナログ値に変えられ、次いで
バッファアンプ２０１１を経て、電源回路２００４の駆
動電圧発生回路２０１０への駆動電圧制御線ｖに出力さ
れる。この駆動電圧制御線ｖは差動増幅器Ｄ１とＤ２に
接続され、この演算器により固定電圧であるＶＣ（−４
Ｖ）との差動がとられ、差動増幅器Ｄ１からは出力電位
Ｖ１電位、差動増幅器Ｄ２からは出力電位Ｖ２電位が発
生される。

【００３７】この際、差動増幅器Ｄ１からの出力電位Ｖ
１と差動増幅器Ｄ２からの出力電位Ｖ２とが走査電極駆
動部２００２と情報電極駆動部２００３を駆動する時の
電源電圧の最大値と最小値との間に設定された電圧レベ
ル（電位）を基準にして、それぞれ正極性と負極性に設
定される。

【００３８】特開平１−１１２２２２号公報では、駆動
電圧制御線の電位Ｖｖは−４Ｖ≦Ｖｖ≦＋１４Ｖの範囲
に設定した電圧値をとるものとしている。この電位Ｖｖ
は温度情報に応じて−４Ｖ〜＋１４Ｖの間を可変するこ
ととなる。そして、Ｖ１とＶ２の間に分圧抵抗Ｒ１、Ｒ
２、Ｒ３、Ｒ４を直列に４素子接続し、抵抗１素子毎に
分圧電位を上位電位から順に出力電位Ｖ３、ＶＣ、Ｖ４
と発生させている。これらの電位をバッファＯＰアンプ
Ｂ３、ＢＣ、Ｂ４に導く。

【００３９】ここで、特開平１−１１２２２２号公報で
は、電位ＶＣを中心とした電圧比率がＶ１：Ｖ３：Ｖ
４：Ｖ２＝２：１：１：２となるように、４素子Ｒ１、
Ｒ２、Ｒ３、Ｒ４とも等しい抵抗値としている。差動増
幅器Ｄ１、Ｄ２、バッファＯＰアンプＢ３、ＢＣ、Ｂ４
で発生した電位は、電流増幅器Ｉ１、Ｉ３、ＩＣ、Ｉ
４、Ｉ２に接続され、その出力Ｖ１、ＶＣ、Ｖ２が走査
電極駆動部２００２へ、Ｖ３、ＶＣ、Ｖ４が情報電極駆
動部２００３へとそれぞれ供給される。

【００４０】以上、上述したように強誘電性液晶を用い
たＦＬＣＤの駆動制御においては、より高速なスイッチ
ング特性、より広い動作温度範囲を実現するために適切
な温度補償を施す必要があり、その温度補償を自動的に
実現するための手段について述べられたものが、特開平
１−１１２２２２号公報である。

【００４１】特開平１−１１２２２２号公報では、本発
明の第１の実施の形態の上記図４において示す如く、表
示パネル２００１に設けられた温度センサ２００５の状
態がＡ／Ｄ変換器２００６をもって測温され、その測温
データが制御回路２００７に取り込まれて、その時の温
度状態における最適な表示パネル２００１の駆動条件
（駆動電圧、駆動周期）が、走査電極駆動部２００２、
情報電極駆動部２００３及び電源回路２００４に設定さ
れ、その条件で表示パネル２００１が駆動されることと
なる。

【００４２】次に、以上に説明したＦＬＣＤ２０の制御
を行うディスプレイコントローラ（ＦＬＣＤインタフェ
ース部）１９の構成を説明する。

【００４３】図７は本発明の第１の実施の形態に係る情
報処理システムのディスプレイコントローラ（ＦＬＣＤ
インタフェース部）１９の構成例を示すブロック図であ
る。本発明の第１の実施の形態に係るディスプレイコン
トローラ（ＦＬＣＤインタフェース部）１９は、ＳＶＧ
Ａ（ＳｕｐｅｒＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａ
ｙ：ＶＧＡの拡張版）２１、ＤＲＡＭ２２、ＣＰＵ２
３、ラインアドレス生成回路２４、ボーダ生成回路２
５、二値化中間調処理回路２６、合成回路２７、合成回
路２８を備えている。

【００４４】図７に示すように、本発明の第１の実施の
形態に係るディスプレイコントローラ（ＦＬＣＤインタ
フェース部）１９、即ち、表示制御装置には、ＣＲＴ用
の表示制御回路である既存のＳＶＧＡを利用したＳＶＧ
Ａ２１が用いられる。図７の詳細構成を説明する前に、
本例におけるＳＶＧＡ２１の構成を図８を参照して説明
する。

【００４５】図８は本発明の第１の実施の形態に係る情
報処理システムのＳＶＧＡ２１の構成例を示すブロック
図である。本発明の第１の実施の形態に係るＳＶＧＡ２
１は、ＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）メ
モリ２１１、バスインタフェースユニット２１２、デー
タマニピュレータ２１３、グラフィックエンジン２１
４、メモリインタフェースユニット２１５、ＦＩＦＯメ
モリ２１６、ＶＧＡ（ＶｉｄｅｏＧｒａｐｈｉｃｓＡｒ
ｒａｙ：ＩＢＭ社で開発したグラフィックインタフェー
ス）２１７、書換検出／フラグ生成回路２１８、部分書
換ラインフラグレジスタ２１９を備えている。

【００４６】上記各部の構成を動作と共に詳述すると、
上記図１に示した情報処理システムのホストＣＰＵ１
が、ディスプレイコントローラ（ＦＬＣＤインタフェー
ス部）１９の表示メモリウィンドゥ領域で書き込みのた
めにアクセスするその書き換え表示データは、ＰＣＩ高
速バス２を介して転送され、ＦＩＦＯメモリ２１１に一
時的に格納される。また、表示メモリウィンドゥ領域を
ＤＲＡＭ２２の任意の領域に投影するためのバンクアド
レスデータもＰＣＩ高速バス２を介して転送される。表
示データは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）各色２５６
階調を表現する２４ビットデータの形態を有している。

【００４７】ホストＣＰＵ１からのコマンドや上述のバ
ンクアドレスデータ等の制御情報は、レジスタセットデ
ータの形態で転送され、また、ホストＣＰＵ１がＳＶＧ
Ａ側の状態を知るためにレジスタゲットデータがホスト
ＣＰＵ１へ転送される。ＦＩＦＯメモリ２１１に格納さ
れたレジスタセットデータ及び表示データは順次出力さ
れ、これらのデータに応じてバスインタフェースユニッ
ト２１２やＶＧＡ２１７中の各レジスタにセットされ
る。ＶＧＡ２１７は、これらレジスタのセットされた状
態によって、バンクアドレスとその表示データ及び制御
コマンドを知ることができる。

【００４８】ＶＧＡ２１７は、表示メモリウィンドゥ領
域のアドレスとバンクアドレスに基づいて、これらに対
応するＤＲＡＭ２２におけるＤＲＡＭアドレスを生成
し、メモリインタフェースユニット２１５を介してＤＲ
ＡＭ２２へ転送する。このとき、書き換えられる表示デ
ータは、同様にメモリインタフェースユニット２１５を
介してＤＲＡＭ２２へ転送される。これにより、そのＤ
ＲＡＭアドレスに表示データを書き込むことができる。

【００４９】一方、ＶＧＡ２１７は、後に詳述するよう
に、図７に示すラインアドレス生成回路２４から転送さ
れる要求ラインアドレスによって特定されるＤＲＡＭ２
２の表示データを、同様に転送されるラインデータ転送
イネーブル信号に応じてＤＲＡＭ２２から読み出し、Ｆ
ＬＣＤ２０側へ送出する。

【００５０】ＳＶＧＡ２１には、上述したようにアクセ
ラレータ機能を果たすデータマニピュレータ２１３及び
グラフィックエンジン２１４が設けられている。例え
ば、ホストＣＰＵ１が、バスインタフェースユニット２
１２のレジスタに円及びその中心と半径に関するデータ
をセットして円の描画を指示すると、グラフィックエン
ジン２１４はその円表示データを生成し、データマニピ
ュレータ２１３はこのデータをＤＲＡＭ２２へ書き込
む。

【００５１】書換検出／フラグ生成回路２１８は、ＶＧ
Ａ２１７が発生するＤＲＡＭアドレスを監視し、ＤＲＡ
Ｍ２２の表示データが書き換えられた（書き込まれた）
ときのＤＲＡＭアドレスを取り込む。そして、このＤＲ
ＡＭアドレス及びＣＰＵ２３から得られるＤＲＡＭアド
レスオフセット、総ライン数、総ラインビット数の各デ
ータに基づいてラインアドレスを計算する。この計算の
概念を図９に示す。

【００５２】図９に示されるように、ＤＲＡＭ２２上の
アドレスＸで示される画素は、ＦＬＣＤ画面のラインＮ
に対応するものであり、また１ラインは複数の画素から
なり、更に１画素は複数（ｎ個）のバイトからなるもの
とする。このとき、ラインアドレス（ライン番号Ｎ）は
以下のように計算される。

【００５３】ライン番号Ｎ＝１＋｛（ＶＲＡＭアドレ
ス：Ｘ）−（表示開始アドレス）｝／｛（１ラインの画
素数）×（１画素のバイト数：ｎ）｝書換検出／フラグ生成回路２１８は、この計算したライ
ンアドレスに応じて、部分書換ラインフラグレジスタ２
１９のフラグをセットする。この様子を図１０に示す。
図１０から明らかなように、例えば「Ｌ」という文字を
表示するため、ＤＲＡＭ２２上の対応するアドレスの表
示が書き換えられた場合、上記計算によって書き換えら
れたラインアドレスが検出され、このアドレスに対応す
るレジスタにフラグが立てられる（“１”がセットされ
る）。

【００５４】再度、上記図７において、ＣＰＵ２３は、
ラインアドレス生成回路２４を介して書換検出／フラグ
生成回路２１８の部分書換ラインフラグレジスタ２１９
の内容を読み取り、フラグがセットされているラインア
ドレスをＳＶＧＡ２１へ送出する。このとき、ラインア
ドレス生成回路２４は、上記ラインアドレスデータに対
応してラインデータ転送イネーブル信号を送出し、ＳＶ
ＧＡ２１（のＦＩＦＯメモリ２１６）から上記アドレス
の表示データを二値化中間調処理回路２６に転送させ
る。

【００５５】二値化中間調処理回路２６は、Ｒ、Ｇ、Ｂ
各色８ビットで表現される２５６階調もしくは２５６色
の多値表示データを、ＦＬＣＤ２０の表示画面における
各画素に対応した二値の画素データに変換する。本例で
は、上記表示画面の１画素は、図１１に示されるよう
に、各色について面積の異なる表示セルを有している。
これに応じて１画素のデータも、図１１に示されるよう
に、各色について２ビット（Ｒ１、Ｒ２、Ｇ１、Ｇ２、
Ｂ１、Ｂ２）を有する。従って、二値化中間調処理回路
２６は、８ビットの表示データを各色２ビットの２値デ
ータ（即ち各色４値データ）に変換する。

【００５６】以上のように、ＦＬＣＤ表示用の画素デー
タに変換されるまでのデータの流れを図１２に示す。

【００５７】図１２は本発明の第１の実施の形態に係る
情報処理システムにおける表示データの処理の流れを示
すフローチャートである。ホストＣＰＵ１は、アプリケ
ーション／ＯＳ（オペレーティングシステム）を起動し
（ステップＳ１１）、ディスプレイコントローラ（ＦＬ
ＣＤインタフェース部）１９のＤＲＡＭ２２にＲ、Ｇ、
Ｂ各色８ビットの多値データとして格納する（ステップ
Ｓ１２）。二値化中間調処理回路２６は、二値化中間調
処理（ディザリング）を行う（ステップＳ１３）。ディ
スプレイコントローラ（ＦＬＣＤインタフェース部）１
９は、ＦＬＣＤ２０の表示画面にデータ表示を行う（ス
テップＳ１４）。

【００５８】図１２で明らかなように、本例では、ＤＲ
ＡＭ２２のデータはＲ、Ｇ、Ｂ各色８ビットの多値デー
タとして格納され、これが読み出され表示が行われる時
に二値化される。これにより、ホストＣＰＵ１は、ＦＬ
ＣＤ２０側に対してＣＲＴを用いた場合と同様にアクセ
スでき、ＣＲＴとの互換性を確保できる。

【００５９】尚、上記二値化中間調処理で用いられる手
法は、公知のものを用いることができ、このような手法
としては、例えば誤差拡散法、平均濃度法、ディザ法等
が知られている。

【００６０】再度、上記図７において、ボーダ生成回路
２５は、ＦＬＣＤ表示画面におけるボーダ部の画素デー
タを生成する。即ち、図９に示されるように、ＦＬＣＤ
２０の表示画面は、１２８０画素からなる１ラインを１
０２４本有しており、この表示画面のうち表示に用いら
れないボーダ部が画面を縁取るように形成される。この
ボーダ部が存在することにより、ＦＬＣＤ２０に転送さ
れる表示データのフォーマットは、図１３（Ａ）または
図１３（Ｂ）に示すものとなる。

【００６１】図１３（Ａ）は、図１１に示す表示ライン
Ａ、即ち全ての表示ラインがボーダ部に含まれる表示ラ
インのデータフォーマットであり、図１３（Ｂ）は、図
１１に示す表示ラインＢ、即ち表示に用いられるライン
のデータフォーマットである。表示ラインＡのデータフ
ォーマットは、先頭にラインアドレスが付され、これに
ボーダ画素データが続く。これに対して表示ラインＢは
両端部がボーダ部に含まれるので、そのデータフォーマ
ットは、ラインアドレスに続いて、ボーダ画素データ、
画素データ、ボーダ画素データの順で続く。

【００６２】ボーダ生成回路２５で生成されたボーダ画
素データは、合成回路２７において二値化中間調処理回
路２６からの表示データと直列合成される。更に、この
合成データには、合成回路２８においてラインアドレス
生成回路２４からの表示ラインアドレスが合成された
後、ＦＬＣＤ２０に送られる。

【００６３】ＣＰＵ２３は、以上説明した構成全体を制
御するものである。即ち、ＣＰＵ２３は、ホストＣＰＵ
１から表示画面の総ライン数、総ラインビット数、カー
ソル情報の各種情報を受け取る。また、ＣＰＵ２３は、
書換検出／フラグ生成回路２１８に対して、ＤＲＡＭア
ドレスオフセット、総ライン数及び総ラインビット数の
各データを送出し、また、部分書換ラインフラグレジス
タ２１９の初期化を行い、また、ラインアドレス生成回
路２４に対して表示開始ラインアドレス、連続表示ライ
ン数、総ライン数、総ラインビット数及びボーダ領域の
各データを送出し、同回路２４から部分書換ラインフラ
グ情報を得る。更に、ＣＰＵ２３は、二値化中間調処理
回路２６に対してバンド幅、総ラインビット数及び処理
モードの各データを送出し、ボーダ生成回路２５に対し
てボーダパターンデータを送出する。

【００６４】ここで、図２１は本発明のプログラム及び
関連データが記憶媒体から表示制御システムに供給され
る概念例を示す説明図である。本発明のプログラム及び
関連データは、フロッピーディスクやＣＤ−ＲＯＭ等の
記憶媒体６０１を装置６０２に装備された記憶媒体ドラ
イブ挿入口６０３に挿入することで供給される。その
後、本発明のプログラム及び関連データを記憶媒体６０
１から一旦ハードディスクにインストールしハードディ
スクからＲＡＭにロードするか、或いは、ハードディス
クにインストールせずに直接ＲＡＭにロードすること
で、本発明のプログラム及び関連データを実行すること
が可能となる。

【００６５】また、図２０は本発明のプログラム及び関
連データを記憶した記憶媒体の記憶内容の構成例を示す
説明図である。本発明の記憶媒体は、例えばボリューム
情報５０１、ディレクトリ情報５０２、プログラム実行
ファイル５０３、プログラム関連データファイル５０４
等の記憶内容で構成される。本発明のプログラムは、デ
ィスプレイコントローラ（ＦＬＣＤインタフェース部）
１９のＣＰＵ２３で実行する後述する図１５・図１８の
フローチャート及び図１６・図１９のタイミング図に係
る処理に基づきプログラムコード化されたものである。

【００６６】尚、本発明の特許請求の範囲における各構
成要件と、本発明の第１の実施の形態に係る表示制御シ
ステムの各部との対応関係は下記の通りである。表示装
置はＦＬＣＤ２０に対応し、表示制御装置はディスプレ
イコントローラ（ＦＬＣＤインタフェース部）１９に対
応する。また、読出制御手段、読出指示中断手段、状態
情報受信手段はディスプレイコントローラ（ＦＬＣＤイ
ンタフェース部）１９のラインアドレス生成回路２４に
対応し、記憶制御手段はディスプレイコントローラ（Ｆ
ＬＣＤインタフェース部）１９のＳＶＧＡ２１に対応
し、状態情報送信手段はＦＬＣＤ２０の状態情報送信機
能に対応する。

【００６７】以上のように処理された画素データがＦＬ
ＣＤ２０に転送される様子を図１４に示す。図１４はＦ
ＬＣＤ２０に表示ラインアドレスと表示データが転送さ
れるタイミングを示すタイミング図である。本実施形態
では、表示ラインアドレスと表示データがＡＤ０からＡ
Ｄ７までの８ビットパラレルデータの形式でＦＬＣＤ２
０へ転送されるものとする。ＦＬＣＤ２０は、上述した
ように、一度書き込んだ情報は電界を除いてもその配向
状態を維持するという記憶性を有しているため、表示更
新の行いたいラインがある場合には、書き換えを行うラ
インのアドレスを指定して表示情報を転送し、そのライ
ンのみの表示更新を行えばよい。

【００６８】図１４において、ディスプレイコントロー
ラ（ＦＬＣＤインタフェース部）１９からは、表示ライ
ンアドレスと表示データとを識別するＡＨＤＬ信号をハ
イレベル“１”にしてＦＬＣＤ２０に出力すると同時
に、表示更新の行いたい走査電極のアドレス情報をＡＤ
０からＡＤ７までの信号線に出力する。続いて、ディス
プレイコントローラ（ＦＬＣＤインタフェース部）１９
は、コモンアドレスをＦＬＣＤ２０へ転送し終えた時点
で、ＡＨＤＬ信号をロウレベル“０”にしてＦＬＣＤ２
０へ出力すると同時に、表示の更新を行うラインの表示
データをＡＤ０からＡＤ７までの信号線に出力する。こ
こで、ＡＨＤＬ信号は、ハイレベル“１”の時にＡＤ０
からＡＤ７までの信号線上にアドレス情報が出力されて
いることを示し、ロウレベル“０”の時にＡＤ０からＡ
Ｄ７までの信号線上に表示データが出力されていること
を示す。

【００６９】次に、ＦＬＣＤ２０が温度補償動作を行っ
ており、ディスプレイコントローラ（ＦＬＣＤインタフ
ェース部）１９からの画素データをＦＬＣＤ２０の表示
画面上に表示するための処理が行えない時の、ディスプ
レイコントローラ（ＦＬＣＤインタフェース部）１９で
の処理の流れを説明する。

【００７０】再度、上記図７において、ＦＬＣＤ２０か
らは、温度補償動作を実行していることを示すＴＣＯＭ
Ｐ信号がラインアドレス生成回路２４に出力される。こ
こでＣＰＵ２３は、ラインアドレス生成回路２４を介し
て書換検出／フラグ生成回路２１８の部分書換ラインフ
ラグレジスタ２１９の内容を読み取り、フラグがセット
されているラインアドレスをＳＶＧＡ２１へ送出するよ
うにラインアドレス生成回路２４に対して指示を出す
が、ＦＬＣＤ２０からのＴＣＯＭＰ信号により、ＦＬＣ
Ｄ２０が温度補償動作を実行中であり、送出する表示デ
ータを表示するための処理が行えない状態にあることを
検出すると、ＦＬＣＤ２０における温度補償動作が終了
するまで、ＳＶＧＡ２１に対するラインデータ転送イネ
ーブル信号の送出を中断する。

【００７１】後にラインアドレス生成回路２４が、ＦＬ
ＣＤ２０における温度補償動作が終了したことをＦＬＣ
Ｄ２０からのＴＣＯＭＰ信号により検出すると、ＣＰＵ
２３によりセットされたラインアドレスデータに対応し
てラインデータ転送イネーブル信号を送出し、ＳＶＧＡ
２１（のＦＩＦＯメモリ２１６）から上記アドレスの表
示データを二値化中間調処理回路２６に転送させる。

【００７２】ＣＰＵ２３は、ラインアドレス生成回路２
４に設定した連続表示ライン数の値だけラインアドレス
生成回路２４からＳＶＧＡ２１に対して表示データの出
力要求がなされたかどうかは、ラインアドレス生成回路
２４の出力するラインデータ転送イネーブル信号を監視
することにより判断できる。ＣＰＵ２３は、ラインアド
レス生成回路２４に設定した連続表示ライン数の値だけ
ラインアドレス生成回路２４からＳＶＧＡ２１に対して
表示データの出力要求がなされた場合には、次のフラグ
情報に対する表示開始アドレス、及び連続表示ライン数
をラインアドレス生成回路２４に対してセットする。

【００７３】もしここで、処理に先立って読み出された
書換ラインフラグレジスタ２１９にセットされているフ
ラグの情報に対応するラインアドレスが、全てＳＶＧＡ
２１に対して表示データの出力要求がなされた場合に
は、再び書換検出／フラグ生成回路２１８と接続されて
いる部分書換ラインフラグレジスタ２１９の内容を読み
取り、フラグがセットされているラインアドレスをＳＶ
ＧＡ２１へ送出するようにラインアドレス生成回路２４
に対して指示を出すこととなる。

【００７４】この時の本発明の第１の実施の形態に係る
情報処理システムのディスプレイコントローラ（ＦＬＣ
Ｄインタフェース部）１９のＣＰＵ２３における処理の
流れを図１５のフローチャートに示す。

【００７５】図１５は本発明の第１の実施の形態に係る
情報処理システムのディスプレイコントローラ（ＦＬＣ
Ｄインタフェース部）１９のＣＰＵ２３における処理の
流れを示すフローチャートである。ＣＰＵ２３は、ライ
ンフラグ情報をリードし（ステップＳ２１）、フラグが
セットされているか否かを判断する（ステップＳ２
２）。フラグがセットされてない場合は、ステップＳ２
１へ戻り、フラグがセットされている場合は、ラインア
ドレス生成回路２４に表示開始ラインアドレス及び連続
表示ライン数を設定する（ステップＳ２３）。

【００７６】次に、ＣＰＵ２３は、ラインアドレス生成
回路２４からのラインデータ転送イネーブル信号が連続
ライン数分だけ出力されたか否かを判断する（ステップ
Ｓ２４）。ラインデータ転送イネーブル信号が連続ライ
ン数分出力されていない場合は、ステップＳ２４で待機
状態となり、ラインデータ転送イネーブル信号が連続ラ
イン数分出力された場合は、ラインフラグ情報に対応す
る全てのラインアドレスを出力したか否かを判断する
（ステップＳ２５）。ラインフラグ情報に対応する全て
のラインアドレスを出力していない場合は、ステップＳ
２３へ戻り、ラインフラグ情報に対応する全てのライン
アドレスを出力した場合は、ステップＳ２１へ戻る。

【００７７】尚、ラインアドレス生成回路２４が、ＦＬ
ＣＤ２０から出力されるＴＣＯＭＰ信号に応じてＳＶＧ
Ａ２１に対するラインデータ転送イネーブル信号を制御
する回路は、ＡＮＤゲート素子による簡単な回路により
実現できる。

【００７８】図１６にＦＬＣＤ２０において温度補償動
作が行われた時に、ＦＬＣＤ２０に表示データが転送さ
れる様子を示す。ここで、ＦＬＣＤ２０から出力される
ＴＣＯＭＰ信号はハイレベル“１”の時にＦＬＣＤ２０
において温度補償動作が行われていることを示すものと
する。また、ラインデータ転送イネーブル信号は、ハイ
レベル“１”の時にＳＶＧＡ２１に対して、同時にＳＶ
ＧＡ２１に対して出力される要求ラインアドレスにより
指定される１ライン分の表示データの出力を要求するも
のとする。即ち、ラインデータ転送イネーブル信号がハ
イレベル“１”の期間中は、ＳＶＧＡ２１から１ライン
分の表示データが出力され、二値化中間調処理回路２６
と合成回路２７、２８を経由してＦＬＣＤ２０に出力さ
れている期間と同じこととなる。

【００７９】表示ラインアドレスｘに対応する１ライン
分の表示データがＳＶＧＡ２１から出力されると、ライ
ンデータ転送イネーブル信号がハイレベル“１”からロ
ウレベル“０”に変化する。ＣＰＵ２３では、ラインデ
ータ転送イネーブル信号により、ラインアドレス生成回
路２４に設定した連続表示ライン数分、ＳＶＧＡ２１か
ら表示データが出力されたと判断すると、次のフラグ情
報に対応する表示開始ラインアドレスｍ及び連続表示ラ
イン数ｎをラインアドレス生成回路２４に対してセット
する。

【００８０】ラインアドレス生成回路２４では、ＣＰＵ
２３により表示開始ラインアドレスｍ及び連続表示ライ
ン数ｎがセットされると、先ず、ＡＨＤＬ信号をハイレ
ベル“１”にしてＦＬＣＤ２０に出力すると同時に、表
示ラインアドレスｍを合成回路２８を介してＡＤ０から
ＡＤ７までの信号線に出力する。続いて、表示ラインア
ドレスｍを合成回路２８を介してＦＬＣＤ２０へ転送し
終えた時点で、ＡＨＤＬ信号をロウレベル“０”にして
ＦＬＣＤ２０へ出力すると同時に、表示ラインアドレス
ｍに対応する１ライン分の表示データを出力するよう
に、ＳＶＧＡ２１に対してラインデータ転送イネーブル
信号をハイレベル“１”にして要求する。

【００８１】表示ラインアドレスｍに対応する１ライン
分の表示データがＳＶＧＡ２１から出力され、ラインデ
ータ転送イネーブル信号がハイレベル“１”からロウレ
ベル“０”に変化すると、ラインアドレス生成回路２４
は次の表示ラインアドレスｍ＋１に対応する１ライン分
の表示データをＳＶＧＡ２１に対して要求することとな
るが、ここで、ＦＬＣＤ２０から出力されるＴＣＯＭＰ
信号がハイレベル“１”であるため、ラインアドレス生
成回路２４はＴＣＯＭＰ信号がロウレベル“０”になる
のを待つこととなる。

【００８２】後に、ＦＬＣＤ２０から出力されるＴＣＯ
ＭＰ信号がロウレベル“０”になると、ラインアドレス
生成回路２４はＡＨＤＬ信号をハイレベル“１”にして
ＦＬＣＤ２０に出力すると同時に、表示ラインアドレス
ｍ＋１を合成回路２８を介してＡＤ０からＡＤ７までの
信号線に出力し、続いて表示ラインアドレスｍ＋１を合
成回路２８を介してＦＬＣＤ２０へ転送し終えた時点
で、ＡＨＤＬ信号をロウレベル“０”にしてＦＬＣＤ２
０へ出力すると同時に、表示ラインアドレスｍ＋１に対
応する１ライン分の表示データを出力するように、ＳＶ
ＧＡ２１に対してラインデータ転送イネーブル信号をハ
イレベル“１”にして要求することとなる。

【００８３】図１６からも判るように、ＦＬＣＤ２０か
ら出力されるＴＣＯＭＰ信号がハイレベル“１”の間
は、ラインアドレス生成回路２４はＳＶＧＡ２１に対す
るラインデータ転送イネーブル信号の送出を行わず、結
果として、ＦＬＣＤ２０において温度補償動作が行われ
ている間は、ＳＶＧＡ２１から画素データが出力されな
いこととなる。

【００８４】以上説明したように、本発明の第１の実施
の形態に係る情報処理システムによれば、表示画面上に
表示するための処理ができないような状態にある場合に
表示データ処理ができないことを示す信号を出力するＦ
ＬＣＤ２０と、ＦＬＣＤ２０から表示データ処理ができ
ないことを示す信号を受信した場合にラインアドレス生
成回路２４からＳＶＧＡ２１に対して表示データの出力
を要求する信号の送出を中断させる制御を実行するディ
スプレイコントローラ１９のＣＰＵ２３とを有するた
め、下記のような作用及び効果を奏する。

【００８５】表示装置（ＦＬＣＤ２０）が表示制御装置
（ディスプレイコントローラ１９）から出力された表示
データを表示画面上に表示するための処理ができないよ
うな状態にある場合に、表示装置から、出力された表示
データの処理ができないことを示す信号を出力し、表示
制御装置では本信号を受信したことに基づき、表示用メ
モリ（ＤＲＡＭ２２）に記憶されている表示データを表
示装置に表示するために読み出す動作を停止する制御を
行う。

【００８６】これにより、表示装置からのデータ出力要
求を示す信号を必要とせず、ＣＲＴや他の液晶表示器の
ための表示制御と同様に、一方的に表示データを表示装
置に対して出力できるようになり、更に、従来の如く表
示装置からのデータ出力要求を示す信号に対していつで
も表示データを送れるように装備していた、１ライン分
の表示データを保持するための記憶手段が不要となる効
果がある。

【００８７】［第２の実施の形態］上述した本発明の第
１の実施の形態では、ディスプレイコントローラ（ＦＬ
ＣＤインタフェース部）１９のラインアドレス生成回路
２４が、ＦＬＣＤ２０が温度補償動作を実行中であるこ
とを示すＦＬＣＤ２０から出力される信号に基づきＦＬ
ＣＤ２０で温度補償動作を実行中であることを検出した
場合、ＳＶＧＡ２１に対して表示データの出力を要求す
る信号の送出を中断し、ＳＶＧＡ２１から表示データを
出力しない手段について説明を行った。

【００８８】ディスプレイコントローラ（ＦＬＣＤイン
タフェース部）１９のＣＰＵ２３が、ＦＬＣＤ２０が温
度補償動作を実行中であることを示すＦＬＣＤ２０から
出力される信号を受信し、ＦＬＣＤ２０において温度補
償動作を実行中であるとＣＰＵ２３が判断した場合に、
ＣＰＵ２３がラインアドレス生成回路２４に対してＦＬ
ＣＤ２０に表示すべきラインアドレスの設定を行わない
という制御を行うことでも、本発明の第１の実施の形態
で述べた効果と同様の効果を得ることができる。

【００８９】本発明の第２の実施の形態は、上述の観点
に基づいてなされた実施形態であり、ディスプレイコン
トローラ（ＦＬＣＤインタフェース部）１９のＣＰＵ２
３において、ＦＬＣＤ２０が温度補償動作を実行中であ
るかどうかを判断し、ＦＬＣＤ２０で温度補償動作を実
行中であるとＣＰＵ２３が判断した場合に、ＣＰＵ２３
がラインアドレス生成回路２４に対してＦＬＣＤ２０に
表示すべきラインアドレスの設定を行わないという手段
について説明を行う。

【００９０】本発明の第２の実施の形態に係る情報処理
システムは、上記第１の実施の形態と同様に、ホストＣ
ＰＵ１、ＰＣＩ高速バス２、ＩＳＡ中速バス３、システ
ムＲＯＭ４、ＤＲＡＭ５、ブリッジ６、ブリッジ７、Ｉ
／Ｏコントローラ１１、ハードディスク装置（ＨＤＤ）
１２、フロッピーディスク装置（ＦＤＤ）１３、リアル
タイムクロック（ＲＴＣ）１４、オーディオサブシステ
ム１５、キーボード（ＫＢＤ）コントローラ１６、キー
ボード１７、マウス１８、ディスプレイコントローラ
（ＦＬＣＤインタフェース部）１９、ＦＬＣＤ２０を備
えている（上記図１参照）。

【００９１】また、本発明の第２の実施の形態に係る情
報処理システムのディスプレイコントローラ（ＦＬＣＤ
インタフェース部）１９のＳＶＧＡ２１は、上記第１の
実施の形態と同様に、ＦＩＦＯメモリ２１１、バスイン
タフェースユニット２１２、データマニピュレータ２１
３、グラフィックエンジン２１４、メモリインタフェー
スユニット２１５、ＦＩＦＯメモリ２１６、ＶＧＡ２１
７、書換検出／フラグ生成回路２１８、部分書換ライン
フラグレジスタ２１９を備えている（上記図８参照）。

【００９２】上記図１、図８等に示す各部の構成につい
ては上記第１の実施の形態で詳述したので説明を省略す
るものとする。

【００９３】図１７は本発明の第２の実施の形態に係る
情報処理システムのディスプレイコントローラ（ＦＬＣ
Ｄインタフェース部）１９の構成例を示すブロック図で
ある。本発明の第２の実施の形態に係るディスプレイコ
ントローラ（ＦＬＣＤインタフェース部）１９は、ＳＶ
ＧＡ２１、ＤＲＡＭ２２、ＣＰＵ２３、ラインアドレス
生成回路２４、ボーダ生成回路２５、二値化中間調処理
回路２６、合成回路２７、合成回路２８を備えている。

【００９４】本発明の第２の実施の形態では、図１７に
おいて、温度補償動作を実行していることを示すＦＬＣ
Ｄ２０からのＴＣＯＭＰ信号は、ＣＰＵ２３に出力され
る。また、上記第１の実施の形態では、ＣＰＵ２３から
ラインアドレス生成回路２４に対して表示開始ラインア
ドレス及び連続表示ライン数が設定され、ラインアドレ
ス生成回路２４からは表示開始ラインアドレスから始ま
る連続表示ライン数の値に相当するライン数分の表示デ
ータがＳＶＧＡ２１に対して出力要求されるものとした
が、本発明の第２の実施の形態では、１ライン毎に表示
ラインのアドレスが、ＣＰＵ２３からラインアドレス生
成回路２４に対して設定されるものとする。

【００９５】図１８は本発明の第２の実施の形態に係る
情報処理システムのディスプレイコントローラ（ＦＬＣ
Ｄインタフェース部）１９のＣＰＵ２３における処理の
流れを示すフローチャートである。先ず、ＣＰＵ２３
は、ラインアドレス生成回路２４を介して書換検出／フ
ラグ生成回路２１８の部分書換ラインフラグレジスタ２
１９の内容を読み取り（ステップＳ３１）、フラグがセ
ットされているか否かを判断する（ステップＳ３２）。
フラグがセットされている場合、ＦＬＣＤ２０からのＴ
ＣＯＭＰ信号により、ＦＬＣＤ２０が温度補償動作を実
行中であるかどうかを判断する（ステップＳ３３）。

【００９６】ＦＬＣＤ２０が温度補償動作を実行中であ
る場合には、温度補償動作が終了するのを待つ。ＦＬＣ
Ｄ２０が温度補償動作を実行していない場合には、ＳＶ
ＧＡ２１に画素データの出力を要求するラインの表示ラ
インアドレスをラインアドレス生成回路２４にセットす
る（ステップＳ３４）。ラインアドレス生成回路２４で
は、ＣＰＵ２３により表示ラインアドレスがセットされ
たことにより、ＳＶＧＡ２１に対してラインデータ転送
イネーブル信号を送出して、同時に出力される要求ライ
ンアドレスに対応した表示データを出力するように指示
を出す。

【００９７】同時に、ＳＶＧＡ２１に対して出力される
ラインデータ転送イネーブル信号は、ＣＰＵ２３にも出
力され、ＣＰＵ２３では、ラインデータ転送イネーブル
信号により、ラインアドレス生成回路２４にセットした
表示ラインアドレスがＳＶＧＡ２１に対して出力された
ことを知ることができる。ＣＰＵ２３は、ラインデータ
転送イネーブル信号により、ラインアドレス生成回路２
４にセットした表示ラインアドレスがＳＶＧＡ２１に対
して出力されたことを検出すると（ステップＳ３５）、
先にラインアドレス生成回路２４を介して読み出した、
書換検出／フラグ生成回路２１８の部分書換ラインフラ
グレジスタ２１９のフラグ情報に対して、全ての表示ラ
インアドレスをラインアドレス生成回路２４にセットし
たかどうかを判断する（ステップＳ３６）。

【００９８】まだ全ての表示ラインアドレスをラインア
ドレス生成回路２４にセットしていない場合には、ステ
ップＳ３３の処理に戻り、ＦＬＣＤ２０が温度補償動作
を実行していないと判断した時に、次にＳＶＧＡ２１に
対して出力要求する表示ラインアドレスをラインアドレ
ス生成回路２４にセットすることとなり、全ての表示ラ
インアドレスをラインアドレス生成回路２４にセットし
ている場合には、再びラインアドレス生成回路２４を介
して、書換検出／フラグ生成回路２１８の部分書換ライ
ンフラグレジスタ２１９の内容を読み取ることとなる。

【００９９】図１９に本発明の第２の実施の形態におけ
るＦＬＣＤ２０において温度補償動作が行われた時にＦ
ＬＣＤ２０に表示データが転送される様子を示す。ここ
で、ＦＬＣＤ２０から出力されるＴＣＯＭＰ信号はハイ
レベル“１”の時にＦＬＣＤ２０において温度補償動作
が行われていることを示すものとする。また、ラインデ
ータ転送イネーブル信号は、ハイレベル“１”の時にＳ
ＶＧＡ２１に対して、同時にＳＶＧＡ２１に対して出力
される要求ラインアドレスにより指定される１ライン分
の表示データの出力を要求するものとする。即ち、ライ
ンデータ転送イネーブル信号がハイレベル“１”の期間
中は、ＳＶＧＡ２１から１ライン分の表示データが出力
され、二値化中間調処理回路２６と合成回路２７、２８
を経由してＦＬＣＤ２０に出力されている期間と同じこ
ととなる。

【０１００】１ライン分の表示データがＳＶＧＡ２１か
ら出力され、ラインデータ転送イネーブル信号がハイレ
ベル“１”からロウレベル“０”に変化すると、ＣＰＵ
２３では、次のフラグ情報に対応する表示ラインアドレ
スｍをラインアドレス生成回路２４に対してセットす
る。ラインアドレス生成回路２４では、ＣＰＵ２３によ
り表示ラインアドレスｍがセットされると、先ず、ＡＨ
ＤＬ信号をハイレベル“１”にしてＦＬＣＤ２０に出力
すると同時に、表示ラインアドレスｍを合成回路２８を
介してＡＤ０からＡＤ７までの信号線に出力する。続い
て、表示ラインアドレスｍを合成回路２８を介してＦＬ
ＣＤ２０へ転送し終えた時点で、ＡＨＤＬ信号をロウレ
ベル“０”にしてＦＬＣＤ２０へ出力すると同時に、表
示ラインアドレスｍに対応する１ライン分の表示データ
を出力するように、ＳＶＧＡ２１に対してラインデータ
転送イネーブル信号をハイレベル“１”にして要求す
る。

【０１０１】表示ラインアドレスｍに対応する１ライン
分の表示データがＳＶＧＡ２１から出力され、ラインデ
ータ転送イネーブル信号がハイレベル“１”からロウレ
ベル“０”に変化すると、ＣＰＵ２３は、次のフラグ情
報に対応する表示ラインアドレスｎをラインアドレス生
成回路２４に対してセットすることとなるが、ここで、
ＦＬＣＤ２０から出力されるＴＣＯＭＰ信号がハイレベ
ル“１”であるため、ＣＰＵ２３はＴＣＯＭＰ信号がロ
ウレベル“０”になるのを待つこととなる。

【０１０２】後に、ＦＬＣＤ２０から出力されるＴＣＯ
ＭＰ信号がロウレベル“０”になると、ＣＰＵ２３は表
示ラインアドレスｎをラインアドレス生成回路２４に対
してセットする。ラインアドレス生成回路２４では、Ｃ
ＰＵ２３により表示ラインアドレスｎがセットされたこ
とにより、ＡＨＤＬ信号をハイレベル“１”にしてＦＬ
ＣＤ２０に出力すると同時に、表示ラインアドレスｎを
合成回路２８を介してＡＤ０からＡＤ７までの信号線に
出力する。続いて、表示ラインアドレスｎを合成回路２
８を介してＦＬＣＤ２０へ転送し終えた時点で、ＡＨＤ
Ｌ信号をロウレベル“０”にしてＦＬＣＤ２０へ出力す
ると同時に、表示ラインアドレスｎに対応する１ライン
分の表示データを出力するように、ＳＶＧＡ２１に対し
てラインデータ転送イネーブル信号をハイレベル“１”
にして要求することとなる。

【０１０３】図１９からも判るように、本発明の第２の
実施の形態においては、ＦＬＣＤ２０から出力されるＴ
ＣＯＭＰ信号がハイレベル“１”の間は、ＣＰＵ２３か
らラインアドレス生成回路２４に対して、表示ラインア
ドレスの設定を行わず、結果として、ＦＬＣＤ２０にお
いて温度補償動作が行われている間は、ＳＶＧＡ２１か
ら表示データが出力されないこととなる。

【０１０４】従って、ＦＬＣＤ２０で温度補償動作を実
行中であることを示すＦＬＣＤ２０から出力される信号
を、ディスプレイコントローラ（ＦＬＣＤインタフェー
ス部）１９のＣＰＵ２３においてソフトウエアにて処理
される場合でも、上記第１の実施の形態と同様の効果が
得られることになる。

【０１０５】以上説明したように、本発明の第２の実施
の形態に係る情報処理システムによれば、表示画面上に
表示するための処理ができないような状態にある場合に
表示データ処理ができないことを示す信号を出力するＦ
ＬＣＤ２０と、ＦＬＣＤ２０から表示データ処理ができ
ないことを示す信号を受信した場合にラインアドレス生
成回路２４に対して表示すべきラインアドレスの設定を
行わない制御を実行するディスプレイコントローラ１９
のＣＰＵ２３とを有するため、下記のような作用及び効
果を奏する。

【０１０６】表示装置（ＦＬＣＤ２０）が表示制御装置
（ディスプレイコントローラ１９）から出力された表示
データを表示画面上に表示するための処理ができないよ
うな状態にある場合に、表示装置から、出力された表示
データの処理ができないことを示す信号を出力し、表示
制御装置では本信号を受信したことに基づき、ラインア
ドレス生成回路２４に対して表示すべきラインアドレス
の設定を行わない制御を行う。

【０１０７】これにより、表示装置からのデータ出力要
求を示す信号を必要とせず、ＣＲＴや他の液晶表示器の
ための表示制御と同様に、一方的に表示データを表示装
置に対して出力できるようになり、更に、従来の如く表
示装置からのデータ出力要求を示す信号に対していつで
も表示データを送れるように装備していた、１ライン分
の表示データを保持するための記憶手段が不要となる効
果がある。

【０１０８】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
してもよい。前述した実施形態の機能を実現するソフト
ウエアのプログラムコードを記憶した記憶媒体を、シス
テム或いは装置に供給し、そのシステム或いは装置のコ
ンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納
されたプログラムコードを読み出し実行することによっ
ても、達成されることは言うまでもない。

【０１０９】この場合、記憶媒体から読み出されたプロ
グラムコード自体が前述した実施形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
は本発明を構成することになる。

【０１１０】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭな
どを用いることができる。

【０１１１】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳなどが実
際の処理の一部または全部を行い、その処理によって前
述した実施形態の機能が実現される場合も含まれること
は言うまでもない。

【０１１２】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
ＣＰＵなどが実際の処理の一部または全部を行い、その
処理によって前述した実施形態の機能が実現される場合
も含まれることは言うまでもない。

【０１１３】

【発明の効果】以上説明したように、請求項１乃至３、
請求項５記載の表示制御システムによれば、表示装置が
表示制御装置から出力された表示データを表示画面上に
表示するための処理ができないような状態にある場合
に、表示装置から、出力された表示データの処理ができ
ないことを示す信号を出力し、表示制御装置では本信号
を受信したことに基づき、記憶手段に記憶されている表
示データを表示装置に表示するために読み出す動作を停
止する制御を行う。

【０１１４】これにより、表示装置からのデータ出力要
求を示す信号を必要とせず、ＣＲＴや他の液晶表示器の
ための表示制御と同様に、一方的に表示データを表示装
置に対して出力できるようになり、更に、従来の如く表
示装置からのデータ出力要求を示す信号に対していつで
も表示データを送れるように装備していた、１ライン分
の表示データを保持するための記憶手段が不要となる効
果がある。

【０１１５】また、請求項４記載の表示制御システムに
よれば、強誘電性液晶表示装置からのデータ出力要求を
示す信号を必要とせず、ＣＲＴや他の液晶表示器のため
の表示制御と同様に、一方的に表示データを強誘電性液
晶表示装置に対して出力できるようになり、更に、従来
の如く表示装置からのデータ出力要求を示す信号に対し
ていつでも表示データを送れるように装備していた、１
ライン分の表示データを保持するための記憶手段が不要
となる効果がある。

【０１１６】また、請求項６乃至８、請求項１０記載の
表示制御方法によれば、表示制御方法が適用される表示
制御システムにおいて、表示装置からのデータ出力要求
を示す信号を必要とせず、ＣＲＴや他の液晶表示器のた
めの表示制御と同様に、一方的に表示データを表示装置
に対して出力できるようになり、更に、従来の如く表示
装置からのデータ出力要求を示す信号に対していつでも
表示データを送れるように装備していた、１ライン分の
表示データを保持するための記憶手段が不要となる効果
がある。

【０１１７】また、請求項９記載の表示制御方法によれ
ば、表示制御方法が適用される表示制御システムにおい
て、強誘電性液晶表示装置からのデータ出力要求を示す
信号を必要とせず、ＣＲＴや他の液晶表示器のための表
示制御と同様に、一方的に表示データを強誘電性液晶表
示装置に対して出力できるようになり、更に、従来の如
く表示装置からのデータ出力要求を示す信号に対してい
つでも表示データを送れるように装備していた、１ライ
ン分の表示データを保持するための記憶手段が不要とな
る効果がある。

【０１１８】また、請求項１１記載の記憶媒体によれ
ば、記憶媒体から表示制御方法を読み出して表示制御シ
ステムで実行することで、表示装置からのデータ出力要
求を示す信号を必要とせず、ＣＲＴや他の液晶表示器の
ための表示制御と同様に、一方的に表示データを表示装
置に対して出力できるようになり、更に、従来の如く表
示装置からのデータ出力要求を示す信号に対していつで
も表示データを送れるように装備していた、１ライン分
の表示データを保持するための記憶手段が不要となる効
果がある。

【図面の簡単な説明】

【図１】本発明の第１及び第２の実施の形態に係る表示
制御装置（ディスプレイコントローラ）を備えたＦＬＣ
表示装置を各種文字、画像情報等の表示装置として用い
た情報処理システムの全体の構成例を示すブロック図で
ある。

【図２】本発明の第１の実施の形態に係る情報処理シス
テムのＦＬＣＤの駆動電圧と印加時間の特性を示す説明
図である。

【図３】本発明の第１の実施の形態に係る情報処理シス
テムのＦＬＣＤの温度と駆動電圧の特性を示す説明図で
ある。

【図４】本発明の第１の実施の形態に係る情報処理シス
テムのＦＬＣＤの構成例を示すブロック図である。

【図５】本発明の第１の実施の形態に係る情報処理シス
テムのＦＬＣＤの駆動電圧と周波数の温度特性を示す説
明図である。

【図６】本発明の第１の実施の形態に係る情報処理シス
テムの駆動電圧発生回路の構成例を示すブロック図であ
る。

【図７】本発明の第１の実施の形態に係る情報処理シス
テムのディスプレイコントローラ（ＦＬＣＤインタフェ
ース部）の構成例を示すブロック図である。

【図８】本発明の第１の実施の形態に係る情報処理シス
テムのＳＶＧＡの構成例を示すブロック図である。

【図９】本発明の第１の実施の形態に係るＶＲＡＭアド
レスＸで示される画素とＦＬＣＤの画面の表示ライン数
Ｎとの対応を示す模式図である。

【図１０】本発明の第１の実施の形態に係る部分書換ラ
インフラグレジスタへのフラグセット例を示す模式図で
ある。

【図１１】本発明の第１の実施の形態に係る情報処理シ
ステムのＦＬＣＤの表示画面を示す模式図である。

【図１２】本発明の第１の実施の形態に係る情報処理シ
ステムにおける表示データの処理の流れを示すフローチ
ャートである。

【図１３】本発明の第１の実施の形態に係る情報処理シ
ステムにおける表示データのフォーマットを示す模式図
であり、（Ａ）は表示ラインＡのデータフォーマットの
模式図、（Ｂ）は表示ラインＢのデータフォーマットの
模式図である。

【図１４】本発明の第１の実施の形態に係る情報処理シ
ステムのＦＬＣＤに表示ラインアドレスと表示データが
転送されるタイミングを示すタイミング図である。

【図１５】本発明の第１の実施の形態に係る情報処理シ
ステムのディスプレイコントローラ（ＦＬＣＤインタフ
ェース部）における処理の流れを示すフローチャートで
ある。

【図１６】本発明の第１の実施の形態に係る情報処理シ
ステムのＦＬＣＤに表示ラインアドレスと表示データが
転送されるタイミングを示すタイミング図である。

【図１７】本発明の第２の実施の形態に係る情報処理シ
ステムのディスプレイコントローラ（ＦＬＣＤインタフ
ェース部）の構成例を示すブロック図である。

【図１８】本発明の第２の実施の形態に係る情報処理シ
ステムのディスプレイコントローラ（ＦＬＣＤインタフ
ェース部）における処理の流れを示すフローチャートで
ある。

【図１９】本発明の第２の実施の形態に係る情報処理シ
ステムのＦＬＣＤに表示ラインアドレスと表示データが
転送されるタイミングを示すタイミング図である。

【図２０】本発明のプログラム及び関連データを記憶し
た記憶媒体の記憶内容の構成例を示す説明図である。

【図２１】本発明のプログラム及び関連データが記憶媒
体から装置に供給される概念例を示す説明図である。

【符号の説明】

１９ディスプレイコントローラ２０ＦＬＣＤ２１ＳＶＧＡ２２ＤＲＡＭ２３ＣＰＵ２４ラインアドレス生成回路

Claims

【特許請求の範囲】

【請求項１】画像情報を表示する表示装置と、前記画
像情報記憶用の記憶手段を装備した表示制御装置とを有
する表示制御システムであって、前記表示制御装置は、前記記憶手段から前記表示装置に
表示する画像情報を読み出すことを指示する読出制御手
段と、前記表示装置で表示内容の更新を行えない状態に
ある場合に前記読出制御手段の読み出し指示を中断させ
る読出指示中断手段とを有することを特徴とする表示制
御システム。
【請求項２】前記表示装置は、表示内容の更新を行え
ない状態にある場合に当該状態にあることを示す状態情
報を前記表示制御装置に送信する状態情報送信手段を有
し、前記表示制御装置は、前記表示装置から前記状態情
報を受信する状態情報受信手段と、前記記憶手段への画
像情報の書き込み及び前記読出制御手段の指示に基づき
前記記憶手段からの画像情報の読み出しを行う記憶制御
手段とを有することを特徴とする請求項１記載の表示制
御システム。
【請求項３】前記表示装置における表示内容の更新を
行えない状態とは、前記表示装置で温度状態に応じて駆
動条件を設定している状態であることを特徴とする請求
項１又は２記載の表示制御システム。
【請求項４】前記表示装置は、強誘電性液晶表示装置
であることを特徴とする請求項１乃至３の何れかに記載
の表示制御システム。
【請求項５】前記表示装置及び前記表示制御装置を有
する情報処理システムに適用可能であることを特徴とす
る請求項１乃至４の何れかに記載の表示制御システム。
【請求項６】画像情報を表示する表示装置と、前記画
像情報記憶用の記憶手段を装備した表示制御装置とを有
する表示制御システムに適用される表示制御方法であっ
て、前記表示制御装置は、前記記憶手段から前記表示装置に
表示する画像情報を読み出すことを指示する読出制御ス
テップと、前記表示装置で表示内容の更新を行えない状
態にある場合に前記読出制御ステップの読み出し指示を
中断させる読出指示中断ステップとを有することを特徴
とする表示制御方法。
【請求項７】前記表示装置は、表示内容の更新を行え
ない状態にある場合に当該状態にあることを示す状態情
報を前記表示制御装置に送信する状態情報送信ステップ
を有し、前記表示制御装置は、前記表示装置から前記状
態情報を受信する状態情報受信ステップと、前記記憶手
段への画像情報の書き込み及び前記読出制御ステップの
指示に基づき前記記憶手段からの画像情報の読み出しを
行う記憶制御ステップとを有することを特徴とする請求
項６記載の表示制御方法。
【請求項８】前記表示装置における表示内容の更新を
行えない状態とは、前記表示装置で温度状態に応じて駆
動条件を設定している状態であることを特徴とする請求
項６又は７記載の表示制御方法。
【請求項９】前記表示装置は、強誘電性液晶表示装置
であることを特徴とする請求項６乃至８の何れかに記載
の表示制御方法。
【請求項１０】前記表示装置及び前記表示制御装置を
有する情報処理システムに適用可能であることを特徴と
する請求項６乃至９の何れかに記載の表示制御方法。
【請求項１１】画像情報を表示する表示装置と、前記
画像情報記憶用の記憶手段を装備した表示制御装置とを
有する表示制御システムに適用される表示制御方法を実
行するプログラムを記憶したコンピュータにより読み出
し可能な記憶媒体であって、前記表示制御方法は、前記記憶手段から前記表示装置に
表示する画像情報を読み出すことを指示する読出制御ス
テップと、前記表示装置で表示内容の更新を行えない状
態にある場合に前記読出制御ステップの読み出し指示を
中断させる読出指示中断ステップとを有することを特徴
とする記憶媒体。