JP2000221947A - 表示制御システム、表示制御方法及び記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 ＦＬＣＤにおける温度補償動作とＦＬＣＤの
表示制御装置におけるＤＲＡＭのリフレッシュ動作とを
同時に行うことを実現し、メモリコントローラユニット
の設計において要求される処理時間に余裕ができ、表示
用メモリとして使用するＤＲＡＭの選定においても価格
的に安価なアクセススピードの遅い種類のものを採用す
ることを可能とした表示制御システム、表示制御方法及
び記憶媒体を提供する。 【解決手段】 ディスプレイコントローラ１９のＣＰＵ
２３は、ＦＬＣＤ２０で表示画面上に表示するための処
理ができないような状態にある場合に、ＦＬＣＤ２０か
ら表示データ処理ができないことを示す信号を受信した
時、ＤＲＡＭ２２のリフレッシュ動作を行う制御を実行
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示制御システ
ム、表示制御方法及び記憶媒体に係り、更に詳しくは、
表示用メモリに記憶されたデータを表示装置に表示を行
う場合に好適な表示制御システム、表示制御方法及び記
憶媒体に関する。

【０００２】

【従来の技術】一般に、情報処理システムなどには、情
報の視覚的表現機能を果たす情報表示手段として表示装
置が用いられており、このような表示装置としてはＣＲ
Ｔ（ＣａｔｈｏｄｅＲａｙＴｕｂｅ）表示装置が広く知
られている。ところが、ＣＲＴは特に表示画面の厚み方
向の長さをある程度必要とするため、全体としてその容
積が大きくなり、表示装置全体の小型化を図り難い。ま
た、これにより、このようなＣＲＴを表示器として用い
た情報処理システムの使用にあたっての自由度、即ち設
置場所、携帯性の自由度が損なわれる。

【０００３】この点を補うものとして液晶表示装置（以
下、ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａ
ｙと称する）を用いることができる。即ち、ＬＣＤによ
れば、表示装置全体の小型化（特に薄型化）を図ること
ができる。このようなＬＣＤの中には強誘電性液晶（以
下、ＦＬＣ：ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄ
Ｃｒｙｓｔａｌと称する）の液晶セルを用いた表示器
（以下、ＦＬＣＤ：ＦＬＣＤｉｓｐｌａｙと称する）が
あり、その特徴の一つは、その液晶セルが電界の印加に
対して表示状態の保存性を有することにある。

【０００４】即ち、ＦＬＣＤは、その液晶セルが十分に
薄いものであり、その中の細長いＦＬＣの分子は、電界
の印加方向に応じて第一の安定状態または第二の安定状
態に配向し、電界を除いてもそれぞれの配向状態を維持
する。このようなＦＬＣ分子の双安定性により、ＦＬＣ
Ｄは記憶性を有する。この結果、ＦＬＣＤを駆動する場
合には、ＣＲＴや他の液晶表示器と異なり、表示画面の
連続的なリフレッシュ駆動の周期に時間的な余裕がで
き、また、その連続的なリフレッシュ駆動とは別に、表
示画面上の変更にあたる部分のみの表示状態を更新する
部分書換駆動が可能となる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。

【０００６】上述したようなＦＬＣＤの制御において
は、より高速なスイッチング特性、より広い動作温度範
囲を実現するために、ＦＬＣＤの周囲温度を検出し、検
出された温度情報に応じて適切な駆動条件を設定すると
いう温度補償動作を行う必要がある。この温度補償動作
を行っている間は、表示制御装置（ディスプレイコント
ローラ）から出力される表示内容更新のための表示デー
タを処理して表示することができない。

【０００７】一方、表示制御装置においては、表示を行
うための画像情報を記憶しておく記憶手段として、揮発
性のＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｓｅ
ｓｓＭｅｍｏｒｙ）が広く使われており、このＤＲＡＭ
の特徴として、記憶内容を保持するために、一定時間毎
に記憶素子の活性化を行うためのリフレッシュ動作を行
う必要があり、リフレッシュ動作期間中はこのＤＲＡＭ
への書き込み動作或いは読み出し動作が行えない。

【０００８】従来のＦＬＣＤの制御においては、上述し
たＦＬＣＤにおける温度補償動作と、ＦＬＣＤの表示制
御装置におけるＤＲＡＭのリフレッシュ動作がそれぞれ
個別に行われており、時間的な無駄が生じていた。

【０００９】本発明は、上述した点に鑑みなされたもの
であり、ＦＬＣＤにおける温度補償動作とＦＬＣＤの表
示制御装置におけるＤＲＡＭのリフレッシュ動作とを同
時に行うことを実現し、メモリコントローラユニットの
設計において要求される処理時間に余裕ができ、表示用
メモリとして使用するＤＲＡＭの選定においても価格的
に安価なアクセススピードの遅い種類のものを採用する
ことを可能とした表示制御システム、表示制御方法及び
記憶媒体を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の本発明は、画像情報を表示する表示
装置と、前記画像情報記憶用の揮発性記憶手段を装備し
た表示制御装置とを有する表示制御システムであって、
前記表示制御装置は、前記表示装置で表示内容の更新を
行えない状態にある場合に前記揮発性記憶手段の記憶状
態の活性化を行う記憶状態活性化手段を有することを特
徴とする。

【００１１】上記目的を達成するために、請求項２記載
の本発明は、前記表示装置は、表示内容の更新を行えな
い状態にある場合に当該状態にあることを示す状態情報
を前記表示制御装置に送信する状態情報送信手段を有
し、前記表示制御装置は、前記表示装置から表示内容の
更新を行えない状態にあることを示す状態情報を受信す
る状態情報受信手段を有することを特徴とする。

【００１２】上記目的を達成するために、請求項３記載
の本発明は、前記表示装置における表示内容の更新を行
えない状態とは、前記表示装置で温度状態に応じて駆動
条件を設定している状態であることを特徴とする。

【００１３】上記目的を達成するために、請求項４記載
の本発明は、前記表示装置は、強誘電性液晶表示装置で
あることを特徴とする。

【００１４】上記目的を達成するために、請求項５記載
の本発明は、前記表示装置及び前記表示制御装置を有す
る情報処理システムに適用可能であることを特徴とす
る。

【００１５】上記目的を達成するために、請求項６記載
の本発明は、画像情報を表示する表示装置と、前記画像
情報記憶用の揮発性記憶手段を装備した表示制御装置と
を有する表示制御システムに適用される表示制御方法で
あって、前記表示制御装置は、前記表示装置で表示内容
の更新を行えない状態にある場合に前記揮発性記憶手段
の記憶状態の活性化を行う記憶状態活性化ステップを有
することを特徴とする。

【００１６】上記目的を達成するために、請求項７記載
の本発明は、前記表示装置は、表示内容の更新を行えな
い状態にある場合に当該状態にあることを示す状態情報
を前記表示制御装置に送信する状態情報送信ステップを
有し、前記表示制御装置は、前記表示装置から表示内容
の更新を行えない状態にあることを示す状態情報を受信
する状態情報受信ステップを有することを特徴とする。

【００１７】上記目的を達成するために、請求項８記載
の本発明は、前記表示装置における表示内容の更新を行
えない状態とは、前記表示装置で温度状態に応じて駆動
条件を設定している状態であることを特徴とする。

【００１８】上記目的を達成するために、請求項９記載
の本発明は、前記表示装置は、強誘電性液晶表示装置で
あることを特徴とする。

【００１９】上記目的を達成するために、請求項１０記
載の本発明は、前記表示装置及び前記表示制御装置を有
する情報処理システムに適用可能であることを特徴とす
る。

【００２０】上記目的を達成するために、請求項１１記
載の本発明は、画像情報を表示する表示装置と、前記画
像情報記憶用の揮発性記憶手段を装備した表示制御装置
とを有する表示制御システムに適用される表示制御方法
を実行するプログラムを記憶したコンピュータにより読
み出し可能な記憶媒体であって、前記表示制御方法は、
前記表示装置で表示内容の更新を行えない状態にある場
合に前記揮発性記憶手段の記憶状態の活性化を行う記憶
状態活性化ステップを有することを特徴とする。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２２】図１は本発明の実施の形態に係る表示制御
装置（ディスプレイコントローラ）を備えたＦＬＣ表示
装置を各種文字、画像情報等の表示装置として用いた情
報処理システムの全体の構成例を示すブロック図であ
る。本発明の実施の形態に係る情報処理システムは、ホ
ストＣＰＵ１、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐ
ｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）高速バス２、Ｉ
ＳＡ（ＩｎｄｕｓｔｒｙＳｔａｎｄａｒｄＡｒｃｈｉｔ
ｅｃｔｕｒｅ）中速バス３、システムＲＯＭ４、ＤＲＡ
Ｍ５、ブリッジ６、ブリッジ７、Ｉ／Ｏコントローラ１
１、ハードディスク装置（ＨＤＤ）１２、フロッピーデ
ィスク装置（ＦＤＤ）１３、リアルタイムクロック（Ｒ
ＴＣ）１４、オーディオサブシステム１５、キーボード
（ＫＢＤ）コントローラ１６、キーボード１７、マウス
１８、ディスプレイコントローラ（ＦＬＣＤインタフェ
ース部）１９、ＦＬＣＤ２０を備えている。

【００２３】上記各部の構成を詳述すると、ホストＣＰ
Ｕ１は、情報処理システム全体を制御する。ＰＣＩ高速
バス２は、アドレスバス、データバス、コントロールバ
ス等を備える高速バスである。ＩＳＡ中速バス３は、ブ
リッジ７によりＰＣＩ高速バス２と接続されている。シ
ステムＲＯＭ４は、システム全体の初期化処理を行うプ
ログラム等を記憶するＲＯＭである。ＤＲＡＭ５は、メ
インメモリとして使用されるものであり、ホストＣＰＵ
１により実行される制御プログラムを記憶したり、ホス
トＣＰＵ１による制御処理時にワーク領域として使われ
る。ブリッジ６は、ホストＣＰＵ１とＰＣＩ高速バス２
との間のインタフェースを行う。ブリッジ７は、ＰＣＩ
高速バス２とＩＳＡ中速バス３との間のインタフェース
を行う。

【００２４】Ｉ／Ｏコントローラ１１は、ハードディス
ク装置１２、フロッピーディスク装置１３のためのディ
スク・インタフェースや、プリンタ装置を制御するため
に用いられるパラレル・インタフェース、公衆回線や専
用回線を利用して通信を行うための通信モデムを制御す
るために用いられるシリアル・インタフェースを備えて
いる。ハードディスク装置（ＨＤＤ）１２は、文字や画
像情報等の各種データを記憶する。フロッピーディスク
装置（ＦＤＤ）１３は、文字や画像情報等の各種データ
を記憶する。リアルタイムクロック（ＲＴＣ）１４は、
クロックを計数して時間を計時するタイマ機能も有して
いる。

【００２５】オーディオサブシステム１５は、マイクか
らの音声信号を入力して、ＩＳＡ中速バス３に出力した
り、或いはＩＳＡ中速バス３からの信号に基づいてスピ
ーカに可聴信号として出力する。キーボード（ＫＢＤ）
コントローラ１６は、キーボード１７、マウス１８との
間のインタフェースを制御している。キーボード１７
は、文字、数字等のキャラクタやその他の入力を行うた
めに使用される。マウス１８は、ポインティングデバイ
スであり、各種入力操作に使用される。ディスプレイコ
ントローラ（ＦＬＣＤインタフェース部）１９は、ＦＬ
ＣＤ２０とのインタフェースを制御している。ＦＬＣＤ
２０は、例えば特開平１−１１２２２２号公報や、特開
平１−１２６６２６号公報等において開示された表示器
を用いて構成できるＦＬＣディスプレイである。

【００２６】以上の構成を備える情報処理システムで
は、一般にシステムのユーザは、ＦＬＣＤ２０の表示画
面に表示される各種情報に応じながら操作を行う。即
ち、シリアル・インタフェースを介して送られてくる通
信モデムからの情報や、ハードディスク装置１２、フロ
ッピーディスク装置１３、キーボード１７、マウス１８
から供給される文字や画像情報、また、システムＲＯＭ
４、ＤＲＡＭ（メインメモリ）５に格納されたユーザの
システム操作に係る操作情報等が、ＦＬＣＤ２０の表示
画面に表示され、ユーザはこの表示を見ながら情報の編
集、システムに対する指示操作を行う。この場合、上記
各種機器等は、それぞれＦＬＣＤ２０に対して表示情報
供給手段を構成する。

【００２７】ここで、ＦＬＣＤ２０の駆動方式について
説明を行う。ＦＬＣＤ２０の液晶材料として用いられて
いる強誘電性液晶の特性には、より高速なスイッチング
特性、より広い動作温度範囲が求められており、これら
は印加電圧への依存度が大きい。図２に駆動電圧と印加
時間の関係を、図３に温度と駆動電圧の関係をそれぞれ
示す。図２は横軸に駆動電圧Ｖをとり、縦軸にパルス幅
ΔＴをとり、駆動電圧Ｖの変化に伴うパルス幅ΔＴの変
化を示している。図２より駆動電圧が高い程パルス幅は
短くしてよいことがわかる。次に、図３は横軸に温度Ｔ
ｅｍｐをとり、縦軸に駆動電圧Ｖをとり、パルス幅ΔＴ
を固定した時の閾値電圧Ｖｔｈを示している。図３から
明らかなように、温度が下降すれば駆動電圧が上がるこ
とがわかる。図２及び図３から、印加電圧を大きくする
ことにより、より高速なスイッチング特性、より広い動
作温度範囲が得られることになる。

【００２８】他方、駆動電圧制御に関しては、閾値等を
考慮した適切な温度補償を施さなければならない。この
ような駆動制御手段については特開平１−１１２２２２
号公報や、特開平１−１２６６２６号公報において提案
されている。

【００２９】図４は本発明の実施の形態に係る、特開平
１−１１２２２２号公報に示されているＦＬＣＤ２０の
構成例を示すブロック図である。本発明の実施の形態に
係るＦＬＣＤ２０は、表示パネル２００１、走査電極駆
動部２００２、情報電極駆動部２００３、電源回路２０
０４、温度センサ２００５、Ａ／Ｄ（アナログ／デジタ
ル）変換器２００６、制御回路２００７、Ｄ／Ａ（デジ
タル／アナログ）変換器２００９を備えている。図中２
００８は制御信号を示す。

【００３０】上記各部の構成を詳述すると、表示パネル
２００１は、走査電極と情報電極とを交差させたマトリ
クス電極が配線され、走査電極と情報電極の交差部で画
素が形成されており、その交差部に印加した駆動電圧の
印加極性によって強誘電性液晶の配向状態を変調するこ
とができる。表示パネル２００１内の走査電極は走査電
極駆動部２００２に接続され、情報電極は情報電極駆動
部２００３に接続される。

【００３１】走査電極駆動部２００２と情報電極駆動部
２００３の動作に必要な電圧ＶＤＤ１、ＶＳＳ１、ＶＤ
Ｄ２、ＧＮＤ、ＶＳＳ２及びＶＳＳ３、並びに表示パネ
ル２００１の動作に必要な電位Ｖ１、Ｖ３、ＶＣ、Ｖ４
及びＶ２が電源回路２００４から供給される。また、電
源回路２００４には、外部の電源電圧＋Ｖと−Ｖの２電
源が供給される。

【００３２】次に、表示パネル２００１に設けられた温
度センサ２００５は、感温抵抗素子が用いられており、
Ａ／Ｄ（アナログ／デジタル）変換器２００６をもって
測温され、測温データは制御回路２００７に取り込まれ
る。測温データは、予め用意されているデータテーブル
と比較され、その比較値によって最適駆動条件となるパ
ルス幅ΔＴが制御信号２００８として出力され、駆動電
圧ＶＯとなるデータがＤ／Ａ（デジタル／アナログ）変
換器２００９へとそれぞれ出力される。

【００３３】このデータテーブルは、図２及び図３に示
す特性を考慮して作成されたものであり、このデータテ
ーブルを線図化した一例を図５に示す。図５は横軸に温
度Ｔｅｍｐ、縦軸に駆動電圧ＶＯ及び周波数ｆ（ｆ＝１
／ΔＴ）をとった線図であり、温度範囲（Ａ）で周波数
ｆを固定した場合、温度Ｔｅｍｐが上昇すると駆動電圧
Ｖが降下し、Ｖｍｉｎを超えてしまう。従って、温度点
（Ｄ）で、より大きな周波数ｆを固定値として、これに
対応した駆動電圧ＶＯも定まる。以下、温度範囲（Ｂ）
及び（Ｃ）、温度点（Ｅ）で同様なそれぞれの操作が繰
り返される。以上の如く形成される曲線の形状は、強誘
電性液晶の特性等によって異なるものであり、ｆ及びＶ
の線図は適宜定めることができる。

【００３４】次に、温度変化に伴い駆動電圧ＶＯを設定
変更する手段を図６に基づき説明する。

【００３５】図６は本発明の実施の形態に係る情報処理
システムのＦＬＣＤ２０に装備された電源回路２００４
の駆動電圧発生回路２０１０の構成例を示すブロック図
である。本発明の実施の形態に係る電源回路２００４の
駆動電圧発生回路２０１０は、差動増幅器Ｄ１、Ｄ２、
バッファＯＰアンプＢ３、ＢＣ、Ｂ４、電流増幅器Ｉ
１、Ｉ３、ＩＣ、Ｉ４、Ｉ２、分圧抵抗Ｒ１、Ｒ２、Ｒ
３、Ｒ４を備えている。図中２０１１はバッファアンプ
を示す。

【００３６】上記各部の構成を動作と共に詳述すると、
ＦＬＣＤ２０の制御回路２００７からのデジタル駆動電
圧ＶＯデータがＤ／Ａ変換器２００９へ送られ、Ｄ／Ａ
変換器２００９を通してアナログ値に変えられ、次いで
バッファアンプ２０１１を経て、電源回路２００４の駆
動電圧発生回路２０１０への駆動電圧制御線ｖに出力さ
れる。この駆動電圧制御線ｖは差動増幅器Ｄ１とＤ２に
接続され、この演算器により固定電圧であるＶＣ（−４
Ｖ）との差動がとられ、差動増幅器Ｄ１からは出力電位
Ｖ１電位、差動増幅器Ｄ２からは出力電位Ｖ２電位が発
生される。

【００３７】この際、差動増幅器Ｄ１からの出力電位Ｖ
１と差動増幅器Ｄ２からの出力電位Ｖ２とが走査電極駆
動部２００２と情報電極駆動部２００３を駆動する時の
電源電圧の最大値と最小値との間に設定された電圧レベ
ル（電位）を基準にして、それぞれ正極性と負極性に設
定される。

【００３８】特開平１−１１２２２２号公報では、駆動
電圧制御線の電位Ｖｖは−４Ｖ≦Ｖｖ≦＋１４Ｖの範囲
に設定した電圧値をとるものとしている。この電位Ｖｖ
は温度情報に応じて−４Ｖ〜＋１４Ｖの間を可変するこ
ととなる。そして、Ｖ１とＶ２の間に分圧抵抗Ｒ１、Ｒ
２、Ｒ３、Ｒ４を直列に４素子接続し、抵抗１素子毎に
分圧電位を上位電位から順に出力電位Ｖ３、ＶＣ、Ｖ４
と発生させている。これらの電位をバッファＯＰアンプ
Ｂ３、ＢＣ、Ｂ４に導く。

【００３９】ここで、特開平１−１１２２２２号公報で
は、電位ＶＣを中心とした電圧比率がＶ１：Ｖ３：Ｖ
４：Ｖ２＝２：１：１：２となるように、４素子Ｒ１、
Ｒ２、Ｒ３、Ｒ４とも等しい抵抗値としている。差動増
幅器Ｄ１、Ｄ２、バッファＯＰアンプＢ３、ＢＣ、Ｂ４
で発生した電位は、電流増幅器Ｉ１、Ｉ３、ＩＣ、Ｉ
４、Ｉ２に接続され、その出力Ｖ１、ＶＣ、Ｖ２が走査
電極駆動部２００２へ、Ｖ３、ＶＣ、Ｖ４が情報電極駆
動部２００３へとそれぞれ供給される。

【００４０】以上、上述したように強誘電性液晶を用い
たＦＬＣＤの駆動制御においては、より高速なスイッチ
ング特性、より広い動作温度範囲を実現するために適切
な温度補償を施す必要があり、その温度補償を自動的に
実現するための手段について述べられたものが、特開平
１−１１２２２２号公報である。

【００４１】特開平１−１１２２２２号公報では、本発
明の実施の形態の上記図４において示す如く、表示パネ
ル２００１に設けられた温度センサ２００５の状態がＡ
／Ｄ変換器２００６をもって測温され、その測温データ
が制御回路２００７に取り込まれて、その時の温度状態
における最適な表示パネル２００１の駆動条件（駆動電
圧、駆動周期）が、走査電極駆動部２００２、情報電極
駆動部２００３及び電源回路２００４に設定され、その
条件で表示パネル２００１が駆動されることとなる。

【００４２】次に、以上に説明したＦＬＣＤ２０の制御
を行うディスプレイコントローラ（ＦＬＣＤインタフェ
ース部）１９の構成を説明する。

【００４３】図７は本発明の実施の形態に係る情報処理
システムのディスプレイコントローラ（ＦＬＣＤインタ
フェース部）１９の構成例を示すブロック図である。本
発明の実施の形態に係るディスプレイコントローラ（Ｆ
ＬＣＤインタフェース部）１９は、ＳＶＧＡ（Ｓｕｐｅ
ｒＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ：ＶＧＡの拡
張版）２１、ＤＲＡＭ２２、ＣＰＵ２３、ラインアドレ
ス生成回路２４、ボーダ生成回路２５、二値化中間調処
理回路２６、合成回路２７、合成回路２８を備えてい
る。

【００４４】図７に示すように、本発明の実施の形態に
係るディスプレイコントローラ（ＦＬＣＤインタフェー
ス部）１９、即ち、表示制御装置には、ＣＲＴ用の表示
制御回路である既存のＳＶＧＡを利用したＳＶＧＡ２１
が用いられる。図７の詳細構成を説明する前に、本例に
おけるＳＶＧＡ２１の構成を図８を参照して説明する。

【００４５】図８は本発明の実施の形態に係る情報処理
システムのＳＶＧＡ２１の構成例を示すブロック図であ
る。本発明の実施の形態に係るＳＶＧＡ２１は、ＦＩＦ
Ｏ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）メモリ２１１、
バスインタフェースユニット２１２、データマニピュレ
ータ２１３、グラフィックエンジン２１４、メモリイン
タフェースユニット２１５、ＦＩＦＯメモリ２１６、Ｖ
ＧＡ（ＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ：ＩＢＭ
社で開発したグラフィックインタフェース）２１７、書
換検出／フラグ生成回路２１８、部分書換ラインフラグ
レジスタ２１９を備えている。

【００４６】上記各部の構成を動作と共に詳述すると、
上記図１に示した情報処理システムのホストＣＰＵ１
が、ディスプレイコントローラ（ＦＬＣＤインタフェー
ス部）１９の表示メモリウィンドゥ領域で書き込みのた
めにアクセスするその書き換え表示データは、ＰＣＩ高
速バス２を介して転送され、ＦＩＦＯメモリ２１１に一
時的に格納される。また、表示メモリウィンドゥ領域を
ＤＲＡＭ２２の任意の領域に投影するためのバンクアド
レスデータもＰＣＩ高速バス２を介して転送される。表
示データは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）各色２５６
階調を表現する２４ビットデータの形態を有している。

【００４７】ホストＣＰＵ１からのコマンドや上述のバ
ンクアドレスデータ等の制御情報は、レジスタセットデ
ータの形態で転送され、また、ホストＣＰＵ１がＳＶＧ
Ａ側の状態を知るためにレジスタゲットデータがホスト
ＣＰＵ１へ転送される。ＦＩＦＯメモリ２１１に格納さ
れたレジスタセットデータ及び表示データは順次出力さ
れ、これらのデータに応じてバスインタフェースユニッ
ト２１２やＶＧＡ２１７中の各レジスタにセットされ
る。ＶＧＡ２１７は、これらレジスタのセットされた状
態によって、バンクアドレスとその表示データ及び制御
コマンドを知ることができる。

【００４８】ＶＧＡ２１７は、表示メモリウィンドゥ領
域のアドレスとバンクアドレスに基づいて、これらに対
応するＤＲＡＭ２２におけるＤＲＡＭアドレスを生成
し、メモリインタフェースユニット２１５を介してＤＲ
ＡＭ２２へ転送する。このとき、書き換えられる表示デ
ータは、同様にメモリインタフェースユニット２１５を
介してＤＲＡＭ２２へ転送される。これにより、そのＤ
ＲＡＭアドレスに表示データを書き込むことができる。

【００４９】一方、ＶＧＡ２１７は、後に詳述するよう
に、図７に示すラインアドレス生成回路２４から転送さ
れる要求ラインアドレスによって特定されるＤＲＡＭ２
２の表示データを、同様に転送されるラインデータ転送
イネーブル信号に応じてＤＲＡＭ２２から読み出し、Ｆ
ＩＦＯメモリ２１６へ格納する。ＦＩＦＯメモリ２１６
からは、表示データが格納された順序でＦＬＣＤ２０側
へ送出される。

【００５０】ここで、メモリインタフェースユニット２
１５は、ＶＧＡ２１７や後述するデータマニピュレータ
２１３により指示されるＤＲＡＭアドレスに従って、Ｄ
ＲＡＭ２２へ表示データの書き込みや読み出しを行った
り、後述するようにＦＬＣＤ２０から出力されるＴＣＯ
ＭＰ信号に従って、ＤＲＡＭ２２のリフレッシュ駆動を
行う。

【００５１】ＳＶＧＡ２１には、更に、アクセラレータ
機能を果たすデータマニピュレータ２１３及びグラフィ
ックエンジン２１４が設けられている。例えば、ホスト
ＣＰＵ１が、バスインタフェースユニット２１２のレジ
スタに円及びその中心と半径に関するデータをセットし
て円の描画を指示すると、グラフィックエンジン２１４
はその円表示データを生成し、データマニピュレータ２
１３はこのデータをＤＲＡＭ２２へ書き込む。

【００５２】書換検出／フラグ生成回路２１８は、ＶＧ
Ａ２１７が発生するＤＲＡＭアドレスを監視し、ＤＲＡ
Ｍ２２の表示データが書き換えられた（書き込まれた）
ときのＤＲＡＭアドレスを取り込む。そして、このＤＲ
ＡＭアドレス及びＣＰＵ２３から得られるＤＲＡＭアド
レスオフセット、総ライン数、総ラインビット数の各デ
ータに基づいてラインアドレスを計算する。この計算の
概念を図９に示す。

【００５３】図９に示されるように、ＤＲＡＭ２２上の
アドレスＸで示される画素は、ＦＬＣＤ画面のラインＮ
に対応するものであり、また１ラインは複数の画素から
なり、更に１画素は複数（ｎ個）のバイトからなるもの
とする。このとき、ラインアドレス（ライン番号Ｎ）は
以下のように計算される。

【００５４】ライン番号Ｎ＝１＋｛（ＶＲＡＭアドレ
ス：Ｘ）−（表示開始アドレス）｝／｛（１ラインの画
素数）×（１画素のバイト数：ｎ）｝書換検出／フラグ
生成回路２１８は、この計算したラインアドレスに応じ
て、部分書換ラインフラグレジスタ２１９のフラグをセ
ットする。この様子を図１０に示す。図１０から明らか
なように、例えば「Ｌ」という文字を表示するため、Ｄ
ＲＡＭ２２上の対応するアドレスの表示が書き換えられ
た場合、上記計算によって書き換えられたラインアドレ
スが検出され、このアドレスに対応するレジスタにフラ
グが立てられる（“１”がセットされる）。

【００５５】再度、上記図７において、ＣＰＵ２３は、
ラインアドレス生成回路２４を介して書換検出／フラグ
生成回路２１８の部分書換ラインフラグレジスタ２１９
の内容を読み取り、フラグがセットされているラインア
ドレスをＳＶＧＡ２１へ送出する。このとき、ラインア
ドレス生成回路２４は、上記ラインアドレスデータに対
応してラインデータ転送イネーブル信号を送出し、ＳＶ
ＧＡ２１（のＦＩＦＯメモリ２１６）から上記アドレス
の表示データを二値化中間調処理回路２６に転送させ
る。

【００５６】二値化中間調処理回路２６は、Ｒ、Ｇ、Ｂ
各色８ビットで表現される２５６階調もしくは２５６色
の多値表示データを、ＦＬＣＤ２０の表示画面における
各画素に対応した二値の画素データに変換する。本例で
は、上記表示画面の１画素は、図１１に示されるよう
に、各色について面積の異なる表示セルを有している。
これに応じて１画素のデータも、図１１に示されるよう
に、各色について２ビット（Ｒ１、Ｒ２、Ｇ１、Ｇ２、
Ｂ１、Ｂ２）を有する。従って、二値化中間調処理回路
２６は、８ビットの表示データを各色２ビットの２値デ
ータ（即ち各色４値データ）に変換する。

【００５７】以上のようにＦＬＣＤ表示用の画素データ
に変換されるまでのデータの流れを図１２に示す。

【００５８】図１２は本発明の実施の形態に係る情報処
理システムにおける表示データの処理の流れを示すフロ
ーチャートである。ホストＣＰＵ１は、アプリケーショ
ン／ＯＳ（オペレーティングシステム）を起動し（ステ
ップＳ１１）、ディスプレイコントローラ（ＦＬＣＤイ
ンタフェース部）１９のＤＲＡＭ２２にＲ、Ｇ、Ｂ各色
８ビットの多値データとして格納する（ステップＳ１
２）。二値化中間調処理回路２６は、二値化中間調処理
（ディザリング）を行う（ステップＳ１３）。ディスプ
レイコントローラ（ＦＬＣＤインタフェース部）１９
は、ＦＬＣＤ２０の表示画面にデータ表示を行う（ステ
ップＳ１４）。

【００５９】図１２で明らかなように、本例では、ＤＲ
ＡＭ２２のデータはＲ、Ｇ、Ｂ各色８ビットの多値デー
タとして格納され、これが読み出され表示が行われる時
に二値化される。これにより、ホストＣＰＵ１は、ＦＬ
ＣＤ２０側に対してＣＲＴを用いた場合と同様にアクセ
スでき、ＣＲＴとの互換性を確保できる。

【００６０】尚、上記二値化中間調処理で用いられる手
法は、公知のものを用いることができ、このような手法
としては、例えば誤差拡散法、平均濃度法、ディザ法等
が知られている。

【００６１】再度、上記図７において、ボーダ生成回路
２５は、ＦＬＣＤ表示画面におけるボーダ部の画素デー
タを生成する。即ち、図９に示されるように、ＦＬＣＤ
２０の表示画面は、１２８０画素からなる１ラインを１
０２４本有しており、この表示画面のうち表示に用いら
れないボーダ部が画面を縁取るように形成される。この
ボーダ部が存在することにより、ＦＬＣＤ２０に転送さ
れる表示データのフォーマットは、図１３（Ａ）または
図１３（Ｂ）に示すものとなる。

【００６２】図１３（Ａ）は、図１１に示す表示ライン
Ａ、即ち全ての表示ラインがボーダ部に含まれる表示ラ
インのデータフォーマットであり、図１３（Ｂ）は、図
１１に示す表示ラインＢ、即ち表示に用いられるライン
のデータフォーマットである。表示ラインＡのデータフ
ォーマットは、先頭にラインアドレスが付され、これに
ボーダ画素データが続く。これに対して表示ラインＢは
両端部がボーダ部に含まれるので、そのデータフォーマ
ットは、ラインアドレスに続いて、ボーダ画素データ、
画素データ、ボーダ画素データの順で続く。

【００６３】ボーダ生成回路２５で生成されたボーダ画
素データは、合成回路２７において二値化中間調処理回
路２６からの表示データと直列合成される。更に、この
合成データには、合成回路２８においてラインアドレス
生成回路２４からの表示ラインアドレスが合成された
後、ＦＬＣＤ２０に送られる。

【００６４】ＣＰＵ２３は、以上説明した構成全体を制
御するものである。即ち、ＣＰＵ２３は、ホストＣＰＵ
１から表示画面の総ライン数、総ラインビット数、カー
ソル情報の各種情報を受け取る。また、ＣＰＵ２３は、
書換検出／フラグ生成回路２１８に対して、ＤＲＡＭア
ドレスオフセット、総ライン数及び総ラインビット数の
各データを送出し、また、部分書換ラインフラグレジス
タ２１９の初期化を行い、また、ラインアドレス生成回
路２４に対して表示開始ラインアドレス、連続表示ライ
ン数、総ライン数、総ラインビット数及びボーダ領域の
各データを送出し、同回路２４から部分書換ラインフラ
グ情報を得る。更に、ＣＰＵ２３は、二値化中間調処理
回路２６に対してバンド幅、総ラインビット数及び処理
モードの各データを送出し、ボーダ生成回路２５に対し
てボーダパターンデータを送出する。

【００６５】ここで、図１７は本発明のプログラム及び
関連データが記憶媒体から表示制御システムに供給され
る概念例を示す説明図である。本発明のプログラム及び
関連データは、フロッピーディスクやＣＤ−ＲＯＭ等の
記憶媒体１７０１を装置１７０２に装備された記憶媒体
ドライブ挿入口１７０３に挿入することで供給される。
その後、本発明のプログラム及び関連データを記憶媒体
１７０１から一旦ハードディスクにインストールしハー
ドディスクからＲＡＭにロードするか、或いは、ハード
ディスクにインストールせずに直接ＲＡＭにロードする
ことで、本発明のプログラム及び関連データを実行する
ことが可能となる。

【００６６】また、図１６は本発明のプログラム及び関
連データを記憶した記憶媒体の記憶内容の構成例を示す
説明図である。本発明の記憶媒体は、例えばボリューム
情報１６０１、ディレクトリ情報１６０２、プログラム
実行ファイル１６０３、プログラム関連データファイル
１６０４等の記憶内容で構成される。本発明のプログラ
ムは、ディスプレイコントローラ（ＦＬＣＤインタフェ
ース部）１９のＣＰＵ２３で実行する後述の図１５に係
る処理に基づきプログラムコード化されたものである。

【００６７】尚、本発明の特許請求の範囲における各構
成要件と、本発明の実施の形態に係る表示制御システム
の各部との対応関係は下記の通りである。表示装置はＦ
ＬＣＤ２０に対応し、表示制御装置はディスプレイコン
トローラ（ＦＬＣＤインタフェース部）１９に対応す
る。また、記憶状態活性化手段、状態情報受信手段はデ
ィスプレイコントローラ（ＦＬＣＤインタフェース部）
１９のＳＶＧＡ２１のメモリインタフェースユニット２
１５に対応し、揮発性記憶手段はディスプレイコントロ
ーラ（ＦＬＣＤインタフェース部）１９のＤＲＡＭ２２
に対応し、状態情報送信手段はＦＬＣＤ２０が有する状
態情報送信機能に対応する。

【００６８】以上のように処理された画素データがＦＬ
ＣＤ２０に転送される様子を図１４に示す。図１４はＦ
ＬＣＤ２０に表示ラインアドレスと表示データが転送さ
れるタイミングを示すタイミング図である。本実施形態
では、表示ラインアドレスと表示データがＡＤ０からＡ
Ｄ７までの８ビットパラレルデータの形式でＦＬＣＤ２
０へ転送されるものとする。ＦＬＣＤ２０は、上述した
ように、一度書き込んだ情報は電界を除いてもその配向
状態を維持するという記憶性を有しているため、表示更
新の行いたいラインがある場合には、書き換えを行うラ
インのアドレスを指定して表示情報を転送し、そのライ
ンのみの表示更新を行えばよい。

【００６９】図１４において、先ず、ＦＬＣＤ２０から
表示データの送信要求を示す同期信号ＨＳＹＮＣがライ
ンアドレス生成回路２４に出力される。ここで、同期信
号ＨＳＹＮＣは、ロウレベル“０”のときにデータの送
信要求を示す負論理の信号とする。次に、ラインアドレ
ス生成回路２４は、表示ラインアドレスと表示データと
を識別するＡＨＤＬ信号をハイレベル“１”にしてＦＬ
ＣＤ２０に出力すると同時に、表示更新の行いたい走査
電極の表示ラインアドレスをＡＤ０からＡＤ７までの信
号線に出力する。

【００７０】続いて、ラインアドレス生成回路２４は、
表示ラインアドレスをＦＬＣＤ２０へ転送し終えた時点
で、ＡＨＤＬ信号をロウレベル“０”にしてＦＬＣＤ２
０へ出力すると同時に、要求ラインアドレスとラインデ
ータ転送イネーブル信号をＳＶＧＡ２１へ送出する。こ
れにより、ＳＶＧＡ２１は、要求ラインアドレスに対応
した表示データを、ラインアドレス生成回路２４から出
力されるラインデータ転送イネーブル信号に従って出力
する。

【００７１】ＳＶＧＡ２１から出力される、要求ライン
アドレスに対応した表示データは、二値化中間調処理回
路２６及び合成回路２７、２８を経由してＡＤ０からＡ
Ｄ７までの信号線に出力される。ここで、ＡＨＤＬ信号
は、ハイレベル“１”の時にＡＤ０からＡＤ７までの信
号線上にアドレス情報が出力されていることを示し、ロ
ウレベル“０”の時にＡＤ０からＡＤ７までの信号線上
に表示データが出力されていることを示す。

【００７２】次に、ＦＬＣＤ２０が温度補償動作を行っ
ており、ディスプレイコントローラ（ＦＬＣＤインタフ
ェース部）１９からの画素データをＦＬＣＤ２０の表示
画面上に表示するための処理が行えない時の、ディスプ
レイコントローラ（ＦＬＣＤインタフェース部）１９で
の処理の流れを説明する。図１５にＦＬＣＤ２０におい
て温度補償が行われた時のメモリインタフェースユニッ
ト２１５によりＤＲＡＭ２２がアクセスされる様子を示
す。ここで、ＦＬＣＤ２０から出力されるＴＣＯＭＰ信
号は、ハイレベル“１”の時にＦＬＣＤ２０において温
度補償が行われていることを示すものとする。また、ラ
インデータ転送イネーブル信号は、ハイレベル“１”の
時にＳＶＧＡ２１に対して、同時にＳＶＧＡ２１に対し
て出力される要求ラインアドレスにより指定される１ラ
イン分の表示データの出力を要求するものとする。

【００７３】先ず、ＦＬＣＤ２０から表示データの送信
要求を示す同期信号ＨＳＹＮＣが出力されると、ライン
アドレス生成回路２４では、ＡＨＤＬ信号をハイレベル
“１”にしてＦＬＣＤ２０に出力すると同時に、表示ラ
インアドレスｍを合成回路２８を介してＡＤ０からＡＤ
７までの信号線に出力する。同時にラインアドレス生成
回路２４は、ラインデータ転送イネーブル信号をハイレ
ベル“１”にしてＳＶＧＡ２１へ出力する。ＳＶＧＡ２
１では、ラインデータ転送イネーブル信号がハイレベル
“１”になったことにより、メモリインタフェースユニ
ット２１５によりＤＲＡＭ２２への、表示ラインアドレ
スｍに対応する１ライン分の表示データのリード動作が
行われ、読み出されたデータは順次ＦＩＦＯメモリ２１
６へ格納される。

【００７４】ＦＩＦＯメモリ２１６へ格納された、表示
ラインアドレスｍに対応する１ライン分の表示データ
は、ＡＨＤＬ信号がロウレベル“０”になると同時に出
力され始め、二値化中間調処理回路２６及び合成回路２
７、２８を経由して、ＡＤ０からＡＤ７までの信号線に
出力される。ＦＩＦＯメモリ２１６からの表示データの
読み出し動作は、ラインデータ転送イネーブル信号がロ
ウレベル“０”になるまで続けられる。ここで、ＤＲＡ
Ｍ２２からの、表示ラインアドレスｍに対応する１ライ
ン分の表示データのリード動作は、ＦＩＦＯメモリ２１
６からの表示データの読み出し動作よりも高速に行われ
るため、ＦＩＦＯメモリ２１６からの表示データの読み
出し動作よりも早く終結することとなる。

【００７５】次に、ＦＬＣＤ２０では、ディスプレイコ
ントローラ（ＦＬＣＤインタフェース部）１９から出力
された、表示ラインアドレスｍに対応する１ライン分の
表示データの処理が完了すると、再び表示データの送信
要求を示す同期信号ＨＳＹＮＣをロウレベル“０”とし
て、次の表示ラインアドレスｍ＋１に対応する１ライン
分の表示データを要求することとなるが、ここで、ＦＬ
ＣＤ２０において温度補償動作を実施する時間が経過し
たことにより、ＦＬＣＤ２０では、ＨＳＹＮＣ信号をハ
イレベル“１”のままとし、ＴＣＯＭＰ信号をハイレベ
ル“１”として温度補償動作を実行することとなる。

【００７６】ディスプレイコントローラ（ＦＬＣＤイン
タフェース部）１９内のメモリインタフェースユニット
２１５では、ＴＣＯＭＰ信号がハイレベル“１”となっ
たことにより、ＤＲＡＭ２２に対してリフレッシュ動作
を実施する。ここでのリフレッシュ動作としては、ＤＲ
ＡＭ２２に使用されるメモリデバイスによりサポートし
ているリフレッシュ動作（例えばＣＡＳ（Ｃｏｌｕｍｍ
ＡｄｄｒｅｓｓＳｔｒｏｂｅ）ＢｅｆｏｒｅＲＡＳ（Ｒ
ｏｗＡｄｄｒｅｓｓＳｔｒｏｂｅ）リフレッシュやセル
リフレッシュなど）を用いて行われる。

【００７７】その後、温度補償動作が完了すると、ＦＬ
ＣＤ２０ではＴＣＯＭＰ信号をロウレベル“０”とし、
その後ではＨＳＹＮＣ信号をロウレベル“０”として、
次の表示ラインアドレスｍ＋１に対応する１ライン分の
表示データを要求することとなる。ディスプレイコント
ローラ（ＦＬＣＤインタフェース部）１９では、ＦＬＣ
Ｄ２０から表示データの送信要求を示す同期信号ＨＳＹ
ＮＣがロウレベル“０”となったことにより、ラインア
ドレス生成回路２４において、ＡＨＤＬ信号をハイレベ
ル“１”にしてＦＬＣＤ２０に出力すると同時に、表示
ラインアドレスｍを合成回路２８を介してＡＤ０からＡ
Ｄ７までの信号線に出力すると共に、ラインデータ転送
イネーブル信号をハイレベル“１”にしてＳＶＧＡ２１
へ出力する。これにより、表示ラインアドレスｍ＋１に
対応する１ライン分の表示データがＤＲＡＭ２２から読
み出され、ＦＩＦＯメモリ２１６を経由して出力され、
そのデータが二値化中間調処理回路２６及び合成回路２
７、２８を更に経由して、ＡＤ０からＡＤ７までの信号
線に出力されることとなる。以降、同様な動作が繰り返
される。

【００７８】メモリインタフェースユニット２１５にお
いては、以上述べた、ＦＬＣＤ２０から表示データの送
信要求を示す同期信号ＨＳＹＮＣが出力されたことによ
る要求ラインアドレスに対応する１ライン分の表示デー
タのリード動作と、ＴＣＯＭＰ信号がハイレベル“１”
となったことによるＤＲＡＭ２２に対するリフレッシュ
動作以外の期間は、ＶＧＡ２１７やデータマニュピレー
タ２１３からの指示に従って、ＤＲＡＭ２２へ表示デー
タのライト動作が行われる。

【００７９】上述したように、ＦＬＣＤ２０において温
度補償動作が行われていない場合には、ＤＲＡＭ２２に
対してリード動作とライト動作が行われる。他方、ＦＬ
ＣＤ２０において温度補償が行われている場合には、Ｆ
ＬＣＤ２０から出力されるＴＣＯＭＰ信号がハイレベル
“１”となると、ＤＲＡＭ２２に対してリフレッシュ動
作が行われることとなる。

【００８０】以上説明したように、本発明の実施の形態
に係る情報処理システムによれば、表示画面上に表示す
るための処理ができないような状態にある場合に表示デ
ータ処理ができないことを示す信号を出力するＦＬＣＤ
２０と、ＦＬＣＤ２０から表示データ処理ができないこ
とを示す信号を受信した場合にＤＲＡＭ２２のリフレッ
シュ動作を行う制御を実行するディスプレイコントロー
ラ１９のＣＰＵ２３とを有するため、下記のような作用
及び効果を奏する。

【００８１】表示装置（ＦＬＣＤ２０）が表示制御装置
（ディスプレイコントローラ１９）から出力された表示
データを表示画面上に表示するための処理ができないよ
うな状態（例えば、温度補償動作実行中である場合な
ど）にある場合に、表示装置では、表示制御装置から表
示装置へ出力された表示データの処理ができないことを
示す信号を出力し、表示制御装置では、本信号を受信し
たことに基づき表示用メモリとして使用しているＤＲＡ
Ｍのリフレッシュ動作を実行する。

【００８２】これにより、従来は表示装置からのデータ
出力要求を示す信号の出力される周期で、ＤＲＡＭへの
リード、ライト、リフレッシュの各動作を行えるような
タイミングで、メモリコントローラユニットを設計しな
ければならなかったものが、通常の表示装置からのデー
タ出力要求を示す信号の出力される周期においてはＤＲ
ＡＭへのリード、ライトの各動作を行えばよく、ＤＲＡ
Ｍへのリフレッシュ動作は表示装置から出力された表示
データの処理ができないことを示す信号を受信した時に
行われることとなる。

【００８３】即ち、ＦＬＣＤにおける温度補償動作と、
ＦＬＣＤの表示制御装置におけるＤＲＡＭのリフレッシ
ュ動作とを同時に行うことができ、結果として、メモリ
コントローラユニットの設計において要求される処理時
間に余裕ができ、表示用メモリとして使用するＤＲＡＭ
の選定においても価格的に安価な且つアクセススピード
の遅い種類のものを採用することが可能となる効果があ
る。

【００８４】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
してもよい。前述した実施形態の機能を実現するソフト
ウエアのプログラムコードを記憶した記憶媒体を、シス
テム或いは装置に供給し、そのシステム或いは装置のコ
ンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納
されたプログラムコードを読み出し実行することによっ
ても、達成されることは言うまでもない。

【００８５】この場合、記憶媒体から読み出されたプロ
グラムコード自体が前述した実施形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
は本発明を構成することになる。

【００８６】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭな
どを用いることができる。

【００８７】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳなどが実
際の処理の一部または全部を行い、その処理によって前
述した実施形態の機能が実現される場合も含まれること
は言うまでもない。

【００８８】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
ＣＰＵなどが実際の処理の一部または全部を行い、その
処理によって前述した実施形態の機能が実現される場合
も含まれることは言うまでもない。

【００８９】

【発明の効果】以上説明したように、請求項１乃至３、
請求項５記載の表示制御システムによれば、表示装置が
表示制御装置から出力された表示データを表示画面上に
表示するための処理ができないような状態（例えば、温
度補償動作実行中である場合など）にある場合に、表示
装置では、表示制御装置から表示装置へ出力された表示
データの処理ができないことを示す信号（表示内容の更
新を行えない状態にあることを示す信号）を出力し、表
示制御装置では、本信号を受信したことに基づき画像情
報記憶用の揮発性記憶手段の活性化（リフレッシュ動
作）を行う。

【００９０】これにより、従来は表示装置からのデータ
出力要求を示す信号の出力される周期で、揮発性記憶手
段へのリード、ライト、リフレッシュの各動作を行える
ようなタイミングで、メモリコントローラユニットを設
計しなければならなかったものが、通常の表示装置から
のデータ出力要求を示す信号の出力される周期において
は揮発性記憶手段へのリード、ライトの各動作を行えば
よく、揮発性記憶手段へのリフレッシュ動作は表示装置
から出力された表示データの処理ができないことを示す
信号を受信した時に行われることとなる。

【００９１】即ち、表示装置における温度補償動作と、
表示装置の表示制御装置における揮発性記憶手段のリフ
レッシュ動作とを同時に行うことができ、結果として、
メモリコントローラユニットの設計において要求される
処理時間に余裕ができ、揮発性記憶手段の選定において
も価格的に安価な且つアクセススピードの遅い種類のも
のを採用することが可能となる効果がある。

【００９２】また、請求項４記載の表示制御システムに
よれば、強誘電性液晶表示装置における温度補償動作
と、強誘電性液晶表示装置の表示制御装置における揮発
性記憶手段のリフレッシュ動作とを同時に行うことがで
き、結果として、メモリコントローラユニットの設計に
おいて要求される処理時間に余裕ができ、揮発性記憶手
段の選定においても価格的に安価な且つアクセススピー
ドの遅い種類のものを採用することが可能となる効果が
ある。

【００９３】また、請求項６乃至８、請求項１０記載の
表示制御方法によれば、表示制御方法が適用される表示
制御システムにおいて、表示装置における温度補償動作
と、表示装置の表示制御装置における揮発性記憶手段の
リフレッシュ動作とを同時に行うことができ、結果とし
て、メモリコントローラユニットの設計において要求さ
れる処理時間に余裕ができ、揮発性記憶手段の選定にお
いても価格的に安価な且つアクセススピードの遅い種類
のものを採用することが可能となる効果がある。

【００９４】また、請求項９記載の表示制御方法によれ
ば、表示制御方法が適用される表示制御システムにおい
て、強誘電性液晶表示装置における温度補償動作と、強
誘電性液晶表示装置の表示制御装置における揮発性記憶
手段のリフレッシュ動作とを同時に行うことができ、結
果として、メモリコントローラユニットの設計において
要求される処理時間に余裕ができ、揮発性記憶手段の選
定においても価格的に安価な且つアクセススピードの遅
い種類のものを採用することが可能となる効果がある。

【００９５】また、請求項１１記載の記憶媒体によれ
ば、記憶媒体から表示制御方法を読み出して表示制御シ
ステムで実行することで、表示装置における温度補償動
作と、表示装置の表示制御装置における揮発性記憶手段
のリフレッシュ動作とを同時に行うことができ、結果と
して、メモリコントローラユニットの設計において要求
される処理時間に余裕ができ、揮発性記憶手段の選定に
おいても価格的に安価な且つアクセススピードの遅い種
類のものを採用することが可能となる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る表示制御装置（ディ
スプレイコントローラ）を備えたＦＬＣ表示装置を各種
文字、画像情報等の表示装置として用いた情報処理シス
テムの全体の構成例を示すブロック図である。

【図２】本発明の実施の形態に係る情報処理システムの
ＦＬＣＤの駆動電圧と印加時間の特性を示す説明図であ
る。

【図３】本発明の実施の形態に係る情報処理システムの
ＦＬＣＤの温度と駆動電圧の特性を示す説明図である。

【図４】本発明の実施の形態に係る情報処理システムの
ＦＬＣＤの構成例を示すブロック図である。

【図５】本発明の実施の形態に係る情報処理システムの
ＦＬＣＤの駆動電圧と周波数の温度特性を示す説明図で
ある。

【図６】本発明の実施の形態に係る情報処理システムの
駆動電圧発生回路の構成例を示すブロック図である。

【図７】本発明の実施の形態に係る情報処理システムの
ディスプレイコントローラ（ＦＬＣＤインタフェース
部）の構成例を示すブロック図である。

【図８】本発明の実施の形態に係る情報処理システムの
ＳＶＧＡの構成例を示すブロック図である。

【図９】本発明の実施の形態に係るＶＲＡＭアドレスＸ
で示される画素とＦＬＣＤの画面の表示ライン数Ｎとの
対応を示す模式図である。

【図１０】本発明の実施の形態に係る部分書換ラインフ
ラグレジスタへのフラグセット例を示す模式図である。

【図１１】本発明の実施の形態に係る情報処理システム
のＦＬＣＤの表示画面を示す模式図である。

【図１２】本発明の実施の形態に係る情報処理システム
における表示データの処理の流れを示すフローチャート
である。

【図１３】本発明の実施の形態に係る情報処理システム
における表示データのフォーマットを示す模式図であ
り、（Ａ）は表示ラインＡのデータフォーマットの模式
図、（Ｂ）は表示ラインＢのデータフォーマットの模式
図である。

【図１４】本発明の実施の形態に係る情報処理システム
のＦＬＣＤに表示ラインアドレスと表示データが転送さ
れるタイミングを示すタイミング図である。

【図１５】本発明の実施の形態に係る情報処理システム
のＦＬＣＤにおいて温度補償が行われた時のメモリイン
タフェースユニットによりＤＲＡＭがアクセスされる様
子を示すタイミング図である。

【図１６】本発明のプログラム及び関連データを記憶し
た記憶媒体の記憶内容の構成例を示す説明図である。

【図１７】本発明のプログラム及び関連データが記憶媒
体から装置に供給される概念例を示す説明図である。

【符号の説明】

１９ ディスプレイコントローラ ２０ ＦＬＣＤ ２１ ＳＶＧＡ ２２ ＤＲＡＭ ２３ ＣＰＵ ２１５ メモリインタフェースユニット

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C006 AA01 AA02 AA12 AA13 AA22 AF03 AF27 AF31 AF42 AF51 AF82 BA12 BF02 BF08 BF09 BF14 BF15 BF16 BF25 BF38 FA15 FA19 FA52 5C080 AA10 BB05 CC03 DD20 DD27 FF09 GG08 GG12 JJ02 JJ04 JJ05 JJ07

Claims (11)

【特許請求の範囲】
1. 【請求項１】 画像情報を表示する表示装置と、前記画
   像情報記憶用の揮発性記憶手段を装備した表示制御装置
   とを有する表示制御システムであって、 前記表示制御装置は、前記表示装置で表示内容の更新を
   行えない状態にある場合に前記揮発性記憶手段の記憶状
   態の活性化を行う記憶状態活性化手段を有することを特
   徴とする表示制御システム。
2. 【請求項２】 前記表示装置は、表示内容の更新を行え
   ない状態にある場合に当該状態にあることを示す状態情
   報を前記表示制御装置に送信する状態情報送信手段を有
   し、前記表示制御装置は、前記表示装置から表示内容の
   更新を行えない状態にあることを示す状態情報を受信す
   る状態情報受信手段を有することを特徴とする請求項１
   記載の表示制御システム。
3. 【請求項３】 前記表示装置における表示内容の更新を
   行えない状態とは、前記表示装置で温度状態に応じて駆
   動条件を設定している状態であることを特徴とする請求
   項１又は２記載の表示制御システム。
4. 【請求項４】 前記表示装置は、強誘電性液晶表示装置
   であることを特徴とする請求項１乃至３の何れかに記載
   の表示制御システム。
5. 【請求項５】 前記表示装置及び前記表示制御装置を有
   する情報処理システムに適用可能であることを特徴とす
   る請求項１乃至４の何れかに記載の表示制御システム。
6. 【請求項６】 画像情報を表示する表示装置と、前記画
   像情報記憶用の揮発性記憶手段を装備した表示制御装置
   とを有する表示制御システムに適用される表示制御方法
   であって、 前記表示制御装置は、前記表示装置で表示内容の更新を
   行えない状態にある場合に前記揮発性記憶手段の記憶状
   態の活性化を行う記憶状態活性化ステップを有すること
   を特徴とする表示制御方法。
7. 【請求項７】 前記表示装置は、表示内容の更新を行え
   ない状態にある場合に当該状態にあることを示す状態情
   報を前記表示制御装置に送信する状態情報送信ステップ
   を有し、前記表示制御装置は、前記表示装置から表示内
   容の更新を行えない状態にあることを示す状態情報を受
   信する状態情報受信ステップを有することを特徴とする
   請求項６記載の表示制御方法。
8. 【請求項８】 前記表示装置における表示内容の更新を
   行えない状態とは、前記表示装置で温度状態に応じて駆
   動条件を設定している状態であることを特徴とする請求
   項６又は７記載の表示制御方法。
9. 【請求項９】 前記表示装置は、強誘電性液晶表示装置
   であることを特徴とする請求項６乃至８の何れかに記載
   の表示制御方法。
10. 【請求項１０】 前記表示装置及び前記表示制御装置を
    有する情報処理システムに適用可能であることを特徴と
    する請求項６乃至９の何れかに記載の表示制御方法。
11. 【請求項１１】 画像情報を表示する表示装置と、前記
    画像情報記憶用の揮発性記憶手段を装備した表示制御装
    置とを有する表示制御システムに適用される表示制御方
    法を実行するプログラムを記憶したコンピュータにより
    読み出し可能な記憶媒体であって、 前記表示制御方法は、前記表示装置で表示内容の更新を
    行えない状態にある場合に前記揮発性記憶手段の記憶状
    態の活性化を行う記憶状態活性化ステップを有すること
    を特徴とする記憶媒体。