DE69527589T2

DE69527589T2 - Verfahren und Einrichtung zum Steuern einer Anzeige

Info

Publication number: DE69527589T2
Application number: DE69527589T
Authority: DE
Inventors: Taketo Hasegawa; Tanahashi Junichi; Eiichi Matsuzaki; Hajime Morimoto; Toshiyuki Nobutani; Kenichiro Ono; Tatsuya Sakashita; Masami Shimakura
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-10-20
Filing date: 1995-10-19
Publication date: 2003-03-20
Anticipated expiration: 2015-10-20
Also published as: DE69527589D1; EP0708433A3; EP0708433B1; EP0708433A2; US5880702A

Description

Die Erfindung betrifft ein Anzeigesystem, eine das Anzeigesystem umfassende Informationsverarbeitungsvorrichtung, und ein Anzeigeverfahren für das Anzeigesystem.
Im allgemeinen verwendet ein Anzeigesystem oder ein Informationsverarbeitungssystem (oder eine Informationsverarbeitungsvorrichtung) eine Anzeigeeinrichtung als ein Mittel zum Realisieren einer visuellen Informationsausdrucksfunktion. Wie gut bekannt ist, werden Kathodenstrahlröhren-Anzeigen (CRT-Anzeigeeinrichtungen) verbreitet als solche Anzeigeeinrichtungen verwendet. Bei der Anzeigesteuerung in einer CRT- Anzeigeeinrichtung werden ein Schreibvorgang zum Schreiben eines anzuzeigenden Bilds in einen Videospeicher (der nachstehend als VRAM bezeichnet wird) und in einer Informationsverarbeitungsvorrichtung bereitgestellt ist, und ein Lesevorgang zum Auslesen von Anzeigedaten aus dem VRAM unabhängig ausgeführt.
In der vorstehenden CRT-Anzeigesteuerung werden ein Schreibzugriff auf Anzeigedaten in dem VRAM zum Aktualisieren von Anzeigeinformationen und ein Lesezugriff zum Anzeigen eines Bilds unabhängig durchgeführt. Dies führt zu einem Vorteil dahingehend, daß Programme eines Informationsverarbeitungssystems gewünschte Anzeigedaten zu einem beliebigen Zeitpunkt schreiben können, ohne einen Anzeigezeitpunkt berücksichtigen zu müssen.
Im allgemeinen jedoch nimmt die Tiefe von CRT-Anzeigeeinrichtungen im Verhältnis zu der Anzeigefläche zu, so daß demzufolge das Volumen einer gesamten CRT-Anzeige mehr und mehr zunimmt. Das heißt, daß CRT-Anzeigeeinrichtungen in Bezug auf eine Miniaturisierung nicht bevorzugenswert sind, weil die Freiheitsgrade beispielsweise des Aufstellorts und der Tragbarkeit verschlechtert sind.
Eine Flüssigkristallanzeige (die nachstehend als eine LCD- Anzeige bezeichnet wird) ist als eine Anzeigeeinrichtung zum Kompensieren dieses Nachteils verfügbar. Dies ist deshalb so, weil das Verhältnis der Dicke zu der Anzeigefläche einer LCD- Anzeigeeinrichtung extrem kleiner ist als die einer CRT-Anzeigeeinrichtung. Ein Beispiel von LCD-Anzeigeeinrichtungen mit dieser Eigenschaft ist eine Anzeige (die nachstehend als eine FLCD-Anzeigeeinrichtung bzw. FLCD bezeichnet wird), welches eine Flüssigkristallzelle eines ferroelektrischen Flüssigkristalls verwendet. Ein charakteristisches Merkmal der FLCD-Anzeigeeinrichtung besteht darin, daß die Flüssigkristallzelle einen Anzeigezustand in bezug auf das Anlegen eines elektrischen Feldes hält. Das heißt, da die Flüssigkristallzelle der FLCD-Anzeigeeinrichtung hinreichend dünn ist, behalten lange und schmale FLC-Elemente in der Zelle ihre jeweiligen ausgerichteten Zustände auch dann, nachdem das elektrische Feld entfernt ist. Die Flüssigkristall-Anzeigeeinrichtung, die die FLC-Elemente mit dieser Bistabilität verwendet, weist daher Eigenschaften zum Speichern der Anzeigeinhalte auf. Die Einzelheiten des FLC und der FLCD- Anzeigeeinrichtung sind in beispielsweise der japanischen Patentanmeldung Nr. 62-76357 beschrieben.
Bei der Ansteuerung der FLCD-Anzeigeeinrichtung behält die FLCD-Anzeigeeinrichtung die Anzeige von Bildern durch Speichern der Anzeigebilder bei, anders als bei CRT-Anzeigeeinrichtungen oder anderen Flüssigkristallanzeigen, so daß eine bestimmte Zeitspanne in Bezug auf eine kontinuierliche Wiederauffrisch-Ansteuerperiode erzeugt wird. Infolgedessen ist zusätzlich zu dieser Wiederauffrischansteuerung eine sogenannte teilweise Neuschreibansteuerung möglich, durch welche der Anzeigezustand nur in einem Abschnitt aktualisiert wird, in welchem sich Anzeigeinhalte ändern.
Auf diese Art und Weise wird die Anzeige durch das teilweise Neuschreiben, d. h. durch Übertragen nur eines Abschnitts, in welchem die Anzeigeinhalte geändert werden, an die Flüssigkristall-Anzeigeeinrichtung durchgeführt. Demgemäß muß die Flüssigkristall-Anzeigeeinrichtung in einem bestimmten Ausmaß Intelligenz besitzen, um das übertragene Bild zu empfangen und anzuzeigen. Eine solche FLCD-Anzeigeeinrichtung ist in der Druckschrift EP-A-0591683 offenbart.
Darüber hinaus ändert sich die Anzeigegeschwindigkeit der FLCD-Anzeigeeinrichtung geringfügig in Übereinstimmung mit der Temperatur (je höher die Temperatur, desto höher die Anzeigegeschwindigkeit). Daher ist es wünschenswert, daß sich die Datenübertragungsperiode in Übereinstimmung mit der Temperatur der FLCD-Anzeigeeinrichtung ändert. Es sei zum Beispiel angenommen, daß die FLCD-Anzeigeeinrichtung als eine Anzeige einer Informationsvararbeitungsvorrichtung wie beispielsweise einem Personalcomputer verwendet wird, und daß nur ein Abschnitt, in welchem die Anzeigeinhalte geändert werden, an die FLCD-Anzeigeeinrichtung übertragen wird, wobei die Informationsverarbeitungsvorrichtung vorangehend eingeschaltet wurde. Falls in diesem Fall die FLCD-Anzeigeeinrichtung in diesem Augenblick eingeschaltet wird, wird nur das übertragene teilweise Bild angezeigt, d. h. ein Gesamtbild kann nicht angezeigt werden.
Das heißt, daß normale Bilder nicht angezeigt werden können, falls die Informationsverarbeitungsvorrichtung einseitig Bilddaten an die FLCD-Anzeigeeinrichtung überträgt. Demgemäß müssen einige Kommunikationen bidirektional durchgeführt werden.
Andererseits ist die Übertragung um so besser, je schneller die Übertragung von Anzeigebilddaten an die FLCD-Anzeigeeinrichtung erfolgt. Unglücklicherweise verschlechtern bidirektionale Kommunikationen über einen Bus unvermeidbar die Übertragungsrate von Anzeigebilddaten.
Darüber hinaus zeigt eine Bildanzeigeeinrichtung Bildinformationen (einschließlich Zeichenbildinformationen), die von einer Bildzufuhreinrichtung wie beispielsweise einen Host-Computer zugeführt wurden. Eine solche Bildanzeigeeinrichtung ist üblicherweise so ausgestaltet, daß eine Bildeinstellung, beispielsweise eine Kontrasteinstellung und eine Helligkeitseinstellung, in Echtzeit in Übereinstimmung mit den Anzeigeinhalten oder der äußeren Umgebung, wie beispielsweise einem Beleuchtungszustand, durch Betätigung eines Schiebeschalters oder eines Wählschalters durchgeführt werden kann.
Es sind zwei Verfahren als Verfahren zum Durchführen dieser Bildeinstellung verfügbar. In dem ersten Verfahren wird eine Eingabeeinrichtung, wie beispielsweise ein Schiebeschalter oder ein Wählschalter, zum Eingeben eines Bildeinstellungs- Anweisungssignals in einer Bildanzeigeeinrichtung bereitgestellt wird. Auf der Grundlage dieses zugeführten Bildeinstellungs-Anweisungssignals von dieser Eingabeeinrichtung ändert die Anzeigeeinrichtung einen Bildanzeigeparameter. In dem zweiten Verfahren ist diese Eingabeeinrichtung zum Zuführen des Bildeinstellungs-Anweisungssignals in einer Bildzufuhreinrichtung wie beispielsweise einem Host-Computer bereitgestellt. Auf der Grundlage des zugeführten Bildeinstellungs-Anweisungssignals von der Eingabeeinrichtung ändert die Bildzufuhreinrichtung eines Bildverarbeitungsparameters zum Erzeugen einer großen Informationsmenge, die der Bildanzeigeeinrichtung zuzuführen ist. Unglücklicherweise ist es bei dem ersten Verfahren unmöglich, eine feine Bildverarbeitung (Bildeinstellung) durchzuführen, weil allein die Bildanzeigeeinrichtung die Bildanzeigeparameter ändert. Bei dem zweiten Verfahren kann andererseits eine feine Bildverarbeitung durch die Bildzufuhreinrichtung durchgeführt werden. Falls jedoch die Bildzufuhreinrichtung und die Bildanzeigeeinrichtung zueinander beabstandet installiert sind, ist es für einen Benutzer schwierig, ein Bildeinstellungs-Anweisungssignal einzugeben, während er den Anzeigebildschirm beobachtet. Dies macht eine sanfte Bildeinstellung unmöglich.
Die Druckschrift EP-A-0456923 offenbart ein Anzeigesystem, in welchem Identifikationscodes von einer Anzeigeeinrichtung zu einem Anzeigeadapter übertragen werden. Die Identifikationscodes beinhalten codierte Zeitparameter, die es der Anzeige ermögliche, geeignete Video- und Synchronisationssignale zu erzeugen und so die Anzeigeeinrichtung in die Lage versetzen, eine visuelle Ausgabe zu erzeugen. Der Zweck der Identifikationscodes besteht jedoch darin, das Anzeigesystem mit einer Spezifikation der an dem Anzeigeadapter angeschlossenen Anzeigeeinrichtung zu versorgen und es so zu ermöglichen, mit demselben Anzeigeadapter verschiedene Anzeigeeinrichtungen zu verwenden.
Die Erfindung erfolgte unter Berücksichtigung der vorstehenden Probleme, und ihr liegt die Aufgabe zugrunde, es einem Bediener zu ermöglichen, sanft eine feine Bildeinstellung durchzuführen, während der Bediener den Anzeigeschirm beobachtet.
Um die vorstehende Aufgabe zu lösen, stellt die Erfindung ein Anzeigesystem und ein das Anzeigesystem umfassende Informationsverarbeitungsvorrichtung sowie ein Anzeigeverfahren für dieses Anzeigesystem in Übereinstimmung mit den in den unabhängigen Patentansprüchen beanspruchten bereit.
Weitere Merkmale und Vorteile der Erfindung sind der nachfolgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen entnehmbar, in welchen gleiche Bezugszeichen in allen Figuren dieselben oder ähnliche Teile bezeichnen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm, das eine vereinfachte Anordnung eines ein Anzeigesystem gemäß einem Ausführungsbeispiel der Erfindung verwendendes Informationsverarbeitungssystem zeigt;
Fig. 2 ist ein Blockdiagramm, das die Anordnung einer Verarbeitungseinrichtung (FLCD-I/F) in einem ersten Ausführungsbeispiel der Erfindung zeigt;
Fig. 3A bis 3C sind Ansichten zum Erklären einer Fehlerverteilungsverarbeitung;
Fig. 4 ist eine Ansicht, die die Sequenz einer Kommunikationsprozedur für sich ändernde Fehlerverteilungstabellen zeigt;
Fig. 5A bis 5H sind Ansichten, die ein Beispiel der Inhalte der Fehlerverteilungstabellen zeigen;
Fig. 6 ist ein Blockdiagramm, das die Anordnung einer Verarbeitungseinrichtung (FLCD-I/F) in einem zweiten Ausführungsbeispiel der Erfindung zeigt;
Fig. 7A und 7B sind Ansichten zum Erklären einer Degamma- Verarbeitung;
Fig. 8 ist eine Ansicht, die Sequenz einer Kommunikationsprozedur zum Ändern von Degamma-Tabellen zeigt;
Fig. 9A und 9B sind Ansichten, die ein Beispiel der Inhalte der Degamma-Tabelle zeigen;
Fig. 10A und 10B sind Ansichten, die ein weiteres Beispiel der Inhalte der Degamma-Tabelle zeigen;
Fig. 11A und 11B sind Ansichten, die ein nochmals weiteres Beispiel der Inhalte der Degamma-Tabelle zeigen;
Fig. 12 ist ein Blockdiagramm, das die Anordnung einer Verarbeitungseinrichtung (FLCD-I/F) in einem dritten Ausführungsbeispiel der Erfindung zeigt;
Fig. 13 ist eine Ansicht, die den Ablauf von Daten zeigt, die Bezug zur Bildanzeige in dem Ausführungsbeispiel haben;
Fig. 14 ist ein Blockdiagramm einer FLCD in dem vierten Ausführungsbeispiel;
Fig. 15 ist eine Ansicht, die in einem vierten Ausführungsbeispiel die Übergänge von Flags zeigt, während eine CPU in einer FLCD-Schnittstelle in Betrieb ist;
Fig. 16 ist ein Ablaufdiagramm, das die Hauptverarbeitungsroutine der CPU in der FLCD-Schnittstelle in dem vierten Ausführungsbeispiel zeigt;
Fig. 17 ist ein Ablaufdiagramm, das eine Unterbrechungsroutine zeigt, die bei Empfang eines Datenübertragungsanforderungssignals von einer Rahmenspeichersteuereinrichtung zeigt;
Fig. 18 ist ein Ablaufdiagramm, das die Verarbeitung zeigt, die bei Empfang einer Quantisierungs-Abschlußinformation von der Rahmenspeichersteuereinrichtung zeigt;
Fig. 19 ist ein Ablaufdiagramm, das die Verarbeitung zeigt, die bei Empfang einer Übertragungs-Abschlußinformation von der Rahmenspeichersteuereinrichtung zeigt;
Fig. 19 ist ein Ablaufdiagramm, das die Verarbeitung zeigt, die bei Empfang der Übertragungsabschlußinformation von der Rahmenspeichersteuereinrichtung für die FLCD gestartet wird;
Fig. 20 ist ein Ansicht, die die Liste von Befehlen zeigt, die von der FLCD-Schnittstelle der FLCD in dem vierten Ausführungsbeispiel zugeführt wird;
Fig. 21 ist eine Ansicht, die ein Beispiel einer Kommunikationssequenz zwischen der FLCD-Schnittstelle und der FLCD in dem vierten Ausführungsbeispiel zeigt;
Fig. 22 ist eine Ansicht, die ein weiteres Beispiel der Kommunikationssequenz zwischen der FLCD-Schnittstelle und der FLCD in dem vierten Ausführungsbeispiel zeigt;
Fig. 23 ist eine Ansicht, die ein nochmals weiteres Beispiel der Kommunikationssequenz zwischen der FLCD-Schnittstelle und der FLCD in dem vierten Ausführungsbeispiel zeigt;
Fig. 24 ist ein Ablaufdiagramm, das einen Teil der Betriebsverarbeitungsinhalte der FLCD in dem vierten Ausführungsbeispiel zeigt; und
Fig. 25 ist ein Ablaufdiagramm, das einen anderen Teil der Betriebsablaufverarbeitungsinhalte der FLCD in dem vierten Ausführungsbeispiel zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nachstehend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.

[Erstes Ausführungsbeispiel]

Fig. 1 ist ein Blockdiagramm, das eine vereinfachte Anordnung eines ein Anzeigesteuersystem gemäß dem ersten Ausführungsbeispiel der Erfindung verwendendes Informationsverarbeitungssystem zeigt.
In Fig. 1 bezeichnet das Bezugszeichen 101 eine Host-CPU zum Steuern eines gesamten Informationsverarbeitungssystems (beispielsweise eines Personalcomputers) und eine FPU zum Durchführen einer numerischen Berechnung, die für eine vorbestimmte Steuerung und Datenverarbeitung notwendig ist. Ein ROM 102 speichert ein Programm (Boot-Programm) zum Aktivieren dieses Informationsverarbeitungssystems und Steuerprogrammcodes zum Steuern eines Teils von Hardware. Eine DMA-Steuereinrichtung 103 (die nachstehend auch als DMAC bezeichnet wird) führt eine schnelle Datenübertragung zwischen Speichern und zwischen einem Hauptspeicher 111 sowie verschiedenen das Informationsverarbeitungssystem bildenden Einrichtungen unabhängig von der Host-CPU 101 durch.
Eine Unterbrechungssteuereinrichtung 104 steuert Unterbrechungsanforderungen von verschiedenen, das Informationsverarbeitungssystem bildenden Einrichtungen. Eine Echtzeituhr 105 beinhaltet einen Quarzoszillator und zählt präzise Takte von dem Oszillator. Ein Bezugszeichen 106 bezeichnet ein Festplattenlaufwerk als einen externen Speicher und dessen Schnittstelle; 107 bezeichnet ein Diskettenlaufwerk als einen externen Speicher und dessen Schnittstelle; und 108 bezeichnet einen Systembus, der aus einem Datenbus, einem Steuerbus, und einem Adreßbus besteht.
Eine FLC-Anzeige 109 (die nachstehend auch als eine FLCD bezeichnet wird) weist einen Anzeigeschirm auf, welcher ein ferroelektrisches Flüssigkristall als ihr Anzeigebetriebsmedium verwendet. Die FLCD 109 wird durch eine FLCD-I/F bzw. FLCD-Schnittstelle 110 gesteuert. Obwohl Einzelheiten der FLCD-I/F 110 später beschrieben werden, beinhaltet die FLCD- T/F 110 ein Anzeige-VRAM und Verarbeitungsschaltungen zum Veranlassen der FLCD 109, in dem VRAM-gespeicherte Bilder anzuzeigen. Der Hauptspeicher 111 speichert die Steuerprogrammcodes des Informationsverarbeitungssystems sowie verschiedene Daten. Das Bezugszeichen 112 bezeichnet eine Tastatur zum Eingeben von Zeicheninformationen und Steuerinformationen sowie einer Steuereinrichtung zum Steuern der Tastatureingabe; 113 bezeichnet eine serielle Schnittstelle zwischen dem Informationsverarbeitungssystem und einem Kommunikationsmodem 114, einer Maus 115, und einem Bildscanner 116; 117 bezeichnet eine parallele Schnittstelle zwischen einem Drucker 118 und dem Informationsverarbeitungssystem; und 119 bezeichnet eine LAN-Schnittstelle zwischen einem LAN 120, wie beispielsweise Ethernet (einem LAN mit einer Busstruktur, die gemeinsam von Xerox, DEC und Intel., U.S.A., entwickelt wurde) und dem Informationsverarbeitungssystem. In dem Informationsverarbeitungssystem, das durch Verbinden der verschiedenen vorstehend beschriebenen Einrichtungen hergestellt wurde, führt ein Benutzer Operationen aus, während er verschiedene auf dem Anzeigeschirm der FLCD 109 angezeigte Informationen beobachtet. Das heißt, das Zeicheninformation und Bildinformationen, die von dem LAN 120, dem Kommunikationsmodem 113, der Maus 115, dem Bildscanner 116, dem Festplattenlaufwerk 106, dem Diskettenlaufwerk 107, und der Tastatur zugeführt wurden, sowie Betriebsinformationen, die zu einem in dem Hauptspeicher 111 gespeicherten Systembetriebsablauf eines Benutzers gehören, auf dem Anzeigeschirm der FLCD 109 angezeigt werden.
Der Benutzer editiert Informationen oder gibt Anweisungen in das System ein, während er die Anzeigeinhalte beobachtet.
Fig. 2 ist ein Blockdiagramm, das die Anordnung der FLCD-I/F 110 in dem ersten Ausführungsbeispiel zeigt. Bezugnehmend auf Fig. 2 überträgt die Host-CPU 101 (Fig. 1) über den Systembus 108 und ein SVGA 201 an einen VRAM 202. Die Anzeigedaten sind 24 Bit-Daten, welche jede von Farben Rot (R), Grün (G) und Blau (B) in 256 Gradationsniveaus ausdrücken. Das SVGA 201 liest Anzeigedaten aus dem VRAM 202 aus, welche durch eine von einem Zeilenadreßgenerator 205 übertragene Anforderungszeile spezifiziert werden, um Übereinstimmung mit einem Zeilendatenübertragungs-Freigabesignal, das auf ähnliche Art und Weise von dem Zeilenadreßgenerator 205 übertragen wird. Das SVGA 201 überträgt die ausgelesenen Daten an einen Binarisierungs-Halbtonprozessor 206.
Ein Neuschreibdetektor/Flaggenerator 203 überwacht eine durch das SVGA 201 erzeugte VRAM-Adresse und holt eine VRAM- Adresse, wenn die Anzeigedaten des VRAM 202 neu geschrieben (geschrieben) werden, d. h. eine VRAM-Adresse dann, wenn ein Schreibfreigabesignal und ein Chipauswahlsignal CS "1" werden. Der Neuschreibdetektor/Flaggenerator 203 wandelt diese VRAM-Adresse in eine Zeilenadresse um und setzt ein internes teilweises Neuschreibzeilen-Flagregister in Übereinstimmung mit dieser Zeilenadresse.
Eine CPU 204 liest die Inhalte des teilweisen Neuschreibzeilen-Flag-Registers des Neuschreibdetektor/Flaggenerators 203 aus und sendet eine Zeilenadresse, an welcher dieses Flag in dem SVGA 201 über den Zeilenadreßgenerator 205 gesetzt wird. Falls ein teilweiser Neuschreibzugriff auf eine Vielzahl von Zeilen durchzuführen ist, sendet die CPU 204 die erste Zeilenadresse, die zu dem teilweisen Neuschreiben gehört, und die Anzahl von nachfolgenden Zeilen an das SVGA 201. Gleichzeitig sendet der Zeilenadreßgenerator 205 in Übereinstimmung mit den Adreßdaten des Zeilendatenübertragungs-Freigabesignals an das SVGA 201, und veranlaßt das SVGA 201, Anzeigedaten an der Adresse zu dem Binarisierungs-Halbtonprozessor 206 zu übertragen.
Der Binarisierungs-Halbtonprozessor 206 wandelt die 256 Gradationsniveau-Multiwert-Anzeigedaten, welche jede von R, G und B durch acht Bits ausdrücken, in binäre Pixeldaten um, die dem Anzeigeschirm der FLCD 109 entsprechen. In diesem Ausführungsbeispiel besteht jedes Pixel des Anzeigeschirms der FLCD 109 aus drei Punkten von R, G und B. Darüber hinaus verwendet dieses Ausführungsbeispiel ein Fehlerverteilungsverfahren (ED-Verfahren) als Binarisierungsverfahren.
Das Fehlerverteilungsverfahren wird nachstehend unter Bezugnahme auf die Fig. 3A bis 3C beschrieben. Wie in Fig. 3A dargestellt, werden in dem Fehlerverteilungsverfahren Eingangsdaten (0 bis 255) mit einem Schwellenwert "127" verglichen. Falls die Daten kleiner sind als der Schwellenwert, wird "0" ausgegeben; falls die Daten größer sind als der Schwellenwert, wird "1" ausgegeben. Ein Halbton wird ausgedrückt durch Verteilen des zwischen dem Eingangswert und dem Ausgangswert erzeugten Fehlers in nicht-binäre Pixel, die durch die Pfeile in Fig. 3B angegeben sind, unter Verwendung einer in Fig. 3C gezeigten Gewichtung. In diesem Ausführungsbeispiel legt die CPU 204 eine Fehlerverteilungstabelle T1 fest, welche die Teilungsgewichte wie in Fig. 3C dargestellt, angibt. Das heißt, daß die Fehlerverteilungstabelle T1 dynamisch änderbar ist.
Der Binarisierungs-Halbtonprozessor 206 sendet die erzeugten Pixeldaten synchron mit einem Datenfreigabesignal an eine Rahmenspeichersteuereinrichtung 207. In Übereinstimmung mit dem Datenfreigabesignal speichert die Rahmenspeichersteuereinrichtung 207 die zugeführte Pixeldaten an einer Eingangszeilenposition in einem Rahmenspeicher 208, welcher durch die CPU 204 vorgegeben wird. Darüber hinaus liest in Übereinstimmung mit einem Datenanforderungssignal von der FLCD 109 die Rahmenspeichersteuereinrichtung 207 Pixeldaten aus einer Ausgangszeilenposition in dem Rahmenspeicher 208, welcher durch die CPU 204 vorgegeben ist, aus und sendet die ausgelesenen Daten an den FLCD 109. In diesem Fall multiplext die Rahmenspeichersteuereinrichtung 207 die durch die CPU 204 vorgegebene Ausgangszeilenadresse und die Pixeldaten und sendet die resultierenden adressierten Pixeldaten an die FLCD 109.
Die FLCD 109 zeigt die von der FLCD-I/F 110 empfangenen Pixeldaten an einer Zeilenposition in dem durch die Zeilenadresse vorgegebenen Anzeigefeld an. Wenn der Empfang von Pixeldaten einer Zeile abgeschlossen ist und der Empfang von Pixeldaten für die nächste Zeile freigegeben wird, sendet die FLCD 109 das Datenanforderungssignal an die Rahmenspeichersteuereinrichtung 207. Die FLCD 109 ist mit einem Schiebeschalter SW ausgerüstet. Es ist durch Betätigung dieses Schiebeschalters SW möglich, die in der Fehlerverteilungsverarbeitung durch den Binarisierungs-Halbtonprozessor 206 verwendete Fehlerverteilungstabelle T1 zu ändern, so daß mit dieser Änderung geeignete Anzeigebilder in Übereinstimmung mit den Anzeigeinhalten oder der externen Umgebung erhalten werden können. In diesem Fall wird die Betätigungsinformation des Schiebeschalters SW, d. h. das Bildeinstellungs-Anweisungssignal, über eine serielle Kommunikationsleitung 210 der CPU 204 zugeführt.
Nachstehend wird der Betriebsablauf dann, wenn der Schiebeschalter SW betätigt wird, unter Bezugnahme auf Fig. 4 beschrieben.
Wenn der Schiebeschalter SW betätigt wird, werden Kommunikationen wie beispielsweise die in Fig. 4 gezeigten zwischen der FLCD 109 und der FLCD-I/F 110 durchgeführt. Alle diese Kommunikationen erfolgen über die serielle Kommunikationsleitung 210. Zunächst erfaßt eine CPU 109a zum Steuern der FLCD 109 die Änderung in dem Schiebeschalter SW zum Ändern der Fehlerverteilungstabellen und liest den Wert des Schiebeschalters SW aus (S401). Die CPU 109a überträgt an die FLCD- I/F 110 ein Aufmerksamkeitssignal, welches anzeigt, daß eine Änderungsanforderung für die Fehlerverteilungstabelle T1 zugeführt wurde (S402).
Bei Empfang dieses Aufmerksamkeitssignals (S403) überträgt die CPU 204 der FLCD-I/F 110 an die FLCD 109 einen Befehl zum Anfordern detaillierter Informationen des Aufmerksamkeitssignals, d. h. des Befehls zum Anfordern der durch die Betätigung des Schiebeschalters SW (S404) vorgegebenen Fehlerverteilungstabelle T1. Wenn dieser Anforderungsbefehl empfangen wird (S405) überträgt die CPU 109a der FLCD 109 die detaillierten Informationen (die Nummer der Fehlerverteilungstabelle T1) des Aufmerksamkeitssignals an die FLCD-I/F 110.
Die CPU 204 der FLCD-I/F 110 empfängt diese detaillierten Aufmerksamkeitsinformationen (S407) und überträgt an die FLCD 109 einen klaren Aufmerksamkeitsbefehl, welcher anzeigt, daß die detaillierte Aufmerksamkeitsinformation normal empfangen wurde (S408). Bei Empfang dieses klaren Aufmerksamkeitsbefehls (S409) löscht die CPU 109a der FLCD 109 den Aufmerksamkeitszustand (S410) durch Ermitteln, daß die detaillierten Informationen des Aufmerksamkeitssignals korrekt an die FLCD- I/F 110 übertragen worden sind.
Die CPU 204 der FLCD-I/F 110, welche aufgefordert wird, die Fehlerverteilungstabelle T1 zu ändern, liest die der angeforderten Tabellennummer zugeordnete Fehlerverteilungstabelle T1 aus und legt die ausgelesene Tabelle in dem Dynamisierungs- Halbtonprozessor 206 fest (S411).
In diesem Ausführungsbeispiel sind acht in den Fig. 5A bis 5H gezeigten Fehlerverteilungstabellen T1 wählbar. Die Fehlerverteilungstabelle T1 in Fig. 5A hat die größten Fehlerverteilungskoeffizienten (Gewichte) und kann eine naturgetreue Halbtonanzeige durchführen. Daher ist diese Fehlerverteilungstabelle dazu geeignet, Halbtonbilder, wie beispielsweise natürliche Bilder und Gradatationsmuster anzuzeigen. Die Fehlerverteilungstabelle T1 in Fig. 5H andererseits hat die kleinsten Fehlerverteilungskoeffizienten (Gewichte) und führt eine Anzeige nahe einer binären Anzeige durch. Demgemäß ist diese Fehlerverteilungstabelle dazu geeignet, binäre Bilder wie beispielsweise ein Zeichenbild anzuzeigen. Die Fehlerverteilungstabellen T1 der Fig. 5G bis 5G liegen zwischen den in Fig. 5A und 5H gezeigten Tabellen. Anzeigen, die durch diese Tabellen erfolgen, kommen näher an eine Anzeige in der Reihenfolge der Fig. 5B → Fig. 5C → Fig. 5D → ... → Fig. 5G.
Demzufolge ist es durch Betätigung des Schiebeschalters SW möglich, die Fehlerverteilungstabellen T1 zu ändern und eine geeignete Anzeige entsprechend den Anzeigeinhalten in Echtzeit zu erhalten. Der Schiebeschalter SW ist an der FLCD 109 angebracht, und die FLCD-I/F 110 ändert die Fehlerverteilungstabellen T1, d. h., ändert die Bilderzeugungsparameter.
Dies erlaubt einem Benutzer, sanft eine feine Bildeinstellung in Echtzeit vorzunehmen, während der Benutzer eine Änderung auf dem Anzeigeschirm beobachtet.

[Zweites Ausführungsbeispiel]

In dem zweiten Ausführungsbeispiel werden anstelle des Änderns der Fehlerverteilungstabellen T1 in dem ersten Ausführungsbeispiel Degamma-Tabellen T2 für eine Degamma-Verarbeitung geändert. Eine FLCD-I/F 110 in diesem zweiten Ausführungsbeispiel ist wie in Fig. 6 dargestellt, ausgestaltet.
Die Konfiguration der FLCD-I/F 110 in dem zweiten Ausführungsbeispiel (Fig. 6) ist nahezu identisch zu der Konfiguration der FLCD-I/F 110 in dem ersten Ausführungsbeispiel (Fig. 2), so daß nur der Unterschied zwischen denselben nachstehend beschrieben wird. Es wird angemerkt, daß in Fig. 6 dieselben Bezugszeichen wie in Fig. 2 dieselben Komponenten bezeichnen.
Das heißt, daß in der FLCD-I/F 110 des zweiten Ausführungsbeispiels ein Degamma-Prozessor 601 zusätzlich in der vorangehenden Stufe eines Binarisierungs-Halbtonprozessors 206 bereitgestellt ist. Darüber hinaus speichert ein ROM 220 acht verschiedene Degamma-Tabellen T2 anstelle der acht verschiedenen Fehlerverteilungstabellen T1 in dem ersten Ausführungsbeispiel.
Der Degamma-Prozessor 601 führt eine Degamma-Verarbeitung durch, durch welche 256 Gradatationsniveau-Multiwertanzeigedaten, in welchen jede von Farben R, G und B durch acht Bits ausgedrückt wird, in andere 256 Gradatationsniveau- Multiwertanzeigedaten in Übereinstimmung mit umgewandelten Werten der Degamma-Tabelle 2 umgewandelt werden. Diese Degamma-Verarbeitung wird für Anzeigedaten durchgeführt, welche bereits durch Korrigieren der Daten in Übereinstimmung mit den Eigenschaften einer Anzeigeeinrichtung bereits Degammaverarbeitet worden sind.
Wie in Fig. 7A dargestellt ist, zeichnet die Degamma-Tabelle T2 Eingangswerte und Ausgangswerte (umgewandelte Werte) der 256 Gradatationsniveau-Multiwertanzeigedaten auf, in welchen jede Farbe R, G und B durch acht Bits ausgedrückt wird. Die Degamma-Tabelle T2 in Fig. 7A zeigt die Beziehung zwischen dem Ausgangswert und dem Eingangswert, der durch einen Umwandlungsausdruck
Ausgangswert (umgewandelter Wert) = 255 · (Eingangswert/255)0,45
berechnet wird, wenn ein Degamma-Koeffizient die Potenz 0,45 ist. Fig. 7B zeigt ein Diagramm, das diese Beziehung zwischen den Ausgangs- und Eingangswerten angibt.
In diesem Ausführungsbeispiel wird die Degamma-Tabelle T2 wie in Fig. 7A gezeigt, durch die CPU 204 festgelegt, und ist die Degamma-Tabelle T2 dynamisch änderbar.
Der Degamma-Prozessor 601 sendet die unter Verwendung der Degamma-Tabelle T2 umgewandelten Anzeigedaten synchron mit einem Datenfreigabesignal an den Binarisierungs-Halbtonprozessor 206. Diese Verarbeitungsaktivitäten durch den Binarisierungs-Halbtonprozessor 206, eine Rahmenspeichersteuereinrichtung 207, und eine FLCD 109, die für diese Anzeige durchgeführt werden, sind zu denen in dem ersten Ausführungsbeispiel analog.
In dem zweiten Ausführungsbeispiel wird ein an der FLCD 109 angebrachter Schiebeschalter SW dazu verwendet, die in dem Degamma-Prozessor 601 festzulegende Degamma-Tabellen T2 zu ändern. Alle Kommunikationen, die zwischen der FLCD 109 und der FLCD-I/F 110 durchgeführt werden, um diese Änderung zu erzielen, erfolgen über die serielle Kommunikationsleitung 210, wie in dem ersten Ausführungsbeispiel.
In dem zweiten Ausführungsbeispiel werden dann, wenn der Schiebeschalter SW betätigt wird, Kommunikationen zwischen der FLCD 109 und der FLCD-I/F 110 in Übereinstimmung mit einer wie in Fig. 8 dargestellten Prozedur durchgeführt, wodurch die in dem Degamma-Prozessor 601 festzulegenden Degamma-Tabellen T2 geändert werden. Es wird angemerkt, daß die Prozedur des Kommunikationsbetriebsablaufs in dem ersten Ausführungsbeispiel (Fig. 4) und die Prozedur des Kommunikationsbetriebsablaufs in dem zweiten Beispiel (Fig. 8) exakt dieselben sind, mit der Ausnahme, daß zu ändernde Objekte in dem zweiten Ausführungsbeispiel die Degamma-Tabellen T2 sind. Daher wird eine detaillierte Beschreibung der Prozedur in dem zweiten Ausführungsbeispiel weggelassen.
In diesem Ausführungsbeispiel speichert der ROM 220 die acht Degamma-Tabellen T2 auf der Grundlage von acht Degamma-Koeffizienten (0,36, 0,45, ..., 0,8,1). Eine dieser Degamma- Tabellen T2 werden in Übereinstimmung mit der Betätigung des Schiebeschalters SW ausgewählt und in dem Degamma-Prozessor 601 festgelegt.
Die Eingangswerte und die Ausgangswerte der Degamma-Tabellen T2 basierend auf Degamma-Koeffizienten "0,36", "0,8", und "1" sind wie jeweils in den Fig. 9A, 10A und 11A gezeigt, und die jeweiligen entsprechenden Diagramme sind in den Fig. 9B, 10B und 11B dargestellt. Es wird angemerkt, daß die Degamma-Tabelle T2 mit einem Degamma-Koeffizienten "0,45" in den vorangehend beschriebenen Fig. 7A und 7B dargestellt sind.
Die Degamma-Tabelle T2 in Fig. 9A hat den kleinsten Degamma- Koeffizienten, so daß der Umwandlungsgrad wie in Fig. 9B gezeigt, groß ist. Daher ist diese Degamma-Tabelle dazu geeignet, Bilder darzustellen, die mit großem Gamma-Koeffizienten verarbeitet sind. Andererseits hat die Degamma-Tabelle T2 in Fig. 10A einen Degamma-Koeffizienten nahe bei "1", so daß der Umwandlungsgrad wie in Fig. 10B gezeigt, klein ist. Demgemäß ist diese Degamma-Tabelle dazu geeignet, Bilder anzuzeigen, die mit kleinen Gamma-Koeffizienten Gamma-verarbeitet worden sind. Darüber hinaus hat die Degamma-Tabelle T2 in Fig. 11A einen Degamma-Koeffizienten "1", so daß als Konsequenz im wesentlichen wie in Fig. 11B gezeigt, keine Umwandlung durchgeführt wird. Diese Degamma-Tabelle ist dazu geeignet, Bilder anzuzeigen, die nicht Gamma-verarbeitet sind. Das heißt, es können geeignete Bilder durch Auswählen der Degamma-Tabellen T2 mit kleineren Degamma-Koeffizienten für Bilder, die mit größeren Gamma-Koeffizienten Gamma-verarbeitet worden sind, angezeigt werden.
Wie vorstehend beschrieben wurde, ist es durch Betätigen des Schiebeschalters SW in Übereinstimmung mit dem Gamma-verarbeiteten Zustand der Anzeigeinhalte möglich, die Degamma-Tabellen T2 zu ändern und ein geeignetes Anzeigebild in Echtzeit zu erhalten. Der Schiebeschalter SW ist an der FLCD 109 angebracht, und die FLCD-I/F 110 ändert die Degamma-Tabellen T2, d. h. ändert die Bilderzeugungsparameter. Dies ermöglicht einem Benutzer, eine feine Bildeinstellung in Echtzeit sanft durchzuführen, während der Benutzer eine Änderung auf dem Anzeigebildschirm beobachtet.

[Drittes Ausführungsbeispiel]

Das dritte Ausführungsbeispiel führt sowohl die Verarbeitung zum Ändern der Fehlerverteilungstabellen T1 in dem ersten Ausführungsbeispiel als auch die Verarbeitung zum Ändern der Degamma-Tabellen T2 in dem zweiten Ausführungsbeispiel durch. Eine FLCD-I/F 110 in diesem dritten Ausführungsbeispiel ist wie in Fig. 12 dargestellt, ausgestaltet.
Die Konfiguration der FLCD-I/F 110 in dem dritten Ausführungsbeispiel (Fig. 12) ist nahezu identisch mit der Konfiguration der FLCD-I/F 110 in dem zweiten Ausführungsbeispiel (Fig. 6), so daß dieselben Bezugszeichen wie in Fig. 6 dieselben Komponenten in Fig. 12 bezeichnen.
Eine FLCD 109 ist mit zwei Schiebeschaltern SW1 und SW2 ausgerüstet. Der Schiebeschalter SW1 wird dazu verwendet, die Fehlerverteilungstabellen T1 zu ändern, und der Schiebeschalter SW2 wird dazu verwendet, die Degamma-Tabellen T2 zu ändern.
Eine CPU 109a der FLCD 109 überträgt ein Aufmerksamkeitssignal entsprechend einem betätigten der Schiebeschalter SW1 und SW2 an die FLCD-I/F 110. Eine CPU 204 der FLCD-I/F 110 ermittelt die Art des empfangenen Aufmerksamkeitssignals und führt einen Betriebsablauf entsprechend der Art des Aufmerksamkeitssignals durch. Das heißt, daß dann, wenn der Schiebeschalter SW1 zum Ändern der Fehlerverteilungstabellen T1 betätigt wird, die CPU 204 denselben Betriebsablauf wie in dem in Fig. 4 gezeigten ersten Ausführungsbeispiel durchführt. Wenn der Schiebeschalter SW2 zum Ändern der Degamma-Tabellen T2 betätigt wird, führt die CPU 204 denselben Betriebsablauf wie in dem in Fig. 8 gezeigten zweiten Ausführungsbeispiel durch. Dies ermöglicht einem Benutzer, sanft eine feine Bildeinstellung in Echtzeit durchzuführen, während der Benutzer eine Änderung auf dem Anzeigeschirm beobachtet.
Die Erfindung ist nicht auf die vorstehenden Ausführungsbeispiele beschränkt, und es ist möglich, eine Änderung eines anderen Bildverarbeitungs-(Erzeugungs-)Parameters hinzuzufügen. Das heißt, die Verarbeitung zum Ändern eines anderen Bildverarbeitungs-(Erzeugungs-)Parameters kann leicht durch Durchführen von Kommunikationen zwischen der Anzeigeeinrichtung (FLCD 109) und der Bildzufuhreinrichtung (FLCD-I/F 110) durch serielle Kommunikationen hinzugefügt werden.
Darüber hinaus können Kommunikationen zwischen der Anzeigeeinrichtung und der Bildzufuhreinrichtung durch parallele Kommunikationen unter Verwendung einer Vielzahl von Signalleitungen erzielt werden. Ferner kann im Gegensatz zu dem Schiebeschalter ein Wählschalter oder dergleichen ebenfalls als die Eingabeeinrichtung zum Zuführen des Bildeinstellungs- Anweisungssignals verwendet werden.
Wie vorstehend im einzelnen beschrieben wurde, kann in Übereinstimmung mit den ersten bis dritten Ausführungsbeispielen der Erfindung ein Benutzer sanft eine feine Bildeinstellung durchführen, während er einen Anzeigeschirm in einem Anzeigesteuersystem, welches eine Bildzufuhreinrichtung zum Zuführen von Bildinformationen während des Durchführens einer Bildverarbeitung und eine Bildanzeigeeinrichtung zum Anzeigen der von der Bildzufuhreinrichtung zugeführten Bildinformation beobachten.

[Viertes Ausführungsbeispiel]

Nachstehend wird ein Gesamtbetriebsablauf der Vorrichtung der Erfindung beschrieben. Es wird angemerkt, daß dieses vierte Ausführungsbeispiel Gebrauch von der FLCD-I/F 110 des vorstehend beschriebenen zweiten Ausführungsbeispiels macht.
Das heißt, daß eine FLCD-I/F 110 in dem vierten Ausführungsbeispiel dieselbe Konfiguration wie die in Fig. 6 gezeigte hat.
Diese FLCD-I/F 110 kann entweder an dem System befestigt sein, oder als eine Karte (oder einer Platine) an einem als ein Erweiterungseinschub einer durch eine Arbeitsstation oder einem Personalcomputer repräsentierte Informationsverarbeitungsvorrichtung verbunden sein. Das heißt, eine FLCD 109 und deren Schnittstelle 110 dieses Ausführungsbeispiels können sich in jeder beliebigen Form in dem System befinden, oder als eine separate externe Einheit mit dem System verbunden sein. Falls die FLCD 109 eine von der Informationsverarbeitungsvorrichtung getrennte externe Einheit ist, ist die FLCD 109 über ein Kabel mit der FLCD-I/F 110 verbunden.
In jedem Fall wird in diesem System ein Betriebssystem oder eine Anwendung aus einer Speichereinheit 106 oder 107 in einen Hauptspeicher 111 geladen und ausgeführt. Anzeigeinformationen während der Ausführung werden in einem internen VRAM der FLCD-I/F 110 gespeichert und auf der FLCD 109 angezeigt. Es wird angemerkt, daß jedes beliebige Betriebssystem oder jede beliebige Anwendung ausgeführt werden kann. Beispiele sind das von Microsoft, U.S.A., erhältliche MS-WINDOWS als ein Betriebssystem und Anwendungen, die auf diesem Betriebssystem arbeiten.
Darüber hinaus ist es dann, wie vorangehend erklärt wurde, wenn die FLCD-I/F 110 mit einem Personalcomputer oder dergleichen verbunden ist, notwendig, Bilder in den internen VRAM der FLCD-I/F 110 zu schreiben. Diese Verarbeitung wird durch Installieren eines in der Speichereinheit 106 gespeicherten dedizierten Einrichtungstreibers (eine Art von Software) für die FLCD durchgeführt.
Fig. 13 zeigt das Konzept des Ablaufs von Daten, die eine Bildanzeige in dem System dieses Ausführungsbeispiels betreffen.
Wenn eine Anwendung oder ein Betriebssystem Daten in den internen VRAM der FLCD-I/F 110 schreibt, werden diese Daten einer Binarisierungs-Halbtonverarbeitung (in diesem Ausführungsbeispiel einer ED-Verarbeitung) unterzogen und in einen Rahmenspeicher 208 (vier Bits pro Pixel = R, G, B, I) der FLCD 109 geschrieben, welche eine Kapazität eines Rahmens hat. Das heißt, daß in einer üblichen Anzeigeeinrichtung die Inhalte eines VRAMs direkt in die Anzeigeeinrichtung übertragen werden. In der FLCD-I/F 110 dieses Ausführungsbeispiels ist jedoch der Rahmenspeicher 208 zwischen dem VRAM und der FLCD 109 als einer Anzeige angeordnet.
Eine detaillierte Blockkonfiguration der FLCD-I/F 110 dieses vierten Ausführungsbeispiels ist wie in Fig. 6 dargestellt.
Eine CPU 204 ist in der FLCD-I/F 110 bereitgestellt und steuert die gesamte Schnittstelle. Diese CPU 204 arbeitet in Übereinstimmung mit in einem ROM 220 gespeicherten Programmen.
In einem VRAM 202, wird ein Byte (acht Bits) jeder Farbe R, G und B einem Pixel zugewiesen (insgesamt drei Bytes = 24 Bits gleich näherungsweise 16.000.000 Farben). Im allgemeinen wird dann, wenn acht Bits für jede der Farben R, G und B gegeben sind, ein auf diese Art und Weise reproduziertes Farbbild als ein Vollfarbbild bezeichnet. In diesem Ausführungsbeispiel hat das VRAM 202 eine Kapazität, die in der Lage ist, ein Bild einer Größe von 1280 · 1224 Punkten (1280 · 1224 · 3 &sim; 4 Megabytes) zu speichern.
Ein SVGA 201 ist ein Chip zum Steuern eines Zugriffs auf den VRAM 202. Der SVGA 201 kann auf der Grundlage einer Anweisung von einer CPU 101 des Informationsverarbeitungssystems Bilder in dem VRAM 202 zeichnen (schreiben) oder aus diesem auslesen. Der SVGA 201 verfügt darüber hinaus über eine Funktion zum Zeichnen von graphischen Mustern auf der Grundlage einer Anweisung von der CPU 101 und weist (noch zu beschreibende) andere Funktionen auf. Es wird angemerkt, daß ein LSI zum Zeichnen verschiedener Graphikmuster in den VRAM 202 weithin als ein Anzeigesteuerchip verwendet wird und ist dem Fachmann gut bekannt.
Wenn der SVGA-Chip 201 einen Schreibvorgang (Zeichenvorgang) in den VRAM 202 durchführt, triggert ein Schreibdetektor/Flaggenerator 203 ein Schreibfreigabesignal (welches in Wirklichkeit ein Chipselektsignal beinhaltet) und erfaßt die Schreibadresse, wodurch die aktualisierte Zeile erfaßt und gehalten wird.
Im einzelnen verwendet dieser Schreibdetektor/Flaggenerator 203 das Schreibfreigabesignal, wenn der SVGA-Chip 201 einen Schreibzugriff auf den VRAM 202 durchführt, und speichert die Ausgangsadresse in einem (nicht gezeigten) Register. Aus diesen zwischengespeicherten Daten berechnet der Schreibdetektor/Flaggenerator 203 die Zeile auf dem Anzeigeschirm, auf welcher der Schreibvorgang erfolgt (diese Berechnung kann durch eine Schaltung erzielt werden, welche eine Schreibadresse durch die Anzahl von Bytes einer Zeile teilt), und setzt "1" in ein der neugeschriebenen Zeile entsprechendes Bereichs-Flag. In diesem Ausführungsbeispiel beträgt die Anzahl von Zeilen des gesamten Bildschirms der FLCD 109 1024 (0te bis 1023te Zeilen), und sind Bereiche in Einheiten von 32 Zeilen bereitgestellt. Daher hat das Bereichs-Flag insgesamt 32 (= 1024/32) Bits. Das heißt, einzelne Bits dieser 32 Bit-Flags halten Informationen, die angeben, ob ein Schreibvorgang in Bereiche von 0ten bis 31ten Zeilen, 32ten bis 63en Zeilen, ..., 992te bis 1023te Zeilen durchgeführt wird.
Die Informationen, die angeben, ob ein Neuschreibvorgang erfolgt, werden in Einheiten einer bestimmten Anzahl von Zeilen gehalten, anstelle für jede Zeile, da bei dem Ändern eines Anzeigebilds ein Neuschreibvorgang üblicherweise über eine Vielzahl von Zeilen durchgeführt wird, d. h. ein Neuschreibvorgang kaum für einzelne Zeilen erfolgt. Es wird angemerkt, daß die Anzahl von Zeilen, die einem Bereich zugewiesen sind, nicht auf 32 beschränkt ist, so daß andere Anzahlen verwendbar sind. Jedoch wird die Anzahl von Bits des Bereichs-Flags erhöht, falls die Anzahl von Zeilen zu klein ist. Darüber hinaus wird demgemäß die Anzahl von Anweisungen für eine (noch zu beschreibende) teilweise Neuschreibverarbeitung dementsprechend erhöht, so daß dies die Möglichkeit eines Überhangs erhöht. Falls andererseits die Anzahl von zuzuweisenden Zeilen zu klein ist, kann eine redundante partielle Neuschreibverarbeitung zunehmen. Aus diesen Gründen ist in diesem Ausführungsbeispiel die Anzahl von einem Bereich zuzuweisenden Zeilen 32.
Obwohl eine Erklärung später gegeben wird, ist die maximale Anzahl von Punkten, die durch die FLCD 109 angezeigt werden können, 1280 · 1024. Um jedoch einige andere Anzahlen von Punkten (beispielsweise 1024 · 768, 600 · 480) ist eine Informationsmenge einer Zeile, die in Berechnungen von Neuschreibzeilen verwendet wird, programmierbar. Die Anzahl von Datenpunkte wird auf der Grundlage einer Anweisung von der CPU 101 der Informationsverarbeitungsvorrichtung (des Programms, das zu dieser Zeit in einem Steuertreiber der FLCD- I/F in diesem Ausführungsbeispiel arbeitet) geändert.
Wenn erfaßt wird, daß ein Neuschreibvorgang für Bereiche in Einheiten von 32 Zeilen, die in den VRAM 202 geschrieben sind, erfolgt, informiert der Neuschreibdetektor/Flaggenerator 203 die CPU 204 über die Inhalte des Bereich-Flags. Darüber hinaus löscht, wie später beschrieben werden wird, der Neuschreibdetektor/Flaggenerator 203 in Übereinstimmung mit einer Anforderung von der CPU 204 das Bereich-Flag auf Null.
Ein Zeilenadreßgenerator 205 empfängt die erste Adresse einer durch die CPU 204 vorgegebenen Zeile und die Anzahl von Versatzzeilen von dieser Zeile und gibt eine Adresse zur Datenübertragung und ein Steuersignal für die Übertragung an den SVGA-Chip 201 aus. Bei Empfangen der Adreßdaten und des Signals gibt der SVGA-Chip 201 Bildsignale (acht Bits für jede Farbe von R, G und B) mit der vorgegebenen Anzahl von Zeilen ausgehend von der entsprechenden Zeile an einen Degamma- Prozessor 601 aus.
Der Degamma-Prozessor 601 wird durch eine Nachschlagetabelle gebildet, und die Inhalte der Tabelle sind auf der Grundlage einer Anweisung von der CPU 204 frei änderbar. Dies wurde bereits in dem zweiten Ausführungsbeispiel beschrieben. Obwohl Einzelheiten der Funktion des Degamma-Prozessors 601 später beschrieben werden, ändert der Degamma-Prozessor 601 den Kontrast eines Anzeigebilds in Übereinstimmung mit den Inhalten, die durch einen Kontrasteinstellregler der FLCD 109 festgelegt sind.
Der Degamma-Prozessor 601 gibt die korrigierten Bilddaten an einen Binarisierungs-Halbtonprozessor 206 aus. Der Binarisierungs-Halbtonprozessor 206 quantisiert die Bilddaten (acht Bits pro Pixel für jede Farbe R, G und W), welche über den Degamma-Prozessor 601 von dem SVGA-Chip 201 zugeführt werden, in R, G, B und ein Luminanzsignal (ein Bit für jede Komponente, insgesamt vier Bits) auf der Grundlage eines Fehlerverteilungsverfahrens. Es wird angemerkt, daß die Technik des Binarisierens von acht Bits auf ein Bit für jede Farbe R, G und B und Erzeugen des binären Signals I, welches den Luminanzwert angibt, bereits durch den Anmelder dieser Anmeldung vorgeschlagen wurde (beispielsweise in der japanischen Patentanmeldung Nr. 4-126148). Es wird darüber hinaus angemerkt, daß der Binarisierungs-Halbtonprozessor 206 einen Pufferspeicher beinhaltet, der für die Fehlerverteilungsverarbeitung erforderlich ist, um die Verarbeitung auszuführen.
Der Binarisierungs-Halbtonprozessor 206 empfängt eine Fehlerverteilungstabelle (Parameter) als einen Parameter für die Binarisierung und die Positionen und Anzahlen von auszugebenden Zeilen, auf der Grundlage einer Anweisung von der CPU 204, und gibt die entsprechenden Daten aus. Die Fehlerverteilungstabellen sind nicht fest, sondern können durch die CPU 204 dynamisch festgelegt werden, um zum Beispiel Farben auf der Grundlage einer Anweisung von der CPU 101 der Informationsverarbeitungsvorrichtung zu ändern.
Ein Rahmenspeicher 208 speichert auf der FLCD 109 anzuzeigende Bilder (Daten, die ein Bit pro Pixel für jede Farbe R, G, B und I enthalten). Wie voranstehend beschrieben wurde, ist die maximale Anzeigegröße der FLCD 109 1280 · 1024 Punkte, und besteht jeder Punkt aus vier Bits. Demgemäß hat der Rahmenspeicher 208 eine Kapazität von einem Megabyte (640 Kilobytes auf einer Berechnungsbasis).
Eine Rahmenspeichersteuereinrichtung 207 steuert den Schreib/Lese-Zugriff auf den Rahmenspeicher 208 und eine Übertragung an die FLCD 109. Im einzelnen speichert die Rahmenspeichersteuereinrichtung 207 die ausgegebenen RGBI-Daten von dem Binarisierungs-Halbtonprozessor 206 in den Rahmen speicher und gibt einen durch die CPU 204 vorgegebenen Rahmen über einen Datenübertragungsbus 310 an die FLCD 109 aus (es wird angemerkt, daß der Datenbus 16 Bits hat und daher Daten von vier Pixeln gleichzeitig übertragen kann). Darüber hinaus informiert, mit Ausnahme dann, wenn Bilddaten einer bestimmten großen Anzahl von Zeilen an die FLCD 109 übertragen werden (d. h. wenn die von der CPU 204 angewiesene Übertragung von Bilddaten abgeschlossen ist und keine nächste Übertragungsanweisung vorliegt), dann, wenn die Rahmenspeichersteuereinrichtung 207 eine Datenübertragungsanforderung von der FLCD 109 empfängt, die Steuereinrichtung 207 die CPU 204 über die Anforderung mittels eines Unterbrechungssignals. Es wird angemerkt, daß ein bei der Übertragung an die FLCD 109 verwendetes Datenformat einen Satz von insgesamt vier Bits von RGBI aufweist, und daß die Daten auch in diesem Format in dem Rahmenspeicher 208 gespeichert werden.
Ferner gibt dann, wenn die Rahmenspeichersteuereinrichtung 207 die Bilddaten von dem Binarisierungs-Halbtonprozessor 206 vollständig in dem Rahmenspeicher speichert, die Steuereinrichtung 207 ein Unterbrechungssignal aus, welches der CPU 204 den Abschluß anzeigt. Darüber hinaus gibt dann, wenn die Übertragung von Bilddaten einer durch die CPU 204 vorgegebenen Zeile (falls die Übertragung einer Vielzahl von Zeilen vorgegeben wird, bei Abschluß der Übertragung von Bilddaten der vorgegebenen Anzahl von Zeilen) abgeschlossen ist, die Rahmenspeichersteuereinrichtung 207 ein Unterbrechungssignal aus, welches der CPU 204 den Abschluß anzeigt.
Eine Unterbrechung für die CPU 204 wird in manchen Fällen, wie beispielsweise dann, wenn Daten von einer dedizierten seriellen Kommunikationsleitung (beispielsweise RS-232C) für Kommunikationen mit der FLCD 109 empfangen werden, erzeugt. In der vorstehenden Anordnung gibt dann, wenn die CPU 101 des Informationsverarbeitungsvorrichtungs-Hauptkörpers eine Anforderung zum Zeichnen von Zeichen oder graphischen Mustern von einem Betriebssystem oder einer Anwendung empfängt, die CPU 101 den entsprechenden Befehl oder Bilddaten an dem SVGA- Chip 201 der FLCD-I/F 110 aus. Wenn die Bilddaten empfangen werden, schreibt der SVGA-Chip 201 das Bild in die vorgegebene Position in dem VRAM 202. Wenn der Befehl zum Zeichnen von graphischen Daten empfangen wird, zeichnet der SVGA-Chip 201 das graphische Bild an der entsprechenden Position in dem VRAM 202. Das heißt, der SVGA-Chip 201 führt eine Schreibverarbeitung in den VRAM 202 durch.
Wie vorstehend beschrieben wurde, überwacht der Neuschreibdetektor/Flaggenerator 203 einen Schreibvorgang durch den SVGA- Chip 201. Demzufolge setzt der Neuschreibdetektor/Flaggenerator 203 ein dem beschriebenen Bereich entsprechendes Flag und informiert die CPU 204 über das Setzen des Flags.
Die CPU 204 liest das in dem Neuschreibdetektor/Flaggenerator 203 gespeicherte Bereich-Flag aus und setzt das Bereich-Flag in dem Neuschreibdetektor/Flaggenerator 203 zurück, wodurch der nächste Neuschreibzugriff vorbereitet wird. Dieser Rücksetzvorgang kann auch unter Verwendung einer Hardware-Einrichtung erfolgen, so daß das Rücksetzen gleichzeitig mit dem Lesevorgang durchgeführt wird.
Die CPU 204 prüft anhand des ausgelesenen Bereich-Flags, welches Bit gesetzt ist, d. h., in welchen Bereich (Bereiche in manchen Fällen) das Neuschreiben durchgeführt wird. Um den neugeschriebenen Bereich in den VRAM 202, den Degamma-Prozessor 601 und den Binarisierungs-Halbtonprozessor 206 zu übertragen, gibt die CPU an den Zeilenadreßgenerator 205 die erste Adresse (üblicherweise die Adresse an dem linken Ende des Bildschirms) der Übertragungsanfangszeile sowie Daten, die die Anzahl von Zeilen eines ausgehend von dieser Position zu übertragenden Bilds an jeden, aus.
Es wird angemerkt, daß dann, wenn die CPU 204 erfaßt, daß ein Schreibvorgang in beispielsweise dem 10ten Bereich, d. h. einem Bereich von der 320ten zu der 351ten Zeile des VRAM 202 erfolgt, die CPU 204 den Zeilenadreßgenerator 205 anweist, 32 Zeilen nicht ausgehend von der Adresse an dem ersten Pixel in der 320ten Zeile, sondern ausgehend von der ersten Pixeladresse in einer Zeile (315te Zeile) fünf Zeilen vor der 320ten Zeile zu übertragen. Das heißt, die CPU 204 weist den Zeilenadreßgenerator 205 an, Zeilen von der 315ten bis zu der 351ten Zeile zu übertragen. Der Grund hierfür ist wie folgt.
Eine allgemeine Fehlerverteilungsverarbeitung verwendet eine zweidimensionale Matrix mit Gewichtungselementwerten (Werten, die das Verteilungsverhältnis angeben), um einen erzeugten Fehler in nicht-verarbeitete Pixel zu verteilen. Der erzeugte Fehler breitet sich sequentiell in diese Pixel aus. Unter der Annahme zweier Pixel A und B sei der Einfluß eines Fehlers betrachtet, der bei der Binarisierung bei der Position des Pixels A an der Position des Pixels B (unverarbeitetes Pixel) auftritt. In diesem Fall nimmt der Einfluß des Fehlers in dem Pixel A auf den Pixel B mit zunehmendem Abstand zwischen den beiden Pixeln A und B ab. Mit anderen Worten wird dann, wenn der Abstand beträchtlich groß ist, der Einfluß des Fehlers bei dem Pixel A auf den Pixel B vernachlässigbar klein. Die vorstehend beschriebene Reserve von fünf Linien beruht auf diesem Grund. Es sei angemerkt, daß der Abstand, durch welchen der Einfluß des Fehlers vernachlässigbar wird, von der Größe und den Gewichtungselementwerten der Fehlerverteilungsmatrix abhängt. Es ist aus der vorstehenden Erklärung darüber hinaus ersichtlich, daß die Richtung der Fehlerverteilungsverarbeitung durch den Binarisierungs-Halbtonprozessor 206 in diesem Ausführungsbeispiel von der oberen linken Ecke zu der unteren rechten Ecke eines Bilds verläuft.
Die CPU 204 weist darüber hinaus den Binarisierungs-Halbtonprozessor 206 an, anzugeben, welcher Teil der Zeilendaten als Ergebnis der Binarisierungs-Halbtonverarbeitung auszugeben ist.
Das heißt, daß, wie vorangehend beschrieben wurde, dann, wenn ein Schreibvorgang in einem Bereich von der 320ten bis zu der 351ten Zeile des VRAM 202 durchgeführt wird, Daten der 315ten bis zu der 351ten Zeile an den Binarisierungs-Halbtonprozessor 206 über den Degamma-Prozessor übertragen werden. Die CPU 204 weist jedoch den Binarisierungs-Halbtonprozessor 206 an, Daten von der 320ten bis zu der 351ten Zeile auszugeben.
Infolgedessen gibt der Binarisierungs-Halbtonprozessor 206 an die Rahmenspeichersteuereinrichtung 209 Daten von der 320ten bis zu 351ten Zeile aus, welche durch ein Bild in einem unveränderten Abschnitt vor der 319ten Zeile beeinflußt werden.
Auf der Grundlage einer Anweisung von der CPU 204 schreibt die Rahmenspeichersteuereinrichtung 207 die ausgegebenen Daten (vier Bits pro Pixel) in Einheiten von Zeilen ausgehend von dem Binarisierungs-Halbtonprozessor 206 in die entsprechenden Abschnitte des Rahmenspeichers 208. Das heißt, daß die CPU 204 über Informationen verfügt, die die Anzahl von Ausgabezeilen von dem Binarisierungs-Halbtonprozessor und die Zeilennummer der ersten Zeile in einem Bild verfügt. Demgemäß legt die CPU 204 Daten, die die Adresse (die erste Schreibadresse in den Rahmenspeicher 208) von Eingangszeilen und die Anzahl von Zeilen von Daten, die aufeinanderfolgend zu schreiben sind, fest.
Demzufolge speichert der Rahmenspeicher 208 ein Bild nur des neugeschriebenen Abschnitts (aktualisiertes Bild), in welchem ein mit einem nicht neu geschriebenen Bild verbundener Abschnitt natürlich ist. Die Rahmenspeichersteuereinrichtung 207 erzeugt das vorstehend beschriebene Unterbrechungssignal, wenn die Speicherung der übertragenen Daten, die dem durch die CPU 204 vorgegebenen Bereich entsprechen, von dem Binarisierungs-Halbtonprozessor 206 in den Rahmenspeicher 208 abgeschlossen wird.
In diesem Ausführungsbeispiel beträgt die Verarbeitungsgeschwindigkeit des Binarisierungs-Halbtonprozessors 206 gegenwärtig etwa 1/30 Sekunde für einen Rahmen. Dies ist näherungsweise die halbe Geschwindigkeit in bezug auf etwa 60 Hz eines vertikalen Synchronisationssignals von beispielsweise einer Kathodenstrahlröhre. Glücklicherweise wird ein gesamter Rahmen selten geschrieben, solange normale Anwendungen verwendet werden. Mit anderen Worten ist in der Praxis die Anzahl von durch den Binarisierungs-Halbtonprozessor 206 verarbeiteten Zeilen nicht so groß, so daß die Verarbeitungsmenge notwendigerweise klein ist. Daher ist eine Periode bis zu dem Abschluß der Verarbeitung in einem gesamten Rahmen nicht so sehr verschieden von, oder, falls der zu verarbeitende Bereich kleiner als ein halber Rahmen ist, kürzer als die Anzeigeaktualisierungsperiode einer Kathodenstrahlröhre.
Die Rahmenspeichersteuereinrichtung 207 empfängt darüber hinaus eine Ausgabeanweisung für die FLCD 109 von der CPU 204. Diese Ausgabeanweisung gibt an, welche Anzahl von Zeilen (aufeinanderfolgende Zeilen) ausgehend von welcher Zeile (die erste Adresse der Zeilen) zu übertragen sind. Wenn diese Übertragung abgeschlossen ist, erzeugt die Rahmenspeichersteuereinrichtung 207 ein Unterbrechungssignal, welches den Abschluß für die CPU 204 anzeigt, wie vorangehend beschrieben wurde. Das Datenformat, welche die Rahmenspeichersteuereinrichtung 207 an die FLCD 109 überträgt, ist wie folgt:
Schreibzeilenadresse + RGBI + RGBI + ... + RGBI.
Die FLCD 109 empfängt diese Daten und verwendet Daten, die unmittelbar auf die erste Adresse der Daten folgen, um die FLCD 109 anzusteuern.
Es wird angemerkt, daß der Binarisierungs-Halbtonprozessor 206 manchmal ein Schreibverarbeitungsergebnis einer Vielzahl von diskontinuierlichen Bereichen ausgibt. Darüber hinaus wird eine Anweisung der Übertragung an die FLCD 109 an die Rahmenspeichersteuereinrichtung 207 ausgegeben, nachdem der Abschluß der vorangehenden Übertragung an die FLCD 109 mitgeteilt wurde. Demgemäß werden in dem Rahmenspeicher 208 geschriebene Bilddaten nicht notwendiger Weise sofort an die FLCD 109 ausgegeben. Das heißt, daß durch Durchführen einer Verarbeitung unter Verwendung des Rahmenspeichers 208 wie vorstehend beschrieben, der Schreibzugriff auf den VRAM 202 und die Ausgabe an die FLCD 109 vollkommen asynchron verarbeitet werden.
Fig. 14 ist ein Blockdiagramm der FLCD 109 in diesem Ausführungsbeispiel. In Fig. 14 bezeichnet das Bezugszeichen 109A eine CPU zum Steuern der gesamten FLCD; bezeichnet 401 ein FLC-Panel; bezeichnet 402 eine Schaltung zum Auswählen eine der Zeilen des FLC-Panels 401; bezeichnet 403 ein Register mit einer Kapazität zum Speichern einer Zeile; bezeichnet 404 eine Hintergrundbeleuchtung für das FLC-Panel 401; bezeichnet 405 eine Hintergrundbeleuchtung-Ansteuereinrichtung zum Ansteuern der Hintergrundbeleuchtung; bezeichnet 406 eine Kontrasteinstelleinheit, durch welche ein Benutzer den Kontrast des Bildschirms frei einstellen kann; und bezeichnet 407 einen Temperatursensor zum Erfassen der Temperatur des FLC 401.
Die CPU 109a empfängt die Daten mit dem vorstehend beschriebenen Format
Schreibzeilenadresse + RGBI + RGBI ...
von der FLCD-I/F 110 über den Datenübertragungsbus 310 und prüft die erste Schreibadresse. Darüber hinaus führt die CPU 109a Pixeldaten RGBIRGBI..., die nach den vorstehenden Daten empfangen wurden, dem Register 403 zu. Die CPU 109a weist dann den Zeilenwähler 402 an, eine durch die Schreibadresse angegebene Zeile auszuwählen, um dadurch die Anzeige des FLCD zu aktualisieren. Die CPU 109a erzeugt darüber hinaus ein Datenübertragungs-Anforderungssignal für die FLCD-I/F 110, wann immer eine Zeile in einem Zeitintervall (variierend zwischen 60 bis 70 usec), welches von der durch den Temperatursensor 407 erfaßten Temperatur abhängt. Das Ergebnis der Einstellung durch die Kontrasteinstelleinheit 406 wird über die serielle Kommunikationsleitung 210 an die FLCD-I/F 110 übertragen. Einzelheiten dieser Kommunikation werden später beschrieben.
Wenn durch die CPU 204 eine Übertragung von 32 Zeilen angefordert wird, gibt die Rahmenspeichersteuereinrichtung 207 Daten zeilenweise in Übereinstimmung mit dem vorstehend beschriebenen Format jedes Mal dann aus, wenn die Steuereinrichtung 207 diese Datenübertragungsanforderung von der FLCD 109 empfängt. Nachdem die Übertragung aller vorgegebenen Zeilen abgeschlossen ist, informiert dann, wenn die Rahmenspeichersteuereinrichtung 207 keine nächste Übertragungsanforderung empfängt und das Datenanforderungssignal von der FLCD 109 empfangen hat, die Rahmenspeichersteuereinrichtung 207 die CPU 204 mittels eines Unterbrechungssignals über diese Information.
Bei Empfang dieser Informationen (Unterbrechung) prüft die CPU 204, ob nicht übertragene Daten eines teilweise neugeschriebenen Bilds vorhanden sind. Falls keine solchen Daten vorhanden sind, weist die CPU 204 die Rahmenspeichersteuereinrichtung 207 an, Bilddaten aller in dem Rahmenspeicher 208 gespeicherter Bilddaten nach dem Zwischenzeilenprinzip an die FLCD 109 zu übertragen. Das heißt, daß immer dann, wenn dieses Unterbrechungssignal empfangen wird, die CPU 204 die Rahmenspeichersteuereinrichtung 207 anweist, Bilddaten zeilenweise in der Reihenfolge der ersten Zeile, dritten Zeile, ..., 1023te Zeile, zweite Zeile, ..., 1024te Zeile zu übertragen. Tatsächlich gibt die CPU 204 dann, wenn das Übertragungsanforderungssignal von der FLCD 109 kommt, eine zu übertragende Zeile vor, wenn das nächste Übertragungsanforderungssignal kommt.
Wenn sich ein Bild nicht verändert, wird aus dem nachstehend erklärten Grund eine Zwischenzeilenübertragung wie vorstehend beschrieben, durchgeführt.
Wie vorangehend beschrieben wurde, hat die in diesem Ausführungsbeispiel verwendete FLCD 109 eine Funktion zum Speichern und Halten von Anzeigebildern, so daß es theoretisch nur notwendig ist, ein Bild nur eines geänderten Abschnitts zu übertragen. Es zeigt sich jedoch, daß ein kleiner Unterschied in der Luminanz an der Grenze zwischen einem Bild, welches in keiner Weise geändert wird und nicht wiederaufgefrischt zu werden braucht, und einem Bild, welches geändert und neu angezeigt (teilweise neu geschrieben) wird, auftritt.
Im einzelnen aktualisiert dann, wenn das Anzeigebild teilweise aktualisiert wird, die FLCD 109 dieses Ausführungsbeispiels seine Anzeige nur in diesem aktualisierten Abschnitt. Falls jedoch in dem Anzeigebild keine Änderung auftritt, werden alle Bilder in dem Rahmenspeicher 208 nach dem Zwischenzeilenprinzip an die FLCD 109 übertragen. In diesem Fall werden die Zeile nicht aufeinanderfolgend, sondern nach dem Zwischenzeilenprinzip übertragen, um die Geschwindigkeit einer scheinbaren Aktualisierung des Anzeigebilds anzuheben, da die Antwort einer Flüssigkristallanzeige im allgemeinen nicht schnell ist.
In Übereinstimmung mit den vorstehend beschriebenen Verarbeitungsinhalten wird nachstehend die Betriebsablaufprozedur der CPU 204 der FLCD-I/F 110 unter Bezugnahme auf Fig. 15 beschrieben.
Die Bedeutung der einzelnen, in Fig. 15 gezeigten Flags sind wie folgt.

A) Quantisierungsabschluß-Flag:

Ein Flag, welches Informationen hält, die angeben, ob die Rahmenspeichersteuereinrichtung 207 vollständig Ausgabebilddaten von dem Binarisierungs-Halbtonprozessor 206 in den Rahmenspeicher 208 speichert.

B) Übertragungsabschluß-Flag:

Ein Flag, welches Informationen hält, die anzeigen, ob die Rahmenspeichersteuereinrichtung 207 ein Bild an einer durch die CPU 204 vorgegebenen Position vollständig an die FLCD 109 überträgt.

C) Übertragungsanforderungs-Flag:

Ein Flag, welches Informationen hält, die anzeigen, ob die FLCD 109 die nächste Datenübertragungsanforderung ausgibt. Es wird angemerkt, daß dieses Übertragungsanforderungs-Flag so lange nicht gesetzt wird, bis die Rahmenspeichersteuereinrichtung 207 die Übertragung der durch die CPU 204 vorgegebenen Anzahl von Zeilen abgeschlossen hat (weil das Übertragungsanforderungssignal vor dem Abschluß als ein Übertragungssteuerzeitpunkt der Rahmenspeichersteuereinrichtung 207 verwendet wird, so daß in Bezug auf das Übertragungsanforderungssignal kein Unterbrechungssignal für die CPU 204 erzeugt wird).
Es sei angenommen, daß ein Bereich-Flag (32 Bits), das aus dem Neuschreibdetektor/Flaggenerator 203 ausgelesen wurde, wie in Fig. 15 (Zeitpunkt T1) gezeigt ist.
Falls dies der Fall ist, prüft die CPU 204 anhand des ersten Flags und erfaßt eine Bereichposition (die nachstehend als Bereich Nummer 2 bezeichnet wird) "2", wobei "1" zum ersten Mal gesetzt wird. In Übereinstimmung mit dieser Erfassung berechnet die CPU 204 die Adresse und die Anzahl von Zeilen, die in der Rahmenspeichersteuereinrichtung 207, dem Binarisierungs-Halbtonprozessor 206 und dem Zeilenadreßgenerator 205 festzulegen sind, und legt die Daten in diesen Schaltungen in der genannten Reihenfolge fest. Die Daten werden zunächst in der Rahmenspeichersteuereinrichtung 207 festgelegt, weil die Steuereinrichtung 207 den Betriebsablauf durchführt, wenn das Freigabesignal (vergl. Fig. 6) jeder Schaltung freigegeben ist. Falls die Reihenfolge umgekehrt wird, gibt die Schaltung der höheren Reihenfolge Daten aus, obwohl die Schaltung niedrigerer Reihenfolge noch nicht vorbereitet worden ist.
Wenn die Adresse und die Anzahl von Zeilen schließlich in dem Zeilenadreßgenerator 205 festgelegt sind, triggert dies den SVGA-Chip 201 so, daß die Freigabesignale für den Degamma- Prozessor 601 und den Binarisierungs-Halbtonprozessor 206 niedrigerer Reihenfolge gesetzt werden, wodurch die Datenübertragung begonnen wird.
Demzufolge erzeugt der Binarisierungs-Halbtonprozessor 206 Bilddaten, die aus vier Bits für jedes von RGBI bestehen, durch die Fehlerverteilungsverarbeitung auf der Grundlage von acht Bits für jede der Farben R, G und B. Der Binarisierungs- Halbtonprozessor 206 gibt das Verarbeitungsergebnis durch Liefern des Freigabesignals an die Rahmenspeichersteuereinrichtung 207 so lange nicht aus, bis die durch die CPU 204 festgelegte Zeile (fünfte Zeile) erreicht ist. Das heißt, daß Zeilen vor der fünften Zeile aus dem früher erklärten Grund unbeachtet bleiben.
Die Rahmenspeichersteuereinrichtung 207 speichert sequentiell die zugeführte verarbeiteten Bilddaten von dem Binarisierungs-Halbtonprozessor 206 in den Adreßpositionen des Rahmenspeichers 208, welche durch die CPU 204 vorgegeben sind. Wenn die Speicherung der Daten der vorgegebenen Anzahl von Zeilen abgeschlossen ist, gibt die Rahmenspeichersteuereinrichtung 207 ein Unterbrechungssignal an die CPU 204 aus, welches den Abschluß der Speicherung anzeigt.
Bei Empfang dieses Unterbrechungssignals setzt die CPU 204 das Quantisierungsabschluß-Flag (Zeitpunkt T2) und weist die Rahmenspeichersteuereinrichtung 207 an, die Daten an die FLCD 109 zu übertragen (legt die Adresse und die Zeilennummer fest). Darüber hinaus prüft die CPU 204, ob es eine andere Bereichnummer als die Bereichnummer "2" in dem Bereich-Flag gibt. Falls dem so ist, führt die CPU 204 auch für diesen Bereich die Verarbeitung bis hin zu der Speicherung in dem Rahmenspeicher 208 durch. Wenn diese Speicherung abgeschlossen ist (Zeitpunkt T3), führt die CPU 204 dieselbe Verarbeitung für nachfolgend festgelegte Bereichnummern in dem Bereich- Flag durch.
Wenn in dem Verlauf der Verarbeitung die CPU 204 von der Rahmenspeichersteuereinrichtung 207 ein Unterbrechungssignal empfängt, das den Abschluß der Übertragung des Bereichs Nr. "2" anzeigt, dessen Übertragung vorangehend angewiesen wurde, setzt die CPU 204 das Übertragungsabschluß-Flag in bezug auf den Bereich Nr. "2" auf "1" (Zeitpunkt T4). Die CPU 204 prüft darüber hinaus, ob es eine weitere Bereich-Nr. gibt, in welcher das Quantisierungsabschluß-Flag "1" ist, und falls dem so ist, weist sie die Übertragung dieses Bereichs an die FLCD 109 an.
Es wird angemerkt, daß unbestimmt ist, welcher Zeitpunkt T4 und Zeitpunkt T3 früher auftritt, da dies von der zu verarbeitenden Datenmenge abhängt.
Wenn die Übertragungsabschlußinformation ausgegeben wird und es keine als nächste zu übertragenden Daten gibt, gibt die Rahmenspeichersteuereinrichtung 207 ein Unterbrechungssignal auf der Grundlage des Datenübertragungs-Anforderungssignals von der FLCD 109 aus (Zeitpunkt T5). Die CPU 204 empfängt dieses Unterbrechungssignal und liest ein neues Bereich-Flag aus dem Neuschreibdetektor/Flaggenerator 203 aus.
Falls es in dem ausgelesenen Bereich-Flag kein Bit "1" gibt, legt die CPU 204 eine Adresse einer zu übertragenden Zeile fest, um eine Zwischenzeilenübertragung (Zwischenzeilenübertragung jeder zweiten Zeile) in den Rahmenspeicher 208 durchzuführen, wie vorangehend beschrieben wurde. Wenn diese Übertragung abgeschlossen ist, empfängt die Rahmenspeichersteuereinrichtung 207 ein Datenübertragungsanforderungssignal von der FLCD 109. Da jedoch zu dieser Zeit die Übertragung von Daten einer Zeile abgeschlossen ist, sendet die Rahmenspeichersteuereinrichtung 207 eine Unterbrechung an die CPU 204.
Wann immer diese Unterbrechung empfangen wird, liest die CPU 204 ein Bereich-Flag aus dem Neuschreibdetektor/Flaggenerator 203 aus. Jedoch fährt die CPU 204 mit der vorstehend beschriebenen Zwischenzeilenübertragung fort, während alle Bits "0" sind.
Kurz gesagt wird dann, wenn das in Fig. 15 gezeigte Bereich- Flag ausgelesen ist und ermittelt wird, daß es auch nur eine Bereich-Nr. gibt, in welcher "1" in dem ausgelesenen Flag gesetzt ist, wird jede Verarbeitung so durchgeführt, als wäre das Bereich-Flag in der Flag-Tabelle von Fig. 15 nach rechts verschoben.
Nachstehend wird eine Reihe von durch die CPU durchgeführten Schritten zum Realisieren der vorstehenden Verarbeitung dieses Ausführungsbeispiels unter Bezugnahme auf Fig. 16 bis 19 beschrieben. Es wird angemerkt, daß auf diesen Ablaufdiagrammen basierende Programme in dem ROM 220 gespeichert sind.
Fig. 16 ist ein Ablaufdiagramm, daß die Hauptverarbeitungsroutine der CPU 204 der FLCD-I/F 110 in diesem Ausführungsbeispiel zeigt.
Wenn der Netzschalter eingeschaltet wird, führt die CPU 204 eine Initialisierung durch, und initialisiert beispielsweise die einzelnen Schaltungen der FLCD-I/F 110 in Schritt S1. Gleichzeitig gibt die CPU 204 einen Befehl wie beispielsweise Einheitsstart an die FLCD 109 aus und empfängt die Antwort.
In Schritt S2 prüft die CPU 204 über den Bus 108 des Informationsverarbeitungsvorrichtungs-Hauptkörpers, ob eine zur Anzeige gehörende Zustandsanweisung, wie beispielsweise die Anzahl von Anzeigepunkten, ausgegeben ist. Falls JA in Schritt S2, schreitet der Ablauf zu Schritt S3 fort, und führt die CPU 204 die angewiesene Verarbeitung, legt beispielsweise die Anzahl von Anzeigepunkten als Umgebungsinformation fest, in den Schaltungen 205 bis 207 und 601 einschließlich des Neuschreibdetektor/Flaggenerators 203 durch.
Falls die CPU 204 in Schritt S2 ermittelt, daß keine Anweisung von der Informationsverarbeitungsvorrichtung ausgegeben ist, schreitet der Ablauf zu Schritt S4 fort, und sucht die CPU 204 den gegenwärtigen Status. Der Ablauf schreitet dann zu Schritt S5 fort, und die CPU 204 führt eine mit dem Status übereinstimmende Verarbeitung durch.
Wie vorstehend bereits beschrieben wurde, hat die FLCD 109 dieses Ausführungsbeispiels eine Anzeigekapazität von 1280 · 1024 Punkten. Falls zum Beispiel durch die Informationsverarbeitungsvorrichtung 1024 · 768 vorgegeben ist, wird ein Bild bevorzugt in der Mitte des Anzeigeschirms des FLCD 109 angezeigt, da dieses dem Bediener einen Eindruck von Natürlichkeit vermittelt. Die Verarbeitung in Schritt S3 erfolgt, um diese Anzeige zu realisieren. Als ein Beispiel zum Spezifizieren einer neugeschriebenen Zeilenposition teilt der Neuschreibdetektor/Flaggenerator 203 die neugeschriebene Adresse durch die Anzahl von Bytes in einer Zeile. Diese Anzahl von Bytes in einer Zeile wird durch die Anzahl von Anzeigepunkten bestimmt.
Obwohl Einzelheiten später beschrieben werden, ist es notwendig, die FLCD 109 zu zwingen, einen geeigneten Betriebsablauf durchzuführen. Zu diesem Zweck wird ein Befehl, der diese Notwendigkeit anzeigt, über die serielle Kommunikationsleitung 210 ausgegeben, um die Betriebsabläufe der FLCD 109 und der FLCD-I/F konsistent zu machen.
In der nachfolgenden Beschreibung sei angenommen, daß eine Anzeige von 1280 · 1024 Punkten angewiesen ist.
Fig. 17 ist ein Ablaufdiagramm einer Unterbrechungsroutine, die aktiviert wird, wenn ein Datenübertragungs-Anforderungssignal von der Rahmenspeichersteuereinrichtung 207 empfangen wird.
Wenn durch die CPU 204 angewiesen wird, ein Bild der vorgegebenen Anzahl von Zeilen an die FLCD 109 zu übertragen, führt die Rahmenspeichersteuereinrichtung 207 die Übertragung synchron mit dem Datenübertragungs-Anforderungssignal von der FLCD 109 durch. Dies ist vorstehend bereits beschrieben. Falls keine Anweisungen von der CPU kommen oder falls die angewiesene Übertragung abgeschlossen ist und das Datenübertragungs-Anforderungssignal von der FLCD 109 empfangen wird, gibt die Rahmenspeichersteuereinrichtung 207 dieses Signal direkt als ein Unterbrechungssignal an die CPU 204 aus. Mit anderen Worten gibt dann, wenn die Rahmenspeichersteuereinrichtung 207 eine Reihe von Übertragungsanforderungen empfängt und eine Datenübertragungs-Anforderung von der FLCD 109 während der Übertragung empfängt, die Rahmenspeichersteuereinrichtung 207 keinerlei Unterbrechungssignal an die CPU 204 aus.
Das Ablaufdiagramm in Fig. 17 zeigt die Verarbeitung, die durchgeführt wird, wenn dieses Unterbrechungssignal empfangen wird, d. h. zeigt die Unterbrechungsverarbeitung, nachdem die Übertragung von zu sendenden Daten abgeschlossen ist.
In Schritt S11 liest die CPU 204 32 Bits eines Bereich-Flags aus dem Neuschreibdetektor/Flaggenerator 203 aus und setzt den Neuschreibdetektor/Flaggenerator 203 zurück, um die internen Bereich-Flags auf Null zu löschen.
In Schritt S12 prüft die CPU 204, ob das ausgelesene Bereich- Flag ein gesetztes Bit, d. h. einen neugeschriebenen Abschnitt, hat. Falls die CPU 204 in Schritt S12 ermittelt, daß alle Bits "Null" sind, schreitet der Ablauf zu Schritt S13 fort, und führt die CPU 204 eine Zwischenzeilenübertragung durch. Das heißt, daß dann, wenn die CPU 204 keinerlei Schreibvorgang in den VRAM 202 erfaßt, die CPU 204 eine Zwischenzeilenübertragung durchführt (eine Zwischenzeilenübertragung von Daten einer Zeile aus dem Rahmenspeicher 208 anweist), wann immer eine Datenübertragungs-Anforderung von der FLCD 109 empfangen wird.
Falls andererseits die CPU 204 in Schritt S12 ermittelt, daß ein gesetztes Bit existiert, schreitet der Ablauf zu Schritt S14 fort, und berechnet die CPU 204 eine Adresse und die Anzahl von Zeilen, die in einzelnen Schaltungen festzulegen sind. Falls den Bereichen-Nrn. "10" bis "12" (Bereiche von der 289ten bis zu der 384ten Linie) entsprechende Bits gesetzt sind, berechnet die CPU 204 eine Adresse und die Anzahl von Zeilen durch Betrachten dieser Bereiche als einen einzelnen Bereich.
Wenn diese Berechnung beendet ist, legt die CPU 204 die jeweiligen entsprechenden Informationen in der Rahmenspeichersteuereinrichtung 207, dem Binarisierungs-Halbtonprozessor 206, und schließlich dem Zeilenadreßgenerator 205 fest, wodurch in den Schritten S15 bis S17 die Binarisierungs- Halbtonverarbeitung (Quantisierung) begonnen wird. Wie vorstehend beschrieben wurde, legt die CPU 204 in dem Zeilenadreßgenerator 205 die Adresse fünf Zeilen vor der ersten Zeile des neugeschriebenen Bereichs fest. Falls jedoch der Bereich-Nr. "1" neu geschrieben wird, gibt es keine Zeilen vor diesem Bereich. Falls dies der Fall ist, wird die aus der Bereich-Nr. berechnete Adresse direkt verwendet.
Infolgedessen wird dann, wenn ein gesetztes Bit in dem ausgelesenen Bereich-Flag vorhanden ist, die erste Quantisierungsverarbeitung begonnen.
Fig. 18 ist ein Ablaufdiagramm, das für ein ausgegebenes Unterbrechungssignal von dem Rahmenspeicher 108 ausgeführt wird, wenn die Rahmenspeichersteuereinrichtung 207 die quantisierten Bilddaten Von dem Binarisierungs-Halbtonprozessor 206 empfängt und die Speicherung der Daten in den Rahmenspeicher 208 beendet.
In Schritt S21 prüft die CPU 204, ob die Rahmenspeichersteuereinrichtung 207 gegenwärtig teilweise neugeschriebene Bilder an die FLCD 109 überträgt.
Falls NEIN in Schritt S21, d. h. falls die CPU 204 in Schritt S21 ermittelt, daß gegenwärtig eine Zwischenzeilenübertragung durchgeführt wird und die Speicherung der ersten teilweise neugeschriebenen Bilder in den Rahmenspeicher 208 beendet ist, schreitet der Ablauf zu Schritt S22 fort. In Schritt S22 legt die CPU 204, um die Rahmenspeichersteuereinrichtung 207 zu veranlassen, die quantisierten Daten, welche soeben gespeichert worden waren, zu übertragen, die CPU 204 die Adresse und die Anzahl von Zeilen der Daten in der Rahmenspeichersteuereinrichtung 207 fest, wodurch das teilweise neugeschriebene Bild übertragen wird.
In Schritt S23 ermittelt die CPU 204 durch Prüfen des bereits ausgelesenen Bereich-Flags, ob es einen als nächsten zu quantisierenden Bereich gibt.
Falls die CPU 204 in Schritt S23 ermittelt, daß es einen nicht quantisierten Bereich gibt, berechnet die CPU 204 in Schritt S24 die Adresse und die Anzahl von Zeilen dieses Bereichs. In den Schritten S25 bis S27 legt die CPU 204 die Informationen in den einzelnen Schaltungen fest, um die Schaltungen zu veranlassen, mit der nächsten Quantisierung zu beginnen. Es wird angemerkt, daß die Schritte S24 bis S27 zu den vorstehend beschriebenen Schritten S14 bis S17 identisch sind, so daß eine detaillierte Beschreibung derselben weggelassen wird.
Fig. 19 ist ein Ablaufdiagramm einer Unterbrechungsverarbeitung, wenn die Rahmenspeichersteuereinrichtung 207 die Übertragung des durch die CPU 204 vorgegebenen, teilweise neu geschriebenen Bildes an die FLCD 109 abschließt.
In Schritt S31 prüft die CPU 204, ob es als nächste zu übertragende Daten gibt. Falls es keine zu übertragenden Daten gibt, sind zwei Fälle möglich: Bilder aller teilweise neugeschriebenen Bereiche werden vollständig an die FLCD 109 übertragen; und die vorstehend beschriebene Quantisierungsverarbeitung wird nicht beendet, sondern es wird auf die Beendigung gewartet. In jedem Fall beendet die CPU 204 diese Verarbeitung, falls sie ermittelt, daß es keine zu übertragenden Daten gibt.
Falls andererseits die CPU 204 ermittelt, daß es zu übertragende Daten gibt, schreitet der Ablauf zu Schritt S32 fort. In Schritt S32 legt, um die Rahmenspeichersteuereinrichtung 207 zu veranlassen, den Bereich an die FLCD 109 zu übertragen, die CPU 204 die Übertragungsanfangszeilenadresse und die Anzahl von Zeilen dieses Bereiches in der Rahmenspeichersteuereinrichtung 207 fest, wodurch die Übertragung begonnen wird. Wie vorstehend beschrieben wurde, kann die CPU 204 durch Durchführen der vorstehenden Verarbeitung die Anzeige eines teilweise neu geschriebenen Abschnitts aktualisieren, und kann eine Zwischenzeilenanzeige durchführen, falls keine Änderung vorhanden ist. Obwohl natürlich der Kern dieser Verarbeitungsprozeduren die CPU 204 ist, hängen die Prozesse in hohem Maße von der Rahmenspeichersteuereinrichtung 207 ab, d. h., der Einfluß des Rahmenspeichers 208 ist wie vorstehend beschrieben wurde, bemerkenswert.
In diesem Ausführungsbeispiel können Schreibvorgänge in den VRAM 202 und die Aktualisierung der Anzeige der FLCD 109 vollkommen asynchron durchgeführt werden. Demzufolge ist es möglich, durch vollständiges Nutzen der charakteristischen Merkmale der FLCD 109 Bilder anzuzeigen.
Es wird angemerkt, daß in diesem Ausführungsbeispiel dann, wenn CPU 204 eine teilweise Neuschreib-Übertragungsanweisung ausgibt, die Rahmenspeichersteuereinrichtung 207 an die CPU 204 kein Unterbrechungssignal auf der Grundlage eines Datenübertragungs-Anforderungssignals von der FLCD 109 ausgibt, während die teilweise neu geschriebenen Bilder übertragen werden. Es ist jedoch auch möglich, unabhängig von dem Zustand des Betriebsablaufs ein Unterbrechungssignal auszugeben.
Das heißt, daß die CPU 204 über Informationen verfügt, die die Anzahl von zu übertragenden Zeilen angibt, wenn sie eine teilweise Neuschreibanweisung ausgibt. Demgemäß kann immer dann, wenn die CPU 204 ein Unterbrechungssignal empfängt, die CPU 204 durch Durchführen eines Abwärtszählvorgangs und Prüfen des Werts ermitteln, ob die Unterbrechung von einem Übertragungsabschluß herrührt, oder während der Zwischenzeilenausgabe ausgegeben wird.
Es wird darüber hinaus angemerkt, daß die Verarbeitungsprozeduren der CPU 204 in diesem Ausführungsbeispiel lediglich Beispiele sind, so daß die vorliegende Erfindung durch diese Prozeduren nicht beschränkt wird. Wie vorangehend beschrieben wurde, ist der Punkt der, daß es lediglich notwendig ist, teilweise neugeschriebene Bilder an die FLCD 109 auf asynchrone Art und Weise unter Verwendung des Rahmenspeichers 208 zu übertragen.
Nachstehend wird die zwischen der FLCD-I/F 110 und der FLCD 109 über die serielle Kommunikationsleitung 210 in diesem Ausführungsbeispiel durchgeführte Kommunikation beschrieben.
Es wird aus der nachfolgenden Beschreibung ersichtlich, daß die FLCD 109 durch diese Kommunikation in einem optimalen Zustand betrieben werden kann. Auch wenn zum Beispiel die FLCD 109 eingeschaltet wird, nachdem das Informationsverarbeitungssystem eingeschaltet worden ist eliminiert die nachfolgende Kommunikation den Nachteil dahingehend, daß ein Bild nicht als Vollbild dargestellt wird, weil nur ein teilweise neu geschriebenes Bild übertragen wird.
Im Prinzip verwendet die Kommunikation in diesem Ausführungsbeispiel Daten in Einheiten von Bytes, da dieses die Datenübertragungs- und Empfangsmengen für die beiden Steuereinrichtungen (die CPU 204 und die CPU 109a) reduziert, um dadurch die Steuerung zu vereinfachen.
Darüber hinaus gibt es zwei Arten von Codes, d. h. Codes von der FLCD-I/F 110 (der CPU 204) zu der FLCD 109, und Codes von der FLCD 109 (der CPU 109a) zu der FLCD-I/F 110. Um Verwirrung zu vermeiden, wird der erstgenannte Code (FLCD-I/F 110 zu FLCD 109) als ein "Befehl" oder ein "Befehlscode" bezeichnet, und wird der letztgenannte Code (FLCD 109 zu FLCD-I/F 110) als ein "Zustand" oder ein "Zustandscode", oder als ein "Achtung" oder ein "Aufmerksamkeitscode" bezeichnet. Der Unterschied zwischen einem Status und einem Aufmerksamkeitssignal besteht darin, daß der erstgenannte (Status) die Antwort auf einen Befehl ist, und der letztgenannte (Aufmerksamkeitssignal) spontan durch die FLCD 109 erzeugt wird.
Obwohl es dieser Beschreibung an Abfolge fehlt, sei angenommen, daß die serielle Kommunikationsleitung 220 nicht eine einzelne Leitung ist, d. h., die Leitung 220 ist ein RS-232C- Kabel, das zur Vollduplex-Kommunikation in der Lage ist und die Anzahl von Leitungen auf der seriellen Schnittstelle (Kreuzschnittstelle) beruht. Darüber hinaus beinhaltet der Datenübertragungsbus 310 den Datenbus und die Datenübertragungs-Anforderungsleitung, die vorstehend beschrieben wurden.
Zusätzlich zu diesen Leitungen beinhaltet der Datenübertragungsbus 310 eine Signalleitung zum Übertragen eines Logikpegelsignals, welches dann, wenn die Leistungsversorgung (die Leistungsversorgung der Informationsverarbeitungsvorrichtung) der FLCD-I/F 110 eingeschaltet wird, die FLCD 109 über den eingeschalteten Zustand der Leistungsversorgung informiert. Zusätzlich zu diesem Signal beinhaltet der Datenübertragungsbus 310 natürlich vorbestimmte Signale wie beispielsweise einen Übertragungstakt.
Die Kommunikation über die serielle Kommunikationsleitung 210 erfolgt unter den Bedingungen von 9600 bps, einer Datenbitmenge von 8 Bits, und gerader Parität. Es wird jedoch angemerkt, daß diese Bedingungen der vorliegenden Erfindung nicht eigen sind, sondern in üblichen seriellen Kommunikationen normalerweise verwendet werden, so daß eine detaillierte Beschreibung derselben weggelassen wird.
Fig. 20 zeigt Einzelheiten von Befehlen in diesem Ausführungsbeispiel und Zuständen bzw. Zustände als die Antworten von der FLCD 109 auf diese Befehle. In Fig. 20 bezeichnet in der Spalte "Code" in einem Hauptelement "Befehl" "H" eine Hexadezimalzahl, und bezeichnet "x" vier variable Bits. In dem anderen Hauptelement "Status" bezeichnet "B" eine Binärzahl, und gibt "x" ein variables Bit an (es wird angemerkt, daß "X" in einem Befehl vier Bits bezeichnet).
Einzelne Befehle werden in der in Fig. 20 gezeigten Reihenfolge beschrieben.

Anforderung der Einheitsidee: 00H

Dieser Befehl dient zum Erfragen der angeschlossenen FLCD.

Status:

Wenn dieser Befehl empfangen wird, fügt die FLCD 109 in einem (nicht gezeigten) ROM gespeicherte Idee-Informationen der CPU 109a hinzu und sendet den Status in der Form von
00xxxxxxB
an die FLCD-I/F 110 (im Normalfall).
Die sechs niedrigerwertigen Bits beinhalten ein Bit, das anzeigt, ob die FLCD 109 eine Farbanzeige oder eine monochrome Anzeige durchführt, und ein Bit, das die Bildschirmgröße (die maximale Anzahl von Punkten, die angezeigt werden können) angibt. Das heißt, daß durch Ausgeben dieses Befehls "00H" die FLCD-I/F 110 prüfen kann, welche Art einer FLCD angeschlossen ist. Wie jedoch vorstehend beschrieben wurde, kann die FLCD- I/F 110 in manchen Fällen einen Befehl an die FLCD 109 unter dem Einfluß von beispielsweise Rauschen, nicht normal senden. Um dieser Situation zu begegnen, sendet in dem Fall eines Fehlers die FLCD 109 einen Status zurück, der mit zwei höherwertigeren Bits "01" beginnt, wie in Fig. 20 gezeigt ist. Da dieser Status in den Fehlerfall für alle Befehle gemeinsam ist, wird dieser Fehlerstatus für einen empfangenen Befehl nachstehend beschrieben.
Die sechs unteren Bits des Fehlerstatus bestehen aus vier Artdatenbits, die die Art des Fehlers angeben, und zwei Inhaltsdatenbits, die die Inhalte des Fehlers angeben. Die Artdaten und die Inhaltsdaten sind wie folgt.

Artdaten: Sende Diagnostischen Fehler

Inhaltsdaten: Dies ist ein Fehler, der "Sende Diagnose (Selbstdiagnoseergebnis)" entspricht (wie noch zu beschreiben ist). Dieser Fehler beinhaltet einen Prüfsummenfehler des ROM in der CPU 109a, einen Fehler (einen Überprüfungsfehler beim Schreiben und Lesen) des als Arbeitsspeicher verwendeten RAM, und einen Fehler in einigen anderen Anzeigebetriebsabläufen.

Artdaten: Empfangsfehler

Inhaltsdaten: Dies ist ein Fehler während des Empfangs, wie beispielsweise ein Paritätsfehler, ein Überlauf, oder ein Befehl außerhalb der Definition.

Typdaten: Sende Host-ID-Fehler

Inhaltsdaten: Dies ist ein Fehler, der anzeigt, daß dann, wenn ein "Sende Host-ID"-Befehl (der noch zu beschreiben ist) empfangen wird, ermittelt wird, daß der Host (die FLCD-I/F 110) eine ID außerhalb der Definition ist.

Typdaten: Betriebsartfehler festlegen

Inhaltsdaten: Dies ist ein Fehler für "Betriebsart festlegen" (wie noch zu beschreiben ist) und zeigt die Unmöglichkeit eines Übergangs (die Unmöglichkeit des Übergangs in eine bestimmte Betriebsart) an, d. h., zeigt an, daß eine Betriebsart außerhalb der Definition durchgeführt wird.

Typdaten: Lese/Schreib-Fehler

Inhaltsdaten: Dies ist ein Fehler für einen (noch zu beschreibenden) "Lese/Schreib"-Befehl und zeigt einen Schreibzugriff auf einen Nurlesebereich und einen Zugriff auf einen versteckten Bereich sowie eine undefinierte Adresse an.

Artdaten: Adressfehler festlegen

Inhaltsdaten: Dieser Fehler entspricht einem (noch zu beschreibenden "Adresse festlegen"-Befehl und zeigt an, daß eine Adresse außerhalb des Bereichs festgelegt ist.

Artdaten: Einheitsstartfehler

Inhaltsdaten: Dieser Fehler entspricht einem (noch zu beschreibenden) "Einheitsstart"-Befehl" und zeigt einen Zustand an, in welchem der Start noch immer unmöglich ist, einen Fehlerzustand, oder einen Zustand, in welchem der Start bereits erfolgt ist.

Artdaten: Aufmerksamkeitsfehler anfordern

Inhaltsdaten: Dieser Fehler entspricht einem noch zu beschreibenden "Aufmerksamkeit anfordern"-Befehl und zeigt an, daß kein zu übertragendes Aufmerksamkeitssignal vorhanden ist.

Artdaten: Statusfehler anfordern,

Inhaltsdaten: Dieser Fehler entspricht einem (noch zu beschreibenden) "Status anfordern"-Befehl und zeigt an, daß kein zu übertragender Status vbrhanden ist.
Das Vorstehende ist der Fehlerstatus, jedoch sind die vorstehend beschriebenen Artdaten und Inhaltsdaten lediglich Beispiele. Beispielsweise ist es, da die Artdaten 4-Bit-Daten sind, im Prinzip möglich, 16 verschiedene Artdaten zu definieren. Darüber hinaus ist der Status, welchen die FLCD 109 sendet, wenn ein Fehler in einem empfangenen Befehl auftritt, allen Befehlen gemeinsam, wie vorstehend beschrieben wurde, so daß eine Beschreibung des Fehlerstatus für nachstehend beschriebene Befehle weggelassen wird.

Anforderung 1H: 01H

Wie vorstehend beschrieben wurde, ändert die FLCD 109 ihre Betriebsgeschwindigkeit (eine Bildanzeigeperiode für eine Abtastung) in Übereinstimmung mit der durch den Temperatursensor 407 erfaßten Temperatur. Dieser Befehl dient zum Erfragen der gegenwärtigen Ansteuergeschwindigkeit für eine Abtastung. Wie in Fig. 20 gezeigt ist, handelt es sich bei einem Status als der Antwort von der FLCD 109, um Daten, in welchen die sechs niedrigerwertigeren Bits die gegenwärtige eine Abtastperiode angeben.
Die FLCD-I/F 110 empfängt diesen Status in Antwort auf die Befehlsausgabe und ändert die Auslaßintervalle der Zwischenzeilendarstellung oder das Verhältnis des teilweisen Neuschreibens auf die Aktualisierung eines ganzen Bildschirms.
In den vorangehend beschriebenen Ausführungsbeispielen wird die FLCD 109 veranlaßt, eine Zwischenzeilenanzeige durchzuführen, wenn keine an die FLCD 109 zu übertragenden Daten vorhanden sind. Während jedoch zum Beispiel ein Bewegtbild in einem vorbestimmten Bereich der FLCD 109 angezeigt wird, wird ein Bild nur in diesem aktualisierten Abschnitt aktualisiert. Demgemäß tritt dann, wenn die Anzeigezeit dieses Bewegtbilds lang ist, die Differenz in der Luminanz zwischen dem unveränderten Abschnitt und dem veränderten Abschnitt auf, und wird dieser Luminanzunterschied graduell verstärkt.
Während ein teilweises Neuschreiben fortgesetzt wird, ist es daher notwendig, ein Vollbild in bestimmten Intervallen anzuzeigen. In diesem Ausführungsbeispiel wird ein Vollbild innerhalb einer Periode von wenigstens 1 Hz aktualisiert (werden Vollbilddaten in dem Rahmenspeicher 208 übertragen). Diese Periode von 1 Hz entspricht der Anzahl von Rahmen, die in einer Sekunde angezeigt werden können. Da die Ansteuerungsperiode für eine Abtastzeile der FLCD 109 von der Temperatur abhängt, wie vorstehend beschrieben wurde, wird die Bedeutung dieses Befehls verständlich.
Dieser Befehl hat darüber hinaus Einfluß auf die Zwischenzeilenintervalle bei einer Zwischenzeilenanzeige, wenn keine Änderung auf dem Bildschirm vorhanden ist. Das heißt, daß dann, wenn die Temperatur nicht allzu hoch ist, die Anzeigegeschwindigkeit der FLCD 109 notwendigerweise verringert wird. In diesem Fall wird eine scheinbare Aktualisierungsrate eines gesamten Bilds durch Erhöhen der Zwischenzeilenintervalle der Zwischenzeilenanzeige angehoben. Demgegenüber können die Zwischenzeilenintervalle natürlich klein sein, falls die Temperatur eine solche ist, bei welcher eine ausreichende Anzeigegeschwindigkeit möglich ist.

Einheitsstart: 02H

Dieser Befehl dient zum Anweisen des Starts der Ansteuerung der verbundenen FLCD 109. Die FLCD 109 kann keine Bilder anzeigen, solange sie diesen Befehl nicht empfängt. Da die FLCD 109 nur einen Status zurücksenden muß, der anzeigt, ob der Betriebsablauf normal gestartet wurde, hat ein Aufmerksamkeitssignal in dem Normalzustand keinen Operanden, wie in Fig. 20 gezeigt.

Aufmerksamkeitsinformationen Anfordern: 03H

Wenn ein Aufmerksamkeitssignal von der FLCD 109 empfangen wird, wird dieser Befehl dazu verwendet, die Übertragung der detaillierten Inhalte des Aufmerksamkeitssignals anzufordern. Bei Empfang dieses Befehls fügt die FLCD 109 einen Code, der die Inhalte des Aufmerksamkeitssignals angibt, zu den sechs niedrigerwertigeren Bits hinzu und sendet das resultierende Aufmerksamkeitssignal. Wie an früherer Stelle beschrieben wurde, bedeutet "Aufmerksamkeit", das FLCD 109 nicht nur einen Status als die Antwort auf den empfangenen Befehl ausgibt. Das heißt, ein Code, welchen die FLCD 109 "spontan" an die FLCD-I/F 110 ausgibt, wird als Aufmerksamkeitssignal bezeichnet.

Aufmerksamkeitsbit Anfordern: 04H

Dieser Befehl dient zum Anfordern der Übertragung eines Aufmerksamkeitsstatusbits, über welches die FLCD 109 verfügt. Der Aufmerksamkeitsstatus der FLCD 109 gibt beispielsweise an, ob die FLCD 109 bereit ist, die 1H-Information geändert wurde, der Kontrast geändert wurde, oder ein Fehler auftritt. Die FLCD 109 sendet ein Aufmerksamkeitssignal, in welchem Daten, die irgendeinen dieser Inhalte angeben, in den sechs niedrigerwertigeren Bits festgelegt sind.

Betriebsart Holen: 05H

Dies ist ein Befehl zum Anfordern der Übertragung der gegenwärtigen Betriebsart der FLCD 109. Die Betriebsarten der FLCD 109 beinhalten beispielsweise eine normale Betriebsart (eine Betriebsart zum Durchführen der vorstehend beschriebenen Vorgänge), eine statische Betriebsart (eine Betriebsart zum Einfrieren eines Anzeigebilds durch Anhalten des Empfangs von Bilddaten: Diese Betriebsart ist zum Beobachten von Standbildern geeignet), und eine Schlafbetriebsart (eine Betriebsart zum Anhalten der Anzeige von Bildern sowie der Ansteuerung der Hintergrundbeleuchtung: Diese Betriebsart bewirkt die Einsparung von Energie und verlängert die Lebensdauer der Hintergrundbeleuchtung und der FLCD). Die FLCD 109 sendet Daten zurück, die irgendeine dieser Betriebsarten als Status anzeigt.

Status Anfordern: 06H

Wenn ein Fehler, beispielsweise ein Paritätsfehler, in einem von der FLCD 109 gesendeten Status auftritt, wird dieser Befehl dazu verwendet, die Neuübertragung des Aufmerksamkeitssignals anzufordern. Bei Empfang dieses Befehls sendet die FLCD 109 erneut den Status, der dieselben Inhalte wie diejenigen angibt, die vorangehend gesendet wurden.

Aufmerksamkeitssignal Löschen: 0AH

Dieser Befehl dient zum Löschen eines Aufmerksamkeitssignals von der FLCD 109. Da die FLCD 109 nur mitteilen muß, ob das Aufmerksamkeitssignal normal gelöscht ist, sendet die FLCD 109 ein Aufmerksamkeitssignal, in welchem alle Bits "0" sind, falls es normal gelöscht ist.

Kontrastverstärkung Holen: 0BH

Dieser Befehl dient zum Beschaffen des durch die Kontrasteinstelleinheit 406 der FLCD 109 festgelegten Zustands. In Übereinstimmung mit der Antwort (sechs Bits in einem Unterbrechungssignal) dieses Befehls, werden die Degamma-Tabelleninhalte des vorstehend beschriebenen Degamma-Prozessors 601 aktualisiert. Es wird angemerkt, daß dann, wenn die Degamma- Tabellen aktualisiert werden, nur der Kontrast eines teilweise neugeschriebenen Bildes geändert wird. Daher führt unter Berücksichtigung dessen, daß ein Schreibvorgang für ein gesamtes Bild in dem VRAM 202 durchgeführt wird, die CPU 204 der FLCD-I/F 110 die Binarisierung für das gesamte Bild durch und überträgt das gesamte binarisierte Bild an die FLCD 109.

Hole Multi: 0BH

Die FLCD 109 dieses Ausführungsbeispiels hat eine Funktion zum Anzeigen eines Bilds von n Zeilen (gegenwärtig ist n 1, 2 oder 4) von zugeführten Bilddaten einer Zeile. Seit kurzem beträgt, obwohl ein zunehmender Bedarf an Multimediasystemen zunehmend größer geworden ist, eine Standardanzahl von Anzeigepunkten für Bewegtbilder meistens etwa 300 · 200 Punkte, wobei die Größe in Abhängigkeit von Anwendungen festgelegt ist. Da in diesem Fall ein Anzeigebild zu klein ist, werden zwei oder vier Zeilen desselben Bilds als ein empfangenes Originalbild einer Zeile angezeigt. Dies ermöglicht es, ein Bild auch dann viel leichter zu sehen, wenn das Originalbild klein ist. Dies verringert auch die Last auf die FLCD-I/F 110, da die FCLC 110 Daten derselben Zeile nicht eine Vielzahl von Malen übertragen muß. Die Rahmenspeichersteuereinrichtung 207 ist jedoch so angewiesen, daß sie dasselbe Pixel n Male in der Hauptabtastrichtung überträgt. Es ist natürlich möglich, die Anzahl von Wiederholungen in der Hauptabtastrichtung unabhängig vorzugeben.
Dieser Hole Multi-Befehl wird dazu verwendet, die Übertragung des gegenwärtigen Zustands der FLCD 109 anzufordern (der gegenwärtige Zustand wird durch sechs Bits eines Status zurückgesendet). Dieser Befehl ist bereitgestellt, um eine Nichtübereinstimmung zwischen dem Sender und dem Empfänger von Bilddaten zu vermeiden, wenn das Informationsverarbeitungssystem (beispielsweise ein Personalcomputer) ausgeschaltet wird und erneut eingeschaltet wird, nachdem n auf "2" durch den (noch zu beschreibenden) Multi-Festlegen-Befehl in der FLCD 109 festgelegt wurde.

Sende Diagnose: 1xH

Dieser Befehl dient dazu, die FLCD 109 zu veranlassen, eine Selbstdiagnose durchzuführen und die Übertragung des Ergebnisses anzufordern. Die Diagnosebetriebsart ist in vier durch "x" repräsentierten Bits angegeben. Die FLCD 109 sendet das Diagnoseergebnis entsprechend einer angegebenen von mehreren Diagnosebetriebsarten zurück.

Host-ID Senden: 2xH

Dieser Befehl dient dazu, die FLCD 109 über die ID (Art) der FLCD-I/F 110 zu informieren. Zwei von vier Bits "x" geben die Version der FLCD-I/F 110 an, und die beiden verbleibenden Bits geben die ID (welche auch die Art einer Informationsverarbeitungsvorrichtung ist) einer Karte der FLCD-I/F 110 an. Wenn die FLCD 109 ermittelt, daß die empfangene ID zulässig ist, sendet die FLCD 109 einen Status zurück, in welchem alle Bits "0" sind.

Betriebsart Einstellen: 3xH

Dieser Befehl entspricht dem "Hole Betriebsart"-Befehl und weist die FLCD 109 an, irgendeine der normalen Betriebsart, der statischen Betriebsart und der Schlafbetriebsart einzustellen. Wenn die Betriebsart normal eingestellt ist, sendet die FLCD 109 ein Aufmerksamkeitssignal zurück, in welchem alle Bits "0" sind. Der Ausgabezeitpunkt dieses Befehls ist zum Beispiel dann, wenn der Benutzer der Informationsverarbeitungsvorrichtung absichtlich anweist, die Betriebsart einzustellen, und die Informationsverarbeitungsvorrichtung diese Anweisung ausgibt. Darüber hinaus wird die statische Betriebsart manchmal eingestellt, wenn auch dann keine Änderung in einem Bild vorhanden ist, nachdem eine vorbestimmte Zeitdauer (welche durch den Benutzer programmierbar ist) verstrichen ist.

Multi Festlegen: 4xH

Dieser Befehl entspricht dem an früherer Stelle beschriebenen "Hole Multi" und wird dazu verwendet, ein Bild einer Zeile als ein Bild von einer, zwei oder vier Zeilen anzuzeigen. In einem normalen Zustand wird ein Aufmerksamkeitssignal, in welchem alle Bits "0" sind, zurückgesendet. In diesem Ausführungsbeispiel wird dann, wenn eine sogenannte VGA-Betriebsart mit 640 Punkten (horizontal) und 480 Punkten (vertikal) ausgewählt ist, diese Betriebsart erfaßt, um eine gleichzeitige Zweizeilenansteuerung durchzuführen, wodurch 1280 · 960 Punkte der FLCD 109 angesteuert werden. Es ist jedoch auch wünschenswert, das Ziel der Ansteuerung in Übereinstimmung mit dem Geschmack eines Benutzers zu ändern. Daher können unter Verwendung eines Umgebungseinstellungs-Hilfsprogramms der FLCD-I/F 110 der Informationsverarbeitungsvorrichtung darüber hinaus verschiedene Einstellungen durchgeführt werden.
Die folgenden Befehle, Schreibe Oberen/Unteren Speicher-Befehle (8xH, 9xH) und Lese Oberen/Unteren Speicher-Befehle (08H, 090H), dienen zum Schreiben oder Auslesen von Daten in oder aus einer beliebigen Adresse der CPU 109a (Adreßraum 64 Kilobytes) der FLCD 109. Die vier unteren Bits jedes der Schreibe Oberen/Unteren Speicher-Befehle geben ein zu schreibendes Byte von Daten an. Es wird angemerkt, daß die Lese Oberen/Unteren Speicher-Befehle natürlich keinen Operanden (vier variable Bits) haben.
In jedem Fall ist es notwendig, eine Schreibadresse oder eine Leseadresse anzugeben. Diese Adresse wird durch die vier unteren Bits (bei insgesamt 16 Bits) jedes von HH/MH/ML/LL Adressen-festlegen-Befehlen (Ax, Bx, Cs, DxH), die in Fig. 20 gezeigt sind, festgelegt. Aus oder in diese Adressen sind Daten zu lesen oder zu schreiben. Nachdem die Adresse auf diese Art und Weise bestimmt ist, wird ein Schreib- oder Lesebetriebsablauf durch einen Lesebefehl oder einen Schreibbefehl durchgeführt.
Was den Lesebefehl anbelangt, werden die vier oberen oder unteren Bits des Bytes der angegebenen Adresse als ein Status zurückgegeben. Für jeden anderen Befehl wird ein Aufmerksamkeitssignal, in welchem alle Bits "0" sind, zurückgegeben, falls der Befehl normal ist.
Lese- oder Schreibzugriffe auf den internen Speicher der FLCD 109 werden hauptsächlich zur Fehlerbehebung verwendet. Jedoch ist es durch Ändern des Arbeitsbereichs in der FLCD 109 zukünftig ebenfalls möglich, Situationen handzuhaben, die nicht durch die vorstehenden Befehle alleine gehandhabt werden können. Ferner können durch Speichern der Betriebsprozeßprogramme der CPU 109a der FLCD 109 in einem RAM Programme mit verbesserter Leistungsfähigkeit in dem RAM von der Informationsverarbeitungsvorrichtung gespeichert werden.
Die Befehle (Befehlscodes), die von der FLCD-I/F 110 an die FLCD 109 gesendet werden und die Antwortzustände wurden vorstehend beschrieben. Nachstehend wird der Fall beschrieben, in welchem die FLCD 109 spontan ein Aufmerksamkeitssignal an die FLCD-I/F 110 sendet.
Das Format des spontanen Aufmerksamkeitssignals von der FLCD 109 ist wie folgt:
10xxxxxxB
Das heißt, daß das höchstwertige Bit (MSB) "1" ist. Der Grund hierfür ist der, daß dann, wenn die FLCD-I/F 110 einen bestimmten Befehl an die FLCD 109 sendet und zur gleichen Zeit die FLCD 109 spontan ein Aufmerksamkeitssignal an die FLCD- I/F 110 sendet, die FLCD-I/F 110 ermitteln kann, daß ein spontanes Aufmerksamkeitssignal anstelle der Antwort auf den gesendeten Befehl empfangen wird. Das heißt, daß die FLCD-I/F 110 leicht den Unterschied ermitteln kann, da wie vorstehend beschrieben wurde, in allen der Antwortzustände auf Befehlen das MSB "0" ist.
Die sechs unteren Bits (Bit 0 bis Bit 5) des spontanen Aufmerksamkeitssignals von der FLCD 109 sind wie folgt:
Bit 0: gesetzt, wenn die FLCD 109 bereit ist.
Bit 1: gesetzt, wenn der Temperatursensor 407 die Temperatur erfaßt und eine Abtastansteuerperiode demgemäß geändert wird.
Bit 2: gesetzt, wenn die Kontrasteinstelleinheit 406 betätigt wird.
Bit 3: undefiniert.
Bit 4: gesetzt, wenn ein beseitigbarer Fehler in der FLCD 109 auftritt.
Bit 5: gesetzt, wenn ein nicht beseitigbarer Fehler in der FLCD 109 auftritt.
Beispiele eines beseitigbaren Fehlers sind der Fall, in welchem keine Bilddaten nach dem Verstreichen einer vorbestimmten Zeitdauer zugeführt werden, und der Fall, in welchem eine nicht definierte Anzeigebetriebsart eingestellt wird. Die nicht beseitigbaren Fehler beinhalten das Erfassen einer Unmöglichkeit, die durch eine Unterbrechung oder einen Kurzschluß des Temperatursensor 407 verursacht wird, einen Ablauf der Abtastzeit, einen Ablauf der Umwandlungsendzeit, und einen Ablauf der Datenfestlegezeit des A/D-Wandlers, verursacht durch den Temperatursensor 407, einen ROM-Prüffehler, und einen RAM-Prüffehler. Obwohl die ROM-Prüfung oder eine gleichartige Verarbeitung auch durch Selbstdiagnose in Übereinstimmung mit einer Anweisung von der FLCD-I/F durchgeführt wird, befindet sich der hier erwähnte Fehler innerhalb einer Initialisierungsprüfung, wenn die FLCD 109 eingeschaltet wird.
Falls die FLCD 109 ein spontanes Aufmerksamkeitssignal zur selben Zeit ausgibt, zu der die FLCD-I/F 110 einen Befehl ausgibt, d. h., falls sowohl die FLCD 109 als auch die FLCD- I/F 110 die ersten Codes senden, wird in diesem Ausführungsbeispiel dem Aufmerksamkeitssignal von der FLCD 109 Priorität eingeräumt. Dies ist deshalb so, weil die Anforderung von der FLCD 109 am nächsten zu der Bildanzeige, d. h. in der Schnittstelle mit dem Benutzer, liegt.
Nachstehend werden praktische Beispiele von Kommunikationsschritten unter Verwendung der vorstehenden Befehle und Aufmerksamkeitssignale unter Bezugnahme auf Fig. 21 bis 23 beschrieben.
Fig. 21 zeigt eine Sequenz, in welcher die FLCD-I/F 110 die Idee der FLCD 109 beschafft.
Zunächst sendet die FLCD-I/F 110 (CPU 204) den Befehl Einheits-Idee Anfordern (01H) über die serielle Kommunikationsleitung 210 an die FLCD 109. Bei Empfang dieses Befehls liest die FLCD 109 (CPU 109a) inhärente Informationen der FLCD, die beispielsweise in einen (nicht gezeigten) internen ROM geschrieben sind, und sendet die ausgelesenen Informationen als einen Status an die FLCD-I/F 110.
Falls in der vorstehenden Sequenz ein Kommunikationsfehler (beispielsweise ein Paritätsfehler) in dem von der FLCD-I/F 110 ausgegebenen Befehl auftritt, sendet die FLCD 109 einen Fehlerstatus zurück, um mitzuteilen, daß der Empfang nicht normal erfolgt ist. Wenn dieser Status empfangen wird, gibt die FLCD-I/F 110 denselben Befehl erneut aus. Falls andererseits ein Kommunikationsfehler in dem Status von der FLCD 109 stattfindet, sendet die FLCD-I/F 110 den Befehl Status anfordern, um die Neuübertragung des Status anzufordern.
Fig. 22 zeigt eine Sequenz dann, wenn die FLCD 109 ein spontanes Aufmerksamkeitssignal (in diesem Fall ein Aufmerksamkeitssignal, welches ausgegeben wird, wenn die Kontrasteinstelleinheit 406 den Kontrast ändert ausgibt).
Zunächst überträgt die FLCD 109 "10000100B", welches ein spontanes Aufmerksamkeitssignal ist, das das Auftreten einer Kontraständerung anzeigt, über die serielle Kommunikationsleitung 210 an die FLCD-I/F 110.
Durch Empfangen dieses Aufmerksamkeitssignals wird die FLCD- I/F 110 über die Kontraständerung informiert. Demgemäß sendet die FLCD-I/F 110 den Befehl Aufmerksamkeitsinformationen anfordern (03H) zum Erfragen der Inhalte der Änderung. Beim Empfangen des Befehls wandelt die FLCD 109 (durch Bezugnehmen auf eine (nicht gezeigte) Tabelle) Daten, die den Grad (der nachstehend als ein Kontrastwert bezeichnet wird) des geänderten Kontrasts in sechs Bits um und sendet die umgewandelten an die FLCD-I/F 110. Die FLCD-I/F 110 empfängt diesen Kontrastwert und schreibt die Degamma-Tabelle T2 in dem Degamma-Prozessor 601 durch Bezugnehmen auf den ROM 220 neu. Um die Verarbeitung für dieses spontane Aufmerksamkeitssignal zu beenden, gibt die FLCD-I/F 110 den Befehl Aufmerksamkeitssignal Löschen aus. Durch diesen Befehl wird die FLCD 109 darüber informiert, daß die Degamma-Umwandlung unter Verwendung dieses Kontrastwerts abgeschlossen ist oder die Umwandlung sicher durchgeführt wird. Daher sendet die FLCD 109 ein Aufmerksamkeitssignal "00000000B", welches anzeigt, daß die Information empfangen wurde, wodurch diese Verarbeitung beendet wird.
Fig. 23 zeigt eine Sequenz dann, wenn die FLCD-I/F 110 einen Befehl (in diesem Fall den Befehl Multi Festlegen) ausgibt und die FLCD 109 ein spontanes Aufmerksamkeitssignal (in diesem Fall ein Aufmerksamkeitssignal, das anzeigt, daß eine Abtastansteuerperiode durch den Temperatursensor 407 geändert wird) zur selben Zeit ausgibt.
Die FLCD-I/F 110 erfaßt, daß das MSB des empfangenen Aufmerksamkeitssignals "1" ist, und ermittelt dadurch, daß die FLCD 109 ein spontanes Aufmerksamkeitssignal ausgegeben hat. Demgemäß verschiebt die FLCD-I/F 110 die Verarbeitung für den vorangehenden übertragenen Befehl Multi Festlegen auf später. Die FLCD-I/F 110 gibt dann den Befehl Status Anfordern aus, um die Übertragung des Werts einer Abtastansteuerperiode anzuweisen. Bei Empfangen des Befehls setzt die FLCD 109 den Wert einer Abtastansteuerperiode, welcher auf dem gegenwärtigen Temperaturwert von dem Temperatursensor 407 basiert, in den sechs unteren Bits durch Bezugnahme auf die Tabelle des (nicht gezeigten) ROM, und überträgt die Daten an die FLCD- I/F 110.
Bei Empfang der Daten ändert die FLCD-I/F 110 ihre eigenen Betriebsablaufinhalte, wie vorstehend beschrieben wurde, und gibt darüber hinaus den Befehl Aufmerksamkeitssignal Löschen an die FLCD 109 aus. Durch Empfangen von "00000000B" von der FLCD 109 schließt die FLCD-I/F 110 die Verarbeitung für das spontane Aufmerksamkeitssignal von der FLCD 109 ab.
Danach setzt die FLCD 110 die Verarbeitung für den Befehl Multi festlegen fort, d. h., wartet auf den Antwortstatus des Befehls Multi Festlegen von der FLCD.
Die vorstehenden Sequenzen sind unter Verwendung einiger Befehle und Aufmerksamkeitssignale als Beispiele beschrieben. Es ist der vorstehenden Beschreibung jedoch leicht zu entnehmen, daß für andere Befehle und Aufmerksamkeitssignale im wesentlichen identische Sequenzen gefolgt wird. Daher wird nachstehend keine weiter Erklärung von Sequenzen gegeben.
Nachstehend werden die Betriebsabläufe zum Einschalten der FLCD 109 und Einschalten der FLCD-I/F 110 (welches auch die Informationsverarbeitungsvorrichtung einschaltet) in diesem Ausführungsbeispiel beschrieben.
Im allgemeinen macht es keinen Unterschied, ob eine Informationsverarbeitungsvorrichtung (beispielsweise ein Personalcomputer) und deren Anzeigeeinrichtung integriert oder voneinander getrennt sind. Dies ist deshalb so, weil die Anzeigeeinrichtung lediglich von der Host-Vorrichtung ausgegebene Bilddaten anzeigt, d. h. keine Kommunikation zwischen diesen stattfindet.
Es tritt jedoch dann ein Problem auf, wenn die FLCD 109 eine gewisse Intelligenz besitzt, wie in diesem Ausführungsbeispiel, so daß es wünschenswert ist, daß die Anzeigeeinrichtung und die Host-Einrichtung eine Verarbeitung durchführen, während sie die jeweiligen Bedingungen prüfen.
Dieses Ausführungsbeispiel hat dieses Problem auf die folgende Art und Weise gelöst.
Wie vorstehend beschrieben wurde, beinhaltet der Datenübertragungsbus 310 eine Signalleitung, welche anzeigt, ob die FLCD-I/F 110 eingeschaltet ist. Dieses Ausführungsbeispiel verwendet diese Signalleitung. Einzelheiten des Betriebsablaufs sind wie folgt. Fall 1. Zunächst wird die FLCD-I/F 110 eingeschaltet, und dann wird die FLCD 109 eingeschaltet.
In diesem Fall kann in der Initialisierungsstufe während des Einschaltens die FLCD 109 auf der Basis einer Signalleitung (Einschaltsignalleitung) des Datentransferbusses 310 erfassen, daß die FLCD-I/F 110 eingeschaltet wird. Daher sendet dann, wenn die FLCD 109 dieses erfaßt und die Selbstinitialisierung abgeschlossen ist, die FLCD 109 ein spontanes Aufmerksamkeitssignal (10000001B, welche anzeigt, daß sich die FLCD 109 in einem bereiten Zustand befindet) an die FLCD-I/F 110.
Durch Empfangen dieses Aufmerksamkeitssignals wird die FLCD- I/F 110 darüber informiert, daß die FLCD 109 betriebsbereit ist. Demgemäß gibt die FLCD-I/F 110 den Aufmerksamkeitssignal Löschen-Befehl aus und veranlaßt die FLCD 109, nach Empfangen eines Aufmerksamkeitssignals "00000000B" von der FLCD 109 Bilder anzuzeigen.
In der Praxis jedoch sendet der Einschaltvorgang der FLCD 109 ein Aufmerksamkeitssignal, in welchem ein Bit, welches anzeigt, daß es dazu dienen soll, den Kontrastwert und den Wert einer Abtastansteuerperiode bei dem Einschalten zu übertragen, auf "1" gesetzt wird, anstelle des Sendens eines Aufmerksamkeitssignals, welches ganz einfach den Bereit-Zustand anzeigt. Daher gibt die FLCD-I/F 110 Übertragungsanforderungen für den Kontrastwert und den Wert einer Abtastansteuerperiode aus und führt die Verarbeitung zum Beschaffen jeder Information durch.
Fall 2. Die FLCD 109 wird zuerst eingeschaltet, und dann wird die FLCD-I/F 110 eingeschaltet (beispielsweise dann, wenn die FLCD 109 als eine Anzeigeeinrichtung eingeschaltet bleibt, obwohl die Informationsverarbeitungsvorrichtung ausgeschaltet wird).
Falls dies der Fall ist, wird das Einschaltsignal freigegeben, nachdem die FLCD-I/F 110 initialisiert ist. Wenn das Signal freigegeben ist, führt die FLCD 109 eine Initialisierung wie beispielsweise das Einschalten der Hintergrundbeleuchtung durch. Nach der Initialisierung sendet die FLCD 109 ein Signal EINHEIT BEREIT.
Nachstehend werden die Betriebsablaufprozeduren der CPU 109a der FLCD 109 unter Bezugnahme auf die in Fig. 24 und 25 gezeigten Ablaufdiagramme beschrieben. Es wird angemerkt, daß diesen Ablaufdiagrammen entsprechende Programme in einem (nicht gezeigten) internen ROM der CPU 109a gespeichert sind. Obwohl dieser ROM auch Verarbeitungsprogramme speichert, die dem Datenempfang von dem Datenübertragungsbus 310 entsprechen, wird eine Beschreibung der Verarbeitung weggelassen, da es einfach möglich ist, die Verarbeitung anhand der nachfolgenden Beschreibung zu verstehen.
Wenn die FLCD 109 durch einen (nicht gezeigten) Schalter eingeschaltet wird, initialisiert die CPU 109a zunächst die einzelnen Schaltungen in der FLCD 109 in Schritt S41. Diese Initialisierung beinhaltet die Verarbeitung des Speicherns einer (noch zu beschreibenden) variablen Flag in einen (nicht gezeigten RAM) und das Löschen von Flag auf "0".
Der Ablauf schreitet zu Schritt S42 fort, und die CPU 109a sucht verschiedene Zustände in der FLCD 109. Die gegenwärtigen Zustände des Temperatursensors 407 und der Kontrasteinstelleinheit 406 sind Beispiele der zu suchenden Objekte.
Im Schritt S43 erfaßt die CPU 109a den Logikpegel einer bestimmten Leitung auf dem Datenübertragungsbus 310, wodurch geprüft wird, ob die FLCD-I/F 110 eingeschaltet ist.
Falls die CPU 109a in Schritt S43 ermittelt, daß die FLCD-I/F 110 nicht eingeschaltet ist, setzt die CPU 109a FLAG auf "0", und schreitet der Ablauf zu Schritt S51 fort.
Falls die CPU 109a in Schritt S43 ermittelt, daß die FLCD-I/F 110 eingeschaltet ist, schreitet der Ablauf zu Schritt S45 fort, und prüft die CPU 109a, ob FLAG "0" ist, d. h. ob die FLCD-I/F 110 von AUS auf EIN geschaltet ist (wenn die FLCD 109 zuerst eingeschaltet wird).
Falls FLAG "0" ist, gibt die CPU 109a, um die FLCD-I/F 110 darüber zu informieren, daß die FLCD 109 ansteuerbar ist, ein spontanes Aufmerksamkeitssignal aus, welches diese Information der FLCD-I/F 110 anzeigt. Jedoch beschafft während der Schleifenverarbeitung, die durchgeführt wird, während die FLCD-I/F 110 ausgeschaltet bleibt, die CPU 109a auch einen Status. In diesem Fall gibt die CPU 109a an die FLCD-I/F 110 daher ein Aufmerksamkeitssignal aus, welches ein Bit enthält, das anzeigt, daß der Wert einer Abtastansteuerperiode und der Kontrastwert geändert sind.
Die FLCD-I/F 110 empfängt dieses Aufmerksamkeitssignal, und gibt den entsprechenden Befehl aus. Schließlich wird eine Verbindung zwischen der FLCD-I/F 110 und der FLCD 109 durch Ausgeben des Aufmerksamkeitssignal Löschen-Befehls von der FLCD-I/F 110 und Ausgehen des Aufmerksamkeitssignals "00000000B" von der FLCD 109 abgeschlossen. Diese Verarbeitung erfolgt in Schritt S46.
Wenn die Verbindung zwischen der FLCD-I/F 110 und der FLCD 109 auf diese Art und Weise abgeschlossen ist, schreitet der Ablauf zu Schritt S47 fort, und setzt die CPU 109a "1" in FLAG.
Der Ablauf schreitet dann zu Schritt S48 fort, und die CPU 109a vergleicht den Status (den Temperaturwert des Temperatursensors 407 und den Wert von der Kontrasteinstellungseinheit 406), die in Schritt S42 erhalten wurden, mit dem letzten Status, wodurch geprüft wird, ob sich der Status geändert hat.
Falls JA in Schritt S48, schreitet der Ablauf zu Schritt S49 fort, und erzeugt die CPU 109a durch ein spontanes Aufmerksamkeitssignal zu übertragende Daten und speichert die Daten in dem (nicht gezeigten) RAM. Es sei angenommen, daß diese Daten nach dem FIFO-Prinzip gespeichert werden. In Schritt S50 überträgt die CPU 109a über die serielle Kommunikationsleitung 210 ein spontanes Aufmerksamkeitssignal, welches den geänderten Status für die FLCD-I/F 110 anzeigt. An diesem Punkt bleibt der Wert einer Abtastperiode in Abhängigkeit von der Temperatur und der Kontrastwert unübertragen.
In Schritt S51 prüft die CPU 109a, ob ein Befehl von der FLCD-I/F 110 empfangen wird. Falls kein Befehl empfangen wird, kehrt der Ablauf zu Schritt S42 zurück.
Falls ein Befehl von der FLCD-I/F 110 empfangen wird, schreitet der Ablauf zu Schritt S52 fort, und prüft die CPU 109a, ob die zu übertragenden Daten, welche vorangehend erzeugt und gespeichert wurden, vollständig übertragen sind. Falls zum Beispiel ein spontanes Aufmerksamkeitssignal, welches anzeigt, daß der Kontrast geändert ist, bereits ausgegeben wurde, aber Informationen, die den tatsächlichen Zustand anzeigen, noch nicht vollständig übertragen worden sind, schreitet der Ablauf zu Schritt S53 fort, und prüft die CPU 109a, ob die empfangenen Daten (Befehl) den Zustand (Aufmerksamkeitssignal Informationen Anfordern) anfordern. Falls NEIN in Schritt S53, ermittelt die CPU 109a, daß der empfangene Befehl durch die FLCD-I/F 110 gleichzeitig mit dem Aufmerksamkeitssignal ausgegeben ist. Demgemäß kehrt der Ablauf durch Vernachlässigen des Befehls zu Schritt S42 zurück.
Falls die CPU 109a in Schritt S53 ermittelt, daß der empfangene Befehl eine Zustandsübertragungsanforderung ist, schreitet der Ablauf zu Schritt S54 fort. In Schritt S54 baut die CPU 109a einen Aufmerksamkeitscode auf der Grundlage der zu übertragenden Daten auf und überträgt den Code.
In Schritt S55 prüft die CPU 109a, ob die auf der Ausgabe des spontanen Aufmerksamkeitssignals basierenden Daten vollständig übertragen sind. Falls JA in Schritt S55, löscht die CPU 109a den gespeicherten Datenabschnitt (Schritt S56). Falls NEIN in Schritt S55, bereitet die CPU 109a den Empfang des nächsten Anforderungsbefehls vor.
Falls andererseits die CPU 109a in Schritt S52 ermittelt, daß keine zu übertragenden Daten verbleiben, kann die CPU 109a ermitteln, daß der empfangene Befehl nicht der Antwortbefehl auf das spontane Aufmerksamkeitssignal von der FLCD 109 ist. Daher schreitet der Ablauf zu Schritt S57 fort, und führt die CPU 109a die entsprechende Verarbeitung aus.
Die in Schritt S57 ausgeführte Verarbeitung beinhaltet nicht nur eine Verarbeitung für den angeforderten Befehl, sondern auch eine Verarbeitung (entsprechend zu Schritt S49) des Speicherns der Antwortdaten auf die Anforderung. Die CPU 109a führt darüber hinaus eine vergleichbare Verarbeitung durch, wenn ein Fehler in den empfangenen Daten auftritt.
Es wird angemerkt, daß die FLCD-I/F 110 einen Befehl für das erste Ereignis in Sch ritt S3 oder S5 in der Hauptverarbeitung ausgibt. Darüber hinaus erfolgt die Übertragung von Befehlen nach der Ausgabe des ersten Befehls durch eine Unterbrechungsverarbeitung bei Empfang von der seriellen Kommunikationsleitung 210.
Eine Beschreibung dieser Unterbrechungsverarbeitung wird weggelassen, weil die Verarbeitung anhand der vorstehenden Erklärung der Befehle und Aufmerksamkeitssignale sowie durch Bezugnahme auf die in den Fig. 21 bis 23 gezeigten Sequenzen einfach verstanden werden kann.
Es wird angemerkt, daß die FLCD-I/F 110 oder FLCD 109 in diesem Ausführungsbeispiel vorangehend in die Informationsverarbeitungsvorrichtung integriert oder in einem Standard-Erweiterungssteckplatz der durch einen Personalcomputer repräsentierten Vorrichtung angebracht sein können.
Es wird darüber hinaus angemerkt, daß in dem vorstehenden Ausführungsbeispiel die CPU 204 oder die FLCD-I/F 110 eine Verarbeitung in Übereinstimmung mit den in dem ROM 220 gespeicherten Programmen durchführt. Anstelle des ROM 220 ist es jedoch möglich, beispielsweise ein RAM oder ein EEPROM zu verwenden, in welche Daten neu geschrieben und gespeichert werden können.
Wenn ein RAM verwendet wird, ist es lediglich notwendig, ein entsprechendes Programm in die CPU 204 der FLCD-I/F 110 in den frühen Stufen der Treibersoftware zum Ansteuern der FLCD- I/F 110 zu laden, wenn die Informationsverarbeitungsvorrichtung eingeschaltet wird. Die Verwendung eines RAM oder eines EEPROM hat den Vorteil, daß die Prozeßprogramme der CPU 204 leicht geändert und fehlerbereinigt werden können.
Demgemäß kann die Informationsverarbeitungsvorrichtung der FLCD-I/F dieses Ausführungsbeispiels entweder eine einzelne Vorrichtung oder eine Kombination einer Vielzahl von Vorrichtungen sein, oder kann durch externes Zuführen von Programmen realisiert sein.
Die vorstehenden Ausführungsbeispiele wurden durch Heranziehen der Anzahl von anzuzeigenden Farben als 16 Farben beispielhaft beschrieben. Jedoch ist die Anzahl von Anzeigefarben nicht auf 16 Farben beschränkt.
In den vorstehenden Ausführungsbeispielen sind die FLCD-I/F 110 und die FLCD 109 über zwei Schnittstellen, d. h. den dedizierten Bus 310 für Bilddaten und die serielle Kommunikationsleitung 210 zum Austauschen von Befehlen und Aufmerksamkeitssignalen verbunden. In Wirklichkeit jedoch sind diese Schnittstellen verbunden, da sie in einem einzelnen Kabel untergebracht sind. Demgemäß erscheint es dem Benutzer derart, als würde der Datenaustausch über eine einzige Schnittstelle durchgeführt, so daß dies Verwirrung bei der Verdrahtung vermeidet.
Es wird angemerkt, daß in der vorstehenden Beschreibung das vierte Ausführungsbeispiel auf das vorangehend beschriebene zweite Ausführungsbeispiel angewandt wird. Es ist jedoch natürlich möglich, das vierte Ausführungsbeispiel auf das erste oder das dritte Ausführungsbeispiel anzuwenden.
Als ein Beispiel der Anwendung des vierten Ausführungsbeispiels auf das erste Ausführungsbeispiel ist es lediglich notwendig, jeden Elementwert in der Fehlerverteilungsmatrix in dem Binarisierungs-Halbtonprozessor 206 in Übereinstimmung mit einer Anweisung von der FLCD 109 zu ändern. Um das vierte Ausführungsbeispiel auf das dritte Ausführungsbeispiel anzuwenden, ist es andererseits lediglich notwendig, zwei Einstellschalter zusätzlich bereitzustellen und die Charakteristiken des Degamma-Prozessors 601 oder des Binarisierungs- Halbtonprozessors 206 zu ändern, wenn ein Betreiber den entsprechenden Schalter einstellt.
Gemäß den Ausführungsbeispielen der Erfindung wie vorstehend beschrieben, können Bilder angezeigt werden, während die Anzeigeseite und die Anzeigebildübertragungsseite miteinander kommunizieren. Demzufolge ist es möglich, die Anzeigeseite zu veranlassen, Bilder entsprechend den Bedingungen der Anzeigeseite in einem optimalen Zustand anzuzeigen.
Die Erfindung kann auf ein aus einer Vielzahl von Einrichtungen bestehendes System oder auf eine eine einzige Einrichtung umfassende Vorrichtung angewandt werden.
Darüber hinaus ist die Erfindung auch auf einen Fall anwendbar, in dem die Erfindung durch Bereitstellen eines Programms für ein System oder eine Vorrichtung verkörpert ist. In diesem Fall bildet ein Speichermedium, welches ein Programm gemäß der Erfindung speichert, die Erfindung. Das System oder die Vorrichtung, die mit dem von dem Speichermedium gelesenem Programm installiert wird, verwirklich die Funktionen gemäß der Erfindung.
Da offensichtlich viele sich stark unterscheidende Ausführungsbeispiele der Erfindung gemacht werden können, ohne von deren Schutzbereich zu weichen, ist klar, daß die Erfindung mit Ausnahme wie in den beigefügten Patentansprüchen definiert, nicht auf die bestimmten Ausführungsbeispiele derselben beschränkt ist.

Claims

1. Anzeigesystem zum Anzeigen eines Anzeigebilds in Übereinstimmung mit Anzeigedaten, umfassend:

eine ferroelektrische Flüssigkristallanzeigeeinrichtung (109) zum Anzeigen des Anzeigebilds, wobei die Flüssigkrißtallanzeigeeinrichtung (109) mit einer Einstelleinrichtung (SW, 406) versehen ist zum Erzeugen eines Bildeinstellungsanweisungssignals in Antwort auf eine Einstellung der Einstelleinrichtung durch einen Benutzer, wobei die Einstelleinrichtung (SW, 406) derart angeordnet ist, daß sie durch einen Benutzer einstellbar ist, während der Benutzer eine Änderung eines auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung angezeigten Anzeigebilds überwacht; und

eine Verarbeitungseinrichtung (110) zum Empfangen und Verarbeiten der Anzeigedaten und zum Liefern der verarbeiteten Anzeigedaten an die ferroelektrische Flüssigkristallanzeigeeinrichtung (109), um das Anzeigebild anzuzeigen;

wobei das Anzeigesystem gekennzeichnet ist durch:

eine in der ferroelektrischen Flüssigkristallanzeigeeinrichtung vorgesehene Übertragungseinrichtung (109a) zum Übertragen eines Degamma-Bildeinstellungsanweisungssignals in Antwort auf das Einstellsignal aus der Einstelleinrichtung (SW, 406) an die Verarbeitungseinrichtung (110);

und dadurch, daß die Verarbeitungseinrichtung (110) ferner umfaßt:

eine Vielzahl von Degamma-Tabellen (T2);

eine Degamma-Verarbeitungseinrichtung (601) zur Degamma- Verarbeitung der Anzeigedaten in Übereinstimmung mit einer ausgewählten Degamma-Tabelle (T2); und

eine Änderungseinrichtung (204) zum Ändern der ausgewählten Degamma-Tabelle in Antwort auf das Degamma-Bildeinstellungsanweisungssignal aus der Übertragungseinrichtung (109a);

wodurch bei Betrieb des Anzeigesystems ein Benutzer in der Lage ist, den Kontrast des Anzeigebilds wie durch die Degamma- Verarbeitung festgelegt einzustellen, während er eine Änderung des Anzeigebilds auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) überwacht, wobei die Änderung in Antwort auf die Einstellung der Einstelleinrichtung erfolgt.

2. Anzeigesystem nach Anspruch 1, bei dem

die ferroelektrische Flüssigkristallanzeigeeinrichtung (109) ferner mit einer zweiten Einstelleinrichtung (SW) versehen ist zum Erzeugen eines zweiten Bildeinstellungsanweisungssignals in Antwort auf die Einstellung der zweiten Einstelleinrichtung durch einen Benutzer, wobei die zweite Einstelleinrichtung (SW) derart angeordnet ist, daß sie durch einen Benutzer einstellbar ist, während der Benutzer ein auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung angezeigtes Anzeigebild überwacht;

die Übertragungseinrichtung (109a) ferner derart angeordnet ist, daß ein Fehlerverteilungs-Bildeinstellungsanweisungssignal in Antwort auf das zweite Einstellsignal aus der zweiten Einstelleinrichtung (SW) an die Verarbeitungseinrichtung (110) übertragen wird; und

die Verarbeitungseinrichtung (110) ferner umfaßt:

eine Vielzahl von Fehlerverteilungstabellen (T1);

eine Fehlerverteilungsverarbeitungseinrichtung (601) zur Fehlerverteilungsverarbeitung der Anzeigedaten in Übereinstimmung mit einer ausgewählten Fehlerverteilungstabelle (T1); und

eine Änderungseinrichtung (204) zum Ändern der ausgewählten Fehlerverteilungstabelle in Antwort auf das Fehlerverteilungs-Bildeinstellungsanweisungssignal aus der Übertragungseinrichtung (109a);

wodurch bei Betrieb des Anzeigesystems ein Benutzer in der Lage ist, das Aussehen sowie den Kontrast des Anzeigebilds wie durch die Fehlerverteilungsverarbeitung und die Degamma-Verarbeitung festgelegt einzustellen, während er eine Änderung des Anzeigebilds auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) überwacht, wobei die Änderung in Antwort auf die Einstellung der zweiten Einstelleinrichtung erfolgt.

3. Anzeigesystem zum Anzeigen eines Anzeigebilds in Übereinstimmung mit Anzeigedaten, umfassend:

eine ferroelektrische Flüssigkristallanzeigeeinrichtung (109) zum Anzeigen des Anzeigebilds, wobei die Flüssigkristallanzeigeeinrichtung (109) mit einer Einstelleinrichtung (SW) versehen ist zum Erzeugen eines Bildeinstellungsanweisungssignals in Antwort auf eine Einstellung der Einstelleinrichtung durch einen Benutzer, wobei die Einstelleinrichtung (SW) derart angeordnet ist, daß sie durch einen Benutzer einstellbar ist, während der Benutzer eine Änderung eines auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung angezeigten Anzeigebilds überwacht; und

wobei das Anzeigesystem gekennzeichnet ist durch:

eine in der ferroelektrischen Flüssigkristallanzeigeeinrichtung vorgesehene Übertragungseinrichtung (109a) zum Überragen eines Fehlerverteilungs-Bildeinstellungsanweisungssignals in Antwort auf das Einstellsignal aus der Einstelleinrichtung (SW) an die Verarbeitungseinrichtung (110);

und dadurch, daß die Verarbeitungseinrichtung (110) ferner umfaßt:

eine Vielzahl von Fehlerverteilungstabellen (T1);

eine Fehlerverteilungsverarbeitungseinrichtung (601) zur Fhlerverteilungsverarbeitung der Anzeigedaten in Übereinstimmung mit einer ausgewählten Fehlerverteilungstabelle (T1); und

wodurch bei Betrieb des Anzeigesystems ein Benutzer in der Lage ist, das Aussehen des Anzeigebilds wie durch die Fehlerverteilungsverarbeitung festgelegt einzustellen, während er eine Änderung des Anzeigebilds auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) überwacht, wobei die Änderung in Antwort auf die Einstellung der Einstelleinrichtung erfolgt.

4. System nach einem der Ansprüche 1 bis 3, bei der

die Verarbeitungseinrichtung (110) ferner eine Bilddatenübertragungseinrichtung (207) zum Übertragen eines Anzeigebilds an die ferroelektrische Flüssigkristallanzeigeeinrichtung (109) über einen ersten Bus (310) umfaßt; und

die Änderungseinrichtung eine Kommunikationseinrichtung (204) zum Übertragen von Befehlsdaten an die und Empfangen von Aufmerksamkeitsdaten von der ferroelektrische(n) Flüssigkeitskristallanzeigeeinrichtung über einen zweiten Bus (210) umfaßt.

5. System nach Anspruch 4, bei dem die Kommunikationseinrichtung (204) serielle Daten überträgt und empfängt.

6. System nach Anspruch 4 oder 5, bei dem die Verarbeitungseinrichtung (110) ferner umfaßt:

eine erste Speichereinrichtung (202) zum Speichern von Originalbilddaten eines Anzeigebilds;

eine zweite Speichereinrichtung (208) zum Speichern von Daten mit einem Anzeigeformat der Anzeigeeinrichtung;

eine Überwachungseinrichtung (203) zum Überwachen eines Zugriffs auf die erste Speichereinrichtung;

eine Umwandlungseinrichtung (206) zum dann, wenn die Überwachungseinrichtung erfaßt, daß ein Schreibzugriff auf die erste Speichereinrichtung erfolgt, Umwandeln von Bilddaten in dem geschriebenen Bereich in das Anzeigedatenformat, wobei die Umwandlung die Verarbeitung der Bilddaten auf der Grundlage einer ausgewählten Degamma-Tabelle und/oder einer ausgewählten Fehlerverteilungstabelle involviert;

wobei die Bilddatenübertragungseinrichtung (207) die umgewandelten Bilddaten in die zweite Speichereinrichtung überträgt;

wobei die Änderungseinrichtung ferner eine Ermittlungseinrichtung umfaßt zum Ermitteln, ob die zweite Speichereinrichtung (208) Bilddaten aufweist, welche nicht an die ferroelektrische Flüssigkristallanzeigeeinrichtung übertragen wurden; und

wobei die Bilddatenübertragungseinrichtung (207) dann, wenn die Ermittlungseinrichtung ermittelt, daß die zweite Speichereinrichtung (208) ein nicht übertragenes Bild aufweist, die Bilddaten über den ersten Bus an die ferroelektrische Flüssigkristallanzeigeeinrichtung ausgibt, wobei die Bilddaten durch die Umwandlungseinrichtung umgewandelte Bilddaten umfassen.

7. System nach Anspruch 6, bei dem

die erste Speichereinrichtung (202) eine Kapazität eines Vollbilds hat, und

die Bilddatenübertragungseinrichtung (207) alle in der ersten Speichereinrichtung (202) gespeicherten und in der Umwandlungseinrichtung umgewandelten Bilddaten an die zweite Speichereinrichtung (208) überträgt, bevor die umgewandelten Bilddaten über den ersten Bus an die ferroelektrische Flüssigkristallanzeigeeinrichtung übertragen werden, falls die Ermittlungseinrichtung ermittelt, daß die zweite Speichereinrichtung kein nicht übertragenes Bild aufweist.

8. System nach Anspruch 7, bei dem die Bilddatenübertragungseinrichtung dazu ausgelegt ist, eine Zwischenzeilenabtastung von in der zweiten Speichereinrichtung gespeicherten Bildern durchzuführen und umgewandelte Bilddaten in Übereinstimmung mit der Zwischenzeilenabtastung an die Anzeige auszugeben.

9. System nach Anspruch 6, bei dem die Ausgabeeinrichtung eine Einrichtung umfaßt zum Übertragen aller umgewandelter Bilddaten, die in der zweiten Speichereinrichtung (208) gespeichert sind, mit einem auf von der ferroelektrischen Flüssigkristallanzeigeeinrichtung innerhalb einer vorbestimmten Zeit empfangenen Informationen basierenden Verhältnis.

10. Informationsverarbeitungsvorrichtung, umfassend das Anzeigesystem nach einem der Ansprüche 1 bis 9, wobei die Informationsverarbeitungsvorrichtung umfaßt:

eine Hostverarbeitungseinheit (101) zum Liefern der Anzeigedaten an die Verarbeitungseinrichtung (110); und

einen externen Bus (108) zum Verbinden der Verarbeitungseinrichtung (110) mit der Hostverarbeitungseinheit (101).

11. Verfahren zum Anzeigen eines Anzeigebilds auf einer ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) in Übereinstimmung mit Anzeigedaten, umfassend die Schritte:

Empfangen der Anzeigedaten;

Verarbeiten der Anzeigedaten in einer Verarbeitungseinrichtung (110), wobei der Verarbeitungsschritt eine Degamma- Verarbeitung der Anzeigedaten in Übereinstimmung mit einer Degamma-Tabelle umfaßt; und

Liefern der verarbeiteten Anzeigedaten an die ferroelektrische Flüssigkristallanzeigeeinrichtung, um das Anzeigebild anzuzeigen,

gekennzeichnet durch die Schritte:

Erzeugen eines Degamma-Bildeinstellungsanweisungssignals in Antwort auf eine Einstellung einer Einstelleinrichtung (SW, 406) durch einen Benutzer, wobei die ferroelektrische Flüssigkristallanzeigeeinrichtung (109) mit der Einstelleinrichtung (SW, 406) versehen ist;

Übertragen des Degamma-Bildeinstellungsanweisungssignals von der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) an die Verarbeitungseinrichtung (110); und

Ändern der in dem Schritt der Degamma-Verarbeitung verwendeten ausgewählten Degamma-Tabelle in Antwort auf das übertragene Degamma-Bildeinstellungsanweisungssignal;

wodurch ein Benutzer in der Lage ist, den Kontrast des Anzeigebilds wie durch die Degamma-Verarbeitung festgelegt einzustellen, während er eine Änderung des Anzeigebilds auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) überwacht, wobei die Änderung in Antwort auf die Einstellung der Einstelleinrichtung erfolgt.

12. Verfahren nach Anspruch 11, bei dem

der Verarbeitungsschritt ferner einen Schritt der Fehlerverteilungsverarbeitung der Anzeigedaten in Übereinstimmung mit einer ausgewählten Fehlerverteilungstabelle umfaßt; und

das Verfahren ferner die Schritte umfaßt:

Erzeugen eines Fehlerverteilungs-Bildeinstellungsanweisungssignals in Antwort auf die Einstellung einer zweiten Einstelleinrichtung (SW) durch einen Benutzer, wobei die ferroelektrische Flüssigkristallanzeigeeinrichtung (109) mit der zweiten Einstelleinrichtung (SW) versehen ist;

Übertragen des Fehlerverteilungs-Bildeinstellungsanweisungssignals von der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) an die Verarbeitungseinrichtung (110); und

Ändern der in dem Schritt der Fehlerverteilungsverarbeitung verwendeten ausgewählten Fehlerverteilungstabelle in Antwort auf das übertragene Fehlerverteilungs-Bildeinstellungsanweisungssignal;

wodurch ein Benutzer in der Lage ist, das Aussehen sowie den Kontrast des Anzeigebilds wie durch die Fehlerverteilungsverarbeitung und die Degamma-Verarbeitung festgelegt einzustellen, während er eine Änderung des Anzeigebilds auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) überwacht, wobei die Änderung in Antwort auf die Einstellung der zweiten Einstelleinrichtung erfolgt.

13. Verfahren zum Anzeigen eines Anzeigebilds auf einer ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) in Übereinstimmung mit Anzeigedaten, umfassend die Schritte:

Empfangen der Anzeigedaten;

Verarbeiten der Anzeigedaten in einer Verarbeitungseinrichtung (110), wobei der Verarbeitungsschritt einen Schritt einer Fehlerverteilungsverarbeitung der Anzeigedaten in Übereinstimmung mit einer ausgewählten Fehlerverteilungstabelle umfaßt; und

gekennzeichnet durch die Schritte:

Erzeugen eines Fehlerverteilungs-Bildeinstellungsanweisungssignals in Antwort auf eine Einstellung einer Einstelleinrichtung (SW) durch einen Benutzer, wobei die ferroelektrische Flüssigkristallanzeigeeinrichtung (109) mit der Einstelleinrichtung (SW) versehen ist;

Übertragen des Fehlerverteilung-Bildeinstellungsanweisungssignals von der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) an die Verarbeitungseinrichtung (110); und

wodurch ein Benutzer in der Lage ist, das Aussehen des Anzeigebilds wie durch die Fehlerverteilungsverarbeitung festgelegt einzustellen, während er eine Änderung des Anzeigebilds auf der ferroelektrischen Flüssigkristallanzeigeeinrichtung (109) überwacht, wobei die Änderung in Antwort auf die Einstellung der Einstelleinrichtung erfolgt.