JP3126681B2 - 表示装置、表示制御装置及び表示制御方法 - Google Patents
表示装置、表示制御装置及び表示制御方法Info
- Publication number
- JP3126681B2 JP3126681B2 JP09085094A JP8509497A JP3126681B2 JP 3126681 B2 JP3126681 B2 JP 3126681B2 JP 09085094 A JP09085094 A JP 09085094A JP 8509497 A JP8509497 A JP 8509497A JP 3126681 B2 JP3126681 B2 JP 3126681B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- display
- data
- resolution
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置、表示制
御装置及び表示制御方法に関し、詳しくは例えば強誘電
性液晶表示素子等、電界に対して双安定性（メモリー
性）を有する２値化表示素子を用いた表示装置、この表
示装置を制御する表示制御装置及び表示制御方法に関す
るものである。
御装置及び表示制御方法に関し、詳しくは例えば強誘電
性液晶表示素子等、電界に対して双安定性（メモリー
性）を有する２値化表示素子を用いた表示装置、この表
示装置を制御する表示制御装置及び表示制御方法に関す
るものである。
【０００２】
【従来の技術】最近、パーソナル・コンピュータやワー
クステーションなどのディスプレイは、大画面、高解像
度化が急速に進んでおり、従来からのものも含め多くの
表示モードが存在する。一般的によく用いられるＩＢＭ
（登録商標）社のパーソナル・コンピュータのグラフィ
ックス環境を例にとれば、ＣＧＡ（Ｃｏｌｏｒ Ｇｒａ
ｈｐｉｃ Ａｄａｐｔｅｒ），ＥＧＡ（Ｅｎｈａｎｃｅ
ｄ Ｇｒａｐｈｉｃ Ａｄａｐｔｅｒ），ＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃ Ａｄａｐｔｅｒ）など１０数
種類におよぶ表示モードがあり、それぞれ解像度や表示
可能な色の数が異なる。
クステーションなどのディスプレイは、大画面、高解像
度化が急速に進んでおり、従来からのものも含め多くの
表示モードが存在する。一般的によく用いられるＩＢＭ
（登録商標）社のパーソナル・コンピュータのグラフィ
ックス環境を例にとれば、ＣＧＡ（Ｃｏｌｏｒ Ｇｒａ
ｈｐｉｃ Ａｄａｐｔｅｒ），ＥＧＡ（Ｅｎｈａｎｃｅ
ｄ Ｇｒａｐｈｉｃ Ａｄａｐｔｅｒ），ＶＧＡ（Ｖｉ
ｄｅｏ Ｇｒａｐｈｉｃ Ａｄａｐｔｅｒ）など１０数
種類におよぶ表示モードがあり、それぞれ解像度や表示
可能な色の数が異なる。
【０００３】図１０は、その一覧表である。
【０００４】（１）表示色について 図１０から判るように、各表示モードによって１ピクセ
ル当りの構成ビット数（ビット／ピクセル）が異なり、
画像メモリ（ＶＲＡＭ）中の格納フォーマットも異なっ
ている。当然、１ピクセル当りの構成ビット数が多いモ
ードの方が、多色表示が可能である。
ル当りの構成ビット数（ビット／ピクセル）が異なり、
画像メモリ（ＶＲＡＭ）中の格納フォーマットも異なっ
ている。当然、１ピクセル当りの構成ビット数が多いモ
ードの方が、多色表示が可能である。
【０００５】ここで、ＩＢＭ社のパーソナル・コンピュ
ータのグラフィックス環境において最も多色表示可能
な、表示モード１３（ｈ）（ＶＧＡ）を一例に挙げる
と、そのカラー情報の出力フローは以下の通りである。
まず、ＶＲＡＭのあるアドレスがアクセスされるとＶＲ
ＡＭ中の画像データ（ビット／ピクセル：モード１３
（ｈ）時）は、予め色情報が格納されているカラーパレ
ット内のカラーレジスタを選択するためのアドレスとし
て働く。ＶＧＡの場合、カラーパレットは１８ビット
（Ｒ，Ｇ，Ｂの各６ビット）のカラーレジスタを２５６
本持っており、このカラーレジスタに色情報が格納され
ている。ＶＲＡＭからの画像データによって２５６本の
中から１つのカラーレジスタが選択されると、Ｒ，Ｇ，
Ｂの各６ビット構成のカラーデータが読み出され、同じ
カラーパレット内にあるＤ−Ａコンバータへと導かれ
る。Ｒ，Ｇ，Ｂ各１つずつ設けられているＤ−Ａコンバ
ータは、６ビットのカラーデータをアナログ信号に変換
して、ディスプレイ（ＣＲＴ）に送る。
ータのグラフィックス環境において最も多色表示可能
な、表示モード１３（ｈ）（ＶＧＡ）を一例に挙げる
と、そのカラー情報の出力フローは以下の通りである。
まず、ＶＲＡＭのあるアドレスがアクセスされるとＶＲ
ＡＭ中の画像データ（ビット／ピクセル：モード１３
（ｈ）時）は、予め色情報が格納されているカラーパレ
ット内のカラーレジスタを選択するためのアドレスとし
て働く。ＶＧＡの場合、カラーパレットは１８ビット
（Ｒ，Ｇ，Ｂの各６ビット）のカラーレジスタを２５６
本持っており、このカラーレジスタに色情報が格納され
ている。ＶＲＡＭからの画像データによって２５６本の
中から１つのカラーレジスタが選択されると、Ｒ，Ｇ，
Ｂの各６ビット構成のカラーデータが読み出され、同じ
カラーパレット内にあるＤ−Ａコンバータへと導かれ
る。Ｒ，Ｇ，Ｂ各１つずつ設けられているＤ−Ａコンバ
ータは、６ビットのカラーデータをアナログ信号に変換
して、ディスプレイ（ＣＲＴ）に送る。
【０００６】この様なカラー情報の出力方式（カラーパ
レット＋アナログ出力）は、ＶＲＡＭのデータ量の割に
多色表示が実現できる点や、カラーレジスタのデータを
書き換えることで、ＶＲＡＭ中のデータを書き換えなく
ても表示画面上の色を変化させることができる点、また
ディスプレイとの接続本数を少なくできる点などの利点
があり、現在の主なパーソナル・コンピュータにおける
標準的な手法となっている。
レット＋アナログ出力）は、ＶＲＡＭのデータ量の割に
多色表示が実現できる点や、カラーレジスタのデータを
書き換えることで、ＶＲＡＭ中のデータを書き換えなく
ても表示画面上の色を変化させることができる点、また
ディスプレイとの接続本数を少なくできる点などの利点
があり、現在の主なパーソナル・コンピュータにおける
標準的な手法となっている。
【０００７】（２）解像度について 図１０において、解像度に関しても各表示モード毎に異
なり、例えば、モードＤ（ｈ）の場合は、３２０×２０
０ピクセル（絵素）、モード１２（ｈ）の場合は、６４
０×４８０ピクセルである。この様な、多種類の表示モ
ードすべてを１つのディスプレイ（ＣＲＴ）でサポート
することは従来より比較的困難とされており、表示可能
な表示モードを規定（制限）しているものが一般的であ
る。また、“マルチスキャン”や“マルチシンク”と呼
ばれる一部の自動追尾型のＣＲＴ等では、比較的広範囲
の表示モードをサポートするために、各表示モードに応
じて電子ビームの走査周波数を切り替えるという手法を
とっている。このため表示情報の少ない（解像度の低
い）表示モードで表示を行うと、文字や数字が歯抜けて
表示されるものも多い。
なり、例えば、モードＤ（ｈ）の場合は、３２０×２０
０ピクセル（絵素）、モード１２（ｈ）の場合は、６４
０×４８０ピクセルである。この様な、多種類の表示モ
ードすべてを１つのディスプレイ（ＣＲＴ）でサポート
することは従来より比較的困難とされており、表示可能
な表示モードを規定（制限）しているものが一般的であ
る。また、“マルチスキャン”や“マルチシンク”と呼
ばれる一部の自動追尾型のＣＲＴ等では、比較的広範囲
の表示モードをサポートするために、各表示モードに応
じて電子ビームの走査周波数を切り替えるという手法を
とっている。このため表示情報の少ない（解像度の低
い）表示モードで表示を行うと、文字や数字が歯抜けて
表示されるものも多い。
【０００８】
【発明が解決しようとする課題】前記の様な、表示色及
び解像度が異なる各種表示モードを強誘電性液晶等のメ
モリー性を有する液晶を用いた表示装置に適用して表示
する場合、ＣＲＴ等に表示する場合と異なり、以下の様
なことを考慮しなければならない。
び解像度が異なる各種表示モードを強誘電性液晶等のメ
モリー性を有する液晶を用いた表示装置に適用して表示
する場合、ＣＲＴ等に表示する場合と異なり、以下の様
なことを考慮しなければならない。
【０００９】（１）表示色に関して 強誘電性液晶表示装置などに代表される２値化表示素子
を用いた表示装置の場合、ＣＲＴ等の様に１ピクセル
（絵素）内でアナログ的に（深さ方向で）階調を表現す
ること、即ち３次元的に階調表示をすることが難しい。
２値化表示素子で階調表示を行わせる場合、深さ方向の
階調（カラー）データを横方向（広がり方向）に展開す
る処理を行い、２次元的に表示（面積階調）させるのが
一般的である。したがって、表示色が異なる各種表示モ
ードを強誘電性液晶表示装置等で表示させる場合、表示
モードに応じて、本来ＣＲＴ用の深さ方向の階調（カラ
ー）データを実際の表示装置の絵素の配置にしたがって
横方向（広がり方向）の階調データに変換しなければな
らない。
を用いた表示装置の場合、ＣＲＴ等の様に１ピクセル
（絵素）内でアナログ的に（深さ方向で）階調を表現す
ること、即ち３次元的に階調表示をすることが難しい。
２値化表示素子で階調表示を行わせる場合、深さ方向の
階調（カラー）データを横方向（広がり方向）に展開す
る処理を行い、２次元的に表示（面積階調）させるのが
一般的である。したがって、表示色が異なる各種表示モ
ードを強誘電性液晶表示装置等で表示させる場合、表示
モードに応じて、本来ＣＲＴ用の深さ方向の階調（カラ
ー）データを実際の表示装置の絵素の配置にしたがって
横方向（広がり方向）の階調データに変換しなければな
らない。
【００１０】（２）解像度に関して 高解像度（１０００×１０００絵素以上）の強誘電性液
晶表示装置等の表示装置に対して、従来よりＣＲＴ等で
用いられている各種表示モードでの表示を行おうとする
と、液晶表示装置の有効絵素数（解像度）にくらべてＣ
ＲＴ表示モードの解像度が低い（表示情報が少ない）た
め、液晶表示装置側に余絵素（絵素が余る）が発生す
る。このような場合、液晶表示装置側で縦・横の電極を
複数本束ねて同時駆動することで、拡大表示を行うこと
もできる。例えば、１２８０×１０２４絵素の強誘電性
液晶表示装置において、モードＤ（ｈ）（３２０×２０
０絵素）の画面を表示させる場合等（１）倍〜４倍まで
の拡大表示が実現できる。この様な拡大表示を取り入れ
ても、液晶表示装置の有効絵素数（解像度）と表示モー
ドの解像度との関係によっては、有効表示領域の外部に
余画素が生ずる。
晶表示装置等の表示装置に対して、従来よりＣＲＴ等で
用いられている各種表示モードでの表示を行おうとする
と、液晶表示装置の有効絵素数（解像度）にくらべてＣ
ＲＴ表示モードの解像度が低い（表示情報が少ない）た
め、液晶表示装置側に余絵素（絵素が余る）が発生す
る。このような場合、液晶表示装置側で縦・横の電極を
複数本束ねて同時駆動することで、拡大表示を行うこと
もできる。例えば、１２８０×１０２４絵素の強誘電性
液晶表示装置において、モードＤ（ｈ）（３２０×２０
０絵素）の画面を表示させる場合等（１）倍〜４倍まで
の拡大表示が実現できる。この様な拡大表示を取り入れ
ても、液晶表示装置の有効絵素数（解像度）と表示モー
ドの解像度との関係によっては、有効表示領域の外部に
余画素が生ずる。
【００１１】したがって、この有効表示領域外の余絵素
の部分（ボーダー部）に対して、しかるべき処理を施す
必要がある。
の部分（ボーダー部）に対して、しかるべき処理を施す
必要がある。
【００１２】ＣＲＴで低解像度の表示モードを表示する
場合は、電子ビームの走査周波数を下げて蛍光面を間引
き走査することによって、ビームがあたらない部分は黒
色（暗）に保たれる。しかしながら、強誘電性液晶表示
装置の場合は、画像データの入力がないとその絵素の状
態が保証されない（明又は暗、ｏｎまたはｏｆｆ）。こ
のため、余絵素の部分にもデータを入力し、駆動制御し
てやることが必要である。
場合は、電子ビームの走査周波数を下げて蛍光面を間引
き走査することによって、ビームがあたらない部分は黒
色（暗）に保たれる。しかしながら、強誘電性液晶表示
装置の場合は、画像データの入力がないとその絵素の状
態が保証されない（明又は暗、ｏｎまたはｏｆｆ）。こ
のため、余絵素の部分にもデータを入力し、駆動制御し
てやることが必要である。
【００１３】本発明は、従来からのＣＲＴなどで用いら
れている画像情報出力回路では実現できない上記問題点
を除去すべくなされたもので、その目的は、従来からの
ＣＲＴなどで用いられてきた各種表示モードでの画面
を、強誘電性液晶表示装置などの２値化表示素子を用い
た表示装置上に破綻なく表示するための画像情報出力回
路を実現することにある。
れている画像情報出力回路では実現できない上記問題点
を除去すべくなされたもので、その目的は、従来からの
ＣＲＴなどで用いられてきた各種表示モードでの画面
を、強誘電性液晶表示装置などの２値化表示素子を用い
た表示装置上に破綻なく表示するための画像情報出力回
路を実現することにある。
【００１４】本発明では、従来からのＣＲＴ等で用いら
れている画像情報出力回路を用いた表示装置では実現で
きない上記課題を解決すべくなされたもので、表示モー
ドと表示装置との違いにより生じる有効表示領域の外の
領域の枠データを表示することにより、表示画面の違和
感のない表示装置、表示制御装置及び表示制御方法を提
供することを目的とする。
れている画像情報出力回路を用いた表示装置では実現で
きない上記課題を解決すべくなされたもので、表示モー
ドと表示装置との違いにより生じる有効表示領域の外の
領域の枠データを表示することにより、表示画面の違和
感のない表示装置、表示制御装置及び表示制御方法を提
供することを目的とする。
【００１５】
【課題を解決するための手段】本願発明の表示装置は、
第１の解像度の表示パネルを用い、画像データを表示可
能な表示装置において、外部から供給される第２の解像
度の画像データを記憶する画像データ記憶手段と、前記
画像データ記憶手段に記憶されている画像データを読み
出す読出手段と、前記読み出した画像データを前記表示
パネルに表示する場合に、前記第１の解像度と前記第２
の解像度との違いによる領域である前記画像データが表
示される表示領域の外の領域に、表示されるボーダーデ
ータを記憶するボーダーデータ記憶手段と、前記画像デ
ータを転送するときの同期信号のブランキング期間に前
記ボーダーデータを転送し、前記同期信号のブランキン
グ期間以外の期間に前記画像データを転送する転送手段
と、前記転送された画像データとボーダーデータによ
り、前記表示パネル上に表示を行なう表示制御手段とを
有する。
第１の解像度の表示パネルを用い、画像データを表示可
能な表示装置において、外部から供給される第２の解像
度の画像データを記憶する画像データ記憶手段と、前記
画像データ記憶手段に記憶されている画像データを読み
出す読出手段と、前記読み出した画像データを前記表示
パネルに表示する場合に、前記第１の解像度と前記第２
の解像度との違いによる領域である前記画像データが表
示される表示領域の外の領域に、表示されるボーダーデ
ータを記憶するボーダーデータ記憶手段と、前記画像デ
ータを転送するときの同期信号のブランキング期間に前
記ボーダーデータを転送し、前記同期信号のブランキン
グ期間以外の期間に前記画像データを転送する転送手段
と、前記転送された画像データとボーダーデータによ
り、前記表示パネル上に表示を行なう表示制御手段とを
有する。
【００１６】また、本願発明の表示制御装置は、第１の
解像度の表示パネルを有する表示装置を制御する表示制
御装置において、外部から供給される第２の解像度の画
像データを記憶する画像データ記憶手段と、前記画像デ
ータ記憶手段に記憶されている画像データを読み出す読
出手段と、前記読み出した画像データを前記表示パネル
に表示する場合に、前記第１の解像度と前記第２の解像
度との違いによる領域である前記画像データが表示され
る表示領域の外の領域に、表示されるボーダーデータを
記憶するボーダーデータ記憶手段と、前記画像データを
転送するときの同期信号のブランキング期間に前記ボー
ダーデータを前記表示装置に転送し、前記同期信号のブ
ランキング期間以外の期間に前記画像データを前記表示
装置に転送する転送手段とを有する。
解像度の表示パネルを有する表示装置を制御する表示制
御装置において、外部から供給される第２の解像度の画
像データを記憶する画像データ記憶手段と、前記画像デ
ータ記憶手段に記憶されている画像データを読み出す読
出手段と、前記読み出した画像データを前記表示パネル
に表示する場合に、前記第１の解像度と前記第２の解像
度との違いによる領域である前記画像データが表示され
る表示領域の外の領域に、表示されるボーダーデータを
記憶するボーダーデータ記憶手段と、前記画像データを
転送するときの同期信号のブランキング期間に前記ボー
ダーデータを前記表示装置に転送し、前記同期信号のブ
ランキング期間以外の期間に前記画像データを前記表示
装置に転送する転送手段とを有する。
【００１７】更に、本願発明の表示制御方法は、第１の
解像度の表示パネルを有する表示装置を制御する表示制
御方法において、外部から供給される第２の解像度の画
像データを画像データ記憶手段に記憶し、前記読み出し
た画像データを前記表示パネルに表示する場合に、前記
第１の解像度と前記第２の解像度との違いによる領域で
ある前記画像データが表示される表示領域の外の領域
に、表示されるボーダーデータをボーダーデータ記憶手
段に記憶し、前記画像データを転送するときの同期信号
のブランキング期間に前記ボーダーデータを前記表示装
置に転送し、前記同期信号のブランキング期間以外の期
間に前記画像データを前記表示装置に転送する。
解像度の表示パネルを有する表示装置を制御する表示制
御方法において、外部から供給される第２の解像度の画
像データを画像データ記憶手段に記憶し、前記読み出し
た画像データを前記表示パネルに表示する場合に、前記
第１の解像度と前記第２の解像度との違いによる領域で
ある前記画像データが表示される表示領域の外の領域
に、表示されるボーダーデータをボーダーデータ記憶手
段に記憶し、前記画像データを転送するときの同期信号
のブランキング期間に前記ボーダーデータを前記表示装
置に転送し、前記同期信号のブランキング期間以外の期
間に前記画像データを前記表示装置に転送する。
【００１８】
【発明の実施の形態】以下、本願発明の一実施形態を図
面を用いて詳細に説明する。
面を用いて詳細に説明する。
【００１９】本実施形態においては、双安定性（メモリ
ー性）を有する強誘電性液晶等を用いた表示装置におい
て、画像メモリから読みだされる画像データを１画素デ
ータ毎に次段に導く第一のマルチプレクサ、第一のマル
チプレクサから出力されるデータに基づき、画素データ
を出力するパレットＲＡＭ、さらにパレットＲＡＭから
の画素データを表示装置に転送するための出力フォーマ
ットに変換する第二のマルチプレクサを有し、本体ＣＰ
Ｕからの表示モード要求に応じて、画像データの変換処
理及び有効表示領域外（枠部）の処理を行うことによ
り、多種多様な表示モードに適応できる表示装置の画像
情報出力回路を実現したものである。
ー性）を有する強誘電性液晶等を用いた表示装置におい
て、画像メモリから読みだされる画像データを１画素デ
ータ毎に次段に導く第一のマルチプレクサ、第一のマル
チプレクサから出力されるデータに基づき、画素データ
を出力するパレットＲＡＭ、さらにパレットＲＡＭから
の画素データを表示装置に転送するための出力フォーマ
ットに変換する第二のマルチプレクサを有し、本体ＣＰ
Ｕからの表示モード要求に応じて、画像データの変換処
理及び有効表示領域外（枠部）の処理を行うことによ
り、多種多様な表示モードに適応できる表示装置の画像
情報出力回路を実現したものである。
【００２０】図２は、画像情報の供給源であるパーソナ
ル・コンピュータなどの本体装置側に設けられたグラフ
ィックス・コントローラと強誘電性液晶表示装置との全
体構成図である。本発明による画像情報出力回路は、図
２におけるグラフィックス・コントローラ内に設けられ
ている。
ル・コンピュータなどの本体装置側に設けられたグラフ
ィックス・コントローラと強誘電性液晶表示装置との全
体構成図である。本発明による画像情報出力回路は、図
２におけるグラフィックス・コントローラ内に設けられ
ている。
【００２１】表示パネルは、走査電極１０２４本、情報
電極２５６０本をマトリクス上に配し、配向処理を施し
た２枚のガラス板の中に強誘電性液晶を封入したもの
で、走査線は走査電極駆動回路、情報線は情報電極駆動
回路にそれぞれ接続されている。また、１絵素（ピクセ
ル）は図２の表示パネル中○内に示す様に３：２の面積
比に分割された２ビット／ピクセル構成をとっており、
１絵素当り４レベルの階調表示が可能である。
電極２５６０本をマトリクス上に配し、配向処理を施し
た２枚のガラス板の中に強誘電性液晶を封入したもの
で、走査線は走査電極駆動回路、情報線は情報電極駆動
回路にそれぞれ接続されている。また、１絵素（ピクセ
ル）は図２の表示パネル中○内に示す様に３：２の面積
比に分割された２ビット／ピクセル構成をとっており、
１絵素当り４レベルの階調表示が可能である。
【００２２】ディスプレイ・コントローラは、本発明に
よる画像情報出力回路からの表示情報を受け取り、走査
電極駆動回路及び情報電極駆動回路を制御する。
よる画像情報出力回路からの表示情報を受け取り、走査
電極駆動回路及び情報電極駆動回路を制御する。
【００２３】グラフィックス・コントローラは、表示機
能全般を司るＣＰＵ（中央演算処理装置、以下ＧＣＰ
Ｕ）とＶＲＡＭ（画像情報格納用メモリ）、及び本発明
による画像情報出力回路であるディスプレイインターフ
ェイスから構成されており、ホストＣＰＵと表示装置と
の間の表示情報の管理や通信全般を制御している。
能全般を司るＣＰＵ（中央演算処理装置、以下ＧＣＰ
Ｕ）とＶＲＡＭ（画像情報格納用メモリ）、及び本発明
による画像情報出力回路であるディスプレイインターフ
ェイスから構成されており、ホストＣＰＵと表示装置と
の間の表示情報の管理や通信全般を制御している。
【００２４】図１は、本発明によるディスプレイインタ
ーフェイスの構成図である。本回路は、ＶＲＡＭからの
画像データを面積階調データに変換する階調変換部１、
有効表示領域外のデータを決めるためのボーダーレジス
タ２、走査線アドレス発生部３、液晶表示装置に画像デ
ータを転送するための出力フォーマットに変換するため
のデータセレクタ４、から構成されている。以下、図面
にしたがって、その動作を説明する。
ーフェイスの構成図である。本回路は、ＶＲＡＭからの
画像データを面積階調データに変換する階調変換部１、
有効表示領域外のデータを決めるためのボーダーレジス
タ２、走査線アドレス発生部３、液晶表示装置に画像デ
ータを転送するための出力フォーマットに変換するため
のデータセレクタ４、から構成されている。以下、図面
にしたがって、その動作を説明する。
【００２５】（１） 階調変換部 ＶＲＡＭ５に格納されている画像データは、前述のＩＢ
Ｍ社グラフィックス環境下の表示モードを例にとれば、
モード３（ｈ）のとき４ビット／ピクセル、モード１３
（ｈ）のときは８ビット／ピクセルというように表示モ
ード毎に１ピクセル（絵素）当りの構成ビット数が異な
る。本実施例では、ＶＲＡＭ５内に格納されている画像
データはＶＲＡＭ５への１回の読みだし操作（アクセ
ス）で常に２バイト（１６ビット）出力されるように構
成されている。このため、ＶＲＡＭ５への１回のアクセ
スで出力される絵素の数は、表示モードによって異な
り、例えばモード３（ｈ）の場合は４絵素分、モード１
３（ｈ）の場合は２絵素分が１回のアクセスで出力され
る。後述するパレットＲＡＭ１２は、１絵素単位で階調
変換を行うことから、ＶＲＡＭ５から読みだされた画像
データを１絵素単位でパレットＲＡＭ１２に導かなけれ
ばならない。
Ｍ社グラフィックス環境下の表示モードを例にとれば、
モード３（ｈ）のとき４ビット／ピクセル、モード１３
（ｈ）のときは８ビット／ピクセルというように表示モ
ード毎に１ピクセル（絵素）当りの構成ビット数が異な
る。本実施例では、ＶＲＡＭ５内に格納されている画像
データはＶＲＡＭ５への１回の読みだし操作（アクセ
ス）で常に２バイト（１６ビット）出力されるように構
成されている。このため、ＶＲＡＭ５への１回のアクセ
スで出力される絵素の数は、表示モードによって異な
り、例えばモード３（ｈ）の場合は４絵素分、モード１
３（ｈ）の場合は２絵素分が１回のアクセスで出力され
る。後述するパレットＲＡＭ１２は、１絵素単位で階調
変換を行うことから、ＶＲＡＭ５から読みだされた画像
データを１絵素単位でパレットＲＡＭ１２に導かなけれ
ばならない。
【００２６】このために設けられたのがピクセル・マル
チプレクサ１１である。図３は、ピクセル・マルチプレ
クサ１１の画像データ変換フォーマットを示しており、
これら変換モードの切り替えはＧＣＰＵ６からの命令で
行われる（図２）。例えば、表示モード３（ｈ）のと
き、ＶＲＡＭからは１回のアクセスで４絵素分（４ビッ
ト／ピクセル）の画像データが出力されるから、ピクセ
ル・マルチプレクサ１１は変換モードＢで動作させるこ
とになる。この変換モードＢの場合、ピクセル・マルチ
プレクサ１１はＶＲＡＭ５から出力される４絵素分のデ
ータを含むＶＳＤ０〜１５から、第一の位相でＶＳＤ０
〜３及びＶＳＤ４〜７の２絵素分のデータを抽出し、そ
れぞれＱ０〜３、Ｑ８〜１１としてパレットＲＡＭ１
２、パレットＲＡＭ１３に導く。次に、第二の位相で今
度はＶＳＤ８〜１１、ＶＳＤ１２〜１５の２絵素分のデ
ータを、それぞれＱ０〜３、Ｑ８〜１１としてパレット
ＲＡＭ１２、パレットＲＡＭ１３に導く。この様に、マ
ルチ・プレクサ１１は２回の位相に分けて画像データを
パレットＲＡＭ部１２，１３に導く。また図３におい
て、変換モードＡ及びＣは、それぞれＶＲＡＭ内の画像
データ・フォーマットが８ビット／ピクセル及び２ビッ
ト／ピクセルの場合の変換モードであり、前記４ビット
／ピクセルの場合と同様に、画像データが１絵素単位で
パレットＲＡＭ１２に導かれるように構成されている。
チプレクサ１１である。図３は、ピクセル・マルチプレ
クサ１１の画像データ変換フォーマットを示しており、
これら変換モードの切り替えはＧＣＰＵ６からの命令で
行われる（図２）。例えば、表示モード３（ｈ）のと
き、ＶＲＡＭからは１回のアクセスで４絵素分（４ビッ
ト／ピクセル）の画像データが出力されるから、ピクセ
ル・マルチプレクサ１１は変換モードＢで動作させるこ
とになる。この変換モードＢの場合、ピクセル・マルチ
プレクサ１１はＶＲＡＭ５から出力される４絵素分のデ
ータを含むＶＳＤ０〜１５から、第一の位相でＶＳＤ０
〜３及びＶＳＤ４〜７の２絵素分のデータを抽出し、そ
れぞれＱ０〜３、Ｑ８〜１１としてパレットＲＡＭ１
２、パレットＲＡＭ１３に導く。次に、第二の位相で今
度はＶＳＤ８〜１１、ＶＳＤ１２〜１５の２絵素分のデ
ータを、それぞれＱ０〜３、Ｑ８〜１１としてパレット
ＲＡＭ１２、パレットＲＡＭ１３に導く。この様に、マ
ルチ・プレクサ１１は２回の位相に分けて画像データを
パレットＲＡＭ部１２，１３に導く。また図３におい
て、変換モードＡ及びＣは、それぞれＶＲＡＭ内の画像
データ・フォーマットが８ビット／ピクセル及び２ビッ
ト／ピクセルの場合の変換モードであり、前記４ビット
／ピクセルの場合と同様に、画像データが１絵素単位で
パレットＲＡＭ１２に導かれるように構成されている。
【００２７】パレットＲＡＭ１２及び１３は、ＶＲＡＭ
５からの絵素データ（色情報）をそれぞれ１絵素単位
で、実際の表示パネルの絵素のＯＮ／ＯＦＦデータに変
換する部分である。本発明による＜深さ方向の色情報＞
から＜横方向の階調情報＞（面積階調）への変換は、こ
こで実現される。図１の実施例では、パレットＲＡＭが
２つ並列に設けられているが、これはパレットＲＡＭで
の画像データ変換速度が、要求される表示装置への転送
速度に比べて遅いことに対処するためのものであり、パ
レットＲＡＭの処理速度が十分速ければ１つで全く問題
ない。逆に、ＶＲＡＭ５の読み出し速度やマルチプレク
サ１１及び１４の動作速度が十分速いケースでは、それ
に応じてパレットＲＡＭの数を増やせばそれだけ変換系
としての処理速度を上げることも可能である。
５からの絵素データ（色情報）をそれぞれ１絵素単位
で、実際の表示パネルの絵素のＯＮ／ＯＦＦデータに変
換する部分である。本発明による＜深さ方向の色情報＞
から＜横方向の階調情報＞（面積階調）への変換は、こ
こで実現される。図１の実施例では、パレットＲＡＭが
２つ並列に設けられているが、これはパレットＲＡＭで
の画像データ変換速度が、要求される表示装置への転送
速度に比べて遅いことに対処するためのものであり、パ
レットＲＡＭの処理速度が十分速ければ１つで全く問題
ない。逆に、ＶＲＡＭ５の読み出し速度やマルチプレク
サ１１及び１４の動作速度が十分速いケースでは、それ
に応じてパレットＲＡＭの数を増やせばそれだけ変換系
としての処理速度を上げることも可能である。
【００２８】パレットＲＡＭ１２及び１３は、それぞれ
パレットレジスタと呼ばれる８ビット長のレジスタ×２
５６本で構成されており、予めＧＣＰＵ６によって絵素
の色情報に応じた階調情報（絵素のＯＮ／ＯＦＦデー
タ）が書き込まれる。尚、本実施例では、パレットＲＡ
Ｍ１２と１３には同じ階調情報が書き込まれるように構
成されている。また、各パレットＲＡＭへの書き込み操
作及び読み出し操作は、任意のタイミングで行うことが
できるが、通常は一水平走査期間毎もしくは一垂直走査
期間毎に必要に応じて行う。
パレットレジスタと呼ばれる８ビット長のレジスタ×２
５６本で構成されており、予めＧＣＰＵ６によって絵素
の色情報に応じた階調情報（絵素のＯＮ／ＯＦＦデー
タ）が書き込まれる。尚、本実施例では、パレットＲＡ
Ｍ１２と１３には同じ階調情報が書き込まれるように構
成されている。また、各パレットＲＡＭへの書き込み操
作及び読み出し操作は、任意のタイミングで行うことが
できるが、通常は一水平走査期間毎もしくは一垂直走査
期間毎に必要に応じて行う。
【００２９】図４は、パレットＲＡＭ内パレットレジス
タの階調データ（絵素のＯＮ／ＯＦＦデータ）と実際の
表示パネルの絵素配置との関係を示している。図４にお
いて、（ｃ）が本実施例で用いた表示パネルの最小絵素
単位である。前述のように、１絵素は面積比３：２で分
割されており各々独立に駆動されることにより、４レベ
ルの階調表示を実現している。また、（ｂ）及び（ａ）
は、拡大表示モードでの１絵素の取り扱いを示してい
る。それぞれ、４絵素、１６絵素分をとりまとめて１絵
素として扱うことにより、２倍，４倍の拡大表示を行う
とともに、表示できる階調数も８レベル，１６レベルと
増加する。図４に示すように、パレットレジスタの階調
データは、そのまま表示パネル上の各絵素のＯＮ／ＯＦ
Ｆデータと１：１で対応している。
タの階調データ（絵素のＯＮ／ＯＦＦデータ）と実際の
表示パネルの絵素配置との関係を示している。図４にお
いて、（ｃ）が本実施例で用いた表示パネルの最小絵素
単位である。前述のように、１絵素は面積比３：２で分
割されており各々独立に駆動されることにより、４レベ
ルの階調表示を実現している。また、（ｂ）及び（ａ）
は、拡大表示モードでの１絵素の取り扱いを示してい
る。それぞれ、４絵素、１６絵素分をとりまとめて１絵
素として扱うことにより、２倍，４倍の拡大表示を行う
とともに、表示できる階調数も８レベル，１６レベルと
増加する。図４に示すように、パレットレジスタの階調
データは、そのまま表示パネル上の各絵素のＯＮ／ＯＦ
Ｆデータと１：１で対応している。
【００３０】図５に示すようにＶＲＡＭ５からの絵素デ
ータ（色情報）は、パレットＲＡＭのパレットレジスタ
を選択するためのアドレスとして働く。例えば、ＶＲＡ
Ｍ５からの絵素データ（色情報）が４ビット／ピクセル
の場合、１６本のパレットレジスタの中から１本を選択
する。また、絵素データが８ビット／ピクセル及び２ビ
ット／ピクセルの場合は、それぞれ２５６本，４本のパ
レットレジスタの中から１本を選択する。あるパレット
レジスタが選択されると、その中に格納されている階調
データＰＬ０〜７、ＰＨ０〜７が出力され、次段のピク
セル・マルチプレクサ１４へと導かれる。
ータ（色情報）は、パレットＲＡＭのパレットレジスタ
を選択するためのアドレスとして働く。例えば、ＶＲＡ
Ｍ５からの絵素データ（色情報）が４ビット／ピクセル
の場合、１６本のパレットレジスタの中から１本を選択
する。また、絵素データが８ビット／ピクセル及び２ビ
ット／ピクセルの場合は、それぞれ２５６本，４本のパ
レットレジスタの中から１本を選択する。あるパレット
レジスタが選択されると、その中に格納されている階調
データＰＬ０〜７、ＰＨ０〜７が出力され、次段のピク
セル・マルチプレクサ１４へと導かれる。
【００３１】ピクセル・マルチプレクサ１４は、パレッ
トＲＡＭから出力される絵素のＯＮ／ＯＦＦデータ（最
大８ビットのデータ）を表示パネルの拡大表示モード
（ｅＸ．１×，２×，４×）に応じて表示可能なビット
数に変換する処理を行う。
トＲＡＭから出力される絵素のＯＮ／ＯＦＦデータ（最
大８ビットのデータ）を表示パネルの拡大表示モード
（ｅＸ．１×，２×，４×）に応じて表示可能なビット
数に変換する処理を行う。
【００３２】図６は、ピクセル・マルチプレクサ１４の
変換モードを示している。例えば、表示パネルで２倍
（２×）拡大表示を行う場合、変換モードＢが選択され
る。このとき、１絵素当りの取り得る階調データ数は４
ビットであるから、パレットＲＡＭ１２及び１３から出
力される８ビットデータＰＬ０〜７、ＰＨ０〜７の内、
それぞれ下位４ビット（ＰＬ０〜３、ＰＨ０〜３）のみ
が抽出され、ＰＩＸ０〜７として出力される。また、変
換モードＡ及びＣは、それぞれ４倍（４×）、等倍（１
×）時の変換フォーマットを示している。
変換モードを示している。例えば、表示パネルで２倍
（２×）拡大表示を行う場合、変換モードＢが選択され
る。このとき、１絵素当りの取り得る階調データ数は４
ビットであるから、パレットＲＡＭ１２及び１３から出
力される８ビットデータＰＬ０〜７、ＰＨ０〜７の内、
それぞれ下位４ビット（ＰＬ０〜３、ＰＨ０〜３）のみ
が抽出され、ＰＩＸ０〜７として出力される。また、変
換モードＡ及びＣは、それぞれ４倍（４×）、等倍（１
×）時の変換フォーマットを示している。
【００３３】以上説明したように、ＶＲＡＭ５内の絵素
データ（色情報）は、２つのマルチプレクサ１１及び１
４とパレットＲＡＭによって、表示パネル上の階調デー
タへと変換される。
データ（色情報）は、２つのマルチプレクサ１１及び１
４とパレットＲＡＭによって、表示パネル上の階調デー
タへと変換される。
【００３４】（２）ボーダーレジスタ部 前述のように、液晶表示装置の有効絵素数＞表示モード
の解像度の場合、有効表示領域外の余絵素（ボーダー
部）になんらかのパターンを表示させなければならな
い。このボーダー部に出力するデータを格納するために
設けられたのが、ボーダーレジスタ２である。図７は、
ボーダーレジスタの構成を示している。本実施例では、
ボーダーレジスタは基本的には８ビット長のレジスタ１
本からなり、各ビットがそれぞれボーダーデータＢＤ０
〜７（図７）に対応している。また、ボーダーレジスタ
２は、いわゆるダブルバッファの構成になっており、Ｇ
ＣＰＵ６からは任意のタイミングで書き換えができる。
実際のボーダーデータは、水平同期信号もしくは垂直同
期信号のタイミングでボーダーレジスタ出力段にセット
される。このボーダーレジスタ２に設定されたデータを
送出するタイミングを制御するのは水平及び垂直のブラ
ンク信号（ＨＢｌａｎｋ，ＶＢｌａｎｋ）である。基本
的には図８に示すように、それぞれのブランク信号のい
ずれかがＬｏレベル（ブランク期間内）にある時にボー
ダーデータが出力され、それ以外の期間では有効表示領
域内の画像データが出力される。詳しくは、後述データ
セレクタの動作で説明する。
の解像度の場合、有効表示領域外の余絵素（ボーダー
部）になんらかのパターンを表示させなければならな
い。このボーダー部に出力するデータを格納するために
設けられたのが、ボーダーレジスタ２である。図７は、
ボーダーレジスタの構成を示している。本実施例では、
ボーダーレジスタは基本的には８ビット長のレジスタ１
本からなり、各ビットがそれぞれボーダーデータＢＤ０
〜７（図７）に対応している。また、ボーダーレジスタ
２は、いわゆるダブルバッファの構成になっており、Ｇ
ＣＰＵ６からは任意のタイミングで書き換えができる。
実際のボーダーデータは、水平同期信号もしくは垂直同
期信号のタイミングでボーダーレジスタ出力段にセット
される。このボーダーレジスタ２に設定されたデータを
送出するタイミングを制御するのは水平及び垂直のブラ
ンク信号（ＨＢｌａｎｋ，ＶＢｌａｎｋ）である。基本
的には図８に示すように、それぞれのブランク信号のい
ずれかがＬｏレベル（ブランク期間内）にある時にボー
ダーデータが出力され、それ以外の期間では有効表示領
域内の画像データが出力される。詳しくは、後述データ
セレクタの動作で説明する。
【００３５】（３）走査線アドレスデータ発生部 表示パネルの走査線アドレスデータＡ０〜１５を発生さ
せるために設けられたのが、走査線アドレス発生部３で
ある。走査線アドレス発生部３は、液晶表示装置側のデ
ィスプレイ・コントローラより入力される水平同期信号
Ｈｓｙｎｃをクロックとする１２ビットのバイナリカウ
ンタ（走査線４０９６本まで選択可能）である。本カウ
ンタは、ＧＣＰＵ６からカウント値（走査線アドレスデ
ータ）を任意のタイミングでプリセットすることができ
る。さらに、カウントアップの幅（何本飛び越し走査を
行うか）も設定することができる。
せるために設けられたのが、走査線アドレス発生部３で
ある。走査線アドレス発生部３は、液晶表示装置側のデ
ィスプレイ・コントローラより入力される水平同期信号
Ｈｓｙｎｃをクロックとする１２ビットのバイナリカウ
ンタ（走査線４０９６本まで選択可能）である。本カウ
ンタは、ＧＣＰＵ６からカウント値（走査線アドレスデ
ータ）を任意のタイミングでプリセットすることができ
る。さらに、カウントアップの幅（何本飛び越し走査を
行うか）も設定することができる。
【００３６】（４）液晶表示装置への出力部 強誘電性液晶表示装置への画像データ転送フォーマット
は、すでに本出願人らが、特願昭６１−２１２１８４
号、あるいは特願昭６３−２８５１４１号などに於て、
メモリー性を有する表示素子において高解像度表示を実
現するために通信方法に関して提案している。これら提
案によれば、画像データの転送に関して、書換えの必要
の走査線に対してその走査線アドレス情報と画像情報と
を同一伝送線上をシリアルに時分割転送する方式をとっ
ている。
は、すでに本出願人らが、特願昭６１−２１２１８４
号、あるいは特願昭６３−２８５１４１号などに於て、
メモリー性を有する表示素子において高解像度表示を実
現するために通信方法に関して提案している。これら提
案によれば、画像データの転送に関して、書換えの必要
の走査線に対してその走査線アドレス情報と画像情報と
を同一伝送線上をシリアルに時分割転送する方式をとっ
ている。
【００３７】これら転送フォーマットを実現するために
設けられたのが、データセレクタ４である。データセレ
クタ４は、ＧＣＰＵ６からのタイミング制御信号に基づ
き、階調変換済みの画像データＰＤ０〜７、ボーダーデ
ータＢＤ０〜７、走査線アドレスデータＡ０〜１５の３
種類のデータを時分割で切り替えて表示装置に送る。
設けられたのが、データセレクタ４である。データセレ
クタ４は、ＧＣＰＵ６からのタイミング制御信号に基づ
き、階調変換済みの画像データＰＤ０〜７、ボーダーデ
ータＢＤ０〜７、走査線アドレスデータＡ０〜１５の３
種類のデータを時分割で切り替えて表示装置に送る。
【００３８】図９は、前記提案に準拠した形での本発明
による画像情報出力回路であるディスプレイインターフ
ェイスからの転送フォーマットの一例である。図９にお
いて、水平ブランキング信号ＨＢｌａｎｋがＬｏレベル
（ブランク期間内）の期間において、水平同期信号Ｈｓ
ｙｎｃが入力されると、データセレクタ４はＧＣＰＵ６
からのタイミング制御により、まず走査線アドレスデー
タＡ０〜１５を２サイクル（４クロック（ＣＬＫ））で
出力する。次に、ＨＢｌａｎｋがＨｉレベルになるまで
の間ボーダーレジスタ２からのボーダーデータＢＤ０〜
７を通信線ＰＩＸ０〜７にのせ続ける。ＨＢｌａｎｋが
Ｈｉレベルになったら（ブランク期間終了）、階調変換
済みの有効表示領域内の画像データＰＤ０〜７を通信線
ＰＩＸ０〜７にのせる。図９では、有効表示領域内の画
像データとして１２８０画素（６４０絵素）分の情報を
転送すると、ＧＣＰＵ６は再びＨＢｌａｎｋをＬｏレベ
ルにする。ＨＢｌａｎｋがＬｏレベルになったことで、
データセレクタ１４は再びボーダーデータＢＤ０〜７を
通信線ＰＩＸ０〜７にのせ、全絵素分のデータ（１２８
０絵素）の転送を終了する。
による画像情報出力回路であるディスプレイインターフ
ェイスからの転送フォーマットの一例である。図９にお
いて、水平ブランキング信号ＨＢｌａｎｋがＬｏレベル
（ブランク期間内）の期間において、水平同期信号Ｈｓ
ｙｎｃが入力されると、データセレクタ４はＧＣＰＵ６
からのタイミング制御により、まず走査線アドレスデー
タＡ０〜１５を２サイクル（４クロック（ＣＬＫ））で
出力する。次に、ＨＢｌａｎｋがＨｉレベルになるまで
の間ボーダーレジスタ２からのボーダーデータＢＤ０〜
７を通信線ＰＩＸ０〜７にのせ続ける。ＨＢｌａｎｋが
Ｈｉレベルになったら（ブランク期間終了）、階調変換
済みの有効表示領域内の画像データＰＤ０〜７を通信線
ＰＩＸ０〜７にのせる。図９では、有効表示領域内の画
像データとして１２８０画素（６４０絵素）分の情報を
転送すると、ＧＣＰＵ６は再びＨＢｌａｎｋをＬｏレベ
ルにする。ＨＢｌａｎｋがＬｏレベルになったことで、
データセレクタ１４は再びボーダーデータＢＤ０〜７を
通信線ＰＩＸ０〜７にのせ、全絵素分のデータ（１２８
０絵素）の転送を終了する。
【００３９】尚、図９は、水平走査方向の転送タイミン
グに関して記してあるが、データセレクタ４は、垂直走
査方向に関しても同様に垂直ブランキング信号を使って
ボーダーエリアと有効表示領域と区別し、出力データを
切り替えている。
グに関して記してあるが、データセレクタ４は、垂直走
査方向に関しても同様に垂直ブランキング信号を使って
ボーダーエリアと有効表示領域と区別し、出力データを
切り替えている。
【００４０】さらに、ＨＢｌａｎｋ及びＶＢｌａｎｋの
タイミングを制御することにより、有効表示領域を画面
上の任意の位置に表示することも可能である。
タイミングを制御することにより、有効表示領域を画面
上の任意の位置に表示することも可能である。
【００４１】以上説明した様に、双安定性（メモリー
性）を有する強誘電性液晶等を用いた表示装置におい
て、画像メモリから読み出される画像データを１画素分
毎に次段に導く第一のマルチプレクサ、第一のマルチプ
レクサから出力されるデータに基づき、予め定められた
画素のＯＮ／ＯＦＦデータを出力するパレットＲＡＭ、
さらにパレットＲＡＭからのデータを表示装置に転送す
るための出力フォーマットに変換する第二のマルチプレ
クサを有する画像情報出力回路を設け、本体ＣＰＵから
の表示モード要求に応じて、画像データの変換処理及び
有効表示領域外（枠部）の処理を行うことにより、従来
からのＣＲＴなどで用いられてきた各種表示モードでの
画面を、強誘電性液晶表示装置などの２値化表示素子を
用いた表示装置上に破綻なく表示することが可能とな
る。
性）を有する強誘電性液晶等を用いた表示装置におい
て、画像メモリから読み出される画像データを１画素分
毎に次段に導く第一のマルチプレクサ、第一のマルチプ
レクサから出力されるデータに基づき、予め定められた
画素のＯＮ／ＯＦＦデータを出力するパレットＲＡＭ、
さらにパレットＲＡＭからのデータを表示装置に転送す
るための出力フォーマットに変換する第二のマルチプレ
クサを有する画像情報出力回路を設け、本体ＣＰＵから
の表示モード要求に応じて、画像データの変換処理及び
有効表示領域外（枠部）の処理を行うことにより、従来
からのＣＲＴなどで用いられてきた各種表示モードでの
画面を、強誘電性液晶表示装置などの２値化表示素子を
用いた表示装置上に破綻なく表示することが可能とな
る。
【００４２】
【発明の効果】以上説明のように、本願発明によれば、
各表示モードの解像度と表示パネルの解像度との相違に
よるボーダー部を、画像データを転送するときの同期信
号のブランキング期間を利用して転送するので、ＣＲＴ
の表示モードを液晶表示装置で破綻なく実現することが
できる。
各表示モードの解像度と表示パネルの解像度との相違に
よるボーダー部を、画像データを転送するときの同期信
号のブランキング期間を利用して転送するので、ＣＲＴ
の表示モードを液晶表示装置で破綻なく実現することが
できる。
【００４３】また、表示画面の表示ラインを指定するア
ドレスと画像データとボーダーデータを対応づけて送信
するので、表示装置の解像度が表示モードの解像度より
も高くなっても任意の表示ラインの表示が行なえ、表示
画面のちらつきが起こらない等の表示品質が向上する。
ドレスと画像データとボーダーデータを対応づけて送信
するので、表示装置の解像度が表示モードの解像度より
も高くなっても任意の表示ラインの表示が行なえ、表示
画面のちらつきが起こらない等の表示品質が向上する。
【図１】本願発明の実施形態に係る画像情報出力回路の
構成図である。
構成図である。
【図２】本願発明の実施形態に係る画像情報出力回路を
含むグラフィックコントローラと強誘電性液晶表示パネ
ルユニットとの全体構成図である。
含むグラフィックコントローラと強誘電性液晶表示パネ
ルユニットとの全体構成図である。
【図３】ピクセル・マルチプレクサ１１のデータ変換フ
ォーマットを示す図である。
ォーマットを示す図である。
【図４】パレットＲＡＭ内のパレットレジスタの階調デ
ータと実際の表示パネルの絵素配置との関係を示す図で
ある。
ータと実際の表示パネルの絵素配置との関係を示す図で
ある。
【図５】ＶＲＡＭからの画像データとパレットレジスタ
のアドレスとの関係を示す図である。
のアドレスとの関係を示す図である。
【図６】ピクセル・セレクタ１４のデータ変換フォーマ
ットを示す図である。
ットを示す図である。
【図７】ボーダーレジスタの構成及びボーダーデータと
表示パターンの一例を示す図である。
表示パターンの一例を示す図である。
【図８】表示画面上のボーダー部の位置と水平及び垂直
ブランキング信号との関係を示す図である。
ブランキング信号との関係を示す図である。
【図９】画像情報出力回路からの転送フォーマットの一
例を示す図である。
例を示す図である。
【図１０】ＩＢＭ社のパーソナル・コンピュータにおけ
る表示モードを示す図である。
る表示モードを示す図である。
１ 階調変換部 ２ ボーダーレジスタ ３ 走査線アドレス発生部 ５ ＶＲＡＭ １１ マルチプレクサ １２ パレットＲＡＭ １３ パレットＲＡＭ １４ マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 560 G09G 3/20 650
Claims (7)
- 【請求項１】 第１の解像度の表示パネルを用い、画像
データを表示可能な表示装置において、 外部から供給される第２の解像度の画像データを記憶す
る画像データ記憶手段と、 前記画像データ記憶手段に記憶されている画像データを
読み出す読出手段と、 前記読み出した画像データを前記表示パネルに表示する
場合に、前記第１の解像度と前記第２の解像度との違い
による領域である前記画像データが表示される表示領域
の外の領域に、表示されるボーダーデータを記憶するボ
ーダーデータ記憶手段と、 前記画像データを転送するときの同期信号のブランキン
グ期間に前記ボーダーデータを転送し、前記同期信号の
ブランキング期間以外の期間に前記画像データを転送す
る転送手段と、 前記転送された画像データとボーダーデータにより、前
記表示パネル上に表示を行なう表示制御手段とを有する
ことを特徴とする表示装置。 - 【請求項２】 前記画像データの１絵素のデータを、ｎ
（ｎは自然数）絵素のデータへ拡大する拡大手段を更に
有し、 前記転送手段は、前記ブランキング期間以外の期間に前
記拡大したデータを転送することを特徴とする請求項１
に記載の表示装置。 - 【請求項３】 前記転送手段は、転送する画像データが
表示される表示ラインを示すアドレスと前記ボーダーデ
ータとを前記ブランキング期間に転送し、前記表示制御
手段は、前記アドレスに基づき表示を行うことを特徴と
する請求項１に記載の表示装置。 - 【請求項４】 前記表示パネルが強誘電性液晶により構
成されていることを特徴とする請求項１乃至３の何れか
１項に記載の表示装置。 - 【請求項５】 第１の解像度の表示パネルを有する表示
装置を制御する表示制御装置において、 外部から供給される第２の解像度の画像データを記憶す
る画像データ記憶手段と、 前記画像データ記憶手段に記憶されている画像データを
読み出す読出手段と、 前記読み出した画像データを前記表示パネルに表示する
場合に、前記第１の解像度と前記第２の解像度との違い
による領域である前記画像データが表示される表示領域
の外の領域に、表示されるボーダーデータを記憶するボ
ーダーデータ記憶手段と、 前記画像データを転送するときの同期信号のブランキン
グ期間に前記ボーダーデータを前記表示装置に転送し、
前記同期信号のブランキング期間以外の期間に前記画像
データを前記表示装置に転送する転送手段とを有するこ
とを特徴とする表示制御装置。 - 【請求項６】 前記画像データの１絵素のデータを、ｎ
（ｎは自然数）絵素のデータへ拡大する拡大手段を更に
有し、 前記転送手段は、前記ブランキング期間以外の期間に前
記拡大したデータを転送することを特徴とする請求項５
に記載の表示制御装置。 - 【請求項７】 第１の解像度の表示パネルを有する表示
装置を制御する表示制御方法において、 外部から供給される第２の解像度の画像データを画像デ
ータ記憶手段に記憶し、 前記読み出した画像データを前記表示パネルに表示する
場合に、前記第１の解像度と前記第２の解像度との違い
による領域である前記画像データが表示される表示領域
の外の領域に、表示されるボーダーデータをボーダーデ
ータ記憶手段に記憶し、 前記画像データを転送するときの同期信号のブランキン
グ期間に前記ボーダーデータを前記表示装置に転送し、
前記同期信号のブランキング期間以外の期間に前記画像
データを前記表示装置に転送することを特徴とする表示
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09085094A JP3126681B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置、表示制御装置及び表示制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09085094A JP3126681B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置、表示制御装置及び表示制御方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1261297A Division JP2877381B2 (ja) | 1989-10-06 | 1989-10-06 | 表示装置及び表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1031462A JPH1031462A (ja) | 1998-02-03 |
| JP3126681B2 true JP3126681B2 (ja) | 2001-01-22 |
Family
ID=13849027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09085094A Expired - Fee Related JP3126681B2 (ja) | 1997-04-03 | 1997-04-03 | 表示装置、表示制御装置及び表示制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126681B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9806380B2 (en) | 2013-05-31 | 2017-10-31 | General Electric Company | High temperature electrochemical cell structures, and methods for making |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001051657A (ja) * | 1999-08-10 | 2001-02-23 | Nec Saitama Ltd | カラー液晶ディスプレイ |
-
1997
- 1997-04-03 JP JP09085094A patent/JP3126681B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9806380B2 (en) | 2013-05-31 | 2017-10-31 | General Electric Company | High temperature electrochemical cell structures, and methods for making |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1031462A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003962B1 (ko) | 스캐닝 프레임 또는 복수의 도트 각각의 그레이 스케일 디스플레이 제어용 칼라 패널 디스플레이 제어 장치 | |
| US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
| AU652370B2 (en) | Multiple buffer computer display controller apparatus | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| EP0540294B1 (en) | Display control device and display apparatus with display control device | |
| EP0843300B1 (en) | Display gradation controller for a passive liquid crystal display | |
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| KR940006350B1 (ko) | 화상데이타 제어장치 및 표시시스템 | |
| JP2877381B2 (ja) | 表示装置及び表示方法 | |
| TW583616B (en) | Liquid crystal driving devices | |
| JP3796654B2 (ja) | 表示装置 | |
| US6281876B1 (en) | Method and apparatus for text image stretching | |
| JPH0359595A (ja) | マトリックス表示装置 | |
| US6124842A (en) | Display apparatus | |
| JP3126681B2 (ja) | 表示装置、表示制御装置及び表示制御方法 | |
| JP3018329B2 (ja) | 表示システムおよび液晶表示装置 | |
| CA2010744C (en) | Display control apparatus for reproducing color image on crt display device and matrix type display device | |
| JPH08179740A (ja) | 画像データ伝送方法および画像表示装置 | |
| JP2004163832A (ja) | 画像転送装置 | |
| JPH0614274B2 (ja) | 表示装置 | |
| JPH11126045A (ja) | 表示制御装置 | |
| JPH0588651A (ja) | メモリ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |