JPS6125184A

JPS6125184A - 表示制御装置

Info

Publication number: JPS6125184A
Application number: JP14557984A
Authority: JP
Inventors: 石井　孝寿
Original assignee: ASCII Corp
Current assignee: ASCII Corp
Priority date: 1984-07-13
Filing date: 1984-07-13
Publication date: 1986-02-04
Also published as: EP0171547A2; US4998100A; EP0171547B1; US4998099A; EP0171547A3; DE3587302T2; DE3587302D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野］本発明は、表示用１ｉ１１１ｉｌＩ装買の改良ど統一・
に関ゆる。

ｆ背景技術１従来においては、ＣＲ１−と比較して、液晶（以上、「
ＬＣＤ」という）が小型であった。たとえば、１画面当
たり、ＣＲＴでは８０字Ｘ　２５行の表示ができたのに
、ＬＣＤで・は４０字×４行しか表示できなかった。こ
のために、［−Ｃ１）用表示制御装ＵどＣＲ１−用表示
制御装置とは全く別のものであり、それらの一方の表示
制御装置によって、他方の表示制御装置を共用すること
ができなかっ１こ　。

ところで、近年、ハンドベルトコンビＪ、−タ（以下、
ｒ　ＨＨＣＪという）が普及し、ごのＩ−Ｉ　ＨＣの表
示装置は、低消費電力である必要性からしＣＤ表示装置
が用いられている１、この場合、ＬＣＤは、画面の上下
方向に２つに分１ノられてＵいに密着配置し、並列表示
を行なっている。そしで、ＨＨＣは高性能化および高機
能化が進んでおり、１、ＣＤの表小竹能はＣＩ（１−の
表示）ｊｌ能に近付きつつある。Ｌ、／、二がっ（、Ｈ
ｌ−Ｉ　Ｃにおいて、ｌ−Ｃｌ）およびＣＲＴの両表示
装鮪を駆動できる表示制御回路の出現が要請され（いる
。この３Ｊ：うな要請が行なわれるのＩ３Ｌ、現イ１、
ｌ−ＣＤどＣＲＴとで全く異なる表示制御を行なってい
るものの、Ｌ　ＣＤとＣＲ「とは、木質的には同じ表示
制御を行なうことができるものであるという背景がある
からである。

［背景技術の問題ｔ：、Ｉ］しかし、現実的には、まず、Ｌ　ＣＩ）の表示仕様が物
即的に固定されている（たとえば、水平の走査線の数が
１．　ＣＤによって固定されている）し、ｉ　ＣＤの場
合は重ＩＩｉ］または水平の帰線が心嚢ないので、ラフ
１−ウェアの互換性を完全に維持したまま、それらの種
々の仕様を右するｉ　ＣＤに対して、ＣＲＴと同様に充
分な表示制御を行なうことができないという問題がある
。

また、従来は、Ｌ　ＣＤ　Ｇ、を階調表示（中間調）が
できないために、ＣＲＴと同じ表示ができないという問
題がある。

さらには、ＬＣＤは一般に表示クロックスピードが近い
ので表示制御装置のスピードがｊＶ＜なり、ＣＰＵから
のメモリのアクセスもＮ　＜　’３ってしまい、ＣＲ７
表示の、場合よりし装置の性能が低下するという問題が
ある。

また、従来の表示制御装置は、外部レジスタの追加がで
きないので、構成制御が必要な場合に、これに必要な回
路が多くなるという問題がある。

さらに、従来のソフトウェアを使用する場合、装置が機
能拡張されていると、そのソフトつＪ、アの実行に際し
機能拡張部の保護ができないという問題もある。

［発明の目的］本発明は、上記従来の問題点に着目してなされたもので
あり、ソフトウェアの互換性を完全に維持【ノだまま、
それらの種々の仕様を実現し、Ｌ、　ＣＤ表示において
階調表示を行ない、ＣＲＴ表示と同じ程度のアクセスを
実現し、構成制御を可能とし、さらに、従来のソフトウ
ェアにおいで機能拡−張し１．、：場合の保護が（゛き
る表示制御回路を捏供す−ることを目的とりるものであ
る。

［発明のＩ！（要１本発明は、に　Ｒ１を表示ｉ制御りるモード、または液
晶を表示制御りるｔ−ドを選択するモード選択手段を設
け、イのＣＲＴの表示制御を実［Ｊする手段と、その液
晶の表示制御を実行する手段とを４′ｉ’！ｌるもの（
′ある。

［発明の実施１１ｉ１１＋第１図は、本発明の一実施例を示リーブ［１ツク図であ
る。

Ｌ　ＣＤ　（：：　１０は、１．、　ＯＤまたはＣＲＴ
の表示を制御するＬＳＩ′ｃある。、：、　（７）　Ｌ
　ＣＤ　Ｃ１０ハ、ＣＲＴコント「１−シ１１ど、デー
タ（；′；号を増幅するドライバ１２と、アトリビュー
トグラフィック１３と、アルノア°１４と、カラー［レ
クタ１５ど、色疫換を行ムう色パレット１６と、二１ン
ボジットカラージｌネレータ１７ど、モードセレクトレ
ジスタ７１とを有する。ＣＲＴ　：］ンｌ−１−Ｊ−ラ
１１は、パラメータを［ットするとそれに基づいてタイ
ミング信号を発生するものである。カシ−セレクタ１５
は、表示手段２０としてカラーＣＲ’ｌを使用する場合
にはカラーを指定する４ピッ１−のＪ″′′ジタル信号
力するものである。コンポジットカラージェネレータ１
７は、Ｙ信号を作るため及びアナログＲＧ　Ｂ信号を作
るために、］〕／Δ変換（）たり、ＬＣＩ）のタイプ１
〜３の各モードに合せて出力信号を発生するものである
。

１−ＣＤＣ１０は、また、内部コントロールレジスタ１
８および第１図に示ｉｕ路を右りる。

表示手段２０としては、ＣＲＴまたはＩ−ＣＤが使用さ
れる。

１−ＣＤＣ１０の外部には、Ｄ　ＲＡ　Ｍ　ｄ：たはＳ
　ＲＡＭからなるＶＲＡＭ（ビデオ用ＲＡＭ＞３０と、
ＣＰＵからのアドレス信号をラッチするアドレスラッチ
３１と、１ｌＤｃ１０からのデータをラッチするデータ
ラッチ３２と、データラッチ３２からの信号にすづいて
、文字情報をドツトに変えるキャラクタジェネレータ３
３と、内部コントロールレジスタ１８からのデータを受
ける外部コントロールレジスタ３４とが設りられている
。

次に、Ｊ、’−ｊ’ｊ＋、！実施例の動作の概要に゛つ
いで説明する。

第２図は、ｌＣＤＣ１０の中に設りられたＩ１０レジス
タの総（を示す図である。このＩ１０レジスタは、Ｉｊ
いに異なる複数のレジスタの機能を有する。

ここで、表ｉｊ＜手段２０としてのＣＲ−１−に、文字
を表示するに（よ、図示しないＣＰ（Ｊからのｆ−タ信
号がドライバ１２を介してＶ　ＲＡ　Ｍに一旦書込まれ
る。ＣＲｌ’　に　１０は、ＣＲ１−の同期・走査に合
ＩてＶＲＡＭ　３０を繰返し読出す。この読出しデ、−
タはデータフツチ３２にラッチされ、そのデータがキｔ
Ｆノクタジエネレータ３３およびアルファ１４に、Ｊ、
−）（ドラ］−に変えられ、カラーセレクタ１５に。Ｌ
　７）　’−（色信号に変換されてＣＲＴに送られる。

また、色疫換を行ない！こい場合には、カラーパレット
１６が使用され、コンポジットカラージェネレータ１７
によってＤ／Δ変換されてＹ信号がＣＲＩに送られる。

一方、表示手段２０として、ＬＣＤを使用した場合には
、コンポジットカラージェネレータ１７において、Ｄ／
Ａ変換されずに、別の操作によってＬＣＤを表示制御す
る。この操作については、後述する。なお、ＬＣＤを使
用した場合に、そのＬＣＤに送られる信号は、第１図に
おいＣｌ−、ＣＤＣｌｏと表示手段２０との間のインタ
ノＪ−スに、（）ぐ囲んで示しである。

このようにして、−ト記インタフェースは、Ｃ＋＜Ｔと
Ｌ　ＣＤとに共用されている。

Ｉ１０レジスタに、アドレス信号として、Ｄ（トＩＥＸ
）つまり、Ｎ１０１Ｊを送ると、第２図の表に示１よう
に、データＩＰ、Ｄ６．・・・・・・・・・。

ＤＯＪを書込むことができる。このデータは、第３図に
示すレジスタバンクのアドレスとしての機能を右するレ
ジスタを指定するものである。ここで、上記ｒＰＪは後
述するプロテクトビットであるが、これを別にし、「Ｄ
Ｏ，・・・・・・・・・、ＤＯ：ｌの７ビツトが、第３
図に示すアドレスと同じものであり、このアドレスと各
レジスタの機能との対応関係は、１１１１じく第３図に
示しである。

たとえば、第２図のアドレスＩＪ（＋−１１−Ｘ）にお
けるｒＤ６．・・・・・・・・・、１）ＯＪの７ビツト
が、［１１００１０１Ｊであれば、第３図にお【）る７
ビツトのデータはし一ター」ントロールとしてのレジス
タの機能を発揮りる。この場合、ビット７は、入力手段
とし−（ンウスまたはライトベンを選択するビットであ
り、それが［１１のどきにマウスを選択し、イれが「０
」のときにライトペンを選択するものである。ピッｈ　
６は、第１図に示すＶＲＡＭ３０としてＳＲＡＭ　（ス
タティックＲＡＭ）またはＤＲＡＭ（ダイブミックＲＡ
　Ｍ　）を選択するビットであり、それが「１」のどき
にＳ　ＲＡ　Ｍを、選択し、それが［０」のときにＤＲ
ＡＭを選択するものである。ビット５は、表示手段２０
としてＩｃＤまたはＣ１＜１を選択するピッ］・であり
、それが「１」のときにＬＣＤを選択し、それが「０」
のときにＣＲｌを選択するものである。

一方、第２図のアドレスＤ　（ＨＦＸ）にお１ノる「Ｄ
Ｏ，・・・・・・・・・、ＤＯＪの７ビツトが、［１１
００１１０Ｊであれば、第３図にお番）る８ピツ１〜の
データはテスｔ−／　Ｌ　ＣＤコントロール／ラスタｊ
′ジャストどしてのレジスタの機能を発揮りる。この場
合、ビット５．４．３．２は、１．、　ＣＤのタイプ１
〜３（これらの各タイプについ゛（は後述す“る）を選
択するビットであり、ビット１．０は、第４図で説明す
る垂直表示位跨（ラスタアジレスト）の量を選択するビ
ットである。

第４図は、垂直表示位置調整回路を承り図である。

垂直表示位置調整回路４０は、シフトレジスタ４１とセ
レクタ４２とで構成され【いる。シフ１−レジスタ４１
は、垂直同期信号と、り［１ツクとし【の水平同期信号
とを受け、その水平同期信号が０．１．・・・・・・、
５．６個それぞれ遅れた信号を出力するものである。入
力された水平同期イ、；号と同じタイミングの出力信号
が上部フレーム（３号［ＬＭ（Ｕ）となる。この上部フ
レーム信号Ｆ　ｌ−Ｍ（Ｌｌ）は、画面の垂直方向の上
部に設けた１部液晶４３（第４図Ｂ参照）を走査すると
きにタイミングを取るものである。。

レレクク／１２は、シフ１−レジスタ４１の出力信号を
選択し、１・部フレームｆｉ号Ｆ’：　１．　Ｍ　（＋
、、　）どして送出Ｊもの【−ある。−ト部フレ、ム信
１１Ｍ（し）【よ１両面の垂直方向の下部に設りた下部
液晶４４（第４図１３＠照）を走査するとぎにタイミン
グを取るしのであり、両面の走査線の数に応じて、−に
部液晶／Ｉ　３の表示位相に対して、下部液晶４４の表
示位相を変化させるものである。、実施例の場合には、
１部液晶４３の表示（ｆ／相に対して、上部液晶／Ｉ／
Ｉの表示位相がＷれている。なお、上部液晶４３ど１・
部液晶４／Ｉどを密着して配設置ることによって１つの
画面を構成しでいる。

たとえば、第４図Ｂに示すように、６／Ｉ　ＯＸ　２０
４のＬ　ＣＩ）を使用し、６４０　ｘ　２００の画面を
表示する場合には、下部液晶４３のボーダー／！３ｂと
して２本の走査線分だけ表示部４３　ｄを下げる必要が
ある２、このために、下部フレーム信号ＦＬＭ（Ｌ）は
、走査線２本分だ【ノ「れる。この状態を第４図Ａに示
しである。

第４図において、ラスツノフジ１ノスト０信号（第３図
においてはＲＡ　Ｊ　Ｏぐ示されている）と、ラスタア
ジャスト１信号（第３図において（ま１＜ΔＪ１で示さ
れている）どを変化さ１することに、Ｊ、・）で、１・
部フレーム信号ＦＬＹ（Ｕ）の近れ吊を制御Ｃきる。づ
゛なわち、ラスタアジ〜・ストＯ仏′ｒ；、、：ノスタ
アジレスト１情号を、ｌ’ｏ、ＯＪ　、ｆｏ、１Ｊ　。

１”１．ＯＪ、Ｍ、１Ｊにづ−ると、すＹれ本数は、そ
れぞれ０．２．４．．６本である。この匠れ本数を適当
に調節り−ることによつ【、上部液晶４３と下部液晶４
４との間で、表示部分の切れＩＪＩが１しないＪ：うに
することができる。

第５図は、二］ンポジツ１−力ラージエネレータ１７の
詳細を示す回路図である。この回路１７は、ＣＲＴを表
示する場合の表示制御信号と、ｌ−Ｃｌ）を表示する場
合の表示制御信号とを発生り“るｂのであり、ＬＣＤ表
示制御信号としては、Ｌ　ＣＤのタイプ１，２．３用の
３秤類の制御信号を発注する。

Ｄ／Ａコンバータ１７ａは、カラーバレッ１〜１６から
受り／、−１＜、Ｇ、Ｂのそれぞれのデジタル信号をア
ナ［Ｉグ１ハ号に変換するものＣあり、この変換された
アＪ　ＩＩグ信号がＣ１≧１の表示制御信号としく使用
される１、ノノダ−１７ｂは、カラーバレッ１〜１６か
’Ｊ　ＪＡられ／ｊＲ，Ｇ、Ｂの各−１”ジタルイｉ）
号を入力しく、（／ｌＧ　１〜２１＜トＢ）の演仲を行
ない、その演粋結宋に重みをｆ（ロノて二進（１１１ど
して所定のピッ］・数Ｃ出力・ノるもの′Ｃある。［〕
／△コンバータ１７ｃは、ｊ／アダー　７　ｂの出力信
号をアナログに変換し“（ＹイＩ’ｌ　Ｋｌ　＜輝亀佑
号）としＵ　に　Ｒ−１−に出力するもの・で（１うる
、。

また、間引込回路１７ｄは、Ｉｃ＋’）に表示リベぎド
ラ１〜の輝度に応じて、その１Ｏ１）に印加する電圧の
デＪ−ｊ−（リイクルをドラ（・毎に変換さけるもので
あり、１垂直走査毎に出力値を決定する（間引り）１）
のである。この間引き回路１７ｄは、ＲＯＭで構成され
、ぞの出力信号はｌ−、ＣＤのタイプ１（後述４る）用
の表示制御ゲ　タであり、この信号はシフ１〜レジスタ
５２（第５）図Δ参照）に送られる。

フィールドカウンタ１７ｅは、垂直＋１１１！ＩＪイ５
：号をカウントし、その結東を３ビツトで出力するｂの
である。この３ピツ１〜の出力信号ど、アダー＝１７ｂ
の出力信号の上位４ビットとに基づいＣ１間引き回路１
７ｄにＪ５いて、Ｆ記聞引き動作を実行するものである
。

直列−並列コンバータ１７ｆは、間引き回路１７ｄの出
力信号を４ピツ］・の並列信号に変換するものである。

このコンバータ１７ｆの出力信号はＬ　ＣＩ）のタイプ
２（後述゛りる）用の表示データ信号であり、この信号
はシフトレジスタ５；３（第５）図８参照）に送られる
。

ラッチ回路１７ｑは、アダー１７ｄの出カイＦ暦号のう
ち、上位４ビツトをラッチするしの（・あり、Ｌ　ＣＤ
の輝度重み信号を出力するものぐある、１このラッチ回
路１７りの出）Ｊｆ４号は１．ｃｌ）のタイプ３（後述
する）用の表示データ（ハ号であり、この１３号はシフ
トレジスタ５４（第５図Ｃ参照）に送られる。

第５図Ｃ参照は、それぞれのタイプのり、　Ｃｌ）しク
メン１〜ドノイバ　中のジノ１〜１ノジスタの並び方を
ｈｌ”１−図ぐある。１これらの図に図３い−Ｃ、シフ１−レジスタ５２．５３
．５４の【１′シぞれど液晶／１３どの間に存在Ｊるシ
ップは省１１８１ノて示して図９る、。

Ｗ　（〕〕Ｋ申Ｉツク１−１ツク回路よ、０１Ｒ丁−１
ンｌ−ローラ１１内に（ｆイ１し、第３図のアドレス６
７（）−１［云Ｘ〉のビット４・〜・ＯのＥ　Ｉ−１ピ
ツ１へに応じて、ＳＣＫり［１ツクをカラン１−ダウン
することによって、重みり１１ツクＷＣＫを作る。

そしで、第（〕図Ａには、１１〜ツ１〜を中位どして、
間引き回路１７（」を使用して、画面の１垂直走査毎に
、土ｉ１１電月の印１１１１を制御りるものが示しくあ
る。これが、ＩＣ１）のタイプ１である１、１なわＩ）
、液晶４３の水平、１ノ向のトラ１〜数（ｌどとえば３
２０ドツト）と同じ数だリーノリップ７０ツノ゛５）２
が設けられ、１゛〕の両列シフトレジスタを構成する。

このシフ１−１ノジスタには、間引き回路１７ｄの出力
信号が順次印加され、所定の表示を行なう。

第５図りは、ＬＣＤのタイプ１，２において、８段階の
階調コン１〜ロールを行なった場合の−ｆ−夕を示した
ものである。つ：にり、輝度に応じで、８つのフィール
ドのうち所定数のフィールドの間引きを行ない、その間
引きが行なわれた揚台には、当該ドツトに電圧が印加さ
れない。これによ−）Ｃ１平均の明るさが８段階に制御
できる。

ここで、所定フィールド（たとえば８゛つのフィールド
）を単位どし、その８フイ〜ルドの間において、所定の
ドラ１〜に着目１゛る。ぞしＣ１そのドラ１−の輝度を
最も高くしたいときには、そのドラ（・に対応するノリ
ツブフロップ５２に、８フイールドの総てについて電圧
を印加する。これは、第５図１つにおいて、ビットｒ、
１１１１として示しである。その輝度を中程度に高くし
たいどきには、そのドラ１−に対応Ｊ−るフリツブフ１
］ツブ５２への信号入力を、所定回数（所定フィールド
につい−（）だけ間引く。これは、第５図りに、１３い
て、たとえばビットｒ　１００　Ｊどして示しである。

つまり、８フイールドのうち３フ・イールド分だり間引
く、。

この間引く動作については、間引ぎ回路１７ｄが実行す
る、。

−・方、第り図１−３には、１配Ｌ　Ｃｌ）のタイプ１
と基本的には同じ′Ｃあるが、フリツブフＬ１ツブ５２
の全部を１１５り１１に１つのシフトレジスタを構成さ
せる代りに、ノリツブフロップ５：３の所定数によって
１つのジットレジスタを構成させ、゛つまり、複数並列
のジノ１−レジスタを有するものを示しである。これが
、ＩｃＩ’）のタイプ２である。このようにづ−ること
（、二、］、−）（，１Ｃｒ）のタイ゛ブ１よりら、フ
リッグフ１１ツブＥｉ　３の電力消費が少なくなる。

この場合ｂ、第（）図りで説明した原理が適用される。

第５図１３においては、フリツノ“フ［１１ツブ８０個
で１つのシー）１〜レジスタを構成し、全部で４つのシ
フ１〜レジスタ〈■、■、■、■で示しである）が存在
づ−る例を示しである。間引き回路１７　ｃＪ　ｈｓら
の輝度情報は、■、■、■、■の順序で記憶され、その
切換はクロックＥＣＫが行なう。

また、第５）図Ｃには、１ドツ１〜毎に、輝度の幅の最
小単位時間を！ｊえることによって、液晶４３ぺの電圧
の印加を制御するものが示されている。

これが、ＬＣＤのタイプ３である１、−に記輝助の幅の
最小単位時間は、たとえば、交流化信Ｓ４　（１ドツト
をドライブする時間、１ラインをドライブする時１ハ丁
でもある）の半すイクルの１６分の１である。これを実
行するために４どツ：へを使用し、各ビットは、上記最
小時間のそれぞれ１．．２．４゜８倍の重み幅の意味を
持たせ゛、つまり各ピッ１−に重みを持たせている。そ
して、１ドツト石に、最小時間ど重み幅どを４ピツ１へ
の値に対応して組合ねｔｉ′Ｃ１上記電圧の印加時間を
制御するものである。

ラッチ回路１７ｇの出力信号と、ＩＯ＋）のドライブ波
形どの関係の例を第５図Ｆに示しくある。

つまり、１水平走査時間内に、輝度に応じて、輝度の幅
の最小単位時間の整数倍だけ、液晶に電ｉｆを印加させ
る。これににって、平均の明るざが１６段階に制御でき
る。第５図Ｅの場合、−１−２，５Ｖど〜２．５■とを
有する交流化信号に従って、所定のデユーティ波形で液
晶に電圧を印加する。

ＣＲＴコントローラ１１において、ウェイト重みパルス
Ｗ　ＣＫ　１．−　ｊ、ｔづいて、パルスＷＯ，Ｗ１．
Ｗ３が作られる１、パルスＷＯは、輝度の幅の最小単位
時間に対応りるパルスぐある。パルスｗｉ、ｗ２、Ｗ２
Ｃ［れぞれ、パルスＷＯの２．／Ｉ、８倍のパルス幅を
イｊりるパルスＣある。、シップ回路１７ｑの出力信号
がｒｌｌｌｌＪの場合には、１水平走査時間の総（にＵ
って交流化信号が印加されることが好ましいが、多少の
隙間が存在してもよい。

すなわち、第６図に示づ”Ｌ、　ｌ）　ｎ　（ｎはＯ〜
７の整数であり、このＬ　Ｄ　ｎは、シフトレジスタ５
４から送られるｌ゛ジタル情報あって、４ピツトで構成
されている）の各表示制御信号と、上記パルスＷＯ，Ｗ
ｌ　、Ｗ２．Ｗ３とを論坤回路で処理した信号に基づい
て、Ｌ、ＣＤを制御する。具体的には、４つのＡＮＤ回
路と１つのＯＲ回路とが設（）られ、１−ＤＯとＷ　Ｏ
とが１つ目のＡＮＤ回路で処理され、Ｌ［）１どＷｌど
が２つ目のＡ　Ｎ　Ｉ）回路で処理され、Ｌ　Ｄ　２と
Ｗ２とが３つ１：１のＡＮＤ回路で処理され、１１）３
とＷ３とが４つ１コのＡ　Ｎ　ｌ）回路で処理され、上
記４つのＡＮＤ回路の出力イム号が上記ＯＲ回路に入力
され、このＯＲ回路の出力信号に基づいて、Ｌ　ＣＤの
ｌ１ｔｉ瓜が制御される。

このようにして、ドラ１−の中間輝１良（中間調）を複
数設定できる。

第６図は、各表示手段に対する表示制御４８号を示した
図表′Ｃある。

この図表では、ＣＲＴと１−ＣＤのタイプ１へ・３との
それぞれについて、発生する表示制御信号を示しである
。、ここで、ＶＳＹＮＣは垂１同１！１１信号ぐあり、
ｌ−Ｉ　Ｓ　Ｙ　Ｎ　ＣＧよ水平同期信号であり、ｌ−
ＣはシフトレジスタからラッチにビデＡ信号を取出すク
ロックであり、Ｓ　ＣＫはビデＡ信号をシ゛ノ１〜レジ
スタに入れるクロックであり、ＥＣＫはＬＣＤのドライ
バをイネーブルにするクロックであり、ＷＣＫはＩ！ｉ
ｌｉ度の重みの甲位どなるウェイトりＤツクである。そ
しく、Ｂ、Ｇ、Ｒ，Ｙはそれぞれ青の原色ａｔ度信号、
緑の原色輝度信号、赤の原色輝瓜信号、モノクロ輝度信
号である。また、ＣＩ−１は色位相信号であり、Ｍは交
流化信号である。なお、図中（Ｊ、Ｉｔ、Ｌぞれぞれ上
部液晶用、上部液晶用を示す記号ぐある。

第７図は、ＣＰ　Ｕタイハス１コツトと表示タイムスロ
ットとの関係を示した図である。

第７図（１）には、Ｃ））　ＩＪタイムス■ツ１〜とＣ
ＲＴの表７１＜タイムスＯツ１−とが示されており、両
タイムスＩｌｌツＩ−は互いにほぼ１１じ１にさで繰り
返して発生ずる。、−７ｊ、第７図（２）には、Ｃ１１
ｊＪタイムス［１ツトとＬ　ＣＤの表示タイムスロット
とが示されてＪ３す、ＣＰ　ｔＪタイムス［１ツトの長
さは１−ＣＤの表示タイムスロットの長さのはば３倍に
設定されでいる。１第７図（２）について、仝体向に見ると、ｌ　ＣＤの表
示ウイムス１コツトの合計時間を知くし、ＣＰＵタイム
ス１１ツ１−の合計時間を長くし°ｃいる。

これは、ＩＣ］）のアクセススピードが０１＜１のそれ
よりも−・般にＵいために、ｌ　Ｃ１，）の表示タイム
スロットを少なりシ（°も支障がなく、これｌ；二Ｊ：
って余裕がでさｌｃｈ間をＣＰ　Ｕタイムス［１ツＩ−
どして使用することによって、ＣＰ　ｔＪの動作を速く
するためである。

第７図Ａは、液晶表示時のメモリアクセス高速化回路を
示す図である。

この図において、基本クロック回路６１からの基本クロ
ックが、ＣＲＴ用タイミング信号発生回路６２と、ＬＣ
Ｄ用タイミング信号発生回路６３とに送られる。ＣＲＴ
用タイミング信号発生回路６２は、ＣＲＴ用のローアド
レスセレクト信号ＣＲＡＳとＣＲＴ用のカラムアドレス
セレクト信号ＣＣＡＳとをセレクタ６４に送る。ＬＣＤ
用タイミング信号発生回路６３は、ＬＣＤ用のローアド
レスセレクト信号ＬＲＡＳとＬＣＤ用のカラムアドレス
セレクト信号ＬＣＡＳとをセレクタ６４に送る。

また、セレクタ６５は、表示手段２０としてＣＲＴを使
用するかまたはしＣＤを使用するかを示すＣＲＴ／ＬＣ
Ｄ切換え信号を受けて、セレクタ６４に対して、ＣＲＴ
用のローアドレスセレクト信号ＣＲＡＳまたはＬＣＤ用
のローアドレスセレクト信号ＬＲＡＳを、ローアドレス
セレクト信号ＲＡＳとして出力させ、ＣＲＴ用のｈラム
アドレスセレクト信号ＣＣＡＳまたはＬＣＤ用のカラム
アドレスセレクト信号ＬＣＡＳを、カラムアドレスセレ
クト信号ＣＡＳとして出力させる。

これによって、第７図Ｄ（１）に示すＣＲＴ使用時のタ
イムスロットと、第７図（２）に示すＬＣＤ使用時のタ
イムスロットとが切換えて使用される。メモリアクセス
の繰り返しの１サイクルの間に、ＣＲＴ使用時のタイム
スロットにおいてはＣＰＵタイムスロットが２つである
のに対して、ＬＣＤ使用時のタイムスロットにおいては
ＣＰＵタイムスロットが３つとなるので、ＣＰＵの処理
がいくぶん高速になる。図中、ＣＰＵはＣＰＵタイムス
ロット、ＣＲＴはＣＲＴタイムスロット、ＬＣＤはＬＣ
Ｄタイムスロット、（Ｅ）は偶数番目、（０）は奇数番
目を示している。

なお、第７図Ｃは、ＣＲＴ使用使用時一般的なタイムス
ロットを示しである。図中、ＲＯＷはローアドレス信号
、ＣＯＬはカラムアドレス信号を示すものである。

第７図Ｂは、ＬＣＤ表示時のＣＰｔＪアクセスがＣＲＴ
表示時のＣＰＵアクセスに比べて遅くなる回路図である
。この回路は、基本クロックをそのままタイミング信号
発生回路６７に送ったときに、第７図Ｄ〈１）に示すＣ
ＲＴ使用時のタイムスロットが実行され、分周回路６６
によって基本クロックを１／２に分周してから、タイミ
ング信号発生回路６７に送ったときに、第７図Ｄ（３）
に示すＣＲＴ使用時のタイムスロットの状態になる。

第７図Ｂに示す回路よりも、第７図Ａに示す回路の方が
、ＬＣＤ使用時のメモリアクセスが高速になる。

第８図は、外部コントロールレジスタを示す回路図であ
る。

図において、内部コントロールレジスタ１８は、ＬＣＤ
Ｃｌ０の中に設けられ、外部コントロールレジスタ３４
は、ＬＣＤＣｌ０の外に設けられている。両コントロー
ルレジスタ１８．３４は、互いにデータバスを介して接
続されている。そして、ゲート３５は、水平同期信号が
出ているときに、データを受は入れるものである。した
がって、外部コントロールレジスタ３４は、水平同期信
号が発生しているときに、内部コントロールレジスタ１
８からデータを受けることができる。

その外部コントロールレジスタ３４の用途は種々考えら
れるが、たとえば、ＣＲＴとＬＣＤとの選択を行なう信
号を記憶したり、外部ページレジスタとして使用しても
よい。したがって、その外部コントロールレジスタ３４
によって、構成制御が可能になるという利点がある。

第８図Ａは、水平同期信号とデータバスの信号との関係
を示すタイムチャートである。第８図Ｂは、表示タイミ
ングと同期信号のタイミングとを示す図である。この図
において、斜線を施した部分が同期信号のタイミングで
ある。

なお、水平同期信号の代りに垂直同期信号を使用しても
よい。これらを含めてストローブパルスと呼ぶ。

第８図のようにすることによって、外部コントロールレ
ジスタ３４を設ける場合、ＩＣのビン数を増やす必要が
なく、また、新たな周辺部品を必要としないという利点
がある。

第９図は、所定ビットをプロテクトする回路図である。

図において、モードセレクトレジスタ７１は、第１図の
ＬＣＤＣ１０内に示してあり、ＣＰＵからのアドレス８
　（ＨＥＸ）へのライトスト０−ブ信号を受け、ビット
０〜７に対応する８つのモード選択信号を取込み出力す
るものである。そのライトストローブ信号は、第２図に
示すＩ１０レジスタのボート８（＋−１ＥＸ）から出力
されるものである。ビット６および７の出力端子には、
それぞれＡＮＤ回路７２．７３が接続されている。

ここで、ビット６は、拡張機能１６０Ｘ２００カラーモ
ードの意味を有するものであり、ビット７は、スタンバ
イモードの意味を有するものである。ＡＮＤ回路７２．
７３の他端には、第２図に示すＩ１０レジスタのボート
Ｄ　（ＨＥＸ）　、すなわち、レジスタバンクアドレス
のビット７であるプロテクトビットｒＰＪの信号が印加
される。

つまり、プロテクトビットｒＰＪが「１」の場合には、
モードセレクトレジスタ７１のビット６゜７がそのまま
出力され、逆に、プロテクトビット「Ｐ」が「０」の場
合には、モードセレクトレジスタ７１のビット６．７が
出力されない。すなわち、プロチク１−ビットがセット
された場合には、機能拡張されたビットが無視される。

したがって、従来は、たとえば、上記ビット６゜７は使
用されていなかったので、市場にあるソフトウェアにお
いてビット６．７を気にしないで使っているものがある
と予想される。つまり、上記例の場合、ビット６．７が
定義されていないので、それらは「１」でもよく、また
［Ｏ］でもよく、そのいずれであるかわからない状態で
ある。ところが、機能拡張した場合には一般に種々のプ
ログラムの間では互換性の維持が困難であるが、その場
合においても、プロテクトビット「Ｐ」を「０」にして
おきさえすればよいので、ソフトウェアの互換性を確保
する操作が非常に容易であるという利点がある。

［発明の効果］本発明は、ソフトウェアの互換性を完全に維持したまま
、それらの種々の仕様を実現でき、ＬＣＤ表示において
階調表示が可能であるのでＣＲＴ表示と同じ程度の利用
が実現でき、また、構成制御を可能とし、さらに、従来
のソフトウェアにおいて機能拡張した場合の保護が可能
であるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
Ｉ１０レジスタの機能説明図、第３図はレジスタバンク
の説明図、第４図は垂直表示位置調整回路を示す回路図
、第４図Ａはデータ信号とフレーム信号との関係を示す
タイムチレート、第４図ＢはＬＣＤにおける表示状態を
示す図、第５図はコンポジットカラージェネレータの詳
細を示すブロック図、第５図Ａ、Ｂ、Ｃは各タイプの１
−〇Ｄ上セグメントドライバー中シフトレジスタの並び
方を示す図、第５図りはＬＣＤのタイプ１゜２を使用し
た場合において、Ｙ信号をＤ／Ａ変換する前の上位３ビ
ツトとフィールドとの関係を示す図、第５図Ｆは輝度の
最小単位時間の組合わせを示す図、第６図は各表示手段
に対する表示制御信号を示す図表、第７図はＣＰＵタイ
ムスロットと表示タイムスロットとの関係を示す図、第
７図Ａは液晶表示時のメモリアクセス高速化回路を示す
図、第７Ｂ図は液晶表示時のメモリアクセスが高速化さ
れへい回路図、第７図ＣはＣＲＴ使用時−の一般的なタ
イムスロットを説明する図、第７図りはメモリアクセス
の繰り返しの１サイクルを示す図、第８図は外部コント
ロールレジスタを示す図、第８図Ａは外部コントロール
レジスタのタイムチャート、第８図Ｂは水平同期信号と
データバスの信号との関係を示す図、第９図は所定ビッ
トをプロテクトする回路図である。１０・・・ＬＣＤＣ，１１・・・ＣＲＴコントローラ、
１７ａ・・・Ｄ／Ａコンバータ、１７ｂ・７’ダー、１
７Ｃ・・・Ｄ／Ａコンバータ、１７ｄ・・・間引き回路
、１７ｅ・・・フィールドカウンタ、１７ｆ・・・直列
−並列コンバータ、１８・・・内部コントロールレジス
タ、１９：・・アドレスラッチ／タイミング発生、２０
・・・表示手段、３０・・・ＶＲＡＭ１３４・・・外部
コントロールレジスタ、４１・・・シフトレジスタ、４
２・・・セレクタ、４３・・・上部液晶、４４・・・下
部液晶、５２゜５３、’５４・・・シフ］・レジスタ、
７１・・・モードセレクトレジスタ。特許出願人　　　株式会社アスキー代理人弁理士　　網　野　　　誠　、第５図第５図Ａ第５図Ｃ第５図Ｄ第６図第８図Ａ第８図口第９図

Claims

【特許請求の範囲】ＣＲＴを表示制御するモードを設定するＣＲＴ用表示制
御モード、または液晶を表示制御するモードを設定する
液晶用表示制御モードを選択するモード選択手段と；前記ＣＲＴまたは前記液晶と接続するインタフェースと
；前記モード選択手段に基づいて、前記ＣＲＴの表示制御
を実行するＣＲＴ表示制御手段と；前記モード選択手段
に基づいて、前記液晶の表示制御を実行する液晶表示制
御手段と；を有し、前記インタフェースは、前記ＣＲＴと前記液晶とに共用
されるものであることを特徴とする表示制御装置。