JPH0836371A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH0836371A
JPH0836371A JP6170909A JP17090994A JPH0836371A JP H0836371 A JPH0836371 A JP H0836371A JP 6170909 A JP6170909 A JP 6170909A JP 17090994 A JP17090994 A JP 17090994A JP H0836371 A JPH0836371 A JP H0836371A
Authority
JP
Japan
Prior art keywords
data
display
video data
gradation
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6170909A
Other languages
English (en)
Inventor
Yuichi Tomiyasu
雄一 冨安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6170909A priority Critical patent/JPH0836371A/ja
Priority to US08/500,083 priority patent/US5712651A/en
Publication of JPH0836371A publication Critical patent/JPH0836371A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time

Abstract

(57)【要約】 【目的】１６階調表示のＴＦＴカラーディスプレイ上に
フルカラ−表示を実現する。 【構成】フルカラー表示を行う場合には、８ビット幅の
各ＲＧＢビデオデータの内の上位４ビットはフルカラー
表示の対象となるＴＦＴタイプＬＣＤのビデオデータと
して使用され、下位４ビットはＳＴＮタイプＬＣＤを制
御するために設けられたフレームレート制御回路３６に
供給される。これにより、上位４ビットのデータで表現
される１６階調と、フレームレート制御回路３６で表現
される１６階調とが組み合わせられ、１６階調のＴＦＴ
タイプＬＣＤ上に各ＲＧＢビデオデータを疑似的に２５
６階調で表現することができる。このように、フレーム
レート制御回路３６をフルーカラーエミュレーションに
流用することにより、回路数の増加を招くことなくフル
カラー表示を実現できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は表示制御装置に関し、
特にフラットパネルディスプレイをモニタとして使用す
るポータブルコンピュータの表示制御装置に関する。
【０００２】
【従来の技術】近年、携帯可能なラップトップタイプま
たはノートブックタイプのポータブルコンピュータが種
々開発されている。この種の典型的なポータブルコンピ
ュータは、ＳＴＮタイプＬＣＤまたはＴＦＴタイプＬＣ
Ｄのようなフラットパネルディスプレイを標準装備して
おり、また必要に応じてＣＲＴディスプレイを接続でき
るように構成されている。
【０００３】ＳＴＮタイプのＬＣＤにおいては、各ドッ
トは単階調で表現される。このため、ＳＴＮタイプＬＣ
Ｄの制御においては、単階調を１６階調程度の多階調に
エミュレーションする処理が行われている。このエミュ
レーション処理は、ディスプレイコントローラに設けら
れているフレームレート制御回路によって行われる。フ
レームレート制御回路は、階調値を大きくしたいドット
ほどそのドットが点灯されるフレーム数が増加されるよ
うに、各ドットを表現したい階調値に対応するフレーム
周期でオンする。
【０００４】一方、ＴＦＴタイプＬＣＤにおいては、１
ドットは複数ビットのビデオ出力によって多階調で表現
される。このため、ＳＴＮタイプＬＣＤのようなフレー
ムレート制御を行う必要はない。但し、ＴＦＴタイプＬ
ＣＤにおいても、１ドットで表現できる階調数は１６階
調程度に制限されているので、色数の多いグラフィクス
データを表示する場合などにおいては、表現される階調
数を疑似的に１６階調から６４階調程度に増加させるた
めの階調エミュレーションを行う必要がある。この階調
エミュレーションは、ディスプレイコントローラに設け
られている階調エミュレーション回路によって実現され
る。この階調エミュレーション回路は、ディザパターン
を利用して１６階調から６４階調へのエミュレーション
を行うものであり、ＴＦＴタイプＬＣＤだけでなく、Ｓ
ＴＮタイプＬＣＤで表現される階調数を１６階調から６
４階調に変換する場合にも利用される。
【０００５】しかしながら、従来のディスプレイコント
ローラに設けられている階調エミュレーション回路は、
ビデオデータの下位２ビットのデータによって定義され
る２×２ドットの４種類のディザパタ−ンを使用するこ
とによって中間階調を生成する構成であるため、１６階
調表示のＬＣＤであれば、その４倍の６４階調までしか
ＬＣＤ上に表示させることはできない。
【０００６】このため、フルカラー表示など、さらに多
くの階調数をフラットパネルディスプレイ上で表現する
ためには、前述の階調エミュレーション回路に加え、さ
らに別の階調エミュレーション回路をディプレイコント
ローラに設けなければならない。
【０００７】しかし、フルカラー表示の場合には、ビデ
オデータのデータ幅は２４ビットであり、各ＲＧＢデー
タのデータ幅は８ビットである。このため、８ビットの
各ＲＧＢデータによって表現される階調数は２５６階調
となる。したがって、１６階調表示のＴＦＴタイプＬＣ
Ｄ上にフルカラー表示を行うためには、１６階調から２
５６階調へのエミュレーションが必要となる。
【０００８】もし、このエミュレーションを前述したよ
うなディザパターンのみを使用した階調エミュレーショ
ン回路によって実現すると仮定すると、４×４ドットの
サイズを持つ１６種類ものディザパタ−ンを新たに用意
することが必要とされる。このため、回路規模が増大さ
れ、またその制御も複雑化される。よって、フルカラー
表示のエミュレーションを実現することは、実際上困難
であった。
【０００９】
【発明が解決しようとする課題】従来の表示制御装置に
おいては、フルカラーエミュレーションを実現するため
には、４×４ドットのサイズを持つ１６種類ものディザ
パタ−ンを新たに用意することが必要とされ、回路規模
の増大、またその回路の制御が複雑になる欠点があっ
た。このため、１６階調表示のＬＣＤ上にフルカラー表
示を行うことは実際上困難であった。
【００１０】この発明はこのような点に鑑みてなされた
もので、ＳＴＮタイプＬＣＤの制御のために設けられて
いるフレームレート制御回路を、フルカラーエミュレー
ションのための階調エミュレーション回路として利用で
きるようにし、回路数の増加を招くことなく、階調数の
少ないフラットパネルディスプレイ上にフルカラ−表示
を実現することができる表示制御装置を提供することを
目的とする。
【００１１】
【課題を解決するための手段および作用】この発明の表
示制御装置は、所定フレーム周期内における表示対象ド
ットの点灯フレーム数が表現したい階調値に応じて変化
されるように、入力ビデオデータの階調値に応じて、単
階調表示のフラットパネルディスプレイの表示対象ドッ
トを点灯／消灯するための単階調データを出力するフレ
ームレート制御手段と、ビデオメモリに格納されている
表示データを画素毎にフルカラー表示のためのＲＧＢビ
デオデータに変換して出力するビデオデータ変換手段
と、このビデオデータ変換手段から出力される前記ＲＧ
Ｂビデオデータ内の上位ビット部データが入力され、そ
の上位ビット部データに所定値を加算して前記上位ビッ
ト部データの次値の階調値を持つ次値データを出力する
加算手段と、前記ＲＧＢビデオデータ内の下位ビット部
データを前記入力ビデオデータとして前記フレームレー
ト制御手段に入力することによって得られる単階調デー
タに基づいて動作制御され、その単階調データに応じて
前記次値データと前記上位ビット部データの一方を選択
し、その選択したデータをフルカラー表示の対象となる
フラットパネルディスプレイにビテオデータとして供給
するビテオデータ選択手段とを具備することを特徴とす
る。
【００１２】この表示制御装置においては、ＳＴＮタイ
プＬＣＤのような単階調表示のフラットパネルディスプ
レイ用に設けられたフレームレート制御回路が、ＴＦＴ
タイプＬＣＤのような多階調表示のフラットパネルディ
スプレイにフルカラー表示を実現するための階調エミュ
レーション回路として利用されている。
【００１３】すなわち、フルカラー表示を行う場合に
は、８ビット幅の各ＲＧＢビデオデータの内の上位４ビ
ットはフルカラー表示の対象となるＴＦＴタイプＬＣＤ
のビデオデータとして使用され、下位４ビットは単階調
−１６階調変換のためにフレームレート制御回路に供給
される。これにより、上位４ビットのデータで表現され
る１６階調とフレームレート制御回路で表現される１６
階調とが組み合わせられ、１６階調のＴＦＴタイプＬＣ
Ｄ上に各ＲＧＢビデオデータを疑似的に２５６階調で表
現することができる。
【００１４】このようにＳＴＮタイプＬＣＤ用のフレー
ムレート制御回路を流用することにより、回路数の増加
を招くことなく、階調数の少ないフラットパネルディス
プレイ上にフルカラ−表示を実現することが可能とな
る。
【００１５】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係る表示制御シ
ステムの構成が示されている。この表示制御システム４
は、ＶＧＡ（Ｖideo Ｇraphics Ａrray）、またはＳ
ＶＧＡ（Ｓｕｐｅｒ Ｖideo Ｇraphics Ａrray）仕
様の表示制御システムであり、ポータブルコンピュータ
本体に標準装備されるフラットパネルディスプレイ４０
およびオプション接続されるカラーＣＲＴディスプレイ
５０双方に対する表示制御を行なう。
【００１６】この表示制御システム４には、ディスプレ
イコントローラ１０、および画像メモリ（ＶＲＡＭ）２
５が設けられている。これらディスプレイコントローラ
１０、およびＶＲＡＭ２５は、図示しない回路基板上に
搭載されている。
【００１７】ディスプレイコントローラ１０はゲートア
レイによって実現される１個のＬＳＩであり、この表示
制御システム４の主要部を成す。このディスプレイコン
トローラ１０は、システムバス２を介してポータブルコ
ンピュータのＣＰＵ１に結合されており、ＣＰＵ１から
の要求に応じてＶＲＡＭ２５への描画を行う。また、デ
ィスプレイコントローラ１０は、ＶＲＡＭ２５に描画さ
れたデータをビデオデータに変換してフラットパネルデ
ィスプレイ４０またはＣＲＴディスプレイ５０に出力
し、それらの画面リフレッシュを行う。
【００１８】ＶＲＡＭ２５は、フラットパネルディスプ
レイ４０またはアナログＣＲＴディスプレイ５０に表示
するための表示データを記憶する。このＶＲＡＭ２５は
デュアルポートメモリであり、ダイナミックＲＡＭと、
ＳＡＭ（シリアルアクセスメモリ）を持つ。ＲＡＭのラ
ンダムアクセスはランダムアクセスポート（ＤＡＴＡ）
を介して実行され、ＳＡＭのシリアルアクセスはシリア
ルアクセスポート（Ｓ−ＤＡＴＡ）を介して実行され
る。この場合、シリアルアクセスポート（Ｓ−ＤＡＴ
Ａ）は画面リフレッシュのためのデータ読み出しに使用
され、またパラレルアクセスポート（ＤＡＴＡ）はデー
タの更新に使用される。このため、ＶＲＡＭ２５は、そ
の記憶内容の更新動作と同時に、画面リフレッシュのた
めのデータ読み出し動作を行う事ができる。
【００１９】表示データは、ＶＲＡＭ２５に所定のデー
タフォーマットで格納される。データフォーマットとし
ては、４ビット／ピクセル、８ビット／ピクセルなどが
ある。ＶＲＡＭ２５のシリアルポート（Ｓ−ＤＡＴＡ）
は３２ビット幅であるので、４ビット／ピクセルのメモ
リデータであれば８ドット、８ビット／ピクセルのメモ
リデータであれば４ドット分同時に読み出される。
【００２０】ディスプレイコントローラ１０は、図示の
ように、システムインターフェース１１、パラメータレ
ジスタ群１２、クロック制御回路１３、ラスタオペレー
ション回路１４、メモリ制御回路１５、表示タイミング
生成回路１７、カラーパレット１８、パラレル−シリア
ル変換回路１９、マルチプレクサ２０、ＲＡＭＤＡＣ２
１、およびフラットパネル制御回路２２を備えている。
【００２１】システムインターフェース１１はシステム
バス２を介してシステムデータ等をＣＰＵ１と授受する
ためのものであり、このシステムインターフェース１１
にはパラメ−タレジスタ群１２が設けられている。パラ
メ−タレジスタ群１２には、フラットパネルディプレイ
４０およびＣＲＴディスプレイ５０の表示モード（テキ
ストモード、グラフィクスモード、グラフィクスモード
における表示色数およひズ解像度を指定する各種クリー
ンモードなど）を規定するための各種パラメ−タや、カ
ラーパレット１８に書き込むためのカラーデータがセッ
トされる。これらパラメ−タやカラーデータは、ＣＰＵ
１からのシステムデータによって与えられる。
【００２２】クロック制御回路１３は、システムバス２
からの１４．３１８ＭＨｚのバスクロックに基づき、ビ
デオクロックＶＤＣＬＫ等を生成する。ビデオクロック
ＶＤＣＬＫは、フラットパネルディスプレイ４０または
ＣＲＴディスプレイ５０の表示タイミングに合わせてビ
デオデータをそれらディスプレイにドット単位で出力す
るための同期クロックであり、例えば２８．３２２ＭＨ
ｚ程度の周波数を有する。このビデオクロックＶＤＣＬ
Ｋの周波数の値は、フラットパネルディスプレイ４０ま
たはＣＲＴディスプレイ５０の水平／垂直の走査周波数
に基づいて決定される。
【００２３】ラスタオペレーション回路１４は、ＣＰＵ
１からのシステムデータをライトデータとしてメモリ制
御回路１５に転送する機能と、メモリ制御回路１５によ
ってＶＲＡＭ２５から読み出された表示データに対して
各種ラスタ演算を実行する描画機能を有している。描画
時には、ＶＲＡＭ２５から読み出された表示データは、
ラスタオペレーション回路１４によって論理演算が実行
され、その演算結果が再びＶＲＡＭ２５に書き込まれ
る。演算の内容は、パラメタレジスタ群１２に設定され
ているパラメ−タによって制御される。
【００２４】メモリ制御回路１５は、ＶＲＡＭ２５をア
クセス制御するためのものであり、ＣＰＵ１からのメモ
リリード／ライト要求に従ってＶＲＡＭ２５のランダム
アクセス制御を行うと共に、表示タイミング生成回路１
７からの表示タイミング信号に応じてＶＲＡＭ２５のシ
リアルアクセス制御を行う。
【００２５】ＶＲＡＭ２５のシリアル制御は、ＲＡＭか
らＳＡＭへのデータ転送と、ＳＡＭのシリアルリードに
よって実行される。ＲＡＭからＳＡＭへのデータ転送に
おいては、メモリ制御回路１５からのメモリアドレスＡ
ＤＤＲによって転送対象のＲＡＭの１行が指定され、そ
の１行分のデータがＲＡＭからＳＡＭに転送される。Ｓ
ＡＭのシリアルリードにおいては、メモリ制御回路１５
からのメモリアドレスＡＤＤＲによってＳＡＭスタート
アドレスが指定され、シリアルクロックＳＫに同期して
ＳＡＭアドレスが順次カウントアップされる。これによ
り、シリアルクロックＳＫに同期してＳＡＭからデータ
が順次出読み出される。
【００２６】表示タイミング生成回路１７は、フラット
パネルディプレイ４０用の表示タイミング信号を生成
し、それをメモリ制御回路１５およびフラットパネル制
御回路２２に供給する。また、表示タイミング生成回路
１７は、ＣＲＴディスプレイ５０用の水平同期信号ＨＳ
ＹＮＣ，垂直同期信号ＶＳＹＮＣも生成する。
【００２７】カラーパレット１８は、パラレル−シリア
ル変換回路（Ｐ−Ｓ）１９から出力される４ビット／ピ
クセルのデータの色属性を決定するためのものであり、
１６個のカラーパレットレジスタを備えている。このカ
ラーパレット１８には、パラレル−シリアル変換回路１
９からの４ビット／ピクセルのデータがインデックスと
して入力され、１６個のカラーパレットレジスタの１つ
が選択される。各カラーパレットレジスタには、６ビッ
トのカラーパレットデータがセットされている。選択さ
れたカラーパレットレジスタから読み出される６ビット
のカラーパレットデータは、パラメタレジスタ群１２内
蔵のカラー選択レジスタから出力される２ビットのカラ
ー選択データと加えられて、合計８ビットのデータにな
る。この８ビットデータは、ＣＲＴビデオデータとして
マルチプレクサ２０に供給される。
【００２８】パラレル−シリアル変換回路（Ｐ−Ｓ）１
９は、ＶＲＡＭ２５のシリアルアクセスポート（Ｓ−Ｄ
ＡＴＡ）から同時に読み出される３２ビットのメモリデ
ータ（４ビット／ピクセルの場合は８画素、８ビット／
ピクセルの場合は４画素）をピクセル単位に切り出し、
シリアルに出力する。４ビット／ピクセルのメモリデー
タは、カラーパレット１８を介してマルチプレクサ２０
に送られ、８ビット／ピクセルのメモリデータはＣＲＴ
ビデオデータとして直接にマルチプレクサ２０に送られ
る。
【００２９】マルチプレクサ２０は、カラーパレット１
８とパラレル−シリアル変換回路（Ｐ−Ｓ）１９の一方
のＣＲＴビデオデータを選択し、それをＲＡＭＤＡＣ２
１に供給する。
【００３０】ＲＡＭＤＡＣ２１は、カラーＣＲＴディス
プレイ５０用のＲ，Ｇ，ＢのアナログカラーＣＲＴビデ
オデータ（ＣＲＴＶＤ）を生成するためのものであり、
８ビットのＣＲＴビデオデータをインデックスとするカ
ラーテーブルと、このカラーテーブルから読み出される
カラーデータをアナログ信号に変換するＤ／Ａコンバー
タとから構成されている。ＶＧＡ仕様では２５６色同時
表示の表示モードがあるので、この表示モードをサポー
トするためにカラーテーブルには２５６個のカラーレジ
スタが含まれており、そのうちの１つがＲＡＭＤＡＣ２
１に入力されるＣＲＴビデオデータによって選択され
る。各カラーレジスタは、Ｒ，Ｇ，Ｂそれぞれについて
８ビットのデータサイズを有しており、Ｒ，Ｇ，Ｂそれ
ぞれ８ビットからなる合計２４ビットのカラーデータが
格納される。通常は、これらＲ，Ｇ，Ｂそれぞれ８ビッ
トのデータの内の下位６ビットだけが有効となるが、フ
ルカラー表示の場合には８ビット全てが有効に利用され
る。
【００３１】選択されたカラーレジスタに格納されてい
るカラーデータは、デジタルＲ，Ｇ，Ｂデータとしてフ
ラットパネル制御回路２２に供給されると共に、ＲＡＭ
ＤＡＣ２１内蔵のＤ／Ａコンバータに供給される。Ｄ／
Ａコンバータは、デジタルＲ，Ｇ，Ｂデータをアナログ
Ｒ，Ｇ，Ｂ信号に変換して、ＣＲＴディスプレイ５０に
供給する。
【００３２】フラットパネル制御回路２２は、表示タイ
ミング生成回路１７から表示タイミング信号に応じてラ
ッチパルスＬＰ、フィールドパルスＦＰ、シフトクロッ
クＳＣＫを生成し、それをフラットパネルディスプレイ
４０に供給する。また、フラットパネル制御回路２２
は、ＲＡＭＤＡＣ２１からの１８ビット／２４ビットの
デジタルＲ，Ｇ，Ｂデータを、フラットパネルディスプ
レイ４０用のビデオデータＦＶＤにエミュレートする。
【００３３】次に、図２を参照して、フラットパネル制
御回路２２の具体的な回路構成を説明する。フラットパ
ネル制御回路２２は、１８ビットのビデオデータ入力
（Ｒ，Ｇ，Ｂそれぞれ６ビット）を持つＴＦＴカラーＬ
ＣＤ、９ビットのビデオデータ入力（Ｒ，Ｇ，Ｂそれぞ
れ３ビット）を持つＴＦＴカラーＬＣＤ、１２ビットの
ビデオデータ入力（Ｒ，Ｇ，Ｂそれぞれ４ビット）を持
つＴＦＴカラーＬＣＤ、ＳＴＮカラーＬＣＤ、およびＳ
ＴＮモノクロＬＣＤの表示制御をサポートしており、図
示のように、１８０Ｋ色エミュレーション回路３１、６
１階調エミュレーション回路３２、輝度換算回路３３、
６ビット−４ビット変換テーブル、マルチプレクサ３
５、フレームレート制御回路３６、ＲＧＢ画素制御回路
３７、上下データ制御回路３８を備えている。
【００３４】（１）１８ビットのビデオデータ入力を持
つＴＦＴカラーＬＣＤの制御 １８ビットのビデオデータ入力を持つＴＦＴカラーＬＣ
Ｄを制御する場合には、ＲＡＭＤＡＣ２１から出力され
るＲ，Ｇ，Ｂそれぞれ６ビットからなる合計１８ビット
のカラーデータが、そのままフラットパネルビデオデー
タＦＶＤとして出力される。
【００３５】（２）９ビットのビデオデータ入力を持つ
ＴＦＴカラーＬＣＤの制御 ９ビットのビデオデータ入力を持つＴＦＴカラーＬＣＤ
を制御する場合には、１８０Ｋ色エミュレーション回路
３１が必要に応じて使用される。この１８０Ｋ色エミュ
レーション回路３１は、２×２ドットのサイズをもつ４
種類のディザパターンとフレームレート制御との組み合
わせ、または３×３ドットのサイズを持つ８種類のディ
ザパターンを利用することにより、Ｒ，Ｇ，Ｂそれぞれ
について５７階調の階調エミュレーションを行う。この
場合、ＲＡＭＤＡＣ２１から出力される６ビットの各Ｒ
ＧＢデータの上位３ビットはＴＦＴカラーＬＣＤのビデ
オデータとして使用され、下位３ビットがディザパター
ン、またはディザパターンを使用したフレームレート制
御のために利用される。
【００３６】例えば、３×３ドットのサイズを持つディ
ザパターンを使用した場合には、各ディザパターンは、
上位３ビットデータと、その上位３ビットデータによっ
て指定される階調値に＋１を加算することによって得ら
れる次値データとのどちらを使用するかを各ドット毎に
示す。
【００３７】上位３ビットデータが“０００”〜“１１
０”までの７レベルのいずれかに相当する場合には、次
値データを得る事ができる。このため、表現できる階調
数は、７レベル×８ディザ＝５６通りとなる。
【００３８】一方、上位３ビットデータが“１１１”の
場合には次値データが得られないため、上位３ビットデ
ータが“１１１”の場合に使用できるディザパターンは
１つ（３×３ドットの全てのドットについて上位３ビッ
トデータの使用を示すディザパターン）だけとなる。し
たがって、上位３ビットデータが“１１１”の場合に表
現できる階調数は、１通りである。
【００３９】よって、１８０Ｋ色エミュレーション回路
３１を使用した場合には、Ｒ，Ｇ，Ｂそれぞれについ
て、合計５７通り（５７＝８×７＋１）の階調値を表現
する事ができ、５７3＝１８０Ｋ色のカラーエミュレー
ションが実現される。
【００４０】また、２×２ドットのサイズをもつ４種類
のディザパターンとフレームレート制御との組み合わせ
を用いた場合にも８種類の階調値が表現され、この結
果、前述と同様に１８０Ｋ色のカラーエミュレーション
が実現される。 （３）１２ビットのビデオデータ入力を持つＴＦＴカラ
ーＬＣＤの制御 １２ビットのビデオデータ入力を持つＴＦＴカラーＬＣ
Ｄを制御する場合には、６１階調エミュレーション回路
３２が必要に応じて使用される。この６１階調エミュレ
ーション回路３１は、２×２ドットのサイズを持つ４種
類のディザパターンを利用して、Ｒ，Ｇ，Ｂそれぞれに
ついて６１階調の階調エミュレーションを行う。この場
合、ＲＡＭＤＡＣ２１から出力される６ビットの各ＲＧ
Ｂデータの上位４ビットはＴＦＴカラーＬＣＤのビデオ
データとして使用され、下位２ビットがディザパターン
の生成のために利用される。
【００４１】２×２ドットのサイズを持つ各ディザパタ
ーンは、上位４ビットデータと、その上位４ビットデー
タによって指定される階調値に＋１を加算することによ
って得られる次値データとのどちらを使用するかを各ド
ット毎に示す。
【００４２】上位４ビットデータが“００００”〜“１
１１０”までの１５レベルのいずれかに相当する場合に
は、次値データを得る事ができる。このため、表現でき
る階調数は、１５レベル×４ディザ＝６０通りとなる。
【００４３】一方、上位４ビットデータが“１１１１”
の場合には次値データが得られないため、上位４ビット
データが“１１１１”の場合に使用できるディザパター
ンは１つ（２×２ドットの全てのドットについて上位４
ビットデータの使用を示すパターン）だけとなる。した
がって、上位４ビットデータが“１１１１”の場合に表
現できる階調数は、１通りである。
【００４４】よって、６１階調エミュレーション回路３
２を使用した場合には、Ｒ，Ｇ，Ｂそれぞれについて、
合計６１通り（６１＝１５×４＋１）の階調値を表現す
る事ができ、２２１Ｋ色（＝６１3色）のカラー表示を
実現できる。
【００４５】（４）ＳＴＮカラーＬＣＤの制御 ＳＴＮカラーＬＣＤを表示制御する場合には、フレーム
レート制御回路３６、ＲＧＢ画素制御回路３７、および
上下データ制御回路３８が使用され、また、これらに加
え、必要に応じて前述の６１階調エミュレーション回路
３２が利用される。
【００４６】６１階調エミュレーション回路３２を使用
しない場合には、ＲＡＭＤＡＣ２１から出力される６ビ
ットの各ＲＧＢデータの内の上位４ビットがフレームレ
ート制御回路３６に入力される。フレームレート制御回
路３６は、連続する１６フレーム内における表示対象ド
ットの点灯フレーム数が表現したい階調値に応じて変化
されるように、上位４ビットデータの階調値に応じて、
表示対象ドットを点灯／消灯するための単階調データ
（“１”または“０”）をＲ，Ｇ，Ｂ毎に出力する。
Ｒ，Ｇ，Ｂそれぞれの単階調データは、ＲＧＢ画素制御
回路３７に並列に送られる。
【００４７】ＲＧＢ画素制御回路３７は、Ｒ，Ｇ，Ｂそ
れぞれの単階調データを、Ｒ，Ｇ，Ｂ，Ｒ，……の順に
並べ替えて、シリアルに上下データ制御回路３８に供給
する。
【００４８】上下データ制御回路３８は、ＳＴＮカラー
ＬＣＤの上パネルと下パネルに同時にビデオデータ（単
階調データ）を供給するための制御を行う回路であり、
ここには、例えば１ライン分のビデオデータを保持する
ためのラインバッファが設けられている。すなわち、Ｓ
ＴＮカラーＬＣＤに表示する場合には、ＶＲＡＭ２５か
ら上パネル用のデータと下パネル用のデータが１ライン
単位で交互に読み出され、上パネル用の１ライン分のデ
ータが上下データ制御回路３８のラインバッファに格納
される。これにより、上パネル用の１ライン分のデータ
と下パネル用の１ライン分のビデオデータとのタイミン
グが合わせられ、上パネル用の８ドット分のビデオデー
タと下パネル用の８ドット分のビデオデータが、ＳＴＮ
カラーＬＣＤの上パネルと下パネルに同時に供給され
る。
【００４９】（５）ＳＴＮモノクロＬＣＤの制御 ＳＴＮモノクロＬＣＤを表示制御する場合には、輝度換
算回路３３、６ビット−４ビット変換回路３４、フレー
ムレート制御回路３６、ＲＧＢ画素制御回路３７、およ
び上下データ制御回路３８が使用され、また、必要に応
じて、６ビット−４ビット変換回路３４の代りに６１階
調エミュレーション回路３２がマルチプレクサ３５によ
って選択されて使用される。
【００５０】ＲＡＭＤＡＣ２１から出力される６ビット
の各ＲＧＢデータの内の上位４ビットは、まず、輝度換
算回路３３に送られる。輝度換算回路３３は、Ｒデー
タ，Ｇデータ，Ｂデータそれぞれの値にしたがって、そ
れらＲ，Ｇ，Ｂデータからなるカラーデータの色をその
色に対応した輝度値に換算する。この輝度換算は、次の
式にしたがって実行される。
【００５１】 輝度値＝０．３０Ｒ ＋ ０．５９Ｇ ＋ ０．１１Ｂ …（１） この輝度換算により、６ビットの輝度データが得られ
る。この輝度データは、６ビット−４ビット変換テーブ
ル３４に送られる。
【００５２】６ビット−４ビット変換テーブル３４は、
６ビットの輝度データを４ビットの階調データに変換す
るための変換データを保持するためのものであり、それ
ぞれ４ビット幅をもつ６４個のレジスタから構成されて
いる。これら６４個のレジスタの１つが６ビットの輝度
データによって選択され、その選択されたレジスタの４
ビットの階調データがフレームレート制御回路３６に送
られる。
【００５３】フレームレート制御回路３６は、階調デー
タの値に応じて、表示対象ドットを点灯／消灯するため
の単階調データ（“１”または“０”）をＲ，Ｇ，Ｂ毎
に出力する。Ｒ，Ｇ，Ｂそれぞれの単階調データは、Ｒ
ＧＢ画素制御回路３７に並列に送られる。
【００５４】ＲＧＢ画素制御回路３７は、Ｒ，Ｇ，Ｂそ
れぞれの単階調データを、Ｒ，Ｇ，Ｂ，Ｒ，……の順に
並べ替えて、シリアルに上下データ制御回路３８に供給
する。上下データ制御回路３８は、ＳＴＮモノクロＬＣ
Ｄの上パネルと下パネルに同時にビデオデータ（単階調
データ）を供給するための制御を行う。
【００５５】（６）１２ビットのビデオデータ入力を持
つＴＦＴカラーＬＣＤに対するフルカラ−エミュレーシ
ョン １２ビットのビデオデータ入力を持つＴＦＴカラーＬＣ
Ｄにフルカラ−表示する場合には、ＳＴＮモノクロＬＣ
Ｄ、およびＳＴＮカラーＬＣＤの制御に使用されていた
フレームレート制御回路３６と、フルカラ−エミュレー
ションのために新たに設けられたフルカラービデオデー
タ出力回路３９が利用される。
【００５６】すなわち、フルカラ−エミュレーションを
行う場合には、ＲＡＭＤＡＣ２１からそれぞれ８ビット
のＲ，Ｇ，Ｂデータが読み出され、それら各８ビットデ
ータの内の上位４ビットは、６１階調エミュレーション
回路３２をスルーパスして、ビデオデータ出力回路３９
に送られる。また、各８ビットデータの内の下位４ビッ
トは、６１階調エミュレーション回路３２をスルーパス
して、フレームレート制御回路３６に送られる。
【００５７】フルカラービデオデータ出力回路３９にお
いては、上位４ビットデータによって指定される階調値
に＋１を加算することによって得られる次値データが
Ｒ，Ｇ，Ｂ毎に生成され、その次値データと、上位４ビ
ットデータのどちらを出力するかが、フレームレート制
御回路３６からの単階調データによって制御される。
【００５８】これにより、上位４ビットのデータで表現
される１６階調と、フレームレート制御回路３６で表現
される１６階調とが組み合わせられ、各ＲＧＢビデオデ
ータを疑似的に約２５６階調で表現することができる。
【００５９】図３には、ビデオデータ出力回路３９の具
体的な回路構成の一例が示されている。ビデオデータ出
力回路３９は、図示のように、加算器３９１と、第１乃
至第３のマルチプレクサ３９２〜３９４とから構成され
ている。
【００６０】加算器３９１は、８ビットのＲデータの上
位４ビット（Ｒ７−４）、８ビットのＧデータの上位４
ビット（Ｇ７−４）、および８ビットのＢデータの上位
４ビット（Ｂ７−４）にそれぞれ“０００１”を加算
し、その加算結果を示す４ビットの次値データを第１乃
至第３のマルチプレクサ３９２〜３９４にそれぞれ出力
する。
【００６１】第１のマルチプレクサ３９２は、Ｒデータ
（Ｒ７−４）と加算器３９１から出力されるＲの次値デ
ータとを入力し、その一方をフレームレート制御回路３
６から出力される単階調データ（Ｒ）によって選択して
出力する。この場合、単階調データ（Ｒ）が点灯“１”
を示す場合には次値データが選択され、単階調データ
（Ｒ）が消灯“０”を示す場合にはＲデータ（Ｒ７−
４）が選択される。
【００６２】第２のマルチプレクサ３９３は、Ｇデータ
（Ｇ７−４）と加算器３９１から出力されるＧの次値デ
ータとを入力し、その一方をフレームレート制御回路３
６から出力される単階調データ（Ｇ）によって選択して
出力する。この場合、単階調データ（Ｇ）が点灯“１”
を示す場合には次値データが選択され、単階調データ
（Ｇ）が消灯“０”を示す場合にはＧデータ（Ｇ７−
４）が選択される。
【００６３】第３のマルチプレクサ３９４は、Ｂデータ
（Ｂ７−４）と加算器３９１から出力されるＢの次値デ
ータとを入力し、その一方をフレームレート制御回路３
６から出力される単階調データ（Ｂ）によって選択して
出力する。この場合、単階調データ（Ｂ）が点灯“１”
を示す場合には次値データが選択され、単階調データ
（Ｂ）が消灯“０”を示す場合にはＢデータ（Ｂ７−
４）が選択される。
【００６４】次に、図４を参照して、フレームレート制
御回路３６の動作原理を説明する。フレームレート制御
回路３６は、４ビットの入力データによって表現される
１６の階調レベルにそれぞれ対応した１６種類のディザ
マトリクスを有しており、これらディザマトリクスを使
用してフレームレート制御を行う。この場合、各階調レ
ベルに対応したディザマトリクスは、表示画面上のチラ
ツキを防止するために、フレーム毎に用意されている。
【００６５】例えば、階調レベル１に対応するディザに
は、図４に示されているようにフレーム１からフレーム
１６までに対応する１６個のディザパターンが用意され
ている。各ディザパターンは４×４ドットのサイズを持
ち、その内のいずれか１ドットが点灯（斜線で図示）を
示し、他のドットはいずれも消灯を示す。このディザパ
ターンを用いることにより、各ドットは１６フレームに
１回の割合で点灯される。また、フレ−ム毎に異なるパ
ターンが用いられることにとより、４×４ドットのパタ
ーンを構成する隣接する１６ドットは、それぞれ異なる
フレームで点灯される。これにより、点灯するドットが
特定のフレームに集中することがなくなり、表示画面上
のチラツキを防止できる。
【００６６】また、階調レベル６に対応するディザに
は、図示のように、フレーム１からフレーム３までに対
応する３個のディザパターンが用意されている。これら
３個のディザパタ−ンは、３フレーム毎に繰り返し利用
される。各ディザパターンは３×３ドットのサイズを持
ち、その内のいずれか３ドットが点灯（斜線で図示）を
示し、他の３ドットは消灯を示す。このディザパターン
を用いることにより、各ドットは３フレームに１回の割
合で点灯される。
【００６７】このように、これら１６種類のディザパタ
ーンは、フレームレート制御回路３６に入力されるデー
タの階調レベルが高くなるほど、表示対象ドットが点灯
されるフレーム周期が短くなるように規定されている。
【００６８】次に、図５を参照して、フレームレート制
御回路３６の具体的な回路構成の一例を説明する。フレ
ームレート制御回路３６は、Ｒ，Ｇ，Ｂにそれぞれ対応
する３つのグレースケール制御回路３６１〜３６３を有
している。
【００６９】各グレースケール制御回路は、図４に示し
た１６種類のディザの中から４ビットの入力ビデオデー
タの階調値に対応するディザを選択し、その選択したデ
ィザと現在の表示位置を示すデータ（ドット番号、ライ
ン番号、フレーム番号）とに基づいて、“１”または
“０”の単階調データを出力する。これらドット番号、
ライン番号、およびフレーム番号は、図１の表示タイミ
ング生成回路１７に設けられている水平カウンタ、垂直
カウンタ、およびフレームカウンタの出力値によってそ
れぞれ指定される。
【００７０】例えば、Ｒデータ（Ｒ３−０）が“０００
０”の場合には、グレースケール制御回路３６１は、階
調レベル１に対応する４×４ドットのディザパタ−ンを
選択する。この時、Ｒデータ（Ｒ３−０）を表示すべき
画素位置が、１フレーム目の第１ラインにおける第１ド
ットであれば、フレーム１に対応するディザパターンの
左上隅の値が選択され、点灯を示す単階調データ“１”
が出力される。また、表示画素の位置が、フレーム１に
おける第１ラインの第２ドットの場合には、フレーム１
に対応するディザパターンの左上隅から１つ右の値が選
択されて、消灯を示す単階調データ“０”が出力され
る。さらに、表示画素の位置が、フレーム１における第
１ラインの第５ドットの場合には、再びフレーム１に対
応するディザパターンの左上隅の値が選択され、点灯を
示す単階調データ“１”が出力される。
【００７１】表示画素の位置がフレーム１の第５ライン
の場合には、フレーム１に対応するディザパターンの最
上ラインの４ドットの値が再び参照される。このよう
に、フレーム１に対応するディザパターンは、水平およ
び垂直方向共に４ドット単位で繰り返し利用される。こ
のため、各ゲレースケール制御回路は、入力ビデオデー
タが“００００”の場合には、ドット番号を示すデータ
の下位２ビットの値とライン番号を示すデータの下位２
ビットの値とによって、ディザパターン内の参照位置を
決定することができる。
【００７２】また、Ｒデータ（Ｒ３−０）が“０１０
１”の場合には、グレースケール制御回路３６１は、階
調レベル６に対応する３×３ドットのディザパタ−ンを
選択する。この時、Ｒデータ（Ｒ３−０）を表示すべき
画素位置が、１フレーム目の第１ラインにおける第１ド
ットであれば、フレーム１の３×３ドットのディザパタ
−ンの左上隅の値が参照されて、点灯を示す単階調デー
タ“１”が出力される。また、表示画素の位置が、フレ
ーム２における第１ラインの第１ドットの場合には、フ
レーム２に対応する３×３ドットのディザパタ−ンの左
上隅の値が参照されて、消灯を示す単階調データ“０”
が出力される。さらに、表示画素位置が第４フレームの
場合には、再びフレーム１のディザパターンが参照され
る。
【００７３】このように、各グレースケール制御回路３
６１〜３６３は入力ビデオデータの階調レベルに対応し
たディザを使用しているので、入力ビデオデータの階調
レベルが高くなる程、点灯を示す単階調データの発生割
合が増加される。
【００７４】従って、これらグレースケール制御回路３
６１〜３６３の出力をフルカラーエミュレーションに利
用した時は、下位４ビットデータの値が大きくなるほど
次値データの発生率が増加され、ＴＦＴタイプＬＣＤ上
に表示される輝度が高くなる。
【００７５】これにより、上位４ビットのデータで表現
される１６階調とフレームレート制御回路３６で表現さ
れる１６階調とが組み合わせられ、１６階調表示のＴＦ
ＴタイプＬＣＤ上に各ＲＧＢビデオデータを疑似的に２
５６階調で表現することができる。
【００７６】なお、実際には、上位４ビットのデータが
“１１１１”の場合には、次値データが得られないの
で、疑似的に表現できる階調数は２４１階調（２４１＝
１５レベル×１６ディザ＋１）となる。この場合でも、
ＣＲＴディスプレイのフルカラー表示の色数１６７７万
色（＝２５６3）に対して、１３９９万色（＝２４１3）
のカラ−表示を１６階調表示のＴＦＴディスプレイ上に
実現する事ができる。このため、ＣＲＴディスプレイと
同等の色数で、１６階調表示のＴＦＴディスプレイ上に
フルーカラー表示を実現する事ができる。
【００７７】
【発明の効果】以上説明したように、この発明によれ
ば、ＳＴＮモノクロＬＣＤまたはＳＴＮカラーＬＣＤの
制御のために設けられたフレームレート制御回路をＴＦ
ＴタイプＬＣＤのフルーカラーエミュレーションに流用
することにより、回路数の増加を招くことなく、階調数
の少ないフラットパネルディスプレイ上にフルカラ−表
示を実現することが可能となる。また、フレームレート
制御回路はディザを用いてフレームレートを制御する構
成であるため、フルーカラー表示の画面にチラツキが発
生するといった不具合も防止できる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る表示制御システム全
体の構成を示すブロック図。
【図２】同実施例の表示制御システムに設けられたフラ
ットパネル制御回路の具体的な回路構成の一例を示すブ
ロック図。
【図３】図２のフラットパネル制御回路に設けられてい
るフルカラーエミュレーションのための回路構成を示す
図。
【図４】図３のフルカラーエミュレーション用回路に利
用されているフレームレート制御回路が使用するディザ
マトリクスの一例を示す図。
【図５】図３のフルカラーエミュレーション用回路に利
用されているフレームレート制御回路の具体的な構成の
一例を示す図。
【符号の説明】
１０…ディスプレイコントローラ、２１…ＲＡＭＤＡ
Ｃ、２２…フラットパネル制御回路、２５…ＶＲＡＭ、
３６…フレームレート制御回路、３９…フルカラービデ
オデータ出力回路、４０…フラットパネルディスプレ
イ、５０…ＣＲＴディスプレイ、３９１…加算器、３９
２〜３９４…マルチプレクサ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 所定フレーム周期内における表示対象ド
    ットの点灯フレーム数が表現したい階調値に応じて変化
    されるように、入力ビデオデータの階調値に応じて、単
    階調表示のフラットパネルディスプレイの表示対象ドッ
    トを点灯／消灯するための単階調データを出力するフレ
    ームレート制御手段と、 ビデオメモリに格納されている表示データを画素毎にフ
    ルカラー表示のためのＲＧＢビデオデータに変換して出
    力するビデオデータ変換手段と、 このビデオデータ変換手段から出力される前記ＲＧＢビ
    デオデータ内の上位ビット部データが入力され、その上
    位ビット部データに所定値を加算して前記上位ビット部
    データの次値の階調値を持つ次値データを出力する加算
    手段と、 前記ＲＧＢビデオデータ内の下位ビット部データを前記
    入力ビデオデータとして前記フレームレート制御手段に
    入力することによって得られる単階調データに基づいて
    動作制御され、その単階調データに応じて前記次値デー
    タと前記上位ビット部データの一方を選択し、その選択
    したデータをフルカラー表示の対象となるフラットパネ
    ルディスプレイにビテオデータとして供給するビテオデ
    ータ選択手段とを具備することを特徴とする表示制御装
    置。
  2. 【請求項２】 前記フレームレート制御手段は、 複数の階調値にそれぞれ対応して定義され、隣接する複
    数ドットそれぞれの点灯／消灯を各々が示す複数種のデ
    ィザパターンを有し、 前記入力ビデオデータの階調値に応じて前記複数種のデ
    ィザパターンの１を選択し、その選択したディザパター
    ンと、表示対象ドットの水平および垂直表示位置、およ
    び前記所定フレーム周期内における表示対象フレームの
    フレーム番号とに基づいて、表示対象ドットを点灯／消
    灯するための単階調データを出力することを特徴とする
    請求項１記載の表示制御装置。
  3. 【請求項３】 前記各ディザパターンはフレーム毎に定
    義されていることを特徴とする請求項２記載の表示制御
    装置。
  4. 【請求項４】 ＳＴＮタイプＬＣＤおよびＴＦＴタイプ
    ＬＣＤを制御する表示制御装置において、 前記ＳＴＮタイプＬＣＤの制御のために設けられ、所定
    フレーム周期内における表示対象ドットの点灯フレーム
    数が表現したい階調値に応じて変化されるように、入力
    ビデオデータの階調値に応じて、前記ＳＴＮタイプＬＣ
    Ｄの表示対象ドットを点灯／消灯するための単階調デー
    タを出力するフレームレート制御手段と、 ビデオメモリに格納されている表示データを画素毎にフ
    ルカラー表示のためのＲＧＢビデオデータに変換して出
    力するビデオデータ変換手段と、 前記ＴＦＴタイプＬＣＤにフルカラー表示を行うフルカ
    ラー表示制御手段であって、 前記ビデオデータ変換手段から出力される前記ＲＧＢビ
    デオデータ内の上位ビット部データが入力され、その上
    位ビット部データに所定値を加算して前記上位ビット部
    データの次値の階調値を持つ次値データを出力する加算
    手段と、 前記ＲＧＢビデオデータ内の下位ビット部データを前記
    入力ビデオデータとして前記ＳＴＮタイプＬＣＤ用の前
    記フレームレート制御手段に入力することによって得ら
    れる単階調データに基づいて動作制御され、その単階調
    データに応じて前記次値データと前記上位ビット部デー
    タの一方を選択し、その選択したデータを前記ＴＦＴタ
    イプＬＣＤにビテオデータとして供給するビテオデータ
    選択手段とを含むフルカラー表示制御手段とを具備は、 前記ＳＴＮタイプＬＣＤ用のフレームレート制御手段
    は、 複数の階調値にそれぞれ対応して定義され、隣接する複
    数ドットそれぞれの点灯／消灯を各々が示す複数種のデ
    ィザパターンを有し、 前記入力ビデオデータの階調値に応じて前記複数種のデ
    ィザパターンの１を選択し、その選択したディザパター
    ンと、表示対象ドットの水平および垂直表示位置、およ
    び前記所定フレーム周期内における表示対象フレームの
    フレーム番号とに基づいて、表示対象ドットを点灯／消
    灯するための単階調データを出力することを特徴とする
    表示制御装置。
JP6170909A 1994-07-22 1994-07-22 表示制御装置 Pending JPH0836371A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6170909A JPH0836371A (ja) 1994-07-22 1994-07-22 表示制御装置
US08/500,083 US5712651A (en) 1994-07-22 1995-07-10 Apparatus for performing a full-color emulation on the TFT display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170909A JPH0836371A (ja) 1994-07-22 1994-07-22 表示制御装置

Publications (1)

Publication Number Publication Date
JPH0836371A true JPH0836371A (ja) 1996-02-06

Family

ID=15913593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170909A Pending JPH0836371A (ja) 1994-07-22 1994-07-22 表示制御装置

Country Status (2)

Country Link
US (1) US5712651A (ja)
JP (1) JPH0836371A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031817A (ja) * 1996-06-19 2009-02-12 Xerox Corp ディスプレイ

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959598A (en) * 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
KR100234717B1 (ko) * 1997-02-03 1999-12-15 김영환 엘씨디 패널의 구동전압 공급회로
JP3280306B2 (ja) 1998-04-28 2002-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像情報送信方法、画像情報更新方法、送信装置及び更新装置
US6198469B1 (en) * 1998-07-01 2001-03-06 Ignatius B. Tjandrasuwita “Frame-rate modulation method and apparatus to generate flexible grayscale shading for super twisted nematic displays using stored brightness-level waveforms”
DE69937029T9 (de) * 1998-10-12 2008-09-04 Victor Company of Japan, Ltd., Yokohama Signalverarbeitungsverfahren und Vorrichtung für Grauskala-Videosignal in einer Matrix-Anzeigevorrichtung
JP4637315B2 (ja) * 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US7193594B1 (en) 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) * 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6753854B1 (en) 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
TW567363B (en) * 1999-05-14 2003-12-21 Seiko Epson Corp Method for driving electrooptical device, drive circuit, electrooptical device, and electronic device
US6462728B1 (en) 1999-12-21 2002-10-08 Koninklijke Philips Electronics N.V. Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
US6850217B2 (en) 2000-04-27 2005-02-01 Manning Ventures, Inc. Operating method for active matrix addressed bistable reflective cholesteric displays
US6819310B2 (en) 2000-04-27 2004-11-16 Manning Ventures, Inc. Active matrix addressed bistable reflective cholesteric displays
US6816138B2 (en) * 2000-04-27 2004-11-09 Manning Ventures, Inc. Graphic controller for active matrix addressed bistable reflective cholesteric displays
KR100831234B1 (ko) * 2002-04-01 2008-05-22 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
EP1365384A1 (en) * 2002-05-23 2003-11-26 STMicroelectronics S.r.l. Driving method for flat panel display devices
JP4447200B2 (ja) * 2002-07-19 2010-04-07 Ｎｅｃエレクトロニクス株式会社 映像データ転送方法、表示制御回路及び液晶表示装置
JP2004070148A (ja) * 2002-08-08 2004-03-04 Oki Electric Ind Co Ltd 液晶表示制御装置
JP3786100B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
US8243093B2 (en) 2003-08-22 2012-08-14 Sharp Laboratories Of America, Inc. Systems and methods for dither structure creation and application for reducing the visibility of contouring artifacts in still and video images
US7352373B2 (en) * 2003-09-30 2008-04-01 Sharp Laboratories Of America, Inc. Systems and methods for multi-dimensional dither structure creation and application
JP4217196B2 (ja) * 2003-11-06 2009-01-28 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ駆動装置、画像表示システム、および表示方法
US7439965B2 (en) * 2004-03-05 2008-10-21 Anderson Daryl E Method for driving display device
KR100640894B1 (ko) * 2004-09-07 2006-11-02 엘지전자 주식회사 이동통신 단말기용 컬러 액정 표시 장치의 제어 장치 및 제어방법
US7532181B2 (en) * 2005-07-20 2009-05-12 Eastman Kodak Company Visible and invisible image display
JPWO2008015903A1 (ja) * 2006-08-04 2009-12-17 コニカミノルタエムジー株式会社 画像表示方法及び画像表示装置
JP2008170807A (ja) * 2007-01-12 2008-07-24 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
TW200943270A (en) * 2008-04-03 2009-10-16 Faraday Tech Corp Method and related circuit for color depth enhancement of displays
KR101520624B1 (ko) * 2008-12-31 2015-05-15 삼성전자주식회사 비트 맵 방식의 영상 인코딩/디코딩 방법 및 장치
ES2675818T3 (es) * 2009-07-17 2018-07-12 Mitsubishi Electric Corporation Dispositivo de visualización del funcionamiento de una instalación, sistema de aire acondicionado y programa
TW201142795A (en) * 2010-05-19 2011-12-01 Novatek Microelectronics Corp Control apparatus and method for liquid crystal display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125184A (ja) * 1984-07-13 1986-02-04 株式会社　アスキ− 表示制御装置
DE3686428T2 (de) * 1985-03-08 1993-01-14 Ascii Corp Anzeigesteuersystem.
JPS61213896A (ja) * 1985-03-19 1986-09-22 株式会社　アスキ− デイスプレイコントロ−ラ
US5185602A (en) * 1989-04-10 1993-02-09 Cirrus Logic, Inc. Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031817A (ja) * 1996-06-19 2009-02-12 Xerox Corp ディスプレイ

Also Published As

Publication number Publication date
US5712651A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
JPH0836371A (ja) 表示制御装置
US5699076A (en) Display control method and apparatus for performing high-quality display free from noise lines
EP0295689B1 (en) Display controller for CRT/plasma display apparatus
KR960003962B1 (ko) 스캐닝 프레임 또는 복수의 도트 각각의 그레이 스케일 디스플레이 제어용 칼라 패널 디스플레이 제어 장치
US5491496A (en) Display control device for use with flat-panel display and color CRT display
USRE33532E (en) Display control system which produces varying patterns to reduce flickering
KR20140104624A (ko) 표시장치, 데이터 처리장치 및 그 방법
KR20070014862A (ko) 영상신호 처리장치, 액정표시장치 및 그 구동방법
JP2001306036A (ja) 液晶表示装置、モノクローム液晶表示装置、コントローラ、画像変換方法、および画像表示方法
JP2003308048A (ja) 液晶表示装置
JPH0690613B2 (ja) 表示制御装置
JP2001242828A (ja) 多階調表現のための画像表示装置、液晶表示装置、および画像表示方法
US5724063A (en) Computer system with dual-panel LCD display
JPH0359595A (ja) マトリックス表示装置
KR101189217B1 (ko) 액정 표시 장치
JP2004240428A (ja) 液晶表示装置、液晶表示装置の駆動装置及び方法
JP2004117752A (ja) 表示装置
JP3018329B2 (ja) 表示システムおよび液晶表示装置
JP3030170B2 (ja) 単純マトリクス駆動型液晶表示装置
JP3017882B2 (ja) 表示制御システム
KR930000410B1 (ko) 컬러/모노크로 crt 계조를 pdp 계조로 변환하는 표시 제어장치
JPH0916126A (ja) フルカラーｌｅｄパネル
KR20040038411A (ko) 액정표시장치 및 그 구동방법
JP4561665B2 (ja) 検証シミュレータ及び検証シミュレーション方法
JP3468667B2 (ja) 表示制御装置および表示装置