KR101189217B1

KR101189217B1 - 액정 표시 장치

Info

Publication number: KR101189217B1
Application number: KR1020060011450A
Authority: KR
Inventors: 신용환
Original assignee: 삼성디스플레이 주식회사
Priority date: 2006-02-07
Filing date: 2006-02-07
Publication date: 2012-10-09
Also published as: KR20070080287A; US7724268B2; US20070182897A1

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 본 발명에 따른 액정 표시 장치는 복수의 화소를 구비하는 액정 표시 장치로서, 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 그리고 상기 제1 및 제2 기판 사이에 들어 있는 액정층을 포함하고, 상기 액정층의 위상 지연값은 420 내지 500nm이다.

액정위상차, 디더링, FRC, 휘도

Description

액정 표시 장치{LIQUID CRYSTLAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 영상 신호 변환부를 개략적으로 도시하는 블록도.

도 4는 본 발명의 한 실시예에 따라 액정 표시 장치의 계조에 대한 출력 전압을 도시하는 도시하는 그래프.

도 5는 본 발명의 한 실시예에 따른 디더링 데이터 패턴을 도시하는 도면.

<도면 부호의 설명>

3: 액정층 12, 22: 편광판

100: 박막 트랜지스터 표시판 200: 공통 전극 표시판

300: 액정 표시판 조립체 400: 게이트 구동부

500: 데이터 구동부 600: 신호 제어부

610: 영상 신호 변환부 611: 데이터 처리부

612: 디더링 제어부

본 발명은 액정 표시 장치에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

이러한 액정 표시 장치에서 외부의 그래픽 소스(graphics source)로부터 적색(red), 녹색(green), 청색(blue) 등과 같은 기본색(primary color)의 영상 신호가 입력된다. 액정 표시 장치의 신호 제어부는 이 영상 신호를 적절히 처리한 후 IC(integrated circuit) 등으로 이루어진 데이터 구동부에 제공한다. 데이터 구동부는 인가된 영상 신호에 해당하는 아날로그 계조 전압을 선택하여 액정 표시판 조립체에 인가한다.

액정 표시 장치의 소비 전력을 줄이기 위해서는 여러 가지 방법이 이용될 수 있으며 그 예로는 개구율을 증가시키거나, 고효율의 백라이트를 사용하거나, 구동 전압을 증가시키거나 액정의 위상 지연값(retardation)을 증가시킬 수 있다. 이 중 액정의 위상 지연값을 증가시키는 방법을 사용할 경우 액정 표시 장치가 화이트 계조를 표현하는 경우 화면이 노랗게 시인되는 옐로이쉬(yellowish) 현상이 발생하 기 쉽다.

따라서 본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 액정 위상 지연값을 증가시켜 소비 전력을 줄이면서도 옐로이쉬(yellowish) 현상을 방지하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는 복수의 화소를 구비하는 액정 표시 장치로서, 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 그리고 상기 제1 및 제2 기판 사이에 들어 있는 액정층을 포함하고, 상기 액정층의 위상 지연값은 420 내지 500nm이다.

상기 복수의 화소 중, 제1 소정 값 범위 안에 있는 화이트 계조를 표현하는 화소 수가 제2 소정 값 미만인 제1 표시 모드, 그리고 상기 복수의 화소 중 상기 제1 소정 값 범위 안에 있는 화이트 계조를 표현하는 화소 수가 상기 제2 소정 값 이상인 제2 표시 모드로 작동되며, 상기 제2 표시 모드에서 화소의 계조는 상기 제1 표시 모드에서 화소의 계조보다 작을 수 있다.

상기 액정 표시 장치는 노멀리 화이트 모드(nomally white mode)일 수 있다.

상기 제2 표시 모드에서 화소의 전압은 상기 제1 표시 모드에서 화소의 전압보다 높을 수 있다.

상기 액정 표시 장치는 노멀리 블랙 모드(nomally black mode)일 수 있다.

상기 제2 표시 모드에서 화소의 전압은 상기 제1 표시 모드에서 화소의 전압보다 낮을 수 있다.

상기 제2 표시 모드의 계조는 디더링 처리될 수 있다.

제1 계조의 입력 영상 신호를 제2 계조의 출력 영상 신호로 변환하여 출력하는 영상 신호 변환부를 더 포함할 수 있다.

상기 입력 영상 신호는 제1 비트수를 가지고, 상기 영상 신호 변환부는 상기 제1 비트수의 입력 영상 신호에 제2 비트수의 가중 영상 신호를 더하여 제3 비트수의 보정 영상 신호로 변환할 수 있다.

상기 영상 신호 변환부는 제1값 또는 제2값을 갖는 데이터 원소로 이루어진 복수의 디더링 데이터 패턴을 기억하고, 상기 복수의 디더링 데이터 패턴 중에서 상기 제2 비트수의 보정 영상 신호에 대응하는 디더링 데이터 패턴을 선택하고, 상기 선택된 디더링 데이터 패턴에 기초하여 상기 보정 영상 신호를 상기 제3 비트수보다 작은 제4 비트수의 출력 영상 신호로 변환하여 출력할 수 있다.

상기 영상 신호 변환부는, 상기 복수의 디더링 데이터 패턴을 기억하는 룩업 테이블, 그리고 상기 룩업 테이블에 기억된 상기 복수의 디더링 데이터 패턴에 기초하여 상기 보정 영상 신호를 출력하는 디더링 제어부를 포함할 수 있다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저, 도 1, 도 2 및 도 3을 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 영상 신호 변환부를 도시하는 블록도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 박막 트랜지스터 표시판(100) 및 공통 전극 표시판(200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX), 예를 들면 i번째(i＝1, 2, ... , n) 게이트선(GL)과 j번째(j＝1, 2, ..., m) 데이터선(DL)에 연결된 화소(PX)는 신호선(GL, DL)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 박막 트랜지스터 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 박막 트랜지스터 표시판(100)의 화소 전극(191)과 공통 전극 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 공통 전극 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 박막 트랜지스터 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선 형 또는 막대형으로 만들어질 수 있다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 박막 트랜지스터 표시판(100)에 구비된 별개의 유지 전극선(SL)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 공통 전극 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(도시하지 않음)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터는 박막 트랜지스터 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(12, 22)가 부착되어 있다.

액정층(3)은 양의 유전율 이방성 또는 음의 유전율 이방성을 가진다

액정층(3)의 위상 지연값(phase retardation)(Δnd)은 420 내지 500nm이다. 여기서 Δn은 액정의 굴절율 이방성을 의미하고, d는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 사이의 거리, 즉 액정층(3)의 두께를 의미한다.

종래에 따른 액정 표시 장치 액정층(3)의 위상 지연값이 본 발명에 따른 액정 표시 장치의 액정층 위장 지연값보다 높다. 액정층(3)의 위상 지연값이 클수록 투과율이 향상되므로 본 발명에 따른 종래 기술에 따른 액정 표시 장치에 비하여 투과율이 향상하고 이에 따라 액정 표시 장치의 소비 전력은 감소한다.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.

신호 제어부(600)는 영상 신호 변환부(610)를 포함하며, 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.

영상 신호 변환부(610)는 외부의 그래픽 제어기(도시하지 않음)로부터 제공 되는 입력 영상 신호(R, G, B)를 수신하여 보정 영상 신호를 출력한다. 영상 신호 변환부(610)는 신호 제어부(600)에 포함되지 않고 독립적으로 구비되어 있을 수 있다. 도 3을 참고하면, 영상 신호 변환부(610)는 데이터 처리부(611) 및 디더링 제어부(612)을 포함한다.

데이터 처리부(611)는 신호 제어부(600)에 입력되는 P 비트의 입력 영상 신호를 (P+Q) 비트의 보정 영상 데이터로 변경한 후, 디더링 제어부(612)에서 보정 영상 데이터를 디더링 제어(dithering control)한다. 디더링 제어는 데이터 구동부(500)에서 처리 가능한 비트 수가 입력되는 영상 데이터, 즉, 보정 영상 데이터의 비트 수보다 작을 경우, 보정 영상 데이터의 비트 중에서 데이터 구동부(500)에서 처리 가능한 비트 수에 해당하는 상위 비트만을 취하여 만든 영상 데이터를 하위 비트에 기초하여 프레임 단위로 재구성하는 것이다. 즉, 데이터 처리부(611)에서 보정된 보정 영상 데이터의 비트(P+Q 비트)의 중에서 데이터 구동부(500)에서 처리 가능한 비트 수에 해당하는 상위 비트(P 비트)만을 선택하고 나머지 하위 비트(Q 비트)가 나타내는 데이터는 이러한 상위 비트들의 시간적, 공간적 평균으로서 구현하는 것을 의미한다.

디더링 제어부(612)는 룩업 테이블(도시하지 않음)을 포함하고 있으며, 룩업 테이블은 이러한 디더링 제어에 필요한, 하위 비트의 값에 따른 각 화소에 대한 영상 데이터의 보정값을 기억하고 있다. 디더링 제어의 기본 화소 단위에 대응하는 보정값 집합을 디더링 데이터 패턴이라 한다.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩 의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(＝2¹⁰), 256(＝2⁸) 또는 64(＝2⁶) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게 이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.

영상 신호 변환부(610)는 영상 데이터를 변환하고 룩업 테이블에 저장한 디더링 데이터 패턴을 이용한 디더링 제어를 한다. 입력 영상 신호(R, G, B)의 비트수는 8이고, 데이터 처리부(611)에서 보정된 보정 영상 신호의 비트수는 총 11이며, 데이터 구동부(500)가 처리할 수 있는 데이터의 비트수가 8이면, 디더링 제어부(612)는 하위 3비트의 데이터 값에 따라 룩업 테이블에 저장되어 있는 디더링 데이터 패턴에 기초하여 상위 8 비트 데이터를 보정한 후, 출력 영상 신호(DAT)로서 출력한다.

이로 인해, 출력 영상 신호(DAT)는 디지털 신호로서 정해진 수효의 값(또는 계조) 중 하나를 가지며, 보정 영상 데이터를 디더링 제어하여 만들어진 영상 데이터를 포함한다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV), 게이트 온 전압(Von)의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE) 등을 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 출력 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 출력 영상 신호(DAT)를 수신하고, 각 출력 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 출력 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.

1 입력 수평 주기[1H라고도 쓰며, 수평 동기 신호(Hsync)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 전압을 인가함으로써 한 프레임(frame)에 해당하는 영상을 한 프레임 동안 한번씩 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 정상 영상 데이터 전압도 서로 다를 수 있다(보기: 열 반전, 점 반전).

본 발명에 따른 액정 표시 장치는 액정 표시 장치의 표시 화면에 백색이 많은 경우와 백색이 많지 않은 경우에 구동 방법을 다르게 한다. 그러면 도 4 그리고 앞서 설명한 도 3을 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 방법에 대하여 좀더 상세하게 설명한다.

액정 표시 장치는 노멀리 블랙 모드(nomally black mode) 또는 노멀리 화이트 모드(nomally white mode)로 동작한다. 이중 노멀리 화이트 모드의 액정 표시 장치는 화소(PX)에 데이터 전압이 인가되지 않아 화소 전극과 공통 전극 사이에 전기장이 형성되지 않은 경우에 화소가 최대 휘도를 표현하며 화면 표시는 백색이다.

도 4는 본 발명에 따른 액정 표시 장치의 표시 화면에 백색이 많은 경우와 백색이 많지 않은 경우 각각의 각 계조별 출력 전압을 도시하는 그래프이다. 도 4에서 실선은 표시 화면에 백색이 많지 않은 경우를 도시하는 곡선(이하 '제1 표시 모드'라 한다)이고 점선은 백색이 많은 경우를 도시하는 곡선(이하, '제2 표시 모드'라 한다)이다.

도 4를 참고하면, 본 발명에 따른 액정 표시 장치의 표시 화면에 백색이 많 지 않은 경우는 제1 표시 모드로 작동하고, 백색이 많은 경우에는 제2 표시 모드로 작동한다. 즉, 복수의 화소 중에서 화이트 계조를 표현하는 범위가 제1 소정 값이라 할 때, 복수의 화소 중에서 계조가 제1 소정 값 이내에 있는 화소 수가 제2 소정 값 미만인 경우에는 제1 표시 모드로 작동하며, 제1 소정 값 범위 안에 있는 화이트 계조를 표현하는 화소 수가 제2 소정 값 이상인 제2 표시 모드로 작동된다. 여기서 화이트 계조를 표현하는 제1 소정 값과 그 화소 수를 나타내는 제2 소정 값은 액정 표시 장치의 종류에 따라 임의로 정해질 수 있다.

본 발명에 따른 액정 표시 장치는 표시 장치가 제1 모드로 작동될 것인 지, 제2 표시 모드로 작동될 것인 지에 대한 결정을 하는 판단부(도시하지 않음)를 더 구비할 수 있다. 판단부는 휘도에 대한 정보를 담고 있는 입력 영상 신호(R, G, B)를 기초로 작동 모드를 선택한다. 판단부는 신호 제어부(600) 내에 포함되어 있을 수 있으며, 신호 제어부(600)와 독립적으로 존재할 수도 있다. 판단부의 이러한 동작은 표시 되는 화면의 휘도 상태에 따라 자동으로 이루어질 수 있고, 사용자의 편의에 따라 사용자가 수동으로 동작시켜 표시 모드를 선택할 수도 있다.

제1 표시 모드에서는 액정 표시 장치의 감마 곡선에 따라 계조와 출력 전압의 관계가 정해진다. 도 4는 노멀리 화이트 모드의 액정 표시 장치에서 계조와 출력 전압과의 관계를 도시한 것으로서, 계조가 증가할수록 출력전압이 대략 감소하는 형태를 취한다.

제2 표시 모드에서는 제1 표시 모드에서 보다 낮은 계조 범위에 해당하는 출력 전압을 인가한다. 예를 들어 계조 범위가 8비트의 256 계조일 때 풀 화이트 (full white)를 표시하고자 할 때 256 계조 보다 낮은 계조에 해당하는 전압을 인가한다. 따라서, 도 4와 같은 노멀리 화이트 모드의 액정 표시 장치에서 제2 표시 모드일 때 제1 표시 모드보다 높은 출력 전압이 인가된다.

도면에는 도시하지 않았지만 만일 액정 표시 장치가 노멀리 블랙 모드일 경우에는 제2 표시 모드일 때, 제1 표시 모드보다 낮은 출력 전압이 인가된다.

이제 도 4를 참고하여 제2 표시 모드의 동작에 대하여 보다 상세하게 설명한다.

예를 들어 도 4와 같이 제1 표시 모드의 255 계조의 영상 데이터를 제2 표시 모드로 바꾸는 과정을 설명한다. 먼저 255 계조의 영상 데이터가 입력되면 제2 표시 모드 곡선 상에서 255 계조에 대응하는 출력 전압을 찾는다(1).

이어서 제1 표시 모드 곡선 상에서 (1)의 과정에서 찾은 출력 전압과 동일한 출력 전압에 해당하는 대응점을 찾는다(2). 그런 후 대응점의 계조 값을 찾는다(3).

이와 같이 변환된 계조 값을 찾으면 175.5가 될 수 있다. 본 실시예에 따른 액정 표시 장치는 8비트의 데이터를 처리하는데, 175.5 계조는 본 실시예에 따른 액정 표시 장치로는 표현할 수 없는 값이다. 따라서 8비트 보다 많은 계조를 표현할 수 있는 방법이 필요하다. 액정 표시 장치가 원래 표현할 수 있는 계조보다 많은 계조를 표현하는 방법은 디더링 제어를 이용한다.

이하 도 5 및 앞서 설명한 도 3을 참고하여 디더링 제어에 대하여 보다 상세하게 설명한다.

도 5는 본 발명의 한 실시예에 따른 디더링 데이터 패턴의 한 예이다.

도 5에 도시한 디더링 데이터 패턴 집합이 영상 신호 변환부(610)의 룩업 테이블에 기억되며, 디더링 데이터 패턴 집합에 속하는 디더링 데이터 패턴 각각은 보정 영상 데이터의 하위 3비트 값과 프레임 번호에 따라 정해지는데, 연속하는 여덟 개의 프레임에 대해서, 하위 3 비트 값이 (000, 001, 010, 011, 100, 101, 110, 111)에 대해서 한 개씩 총 64개의 디더링 데이터 패턴이 존재한다. 하위 3비트가 (000)일 때의 데이터 패턴은 따로 정해져 있지 않을 수 있고, 이럴 경우 8개의 디더링 데이터 패턴을 제외한 모두 56개의 디더링 데이터 패턴만이 룩업 테이블에 기억된다.

도 5에 도시한 바와 같이, 각 디더링 데이터 패턴에서 공간적 배열의 기분 단위는 4ㅧ4 데이터 행렬이고 이에 대응하는 4×4 화소 행렬을 기본 단위로 하여 디더링 데이터 패턴을 반복적으로 적용함을 뜻한다. 각 디더링 데이터 패턴의 데이터 원소는 "1" 또는 "0"의 값을 갖는다. 도면에서, "0"의 값을 갖는 데이터 원소는 흰색으로 표시하였고, "1"의 값을 갖는 데이터 원소는 빗금 쳐져 있다.

디더링 제어부(612)는 어떤 화소의 보정 영상 데이터에 대해서, 보정 영상 데이터의 하위 3 비트의 값 및 프레임 번호에 따라 복수의 디더링 데이터 패턴 중 하나를 선택하고 디더링 데이터 패턴의 16개의 데이터 원소 중에서 그 화소의 위치에 해당하는 데이터 원소의 값을 읽어 이에 기초하여 데이터 구동부(500)에 출력할 출력 영상 데이터(DAT)를 결정한다.

구체적으로, 선택된 위치의 데이터 원소의 값이 "0"일 경우, 디더링 제어부 (612)는 보정 영상 신호의 상위 8 비트에 의해 정해진 계조의 값을 최종 계조로 정한다. 하지만, 해당 위치에 기억된 데이터 원소의 값이 "1"일 경우, 디더링 제어부(612)는 상위 8비트의 정해진 계조의 값에 "1"을 더한 값을 최종 계조로 정한다. 신호 제어부(600)는 이 최종 계조에 해당하는 8 비트의 영상 데이터(DAT)를 데이터 구동부(500)에 출력한다.

단, 하위 3비트가 (000)일 때의 데이터 패턴이 따로 정해져 있지 않을 때, 보정 영상 신호의 하위 3비트가 (000)일 경우에 디더링 제어부(612)는 바로 보정 영상 신호의 상위 8 비트에 의해 정해진 계조의 값을 최종 계조로 정한다.

그러면 도 4에 도시한 디더링 데이터 패턴에 대하여 구체적으로 살펴본다.

하위 3비트가 (000)일 경우, 모든 프레임에 해당하는 디더링 데이터 패턴은 모두 "0"의 값을 갖고, 하위 3비트가 (001)일 경우, 홀수 번째 프레임에 해당하는 디더링 데이터 패턴은 모두 "0"의 값을 갖고, 짝수 번째 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서 12/16, 즉 4개 중 3개의 데이터 원소가 "0"의 값을 갖고 나머지 1개의 데이터 원소가 1의 값을 가진다.

또한 하위 3비트가 (010)일 경우, 모든 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서 12/16, 즉, 4개 중 3개의 데이터 원소가 "0"의 값을 갖고 나머지 1개의 데이터 원소가 1의 값을 가진다.

하위 3비트가 (011)일 경우, 홀수 번째 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서 12/16, 즉, 4개 중 3개의 데이터 원소가 "0"의 값을 갖고 나머지 1개의 데이터 원소가 1의 값을 가지며, 짝수 번째 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서 8/16, 즉, 4개 중 2개의 데이터 원소가 "0"의 값을 갖고 나머지 2개의 데이터 원소가 1의 값을 가진다.

하위 3비트가 (100)일 경우, 모든 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서 8/16, 즉, 4개 중 2개의 데이터 원소가 "0"의 값을 갖고 나머지 2개의 데이터 원소가 1의 값을 가지며, 하위 3비트가 (101)일 경우, 홀수 번째 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서 8/16, 즉, 4개 중 2개의 데이터 원소가 "0"의 값을 갖고 나머지 2개의 데이터 원소가 1의 값을 가지며, 짝수 번째 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서, 4/16, 즉 4개 중 1개의 데이터 원소가 "0"의 값을 갖고 나머지 3개의 데이터 원소가 "1"의 값을 가진다.

하위 3비트가 (110)일 경우, 모든 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서, 4/16, 즉 4개 중 1개의 데이터 원소가 "0"의 값을 갖고 나머지 3개의 데이터 원소가 "1"의 값을 가지고, 하위 3비트가 (111)일 경우, 짝수 번째 프레임에 해당하는 디더링 데이터 패턴은 모두 "1"의 값을 갖고, 홀수 번째 프레임에 해당하는 디더링 데이터 패턴의 16개의 데이터 원소에서, 4/16, 즉 4개 중 1개의 데이터 원소가 "0"의 값을 갖고 나머지 3개의 데이터 원소가 "1"의 값을 가진다.

이와 같이, 여덟 개의 프레임에서, 디더링 데이터 패턴의 16개의 데이터 원소 중 "0"과 "1"의 값을 갖는 개수가 하위 3 비트의 값에 따라 달라지는 규칙은 바로 공간적 디더링(dithering) 제어의 원칙에 따른 것이다.

또한 각각의 하위 3비트 값에 대하여 어느 주어진 위치에 있는 하나의 데이터 원소를 보면, 하위 3 비트 값에 따라 "0" 또는 "1"의 값을 가지는 회수가 정해지는데, 이와 같은 규칙은 바로 시간적 디더링 제어의 규칙에 따른 것이다.

이와 같이 디더링 제어를 이용하여 액정 표시 장치가 표현할 수 없는 계조 값도 비트수 확장으로 표시할 수 있으므로, 제2 표시 모드의 계조를 제1 표시 모드 보다 낮추며, 전압은 높일 수 있다.

앞서 설명한 바와 같이 액정 표시 장치의 액정의 위상 지연값(Δnd)이 높은 경우에 화이트 표시 화면에는 엘로이쉬 현상이 발생하기 쉬운데, 본 발명에 따른 액정 표시 장치는 화이트를 주로 표시하는 화면에서는 계조는 낮추고 전압은 높여 동작시키므로 액정의 위상 지연값(Δnd)이 높더라도 엘로이쉬 현상을 방지할 수 있다. 또한 본 발명에 따른 액정 표시 장치가 화이트가 많지 않은 화면을 표시할 때는 액정 표시 장치의 액정 위상 지연값(Δnd)이 높으므로 투과율이 좋아 낮은 소비 전력으로도 표시 장치를 구동할 수 있다.

본 발명에 의하면 액정 표시 장치의 액정 위상 지연값을 증가시켜 소비 전력을 줄이면서도 옐로이쉬(yellowish) 현상을 방지할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

복수의 화소를 구비하는 액정 표시 장치로서,

제1 기판,

상기 제1 기판과 마주하는 제2 기판, 그리고

상기 제1 및 제2 기판 사이에 들어 있는 액정층

을 포함하고,

상기 복수의 화소 중, 제1 소정 값 범위 안에 있는 화이트 계조를 표현하는 화소 수가 제2 소정 값 미만인 제1 표시 모드, 그리고

상기 복수의 화소 중 상기 제1 소정 값 범위 안에 있는 화이트 계조를 표현하는 화소 수가 상기 제2 소정 값 이상인 제2 표시 모드로 작동되며,

상기 제2 표시 모드에서 화소의 계조는 상기 제1 표시 모드에서 화소의 계조보다 작은

액정 표시 장치.
제1항에서,

상기 액정층의 위상 지연값은 420nm 내지 500nm인 액정 표시 장치.
제1항에서,

상기 액정 표시 장치는 노멀리 화이트 모드(nomally white mode)인 액정 표시 장치.
제3항에서,

상기 제2 표시 모드에서 화소의 전압은 상기 제1 표시 모드에서 화소의 전압보다 높은 액정 표시 장치
제1항에서,

상기 액정 표시 장치는 노멀리 블랙 모드(nomally black mode)인 액정 표시 장치.
제5항에서,

상기 제2 표시 모드에서 화소의 전압은 상기 제1 표시 모드에서 화소의 전압보다 낮은 액정 표시 장치
제1항에서,

상기 제2 표시 모드의 계조는 디더링 처리되는 액정 표시 장치.
제7항에서,

제1 계조의 입력 영상 신호를 제2 계조의 출력 영상 신호로 변환하여 출력하는 영상 신호 변환부를 더 포함하는 액정 표시 장치.
제8항에서,

상기 입력 영상 신호는 제1 비트수를 가지고,

상기 영상 신호 변환부는 상기 제1 비트수의 입력 영상 신호에 제2 비트수의 가중 영상 신호를 더하여 제3 비트수의 보정 영상 신호로 변환하는 액정 표시 장치.
제9항에서,

상기 영상 신호 변환부는 제1값 또는 제2값을 갖는 데이터 원소로 이루어진 복수의 디더링 데이터 패턴을 기억하고, 상기 복수의 디더링 데이터 패턴 중에서 상기 제2 비트수의 보정 영상 신호에 대응하는 디더링 데이터 패턴을 선택하고, 상기 선택된 디더링 데이터 패턴에 기초하여 상기 보정 영상 신호를 상기 제3 비트수보다 작은 제4 비트수의 출력 영상 신호로 변환하여 출력하는 액정 표시 장치.
제10항에서,

상기 영상 신호 변환부는,

상기 복수의 디더링 데이터 패턴을 기억하는 룩업 테이블, 그리고

상기 룩업 테이블에 기억된 상기 복수의 디더링 데이터 패턴에 기초하여 상기 보정 영상 신호를 출력하는 디더링 제어부

를 포함하는 액정 표시 장치.