JPH0310293A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JPH0310293A JPH0310293A JP1146020A JP14602089A JPH0310293A JP H0310293 A JPH0310293 A JP H0310293A JP 1146020 A JP1146020 A JP 1146020A JP 14602089 A JP14602089 A JP 14602089A JP H0310293 A JPH0310293 A JP H0310293A
- Authority
- JP
- Japan
- Prior art keywords
- display
- monochrome
- color
- gate
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 4
- 239000003086 colorant Substances 0.000 claims description 5
- 230000002463 transducing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000003786 synthesis reaction Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/028—Circuits for converting colour display signals into monochrome display signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、画像データ処理装置に関し、さらに特定的
には、ｍ色表示のカラー画素データを変換して得られた
ｍ （ｎ＜ｍ）色表示の画像信号を複数合成して出力す
るような画像データ処理装置に関する。
には、ｍ色表示のカラー画素データを変換して得られた
ｍ （ｎ＜ｍ）色表示の画像信号を複数合成して出力す
るような画像データ処理装置に関する。
［従来の技術］
近年、液晶表示パネルあるいはプラズマ表示パネル等の
薄形表示パネルの分野においては、技術革新、低価格化
が進み、その結果、これらの薄形表示パネルを用いた可
搬型のパーソナルコンピュータが普及し始めている。現
在のところ、これらの薄形表示パネルは技術的１価格的
にみてモノクロ表示のものが多い。
薄形表示パネルの分野においては、技術革新、低価格化
が進み、その結果、これらの薄形表示パネルを用いた可
搬型のパーソナルコンピュータが普及し始めている。現
在のところ、これらの薄形表示パネルは技術的１価格的
にみてモノクロ表示のものが多い。
一方、パーソナルコンピュータでは、表示媒体として、
もともとカラーＣＲＴを使ったものが多いため、流通し
ているソフトウェアもカラー表示データを持っているも
のが多い。このようなカラー表示データを有するソフト
ウェアをモノクロ表示パネルを有するパーソナルコンピ
ュータで走らせた場合、大幅な情報欠落が生じ、カラー
画像が本来持っている多彩な内容を表現できないという
問題が生じていた。
もともとカラーＣＲＴを使ったものが多いため、流通し
ているソフトウェアもカラー表示データを持っているも
のが多い。このようなカラー表示データを有するソフト
ウェアをモノクロ表示パネルを有するパーソナルコンピ
ュータで走らせた場合、大幅な情報欠落が生じ、カラー
画像が本来持っている多彩な内容を表現できないという
問題が生じていた。
そこで、モノクロ画面上でカラー情報を色表示とは異な
った形態で表現するための方法が種々提案されている。
った形態で表現するための方法が種々提案されている。
第１の方法は、カラー表示データが有するカラー情報に
応じて、モノクロ表示画面における各画素の階調を制御
する方法である。第２の方法は、カラー表示データが有
するカラー情報に応じて、モノクロ表示画面における表
示バタンを制御する方法である。以下、これら２つの方
法を実現する従来の画像データ処理装置についてより詳
細に説明する。
応じて、モノクロ表示画面における各画素の階調を制御
する方法である。第２の方法は、カラー表示データが有
するカラー情報に応じて、モノクロ表示画面における表
示バタンを制御する方法である。以下、これら２つの方
法を実現する従来の画像データ処理装置についてより詳
細に説明する。
第５図は、たとえばパーソナルコンピュータに搭載され
た従来の画像データ処理装置の一例を示すブロック図で
あり、上記第１の方法を実現するものである。図におい
て、リフレッシュメモリ１には、パーツカルコンピユー
タのソフトウェアに基づいて作成された複数の画素デー
タが書込まれる。ここで、パーソナルコンピュータのソ
フトウェアがカラー表示データを有している場合は、リ
フレッシュメモリ１に書込まれる画素データもカラー情
報を含む画素データ（以下、カラー画素データと称す）
となる。すなわち、各カラ一画素ブタは、複数ビットの
カラーコードデータで構成される。たとえば、２ビット
のカラーコードデータＤＯ，Ｄ］を想定すると、当該カ
ラーコードデータは、異なる４つの状態をとり得ること
ができ、可能な色表現は４種類となる。リフレッシュメ
モリ１は、モノクロ表示パネル２の表示画面における各
画素と対応しており、少なくとも１画面分の画素データ
を記憶する容量を有している。リフレッシュメモリ１に
記憶されたカラー画素データは、アドレス発生回路３に
よって読出される。アドレス発生回路３は、表示タイミ
ング発生回路４から与えられる表示タイミングパルスに
応答して、リフレッシュメモリ１の続出アドレスを順次
的に発生する。表示タイミング発生回路４は、基準発振
器を内蔵する同期信号発生回路５から出力される同期信
号に基づいて、表示タイミングパルスを発生する。リフ
レッシュメモリ１から読出されたカラー画素データは、
ビデオ回路６に与えられる。
た従来の画像データ処理装置の一例を示すブロック図で
あり、上記第１の方法を実現するものである。図におい
て、リフレッシュメモリ１には、パーツカルコンピユー
タのソフトウェアに基づいて作成された複数の画素デー
タが書込まれる。ここで、パーソナルコンピュータのソ
フトウェアがカラー表示データを有している場合は、リ
フレッシュメモリ１に書込まれる画素データもカラー情
報を含む画素データ（以下、カラー画素データと称す）
となる。すなわち、各カラ一画素ブタは、複数ビットの
カラーコードデータで構成される。たとえば、２ビット
のカラーコードデータＤＯ，Ｄ］を想定すると、当該カ
ラーコードデータは、異なる４つの状態をとり得ること
ができ、可能な色表現は４種類となる。リフレッシュメ
モリ１は、モノクロ表示パネル２の表示画面における各
画素と対応しており、少なくとも１画面分の画素データ
を記憶する容量を有している。リフレッシュメモリ１に
記憶されたカラー画素データは、アドレス発生回路３に
よって読出される。アドレス発生回路３は、表示タイミ
ング発生回路４から与えられる表示タイミングパルスに
応答して、リフレッシュメモリ１の続出アドレスを順次
的に発生する。表示タイミング発生回路４は、基準発振
器を内蔵する同期信号発生回路５から出力される同期信
号に基づいて、表示タイミングパルスを発生する。リフ
レッシュメモリ１から読出されたカラー画素データは、
ビデオ回路６に与えられる。
このビデオ回路６は、与えられたカラ一画素ブタを処理
し再配列して、同期信号発生回路５からの同期信号に合
わぜて当該カラー画素データを出力する。すなわち、ビ
デオ回路６は、与えられたカラー画素データを処理して
カラー画像信号を出力する。ビデオ回路６から出力され
るカラー画像信号をそのままモノクロ表示パネル２に与
えると前述したような情報の欠落が生じる。そこで、フ
レーム間引き回路７が設けられている。このフレーム間
引き回路７は、ビデオ回路６から与えられるカラー画像
信号を１ビツトのモノクロ画像信号Ｍに変換する。この
とき、フレーム間引き回路７は、カラー画像信号に含ま
れる色情報を色表示とは異なる形態で表現し得るように
モノクロ画像信号Ｍの出力を制御する。すなわち、フレ
ーム間引き回路７は、カラー画像信号が有する色情報に
応じて、所定フレーム数ごとに各画素の点灯デユーティ
比を制御することにより、色情報を階調表示に変換する
。なお、フレーム間引き回路７の詳細については後述す
る。
し再配列して、同期信号発生回路５からの同期信号に合
わぜて当該カラー画素データを出力する。すなわち、ビ
デオ回路６は、与えられたカラー画素データを処理して
カラー画像信号を出力する。ビデオ回路６から出力され
るカラー画像信号をそのままモノクロ表示パネル２に与
えると前述したような情報の欠落が生じる。そこで、フ
レーム間引き回路７が設けられている。このフレーム間
引き回路７は、ビデオ回路６から与えられるカラー画像
信号を１ビツトのモノクロ画像信号Ｍに変換する。この
とき、フレーム間引き回路７は、カラー画像信号に含ま
れる色情報を色表示とは異なる形態で表現し得るように
モノクロ画像信号Ｍの出力を制御する。すなわち、フレ
ーム間引き回路７は、カラー画像信号が有する色情報に
応じて、所定フレーム数ごとに各画素の点灯デユーティ
比を制御することにより、色情報を階調表示に変換する
。なお、フレーム間引き回路７の詳細については後述す
る。
第６図は、たとえばパーソナルコンピュータに搭載され
た従来の画像データ処理装置の他の例を示すブロック図
であり、前述の第２の方法を実現するものである。この
第６図に示された画像データ処理装置は、第５図に示さ
れた画像データ処理装置におけるフレーム間引き回路７
に代えてパターン発生回路８が設けられている。その他
の構成は、第５図に示す画像データ処理装置と同様であ
る。パターン発生回路８は、ビデオ回路６から与えられ
るカラー画像信号を１ビツトのモノクロ画像信号Ｍに変
換するが、このとき当該カラー画像信号に含まれるカラ
ー情報に応じてモノクロ画像信号Ｍの出力を制御し、そ
れによってカラー情報をモノクロ表示パネル２における
種々の表示パターンに変換する。すなわち、この画像デ
ータ処理装置では、カラー画像信号の１画素分がモノク
ロ表示パネル２における水平２ドツト、垂直２ドツトの
４画素分に対応している。これら４画素分の矩形領域は
、１フレームごとに順次的に表示制御される。すなわち
、４フレームで当該矩形領域の表示制御が完了し、以後
同様の表示制御が繰返される。このとき、パターン発生
回路８は、ビデオ回路６からの画素データに応じて、当
該矩形領域のいずれの画素を点灯するかを制御する。な
お、このパターン発生回路８の詳細については後述する
。
た従来の画像データ処理装置の他の例を示すブロック図
であり、前述の第２の方法を実現するものである。この
第６図に示された画像データ処理装置は、第５図に示さ
れた画像データ処理装置におけるフレーム間引き回路７
に代えてパターン発生回路８が設けられている。その他
の構成は、第５図に示す画像データ処理装置と同様であ
る。パターン発生回路８は、ビデオ回路６から与えられ
るカラー画像信号を１ビツトのモノクロ画像信号Ｍに変
換するが、このとき当該カラー画像信号に含まれるカラ
ー情報に応じてモノクロ画像信号Ｍの出力を制御し、そ
れによってカラー情報をモノクロ表示パネル２における
種々の表示パターンに変換する。すなわち、この画像デ
ータ処理装置では、カラー画像信号の１画素分がモノク
ロ表示パネル２における水平２ドツト、垂直２ドツトの
４画素分に対応している。これら４画素分の矩形領域は
、１フレームごとに順次的に表示制御される。すなわち
、４フレームで当該矩形領域の表示制御が完了し、以後
同様の表示制御が繰返される。このとき、パターン発生
回路８は、ビデオ回路６からの画素データに応じて、当
該矩形領域のいずれの画素を点灯するかを制御する。な
お、このパターン発生回路８の詳細については後述する
。
第７図は、第５図に示すフレーム間引き回路７の詳細な
構成を示す回路図である。なお、この第７図に示される
フレーム間引き回路７は、ビデオ回路６から与えられる
カラー画像信号の各カラー画素データか２ビツトのカラ
ーコードデータＤＯ２Ｄ１で構成されている場合を示し
ている。図において、３進カウンタ７０１には、フレー
ム周期ごとに立上がる（または立下がる）信号（以下、
フレーム信号と称す）Ｓｌか表示タイミング発生回路４
から入力される。３進カウンタ７０１は、フレーム信号
Ｓ１が立上がる（または立下がる）度にインクリメント
され、オーバフローするとゼロになる。つまり、３進カ
ウンタ７０１の第０ビツト出力信号をＱＯ，第１ビツト
出力信号を０１とすると、（Ｑｌ、ＱＯ）は、（０，０
）（０，１）（１，０）（０，０）（０，１）・・・と
３フレ一ム周期ごとに繰返し変化している。これら出力
信号ＱＯ，Ｑｌは、それぞれ、ＡＮＤゲート７０２゜７
０３に与えられる。また、出力信号ＱＯがインバータ７
０８によって反転されてＡＮＤゲート７０３．７０４に
与えられる。また、出力信号Ｑ１がインバータ７０９に
よって反転されてＡＮＤゲート７０２，７０４に与えら
れる。一方、ビデオ回路６からの２ビツトのカラー画素
データＤＯＤ］のうち、第０ビツト信号ＤＯはＡＮＤゲ
ート７０３およびＯＲゲート７０５に与えられる。また
、第１ビツト信号Ｄ１はＡＮＤゲート７０２およびＯＲ
アゲ−−７０５に与えられる。ＡＮＤゲト７０４および
ＯＲヶ′−ドア０５の出力はＡＮＤゲート７０６に与え
られる。ＡＮＤゲー１−７０２゜７０３および７０６の
出力はＯＲゲート７０７に与えられる。このＯＲゲート
７０７からモノクロ画像信号Ｍが出力される。
構成を示す回路図である。なお、この第７図に示される
フレーム間引き回路７は、ビデオ回路６から与えられる
カラー画像信号の各カラー画素データか２ビツトのカラ
ーコードデータＤＯ２Ｄ１で構成されている場合を示し
ている。図において、３進カウンタ７０１には、フレー
ム周期ごとに立上がる（または立下がる）信号（以下、
フレーム信号と称す）Ｓｌか表示タイミング発生回路４
から入力される。３進カウンタ７０１は、フレーム信号
Ｓ１が立上がる（または立下がる）度にインクリメント
され、オーバフローするとゼロになる。つまり、３進カ
ウンタ７０１の第０ビツト出力信号をＱＯ，第１ビツト
出力信号を０１とすると、（Ｑｌ、ＱＯ）は、（０，０
）（０，１）（１，０）（０，０）（０，１）・・・と
３フレ一ム周期ごとに繰返し変化している。これら出力
信号ＱＯ，Ｑｌは、それぞれ、ＡＮＤゲート７０２゜７
０３に与えられる。また、出力信号ＱＯがインバータ７
０８によって反転されてＡＮＤゲート７０３．７０４に
与えられる。また、出力信号Ｑ１がインバータ７０９に
よって反転されてＡＮＤゲート７０２，７０４に与えら
れる。一方、ビデオ回路６からの２ビツトのカラー画素
データＤＯＤ］のうち、第０ビツト信号ＤＯはＡＮＤゲ
ート７０３およびＯＲゲート７０５に与えられる。また
、第１ビツト信号Ｄ１はＡＮＤゲート７０２およびＯＲ
アゲ−−７０５に与えられる。ＡＮＤゲト７０４および
ＯＲヶ′−ドア０５の出力はＡＮＤゲート７０６に与え
られる。ＡＮＤゲー１−７０２゜７０３および７０６の
出力はＯＲゲート７０７に与えられる。このＯＲゲート
７０７からモノクロ画像信号Ｍが出力される。
第８図は、カラー画素データＤＯ，ＤＩのすべての組合
わせ（４通り）において、３進カウンタ７０１の出力信
号Ｑｌ、ＱＯが（０，０）（０゜１）（１，０）と変化
したときのモノクロ画像信号Ｍの波形変化を示した説明
図である。同図における波形図の“１”は点灯（白）、
“Ｏ“は消灯（黒）を示している。
わせ（４通り）において、３進カウンタ７０１の出力信
号Ｑｌ、ＱＯが（０，０）（０゜１）（１，０）と変化
したときのモノクロ画像信号Ｍの波形変化を示した説明
図である。同図における波形図の“１”は点灯（白）、
“Ｏ“は消灯（黒）を示している。
第８図に示すように、カラー画素データＤＯ。
Ｄｌの違いにより、３フレ一ム周期（３Ｔ）中における
点灯（消灯）時間が異なる。つまり、カラ画素データＤ
ｏ、ＤＩの組合わせが（０，０）（０，１）（１，，０
）（１，１）のとき、点灯（消灯）時間がそれぞれ０
（３Ｔ）、Ｔ （２Ｔ）。
点灯（消灯）時間が異なる。つまり、カラ画素データＤ
ｏ、ＤＩの組合わせが（０，０）（０，１）（１，，０
）（１，１）のとき、点灯（消灯）時間がそれぞれ０
（３Ｔ）、Ｔ （２Ｔ）。
２Ｔ （Ｔ）、３Ｔ （Ｄ）となり、点灯デユーティ比
がカラー画素データの有するカラー情報に応じて異なる
。
がカラー画素データの有するカラー情報に応じて異なる
。
このため、カラー画像信号における各カラー画素データ
の色情報に応じて、モノクロ表示パネル２の画面上での
各画素の表示輝度が変化し、モノクロ画面の階調表示が
可能になる。すなわち、２ビツトのカラー画素データが
有する４種類の色情報は、第５図のシステムにおけるモ
ノクロ表示パネルの画面上で輝度の異なる４階調の表示
に変換され、モノクロ画面においてもカラー表示と同様
の画像の認識が可能になる。
の色情報に応じて、モノクロ表示パネル２の画面上での
各画素の表示輝度が変化し、モノクロ画面の階調表示が
可能になる。すなわち、２ビツトのカラー画素データが
有する４種類の色情報は、第５図のシステムにおけるモ
ノクロ表示パネルの画面上で輝度の異なる４階調の表示
に変換され、モノクロ画面においてもカラー表示と同様
の画像の認識が可能になる。
第９図は、第６図に示されるパターン発生回路８の詳細
な構成を示す回路図である。なおこの第９図に示される
パターン発生回路８は、リフレッシュメモリ１に記憶さ
れる各カラー画素データか２ビットのカラー画素データ
Ｄｏ、ＤＩで構成されている場合を示している。なお、
ビデオ回路６は、リフレッシュメモリ］から読出された
カラー画素データをカラー画像信号に変換するとともに
、１ドツト分のカラー画素データを４ドツト分のカラー
画素データＤＯＸ、ＤＩＸに変換する。すなわち、第７
図におけるカラー画素データＤＯ，Ｄｌは水平方向に１
ドツトごと、垂直方向に１ラインごとに切換わるのに対
し、第９図におけるカラー画素データＤＯＸ、ＤＩＸは
水平方向に２ドツトごと、垂直方向に２ラインごとに切
り換わる。
な構成を示す回路図である。なおこの第９図に示される
パターン発生回路８は、リフレッシュメモリ１に記憶さ
れる各カラー画素データか２ビットのカラー画素データ
Ｄｏ、ＤＩで構成されている場合を示している。なお、
ビデオ回路６は、リフレッシュメモリ］から読出された
カラー画素データをカラー画像信号に変換するとともに
、１ドツト分のカラー画素データを４ドツト分のカラー
画素データＤＯＸ、ＤＩＸに変換する。すなわち、第７
図におけるカラー画素データＤＯ，Ｄｌは水平方向に１
ドツトごと、垂直方向に１ラインごとに切換わるのに対
し、第９図におけるカラー画素データＤＯＸ、ＤＩＸは
水平方向に２ドツトごと、垂直方向に２ラインごとに切
り換わる。
たとえば、３２０Ｘ２００ドツトのカラー画素データＤ
Ｏ，ＤＩにより、６４０ Ｘ４００ドツトの画面表示を
行なうことになる。図において、２進カウンタ８０１に
は、］−ドツト（画素）周期ごとに立上がる（立下がる
）信号（以下、ドツト信号０ と称す）Ｓ２が表示タイミング発生回路４から入力され
る。この２進カウンタ８０１は、１ドツトごとにハイレ
ベルとローレベルが入替わるコビットの出力信号ＱＡを
導出する。一方、２進カウンタ８０２には、１水平走査
周期ごとに立上がる（立下がる）信号（以下、ＩＨ倍信
号称す）Ｓ３が表示タイミング発生回路４から入力され
る。２進カウンタ８０２は、１水平走査周期ごとにハイ
レベルとローレベルが入替わる１ビツトの出力信号ＱＢ
を導出する。２進カウンタ８０１の出力信号ＱＡは、Ａ
ＮＤゲート８０５および８０６に与えられる。また、こ
の出力信号ＱＡは、インバータ８０９によって反転され
てＡＮＤゲート８０３および８０４に与えられる。一方
、２進カウンタ８０２の出力信号ＱＢは、ＡＮＤゲート
８０４および８０６に与えられる。また、出力信号ＱＢ
は、インバータ８１０によって反転されてＡＮＤゲート
８０３および８０５に与えられる。一方、ビデオ回路６
からのカラー画素データＤＯＸ、ＤＩＸのうち、第０ビ
ツト信号ＤＯは、ＡＮＤゲート８１ ０６およびＯＲゲート８０７に与えられる。また、この
ビット信号Ｄｏは、インバータ８１１によって反転され
てＡＮＤゲート８０４に与えられる。
Ｏ，ＤＩにより、６４０ Ｘ４００ドツトの画面表示を
行なうことになる。図において、２進カウンタ８０１に
は、］−ドツト（画素）周期ごとに立上がる（立下がる
）信号（以下、ドツト信号０ と称す）Ｓ２が表示タイミング発生回路４から入力され
る。この２進カウンタ８０１は、１ドツトごとにハイレ
ベルとローレベルが入替わるコビットの出力信号ＱＡを
導出する。一方、２進カウンタ８０２には、１水平走査
周期ごとに立上がる（立下がる）信号（以下、ＩＨ倍信
号称す）Ｓ３が表示タイミング発生回路４から入力され
る。２進カウンタ８０２は、１水平走査周期ごとにハイ
レベルとローレベルが入替わる１ビツトの出力信号ＱＢ
を導出する。２進カウンタ８０１の出力信号ＱＡは、Ａ
ＮＤゲート８０５および８０６に与えられる。また、こ
の出力信号ＱＡは、インバータ８０９によって反転され
てＡＮＤゲート８０３および８０４に与えられる。一方
、２進カウンタ８０２の出力信号ＱＢは、ＡＮＤゲート
８０４および８０６に与えられる。また、出力信号ＱＢ
は、インバータ８１０によって反転されてＡＮＤゲート
８０３および８０５に与えられる。一方、ビデオ回路６
からのカラー画素データＤＯＸ、ＤＩＸのうち、第０ビ
ツト信号ＤＯは、ＡＮＤゲート８１ ０６およびＯＲゲート８０７に与えられる。また、この
ビット信号Ｄｏは、インバータ８１１によって反転され
てＡＮＤゲート８０４に与えられる。
カラー画素データの第１ビツト信号Ｄ１は、ＡＮＤゲー
１−８０５およびＯＲゲート８０７に与えられる。また
、このビット信号Ｄ１は、インバータ８１２によって反
転されてＡＮＤゲート８０４に与えられる。ＯＲゲート
８０７の出力はＡＮＤゲート８０３に与えられる。ＡＮ
Ｄゲート８０３〜８０６の出力は、ＯＲゲート８０８に
与えられる。
１−８０５およびＯＲゲート８０７に与えられる。また
、このビット信号Ｄ１は、インバータ８１２によって反
転されてＡＮＤゲート８０４に与えられる。ＯＲゲート
８０７の出力はＡＮＤゲート８０３に与えられる。ＡＮ
Ｄゲート８０３〜８０６の出力は、ＯＲゲート８０８に
与えられる。
このＯＲゲート８０８からモノクロ画像信号Ｍが出力さ
れる。
れる。
第］−〇図は、カラー画素データＤＯＸ ＤＩＸの全
部の組合わせ（４通り）において、２進カウンタ８０１
および８０２の出力信号ＱＡ ＱＢか（０，Ｏ）
（Ｌ Ｏ） （０，１） （１，１）と変化した
ときのモノクロ画像信号Ｍの出力状態の変化およびそれ
に対応する表示パターンの変化を示した説明図である。
部の組合わせ（４通り）において、２進カウンタ８０１
および８０２の出力信号ＱＡ ＱＢか（０，Ｏ）
（Ｌ Ｏ） （０，１） （１，１）と変化した
ときのモノクロ画像信号Ｍの出力状態の変化およびそれ
に対応する表示パターンの変化を示した説明図である。
まず、第６図の画像データ表示装置では、前述したよう
に、ビデオ回路６から２ 出力されるカラー画像信号の各カラー画素データＤＯＸ
、ＤＩＸは、モノクロ表示パネル２の画面上では２Ｘ２
＝４画素分（■〜■）の矩形領域に対応している。２進
カウンタ８０］および８０２の出力信号ＱＡ、ＱＢは、
■の画素を表示制御するときに（０，０）となり、■の
画素を表示制御するときに（１，０）となり、■の画素
を表示制御するときに（０，１）となり、■の画素を表
示制御するときに（１，１）となる。第１０図に示すよ
うに、カラー画素データＤＯＸ、ＤＩＸが（０，０）の
ときは、■〜■のいずれの画素を表示制御するときもモ
ノクロ画像信号Ｍは“０”となる。したがって、■〜■
のいずれの画素も点灯されない。次に、カラー画素デー
タＩ）ＯＸ、ＤＩＸが（１，０）のときは、■の画素と
■の画素を表示制御するときにモノクロ画像信号Ｍが“
１”となる。したがって、この場合は■の画素と■の画
素が点灯される。次に、カラー画素データＤＯＸ、ＤＩ
Ｘが（０，１）のときは、■の画素と■の画素か表示制
御されるときにモノクロ画像信号］３ Ｍが“１”となり、■の画素と■の画素が点灯される。
に、ビデオ回路６から２ 出力されるカラー画像信号の各カラー画素データＤＯＸ
、ＤＩＸは、モノクロ表示パネル２の画面上では２Ｘ２
＝４画素分（■〜■）の矩形領域に対応している。２進
カウンタ８０］および８０２の出力信号ＱＡ、ＱＢは、
■の画素を表示制御するときに（０，０）となり、■の
画素を表示制御するときに（１，０）となり、■の画素
を表示制御するときに（０，１）となり、■の画素を表
示制御するときに（１，１）となる。第１０図に示すよ
うに、カラー画素データＤＯＸ、ＤＩＸが（０，０）の
ときは、■〜■のいずれの画素を表示制御するときもモ
ノクロ画像信号Ｍは“０”となる。したがって、■〜■
のいずれの画素も点灯されない。次に、カラー画素デー
タＩ）ＯＸ、ＤＩＸが（１，０）のときは、■の画素と
■の画素を表示制御するときにモノクロ画像信号Ｍが“
１”となる。したがって、この場合は■の画素と■の画
素が点灯される。次に、カラー画素データＤＯＸ、ＤＩ
Ｘが（０，１）のときは、■の画素と■の画素か表示制
御されるときにモノクロ画像信号］３ Ｍが“１”となり、■の画素と■の画素が点灯される。
次に、カラー画素データＤＯＸ、 ＤｘＸが（１，１
）のときは、■〜■のいずれの画素を表示制御するとき
もモノクロ画像信号Ｍが“１”となり、■〜■のすべで
の画素が点灯される。
）のときは、■〜■のいずれの画素を表示制御するとき
もモノクロ画像信号Ｍが“１”となり、■〜■のすべで
の画素が点灯される。
上記のごとく、パターン発生回路８は、各カラー画素デ
ータが有する４色の色情報をモノクロ表示パネル２の画
面上における異なる４つの表示パターンに変換する。し
たがって、第５図の場合と同様に、モノクロ画面におい
てもカラー表示と同様の画像の認識が可能となる。
ータが有する４色の色情報をモノクロ表示パネル２の画
面上における異なる４つの表示パターンに変換する。し
たがって、第５図の場合と同様に、モノクロ画面におい
てもカラー表示と同様の画像の認識が可能となる。
ところで、パーソナルコンピュータ等においては、複数
の画面を重ね合わせて表示したい場合がある。以下、第
５図または第６図に示される画像データ処理装置によっ
て生成されるモノクロ画面を複数重ね合わせて表示する
システムについて説明する。なお、以下に説明する第１
１図および第１２図のシステムは、従来技術ではなく、
第５図または第６図の画像データ処理装置から容品に推
考されるであろうシステムを示している。
の画面を重ね合わせて表示したい場合がある。以下、第
５図または第６図に示される画像データ処理装置によっ
て生成されるモノクロ画面を複数重ね合わせて表示する
システムについて説明する。なお、以下に説明する第１
１図および第１２図のシステムは、従来技術ではなく、
第５図または第６図の画像データ処理装置から容品に推
考されるであろうシステムを示している。
４
第１１図は、第５図に示される画像データ処理装置によ
って生成される画面を複数重ね合わせて表示するシステ
ムを示すブロック図である。図において、この第１１図
のシステムでは、２組の表示制御ブロックＢ１およびＢ
２によって生成される２種類のモノクロ画像信号Ｍ１お
よびＭ２がＯＲゲート９によって合成されてモノクロ表
示パネル２に与えられる。各表示制御ブロックは、リフ
レッシュメモリ１と、アドレス発生回路３と、ビデオ回
路６と、フレーム間引き回路７とを含む。
って生成される画面を複数重ね合わせて表示するシステ
ムを示すブロック図である。図において、この第１１図
のシステムでは、２組の表示制御ブロックＢ１およびＢ
２によって生成される２種類のモノクロ画像信号Ｍ１お
よびＭ２がＯＲゲート９によって合成されてモノクロ表
示パネル２に与えられる。各表示制御ブロックは、リフ
レッシュメモリ１と、アドレス発生回路３と、ビデオ回
路６と、フレーム間引き回路７とを含む。
なお、表示タイミング発生回路４および同期信号発生回
路５は、各表示制御ブロックに共通的に設けられている
。
路５は、各表示制御ブロックに共通的に設けられている
。
第１２図は、第６図に示される画像データ処理装置によ
って生成されるモノクロ画面を複数重ね合わせて表示す
るシステムを示すブロック図である。この第１２図のシ
ステムは、第１１図のシステムと同様に、２組の表示制
御ブロックＢ１’８２′によって生成されるモノクロ画
像信号Ｍ１およびＭ２をＯＲゲート９によって合成して
モノク５ ０表示パネル２に与えている。
って生成されるモノクロ画面を複数重ね合わせて表示す
るシステムを示すブロック図である。この第１２図のシ
ステムは、第１１図のシステムと同様に、２組の表示制
御ブロックＢ１’８２′によって生成されるモノクロ画
像信号Ｍ１およびＭ２をＯＲゲート９によって合成して
モノク５ ０表示パネル２に与えている。
［発明か解決しようとする課題］
ところで、第１１図あるいは第１２図に示すシステムの
ように、複数のモノクロ画像信号を合成しようとする場
合、成るモノクロ画像信号を他のモノクロ画像信号に比
べて表示優先度を高くして合成したい場合がある。たと
えば、背景となるモノクロ画面上に文字やキャラクタ等
のモノクロ画面を重ねて表示したい場合である。
ように、複数のモノクロ画像信号を合成しようとする場
合、成るモノクロ画像信号を他のモノクロ画像信号に比
べて表示優先度を高くして合成したい場合がある。たと
えば、背景となるモノクロ画面上に文字やキャラクタ等
のモノクロ画面を重ねて表示したい場合である。
ここで、第１１図に示すシステムにおいて、第１の表示
制御ブロックＢ１により生成されるモノクロ画像信号が
第２の表示制御ブロックＢ２により生成されるモノクロ
画像信号に比べて表示優先度が高いとした場合に、モノ
クロ表示パネル２に表示されるモノクロ画面について述
べる。今、任意の画素における第１の表示制御ブロック
Ｂ１のカラー画素データＤＯＩ、Ｄｌｌが０，１、第２
の表示制御ブロックＢ２のカラー画素データＤ０２、Ｄ
Ｉ２が１，０とした場合、第１の表示制御ブロックＢ１
内のフレーム間引き回路７内の出力６ Ｍｌは、第８図における第１フレーム期間で“１”、第
２および第３フレーム期間で“０”となる。
制御ブロックＢ１により生成されるモノクロ画像信号が
第２の表示制御ブロックＢ２により生成されるモノクロ
画像信号に比べて表示優先度が高いとした場合に、モノ
クロ表示パネル２に表示されるモノクロ画面について述
べる。今、任意の画素における第１の表示制御ブロック
Ｂ１のカラー画素データＤＯＩ、Ｄｌｌが０，１、第２
の表示制御ブロックＢ２のカラー画素データＤ０２、Ｄ
Ｉ２が１，０とした場合、第１の表示制御ブロックＢ１
内のフレーム間引き回路７内の出力６ Ｍｌは、第８図における第１フレーム期間で“１”、第
２および第３フレーム期間で“０”となる。
一方、第２の表示制御ブロック２内のフレーム間引き回
路７の出力Ｍ２は、第８図における第１および第２のフ
レーム期間で“１′、第３のフレーム期間で“０”とな
る。したがって、ＯＲゲート９の出力すなわちモノクロ
画像信号Ｍは、第１および第２のフレーム期間で１”、
第３のフレーム期間で“０”となり、モノクロ表示パネ
ル２の表示画面では、第１および第２のフレーム期間で
点灯、第３のフレーム期間で消灯する。ところで、第２
のフレーム期間での画面の点灯は、表示優先度の低い方
の第２の表示制御ブロックＢ２の画素情報が表示される
ことになる。そのため、表示優先度の高い第１の表示制
御ブロックＢ１による表示画面上に表示優先度の低い第
２の表示制御ブロックＢ２による表示画面が浮き上がっ
て見えてしまうという問題が生じる。
路７の出力Ｍ２は、第８図における第１および第２のフ
レーム期間で“１′、第３のフレーム期間で“０”とな
る。したがって、ＯＲゲート９の出力すなわちモノクロ
画像信号Ｍは、第１および第２のフレーム期間で１”、
第３のフレーム期間で“０”となり、モノクロ表示パネ
ル２の表示画面では、第１および第２のフレーム期間で
点灯、第３のフレーム期間で消灯する。ところで、第２
のフレーム期間での画面の点灯は、表示優先度の低い方
の第２の表示制御ブロックＢ２の画素情報が表示される
ことになる。そのため、表示優先度の高い第１の表示制
御ブロックＢ１による表示画面上に表示優先度の低い第
２の表示制御ブロックＢ２による表示画面が浮き上がっ
て見えてしまうという問題が生じる。
上記のような問題は、第１２図に示すシステムにおいて
も同様に発生する。
も同様に発生する。
７
この発明は、上記のような問題点を解消するためになさ
れたもので、カラー表示をモノクロ表示に変換する表示
制御ブロックを複数含む画像データ処理装置において、
表示優先度の低い表示画面が表示優先度の高い表示画面
の上に見えないように合成することを目的とする。
れたもので、カラー表示をモノクロ表示に変換する表示
制御ブロックを複数含む画像データ処理装置において、
表示優先度の低い表示画面が表示優先度の高い表示画面
の上に見えないように合成することを目的とする。
［課題を解決するための手段］
この発明にかかる画像データ処理装置は、複数ビットの
カラーコードデータで構成されたカラー画素データを１
ビツトのモノクロ画像信号に変換するための変換手段を
複数組備え、さらに複数組の変換手段から出力される複
数の画像信号を優先度をつけて合成する合成手段を備え
るようにしたものである。
カラーコードデータで構成されたカラー画素データを１
ビツトのモノクロ画像信号に変換するための変換手段を
複数組備え、さらに複数組の変換手段から出力される複
数の画像信号を優先度をつけて合成する合成手段を備え
るようにしたものである。
［作用］
この発明においては、各変換手段から出力される複数の
モノクロ画像信号を合成手段において優先度をつけて合
成することにより、表示優先度の低い表示画面が表示優
先度の高い表示画面上に見えないように合成することが
できる。
モノクロ画像信号を合成手段において優先度をつけて合
成することにより、表示優先度の低い表示画面が表示優
先度の高い表示画面上に見えないように合成することが
できる。
８
［実施例コ
第１図は、この発明の一実施例を示すブロック図である
。図において、この実施例は、第１１図に示す従来装置
におけるＯＲゲート９に代えて表示合成回路１０が設け
られている。その他の構成は、第１１図に示す従来装置
と同様である。
。図において、この実施例は、第１１図に示す従来装置
におけるＯＲゲート９に代えて表示合成回路１０が設け
られている。その他の構成は、第１１図に示す従来装置
と同様である。
第２図は、第１図に示す表示合成回路］０の詳細を示す
回路図である。図において、ＮＯＲゲト１０１には、第
１の表示制御ブロックＢｌ内のビデオ回路６の出力ＤＯ
ＩおよびＤｌｌが与えられる。このＮＯＲゲート１０１
の出力はＡＮＤゲ−４１０２の−・方入力に与えられる
。ＡＮＤゲー１−１．０２の他方人力には、第２の表示
制御ブロックＢ２により生成される第２のモノクロ画像
信号Ｍ２が与えられる。ＡＮＤゲート１０２の出力はＯ
Ｒゲート１０３の一方入力に与えられる。ＯＲゲート１
０３の他方入力には、第１の表示制御ブロックＢ１によ
り生成される第１のモノクロ画像信号Ｍ１が与えられる
。そして、このＯＲゲート１０３から合成されたモノク
ロ画像信号Ｍが出力９ される。
回路図である。図において、ＮＯＲゲト１０１には、第
１の表示制御ブロックＢｌ内のビデオ回路６の出力ＤＯ
ＩおよびＤｌｌが与えられる。このＮＯＲゲート１０１
の出力はＡＮＤゲ−４１０２の−・方入力に与えられる
。ＡＮＤゲー１−１．０２の他方人力には、第２の表示
制御ブロックＢ２により生成される第２のモノクロ画像
信号Ｍ２が与えられる。ＡＮＤゲート１０２の出力はＯ
Ｒゲート１０３の一方入力に与えられる。ＯＲゲート１
０３の他方入力には、第１の表示制御ブロックＢ１によ
り生成される第１のモノクロ画像信号Ｍ１が与えられる
。そして、このＯＲゲート１０３から合成されたモノク
ロ画像信号Ｍが出力９ される。
次に、第１図および第２図に示す実施例の動作を説明す
る。第］の表示制御ブロックＢ１内のビデオ回路６のカ
ラー画素データ出力ＤＯＩＤ１１の少なくとも一方が“
１”のとき、ＮＯＲゲート１０１の出力は“０”となり
、ＡＮＤゲート１０２の出力は第２の表示制御ブロック
Ｂ２により生成される第２のモノクロ画像信号Ｍ２の値
にかかわらず常にＯ”となる。したかって、ＯＲゲ−ｌ
−１０３の出力すなわちモノクロ画像信号Ｍは第１の表
示制御ブロックＢ１により生成された第１のモノクロ画
像信号Ｍ１と一致する。すなわち、第１の表示制御ブロ
ックＢ１内のビデオ回路６から出力されるカラー画素デ
ータがある場合（Ｄ。
る。第］の表示制御ブロックＢ１内のビデオ回路６のカ
ラー画素データ出力ＤＯＩＤ１１の少なくとも一方が“
１”のとき、ＮＯＲゲート１０１の出力は“０”となり
、ＡＮＤゲート１０２の出力は第２の表示制御ブロック
Ｂ２により生成される第２のモノクロ画像信号Ｍ２の値
にかかわらず常にＯ”となる。したかって、ＯＲゲ−ｌ
−１０３の出力すなわちモノクロ画像信号Ｍは第１の表
示制御ブロックＢ１により生成された第１のモノクロ画
像信号Ｍ１と一致する。すなわち、第１の表示制御ブロ
ックＢ１内のビデオ回路６から出力されるカラー画素デ
ータがある場合（Ｄ。
１、Ｄｌ、１の少なくとも一方が“１”の場合）は、完
全に第２の表示制御ブロックＢ２の出力すなわち第２の
モノクロ画像信号Ｍ２は遮断される。したがって、本来
見えないはずの表示制御ブロックＢ２の画面が見えてし
まうことはなくなる。換言すれば、第２の表示制御ブロ
ックＢ２の画面は、０ 第１の表示制御ブロックＢ１内のビデオ回路６のカラー
画素データ出力ＤＯＩ、Ｄｌｌがない場合（ＤＯＩ、Ｄ
ｌｌがいずれも“Ｏ”の場合）のみ、モノクロ表示パネ
ル２に表示される。
全に第２の表示制御ブロックＢ２の出力すなわち第２の
モノクロ画像信号Ｍ２は遮断される。したがって、本来
見えないはずの表示制御ブロックＢ２の画面が見えてし
まうことはなくなる。換言すれば、第２の表示制御ブロ
ックＢ２の画面は、０ 第１の表示制御ブロックＢ１内のビデオ回路６のカラー
画素データ出力ＤＯＩ、Ｄｌｌがない場合（ＤＯＩ、Ｄ
ｌｌがいずれも“Ｏ”の場合）のみ、モノクロ表示パネ
ル２に表示される。
第３図は、この発明の他の実施例を示すブロック図であ
る。この第３の実施例は、第１２図に示す従来装置にお
けるＯＲゲート９に代えて表示合成回路２０が設けられ
ており、その他の構成は第１２図に示す従来装置と同様
である。
る。この第３の実施例は、第１２図に示す従来装置にお
けるＯＲゲート９に代えて表示合成回路２０が設けられ
ており、その他の構成は第１２図に示す従来装置と同様
である。
第４図は、第３図に示す表示合成回路２０の詳細を示す
回路図である。第１図および第２図の実施例で用いた表
示合成回路１０は、第１の表示制御ブロックＢ］が第２
の表示制御ブロックＢ２よりも表示優先度が高くなるよ
うに固定的に表示優先度が設定されていたが、表示優先
度は必ずしも固定である必要はない。この第４図に示す
表示合成回路２０は、表示優先度を切換えられるように
構成されている。すなわち、第１の表示制御ブロックＢ
１による表示画面を優先させるためにＮ。
回路図である。第１図および第２図の実施例で用いた表
示合成回路１０は、第１の表示制御ブロックＢ］が第２
の表示制御ブロックＢ２よりも表示優先度が高くなるよ
うに固定的に表示優先度が設定されていたが、表示優先
度は必ずしも固定である必要はない。この第４図に示す
表示合成回路２０は、表示優先度を切換えられるように
構成されている。すなわち、第１の表示制御ブロックＢ
１による表示画面を優先させるためにＮ。
Ｒゲート１０１．ＡＮＤゲート１０２およびＯＲ１
ゲート１０３が設けられる。同様に、第２の表示側、御
フロックＢ２による画面を優先させるようにＮＯＲゲ−
）１０１’ 、ＡＮＤゲー）１０２’およびＯＲゲート
１０３′が設けられる。ＡＮＤゲ−）１０４および１０
４′は、表示優先度切換信号Ｓ４およびインバータ１０
５によるその反転信号Ｓ４によって相補的に開閉制御さ
れ、ＯＲゲト１０３および１０３′のいずれか一方の出
力を選択してＯＲアゲ−−１，０６に与える。すなわち
、ＡＮＤゲート］０４が開成され、ＡＮＤゲート１４′
が閉成されているときは、表示制御ブロックＢ１による
画面を優先したモノクロ画像信号ＭがＯＲゲート１０６
から出力される。一方、ＡＮＤＮＯゲート１０１開成さ
れ、かつＡＮＤゲート１０４か閉成されているときは、
第２の表示制御ブロックＢ２による画面が優先されたモ
ノクロ画像信号ＭがＯＲゲート１０６から出力される。
フロックＢ２による画面を優先させるようにＮＯＲゲ−
）１０１’ 、ＡＮＤゲー）１０２’およびＯＲゲート
１０３′が設けられる。ＡＮＤゲ−）１０４および１０
４′は、表示優先度切換信号Ｓ４およびインバータ１０
５によるその反転信号Ｓ４によって相補的に開閉制御さ
れ、ＯＲゲト１０３および１０３′のいずれか一方の出
力を選択してＯＲアゲ−−１，０６に与える。すなわち
、ＡＮＤゲート］０４が開成され、ＡＮＤゲート１４′
が閉成されているときは、表示制御ブロックＢ１による
画面を優先したモノクロ画像信号ＭがＯＲゲート１０６
から出力される。一方、ＡＮＤＮＯゲート１０１開成さ
れ、かつＡＮＤゲート１０４か閉成されているときは、
第２の表示制御ブロックＢ２による画面が優先されたモ
ノクロ画像信号ＭがＯＲゲート１０６から出力される。
したがって、表示優先度切換信号ｓ４を切換えることに
よって、第１および第２の表示制御ブロックＢ１および
Ｂ２による画面のいずれを優先すべき２ かを切換えることかできる。
よって、第１および第２の表示制御ブロックＢ１および
Ｂ２による画面のいずれを優先すべき２ かを切換えることかできる。
なお、以上説明した実施例では、２つの表示制御ブロッ
クによる表示画面を重ね合わせたものを示したが、３つ
以上の表示制御ブロックによる表示画面を重ね合わせる
ようにしてもよい。
クによる表示画面を重ね合わせたものを示したが、３つ
以上の表示制御ブロックによる表示画面を重ね合わせる
ようにしてもよい。
また、第１図の実施例に表示合成回路２０を用い、第３
図の実施例に表示合成回路１０を用いるようにしてもよ
い。
図の実施例に表示合成回路１０を用いるようにしてもよ
い。
さらに、上記実施例では処理すべきカラー画素データが
２ビットの場合について説明したが、３ビット以上のカ
ラー画素データを処理するようにしてもよい。この場合
、フレーム間引き回路７およびパターン発生回路８て用
いられるカウンタのビット数および論理回路数がそれに
応じて拡張される。
２ビットの場合について説明したが、３ビット以上のカ
ラー画素データを処理するようにしてもよい。この場合
、フレーム間引き回路７およびパターン発生回路８て用
いられるカウンタのビット数および論理回路数がそれに
応じて拡張される。
さらに、上記実施例では、モノクロ表示器の場合の説明
を行なっているか、カラー表示器においても同様に適用
できる。すなわち、画像メモリに保存される画素データ
のビット数がＭ（Ｍ：整数）、表示器での表示可能なカ
ラー数が２Ｎ色（Ｎ：３ Ｍより小さい整数）の場合、（Ｍ−Ｎ）ビットのカラー
データは上記で説明したフレーム間引き回路、パターン
発生回路等を用いてカラーを表示濃度１表示パターンに
変換して表示器の表示カラ数を拡張することができ、上
記で説明してきたように複数画面を重ね合せたとき、本
発明を適用することにより同様の効果か得られる。
を行なっているか、カラー表示器においても同様に適用
できる。すなわち、画像メモリに保存される画素データ
のビット数がＭ（Ｍ：整数）、表示器での表示可能なカ
ラー数が２Ｎ色（Ｎ：３ Ｍより小さい整数）の場合、（Ｍ−Ｎ）ビットのカラー
データは上記で説明したフレーム間引き回路、パターン
発生回路等を用いてカラーを表示濃度１表示パターンに
変換して表示器の表示カラ数を拡張することができ、上
記で説明してきたように複数画面を重ね合せたとき、本
発明を適用することにより同様の効果か得られる。
［発明の効果］
以上のように、この発明によれば、カラー画素データか
ら変換された複数のモノクロ画像信号を合成する場合、
表示優先度の高いモノクロ画面上に表示優先度の低いモ
ノクロ画面が現われることのないよう各モノクロ画面を
合成することができる。
ら変換された複数のモノクロ画像信号を合成する場合、
表示優先度の高いモノクロ画面上に表示優先度の低いモ
ノクロ画面が現われることのないよう各モノクロ画面を
合成することができる。
第１図は、この発明の一実施例を示すブロック図である
。 第２図は、第１図に示す表示合成回路１０の詳細を示す
回路図である。 第３図は、この発明の他の実施例を示すブロワ４ り図である。 第４図は、第３図に示す表示合成回路２０の詳細を示す
回路図である。 第５図は、従来の画像データ処理装置の一例を示すブロ
ック図である。 第６図は、従来の画像データ処理装置の他の例を示すブ
ロック図である。 第７図は、第５図に示すフレーム間引き回路７の詳細を
示す回路図である。 第８図は、第５図および第７図に示すフレーム間引き回
路７の表示動作を説明するための図である。 第９図は、第６図に示すパターン発生回路８の詳細を示
す回路図である。 第１０図は、第６図および第９図に示すパターン発生回
路８の表示動作を説明するための図である。 第１１図は、第５図に示す画像データ処理装置を複数組
合わせてモノクロ画面を合成するシステムを示すブロッ
ク図である。 ５ 第１２図は、第６図に示す画像データ処理装置９を複数
組合わせてモノクロ画面を合成するシステムを示すブロ
ック図である。 図において、１はリフレッシュメモリ、２はモノクロ表
示パネル、３はアドレス発生回路、４は表示タイミング
発生回路、５は同期信号発生回路、６はビデオ回路、７
はフレーム間引き回路、１０および２０は表示合成回路
、Ｂ１および８１′は第１の表示制御ブロック、Ｂ２お
よびＢ２’ は第２の表示制御ブロックを示す。
。 第２図は、第１図に示す表示合成回路１０の詳細を示す
回路図である。 第３図は、この発明の他の実施例を示すブロワ４ り図である。 第４図は、第３図に示す表示合成回路２０の詳細を示す
回路図である。 第５図は、従来の画像データ処理装置の一例を示すブロ
ック図である。 第６図は、従来の画像データ処理装置の他の例を示すブ
ロック図である。 第７図は、第５図に示すフレーム間引き回路７の詳細を
示す回路図である。 第８図は、第５図および第７図に示すフレーム間引き回
路７の表示動作を説明するための図である。 第９図は、第６図に示すパターン発生回路８の詳細を示
す回路図である。 第１０図は、第６図および第９図に示すパターン発生回
路８の表示動作を説明するための図である。 第１１図は、第５図に示す画像データ処理装置を複数組
合わせてモノクロ画面を合成するシステムを示すブロッ
ク図である。 ５ 第１２図は、第６図に示す画像データ処理装置９を複数
組合わせてモノクロ画面を合成するシステムを示すブロ
ック図である。 図において、１はリフレッシュメモリ、２はモノクロ表
示パネル、３はアドレス発生回路、４は表示タイミング
発生回路、５は同期信号発生回路、６はビデオ回路、７
はフレーム間引き回路、１０および２０は表示合成回路
、Ｂ１および８１′は第１の表示制御ブロック、Ｂ２お
よびＢ２’ は第２の表示制御ブロックを示す。
Claims (1)
- 【特許請求の範囲】 ｎ色の表示色数を有する表示器を表示駆動するための画
像データを処理する画像データ処理装置であって、 ｍ色のカラー画素データをｎ（ｎ＜ｍ）色の画像信号に
変換するため変換手段を複数組備え、さらに 前記複数組の変換手段から出力される複数の画像信号を
優先度を付けて合成する合成手段を備える、画像データ
処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1146020A JPH0310293A (ja) | 1989-06-07 | 1989-06-07 | 画像データ処理装置 |
| US07/837,688 US5450097A (en) | 1989-06-07 | 1992-02-19 | Picture data processing device with preferential selection among a plurality of source |
| US08/305,621 US5619227A (en) | 1989-06-07 | 1994-09-14 | Picture data processing device with preferential selection among a plurality of sources |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1146020A JPH0310293A (ja) | 1989-06-07 | 1989-06-07 | 画像データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0310293A true JPH0310293A (ja) | 1991-01-17 |
Family
ID=15398283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1146020A Pending JPH0310293A (ja) | 1989-06-07 | 1989-06-07 | 画像データ処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5450097A (ja) |
| JP (1) | JPH0310293A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731799A (en) * | 1994-06-17 | 1998-03-24 | Motorola Inc. | Pixel-wise video registration system |
| JP2996881B2 (ja) * | 1994-09-26 | 2000-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 画像表示方法及び回路 |
| JP2000148102A (ja) * | 1998-11-10 | 2000-05-26 | Nec Shizuoka Ltd | 階調表示装置および階調表示方法 |
| US6466224B1 (en) | 1999-01-19 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Image data composition and display apparatus |
| WO2002095724A2 (en) * | 2001-05-23 | 2002-11-28 | Koninklijke Philips Electronics N.V. | Dithering method and dithering device |
| WO2008015903A1 (fr) * | 2006-08-04 | 2008-02-07 | Konica Minolta Medical & Graphic, Inc. | procédé d'affichage d'image et dispositif d'affichage d'image |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138985A (ja) * | 1984-03-30 | 1986-02-25 | ウオング・ラボラトリ−ズ・インコ−ポレ−テツド | カラ−イメ−ジの単色式表示方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821730A (en) * | 1973-06-14 | 1974-06-28 | Lektromedia Ltd | Method and apparatus for displaying information on the screen of a monitor |
| JPS6378197A (ja) * | 1986-09-22 | 1988-04-08 | フアナツク株式会社 | 画像表示装置 |
| US4977398A (en) * | 1988-01-15 | 1990-12-11 | Chips And Technologies, Incorporated | Color to monochrome conversion |
-
1989
- 1989-06-07 JP JP1146020A patent/JPH0310293A/ja active Pending
-
1992
- 1992-02-19 US US07/837,688 patent/US5450097A/en not_active Expired - Fee Related
-
1994
- 1994-09-14 US US08/305,621 patent/US5619227A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6138985A (ja) * | 1984-03-30 | 1986-02-25 | ウオング・ラボラトリ−ズ・インコ−ポレ−テツド | カラ−イメ−ジの単色式表示方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5619227A (en) | 1997-04-08 |
| US5450097A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232983B1 (ko) | 해상도 변환이 가능한 디스플레이 패널 및 장치 | |
| JP2804059B2 (ja) | 液晶表示装置 | |
| KR950003981B1 (ko) | 플랫 디스플레이용 표시 제어 장치 | |
| WO2005059886A1 (ja) | ホールド型表示装置並びにその部品 | |
| US6278437B1 (en) | Liquid crystal display apparatus | |
| JPH06138846A (ja) | 液晶中間調表示方式 | |
| US6618032B1 (en) | Display apparatus having functions of displaying video signals as enlarged/thinned pictures | |
| JP2579362B2 (ja) | 画面表示装置 | |
| JPH0310293A (ja) | 画像データ処理装置 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JPH03185490A (ja) | 階調表示方式および液晶表示装置 | |
| JPH04144382A (ja) | ディジタルγ補正回路付液晶表示装置 | |
| JP2003186454A (ja) | 平面表示装置 | |
| JPH07199864A (ja) | 表示装置 | |
| JP2875257B2 (ja) | 液晶表示装置の制御回路および駆動方法 | |
| JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
| JPS6058480B2 (ja) | 映像表示装置 | |
| JPH0535214A (ja) | 液晶表示装置 | |
| JPH01149687A (ja) | マトリクス型表示装置 | |
| JPH01218183A (ja) | 画像表示装置 | |
| JP3061231B2 (ja) | 液晶駆動装置 | |
| JPH03164793A (ja) | 液晶表示装置 | |
| JP2674145B2 (ja) | 表示制御装置 | |
| JP2001042838A (ja) | 液晶表示装置とその駆動方法 | |
| JPS6125190A (ja) | 表示制御装置 |