JPH0310293A - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JPH0310293A JPH0310293A JP1146020A JP14602089A JPH0310293A JP H0310293 A JPH0310293 A JP H0310293A JP 1146020 A JP1146020 A JP 1146020A JP 14602089 A JP14602089 A JP 14602089A JP H0310293 A JPH0310293 A JP H0310293A
- Authority
- JP
- Japan
- Prior art keywords
- display
- monochrome
- color
- gate
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 4
- 239000003086 colorant Substances 0.000 claims description 5
- 230000002463 transducing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000003786 synthesis reaction Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/028—Circuits for converting colour display signals into monochrome display signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、画像データ処理装置に関し、さらに特定的
には、m色表示のカラー画素データを変換して得られた
m (n<m)色表示の画像信号を複数合成して出力す
るような画像データ処理装置に関する。
には、m色表示のカラー画素データを変換して得られた
m (n<m)色表示の画像信号を複数合成して出力す
るような画像データ処理装置に関する。
[従来の技術]
近年、液晶表示パネルあるいはプラズマ表示パネル等の
薄形表示パネルの分野においては、技術革新、低価格化
が進み、その結果、これらの薄形表示パネルを用いた可
搬型のパーソナルコンピュータが普及し始めている。現
在のところ、これらの薄形表示パネルは技術的1価格的
にみてモノクロ表示のものが多い。
薄形表示パネルの分野においては、技術革新、低価格化
が進み、その結果、これらの薄形表示パネルを用いた可
搬型のパーソナルコンピュータが普及し始めている。現
在のところ、これらの薄形表示パネルは技術的1価格的
にみてモノクロ表示のものが多い。
一方、パーソナルコンピュータでは、表示媒体として、
もともとカラーCRTを使ったものが多いため、流通し
ているソフトウェアもカラー表示データを持っているも
のが多い。このようなカラー表示データを有するソフト
ウェアをモノクロ表示パネルを有するパーソナルコンピ
ュータで走らせた場合、大幅な情報欠落が生じ、カラー
画像が本来持っている多彩な内容を表現できないという
問題が生じていた。
もともとカラーCRTを使ったものが多いため、流通し
ているソフトウェアもカラー表示データを持っているも
のが多い。このようなカラー表示データを有するソフト
ウェアをモノクロ表示パネルを有するパーソナルコンピ
ュータで走らせた場合、大幅な情報欠落が生じ、カラー
画像が本来持っている多彩な内容を表現できないという
問題が生じていた。
そこで、モノクロ画面上でカラー情報を色表示とは異な
った形態で表現するための方法が種々提案されている。
った形態で表現するための方法が種々提案されている。
第1の方法は、カラー表示データが有するカラー情報に
応じて、モノクロ表示画面における各画素の階調を制御
する方法である。第2の方法は、カラー表示データが有
するカラー情報に応じて、モノクロ表示画面における表
示バタンを制御する方法である。以下、これら2つの方
法を実現する従来の画像データ処理装置についてより詳
細に説明する。
応じて、モノクロ表示画面における各画素の階調を制御
する方法である。第2の方法は、カラー表示データが有
するカラー情報に応じて、モノクロ表示画面における表
示バタンを制御する方法である。以下、これら2つの方
法を実現する従来の画像データ処理装置についてより詳
細に説明する。
第5図は、たとえばパーソナルコンピュータに搭載され
た従来の画像データ処理装置の一例を示すブロック図で
あり、上記第1の方法を実現するものである。図におい
て、リフレッシュメモリ1には、パーツカルコンピユー
タのソフトウェアに基づいて作成された複数の画素デー
タが書込まれる。ここで、パーソナルコンピュータのソ
フトウェアがカラー表示データを有している場合は、リ
フレッシュメモリ1に書込まれる画素データもカラー情
報を含む画素データ(以下、カラー画素データと称す)
となる。すなわち、各カラ一画素ブタは、複数ビットの
カラーコードデータで構成される。たとえば、2ビット
のカラーコードデータDO,D]を想定すると、当該カ
ラーコードデータは、異なる4つの状態をとり得ること
ができ、可能な色表現は4種類となる。リフレッシュメ
モリ1は、モノクロ表示パネル2の表示画面における各
画素と対応しており、少なくとも1画面分の画素データ
を記憶する容量を有している。リフレッシュメモリ1に
記憶されたカラー画素データは、アドレス発生回路3に
よって読出される。アドレス発生回路3は、表示タイミ
ング発生回路4から与えられる表示タイミングパルスに
応答して、リフレッシュメモリ1の続出アドレスを順次
的に発生する。表示タイミング発生回路4は、基準発振
器を内蔵する同期信号発生回路5から出力される同期信
号に基づいて、表示タイミングパルスを発生する。リフ
レッシュメモリ1から読出されたカラー画素データは、
ビデオ回路6に与えられる。
た従来の画像データ処理装置の一例を示すブロック図で
あり、上記第1の方法を実現するものである。図におい
て、リフレッシュメモリ1には、パーツカルコンピユー
タのソフトウェアに基づいて作成された複数の画素デー
タが書込まれる。ここで、パーソナルコンピュータのソ
フトウェアがカラー表示データを有している場合は、リ
フレッシュメモリ1に書込まれる画素データもカラー情
報を含む画素データ(以下、カラー画素データと称す)
となる。すなわち、各カラ一画素ブタは、複数ビットの
カラーコードデータで構成される。たとえば、2ビット
のカラーコードデータDO,D]を想定すると、当該カ
ラーコードデータは、異なる4つの状態をとり得ること
ができ、可能な色表現は4種類となる。リフレッシュメ
モリ1は、モノクロ表示パネル2の表示画面における各
画素と対応しており、少なくとも1画面分の画素データ
を記憶する容量を有している。リフレッシュメモリ1に
記憶されたカラー画素データは、アドレス発生回路3に
よって読出される。アドレス発生回路3は、表示タイミ
ング発生回路4から与えられる表示タイミングパルスに
応答して、リフレッシュメモリ1の続出アドレスを順次
的に発生する。表示タイミング発生回路4は、基準発振
器を内蔵する同期信号発生回路5から出力される同期信
号に基づいて、表示タイミングパルスを発生する。リフ
レッシュメモリ1から読出されたカラー画素データは、
ビデオ回路6に与えられる。
このビデオ回路6は、与えられたカラ一画素ブタを処理
し再配列して、同期信号発生回路5からの同期信号に合
わぜて当該カラー画素データを出力する。すなわち、ビ
デオ回路6は、与えられたカラー画素データを処理して
カラー画像信号を出力する。ビデオ回路6から出力され
るカラー画像信号をそのままモノクロ表示パネル2に与
えると前述したような情報の欠落が生じる。そこで、フ
レーム間引き回路7が設けられている。このフレーム間
引き回路7は、ビデオ回路6から与えられるカラー画像
信号を1ビツトのモノクロ画像信号Mに変換する。この
とき、フレーム間引き回路7は、カラー画像信号に含ま
れる色情報を色表示とは異なる形態で表現し得るように
モノクロ画像信号Mの出力を制御する。すなわち、フレ
ーム間引き回路7は、カラー画像信号が有する色情報に
応じて、所定フレーム数ごとに各画素の点灯デユーティ
比を制御することにより、色情報を階調表示に変換する
。なお、フレーム間引き回路7の詳細については後述す
る。
し再配列して、同期信号発生回路5からの同期信号に合
わぜて当該カラー画素データを出力する。すなわち、ビ
デオ回路6は、与えられたカラー画素データを処理して
カラー画像信号を出力する。ビデオ回路6から出力され
るカラー画像信号をそのままモノクロ表示パネル2に与
えると前述したような情報の欠落が生じる。そこで、フ
レーム間引き回路7が設けられている。このフレーム間
引き回路7は、ビデオ回路6から与えられるカラー画像
信号を1ビツトのモノクロ画像信号Mに変換する。この
とき、フレーム間引き回路7は、カラー画像信号に含ま
れる色情報を色表示とは異なる形態で表現し得るように
モノクロ画像信号Mの出力を制御する。すなわち、フレ
ーム間引き回路7は、カラー画像信号が有する色情報に
応じて、所定フレーム数ごとに各画素の点灯デユーティ
比を制御することにより、色情報を階調表示に変換する
。なお、フレーム間引き回路7の詳細については後述す
る。
第6図は、たとえばパーソナルコンピュータに搭載され
た従来の画像データ処理装置の他の例を示すブロック図
であり、前述の第2の方法を実現するものである。この
第6図に示された画像データ処理装置は、第5図に示さ
れた画像データ処理装置におけるフレーム間引き回路7
に代えてパターン発生回路8が設けられている。その他
の構成は、第5図に示す画像データ処理装置と同様であ
る。パターン発生回路8は、ビデオ回路6から与えられ
るカラー画像信号を1ビツトのモノクロ画像信号Mに変
換するが、このとき当該カラー画像信号に含まれるカラ
ー情報に応じてモノクロ画像信号Mの出力を制御し、そ
れによってカラー情報をモノクロ表示パネル2における
種々の表示パターンに変換する。すなわち、この画像デ
ータ処理装置では、カラー画像信号の1画素分がモノク
ロ表示パネル2における水平2ドツト、垂直2ドツトの
4画素分に対応している。これら4画素分の矩形領域は
、1フレームごとに順次的に表示制御される。すなわち
、4フレームで当該矩形領域の表示制御が完了し、以後
同様の表示制御が繰返される。このとき、パターン発生
回路8は、ビデオ回路6からの画素データに応じて、当
該矩形領域のいずれの画素を点灯するかを制御する。な
お、このパターン発生回路8の詳細については後述する
。
た従来の画像データ処理装置の他の例を示すブロック図
であり、前述の第2の方法を実現するものである。この
第6図に示された画像データ処理装置は、第5図に示さ
れた画像データ処理装置におけるフレーム間引き回路7
に代えてパターン発生回路8が設けられている。その他
の構成は、第5図に示す画像データ処理装置と同様であ
る。パターン発生回路8は、ビデオ回路6から与えられ
るカラー画像信号を1ビツトのモノクロ画像信号Mに変
換するが、このとき当該カラー画像信号に含まれるカラ
ー情報に応じてモノクロ画像信号Mの出力を制御し、そ
れによってカラー情報をモノクロ表示パネル2における
種々の表示パターンに変換する。すなわち、この画像デ
ータ処理装置では、カラー画像信号の1画素分がモノク
ロ表示パネル2における水平2ドツト、垂直2ドツトの
4画素分に対応している。これら4画素分の矩形領域は
、1フレームごとに順次的に表示制御される。すなわち
、4フレームで当該矩形領域の表示制御が完了し、以後
同様の表示制御が繰返される。このとき、パターン発生
回路8は、ビデオ回路6からの画素データに応じて、当
該矩形領域のいずれの画素を点灯するかを制御する。な
お、このパターン発生回路8の詳細については後述する
。
第7図は、第5図に示すフレーム間引き回路7の詳細な
構成を示す回路図である。なお、この第7図に示される
フレーム間引き回路7は、ビデオ回路6から与えられる
カラー画像信号の各カラー画素データか2ビツトのカラ
ーコードデータDO2D1で構成されている場合を示し
ている。図において、3進カウンタ701には、フレー
ム周期ごとに立上がる(または立下がる)信号(以下、
フレーム信号と称す)Slか表示タイミング発生回路4
から入力される。3進カウンタ701は、フレーム信号
S1が立上がる(または立下がる)度にインクリメント
され、オーバフローするとゼロになる。つまり、3進カ
ウンタ701の第0ビツト出力信号をQO,第1ビツト
出力信号を01とすると、(Ql、QO)は、(0,0
)(0,1)(1,0)(0,0)(0,1)・・・と
3フレ一ム周期ごとに繰返し変化している。これら出力
信号QO,Qlは、それぞれ、ANDゲート702゜7
03に与えられる。また、出力信号QOがインバータ7
08によって反転されてANDゲート703.704に
与えられる。また、出力信号Q1がインバータ709に
よって反転されてANDゲート702,704に与えら
れる。一方、ビデオ回路6からの2ビツトのカラー画素
データDOD]のうち、第0ビツト信号DOはANDゲ
ート703およびORゲート705に与えられる。また
、第1ビツト信号D1はANDゲート702およびOR
アゲ−−705に与えられる。ANDゲト704および
ORヶ′−ドア05の出力はANDゲート706に与え
られる。ANDゲー1−702゜703および706の
出力はORゲート707に与えられる。このORゲート
707からモノクロ画像信号Mが出力される。
構成を示す回路図である。なお、この第7図に示される
フレーム間引き回路7は、ビデオ回路6から与えられる
カラー画像信号の各カラー画素データか2ビツトのカラ
ーコードデータDO2D1で構成されている場合を示し
ている。図において、3進カウンタ701には、フレー
ム周期ごとに立上がる(または立下がる)信号(以下、
フレーム信号と称す)Slか表示タイミング発生回路4
から入力される。3進カウンタ701は、フレーム信号
S1が立上がる(または立下がる)度にインクリメント
され、オーバフローするとゼロになる。つまり、3進カ
ウンタ701の第0ビツト出力信号をQO,第1ビツト
出力信号を01とすると、(Ql、QO)は、(0,0
)(0,1)(1,0)(0,0)(0,1)・・・と
3フレ一ム周期ごとに繰返し変化している。これら出力
信号QO,Qlは、それぞれ、ANDゲート702゜7
03に与えられる。また、出力信号QOがインバータ7
08によって反転されてANDゲート703.704に
与えられる。また、出力信号Q1がインバータ709に
よって反転されてANDゲート702,704に与えら
れる。一方、ビデオ回路6からの2ビツトのカラー画素
データDOD]のうち、第0ビツト信号DOはANDゲ
ート703およびORゲート705に与えられる。また
、第1ビツト信号D1はANDゲート702およびOR
アゲ−−705に与えられる。ANDゲト704および
ORヶ′−ドア05の出力はANDゲート706に与え
られる。ANDゲー1−702゜703および706の
出力はORゲート707に与えられる。このORゲート
707からモノクロ画像信号Mが出力される。
第8図は、カラー画素データDO,DIのすべての組合
わせ(4通り)において、3進カウンタ701の出力信
号Ql、QOが(0,0)(0゜1)(1,0)と変化
したときのモノクロ画像信号Mの波形変化を示した説明
図である。同図における波形図の“1”は点灯(白)、
“O“は消灯(黒)を示している。
わせ(4通り)において、3進カウンタ701の出力信
号Ql、QOが(0,0)(0゜1)(1,0)と変化
したときのモノクロ画像信号Mの波形変化を示した説明
図である。同図における波形図の“1”は点灯(白)、
“O“は消灯(黒)を示している。
第8図に示すように、カラー画素データDO。
Dlの違いにより、3フレ一ム周期(3T)中における
点灯(消灯)時間が異なる。つまり、カラ画素データD
o、DIの組合わせが(0,0)(0,1)(1,,0
)(1,1)のとき、点灯(消灯)時間がそれぞれ0
(3T)、T (2T)。
点灯(消灯)時間が異なる。つまり、カラ画素データD
o、DIの組合わせが(0,0)(0,1)(1,,0
)(1,1)のとき、点灯(消灯)時間がそれぞれ0
(3T)、T (2T)。
2T (T)、3T (D)となり、点灯デユーティ比
がカラー画素データの有するカラー情報に応じて異なる
。
がカラー画素データの有するカラー情報に応じて異なる
。
このため、カラー画像信号における各カラー画素データ
の色情報に応じて、モノクロ表示パネル2の画面上での
各画素の表示輝度が変化し、モノクロ画面の階調表示が
可能になる。すなわち、2ビツトのカラー画素データが
有する4種類の色情報は、第5図のシステムにおけるモ
ノクロ表示パネルの画面上で輝度の異なる4階調の表示
に変換され、モノクロ画面においてもカラー表示と同様
の画像の認識が可能になる。
の色情報に応じて、モノクロ表示パネル2の画面上での
各画素の表示輝度が変化し、モノクロ画面の階調表示が
可能になる。すなわち、2ビツトのカラー画素データが
有する4種類の色情報は、第5図のシステムにおけるモ
ノクロ表示パネルの画面上で輝度の異なる4階調の表示
に変換され、モノクロ画面においてもカラー表示と同様
の画像の認識が可能になる。
第9図は、第6図に示されるパターン発生回路8の詳細
な構成を示す回路図である。なおこの第9図に示される
パターン発生回路8は、リフレッシュメモリ1に記憶さ
れる各カラー画素データか2ビットのカラー画素データ
Do、DIで構成されている場合を示している。なお、
ビデオ回路6は、リフレッシュメモリ]から読出された
カラー画素データをカラー画像信号に変換するとともに
、1ドツト分のカラー画素データを4ドツト分のカラー
画素データDOX、DIXに変換する。すなわち、第7
図におけるカラー画素データDO,Dlは水平方向に1
ドツトごと、垂直方向に1ラインごとに切換わるのに対
し、第9図におけるカラー画素データDOX、DIXは
水平方向に2ドツトごと、垂直方向に2ラインごとに切
り換わる。
な構成を示す回路図である。なおこの第9図に示される
パターン発生回路8は、リフレッシュメモリ1に記憶さ
れる各カラー画素データか2ビットのカラー画素データ
Do、DIで構成されている場合を示している。なお、
ビデオ回路6は、リフレッシュメモリ]から読出された
カラー画素データをカラー画像信号に変換するとともに
、1ドツト分のカラー画素データを4ドツト分のカラー
画素データDOX、DIXに変換する。すなわち、第7
図におけるカラー画素データDO,Dlは水平方向に1
ドツトごと、垂直方向に1ラインごとに切換わるのに対
し、第9図におけるカラー画素データDOX、DIXは
水平方向に2ドツトごと、垂直方向に2ラインごとに切
り換わる。
たとえば、320X200ドツトのカラー画素データD
O,DIにより、640 X400ドツトの画面表示を
行なうことになる。図において、2進カウンタ801に
は、]−ドツト(画素)周期ごとに立上がる(立下がる
)信号(以下、ドツト信号0 と称す)S2が表示タイミング発生回路4から入力され
る。この2進カウンタ801は、1ドツトごとにハイレ
ベルとローレベルが入替わるコビットの出力信号QAを
導出する。一方、2進カウンタ802には、1水平走査
周期ごとに立上がる(立下がる)信号(以下、IH倍信
号称す)S3が表示タイミング発生回路4から入力され
る。2進カウンタ802は、1水平走査周期ごとにハイ
レベルとローレベルが入替わる1ビツトの出力信号QB
を導出する。2進カウンタ801の出力信号QAは、A
NDゲート805および806に与えられる。また、こ
の出力信号QAは、インバータ809によって反転され
てANDゲート803および804に与えられる。一方
、2進カウンタ802の出力信号QBは、ANDゲート
804および806に与えられる。また、出力信号QB
は、インバータ810によって反転されてANDゲート
803および805に与えられる。一方、ビデオ回路6
からのカラー画素データDOX、DIXのうち、第0ビ
ツト信号DOは、ANDゲート81 06およびORゲート807に与えられる。また、この
ビット信号Doは、インバータ811によって反転され
てANDゲート804に与えられる。
O,DIにより、640 X400ドツトの画面表示を
行なうことになる。図において、2進カウンタ801に
は、]−ドツト(画素)周期ごとに立上がる(立下がる
)信号(以下、ドツト信号0 と称す)S2が表示タイミング発生回路4から入力され
る。この2進カウンタ801は、1ドツトごとにハイレ
ベルとローレベルが入替わるコビットの出力信号QAを
導出する。一方、2進カウンタ802には、1水平走査
周期ごとに立上がる(立下がる)信号(以下、IH倍信
号称す)S3が表示タイミング発生回路4から入力され
る。2進カウンタ802は、1水平走査周期ごとにハイ
レベルとローレベルが入替わる1ビツトの出力信号QB
を導出する。2進カウンタ801の出力信号QAは、A
NDゲート805および806に与えられる。また、こ
の出力信号QAは、インバータ809によって反転され
てANDゲート803および804に与えられる。一方
、2進カウンタ802の出力信号QBは、ANDゲート
804および806に与えられる。また、出力信号QB
は、インバータ810によって反転されてANDゲート
803および805に与えられる。一方、ビデオ回路6
からのカラー画素データDOX、DIXのうち、第0ビ
ツト信号DOは、ANDゲート81 06およびORゲート807に与えられる。また、この
ビット信号Doは、インバータ811によって反転され
てANDゲート804に与えられる。
カラー画素データの第1ビツト信号D1は、ANDゲー
1−805およびORゲート807に与えられる。また
、このビット信号D1は、インバータ812によって反
転されてANDゲート804に与えられる。ORゲート
807の出力はANDゲート803に与えられる。AN
Dゲート803〜806の出力は、ORゲート808に
与えられる。
1−805およびORゲート807に与えられる。また
、このビット信号D1は、インバータ812によって反
転されてANDゲート804に与えられる。ORゲート
807の出力はANDゲート803に与えられる。AN
Dゲート803〜806の出力は、ORゲート808に
与えられる。
このORゲート808からモノクロ画像信号Mが出力さ
れる。
れる。
第]−〇図は、カラー画素データDOX DIXの全
部の組合わせ(4通り)において、2進カウンタ801
および802の出力信号QA QBか(0,O)
(L O) (0,1) (1,1)と変化した
ときのモノクロ画像信号Mの出力状態の変化およびそれ
に対応する表示パターンの変化を示した説明図である。
部の組合わせ(4通り)において、2進カウンタ801
および802の出力信号QA QBか(0,O)
(L O) (0,1) (1,1)と変化した
ときのモノクロ画像信号Mの出力状態の変化およびそれ
に対応する表示パターンの変化を示した説明図である。
まず、第6図の画像データ表示装置では、前述したよう
に、ビデオ回路6から2 出力されるカラー画像信号の各カラー画素データDOX
、DIXは、モノクロ表示パネル2の画面上では2X2
=4画素分(■〜■)の矩形領域に対応している。2進
カウンタ80]および802の出力信号QA、QBは、
■の画素を表示制御するときに(0,0)となり、■の
画素を表示制御するときに(1,0)となり、■の画素
を表示制御するときに(0,1)となり、■の画素を表
示制御するときに(1,1)となる。第10図に示すよ
うに、カラー画素データDOX、DIXが(0,0)の
ときは、■〜■のいずれの画素を表示制御するときもモ
ノクロ画像信号Mは“0”となる。したがって、■〜■
のいずれの画素も点灯されない。次に、カラー画素デー
タI)OX、DIXが(1,0)のときは、■の画素と
■の画素を表示制御するときにモノクロ画像信号Mが“
1”となる。したがって、この場合は■の画素と■の画
素が点灯される。次に、カラー画素データDOX、DI
Xが(0,1)のときは、■の画素と■の画素か表示制
御されるときにモノクロ画像信号]3 Mが“1”となり、■の画素と■の画素が点灯される。
に、ビデオ回路6から2 出力されるカラー画像信号の各カラー画素データDOX
、DIXは、モノクロ表示パネル2の画面上では2X2
=4画素分(■〜■)の矩形領域に対応している。2進
カウンタ80]および802の出力信号QA、QBは、
■の画素を表示制御するときに(0,0)となり、■の
画素を表示制御するときに(1,0)となり、■の画素
を表示制御するときに(0,1)となり、■の画素を表
示制御するときに(1,1)となる。第10図に示すよ
うに、カラー画素データDOX、DIXが(0,0)の
ときは、■〜■のいずれの画素を表示制御するときもモ
ノクロ画像信号Mは“0”となる。したがって、■〜■
のいずれの画素も点灯されない。次に、カラー画素デー
タI)OX、DIXが(1,0)のときは、■の画素と
■の画素を表示制御するときにモノクロ画像信号Mが“
1”となる。したがって、この場合は■の画素と■の画
素が点灯される。次に、カラー画素データDOX、DI
Xが(0,1)のときは、■の画素と■の画素か表示制
御されるときにモノクロ画像信号]3 Mが“1”となり、■の画素と■の画素が点灯される。
次に、カラー画素データDOX、 DxXが(1,1
)のときは、■〜■のいずれの画素を表示制御するとき
もモノクロ画像信号Mが“1”となり、■〜■のすべで
の画素が点灯される。
)のときは、■〜■のいずれの画素を表示制御するとき
もモノクロ画像信号Mが“1”となり、■〜■のすべで
の画素が点灯される。
上記のごとく、パターン発生回路8は、各カラー画素デ
ータが有する4色の色情報をモノクロ表示パネル2の画
面上における異なる4つの表示パターンに変換する。し
たがって、第5図の場合と同様に、モノクロ画面におい
てもカラー表示と同様の画像の認識が可能となる。
ータが有する4色の色情報をモノクロ表示パネル2の画
面上における異なる4つの表示パターンに変換する。し
たがって、第5図の場合と同様に、モノクロ画面におい
てもカラー表示と同様の画像の認識が可能となる。
ところで、パーソナルコンピュータ等においては、複数
の画面を重ね合わせて表示したい場合がある。以下、第
5図または第6図に示される画像データ処理装置によっ
て生成されるモノクロ画面を複数重ね合わせて表示する
システムについて説明する。なお、以下に説明する第1
1図および第12図のシステムは、従来技術ではなく、
第5図または第6図の画像データ処理装置から容品に推
考されるであろうシステムを示している。
の画面を重ね合わせて表示したい場合がある。以下、第
5図または第6図に示される画像データ処理装置によっ
て生成されるモノクロ画面を複数重ね合わせて表示する
システムについて説明する。なお、以下に説明する第1
1図および第12図のシステムは、従来技術ではなく、
第5図または第6図の画像データ処理装置から容品に推
考されるであろうシステムを示している。
4
第11図は、第5図に示される画像データ処理装置によ
って生成される画面を複数重ね合わせて表示するシステ
ムを示すブロック図である。図において、この第11図
のシステムでは、2組の表示制御ブロックB1およびB
2によって生成される2種類のモノクロ画像信号M1お
よびM2がORゲート9によって合成されてモノクロ表
示パネル2に与えられる。各表示制御ブロックは、リフ
レッシュメモリ1と、アドレス発生回路3と、ビデオ回
路6と、フレーム間引き回路7とを含む。
って生成される画面を複数重ね合わせて表示するシステ
ムを示すブロック図である。図において、この第11図
のシステムでは、2組の表示制御ブロックB1およびB
2によって生成される2種類のモノクロ画像信号M1お
よびM2がORゲート9によって合成されてモノクロ表
示パネル2に与えられる。各表示制御ブロックは、リフ
レッシュメモリ1と、アドレス発生回路3と、ビデオ回
路6と、フレーム間引き回路7とを含む。
なお、表示タイミング発生回路4および同期信号発生回
路5は、各表示制御ブロックに共通的に設けられている
。
路5は、各表示制御ブロックに共通的に設けられている
。
第12図は、第6図に示される画像データ処理装置によ
って生成されるモノクロ画面を複数重ね合わせて表示す
るシステムを示すブロック図である。この第12図のシ
ステムは、第11図のシステムと同様に、2組の表示制
御ブロックB1’82′によって生成されるモノクロ画
像信号M1およびM2をORゲート9によって合成して
モノク5 0表示パネル2に与えている。
って生成されるモノクロ画面を複数重ね合わせて表示す
るシステムを示すブロック図である。この第12図のシ
ステムは、第11図のシステムと同様に、2組の表示制
御ブロックB1’82′によって生成されるモノクロ画
像信号M1およびM2をORゲート9によって合成して
モノク5 0表示パネル2に与えている。
[発明か解決しようとする課題]
ところで、第11図あるいは第12図に示すシステムの
ように、複数のモノクロ画像信号を合成しようとする場
合、成るモノクロ画像信号を他のモノクロ画像信号に比
べて表示優先度を高くして合成したい場合がある。たと
えば、背景となるモノクロ画面上に文字やキャラクタ等
のモノクロ画面を重ねて表示したい場合である。
ように、複数のモノクロ画像信号を合成しようとする場
合、成るモノクロ画像信号を他のモノクロ画像信号に比
べて表示優先度を高くして合成したい場合がある。たと
えば、背景となるモノクロ画面上に文字やキャラクタ等
のモノクロ画面を重ねて表示したい場合である。
ここで、第11図に示すシステムにおいて、第1の表示
制御ブロックB1により生成されるモノクロ画像信号が
第2の表示制御ブロックB2により生成されるモノクロ
画像信号に比べて表示優先度が高いとした場合に、モノ
クロ表示パネル2に表示されるモノクロ画面について述
べる。今、任意の画素における第1の表示制御ブロック
B1のカラー画素データDOI、Dllが0,1、第2
の表示制御ブロックB2のカラー画素データD02、D
I2が1,0とした場合、第1の表示制御ブロックB1
内のフレーム間引き回路7内の出力6 Mlは、第8図における第1フレーム期間で“1”、第
2および第3フレーム期間で“0”となる。
制御ブロックB1により生成されるモノクロ画像信号が
第2の表示制御ブロックB2により生成されるモノクロ
画像信号に比べて表示優先度が高いとした場合に、モノ
クロ表示パネル2に表示されるモノクロ画面について述
べる。今、任意の画素における第1の表示制御ブロック
B1のカラー画素データDOI、Dllが0,1、第2
の表示制御ブロックB2のカラー画素データD02、D
I2が1,0とした場合、第1の表示制御ブロックB1
内のフレーム間引き回路7内の出力6 Mlは、第8図における第1フレーム期間で“1”、第
2および第3フレーム期間で“0”となる。
一方、第2の表示制御ブロック2内のフレーム間引き回
路7の出力M2は、第8図における第1および第2のフ
レーム期間で“1′、第3のフレーム期間で“0”とな
る。したがって、ORゲート9の出力すなわちモノクロ
画像信号Mは、第1および第2のフレーム期間で1”、
第3のフレーム期間で“0”となり、モノクロ表示パネ
ル2の表示画面では、第1および第2のフレーム期間で
点灯、第3のフレーム期間で消灯する。ところで、第2
のフレーム期間での画面の点灯は、表示優先度の低い方
の第2の表示制御ブロックB2の画素情報が表示される
ことになる。そのため、表示優先度の高い第1の表示制
御ブロックB1による表示画面上に表示優先度の低い第
2の表示制御ブロックB2による表示画面が浮き上がっ
て見えてしまうという問題が生じる。
路7の出力M2は、第8図における第1および第2のフ
レーム期間で“1′、第3のフレーム期間で“0”とな
る。したがって、ORゲート9の出力すなわちモノクロ
画像信号Mは、第1および第2のフレーム期間で1”、
第3のフレーム期間で“0”となり、モノクロ表示パネ
ル2の表示画面では、第1および第2のフレーム期間で
点灯、第3のフレーム期間で消灯する。ところで、第2
のフレーム期間での画面の点灯は、表示優先度の低い方
の第2の表示制御ブロックB2の画素情報が表示される
ことになる。そのため、表示優先度の高い第1の表示制
御ブロックB1による表示画面上に表示優先度の低い第
2の表示制御ブロックB2による表示画面が浮き上がっ
て見えてしまうという問題が生じる。
上記のような問題は、第12図に示すシステムにおいて
も同様に発生する。
も同様に発生する。
7
この発明は、上記のような問題点を解消するためになさ
れたもので、カラー表示をモノクロ表示に変換する表示
制御ブロックを複数含む画像データ処理装置において、
表示優先度の低い表示画面が表示優先度の高い表示画面
の上に見えないように合成することを目的とする。
れたもので、カラー表示をモノクロ表示に変換する表示
制御ブロックを複数含む画像データ処理装置において、
表示優先度の低い表示画面が表示優先度の高い表示画面
の上に見えないように合成することを目的とする。
[課題を解決するための手段]
この発明にかかる画像データ処理装置は、複数ビットの
カラーコードデータで構成されたカラー画素データを1
ビツトのモノクロ画像信号に変換するための変換手段を
複数組備え、さらに複数組の変換手段から出力される複
数の画像信号を優先度をつけて合成する合成手段を備え
るようにしたものである。
カラーコードデータで構成されたカラー画素データを1
ビツトのモノクロ画像信号に変換するための変換手段を
複数組備え、さらに複数組の変換手段から出力される複
数の画像信号を優先度をつけて合成する合成手段を備え
るようにしたものである。
[作用]
この発明においては、各変換手段から出力される複数の
モノクロ画像信号を合成手段において優先度をつけて合
成することにより、表示優先度の低い表示画面が表示優
先度の高い表示画面上に見えないように合成することが
できる。
モノクロ画像信号を合成手段において優先度をつけて合
成することにより、表示優先度の低い表示画面が表示優
先度の高い表示画面上に見えないように合成することが
できる。
8
[実施例コ
第1図は、この発明の一実施例を示すブロック図である
。図において、この実施例は、第11図に示す従来装置
におけるORゲート9に代えて表示合成回路10が設け
られている。その他の構成は、第11図に示す従来装置
と同様である。
。図において、この実施例は、第11図に示す従来装置
におけるORゲート9に代えて表示合成回路10が設け
られている。その他の構成は、第11図に示す従来装置
と同様である。
第2図は、第1図に示す表示合成回路]0の詳細を示す
回路図である。図において、NORゲト101には、第
1の表示制御ブロックBl内のビデオ回路6の出力DO
IおよびDllが与えられる。このNORゲート101
の出力はANDゲ−4102の−・方入力に与えられる
。ANDゲー1−1.02の他方人力には、第2の表示
制御ブロックB2により生成される第2のモノクロ画像
信号M2が与えられる。ANDゲート102の出力はO
Rゲート103の一方入力に与えられる。ORゲート1
03の他方入力には、第1の表示制御ブロックB1によ
り生成される第1のモノクロ画像信号M1が与えられる
。そして、このORゲート103から合成されたモノク
ロ画像信号Mが出力9 される。
回路図である。図において、NORゲト101には、第
1の表示制御ブロックBl内のビデオ回路6の出力DO
IおよびDllが与えられる。このNORゲート101
の出力はANDゲ−4102の−・方入力に与えられる
。ANDゲー1−1.02の他方人力には、第2の表示
制御ブロックB2により生成される第2のモノクロ画像
信号M2が与えられる。ANDゲート102の出力はO
Rゲート103の一方入力に与えられる。ORゲート1
03の他方入力には、第1の表示制御ブロックB1によ
り生成される第1のモノクロ画像信号M1が与えられる
。そして、このORゲート103から合成されたモノク
ロ画像信号Mが出力9 される。
次に、第1図および第2図に示す実施例の動作を説明す
る。第]の表示制御ブロックB1内のビデオ回路6のカ
ラー画素データ出力DOID11の少なくとも一方が“
1”のとき、NORゲート101の出力は“0”となり
、ANDゲート102の出力は第2の表示制御ブロック
B2により生成される第2のモノクロ画像信号M2の値
にかかわらず常にO”となる。したかって、ORゲ−l
−103の出力すなわちモノクロ画像信号Mは第1の表
示制御ブロックB1により生成された第1のモノクロ画
像信号M1と一致する。すなわち、第1の表示制御ブロ
ックB1内のビデオ回路6から出力されるカラー画素デ
ータがある場合(D。
る。第]の表示制御ブロックB1内のビデオ回路6のカ
ラー画素データ出力DOID11の少なくとも一方が“
1”のとき、NORゲート101の出力は“0”となり
、ANDゲート102の出力は第2の表示制御ブロック
B2により生成される第2のモノクロ画像信号M2の値
にかかわらず常にO”となる。したかって、ORゲ−l
−103の出力すなわちモノクロ画像信号Mは第1の表
示制御ブロックB1により生成された第1のモノクロ画
像信号M1と一致する。すなわち、第1の表示制御ブロ
ックB1内のビデオ回路6から出力されるカラー画素デ
ータがある場合(D。
1、Dl、1の少なくとも一方が“1”の場合)は、完
全に第2の表示制御ブロックB2の出力すなわち第2の
モノクロ画像信号M2は遮断される。したがって、本来
見えないはずの表示制御ブロックB2の画面が見えてし
まうことはなくなる。換言すれば、第2の表示制御ブロ
ックB2の画面は、0 第1の表示制御ブロックB1内のビデオ回路6のカラー
画素データ出力DOI、Dllがない場合(DOI、D
llがいずれも“O”の場合)のみ、モノクロ表示パネ
ル2に表示される。
全に第2の表示制御ブロックB2の出力すなわち第2の
モノクロ画像信号M2は遮断される。したがって、本来
見えないはずの表示制御ブロックB2の画面が見えてし
まうことはなくなる。換言すれば、第2の表示制御ブロ
ックB2の画面は、0 第1の表示制御ブロックB1内のビデオ回路6のカラー
画素データ出力DOI、Dllがない場合(DOI、D
llがいずれも“O”の場合)のみ、モノクロ表示パネ
ル2に表示される。
第3図は、この発明の他の実施例を示すブロック図であ
る。この第3の実施例は、第12図に示す従来装置にお
けるORゲート9に代えて表示合成回路20が設けられ
ており、その他の構成は第12図に示す従来装置と同様
である。
る。この第3の実施例は、第12図に示す従来装置にお
けるORゲート9に代えて表示合成回路20が設けられ
ており、その他の構成は第12図に示す従来装置と同様
である。
第4図は、第3図に示す表示合成回路20の詳細を示す
回路図である。第1図および第2図の実施例で用いた表
示合成回路10は、第1の表示制御ブロックB]が第2
の表示制御ブロックB2よりも表示優先度が高くなるよ
うに固定的に表示優先度が設定されていたが、表示優先
度は必ずしも固定である必要はない。この第4図に示す
表示合成回路20は、表示優先度を切換えられるように
構成されている。すなわち、第1の表示制御ブロックB
1による表示画面を優先させるためにN。
回路図である。第1図および第2図の実施例で用いた表
示合成回路10は、第1の表示制御ブロックB]が第2
の表示制御ブロックB2よりも表示優先度が高くなるよ
うに固定的に表示優先度が設定されていたが、表示優先
度は必ずしも固定である必要はない。この第4図に示す
表示合成回路20は、表示優先度を切換えられるように
構成されている。すなわち、第1の表示制御ブロックB
1による表示画面を優先させるためにN。
Rゲート101.ANDゲート102およびOR1
ゲート103が設けられる。同様に、第2の表示側、御
フロックB2による画面を優先させるようにNORゲ−
)101’ 、ANDゲー)102’およびORゲート
103′が設けられる。ANDゲ−)104および10
4′は、表示優先度切換信号S4およびインバータ10
5によるその反転信号S4によって相補的に開閉制御さ
れ、ORゲト103および103′のいずれか一方の出
力を選択してORアゲ−−1,06に与える。すなわち
、ANDゲート]04が開成され、ANDゲート14′
が閉成されているときは、表示制御ブロックB1による
画面を優先したモノクロ画像信号MがORゲート106
から出力される。一方、ANDNOゲート101開成さ
れ、かつANDゲート104か閉成されているときは、
第2の表示制御ブロックB2による画面が優先されたモ
ノクロ画像信号MがORゲート106から出力される。
フロックB2による画面を優先させるようにNORゲ−
)101’ 、ANDゲー)102’およびORゲート
103′が設けられる。ANDゲ−)104および10
4′は、表示優先度切換信号S4およびインバータ10
5によるその反転信号S4によって相補的に開閉制御さ
れ、ORゲト103および103′のいずれか一方の出
力を選択してORアゲ−−1,06に与える。すなわち
、ANDゲート]04が開成され、ANDゲート14′
が閉成されているときは、表示制御ブロックB1による
画面を優先したモノクロ画像信号MがORゲート106
から出力される。一方、ANDNOゲート101開成さ
れ、かつANDゲート104か閉成されているときは、
第2の表示制御ブロックB2による画面が優先されたモ
ノクロ画像信号MがORゲート106から出力される。
したがって、表示優先度切換信号s4を切換えることに
よって、第1および第2の表示制御ブロックB1および
B2による画面のいずれを優先すべき2 かを切換えることかできる。
よって、第1および第2の表示制御ブロックB1および
B2による画面のいずれを優先すべき2 かを切換えることかできる。
なお、以上説明した実施例では、2つの表示制御ブロッ
クによる表示画面を重ね合わせたものを示したが、3つ
以上の表示制御ブロックによる表示画面を重ね合わせる
ようにしてもよい。
クによる表示画面を重ね合わせたものを示したが、3つ
以上の表示制御ブロックによる表示画面を重ね合わせる
ようにしてもよい。
また、第1図の実施例に表示合成回路20を用い、第3
図の実施例に表示合成回路10を用いるようにしてもよ
い。
図の実施例に表示合成回路10を用いるようにしてもよ
い。
さらに、上記実施例では処理すべきカラー画素データが
2ビットの場合について説明したが、3ビット以上のカ
ラー画素データを処理するようにしてもよい。この場合
、フレーム間引き回路7およびパターン発生回路8て用
いられるカウンタのビット数および論理回路数がそれに
応じて拡張される。
2ビットの場合について説明したが、3ビット以上のカ
ラー画素データを処理するようにしてもよい。この場合
、フレーム間引き回路7およびパターン発生回路8て用
いられるカウンタのビット数および論理回路数がそれに
応じて拡張される。
さらに、上記実施例では、モノクロ表示器の場合の説明
を行なっているか、カラー表示器においても同様に適用
できる。すなわち、画像メモリに保存される画素データ
のビット数がM(M:整数)、表示器での表示可能なカ
ラー数が2N色(N:3 Mより小さい整数)の場合、(M−N)ビットのカラー
データは上記で説明したフレーム間引き回路、パターン
発生回路等を用いてカラーを表示濃度1表示パターンに
変換して表示器の表示カラ数を拡張することができ、上
記で説明してきたように複数画面を重ね合せたとき、本
発明を適用することにより同様の効果か得られる。
を行なっているか、カラー表示器においても同様に適用
できる。すなわち、画像メモリに保存される画素データ
のビット数がM(M:整数)、表示器での表示可能なカ
ラー数が2N色(N:3 Mより小さい整数)の場合、(M−N)ビットのカラー
データは上記で説明したフレーム間引き回路、パターン
発生回路等を用いてカラーを表示濃度1表示パターンに
変換して表示器の表示カラ数を拡張することができ、上
記で説明してきたように複数画面を重ね合せたとき、本
発明を適用することにより同様の効果か得られる。
[発明の効果]
以上のように、この発明によれば、カラー画素データか
ら変換された複数のモノクロ画像信号を合成する場合、
表示優先度の高いモノクロ画面上に表示優先度の低いモ
ノクロ画面が現われることのないよう各モノクロ画面を
合成することができる。
ら変換された複数のモノクロ画像信号を合成する場合、
表示優先度の高いモノクロ画面上に表示優先度の低いモ
ノクロ画面が現われることのないよう各モノクロ画面を
合成することができる。
第1図は、この発明の一実施例を示すブロック図である
。 第2図は、第1図に示す表示合成回路10の詳細を示す
回路図である。 第3図は、この発明の他の実施例を示すブロワ4 り図である。 第4図は、第3図に示す表示合成回路20の詳細を示す
回路図である。 第5図は、従来の画像データ処理装置の一例を示すブロ
ック図である。 第6図は、従来の画像データ処理装置の他の例を示すブ
ロック図である。 第7図は、第5図に示すフレーム間引き回路7の詳細を
示す回路図である。 第8図は、第5図および第7図に示すフレーム間引き回
路7の表示動作を説明するための図である。 第9図は、第6図に示すパターン発生回路8の詳細を示
す回路図である。 第10図は、第6図および第9図に示すパターン発生回
路8の表示動作を説明するための図である。 第11図は、第5図に示す画像データ処理装置を複数組
合わせてモノクロ画面を合成するシステムを示すブロッ
ク図である。 5 第12図は、第6図に示す画像データ処理装置9を複数
組合わせてモノクロ画面を合成するシステムを示すブロ
ック図である。 図において、1はリフレッシュメモリ、2はモノクロ表
示パネル、3はアドレス発生回路、4は表示タイミング
発生回路、5は同期信号発生回路、6はビデオ回路、7
はフレーム間引き回路、10および20は表示合成回路
、B1および81′は第1の表示制御ブロック、B2お
よびB2’ は第2の表示制御ブロックを示す。
。 第2図は、第1図に示す表示合成回路10の詳細を示す
回路図である。 第3図は、この発明の他の実施例を示すブロワ4 り図である。 第4図は、第3図に示す表示合成回路20の詳細を示す
回路図である。 第5図は、従来の画像データ処理装置の一例を示すブロ
ック図である。 第6図は、従来の画像データ処理装置の他の例を示すブ
ロック図である。 第7図は、第5図に示すフレーム間引き回路7の詳細を
示す回路図である。 第8図は、第5図および第7図に示すフレーム間引き回
路7の表示動作を説明するための図である。 第9図は、第6図に示すパターン発生回路8の詳細を示
す回路図である。 第10図は、第6図および第9図に示すパターン発生回
路8の表示動作を説明するための図である。 第11図は、第5図に示す画像データ処理装置を複数組
合わせてモノクロ画面を合成するシステムを示すブロッ
ク図である。 5 第12図は、第6図に示す画像データ処理装置9を複数
組合わせてモノクロ画面を合成するシステムを示すブロ
ック図である。 図において、1はリフレッシュメモリ、2はモノクロ表
示パネル、3はアドレス発生回路、4は表示タイミング
発生回路、5は同期信号発生回路、6はビデオ回路、7
はフレーム間引き回路、10および20は表示合成回路
、B1および81′は第1の表示制御ブロック、B2お
よびB2’ は第2の表示制御ブロックを示す。
Claims (1)
- 【特許請求の範囲】 n色の表示色数を有する表示器を表示駆動するための画
像データを処理する画像データ処理装置であって、 m色のカラー画素データをn(n<m)色の画像信号に
変換するため変換手段を複数組備え、さらに 前記複数組の変換手段から出力される複数の画像信号を
優先度を付けて合成する合成手段を備える、画像データ
処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1146020A JPH0310293A (ja) | 1989-06-07 | 1989-06-07 | 画像データ処理装置 |
US07/837,688 US5450097A (en) | 1989-06-07 | 1992-02-19 | Picture data processing device with preferential selection among a plurality of source |
US08/305,621 US5619227A (en) | 1989-06-07 | 1994-09-14 | Picture data processing device with preferential selection among a plurality of sources |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1146020A JPH0310293A (ja) | 1989-06-07 | 1989-06-07 | 画像データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0310293A true JPH0310293A (ja) | 1991-01-17 |
Family
ID=15398283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1146020A Pending JPH0310293A (ja) | 1989-06-07 | 1989-06-07 | 画像データ処理装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5450097A (ja) |
JP (1) | JPH0310293A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5731799A (en) * | 1994-06-17 | 1998-03-24 | Motorola Inc. | Pixel-wise video registration system |
JP2996881B2 (ja) * | 1994-09-26 | 2000-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 画像表示方法及び回路 |
JP2000148102A (ja) * | 1998-11-10 | 2000-05-26 | Nec Shizuoka Ltd | 階調表示装置および階調表示方法 |
US6466224B1 (en) | 1999-01-19 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Image data composition and display apparatus |
WO2002095724A2 (en) * | 2001-05-23 | 2002-11-28 | Koninklijke Philips Electronics N.V. | Dithering method and dithering device |
WO2008015903A1 (fr) * | 2006-08-04 | 2008-02-07 | Konica Minolta Medical & Graphic, Inc. | procédé d'affichage d'image et dispositif d'affichage d'image |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6138985A (ja) * | 1984-03-30 | 1986-02-25 | ウオング・ラボラトリ−ズ・インコ−ポレ−テツド | カラ−イメ−ジの単色式表示方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3821730A (en) * | 1973-06-14 | 1974-06-28 | Lektromedia Ltd | Method and apparatus for displaying information on the screen of a monitor |
JPS6378197A (ja) * | 1986-09-22 | 1988-04-08 | フアナツク株式会社 | 画像表示装置 |
US4977398A (en) * | 1988-01-15 | 1990-12-11 | Chips And Technologies, Incorporated | Color to monochrome conversion |
-
1989
- 1989-06-07 JP JP1146020A patent/JPH0310293A/ja active Pending
-
1992
- 1992-02-19 US US07/837,688 patent/US5450097A/en not_active Expired - Fee Related
-
1994
- 1994-09-14 US US08/305,621 patent/US5619227A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6138985A (ja) * | 1984-03-30 | 1986-02-25 | ウオング・ラボラトリ−ズ・インコ−ポレ−テツド | カラ−イメ−ジの単色式表示方法 |
Also Published As
Publication number | Publication date |
---|---|
US5619227A (en) | 1997-04-08 |
US5450097A (en) | 1995-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100232983B1 (ko) | 해상도 변환이 가능한 디스플레이 패널 및 장치 | |
JP2804059B2 (ja) | 液晶表示装置 | |
KR950003981B1 (ko) | 플랫 디스플레이용 표시 제어 장치 | |
WO2005059886A1 (ja) | ホールド型表示装置並びにその部品 | |
US6278437B1 (en) | Liquid crystal display apparatus | |
JPH06138846A (ja) | 液晶中間調表示方式 | |
US6618032B1 (en) | Display apparatus having functions of displaying video signals as enlarged/thinned pictures | |
JP2579362B2 (ja) | 画面表示装置 | |
JPH0310293A (ja) | 画像データ処理装置 | |
JPH05297827A (ja) | 液晶表示装置 | |
JPH03185490A (ja) | 階調表示方式および液晶表示装置 | |
JPH04144382A (ja) | ディジタルγ補正回路付液晶表示装置 | |
JP2003186454A (ja) | 平面表示装置 | |
JPH07199864A (ja) | 表示装置 | |
JP2875257B2 (ja) | 液晶表示装置の制御回路および駆動方法 | |
JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
JPS6058480B2 (ja) | 映像表示装置 | |
JPH0535214A (ja) | 液晶表示装置 | |
JPH01149687A (ja) | マトリクス型表示装置 | |
JPH01218183A (ja) | 画像表示装置 | |
JP3061231B2 (ja) | 液晶駆動装置 | |
JPH03164793A (ja) | 液晶表示装置 | |
JP2674145B2 (ja) | 表示制御装置 | |
JP2001042838A (ja) | 液晶表示装置とその駆動方法 | |
JPS6125190A (ja) | 表示制御装置 |