KR950003981B1 - 플랫 디스플레이용 표시 제어 장치 - Google Patents

플랫 디스플레이용 표시 제어 장치 Download PDF

Info

Publication number
KR950003981B1
KR950003981B1 KR1019910021598A KR910021598A KR950003981B1 KR 950003981 B1 KR950003981 B1 KR 950003981B1 KR 1019910021598 A KR1019910021598 A KR 1019910021598A KR 910021598 A KR910021598 A KR 910021598A KR 950003981 B1 KR950003981 B1 KR 950003981B1
Authority
KR
South Korea
Prior art keywords
display
data
color information
output
palette
Prior art date
Application number
KR1019910021598A
Other languages
English (en)
Other versions
KR920010534A (ko
Inventor
기요까즈 니시오까
마사히로 지누시
노부오 쯔찌야
Original Assignee
가부시끼가이샤 히다찌 세이사꾸쇼
가나이 쯔도무
가부시끼가이샤 히다찌 가조 죠호 시스템
요시네 히로끼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌 세이사꾸쇼, 가나이 쯔도무, 가부시끼가이샤 히다찌 가조 죠호 시스템, 요시네 히로끼 filed Critical 가부시끼가이샤 히다찌 세이사꾸쇼
Publication of KR920010534A publication Critical patent/KR920010534A/ko
Application granted granted Critical
Publication of KR950003981B1 publication Critical patent/KR950003981B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Processing Or Creating Images (AREA)

Abstract

내용 없음.

Description

플랫 디스플레이용 표시 제어 장치
제1도는 종래 표시 제어 장치의 구성을 도시한 블럭도.
제2도는 제1도의 구성에 사용된 룩업 테이블의 블럭도.
제3도는 다른 종래 표시 제어 장치를 도시한 블럭도.
제4도는 본 발명의 실시예에 따른 플랫 디스플레이 패널용 표시 제어 장치의 블럭도.
제5도는 제4도의 구성에 사용된 병렬 룩업 테이블의 블럭도.
제6도는 본 발명의 제2실시예에 따른 변형된 병렬 룩업 테이블을 도시한 블럭도.
제7도는 본 발명의 제3실시예에 따른 표시 제어 장치의 블럭도.
제8도는 제7도의 구성에 사용된 병렬 룩업 테이블의 상세한 블럭도.
제9도는 제7도의 구성에 사용된 표시 데이타 셀렉터의 블럭도.
제10도는 표시 데이타 셀렉터의 동작을 도시한 타이밍 챠트.
제11도는 본 발명의 제4실시예에 따른 표시 데이타 셀렉터의 를럭도.
제12도는 본 발명의 제5실시예에 따른 표시 데이타 셀렉터의 블럭도.
제13도는 본 발명의 제6실시예에 따른 표시 데이타 셀렉터의 블럭도.
제14도는 본 발명의 제7실시예에 따른 표시 데이타 셀렉터의 블럭도.
제15도는 본 발명의 제8실시예에 따른 표시 제어 장치의 블럭도.
제16도는 제15도의 구성에 사용된 병렬 룩업 테이블의 상세한 블럭도.
* 도면의 주요 부분에 대한 부호의 설명
1,la:발진기, 3,3a.타이밍 신호 발생 회로, 5:표시 어드레스 발생 회로, 10;병렬/직렬 변환 회로, 12;룩업 테이블, 22:데이타 폭 변환 회로, 29,2001;MPU, 121:디고더, 171:플랫 디스플레이 패널, 2021;표시 제어 회로, 2047;표시 데이타 보간 회로.
본 발명은 액정 디스플레이 패널과 같은 플랫 디스플레이 패널을 사용한 왹스테이션과 같은 정보 처리 장치에 적합한 플랫 디스플레이용 표시 제어 장치에 관한 것이다.
현재, 웍스테이션 등에 사용되는, 정보를 정밀하게 표시하는 표시 제어기에 있어서는 일본국 공개 특허공보 (소)제54-37943호에 기재된 바와 같이, 룩업 테이블에 기인한 다색화 및 색 변경 기능의 고속화가 일반적으로 행해지고 있다. 이하, 상술된 종래 기술에 대해 제1도 및 제2도를 참조하여 설명하겠다.
제1도는 종레의 디스플레이 제어 장치를 도시한 블럭도이다. 제1도에 있어서, 참조 변호(1)은 디스플레이외 픽셀(도트)에 대응하는 각각의 클럭 펄스인 기준 클럭(도트 클럭)(2)를 발생시키는 발진기이고, 참조번호(3)은 도트 클럭(2)로부터 여러가지 타이밍 신호를 생성하는 타이밍 신호 발생 회로이다. 참조 번호(4)는 타이밍 신호 발생 회로에 의해 생성된 8도트 간격의 캐릭터 클럭이고, 참조 번호(5)는 캐릭터 클럭(4)에따라 1학면분의 표시 어드레스를 반복적으로 발생하는 표시 어드레스 발생 회로이다. 참조 번호(6)은 표시어드레스 발생 회로(5)에 의해 생성된 메모리 어드레스(표시 어드레스)이고, 참조 번호(71 및 72)는 컴퓨터MPU(도시되지 않음)에 의해 제공된 표시 정보를 격납하는 표시 메모리이며, 참조 번호(81 및 82)는 표시어드레스(6)에 따라 표시 메모리(A,B)(71 및 72)로부터 독출된 8비트 표시 데이타이다. 표시 메모리(71및 72)의 각각의 어드레스는 액정 디스플레이(LCD) 패널상의 한개의 디스플레이 도트에 할당되므로, 이들메모리로부터 독출된 8비트 표시 데이타(81 및 82)는 각 비트 단위에 1대 1로 대응한다.
참조 번호(10)은 8비트 표시 데이타를 비트 직렬 도트 데이타(표시 데이타)(111 및 112)로 변환하는 병렬/직렬 변환 회로이고, 참조 번호(12)는 다색화 표시 및 표시색 변경을 행하기 위한 것으로, 이 예에서 2비트 입력과 4비트 출력을 갖는 룩업 테이블이다.
제2도에는 룩업 테이블(12)의 구성이 도시되어 있다. 제2도에 있어서, 참조 번호(261)은 컴퓨터 MPU(도시되지 않음)에 의해 제공된 색 정보이고, 참조 번호(262)는 컴퓨터 MPU에 의해 제공된 기록 어드레스이며, 참조 번호(121)은 4종류의 출력을 생성하기 위해 기록 어드레스(262)를 디코드하는 디코더이고, 참조번호(122a 내지 122d)는 디코더(121)의 디코드된 출력인 기록 신호이며, 참조 번호(123a 내지 123d)는 각각 기록 신호(122a 내지 122d)에 의해 스토로브될 때만 표시 색 정보(261)을 보유하는 4비트 레지스터이다. 따라서, 컴퓨터(MPU)는 소정치의 기록 데이타(262)를 생기게 함으로써 레지스터(123a 대지 123d)중한 레지스터를 선택하기 때문에 색 정보(261)을 설정할 수 있다.
참조 번호(124a 내지 124d)는 레지스터(123a 내지 123d)로부터 독출된 4비트 색 정보이고, 참조 번호(125)는 도트 데이타(111 및 112)의 2비트 값에 응답하는 4개의 입력[색 정보(124a 내지 124d)중 한 입력을 선택적으로 출력하는 셀렉터이며, 참조 번호(13)은 셀렉터(125)에 의해 선택된 4비트 색 데이타이다. 따라서, 룩업 테이블(12)에 공급된 도트 데이타(111 및 112)의 값에 기초하여, 레지스터(123a 대지 123d)내에 보유된 색 정보중 한개의 색 정보가 선택되어 색 데이타(13)으로서 출력된다.
다시 제1도를 참조하면, 참조 번호(17)은 CRT 디스플레이 장치이고, 룩업 테이블(12)로부터의 색 데이타(13)을 m도트×n라인의 가시 정보로서 표시한다. 참조 번호(18 및 19)는 타이밍 발생 회로(3)에 의해 도트 클럭(2)로부터 생성된 수평 및 수직 동기 신호이다.
다음에, 상술된 바와 같이 구성된 표시 제어 장치의 동작에 대해 설명하겠다.
표시 어드레스 발생 회로(5)에 의해 제공된 표시 어드레스(6)에 의해 지정된 위치내에 격납된 표시 정보가 표시 메모리(71 및 72)로부터 독출된다. 8비트 길이의 두개의 정보는 표시 데이타(81 및 82)로서 병렬/직렬 변환 회로(10)에 공급된다. 병렬/직렬 변환 회로(10)은 8비트 표시 데이타(81 및 82)를, 도트를 표시하는 각각의 비트를 갖는 비트 직렬 데이타로 변환하고, 최종 도트 데이타(111 및 112)는 룩업 데이블(12)에 공급된다.
룩업 테이블(12)는 상술된 바와 같이 컴퓨터 MPU(도시되지 않음)에 의해 사전 설정된 4가지 세트의 색정보를 저장하고, 도트 데이타(111 및 112)의 값에 대응해서 4가지 세트중 l가지 세트의 색 정보를 색 데이타로서 CRT 디스플레이 장치(17)에 선택적으로 출력한다.
표시 어드레스 발생 회로(5)는 1화면분의 표시 어드레스를 순차적으로 발생하기 때문에, CRT 디스플레이 장치(17)은 1화면분의 표시 데이타가 색 데이타(13)으로서 공급된다. CRT 디스플레이 장치(17)은 1도트 간격으로 색 데이타(13)을 가시 정보로서 표시하고, m도트가 표시된 후에 생성된 수평 동기 신호(19)에응답하여 다음 라인상에 데이타를 표시한다. 이 동작은 n라인 동안 반복되고, 수직 동시 신호(18)에 응답하여 수순은 선두 라인으로 복귀한다.
상기 동작을 반복함으로써, 표시 메모리(71 및 72)대에 격납된 표시 정보는 CRT 디스플레이 장치(17)상에 표시된다.
일반적으로, 웍스테이션 및 퍼스널 컴퓨터와 같은 정보 처리 장치에 사용된 종래의 디스플레이 장치는 일본국 공개 특허 공보 (소)제62-161194호에 기재되어 있는 바와 같이, 표시 데이타가 스크린에 공급되는 기간(이하, "표시 기간"이라 칭함) 동안 표시 데이타 메모리(이하, "VRAM"이라 칭함)로부터 독출된 데이타를 디스플레이 장치의 형식을 갖는 데이타로 변환하는 룩업 테이블에 대해, MPU에 의해 리드 액세스가 행해진 경우에 표시 화면상에 발생된 노이즈의 감소를 고려한 표시 제어 장치를 구비한다.
최근, 웍스테이션은 CRT 디스믈레이 장치를 사용하는 데스크탑형에서, 액정 디스플레이 패널을 사용함으로써 더욱 소형화되어 공간이 줄어든 랩탑형으로 수요가 바뀌고 있다. 이러한 수요에 대응하기 위해, 종래의 표시 제어 장치에 액정 디스플레이 패널용의 인터페이스 회로를 추가시키고, 소형화를 도모하기 위해, 주변 회로를 포함하는 LSI 디바이스로서 제조하는 것이 고려된다. 그러나, 상술된 종래 기술은 LSI 제조,특히 CMOS LSI 제조시에 난점에 부딪혔다. 이러한 문제점에 대해 제3도를 참조하여 설명하겠다. 제3도는 제1도에 액정 디스플레이 패널과 같은 플랫 디스플레이 패널용의 인터페이스 회로가 추가된 표시 제어장치의 블럭도이다. 제1도와 동일한 부분을 동일한 부호를 사용하고 동일한 구성 및 동작은 설명을 생략하겠다.
제3도에 있어서, 참조 번호(15)는 룩업 테이블(12)로부터 독출된 색 데이타(13)을, 도트 클럭(2)에 따라 플랫 디스플레이 폐널용의 소정수 비트의 데이타로 변환하는 직렬/병렬 변환 회로이고, 참조 번호(161 대지164)는 직렬/병렬 변환 회로(15)에 의해 제공된 색 데이타, 즉 이 예에서는 4도트분의 4개의 4비트 색 데이타이다.
참조 번호(171)은 m도트×n라인의 표시 영역을 갖는 플랫 디스플레이 패널이고, 참조 번호(20)은 표시기간을 표시하는 표시 인에이블 신호이며, 참조 번호(21)은 데이타 시프토 신호이다. 플랫 디스플레이 패널(17l)은 데이타 시프트 신호(21)에 응답하여 색 데이타(161 내지 164)를 순차적으로 래치하고, 1라인분의색 데이타 m도트를 래치한 후에 매 라인마다 1클럭 주기로 생성되는 수평 동기 신호(19)에 응답하여 데이타를 가시 정보로서 표시하기 위해 동작한다. 이 동작은 n라인동안 반복되므로써 1프레임분의 표시를 행한 플랫 디스플레이 패널(171)의 해상도가 1280도트×1024라인이고 프레임 주파수가 70Hz이면, 도트 클럭 2의 주파수 fDCLK는 다음과 같다.
fDcLK 1280×1024×70≒92MHZ
따라서, 타이밍 신호 발생 회로(3), 병렬/직렬 변환 회로(10), 룩업 테이블(12) 밋 직렬/병렬 변환 회로(15)는 100MHz 정도의 속도로 동작시킬 필요가 있는데, 이것은 일반적인 CMOS 게이트 어레이 등에 기인된 회로의 고집적화에는 너무나 빠른 속도이기 때문에 타이밍 설계가 곤란(또는, 불가능)하고 전력 소비가 증대된다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 첫번째 목적은 CMOS 게이트어레이 등에 따라 고집적회로 설계될 때, 높은 동작 주파수에 의한 타이밍 및 전력 소비 문제가 발생하지않는 표시 제어 방법 및 장치를 제공하기 위한 것이다.
본 발명의 다른 목적은 표시 기간동안 MPU에 의해 행해지는 리드 액세스로 인해 표시 출력중에 정확한 표시 데이타와 다른 데이타를 혼합함으로써 발생된 화면상의 노이즈를 감소시키는 표시 데이타 제어 방법및 장치를 제공하기 위한 것이다.
상기 제1의 목적은 복수 세트의 색 정보를 동시에 룩업 테이블로부터 독출하는 수단을 설치하고 표시 제어기내의 회로 시스템을 병렬 동작시킴으로써 달성된다.
상기 제2의 목적은 k비트 병렬 동작(k≥2)의 회로 구성의 경우에, 표시 기간동안 MPU에 의한 n(n≤k)번째 룩업 테이블로의 리드 액세스가 (n+1)번째 또는 (n-1)번째 룩업 테이블로부터의 표시 데이타 출력에 의해 수행되도록 룩업 테이블을 동작시킴으로써 달성된다. 선택적으로, 이것은 n번째 룩업 테이블의표시 데이타용으로 (n+1)번째와 (n-1)번째의 룩업 테이블의 표시 데이타의 평균치를 출력함으로써 달성된다. 또한, 이것은 1,2,·,(n-1),(n+1),(k-1), k번째 룩업 테이블의 표시 데이타의 보간에 의해 n번째 룩업 테이블의 표시 데이타를 구하여 출력시킴으로써 달성된다.
표시용 색 정보에 대한 룩업 테이블의 병렬 독출 동작은 표시 제어기내의 직렬 동작을 제거하므로 낮은도트 클럭 주파수를 허용하고, 고집적화를 달성함으로써 타이밍 및 전력 소비 문제를 처리할 수 있다.
k비트(k≥2) 병렬 동작의 회로 구성에 있어서, 표시 기간동안 MPU에 의한 n번째 룩업 테이블로의 리드액세스가 검출되면, (n+1)번째 또는 (n-1)번째 룩업 테이블의 표시 데이타가 n번째 룩업 테이블의 표시데이타로서 출력되므로, n번째, (n+1)번째, (n-1)번째 룩업 테이블의 표시 데이타가 동일해지고, 화면상의 노이즈가 감소될 수 있다.
또한, n번째 룩업 테이블의 표시 데이타로서 (≥+1)번째와 (n-1)번째의 룩업 테이블의 표시 데이타의 평균치를 출력함으로써, (n-1)번째 및 n번째 디스플레이 데이타와 n번째 및 (n+1)번째 디스플레이 데이타 사이의 개조 또는 색의 변화량이 동일해지고, 화면상의 노이즈가 감소될 수 있다.
또한,1,2,··,(n-1),(n+1),(k-1),k번째 룩업 테이블의 표시 데이타의 보간에 의해 n번째 룩업 테이블의 표시 데이다를 구하여 출력함으로써, n번째 룩업 테이블의 고유한 표시 데이타와 근사한 표시 데이타가 표시되고, 화면상의 노이즈가 감소될 수 있다,
이하, 본 발명의 실시예에 대해 도면을 참조하여 설명하겠다.
제4도는 본 발명의 실시예에 의한 플랫 디스플레이용 표시 제어 장치를 도시한 블럭도이다. 제4도에 있어서, 참조 번호(la)는 각각의 펄스가 x(x는 1보다 큰 정수) 도트 단위로 발생되는 기준 마스터 클럭(2a)를 발생하는 발진기이고, 참조 부호(3a)는 마스터 클럭(2a)로부터 여러가지 타이밍 신호를 발생하는 타이밍 신호 발생 회로이다. 참조 번호(22)는 데이타 폭 변환 회로이고, 참조 번호(231 및 232)는 x 도트 폭의표시 블럭 데이다이며, 참조 번호(24)는 병렬 룩업 테이블이다. 참조 번호(251 내지 254)는 색 데이타이고, 참조 번호(27)은 색 데이타(251 내지 254)를 플랫 디스플레이 패널(171)로 출력하는 디스플레이 인터페이스이다.
참조 번호(29)는 전체 시스템(30)을 제어하는 MPU이고, 참조 번호(30)은 신호 버스이며, MPU(29)는어드레스, 데이타 및 제어 신호를 버스(30)을 통해 회로 블럭과 거래한다. 참조 번호(31)은 표시 메모리[71및 72)에 공급된 어드레스 및 데이타이고, 표시 데이타는 예를 들어, 수직 블랭킹 기간마다 MPU(29)에 의해 표시 메모리에 순차적으로 격납된다. 제1도 및 제3도와 동일한 부분에는 동일한 부호를 사용하고, 동일한 구성 및 동작은 설명을 생략하겠다. 또한, 설명을 간략하게 하기 위해, 도트 x의 수는 4로 고정된다.
데이타 폭 변환 회로(22)는 표시 메모리(71 밋 72)로부터 독출된 8비트 표시 데이타(81 및 82)를, 마스터클럭(2a)에 응답하여 플랫 디스플레이 패널(171)의 입력 데이타 형식에 대응하는 4도트 단위의 4비트 데이타로 변환하고, 최종 블럭 데이타(231 및 232)를 병렬 룩업 테이블(24)에 출력한다. 병렬 룩업 테이블(24)는 사전 설정된 4가지 종류의 4비트 색 데이타(251 내지 254)중 하나를 선택적으로 출력하기 위해, 각각 21및 20 비트값을 갖는 4비트의 블럭 데이타(231 및 232)의 4가지 조합중 소정의 조합에 응답한다.
제5도는 병렬 룩업 테이블(24)의 구성을 도시한 도면으로서, 제4도를 참조하여 설명하겠다. 제5도에있어서, 참조 번호(261)은 MPU(29)에 의해 제공된 색 정보이고, 참조 번호(262)는 MPU(29)에 의해 제공된 어드레스 및 제어 신호이며, 참조 번호(121)은 4종류의 디코드된 출력을 생성하기 위해 어드레스 및 제어 신호(262)를 디코드하는 디코더이고, 참조 부호(122a 내지 122d)는 디코더(121)에 의해 생성된 기록 신호이며, 참조 번호(123a 내지 123d)는 각각의 기록 신호(122a 내지 122d)에 의해 기억될 때만 색 정보(261)을 각각 래치하는 4비트 레지스터이다. 따라서, MPU(29)는 레지스터(123a 내지 123d)중 한 레지스터에 선택적으로 4비트 데이타의 16색중 색 정보(261)을 설정하기 위해 어드레스 및 제어 신호(262)에 소정의 값을 제공한다.
참조 번호(124a 내지 124d)는 레지스터(123a 내지 123d)로부터 독출된 4비트 색 정보이다. 참조 번호(321)은 블럭 데이타(231 및 232)의 최상위 비트(비트 3)으로 구성된 2비트 선택 신호이고, 이와 마찬가지로 참조 번호(322,323 및 324)는 각각 블럭 데이타의 비트 2, 비트 1, 비트 0으로 구성된 2비트 선택 신호이다. 참조 번호(125)는 2비트 선택 신호(321)에 응답하여 4개의 입력(124a 내지 124d)중 한개의 입력을선택적으로 출력하는 셀렉터이고, 이와 마찬가지로 참조 번호(126,127 및 128)은 각각의 선택 신호(322,323및 324)에 응답하여 4개의 입력중 한 입력을 출력하는 셀렉터이다. 색 정보(124a 내지 124d)는 4개의 선택기(125 내지 128)에 병렬로 공급되고, 이들중 한개는 블럭 데이타(231 및 232)의 비트(3-0)의 특정 비트조합에 응답하여, 예를 들면 색 정보(124a)는 "0", 색 정보(124b)는 "1", 색 정보(124c)는 "10", 색 정보(124d)는 "l1로서 색 정보를 색 데이타(251 내지 254)중 한 색 데이타로서 출력한다.
따라서, 병렬로 설정된 선택기(125 내지 128)은 선택 신호(321 내지 324)의 상이한 2비트 값에 응답하여색 데이타(251 내지 254)로서 상이한 색 정보를 출력한다. 블럭 데이타(231 및 232)의 비트 3 내지 비트 0이 41번째 도트, (41+1)번째 도트,(41+2)번째 도트 및 (41+3)번째 도트(여기에서 1은 양수)의 표시 데이타이면, 색 데이타(251)은 41번째 도트의 색 데이타이고, 색 데이타(252)는 (41+1)번째 도트의 색 데이타이며, 색 데이타(253)은 (41+2)번째 도트의 색 데이타이고, 색 데이타(254)는 (41+3)번째 도트의 색 데이타이다. 이와 같은 회로 구성은 연속하는 4도트분의 색 데이타를 동시에 독립적으로 독출할 수 있다.
제4도를 참조하면, 디스플레이 인더페이스(27)은 병렬 룩업 테이블(24)로부터 독출된 색 데이타(251 내지 254)를 데이타 신호(21)과 동기화해서, 최종 색 데이타(161 내지 164)를 플랫 디스플레이 패널(171)에출력한다. 플랫 디스플레이 패널(171)은 41번째, 도트, (41+1)번째 도트,(41+2)번째 도트 및 (41+3)번째 도트(여기에서 1은 양수)의 표시 데이타로서 색 데이타(161 내지 164)를 수신하여, 각각의 데이타의 4비트에 의해 실행된 16종류의 색 정보에 기인한 데이타를 표시한다.
본 실시예에 따라서, 표시 제어기의 내부 처리는 4비트 병렬로 행해지고, 기준 클럭 주파수는 1/4로 저감될 수 있다. 또한, 본 실시예는 4비트 병렬 동작의 경우에 대한 것이지만 명련 룩업 테이블(24)내에 x(x는1보다 콘 정수)세토의 셀렉터를 설정하고, 발진기(la)가 x도트 단위의 기준 클럭 펄스를 발생시키며, 데이타 폭 변환 회로(22)가 표시 데이타(81 및 82)를 x도트 단위의 x비트 폭으로 변환하도록 함으로써, x비트병렬 동작이 가능해지고 기준 클럭 주파수도 1/x로 저감될 수 있다.
또한, 플랫 디스플레이 패널(171)의 입력 데이타 폭과 병렬 처리 도트 x의 수를 일치하도록 설계함으로써, 직렬/병렬 변환 회로가 제거될 수 있다.
또한, 본 실시예에서는 병렬 룩업 테이블(24)가 레지스터와 셀렉터로 형성되었지만, 본 발명은 이러한 구성에 한정되는 것이 아니고 MPU에 의해 설정된 색 정보의 복수 세트를 동시에 독출하는 다른 하드웨어 구성(예를 들면, 메모리)이 사용될 수도 있다.
제6도는 제5도에 도시된 병렬 룩업 테이블(24)의 변형예인 본 발명의 제2실시예를 도시한 도면이다. 제6도의 병렬 룩업 테이블(24)는 MPU(29)에 의해 행해진 리드 액세스용의 셀렉터(129)를 독립적으로 설정한 것이다. 병렬 룩업 테이블(24)의 기본적인 동작은 제5도의 것과 동일하다. 디코더(121)은 어드레스및 제어 신호(262)를 디코드하고, 기록 신호(122a 내지 122d)를 각각의 레지스터(123a 내지 123d)에 출력하며, 독출 선택 신호(325)를 셀렉터(129)에 출력한다.
셀렉터(129)는 다른 4개의 셀렉터(125 내지 128)의 선택 신호(321 내지 324)에 상당하는 선택 신호(325)의 값에 응답하여 색 정보(124a 내지 124d)중 한 정보를 선택적으로 출력한다. MPU(29)는 어드레스 및제어 신호(262)에 소정의 값을 설정함으로써 레지스터(l23a 내지 123d)중 한 레지스터를 선택하여 색 정보(261)을 독출 또는 기록한다. 본 발명의 제2실시예에 따라서, 기준 클럭 주파수는 병렬 동작으로 저감될수 있고, MPU 리드 액세스로 인한 표시 노이즈의 발생도 억제될 수 있다.
다음에, 본 발명의 제3실시예에 대해 상세하게 설명하겠다. 본 발명의 출원인은 룩업 테이블에 대해 리드 액세스를 행한 경우, 표시 화면상의 노이즈를 감소시키기 위한 구성을 상술된 일본국 공개 특허 공보(소)저l62-161194호에 제시했다. 본 발명의 다음 실시예는 x비트 병렬 회로 구성에서 MPU 리드 액세스에의해 발생된 화면상의 노이즈를 감소시키기 위해 고안한 것이다.
제7도는 제4도와 기본적인 구성을 공유하는 본 발명의 제3실시예를 도시한 블럭도이다. 참조 번호(2001)은 MPU이고, 참조번호(2003)은 신호 버스이며, 참조 번호(2008)은 앞의 실시예에서 표시 어드레스발생 회로(5)에 대응하는 어드레스 발생 회로이다. VRAM(2010)은 표시 메모리(A,B)(71및 72)에 대응하고, 표시 제어 회로(202l)은 데이타 폭 변환 회로(22) 및 타이밍 신호 발생 회로(3a)등에 대응한다. 팔레트(2140 내지 2143)은 앞의 실시예의 병렬 룩임 테이블(24)를 형성한다. LCD 인터폐이스(2031)은 표시 인터페이스(29)에 대응하고, LCD 패널(2033)은 플랫 디스플레이 패널(171)에 대응한다. 본 실시예의 특징은 팔레트(2140 내지 2143)과 LCD 인터페이스(2031) 사이에 팔레트 출력 데이타를 전환하기 위한 표시 데이타 셀렉터(2034)를 설치하는 것이다.
제8도는 팔레트(2140 내지 2143)으로 형성된 병렬 룩업 테이블의 구성을 도시한 도면이다. 각각의 팔레트는 한 쌍의 기록 포트와 독출 포트 및 동일 용량의 메모리(2240 내지 2243)을 갖는다. 참조 번호(20051)은 어드레스 신호이고, 참조 번호(20052)는 기록 색 정보이며, 참조 번호(20053)은 독출 색 정보이고, 참조번호(1006)은 기록 신호이며, 참조 번호(1042)는 AND 게이트(1039)의 출력에 의해 메모리(2243)의 리드액세스(2125)를 전환하기 위한 셀렉터이다. MPU(2001)이 병렬 룩임 테이블(24)에 대해 기록 액세스를 행한 경우, 기록 신호(1006) 및 칩 선택 신호(2007)은 활성되고, 메모리 기록 신호(1007)은 AND 게이트(1040)에 의해 활성화되며, 동일한 색 정보가 병렬 룩업 테이블(24)내의 메모리(2240 내지 2243)의 동일한 어드레스에 기록된다. MPU(2001)이 병렬 룩업 테이블(24)에 대해 리드 액세스를 행한 경우, 독출 신호(2006) 및 칩 선택 신호(2007)은 활성되고, 셀렉터(1042)는 전환하고, MPU는 리드 어드레스(2125)용 어드레스(20051) 을 출력 하고, 색 정보[20053(20029) ]는 독출된다.
제9도는 제7도의 표시 데이타 셀렉터(2034)의 구체적인 구성을 도시한 도면이다. 참조 번호(2039)는MPU에 의해 팔레트에 출력된 독출 신호(2006) 및 칩 선택 신호(2007)을 검출하기 위한 AND 게이트이고, 참조 번호(2042)는 AND 게이트(2039)의 출력에 의해 팔레트 출력 데이타를 전환하기 위한 셀렉터이다.
제10b도는 제9도에 도시된 표시 데이타 셀렉터의 동작을 도시한 타이밍 챠트이다.
제7도에서, MPU(2001)에 의해 VRAM(2010)내에 기억되어 있는 표시 데이타(2011)을 LCD 패널(2033)상에 표시하는 경우, 표시 데이타는 VRAM(2010)으로부터 독출되고, 표시 제어 회로(2010)에 의해 블링킨및 마스킹 처리를 행한 후, 팔레트(2140 내기 2143)에 입력된 다음, 입력된 표시 데이타(2022 내지 2025)에 대응한 데이타(2026 내지 2029)가 팔레트로부터 출력된다
이하, 표시 기간동안 팔레트(2143)에 대해 MPU(2001)에 의해 행해전 리드 액세스의 동작에 대해 제9도및 제10도를 참조하여 설명하겠다. 독출 신호(2006) 및 칩 선택 신호(2007)이 활성되면, AND 게이트(1039)는 출력 데이타(2028)을 표시 데이타(2038)에 출력하기 위해 셀렉터(2042)상에서 동작한다. 제10a도에 도시된 통상의 독출 동작과는 상이하게, 제10b도에 도시된 동작은 A점에서 팔레트 액세스가 시작되고"표시 6" 및 "표시 10"은 MPU(제10a도)의 독출 색 정보(20053)이 통상 배치되는 장소에 배치된다. MPU(2001)에 의해 액세스된 팔레트로부터의 표시 데이타를 다른 팔레트에 의해 제공된 표시 데이타와 대체함으로써, 표시 데이타가 MPU의 리드 액세스에 의한 데이타에 의해 붕괴되는 것이 방지된다. 이러한 방식으로, 액세스된 팔레트의 다음 팔레트 표시 데이타는 액세스된 팔레트용 표시 데이타로서 출력되고, 화면상의노이즈 발생이 감소될 수 있다.
본 실시예에 있어서, 데이타가 MPU 리드 액세스의 데이타로서 팔레트(2143)으로부터 독출되는 구성이므로, 표시 데이타(2038)은 팔레트 출력 데이타(2028 및 2029)를 전환함으로써 제공되지만, 본 발명은 이러한 구성에 제한되지 않는다. 예를 들어, MPU 리드 액세스에 응답하여 독출된 팔레트가 팔레트(2142)인 회로구성에 있어서, 팔레트 출력 데이타(2027 및 2028, 또는 2029 및 2028)은 셀렉터에 입력된다. MPU 리드액세스동안 전환함으로써 출력된 팔레트 출력 데이타는 독출될 전,후 팔레트중의 어느 한 팔레트 출력 데이타이다.
본 발명의 제4실시예는 제7도에 도시된 제3실시예의 표시 제어기에 있어서, 제11도에 도시된 바와 같이 표시 데이타 셀렉터(2034)를 구성함으로써 실현된다. 제10c도는 제11도의 표시 데이타 셀렉터에 의한 표시 동작을 도시한 타이밍 챠트이다.
제11도에 있어서, 참조 번호(2039)는 MPU에 의해 팔레토에 출력된 독출 신호 및 칩 선택 신호를 검출하기 의한 AND 게이트이고, 참조 번호(2043)은 MPU 리드 액세스의 전,후 팔레트의 출력 데이타(2029 및2027)을 합하는 가산기이고, 참조 번호(2045)는 가산된 데이타(2044)를 절반으로 나누는 회로이며, 참조 번호(2042)는 AND 게이트(2039)에 의해 출력될 팔레트 출력 데이타를 전환하는 셀렉터이다.·제2실시예에 있어서, MPU는 팔레트 출력 데이타(2028)을 출력하는 팔레트(2142)로부터 팔레트 데이타를 독출하기 위해리드 액세스를 행하는 것으로 추정된다.
MPU가 표시 기간동안 팔레트(2142)에 리드 액세스를 행한 경우의 표시 동작에 대해 제11도 및 제10c도를 참조하여 설명하겠다. 독출 신호(2006) 및 칩 선택 신호(2007)이 활성되면, AND 게이트(2039)는 팔레트(2142)의 전,후 팔레트(2141 밋 2143)의 팔레트 출력 데이타(2027 및 2029)를 가산하여 절반으로 나눔으로써, 즉 이들 팔레트 출력 데이타의 평균치를 취함으로써 표시 데이타를 출력하도록 셀렉터(2042)를 전환한다. 제10c도의 예에 있어서, 팔레트 액세스는 A점에서 시작하고, "표시 7"과 "표시 5"의 평균치 "표시6'", 및 "표시 11과 "표시 9"의 평균치 "표시 10'"는 독출 정보(20053)이 통상 배치되는 장소에 배치된다. 제2실시예에 있어서, 독출 팔레트에 인접한 팔레트의 표시 데이타는 MPU 리드 액세스 표시 데이타 그대로 출력되지만, 제3실시예에서는 인접하는 팔레트의 표시 데이타의 평균치가 출력되므로, 인접하는 표시데이타 사이의 제조의 변화량이 동일해지고 화면상의 노이즈 발생도 감소될 수 있다. 제11도에 도시된 예에있어서, 데이타가 리드 액세스시에 팔레트(2142)로부터 독출된 구성이므로, 표시 데이타(2037)은 팔레트 출력 데이타(2028)과 팔레트 출력 데이타(2027 및 2029)의 평균치 사이를 전환함으로써 제공되고, MPU 리드액세스에 의해 독출된 팔레트 및 셀렉터에 기입될 팔레트 출력 데이타는 이 실시예에 한정되지 않는다. 대신에, 회로 구성은 MPU 리드 액세스동안 전환함으로써 출력된 팔레트 출력 데이타가 독출 팔레트의 전,후팔레트의 출력 데이타의 평균치가 되도록 구성될 수 있다. 그러나, 본 실시예의 회로 구성은 단색 표시 데이타에만 유효하고, 칼라 표시 데이타는 처리할 수 없다.
본 발명의 제5실시예는 제4실시예의 표시 제어기에 있어서, 제12도에 도시된 바와 같이 표시 데이타 셀렉터(2034)를 구성함으로써 실현된다. 제10c도의 타이밍 챠트는 제12도의 표시 데이타 셀렉터에 의한 표시동작을 도시한다.
제5실시예가 제4실시예와 다른점은 제4실시예가 단색 표시 데이타용 회로 구성인데 비해 제5실시예의 표시 데이타 선택기(2034)는 칼라 표시 데이타용 회로 구성이라는 점이다. 칼라 표시 데이타는 제12도에 도시된 바와 같이 적색(R), 녹색(G) 및 청색(B)를 포함하는 3가지 색 성분으로 구성된다. 이 때문에, 팔레트는 RGB 성분을 출력하도록 설계되고, 평균 회로는 독립적으로 R, G 및 B성분을 처리하기 위해 제공된다 표시 기간동안 팔레트(2142)에 대해 리드 액세스를 행한 경우, R, G 및 B 성분마다 구해진 독출 팔레트(2142)의 전,후 팔레트(2141 및 2143)의 팔레트 출력 데이타(2027 및 2029)의 평균치가 표시 데이타(2027)에 출력된다.
제4실시예에 따라서, 인접한 팔레트의 표시 데이타의 평균치가 R, G 및 B 성분마다 구해지고, MPU리드 액세스시에 팔레트의 출력 표시 데이타에 출력되므로, 화면상의 노이즈가 감소될 수 있다. 제12도의예에 있어서, 데이타가 MPU 리드 액세스시에 팔레트(2142)로부터 독출된 구성이므로, 표시 데이타(2037)은 팔레트 출력 데이타(2028)과 팔레트 출력 데이타(2027 및 2029)의 평균치 사이를 전환함으로써 출력되지만, MPU 리드 액세스시에 독출된 팔레트와 셀렉터에 입력된 팔레트 출력 데이타는 본 실시예의 방법에 한정되지 않는다. 대신에, 회로 구성은 MPU 리드 액세스 동안 전환함으로써 출력된 팔레트 출력 데이타가 독출 잘레트의 전,후 팔레트의 출력 데이타의 평균치를 취하도록 구성될 수 있다.
본 발명의 제6실시예는 제5실시예의 표시 제어기에 있어서, 제13도에 도시된 바와 같이 표시 데이타 셀렉터(34)를 구성함으로써 실현된다. 또한, 제10c도의 타이밍 챠트는 제13도의 표시 데이타 셀렉터에 의한표시 동작을 도시한다.
제13도에 있어서, 참조 번호(2039)는 팔레트에 대해 액세스를 검출하기 위한 AND 게이트이고, 참조 번호(2047)은 팔레트 출력 데이타(2029,2027 밋 2026)의 값을 보간함으로써 팔레트 출력 데이타(2028)의 값을구하는 회로이며, 참조 번호(2042)는 AND 게이트(2029)의 출력에 의해 출력될 팔레트 출력 데이타를 전환하는 셀렉터이다. 이러한 회로 구성에 있어서, MPU가 표시 기간동안 팔레트(2142)에 대해 리드 액세스를행한 경우, 팔레트에 대해 리드 액세스를 검출한 AND 게이트(2039)는 독출되지 않은 모든 팔레트의 출력데이타(2029,2027 밋 2026)을 보간함으로써 생성된 데이타(2048)이 표시 데이타(2037)에 출력되도록 셀렉터(2042)상에서 동작한다. 제10c도의 예에 있어서, 팔레트 액세스는 A점에서 시작하고, "표시 4", "표시 5"및 "표시 7"의 보간으로 인한 "표시 6'", 및 "표시 8", "표시 9" 밋 "표시 11"의 보간으로 인한 "표시 10"는 MPU의 독출 정보(20053)이 통상 배치되는 장소에 배치된다. 이러한 방식으로, MPU 리드 액세스의 팔레트용 출력 표시 데이타는 고유 출력 표시 데이타에 가까운 데이타가 출력되도록 인접한 팔레트의 표시 데이타를 보간함으로써 구해진 데이타와 대체되므로, 화면상의 노이즈가 감소될 수 있다. 제11도의 예에 있어서, 데이타가 MPU 리드 액세스시에 팔레트(2142)로부터 독출된 구성이므로, 출력 데이타(2037)은 팔레트출력 데이타(2028)과 보간된 데이타(2048) 사이를 전환함으로써 출력되지만, MPU 리드 액세스시에 독출된팔레트 및 셀렉터에 입력될 팔레트 출력 데이타는 본 실시예의 방식에 한정되지 않는다. 그러나, 본 실시예의 회로 구성은 단색 표시 데이타에만 유효하고, 칼라 표시 데이타는 처리할 수 없다
본 발명의 제7실시예는 제6실시예의 표시 제어 장치에 있어서, 제14도에 도시된 바와 같이 표시 데이타셀렉터(34)를 구성함으로써 실현된다. 또한, 제10c도의 타이밍 챠트는 제14도의 표시 데이타 셀렉터에 의한표시 동작을 도시한다.
제7실시예가 제6실시예와 상이한 점은 제6실시예가 단색 표시 데이타용 회로 구성인데 비해 제7실시예의 표시 데이타 셀렉터(2034)는 잘라 표시 데이타용 회로 구성이라는 점이다. 칼라 표시 데이타는 제14도에 도시된 바와 같이 적색(R), 녹색(G) 및 청색(B)를 포항하는 3가지 색 성분으로 구성된다. 이러한 이유때문에, 표시 데이타 보간 회로(2047)은 독립적으로 R, G 및 B를 처리하기 위해 제공된다. 표시 기간동안 팔레트에 대한 리드 액세스의 경우, MPU에 의해 독출되지 않은 팔레트의 출력 데이타(2029,2027 밋 2026)의 R, G 및 B 성분을 보간함으로써 생성된 데이타(2481,2482 및 2483)은 표시 데이타(2037)에 출력된다. 제7실시예에 따라, 인접한 팔레트의 표시 데이타의 보간으로 인한 데이타는 R, G 및 B 성분마다 구해지고, 고유 출력 표시 데이타에 가까운 데이타가 출력되도록 MPU 리드 액세스시에 팔레트의 출력 표시 데이다에 출력되므로, 화면상의 노이즈가 감소될 수 있다. 제14도의 예에 있어서, 데이타가 MPU 리드 액세스시에 팔레트(2142)로부더 독출된 구성이므로, 표시 데이타는 팔레트 출력 데이타(2028)과 보간된 데이타(2481,2482 및 2483) 사이를 전환함으로써 출력되지만, MPU 리드 액세스시에 독출된 팔레트 및 MPU에 입력된 팔레트 출력 데이타는 본 실시예의 방식에 한정되지 않는다. 대신에, 회로 구성은 MPU 리드 액세스동안 전환함으로써 출력된 팔레트 출력 데이타가 독출 팔레트와 인접한 다른 팔레트의 R, G 및 B 성분으로 보간함으로써 구해진 데이타가 되도록 구성될 수 있다.
제15도 및 제16도는 본 발명의 제8실시예를 도시한 도면이다. 본 실시예의 특징은 병렬 룩업 테이블(24)에 있어서 MPU(2001)로부터 본 실시예의 특징은 병렬 룩업 테이블(24)에 있어서 MPU(2001)로부터 액세스시에 제공된 팔레트(2144)의 설치이다. 제16도에 상세하게 도시된 병렬 룩업 테이블(24)의 구성에 있어서, MPU 액세스 전용 팔레트(2144)는 표시 색 정보를 플랫 디스플레이 패널로 프로세스하는 4개의 팔레트에 독립적으로 제공되므로, MPU(2001)에 의해 행해진 리드 액세스는 표시 색 정보에 영향을 미치지 않는다. 따라서, 제8도에 도시된 바와 같이 리드 액세스가 행해진 팔레트에 제공된 AND 게이트(1039 및1042)는 더 이상 필요하지 않다. 더욱이, 팔레트 룩업 테이블(24)의 출력은 플랫 디스플레이 패널(2203) 본래대로 출력될 수 있으므로, 제7도에 도시된 표시 데이타 셀렉터(2034)는 필요없다.
상술된 실시예가 4비트 병렬 회로 구성의 경우에 사용되었지만, 본 발명은 6비트 병렬 및 8비트 병렬 동작과 같은 2비트 이상의 다른 병렬 회로 구성에 동등하게 응용할 수 있다.
상술된 본 살명의 실시예에 따라서, 표시 회로는 도트 클럭 주파수의 1/2(2비트 병렬 동작시), 도트 클럭주과수의 1/4(4비트 병렬 동작시), 또는 도트 클럭 주파수의 1/x(x비트 병렬 동작시)로 저감된 기준 클럭주파수를 가지므로,100MHZ 정도로 높은 도트 클럭이 필요한 정밀한 표시 제어기가 LSI 디바이스로서 용이하게 제조될 수 있다.
k비트(k≥2) 병렬 구성의 표시 회로에 있어서, MPU가 표시 기간동안 룩업 테이블에 대해 리드 액세스를 행한 경우, MPU 리드 액세스시에 n번째(≤k) 룩업 테이블용의 표시 데이타는 (n+1)번째 또는 (n-1)번째 룩업 테이블의 표시 데이타와 대체되므로, 화면상의 노이즈가 감소될 수 있다.
선택적으로, n번째 룩업 테이블의 표시 데이타는 (n+1)번째 또는 (n-1)번째 표시 데이타의 평균치와 대체되므로,(n-1)번째와 n번째 표시 데이타 사이 및 n번째와 (n+1)번째 표시 데이타 사이의 계조 또는 색의 변화량이 동일해지고, 화면상의 노이즈가 감소될 수 있다.
선택적으로,1,2,‥·,(n-1),(n+1),…,k번째 룩업 테이블의 보간을 통해 n번째 룩업 테이블용 표시 데이타를 출력함으로써, 고유하게 표시될 n번째 룩임 테이블의 표시 데이타에 근사한 표시 데이타가 표시되고,화면상의 노이즈가 감소될 수 있다.

Claims (12)

  1. 순차적으로 표시 어드레스를 발생하는 표시 어드레스 발생 회로, 표시 데이타를 기억하고 상기 표시어드레스 발생 회로에 의해 제공된 표시 어드레스에 응답하여 표시 데이타를 독출하는 표시 메모리, 상기표시 메모리로부터 독출된 표시 데이타를 디스플레이 장치에 출력될 데이타 형식으로 변환하는 룩업 테이블및 상기 룩업 테이블에 의해 제공된 표시 데이타를 표시하는 플랫 디스플레이를 갖고 있는 플랫 디스플레이용 표시 제어 장치에 있어서, 상기 룩업 테이블이 색 정보를 기억하는 n개(n은 1보다 큰 정수)의 기억 수단, 및 상기 n개의 기억 수단으로부터 독출된 n개의 색 정보를 독립적으로 수신하여, n개의 색 정보중 각각 1개를 선택하여 동시에 m개의 색 정보를 출력하는 m개의 선택 수단을 포함하는 병렬 룩업 테이블로 구성되는 것을 특징으로 하는 표시 제어 장치.
  2. 제1항에 있어서, 상기 병렬 룩임 테이블의 m개의 선택 수단이 상기 표시 메모리로부터 독출된 표시데이타중 m개의 선택 신호에 응답하여 각각 독립적으로 1개의 색 정보를 선택하는 것을 특징으로 하는 표시 제어 장치.
  3. 제1항에 있어서, 상기 병렬 룩업 테이블의 상기 선택 수단의 상기 수 m이 21(1은 0보다 큰 정수)과 동일한 것을 특징으로 하는 표시 제어 장치.
  4. 제1항에 있어서, 상기 병렬 룩업 테이블이 상기 m개의 선택 수단과 독립하여, 상기 n개의 기억 수단으로부터 독출된 n개의 색 정보를 수신하고, 플랫 디스플레이의 표시 제어 장치의 시스템 제어를 실행하는 프로세서에 의해 행해진 리드 액세스에 응답하여 선택적으로 임의의 기억 수단으로부터 독출된 색 정보를 출력하는 선택 수단을 포함하는 것을 특징으로 하는 표시 제어 장치.
  5. 제1항에 있어서, 상기 병렬 룩업 테이블의 m개의 색 정보가 상기 플랫 디스플레이의 입력 데이타폭과 동일한 데이타 폭을 갖는 것을 특징으로 하는 표시 제어 장치.
  6. 제1항에 있어서, 상기 병렬 룩업 테이블이 병렬로 배열되고, 각각 색 정보를 기억하고 상기 표시 메모리로부터 표시 데이타를 독립적으로 수신함으로써 1개의 색 데이타를 선택하도록 적용하며, 동시에 k개의 색 정보를 출력하는 k개의 팔레트를 포함하고, 상기 표시 제어 장치가 상기 k개의 팔레트의 출력 데이타를 수신하여, 리드 액세스가 행해진 팔레트 대신에 다른 팔레트의 출력을 상기 플랫 디스플레이에 출력하는 데이타 셀렉터를 포함하는 것을 특징으로 하는 표시 제어 장치.
  7. 제6항에 있어서, 상기 데이타 셀렉터가 리드 액세스가 행해진 n번째(n≤k) 팔레트의 표시 데이타용으로서, 상기 n번째 팔레트에 인접하는 (n+1)번째 또는 (n-1)번째 팔레트의 출력 데이타를 출력하는 것을 특징으로 하는 표시 제어 장치.
  8. 제6항에 있어서, 상기 데이타 셀렉터가 리드 액세스가 행해진 n번째(n≤k) 팔레트의 표시 데이타용으로서, 인접한 (n+1)번째 팔레트와 (n-1)번째 팔레트의 표시 데이타를 평균한 데이타, 인접한 (n+1)번째 팔레트와 (n+2)번째 팔레트의 표시 데이타를 평균한 데이타, 인접한 (n-1)번째 팔레트와 (n-2)번째 팔레트의 표시 데이타를 평균한 데이타중 어느 하나를 출력하는 것을 특징으로 하는 표시 제어 장치.
  9. 제8항에 있어서, 상기 색 정보가 R, G 및 B 신호에 대해 독립적으로 처리되고, 리드 액세스가 행해진 팔레트용 평균 처리가 R, G 및 B 신호에 대해 독립적으로 실행되는 것을 특징으로 하는 표시 제어장치.
  10. 제6항에 있어서, 상기 데이타 셀렉터가 리드 액세스가 행해진 n번째(n≤k) 표시 데이타용으로서, n번째 팔레트를 제의한 모든 팔레트의 출력 데이타의 보간에 의해 생성된 데이타를 출력하는 것을 특징으로하는 표시 제어 장치.
  11. 제10항에 있어서, 상기 색 정보가 R, G 및 B 신호에 대해 독립적으로 처리되고, 리드 액세스가 행해진 팔레트용 평균 처리가 R, G 및 B 신호에 대해 독립적으로 실행되는 것을 특징으로 하는 표시 제어장치.
  12. 제1항에 있어서, 상기 병렬 룩업 테이블이 병렬로 배열되고, 각각 색 정보를 기억하는 상기 표시 메모리로부터 표시 데이타를 독립적으로 수신함으로써 1개의 색 데이타를 선택하도록 적용하며, 동시에 k개의 색 정보를 출력하는 k개의 팔레트, 및 플랫 디스플레이의 표시 제어 장치의 시스템 제어를 실행하는 프로세서에 의해 행해진 리드 액세스에 응답하여 기억된 색 정보를 상기 프로세서에 출력하는 독립적인 팔레트를 포함하는 것을 특징으로 하는 표시 제어 장치.
KR1019910021598A 1990-11-30 1991-11-28 플랫 디스플레이용 표시 제어 장치 KR950003981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-328891 1990-11-30
JP2328891A JP2908009B2 (ja) 1990-11-30 1990-11-30 表示制御方法

Publications (2)

Publication Number Publication Date
KR920010534A KR920010534A (ko) 1992-06-26
KR950003981B1 true KR950003981B1 (ko) 1995-04-21

Family

ID=18215251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021598A KR950003981B1 (ko) 1990-11-30 1991-11-28 플랫 디스플레이용 표시 제어 장치

Country Status (4)

Country Link
US (3) US5329292A (ko)
JP (1) JP2908009B2 (ko)
KR (1) KR950003981B1 (ko)
DE (1) DE4139704A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2908009B2 (ja) * 1990-11-30 1999-06-21 株式会社日立製作所 表示制御方法
US5852444A (en) * 1992-12-07 1998-12-22 Intel Corporation Application of video to graphics weighting factor to video image YUV to RGB color code conversion
US5877754A (en) * 1993-06-16 1999-03-02 Intel Corporation Process, apparatus, and system for color conversion of image signals
US5374957A (en) * 1993-11-24 1994-12-20 Xerox Corporation Decompression method and apparatus for split level image buffer
US5821919A (en) * 1994-04-29 1998-10-13 Intel Corporation Apparatus for table-driven conversion of pixels from YVU to RGB format
US6147671A (en) * 1994-09-13 2000-11-14 Intel Corporation Temporally dissolved dithering
US5732205A (en) * 1994-12-30 1998-03-24 Intel Corporation Color conversion using 4.5 bit palette
US5900861A (en) * 1995-09-28 1999-05-04 Intel Corporation Table-driven color conversion using interleaved indices
US5673065A (en) * 1995-12-29 1997-09-30 Intel Corporation Color reduction and conversion using an ordinal lookup table
US5659655A (en) * 1996-04-29 1997-08-19 Mcdonnell Douglas Corporation Optical ribbon cable fanout boxes
US6020868A (en) * 1997-01-09 2000-02-01 Rainbow Displays, Inc. Color-matching data architectures for tiled, flat-panel displays
KR19990038642A (ko) * 1997-11-06 1999-06-05 구자홍 피디피 구동장치
TW468269B (en) * 1999-01-28 2001-12-11 Semiconductor Energy Lab Serial-to-parallel conversion circuit, and semiconductor display device employing the same
US6115092A (en) * 1999-09-15 2000-09-05 Rainbow Displays, Inc. Compensation for edge effects and cell gap variation in tiled flat-panel, liquid crystal displays
JP2002218345A (ja) * 2001-01-16 2002-08-02 Mitsubishi Electric Corp 画面表示装置
GB0125173D0 (en) * 2001-10-19 2001-12-12 Koninkl Philips Electronics Nv Display driver and driving method
US8363067B1 (en) 2009-02-05 2013-01-29 Matrox Graphics, Inc. Processing multiple regions of an image in a graphics display system
US20110063314A1 (en) * 2009-09-15 2011-03-17 Wen-Pin Chiu Display controller system
US9390661B2 (en) 2009-09-15 2016-07-12 E Ink California, Llc Display controller system
US20180114477A1 (en) * 2016-09-25 2018-04-26 Fusao Ishii Sequence and timing control of writing and rewriting pixel memories with substantially lower data rate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1012301B (zh) * 1984-10-16 1991-04-03 三洋电机株式会社 显示装置
GB2193069B (en) * 1986-07-17 1990-08-29 Toshiba Kk Image frame composing circuit utilizing color look-up table
US4901062A (en) * 1986-10-14 1990-02-13 International Business Machines Raster scan digital display system
JPH0713787B2 (ja) * 1987-05-22 1995-02-15 日本電気株式会社 デイスプレイ制御用回路
JPH0657046B2 (ja) * 1987-06-05 1994-07-27 キヤノン株式会社 デジタルカラ−信号処理回路
JPS6410777A (en) * 1987-07-02 1989-01-13 Minolta Camera Kk Image input device
JPS6451888A (en) * 1987-08-24 1989-02-28 Sharp Kk Picture processor
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
US5038300A (en) * 1988-06-29 1991-08-06 Digital Equipment Corporation Extendable-size color look-up table for computer graphics systems
JP2908009B2 (ja) * 1990-11-30 1999-06-21 株式会社日立製作所 表示制御方法

Also Published As

Publication number Publication date
JPH04204496A (ja) 1992-07-24
US5329292A (en) 1994-07-12
DE4139704A1 (de) 1992-06-11
US5652605A (en) 1997-07-29
US5539431A (en) 1996-07-23
JP2908009B2 (ja) 1999-06-21
KR920010534A (ko) 1992-06-26

Similar Documents

Publication Publication Date Title
KR950003981B1 (ko) 플랫 디스플레이용 표시 제어 장치
US4823120A (en) Enhanced video graphics controller
KR910005367B1 (ko) Crt/플라즈마 디스플레이 장치용 디스플레이 콘트롤러
US6115020A (en) Liquid crystal display device and display method of the same
US6340970B1 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US20070035503A1 (en) Display driver control circuit and electronic equipment with display device
KR20040070325A (ko) 표시구동 제어장치 및 표시장치를 구비한 전자기기
US5602565A (en) Method and apparatus for displaying video image
KR20020003274A (ko) 표시 장치, 화상 제어 반도체 장치, 및 표시 장치의 구동방법
KR20040070324A (ko) 표시구동 제어장치 및 표시장치를 구비한 전자기기
JP2804059B2 (ja) 液晶表示装置
US4695967A (en) High speed memory access circuit of CRT display unit
EP0387550A1 (en) Display control device
US20030011549A1 (en) Liquid crystal driving devices
US5880741A (en) Method and apparatus for transferring video data using mask data
US4679027A (en) Video display control unit
JPH05297827A (ja) 液晶表示装置
US5339160A (en) Character display device for synchronizing operation of video ram to operation of CPU
JPH09269757A (ja) 液晶表示装置および液晶表示装置の表示方法
US5559532A (en) Method and apparatus for parallel pixel hardware cursor
JPH11133931A (ja) 液晶階調表示回路
WO1985002704A1 (en) Video display system with increased horizontal resolution
JPH0310293A (ja) 画像データ処理装置
JPS6398693A (ja) デイジタル表示システム
JP2574871B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee