KR19990038642A - 피디피 구동장치 - Google Patents

Abstract

본 발명은 신호 보간(Interpolation) 방식을 이용하여 대형 PDP(Plasma Display Panel)를 구동하도록 한 PDP 구동장치에 관한 것이다.

종래에는 PDP가 대형화되어 갈수록 처리하여야 할 이미지 데이터의 수가 증가되어 구동 회로의 속도와 데이터 버스 폭 및 메모리의 용량 등이 증가되어 하드웨어적인 부담이 증가되는 문제점이 있었다.

이것을 해결하기 위해, 본 발명은 PDP(101)의 픽셀 수보다 적은 수의 RGB 데이터만이 샘플링되어 입력되면 모자라는 데이터를 신호 보간 기법을 이용하여 생성하는 데이터 발생부(102)와, 상기 데이터 발생부(102)에 의하여 입력되는 RGB 데이터를 정렬하는 데이터 배열부(103)와, 상기 데이터 배열부(103)에 의하여 정렬된 데이터를 저장하는 프레임/필드 메모리(104)와, 상기 PDP(101)의 구동할 행을 선택하는 로우 드라이버(105)와, 상기 로우 드라이버(105)에서 선택한 행의 줄 데이터를 상기 프레임/필드 메모리(104)에서 받아들여서 고 전압으로 변환한 후 상기 PDP(101)에 인가하는 칼럼 드라이버(106)로 구성된다.

Description

피디피 구동장치

본 발명은 평면 표시 장치(flat panel display)에 관한 것으로, 특히 신호 보간(Interpolation) 방식을 이용하여 대형 PDP(Plasma Display Panel)를 구동하도록 한 PDP 구동장치에 관한 것이다.

주지와 같이 플라즈마 표시 장치(PDP)는 화소를 구성하는 셀의 수직 및 수평 전극 사이에 인가되는 전압 조절을 통하여 방전을 얻으며, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화 시켜서 조절한다.

그리고, 전체화면은 각각의 셀의 수직 및 수평 전극에 디지털 영상 신호를 입력시키기 위한 라이트(Write) 펄스, 주사를 위한 스캔(Scan) 펄스, 방전을 유지시켜 주기 위한 서스테인(Sustain) 펄스, 및 방전된 셀의 방전을 중지시키기 위한 소거(Erase) 펄스를 인가하여 매트릭스(Matrix) 형으로 구동 시켜서 얻는다.

또한, 영상 표시를 위해 필요한 단계적인 계조(Grey Level)는 전체 영상을 표시하기 위해 필요한 주어진 시간(NTSC TV 신호의 경우 1/30초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다.

이때, 화면의 휘도는 각각의 셀을 최대로 구동 시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간 내에서 셀의 방전 시간을 최대한 길게 유지시킬 수 있도록 구동 회로가 설계되어야 한다.

명암의 차이인 콘트라스트(Contrast)는 조명등 배경의 밝기와 휘도에 의해 결정이 되며, 콘트라스트 증가를 위해서는 배경을 어둡게 하여야 할뿐만 아니라 휘도 또한 증가시킬 필요가 있다. 고밀도 텔리비젼(HDTV)을 위한 평면 표시 장치의 경우 256 계조가 필요하고 해상도는 1280 x 1024 이상이 되어야 하며 200 룩스(lux) 조명 하에서의 콘트라스트는 100:1 이상이 필요하다.

따라서, 256 계조의 영상 표시를 위해서 필요한 영상 디지털 신호는 RGB 각각 8 비트 신호가 필요하고, 요구 휘도 및 콘트라스트를 얻기 위해서는 셀의 방전 시간을 최대한 길게 유지시켜 주어야 한다.

계조 구현을 위한 방법으로는 라인 스캐닝(Line Scanning) 방식과 부화면(Subfield) 방식 등이 있다.

이중 AC PDP에서 현재 가장 주목을 받고 있는 부화면 주사 방식은 8 비트 디지털 영상 신호를 MSB 부터 LSB 까지 같은 웨이트(Weight)의 비트 끼리 모은 후, MSB는 시간 T 동안, 하위 비트들은 MSB에 가까운 비트 순으로 각각 T/2, T/4, ... , T/128 동안 주사 시켜서 부 화면을 구성하고, 각각의 부 화면으로부터 방출되는 빛에 대한 눈의 적분 효과를 이용하여 256 계조를 구현시킨다.

그러나, PDP는 매트릭스 방식으로 구동되어야 하므로 주어진 수직 전극에 대하여 한번에 1개 이상의 수평 전극에 라이트 펄스를 인가하지 못하는 제약점이 있고, 이로 인해 수평 전극들은 서로 다른 시간에 구동이 되어야 한다.

따라서, 각 부 화면을 구성하기 위해서는 모든 수평 전극들을 주사하는 시간이 필요하고, 각각의 셀은 평균 부 화면에 할당된 시간에서 주사 시간만큼 감소된 시간 동안 만 방전을 유지시킬 수 있다.

주사에 필요한 시간은 수평 전극의 수가 증가할수록 증가하며, 이 시간 동안은 방전을 유지시킬 수 없기 때문에 PDP의 휘도 및 콘트라스트 저하를 발생시키는 요인이 되어 주사에 필요한 시간은 가능한 줄여 줄 필요가 있다.

또한, 부화면 구성시 상위 비트와 하위 비트들 사이에 방전 시간의 차이가 크고 순차적으로 부 화면을 구성시키기 때문에 방전 시간의 차이로 인한 깜박거림(Flicker) 현상이 많이 발생된다.

그리고, 깜박거림 현상을 줄여주기 위해서는 방전 시간이 긴 상위 비트 부 화면과 방전 시간이 짧은 하위 비트 부 화면을 적절한 순서로 구성시켜 줄 필요가 있다.

도 1 은 일반적인 3 전극 면 방전 AC PDP 셀 구조를 나타낸 것으로서, 격벽(Spacer)(10)은 제 1 절연판(First Insulating Substrate)(1)과 제 2 절연판(Second Insulating Substrate)(2)을 평행하게 유지시키고 셀 사이를 격리시켜 주며, 행 전극들(3)은 스캔 전극과 공통 전극 두개로 구성되어 있으며 절연층(1)위에서 서로간에 평행하게 배치되어 있다.

그리고, 데이터 전극들(4)은 절연층(2) 아래에 서로간에 평행하게 배치되어 행 전극들(3)과 매트릭스를 형성하고 있고, 절연층(5)(6)은 각각 행 전극(3)과 열 전극(4)을 덮어 주어 전극을 보호하고 있으며, 전극이 절연막으로 덮여 있으므로 전극 사이에 직류 전압을 인가하여 방전을 시킬 경우 방전은 곧 소멸되어 버린다. 이러한 전극 구조를 지니는 AC PDP의 경우 방전을 유지시켜 주기 위해서는 극성이 계속적으로 반전되는 AC 전압을 전극 사이에 인가 시켜야 한다.

또한, 보호막(7)은 절연막(5)위에 덮여 있고, 이 보호막은 절연막을 보호하여 수명을 연장시켜 줄뿐만 아니라 이차 전자의 방출 효율을 높여 주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여 주기 위하여 주로 MgO 박막을 사용하여 제작된다.

아울러, 형광층(9)은 절연층(6)위에 도포 되어 있고, 방전에 의해 발생된 자외선에 의해 여기 되어 적색, 녹색, 청색(RGB) 가시광선을 발생시키며, 방전 영역(8)은 방전이 진행되는 셀의 공간이고, 자외선 방출 효율을 높여 주기 위해 주로 Ar 과 Xe 혼합 가스로 충진 시킨다.

도 2 는 3 전극 면 방전 AC PDP의 전극 배치도를 나타낸 것으로서, 행 전극들과 열 전극들이 서로 직각으로 교차하는 지점에서 각각의 셀(11)이 구성되고, 행 전극들은 화면의 주사를 위해 주로 사용되는 S1 ~ Sm 스캔 전극 그룹과 방전을 유지시켜 주기 위해 주로 사용되는 C1 ~ Cm 공통 전극 그룹으로 이루어져 있으며, 열 전극들은 데이터 입력에 주로 사용된다.

그리고, 실링 영역(Sealing Region)(12)은 PDP 전체의 진공 유지를 위하여 사용되고, 절연체 격벽을 절연층(1)(2) 사이에 삽입하고 접착제를 이용하여 PDP 모서리 부분을 밀봉한다.

도 3 은 AC PDP를 구동하기 위한 대표적인 구동 파형을 나타낸 것으로서, C1 ~ Cm 공통 전극들에는 셀의 방전을 유지시키기 위한 서스테인 펄스를 인가하고, S1 ~ Sm 스캔 전극들에는 공통 전극들의 펄스들과 형태은 같지만 위치가 다른 서스테인 펄스를 인가한다.

그리고, 스캔 전극들 각각에는 화면의 주사를 위해 사용되는 스캔 펄스와 방전된 셀의 방전을 중지시켜 주기 위한 소거 펄스들이 추가로 입력되어 셀의 켜짐과 꺼짐을 제어한다.

또한, D1 ~ Dn 데이터 전극들에는 스캔 전극에 입력되어지는 스캔 펄스와 동기화가 된 데이터 펄스들을 입력시켜서 라이트 펄스를 얻는다.

만약, 셀(S1, D1)이 방전되어야 할 경우에 양(Positive)인 데이터 펄스가 D1에 입력되고 스캔 펄스가 데이터 펄스와 동기화가 되어 S1에 입력되어 지면 S1 전극과 D1 전극 사이의 전압이 방전을 일으키기 위해 필요한 임계 전압 이상이 되어 방전이 발생된다.

이 상태는 방전에 의해 절연막에 대전된 하전 입자에 의해 발생된 전계와 S1과 C1의 서스테인 펄스에 의해 발생된 전계에 의해 다음 소거 펄스가 인가될 때까지 유지되며, 스캔 펄스보다 진폭이 낮은 소거 펄스가 인가되면 하전 입자에 의한 전계와 소거 펄스에 의한 전계의 합이 방전을 지속적으로 유지시켜 주기에는 불충분한 작은 방전이 발생되어 다음 서스테인 펄스가 인가될 때 방전은 소멸되어 진다.

이러한 각 전극들의 역할을 정리하면 스캔 전극들은 서스테인과 화면 주사 역할을 하는 반면 공통 전극들은 서스테인 기능만 수행하고, 데이터 전극들은 화면 구성을 위한 데이터 입력을 담당한다.

한편, 해상도 1280 x 1024, RGB 서브픽셀, 256 계조( 8 bits ), 60Hz의 프레임 주파수를 가지는 AC PDP를 구동할 경우, 초당 1.75 Gbits( 1024 x 1280 x 3 x 8 x 60 ), 프레임당(1.67ms당) 30 Mbits( 1024 x 1280 x 3 x 8 ), 그리고 행 전극당(16.276㎲당) 30 Kbits(1280 x 3 x 8 )의 데이터량을 처리해야 한다.

그리고, RGB 각 8 bits씩, 총 24bits가 입력이 되므로 VSYNC와 HSYNC를 고려하지 않았을 때 입력 주파수는 78.643 MHz가 되고, VSYNC와 HSYNC를 고려했을 때는 100 MHz이상의 입력 주파수를 갖게 된다.

그러나, PDP가 대형화되어 갈수록 처리하여야 할 이미지 데이터의 수가 증가되어 구동 회로의 속도와 데이터 버스 폭 및 메모리의 용량 등이 증가되어 하드웨어적인 부담이 증가되는 문제점이 있었다.

따라서 본 발명은 상기한 문제점을 해결하기 위하여 제안한 것으로서, 신호 보간(Interpolation) 방식을 이용 즉, PDP의 픽셀 수 보다 적은 수의 데이터를 샘플링하여 처리한 뒤 전체 회로의 적정한 영역에서 모자라는 데이터를 보간 기법을 이용하여 생성하도록 한 PDP 구동장치를 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 기술적 수단은, PDP의 픽셀(Pixel) 수보다 적은 수의 데이터만이 샘플링되어 입력되면 모자라는 데이터를 신호 보간 기법을 이용하여 생성하는 데이터 발생부를 포함하여 이루어짐을 특징으로 한다.

도 1 은 일반적인 3 전극 면 방전 AC PDP 셀의 구조도.

도 2 는 도 1 에 도시된 3 전극 면 방전 AC PDP의 전극 배치도.

도 3 은 도 2 에 도시된 3 전극 면 방전 AC PDP의 전극 배치를 이용한 구동 파형도.

도 4 는 본 발명에 의한 PDP 구동장치의 블록 구성도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

101 : PDP(Plasma Display Panel) 102 : 데이터 발생부

103 : 데이터 배열부 104 : 프레임/필드 메모리

105 : 로우 드라이버 106 : 칼럼 드라이버

107 : 컨트롤러

이하, 본 발명을 첨부한 도면에 의거하여 설명하면 다음과 같다.

도 4 는 본 발명에 의한 PDP 구동장치의 블록 구성도를 나타낸 것으로서, PDP(101)의 픽셀 수보다 적은 수의 RGB 데이터만이 샘플링되어 입력되면 모자라는 데이터를 신호 보간 기법을 이용하여 생성하는 데이터 발생부(102)와, 상기 데이터 발생부(102)에 의하여 입력되는 RGB 데이터를 정렬하는 데이터 배열부(103)와, 상기 데이터 배열부(103)에 의하여 정렬된 데이터를 저장하는 프레임/필드 메모리(Frame/Field Memory)(104)와, 상기 PDP(101)의 구동할 행을 선택하는 로우 드라이버(Row Driver)(105)와, 상기 로우 드라이버(105)에서 선택한 행의 줄 데이터를 상기 프레임/필드 메모리(104)에서 받아들여서 고 전압으로 변환한 후 상기 PDP(101)에 인가하는 칼럼 드라이버(Column Driver)(106)로 구성되어져 있다.

도면중 미설명 부호 107은 상기 PDP(101)의 각 전극에 입력되는 고압 펄스를 위한 타이밍 신호를 만들어 내며, 상기 칼럼 드라이버(106)와 로우 드라이버(105)를 제어하는 컨트롤러이다.

이와 같이 구성된 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.

먼저, 신호 송신측에서는 수신측 PDP(101)의 픽셀 수보다 적은 수의 RGB 데이터만을 샘플링하여 송신하게 된다.

즉, 픽셀 수가 M×N 인 PDP에서 요구되는 샘플링 레이트(Sampling Rate)는 M×N×f_frame로 정의되는데, 예를 들어 1600×1200,30Hz의 PDP의 경우 샘플링 레이트는 1600×1200×30 = 57.6MHz이지만 실제 영상신호의 대역폭은 5MHz 이하이므로 10 내지 15MHz의 낮은 주파수로 샘플링하여 PDP(101)에서 요구되는 것보다 적은 양의 데이터를 처리하게 된다.

다음으로, 데이터 발생부(102)는 입력되는 RGB 데이터에서 신호 보간 기법을 이용하여 모자라는 데이터를 생성하게 된다.

그러면, 데이터 배열부(103)는 컨트롤러(107)의 제어에 따라 RGB 데이터를 정렬하게 되고, 정렬된 데이터는 프레임/필드 메모리(104)에 저장되게 된다.

그리고, 로우 드라이버(105)는 컨트롤러(107)의 제어에 따라 PDP(101)의 구동할 행을 선택하게 된다.

한편, 칼럼 드라이버(106)는 로우 드라이버(105)에서 선택한 행의 줄 데이터를 컨트롤러(107)의 제어에 따라 프레임/필드 메모리(104)에서 받아들여서 고 전압으로 변환한 후 PDP(101)에 인가하여 PDP(101)를 구동하게 된다.

이상에서 설명한 바와 같이 본 발명은 신호 보간 방식을 이용하여 PDP를 구동함으로써, PDP가 대형화되어 갈수록 증가되는 하드웨어적인 부담을 감소시키는 효과가 있다.

Claims (1)

1. PDP의 픽셀 수보다 적은 수의 데이터만이 샘플링되어 입력되면 모자라는 데이터를 신호 보간 기법을 이용하여 생성하는 데이터 발생부와,

   상기 데이터 발생부에 의하여 입력되는 데이터를 정렬하는 데이터 배열부와,

   상기 데이터 배열부에 의하여 정렬된 데이터를 저장하는 프레임/필드 메모리와,

   상기 PDP의 구동할 행을 선택하는 로우 드라이버와,

   상기 로우 드라이버에서 선택한 행의 줄 데이터를 상기 프레임/필드 메모리에서 받아들여서 고 전압으로 변환한 후 상기 PDP에 인가하는 칼럼 드라이버를 포함하여 구성된 것을 특징으로 하는 PDP 구동장치.