KR100898668B1 - 디스플레이 디바이스를 제어하기 위한 방법 및 장치 - Google Patents

디스플레이 디바이스를 제어하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100898668B1
KR100898668B1 KR1020037006955A KR20037006955A KR100898668B1 KR 100898668 B1 KR100898668 B1 KR 100898668B1 KR 1020037006955 A KR1020037006955 A KR 1020037006955A KR 20037006955 A KR20037006955 A KR 20037006955A KR 100898668 B1 KR100898668 B1 KR 100898668B1
Authority
KR
South Korea
Prior art keywords
subfield
subfields
period
group
activated
Prior art date
Application number
KR1020037006955A
Other languages
English (en)
Other versions
KR20030063391A (ko
Inventor
카를로스 코레아
세바스티엔 바이트브루흐
디디에르 도이앙
조나단 께르베끄
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20030063391A publication Critical patent/KR20030063391A/ko
Application granted granted Critical
Publication of KR100898668B1 publication Critical patent/KR100898668B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2937—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge being addressed only once per frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/204—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames being organized in consecutive sub-frame groups
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/30—Picture reproducers using solid-state colour display devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 광 출력이 전체 프레임 주기에 걸쳐 작은 펄스에 의해 제어되며 작은 펄스의 양에 의해 광 출력의 브라이트니스가 결정되는, 플라즈마 디스플레이 패널과 같은 디스플레이 디바이스에서 대 영역 플리커 효과의 감소를 취급한다. 본 발명은, 디스플레이 구동을 위해 두 개의 비활성화된 서브 필드 사이의 서브 필드는 전혀 활성화되지 않으며 또는 두 개의 활성화된 서브 필드 사이의 서브 필드는 결코 비활성화되지 않는 특성을 가지는 서브 필드 코드 워드만이 취해지는, 증분적 서브 필드 코딩이라고 부르는 특정 서브 필드 코딩 프로세스 동안 대 영역 플리커 감소를 위해 서브 필드 그룹화의 알려져 있는 원리를 적용하는 것을 제안한다. 이러한 특정 서브필드 코딩을 위해 모든 홀수 서브 필드는 제 1 그룹(G1)으로 서로 그룹화되며 그리고 모든 짝수 서브필드는 제 2 그룹(G2)으로 서로 그룹화되는 간단한 방식으로 서브 필드를 그룹화하는 것이 제안된다. 이 그룹들에 어느 정도의 휘도 차가 존재한다는 사실에도 불구하고, 이 서브 필드 그룹화에 의해 요구되는 디더링 기술에 상보적인 동작으로 인해 매우 효과적인 대 영역 플리커의 감소를 얻을 수 있다는 것이 증명되었다.

Description

디스플레이 디바이스를 제어하기 위한 방법 및 장치 {METHOD AND APPARATUS FOR CONTROLLING A DISPLAY DEVICE}
본 발명은 플라즈마 디스플레이 패널(PDP)과 같은 매트릭스 디스플레이, 디지털 마이크로 미러 어레이를 갖는 디스플레이 디바이스, (DMD) 및 광 방출의 듀티 사이클 변조(펄스 폭 변조)의 원리에 기초하는 모든 종류의 디스플레이와 같은 디스플레이 디바이스를 제어하기 위한 방법 및 장치에 관한 것이다.
보다 구체적으로 본 발명은 밀접하게는 화상 품질을 개선시키기 위한 일종의 비디오 프로세싱에 관한 것이며 특히 대 영역 플리커(large area flicker) 효과 감소를 위해 디스플레이 드라이버의 제어를 개선시키는 것에 관한 것이다.
요즈음 플라즈마 디스플레이 기술에 의해 어떠한 시야각의 제약도 없는 제한된 깊이를 갖는 대 사이즈의 평면 컬러 패널을 얻는 것이 가능하다. 이 디스플레이의 사이즈는 지금까지 가능했던 전통적인 CRT 화상관보다 훨씬 더 클 수도 있다.
플라즈마 디스플레이 패널은, "온" 또는 "오프" 만 있을 수 있는 방전 셀의 매트릭스 어레이를 사용한다. 또한 광 방출의 아날로그 제어에 의해 그레이 레벨이이 표현되는 CRT 또는 LCD 와는 달리, PDP 는 프레임당 광 펄스(서스테인 펄스)의 수를 변조함으로써 그레이 레벨을 제어한다. 사람의 눈은 눈의 응답 시간(eye time response)에 해당하는 기간에 걸쳐 이 시간 변조를 통합하게 된다.
비디오 진폭에 의해 주어진 주파수에서 발생하는 광 펄스의 수를 결정하기 때문에, 진폭이 크다는 것은 눈 필스가 더 많은 것을 의미하며 그리하여 "온(on)" 시간이 더 길다는 것을 의미한다. 이 때문에, 이런 종류의 변조는 PWM, 즉 펄스 폭 변조(pulse width modulation)이라고 부른다. 이런 PWM에 대한 개념을 수립하기 위하여, 각 프레임은 "서브 필드(sub-field)"라고 부르는 서브 기간(sub-period)들로 분해된다. 작은 광 펄스를 생성하기 위해, 플라즈마라고 부르는 가스로 채워진 셀 내에 전기 방전이 일어나게 되며, 그리고 발생된 UV 방사선은 컬러 형광체 (coloured phosphor)를 여기시키고, 이 컬러 형광체는 빛을 방출시킨다.
어느 셀이 점광(lighted)되어야 하는지를 선택하기 위하여, "어드레스 동작(addressing)"이라고 부르는 제 1 선택 동작이 점광될 셀 내에 전하를 생성한다. 각 플라즈마 셀은, 오랫 시간 동안 전하를 유지하는, 커패시터로 생각할 수 있다. 이후, 점광 기간 동안 인가된 "서스테인 동작(sustaining)"이라고 부르는 일반적인 동작은 셀 내의 전하를 가속시키며, 다른 전하를 생성하며 그리고 셀 내의 전하 중 일부를 여기시킨다. 제 1 선택 동작 동안 어드레스 지정된 셀 내에서만, 이러한 전하의 여기가 일어나고 이 여기된 전하가 중성 상태로 되돌아갈 때 UV 방사선이 생성된다. UV 방사선은 광 방출을 위해 형광체를 여기시킨다. 셀의 방전은 매우 짧은 기간에 이루어지며 셀 내의 일부 전하는 그대로 남아 있다. 그 다음 서스테인 펄스에 따라, 이 전하는 UV 방사선의 생성을 위해 다시 사용되며 그 다음 광 펄스가 생성된다. 각 특정 서브 필드의 전체 서스테인 기간 동안, 셀은 작은 펄스 로 점광된다. 마지막에, 소거 동작은 모든 전하를 제거시키며 새로운 사이클을 준비하게 한다.
정적인 화상에서, 이 시간 변조는 디스플레이된 비디오 규격(video norm)의 프레임 주파수와 같은 기저 주파수(base frequency)로 반복된다. CRT 기술에 알려져 있는 바와 같이, 50Hz의 기저 주파수에 의한 모든 광 방출은 대 영역 플리커(large area flicker)를 유발하며, 이 대 영역 플리커는 100Hz CRT TV 수신기에서 필드 반복으로 제거될 수 있다. 광 방출의 듀티 사이클(duty cycle)이 매우 짧은 CRT와는 반대로, PDP에서의 광 방출의 듀티 사이클은 중간 그레이(middle gray)에 대해 약 50%이다. 또한 플라즈마 디스플레이 패널은 50Hz 또는 60Hz 순차 주사 모드(progressive scan mode)로 동작되며, 즉 풀 프레임(full frame)이 20ms 래스터(raster)로 디스플레이 된다. 이들 둘 모두는 스펙트럼에서 50Hz 또는 60Hz 주파수 성분의 진폭을 감소시켜 그리하여 대 영역 플리커 결함을 감소시키지만 PDP의 더 큰 사이즈로 인해, 시야각이 더 크게 되므로, 감소된 대 영역 플리커라 하더라도 화상 품질 면에서 만족스럽지 못하게 된다(objectionable). 그리고 또한 이것은 60Hz 비디오 규격에도 그대로 적용된다. PDP의 사이즈와 브라이트니스를 증가시키는 현재의 경향으로 인해 미래에는 이 문제가 또한 더 악화될 것이다.
본 출원인의 이전의 유럽 특허 출원은 이 문제를 처리한다. EP 문헌 EP 0 982 708 A1을 참조한다. 이 특허 출원에서, 특정 타입의 서브 필드 코딩과 두 개의 연속하는 그룹에 있는 프레임 기간에서 서브 필드를 그룹화하는 것에 의해, 두 개의 서브 필드 그룹에 걸쳐 활성인 서브 필드 기간의 분포를 균일하게 하는 것이 제 안된다. 이 해법에 따라, 실제로 프레임 반복 속도의 배가(doubling)가 달성된다. 50Hz 또는 60Hz 주파수 성분은 거의 줄어들며 이미지 품질은 개선된다. 두 그룹에서 최상위 서브 필드 웨이트(most significant sub-field weight)가 동일한 서브 필드의 구성을 사용함으로 인해 두 개의 서브 필드 그룹에 걸친 광 펄스의 대칭적인 분포가 비교적 용이하게 달성되었다. 각각 광펄스의 수인 휘도 값의 작은 차이만 허용되어야 했다. 그러나 그러한 작은 차이는 상당히 큰 대 영역 플리커를 유발하지 않았다.
한편, "증분적 서브 필드 코딩(incremental sub-field coding)"이라고 부르는 서브 필드 코딩의 새로운 타입이 개발되었다. 이 타입의 서브 필드 코딩에서는, 그레이 스케일 포트레이얼 렌디션(gray scale portrayal rendition)에 사용되는 단 몇 개의 기본 서브 필드 코드 워드만이 존재한다. 이것은, 8 비트 비디오 데이터의 경우에, 있을 수 있는 비디오 레벨에 대해 256개의 서로다른 서브 필드 코드 워드가 존재하는 것이 아니라 오히려 몇 개의 구별된 비디오 레벨에 대해 단지 수 개의 특성 서브 필드 코드 워드만이 존재하며 나머지 비디오 레벨은 몇몇 최적화된 디더링 또는 에러 분산 기술(dithering or error diffusion technique)에 의해 렌더링된다는 것을 의미한다. 증분 코드의 특성은, 각 경우에 두 개의 연속하는 활성화된 서브 필드 사이에는 비활성화된 하나의 서브 필드도 결코 존재하지 않는다는 것이며, 그리고 두 개의 연속하는 비활성화된 서브 필드 사이에는 활성화된 하나의 서브 필드도 결코 존재하지 않는다는 것이다. 이 특성으로 인해, 증분 코드는, 유사한 비디오 레벨에 대해 서브 필드 코드 워드가 여러 개의 비트 위치에서 벗어나지 않는다는 사실로 인해 의사 윤곽 효과(false contour effect)가 더 이상 문제 되지 않는다는 잇점을 제공한다. 이러한 서브 필드 코드 워드의 구조는, 단 하나의 서브 필드 엔트리(entry)라는 점을 제외하고는, 거의 동일하다. 감마 예비 정정된(gamma pre- corrected) 입력 비디오 신호를 보상하기 위하여, 서브 필드 웨이트가 특정 동작에 따라 나오는 것, 특히 감마 함수에 따라 나오는 것이 이 증분 코드에는 유리하다. 이것은, 프레임 기간 동안 서브 필드 구성에서 서브 필드의 서브 필드 웨이트가 단계별(step-by-step)로 증가하는 것을 의미한다. 그 결과, 서브 필드 구성에서 동일한 서브 필드 웨이트를 가지는 서브 필드는 존재하지 않는다. 증분 코딩 방법은 예를 들어 유럽 특허 출원 EP-A-0 952 569에 개시되어 있다.
이러한 증분 코드에 따라, 대 영역 플리커 감소를 위해 두 그룹에 걸쳐 활성화된 서브 필드 기간을 대칭적으로 분포시키는 것과 서브 필드를 그룹화하는 전술한 개념을 적용하는 것은 그렇게 용이하지가 않다.
본 발명의 목적은 PDP에서 서브 필드 코딩에 증분 코드가 사용되는 경우에, 대 영역 플리커 감소 원리를 개선시키는, 방법 및 장치를 개시하는 것이다. 본 목적은 독립 청구항 1 및 11에서 청구된 해법으로 달성된다. 청구항 1에 청구된 해법에 따르면, 증분적인 코딩 원리를 사용하는 경우에 대해 향상된 대 영역 플리커 감소는 홀수 서브 필드가 하나의 그룹으로 그룹화되며 그리고 짝수 서브 필드가 다른 그룹으로 그룹화되는 두 개의 연속하는 그룹에서 서브 필드의 특정 그룹화에 의하여 달성된다. 이러한 서브 필드의 그룹화는, 디더링으로 인해 그 다음 서브 필드 코드 워드가 온 스위칭되는 경우에, 어쨌든 이전에 더 적은 서브 필드 웨이트 합(sum)을 갖는 추가적인 서브 필드 웨이트가 이 그룹에 더해지는 것을 보장한다. 따라서, 두 그룹에서 서브 필드 웨이트의 비교적 최적화된 균등화(equalization)가 달성된다. 50Hz에 기초하는 비디오 신호나 또는 60Hz 비디오 신호 등을 디스플레이 할 때 PDP 위의 대 영역 플리커 결함이 효과적으로 제거된다.
두 개의 서브 필드 그룹 사이의 하나의 단일 소거 동작/리셋 동작과 선택적으로 제 2 그룹의 시작시에 점화(priming) 동작 및 소거 동작의 추가 외에는 이 해법에 사실상 별도 비용이 추가되지 않는다.
프레임 기간에서 두 개의 100Hz 서브 필드 그룹들이 단일 화상으로부터 유래한다는 사실로 인해, 비디오 시퀀스에서 "이상 변동(judder)"을 야기하는 잘 알려져 있는 100Hz TV 모드의 결함이 여기에서 또한 문제 된다. 이 문제는 움직임 방향에 있는 두 개의 100Hz, 120Hz, 150Hz 등의 필드 중 하나를 보상함으로써 해소될 수 있다. 이것은 프레임/필드 속도의 배가에 적응되는 서브 필드 엔트리 이동(shifting)으로 행해질 수 있다. 이 서브 필드 엔트리의 이동은 EP-A-0 980 059에 개시되어 있다.
유리하게도, 본 발명의 방법의 추가적인 실시예는 각 종속 특허 청구항에 개시된다.
미리 결정된 프레임 기간 래스터나 또는 랜럼 방식으로 프레임 기간 내의 서브 필드 그룹 위치를 교체하는 조치에 의해 플리커 동작의 나머지 레벨이 더 감소될 수 있다.
본 발명의 예시적인 실시예는 도면에서 예시되며 이하 상세한 설명에서 보다 상세하게 설명된다.
도 1 은 매트릭스 기술에서 플라즈마 디스플레이 패널의 셀 구조를 도시하는 도면.
도 2 는 프레임 기간 동안 종래의 ADS 어드레스 동작 구조를 도시하는 도면.
도 3 은 표준 서브 필드 인코딩 원리를 도시하는 도면.
도 4 는 표준 서브 필드 인코딩의 경우에 의사 윤곽 효과의 문제를 도시하는 도면.
도 5 는 증분 코드를 사용하는 서브 필드 인코딩 원리를 도시하는 도면.
도 6 은 증분적인 서브 필드 코딩의 경우에 움직임의 전이(moving transition)를 보는 효과를 도시하는 도면.
도 7 은 증분적인 서브 필드 인코딩을 준비하는 비디오 프로세싱 단계를 도시하는 도면.
도 8 은 표준 CRT 디스플레이에 대한 감마 예비 정정의 원리를 도시하는 도면.
도 9 는 선형 디스플레이 특성을 갖는, PDP 위의 표준 예비 정정된 화상을 디스플레이 하는 결과를 도시하는 도면.
도 10 은 감마 예비 정정 보상의 요구로 인해 표준 서브 필드 인코딩의 경우에 낮은 비디오 레벨의 영향을 도시하는 도면.
도 11 은 증분적인 서브 필드 코딩을 사용할 때 감마 유형 디스플레이 특성의 재구성(rebuilding)을 도시하는 도면.
도 12 는 글로벌 어드레스 동작 기간, 선택적으로 소거 동작 기간, 서스테인 동작 기간, 및 글로벌 리셋 동작 기간을 갖는 증분 코딩을 구현하는 서브 필드 구성을 도시하는 도면.
도 13 은 글로벌 점화 동작 기간, 선택적인 어드레스 동작 기간, 서스테인 동작 기간 및 글로벌 소거 동작 기간을 갖는 증분적인 서브 필드 코딩을 구현하는 서브 필드 구성을 도시하는 도면.
도 14 는 사람의 눈의 시간 응답 특성(temporal response characteristic)을 도시하는 도면.
도 15 는 표준 플리커 없는 코드(standard flicker free code)를 사용할 때 디스플레이 디바이스를 제어하는 알려진 원리를 도시하는 도면.
도 16 은 증분 코드를 사용할 때 본 발명에 따라 디스플레이 디바이스를 제어하기 위한 제 1 실시예를 도시하는 도면.
도 17 은 증분적인 서브 필드 인코딩을 사용할 때 본 발명에 따라 디스플레이 디바이스를 제어하기 위한 제 2 실시예를 도시하는 도면.
도 18 은 본 발명에 따른 장치를 나타내는 블록도.
도 1에 소위 매트릭스 플라즈마 디스플레이 기술에서 플라즈마 셀의 주요 구조가 도시되어 있다. 참조 번호 10 은 유리로 만들어진 전면판을 나타낸다. 참조 번호 11 에는 투명 라인 전극이 표시된다. 이 패널의 뒷면판은 참조 번호 12로 참조되어 있다. 여기에는 전면판과 뒷면판을 서로 분리시키는 두 개의 유전체 층(13)이 있다. 뒷면판에는 라인 전극(11)에 수직하는 집적된 열 전극(14)이 존재한다. 셀의 내부 부분은 발광 물질(15)(형광체)와, 서로다른 컬러의 형광 물질(녹색 15A)(청색 15B)(적색 15C)을 분리시키기 위한 세퍼레이터(16)로 구성된다. 방전에 의해 일어나는 UV 방사선은 참조 번호 17 로 표시된다. 녹색 형광체(15A)에서 방출된 광은 참조 번호 18을 갖는 화살표로 표시된다. PDP 셀의 이 구조로부터 디스플레이 화상의 화상 요소(픽셀)의 컬러를 생성하는데 필요한, 3가지 컬러 성분(RGB)에 해당하는 3개의 플라즈마 셀이 존재한다는 것이 분명하다.
픽셀의 각 R, G, B 성분의 그레이 레벨은 프레임 기간당 광 펄스의 수를 변조함으로써 PDP에서 제어된다. 눈은 사람의 눈의 응답에 해당하는 기간에 걸쳐 이 시간 변조를 통합한다. 가장 효과적인 어드레스 동작 구조는, 생성될 비디오 레벨의 수가 n인 경우 n번 어드레스하는 것이다. 비디오 레벨을 일반적으로 8 비트로 표현하는 경우에, 플라즈마 셀은 이것에 따라 256번 어드레스 되는 것이다. 그러나, 이것은 기술적으로 가능하지 않은데, 그 이유는, 각 어드레스 동작이, 50Hz 비디오 프레임 동안 20ms의 이용가능한 시간 기간을 초과하는, 모두 256번의 어드레스 동작 동안 많은 시간(라인당 약 2㎲ →하나의 어드레스 동작 기간에 960㎲ → 245m)을 요구하기 때문이다.
위 문헌에는 보다 실제적인 서로다른 어드레스 동작 구조가 알려져 있다. 이 어드레스 동작 구조에 따라, 최소 8개의 서브 필드(8 비트 비디오 레벨 데이터 워 드의 경우에)가 프레임 기간 동안 서브 필드의 구성에 사용된다. 이들 8개의 서브 필드의 조합에 의해, 256개의 서로다른 비디오 레벨을 생성할 수 있다. 이 어드레스 동작 구조는 도 2에 예시되어 있다. 이 도 2에서, 각 컬러 성분에 대한 각 비디오 레벨은 이하의 웨이트(weight)를 갖는 8개의 비트의 조합으로 표시된다.
1/2/4/8/16/32/64/128
PDP 기술로 이러한 코딩을 실현하기 위하여, 프레임 기간은 8개의 점광 기간(lighting period)(서브 필드라고 부른다)으로 분할되며, 각각의 점광 기간은 대응하는 서브 필드 코드 워드에서 하나의 비트에 해당한다. 비트 "2"에 대해 광 펄스의 수는 비트 "1"에 비해 두 배이며 이와 같이 계속된다. 이들 8개의 서브 기간에 따라, 서브 필드 조합을 통해 256개의 그레이 레벨을 만들 수 있다. 이 그레이 레벨 변조를 생성하기 위한 표준 원리는 ADS(Address/Display Separated) 원리에 기초를 두고 있으며, 여기서 모든 동작은 전체 패널에 대해 서로다른 시간대에 수행된다. 도 2의 아래 부분에, 이 어드레스 동작 구조에서 각 서브 필드는 3개의 파트(part), 즉 어드레스 동작 기간, 서스테인 동작 기간, 및 소거 동작 기간으로 구성되어 있는 것이 도시되어 있다.
ADS 어드레스 동작 구조에서 모든 기본 사이클은 차례로 따라온다. 먼저, 패널의 모든 셀은 하나의 기간에 기록(어드레스)되며, 그후 모든 셀이 점광(서스테인)되며 그리고 마지막으로 모든 셀이 함께 소거된다.
도 2에 도시되어 있는 서브 필드의 구성은 단지 간단한 하나의 예에 불과하며 예를 들어 보다 많은 서브 필드와 서로다른 서브 필드 웨이트를 갖는 위 문헌에 서 알려져 있는 매우 다양한 서브 필드 구성도 있을 수 있다. 종종, 보다 많은 서브 필드는 움직임의 결함을 줄이는데 사용되며, "점화(priming)"는 응답 충실도 (response fidelity)를 증가시키기 위해 보다 많은 수의 서브 필드 위에 사용될 수 있다. 점화는 셀이 충전되고 소거되는 별도의 옵션 기간이다. 이 전하는 작은 방전으로 유도될 수 있는데, 즉 대체로 원치않는 배경 광(background light)을 만들 수 있다. 점화 기간 이후에 전하를 바로 제지(quenching)하기 위해 소거 기간이 따라온다. 이것은 이후의 서브 필드 기간에 요구되며, 여기서 셀은 다시 어드레스 될 필요가 있다. 그래서 점화는 이후의 어드레스 동작 기간을 용이하게 하는 기간이며, 즉 이것은 모든 셀을 동시에 규칙적으로 여기시키는 것에 의해 기록 단계의 효율을 향상시킨다.
어드레스 동작 기간의 길이는 모든 서브 필드에 대해 동일하며, 또한 소거 동작 기간의 길이도 동일하다. 어드레스 동작 기간에서, 셀은 디스플레이의 라인 1 에서부터 라인 n 까지 라인 방향으로 어드레스된다. 소거 동작 기간에서 모든 셀은 한번(one shot)에 병렬로 방전되며, 이것은 어드레스 동작만큼 많은 시간을 소요하지 않는다. 도 3의 예는, 모든 동작, 즉 어드레스 동작, 서스테인 동작, 및 소거 동작이 시간적으로 완전히 분리되어 있음을 도시한다. 시간적으로 한 점에서 이들 동작 중 하나의 동작만이 전체 패널에서 활성화된다.
도 3 은 프레임 기간의 시작시에 점화/소거 동작을 포함하여, 도 2에 도시되어 있는 서브 필드의 구성을 사용하는 256개의 비디오 레벨의 인코딩을 예시한다. 보는 사람의 눈은 화상 기간의 지속시간 동안 발광 방출광의 여러 조합을 통합하며 이것에 의해 그레이 레벨에서 여러 음영을 재생한다.
이 통합 프로세스가 도 4에 묘사되어 있다. 비디오 화상에서 움직임이 존재하지 않는 경우는 도 4의 좌측 부분에 도시되어 있다. 서브 필드 코드 워드의 6개의 최상위 비트(most significant Bit)에 있는 엔트리는 6개의 픽셀로 도시되어 있다. 다크 그레이(dark gray)로, 대응하는 서브 필드 기간에서 광을 방출하기 위해 대응하는 픽셀이 활성화되는 것이 나타나 있다. 좌측 외부 3개의 픽셀은 127의 비디오 레벨을 가지며 우측 외부 3개의 픽셀은 128의 비디오 레벨을 가진다. 눈은 서로다른 서브 필드 기간에서 나오는 광 펄스를 통합한다. 화상에 움직임이 없는 경우에 눈은 하나의 픽셀에 대해 모든 광 펄스를 올바르게 통합하며 비디오 레벨의 올바른 인상(impression)을 포착한다. 이것은 도 4의 아래 부분에 도시되어 있다.
도 4의 우측 부분에는, 비디오 화상에 움직임이 존재하는 것을 가정한 것이다. 비디오 콘텐츠는 도 4의 좌측 부분에서와 같다. 이 경우에 보는 사람이 연속하는 프레임에서 움직이는 물체를 따라간다. PDP 위에서, 광 방출 시간은 전체 화상 기간에 걸쳐 연장된다. 비디오 프레임당 3개의 픽셀의 추정된 움직임이 있다면, 눈은 3개의 이웃하는 픽셀에서 나오는 서브 필드에서 생성된 광 펄스를 통합한다. 그리고 이것은 이들 3개의 서로다른 픽셀에서 움직임의 전이(transition)가 있는 경우에 의사 윤곽 효과를 유발할 수 있다. 이 효과는 위 문헌에 잘 알려져 있으며 다수의 서로다른 특허 출원에 완전히 기술되어 있다. 도 4의 우측 부분에는, 3개의 지시된 서로다른 방향을 따라 광 펄스를 통합할 때 눈이 서로다른 광 세기의 인상을 포착할 것이라는 것이 명백하다. 다크 에지(dark edge)는 도 4의 아래 부분에 도시된 바와 같이 움직임의 전이를 볼 때 인식될 것이다.
의사 윤곽 효과는 심각한 문제가 되기 때문에, 의사 윤곽 효과를 보상하기 위한 다수의 여러 해법이 개발되었으며 위 문헌에도 알려져 있다. 이 문제는 특정 타입의 서브 필드 인코딩으로 해소될 수 있는데, 이것은 다음에 설명된다. 이 해법에 따라, 임의의 시간 교란(temporal disturbance)을 전혀 도입하지 않기 위하여 모두 256개의 가능한 비디오 레벨에는 제한된 수의 비디오 레벨만이 제공된다. 이 코드는 두 개의 연속하는 코드 워드가 단일 비트 엔트리 만큼만 서로 다르기 때문에, "증분 코드(incremental code)"라고 불리운다. 이리하여, 그 다음 코드 워드는 다른 비트 엔트리를 이전의 코드 워드에 추가함으로써 이전의 코드 워드로부터 직접 유도될 수 있다. 이 인코딩 개념은 도 5에 묘사되어 있다. 거기서 아래 부분에서 서로다른 허용가능한 서브 필드 코드 워드가 도 5의 위쪽 부분에 묘사된 바와 같이 12 개의 서브 필드를 갖는 서브 필드 구성에 대해 도시되어 있다. 도 5에서 대응하는 숫자는 대응하는 서브 필드 웨이트를 나타낸다. 이러한 증분적인 서브 필드 코딩은 비디오 레벨의 수를 서브 필드 구성에서의 서브 필드의 수로 분명히 제한한다. 구체적으로, 256개의 서로 다른 코드 워드 대신에 단 13개의 서로다른 코드 워드만이 허용가능하다. 이것은 그레이 스케일 포트레이얼 측면에서 볼 때 부정적이다. 하지만, 어느 정도의 최적화된 디더링에 의해 이 문제는 해소될 수 있다. 또한 몇몇 종류의 최적화된 에러 분산 기술에 의해 이 정밀도의 부족을 보상할 수 있다.
그러나, 그러한 코드에 의해, 두 개의 연속하는 서브 필드 "온(on)" 사이에 하나의 서브 필드 "오프(off)"가 결코 존재하지 않게 되며 또한 두 개의 연속하는 서브 필드 "오프" 사이에 하나의 서브 필드 "온" 이 결코 존재하지 않게 된다. 이것은 이러한 증분 코딩 방법의 주요 잇점인데, 그 이유는, 표준 서브 필드 인코딩 모드의 경우에서와 같이, 두 개의 유사 레벨(예를 들어, 127/128) 사이에는 더 이상 임의의 불연속이 존재하지 않아서, 임의의 의사 윤곽 효과를 증분 코딩 방법이 억제하기 때문이다. 앞서 언급한 바와 같이, 이런 종류의 서브 필드 인코딩은 충분한 비디오 레벨을 처리할 디더링 기술을 필요로 하며, 그리고 이것은 어느 정도의 잡음을 유발할 수 있다.
디더링(dithering)은 절단(truncation)으로 인해 진폭 해상도 비트(amplitude resolution Bit)를 느슨하게(loose) 하는 것을 피하기 위한 알려진 기술이다. 이 기술은 절단 단계 전에 요구되는 비트 해상도가 이용가능한 경우에만 작동한다. 디더링은 대체적으로 절단으로 인해 손실된 비트만큼 비트를 되가져올 수 있다. 그러나 디더링은 화상에서 어느 정도의 잡음을 유발하며 사용되는 디더링 비트가 많으면 많을수록 잡음 주파수는 더 감소되며, 그리하여 더 주목되게 된다. PDP에 적용하기 위한 디더링 기술의 특정 개선은 출원 번호 00250099.9를 갖는 본 출원인의 다른 유럽 특허 출원에 기술되어 있다. 본 발명의 개시를 위해 이 출원은 그리하여 본 특허 출원에 명시적으로 또한 참조된다.
이하에서, 12개의 서브 필드의 구성이 도 5에 도시된 바와 같이 사용될 때 비디오 레벨의 수를 증가시키기 위해 4 비트 디더링 기술이 사용되는 한 예가 개시된다. 그러나, 이것은 본 발명을 설명하기 위한 단지 특정 예일 뿐이라는 것과 다 른 개수의 서브 필드와 다른 웨이트의 서브 필드를 갖는 명백히 다른 종류의 서브 필드의 구성도 또한 사용될 수 있다는 것을 분명히 알아야 할 것이다. 4비트 디더링 기술을 사용할 때 입력 비디오 레벨 범위는 0 - 192 사이의 입력 범위로 적응되어야 한다. 이것은 4비트 디더링 기술에 따라 [0;15] 범위의 수가 입력 비디오 레벨에 추가되기 때문이며 이것은 이 범위가 [0;207] 범위로 증가되는 것을 의미한다. 이 범위의 비디오 레벨을 16으로 나누는 것, 즉 4개의 최하위 비트를 절단하는 것에 의해 출력 비디오 레벨 범위는 [0;12]로 되며, 이 범위는 도 5에 도시된 13개의 가능한 기본 서브 필드 코드 워드에 해당한다. 13개의 이용가능한 기본 레벨의 공간 시간 변동(spatio-temporal variation)을 사용하여 4개의 비트에 기초한 디더링을 통해 192개의 비디오 레벨이 얻어진다.
도 6 은 증분 코딩과 4 비트 디더링 기술을 통해 비디오 레벨 127/128이 렌더링될 때 이들 비디오 레벨 127/128로 움직임 전이를 갖는 경우 눈의 통합 동작을 도시한다. 본 예에서는 단 6개의 서브 필드만이 도시되어 있다. 도 6의 우측 부분에 있는 수는 해당 서브 필드의 웨이트를 나타낸다. 하지만 물론, 입력 비디오 레벨 127/128과 동일한 비디오 레벨의 표시가 있지 않은 단일 화상에서는, 이것이 비디오 레벨의 공간/시간 변동을 가지므로 눈은 올바른 인상을 평균적으로 포착할 것이다. 도 6으로부터 유사한 비디오 레벨 간의 움직임의 전이는 더 이상 의사 윤곽효과의 소스가 아니지만 원활한 전이를 유도하는 것이 명백하다. 이것은 도 6의 아래 부분에 도시되어 있다.
도 7 은 이 기술을 적용할 때 여러 단계를 도시한다. 비디오 레벨 범위 [0;255]에서 입력 비디오 화상은 제 1 단계에서 중간 비디오 레벨 범위 [0;192]로 정규화된다. 이렇게 적응된 화상에 범위 [0;15]의 디더링 수가 추가된다. 범위 [0;207]에서 디더링된 화상이 그 결과 생성된다. 이하 단계에서 16의 수는 디더링된 화상의 비디오 레벨을 분할한다. 이것은 4개의 최하위 비트를 절단하는 것에 해당한다. 남아 있는 것은 포스터라이즈 화상(posterized picture)에서 비디오 레벨에 대한 4비트 워드이다. 그러나, 4비트 워드는 범위 [0;12]로 제한된다. 그리고 이것은 증분 코드를 갖는 서브 필드 인코딩 프로세스에 요구되는 것이다. 마지막으로 이들 4 비트 워드에는 대응하는 12 비트 서브필드 코드워드가 할당된다. 물론, 포스터라이즈 된 화상에서 많은 상세 부분이 손실되었다. 그러나, 비디오 콘텐츠의 공간/시간 변동으로 인해, 일부 상세 부분은 평균적으로 복원될 것이다. 다른 한편, 여기에서는 12개의 서브 필드의 서브 필드 구성만이 사용되고 있다. 더 좋은 방법은 더 많은 서브 필드를 사용하는 것이며, 그리고 더 많은 서브 필드가 사용되면 될수록 상세 부분이 더 적게 손실된다.
증분 서브 필드 코딩의 개념의 뒤에 있는 제 2 의 중요한 아이디어는 서브 필드 구성의 서브 필드 웨이트를 대응시켜 적응시킴으로써 감마 정정 함수를 구현하는 것이다. 먼저, 이것 뒤에 있는 문제가 설명된다. CRT 디스플레이는 빔 강도에 대해 선형 응답을 가지지 않고 오히려 2차 함수의 응답을 가진다. 이것은 이 기술 분야에서 잘 알려져 있으며, 그 이유로 인해 디스플레이로 송신되는 화상은 스튜디오에서 또는 대부분이 카메라 자체에서 예비 정정되어, 사람의 눈이 보는 화상이 촬영된 화상(filmed picture)으로 평가하게 한다. 이 원리는 도 8에 예시된다. 카 메라는 화상에 대해 역 감마 정정(inverse gamma correction)을 수행한다. 이들 예비 정정된 화상은 방송되며 그리고 TV 수신기에서 이 화상은 화상관의 감마 함수 유형의 응답 특성으로 인해 올바른 선형 응답에 따라 자동적으로 디스플레이된다. 사람의 눈은 올바른 컬러 인상을 볼 것이다.
플라즈마 디스플레이 패널은 완전히 선형인 응답 특성을 가진다. 그리하여, 소스 레벨에서 만들어진 예비 정정은 보이는 화상을 저하시키며, 이 화상은 도 9에 예시된 바와 같이 자연스럽지 않게 된다.
그리하여, 결함이 있는 역 감마 함수(artificial degamma)가 PDP의 신호 프로세싱에서 구현될 필요가 있다. 표준 서브 필드 인코딩 방법이 사용될 때 서브 필드 인코딩 프로세스 직전에 플라즈마 디스플레이 유닛에서 감마 정정이 이루어진다. 이것은 도 10에서 예시된 바와 같이 대부분 하위 비디오 레벨에서 몇 가지 문제를 유발할 수 있다. 도 10의 좌측 부분에, 표준 감마 함수가 묘사된다. 횡좌표 상에, 입력 비디오 레벨이 나열된다. 종좌표 상에는, 출력 비디오 레벨이 나열된다. 묘사된 감마 함수는 이하의 수식 Y = X2.2로 예시될 수 있다. 문제되는 영역은 직사각형으로 표시되어 있다. 이것은 하위 입력 비디오 레벨 영역이다. 이 영역은 도 10의 우측 부분에서 별도로 묘사되어 있다. 거기서 숫자 11까지의 모든 입력 비디오 레벨은 출력 비디오 레벨 0으로 맵핑될 수 있다는 것을 알 수 있다. 12에서 19까지 범위의 입력 비디오 레벨은 비디오 출력 레벨 1로 맵핑될 수 있으며 이와 같이 계속된다. 그리하여, 손실되는 하위 비디오 레벨이 많게 된다.
증분 서브 필드 코딩을 구현하는 경우에, 이와 같은 효과를 피할 수 있는 가 능성이 존재한다. 사실, 서브 필드 웨이트를 통해 감마 함수를 구현하는 것도 가능하다. 예를 들어, 우리가, 16(4비트 디더링)의 분할 단계로 0에서 255까지 감마 함수(지수 2.2를 갖는)를 따라 12개의 서브 필드를 처리한다고 가정해보면, 그 경우에 13개의 가능한 비디오 값(Vn) 각각에, 디스플레이된 값은 이하의 진행 (progression)을 고려하여야 한다:
[수식 1]
Figure 112003018302911-pct00001
이들 수치로부터, 증분 코드에 대한 서브 필드 웨이트는 비교적 단순하게 유도될 수 있다. 각 서브 필드 코드 워드는 이전의 서브필드 코드 워드와 서브 필드 웨이트 양만큼 다르다는 것을 이미 언급하였으며, 이 서브필드 웨이트는 이 단계에 서 추가적으로 온 스위칭 된 것이다. 이것은 우리가 이하의 수식을 고려하여야 하는 것을 의미한다:
Vn+1 = Vn + SFn+1 여기서 n > 0.
이어서 간단한 수학적 연산을 통해 서브 필드 웨이트는 이하의 수식에 따라 계산될 수 있다.
SFn = Vn - Vn-1.
위에 열거된 수치에 이 수식을 적용하면 이하의 서브 필드 웨이트를 얻을 수 있다.
[수식 2]
Figure 112003018302911-pct00002
이들 서브 필드 웨이트의 누적은 1에서부터{서브 필드 온(on) 없음} 최대 255(모든 서브 필드가 온)까지의 감마 함수 동작을 정확히 따른다. 도 11에서 해당 곡선은 모두 12개의 서브 필드에 대해 막대 그래프 형태로 도시되어 있다.
증분 코딩 방법에서 모든 서브 필드는 {두 개의 연속하는 서브 필드 "온(on)" 사이에 서브 필드 "오프(off)"가 없으며 그리고 그 역으로 두 개의 연속 하는 서브 필드 "오프" 사이에 서브 필드 "온"이 없다} 순차적으로 활성화되기 때문에, 그러한 모드를 전자적으로 구현시에 몇 가지 동작을 회피할 수도 있다. 여기에는 두 가지 서로 다른 가능성이 있는데, 이것은 아래에 제시된다. 제 1 모드는 선택적인 소거 동작에 기초하고 있다. 프레임 기간의 시작시에 글로벌 어드레스 동작은 모든 플라즈마 셀을 여기시킨다. 이것은 모든 플라즈마 셀이 충전되는 것을 의미한다. 이때 그 다음 단계로 선택된 소거 동작이 수행된다. 이것의 목적은 소거 동작 펄스를 인가하거나 인가하지 않을 수 있기 위하여 각 셀을 별도로 선택케 하는 데에 있다. 이 동작은 표준 어드레스 동작이나 기록 동작과 유사하지만 구체적으로 선택된 플라즈마 셀을 소거하는 데에 그 목적이 있다. 이때 그 다음 서스테인 동작 동안 이전에 소거되지 않은 셀만이 광 펄스를 생성한다. 그 경우에, 표준 ADS 어드레스 동작 구조에서와 같이 서브 필드 당 3개의 동작(즉, 선택적인 기록 동작이나 어드레스 동작 플러스 글로벌 서스테인 동작 플러스 글로벌 소거 동작)을 수행할 필요가 없다. 대신에, 다만 2가지 동작만이 요구된다(선택적인 소거 동작과 글로벌 서스테인 동작). 그 다음 비디오 프레임에 대해 전체 패널을 초기화하기 위하여 프레임 기간 마지막에서만 글로벌 리셋 동작(소거 동작)이 수행될 필요가 있다. 이러한 모드에서 서브 필드는 도 12에 도시된 바와 같은 순서로 디스플레이되며, 여기서 서브 필드 웨이트는 단계별로 증가된다. 이하의 표 1은 이런 종류의 구현을 위한 코드 워드를 도시한다.
[표 1]
Figure 112003018302911-pct00003
제 2 가능한 구현은 플라즈마 셀의 선택적인 기록 동작에 기초하고 있다. 프레임 기간 시작시에 글로벌 점화 동작과 소거 동작이 수행된다. 이것은 표준 점화/소거 동작이며, 이것은 종종 ADS 어드레스 동작 구조에서 사용되기도 한다. 서브 필드는 역순서로 배치되며 표준 기록 동작/어드레스 동작을 통해 선택적으로 활성화된다. 서브 필드 기간에는 소거 동작이 더 이상 요구되지 않는다. 프레임 기간 마지막에서만 글로벌 소거 동작이 그 다음 프레임이 시작하기 전에 리셋으로 수행될 필요가 있다. 이 모드는 도 13에 도시되어 있다. 이 모드는 증분 코딩을 구현하기 위해 최적화된 모드는 아니지만 선택적인 소거 동작 성능을 처리할 수 없는, 즉 별도의 소거 동작 라인이 제공되지 않는 패널에 사용될 수 있는 유일한 모드이다. 이하의 표 2에서, 제 2 모드에 사용되는 코드 워드가 나열되어 있다.
[표 2]
Figure 112003018302911-pct00004
두 모드에서 서브 필드 기간 당 하나의 동작을 절감하는 것은 많은 시간을 절약케 하며 보다 많은 서브 필드 기간을 사용할 수 있게 해준다. 명백하게, 제 2 모드에서와 같이 하위 서브 필드 속도는 프레임 기간의 마지막에 위치된다. 이들 모드는, 하위 서브 필드 웨이트의 기록 동작에 대해 이전의 글로벌 점화 동작으로부터 시간적으로 멀리 떨어져 있으며 그 사이에 특정 코딩으로 인해 플라즈마 셀의 여기(excitation)가 존재하지 않기 때문에, 매우 효과적인 점화/소거 동작을 필요로 한다.
표준 어드레스 동작 구조(서브 필드당 기록 기간, 서스테인 기간, 소거 기간을 갖는)와 결합하여 NFC 코딩의 전체 개념을 사용하는 것도 가능하다. 물론, 많은 시간이 절감되는 전술된 잇점은 더 이상 성립하지 않는다. 그럼에도 불구하고, 움직임에 좌우되는 서브 필드 코드 워드 엔트리 이동(entry shifting)의 개념이 예를 들어 샤프니스(sharpness)의 향상을 위해 사용되어야 하는 몇몇 상황이 존재한다. 서브 필드 코드 워드 엔트리 이동의 개념은 예를 들어 EP-A-980 059에 개시되어 있다. 시간 절감의 잇점이 감소됨에도 불구하고, 의사 윤곽 효과가 없는 잇점은 이 경우에 여전히 성립한다.
도입부에서, 대 영역 플리커링의 문제는, 예를 들어, PAL과 SECAM과 같은 TV 규격에서 50Hz의 프레임 반복 속도를 사용하는 유럽의 국가들에서 일어나는 실제 문제라는 것을 이미 설명하였다. 그러나, NTSC TV 시스템에서와 같은 60Hz의 프레임 반복 속도인 경우에도, 이러한 플리커링 문제는 화상의 휘도(luminance)나 브라이트니스의 증가 뿐만 아니라 디스플레이 사이즈의 증가(이는 사람의 눈이 주변 영역에서의 대 영역 플리커링에 더 민감하기 때문이다)로 인해 미래에 문제가 될 수 있다. 피크 화이트 휘도 레벨(peak white luminance level)이 PDP에 대해 더욱 더 증가하고 있다는 것을 주목해야 한다. 도 14에서, 서로 다른 휘도 레벨에 대한 사람의 눈의 감도(human eye sensitivity) 대 시간 주파수 성분(temporal frequency component)이 묘사되어 있다. 75Hz의 시간 주파수 성분에서조차도, 2개의 고휘도 레벨에 대한 2 내지 3의 범위에 있는 콘트라스트 감도 값이 존재한다. 그 이유로 결함이 있는 주파수 배가에 의한 플리커링 감소의 개념은 50Hz 비디오 규격에 대해서만 아니라 60Hz 비디오 규격에 대해서도 잇점을 제공하며, 그리고 75Hz 또는 이보다 더 높은 프레임 반복 속도로 가는 경향의 PC 응용에 대해서 조차도 잇점을 제공한다.
PDP 기술에 적응된 결함 있는 주파수 배가의 개념은 출원번호 EP-A-0 982 708인 본 출원인의 다른 유럽 특허 출원의 발간 문헌에 이미 개시되어 있다. 이 개념은 프레임 기간(50Hz 비디오 규격의 경우 20ms) 내에 두 개의 그룹으로 서브 필드를 정렬하는 메인 아이디어에 기초하고 있다. 각 그룹은 동일한 시간 프레임, 즉 50Hz 비디오 규격의 경우에 10ms로 디스플레이 되며, 각 그룹의 최상위 서브 필드가 바람직하게는 동일한 웨이트를 가진다는 사실을 고려한다. 이러한 코드는 도 15에서 볼 수 있는 바와 같이 비교적 간단히 표준 코드로부터 유도될 수 있다. 여기서, 도 15의 위쪽 부분에서, 10개의 서브 필드의 코드의 일례가 도시되어 있다. 4개의 최상위 서브 필드가 이등분 연산(bisection operation)에 의해 두 부분으로 분할된다. 이때 그 결과로 생성되는 14개의 서브 필드 기간은 최적화된 방식으로 2개의 연속하는 그룹으로 구성되는데, 이는 각 그룹에서 서브 필드의 서브 필드 웨이트를 합산할 때, 각 그룹에서 거의 동일한 양의 광 펄스가 생성되는데, 즉 대부분 유사한 수가 생성되게 하기 위함이다. 이 서브 필드의 그룹화는 도 15에 묘사되어 있다. 이것은 표준 10 서브 필드 코드로부터 14개의 서브 필드를 갖는 플리커 없는 코드(flicker-free code)의 하나의 가능한 생성이다. 다르게 말하면, 얻어진 플리커 없는 코드는 14개의 서브 필드를 요구하면서 표준 10 서브 필드 코드의 품질을 가지게 것이다.
증분 서브 필드 코딩의 경우에, 이것은, 우리가 허용가능한 그레이 레벨 렌디션을 처리하기 위해 가능한 많은 서브 필드를 요구하므로, 낮은 서브 필드 수를 갖는 서브 필드 구성의 품질을 가질 수 없기 때문에, 사실상 허용가능하지 않다. 만약 충분치 않은 서브 필드가 증분 인코딩의 경우 사용는 경우에는, 디더링 패턴은 매우 가시화(visible) 될 수 있고 이것은 화상 내에 잡음 레벨을 크게 유발하게 된다. 이것은 보다 많은 시간(16.6ms가 아닌 20ms)이 이용가능하므로, 60Hz 비디오 규격에 대해 표준 모드에서보다 50Hz 비디오 규격에서 플리커 없는 코드 모드에서 더 많은 서브 필드를 사용하는 것도 가능하다는 것은 문헌 EP-A-0 982 708에 설명되어 있는 것이 사실이다. 그럼에도 불구하고, 증분 인코딩의 경우에, 이 디더링은, 디더링 패턴이 덜 자주 변하기 때문에 60Hz 프레임 반복 속도에서보다 50Hz 프레임 반복 속도에서 좀더 가시화 될 수 있다. 이 디더링 패턴은 각 픽셀/컬러, 각 라인 및 각 프레임에 대해 변화한다는 것을 주의하여야 한다. 그 이유로 인해, 50Hz 프레임 반복 속도에 대해 특정 플리커 없는 코드를 설계하기 위해 60Hz 프레임 반복 속도에 대해 표준 서브 필드 코드로부터 최상위 서브 필드를 분할하는 것은 사실상 실행할 수 있지 않다. 더욱이, 60Hz 프레임 반복 속도에 대해서조차도, 대 영역 프리커링이 문제가 되며 그리하여 특정 플리커 없는 코드 모드를 또한 요구한다는 것은 이미 언급하였다.
그러므로, 서브 필드 그룹화의 적용이 증분적인 서브 필드 인코딩 모드에 필요하다. 본 발명에 따라, 이 적용은, 비교적 유사한 사이즈를 갖는 서브 필드의 두 개의 그룹- 각 그룹은 10ms 시간 프레임에 포함된다 -을 생성하기 위하여 표준 증분 코드에서 나오는 서브 필드의 위치를 단순히 교번시킴으로써 이루어질 수 있다. 60Hz 비디오 규격이나 60Hz 프레임 반복으로 실행되는 PC 그래픽 응용의 경우에, 두 개의 그룹은 두 개의 8.3ms 시간 프레임에 포함된다. 75Hz 비디오 응용에서, 시간 프레임은 6.6ms 이다. 각 서스테인 동작 기간 앞에 선택적인 소거 동작이 있는 특정 경우에, 본 발명에 따른 해법은 도 16에 도시되어 있다. 도 16의 위쪽 부분에, 12개의 서브 필드가 있는 표준 증분 코드에 대한 서브 필드 구성이 도시되어 있다. 프레임 기간의 시작시에, 글로벌 어드레스 동작 기간(소거 기간 없는 점화 기간)이 있으며, 여기서 모든 플라즈마 셀은 광 방출을 위해 충전되며 준비된다. 이 때 여러 서브 필드 기간이 따라온다. 각 경우에 도 12와 연결하여 이미 기술된 바와 같이, 서스테인 동작 앞에 선택적인 소거 동작이 있다. 서브 필드 웨이트는 서브 필드의 수에 따라 단계별로 증가된다. 서브 필드(SF12)의 서스테인 동작 후에, 글로벌 리셋 동작이 수행된다. 이 뒤에, 공백 기간(blanking period)이 따라오며, 이것은, 예를 들어, PDP에 비표준 비디오 신호가 디스플레이 되는 경우, 프레임 기간이 지터링(jittering)을 받는 경우에 특히 존재할 필요가 있다.
최적화된 플리커 없는 코드가 도 16의 아래 부분에 묘사되어 있다. 프레임 기간은 동일한 사이즈의 두 개의 기간으로, 즉 10ms 래스터로 분할된다. 각 그룹(G1 및 G2)에서, 함께 그룹화된 6개의 서브 필드의 양이 있다. 제 1 그룹(G1)에서 모든 홀수 서브 필드(SF1 내지 SF11)가 서로 그룹화된다. 제 2 그룹에서, 모든 짝수 서브 필드(SF2 내지 SF12))가 서로 그룹화된다. 제 1 그룹의 서브 필드 (SF11 )와 제 2 그룹의 서브 필드(SF12) 뒤에 글로벌 리셋 동작이 수행된다. 각 서브 필드 그룹의 시작시에, 글로벌 어드레스 동작이 셀의 준비를 위해 수행된다. 제 1 그룹(G1)의 글로벌 리셋 동작 뒤에, 공백 기간(B1)의 제 1 부분은 제 1 서브 필드 그룹의 끝까지 따라온다. 마찬가지로, 제 2 그룹(G2)에서 글로벌 리셋 동작 뒤에 공백 동작(B2)의 제 2 부분이 따라온다.
표준 서브 필드 인코딩 모드의 공백 기간은 분포 및 조정될 필요가 있다는 것을 도 16으로부터 알 수 있다. 물론, 공백 기간의 총 양은 하나의 글로벌 어드레 스 동작 기간과 하나의 글로벌 리셋 동작 기간이 플리커 없는 코딩의 경우에 추가되기 때문에 표준 증분 코딩 모드에서보다 더 작다. 두 그룹에서 서브 필드 웨이트를 함께 카운팅 할 때, 두 값 사이에는 비교적 큰 차가 있는 것이 명백하다. 제 1 그룹(G1)에 대한 서브 필드 웨이트의 합은 116인 반면 제 2 그룹에 대한 서브 필드 웨이트의 합은 130이다. 이것은 표준 서브 필드 인코딩에 대한 최적화는 아니지만, 이것은 증분 서브 필드 코딩의 경우 문제가 되지 않는 것으로 밝혀졌다. 시뮬레이션과 측정값에 따르면, 이 타입의 서브 필드 그룹화는 두 그룹에서의 서브 필드 웨이트가 더 우수하게 균등화되는 서브 필드 그룹화보다도 더 우수한 것으로 밝혀졌다. 그러나, 이 관측에 대한 필수요건은 증분 인코딩이 사용되는 것이다. 이 관측은 디더링 단계를 고려할 때 만족스럽게 설명될 수 있다. 이것은 일례로서 이후에 설명된다.
예를 들어, 만약 처음 8개의 서브 필드(SF1 내지 SF8)가 활성화되는 서브필드 코드가 디스플레이될 필요가 있으면, 이것은, 플리커 없는 코드에서 그룹(G1)에서 처음 4개의 서브 필드가 광을 생산하며 그룹(G2)에서 처음 4개의 서브 필드가 광을 생산하는 것을 의미한다. 서브 필드 웨이트의 최종 합은 제 1 그룹(G1)에 대해서는 45이며 제 2 그룹(G2)에 대해서는 59이다. 디더링 단계로 인해 그 다음 높은 서브 필드(SF9)가 활성화될 때에는, 그 상황이 제 1 그룹(G1)에 대해 76이며 제 2 그룹(G2)에 대해 59의 합으로 변화된다. 그래서 첫 경우에 제 2 그룹(G2)은 더 높은 서브 필드 웨이트 합을 가지며 두 번째 경우에 제 1 그룹(G1)은 더 높은 서브 필드 웨이트 합을 가진다. 이것은 다수의 프레임 기간에 걸쳐 균등화가 수행되는 것을 의미하며, 그리하여, 사람의 눈은 나머지 강한 50Hz 주파수 성분의 인상을 가지지 않을 것이다. 이 상황은 더 우수한 균등화에 있어 그룹(G1)에서는 서브 필드(SF2, SF3 SF6, SF7, SF10 및 SF11)가 서로 그룹화되며, 그리고 서브 필드 그룹(G2)에서는 서브 필드(SF1, SF4, SF5, SF8, SF9, 및 SF12)가 서로 그룹화될 때와 서로 다르다. 이 경우에, 동일한 코드 워드에 대해 서브 필드 웨이트의 합은 디더링 단계가 존재하지 않을 때 그룹(G1)에 대해 52이며 그룹(G2)에 대해서도 동일한 값 52가 된다. 이때, 그러나, 디더링 단계가 서브 필드 웨이트(SF9)의 활성화에 의해 온 스위칭될 때, 제 2 그룹에 대해 서브 필드 웨이트의 합은 값 83으로 변화된다. 그리하여, 다수의 이 불일치한 프레임 기간에 걸쳐서는 균등화가 되지 않는다. 그 대응하는 50Hz 주파수 성분이 가시화 될 수 있다.
물론, 도 16에 도시되어 있는 예는 플리커 없는 증분 코드를 생성하기 위한 유일한 가능성은 아니다. 예를 들어, 짝수 서브 필드는 제 1 그룹(G1)으로 서로 그룹화되며 홀수 서브 필드는 제 2 그룹(G2)으로 각각 그룹화된다. 대다수의 요구는 동일한 지속시간으로 두 개의 그룹을 생성하는 것이며 이것은 마지막 그룹과 그 다음 프레임 사이 뿐만 아니라 두 개의 그룹 사이에 놓일 표준 공백 기간(B)(통상 두 개의 비디오 프레임 사이에 놓여 있음)의 일부를 사용하여 행해진다. 서브 필드의 웨이트는 완전히 동일한 것이 아니기 때문에, 이들 두 개의 공백 기간(B1 및 B2)의 길이는 도 16에도 묘사되어 있는 바와 같이 서로 다를 수 있다. 이 플리커 없는 증 분 서브 필드 인코딩 모드의 잇점은, 표준 플리커 없는 서브 필드 인코딩 모드에 관해 동일한 수의 서브 필드가 요구되며 그레이 스케일 렌디션으로 볼 때 동일한 화상 품질이 생성된다는 사실이다.
표준 증분 서브 필드 인코딩의 경우에서와 동일한 인코딩 원리가 사용되며 이것에 의해 여기에서 12 서브 필드의 예의 경우에서 이하의 인코딩 표 3으로 된다.
[표 3]
Figure 112003018302911-pct00005
다시, 여기에서, 예를 들어, 서브 필드 코드 워드 엔트리 이동과 NFC 코딩을 결합하기 위해, 표준 어드레스 동작 구조(서브 필드 당 기록 동작 기간, 서스테인 동작 기간, 및 소거 동작 기간을 갖는)와 결합하는 NFC 코딩의 전체적인 개념을 사용하는 것도 가능하다.
이하에서 서브 필드 기간 내에 선택적인 기록 동작이 있는 증분 코딩을 구현하는 경우에 플리커 없는 코드를 생성하는 개념이 설명된다. 전체 원리는 동일하게 유지되지만 서브 필드의 순서는 도 17에서 볼 수 있는 바와 같이 반전된다. 또한 이 경우에, 제 1 그룹(G1)에서, 모든 홀수 서브 필드(SF11 내지 SF1)는 서로 그룹화 된다. 제 2 그룹(G2)에서, 모든 짝수 서브 필드(SF12 내지 SF2)는 서로 그룹화된다. 제 1 그룹(G1)에서 마지막 서브 필드(SF1)의 서스테인 동작 기간 후에, 글로벌 소거 동작이 따라온다. 또한 글로벌 소거 동작은 제 2 그룹(G2)에서 마지막 서브 필드(SF2)의 서스테인 동작 기간 후에 수행된다. 공백 기간은 서브 필드 그룹의 길이를 조정하며 10ms 또는 8.3ms 래스터가 유지될 수 있도록 하기 위하여 두 개의 파트(B1 및 B2)로 다시 부분 분할된다. 또한 서브 필드의 제 1 그룹은 이전의 증분 코드로부터 홀수나 짝수 서브 필드 중 어느 하나로 이루어질 수 있다는 것을 말해둔다. 도 17에 도시된 예에서, 제 2 서브 필드 그룹(G2)에는 글로벌 점화 동작이 없다. 물론, 이것은 점화 동작 자체의 효율에 따라 다르다. 효율이 충분히 높지 않은 경우에는, 제 2 서브 필드 그룹(G2)의 시작시에 글로벌 점화 동작을 또한 구현하는 것이 권장된다.
[표 4]
Figure 112003018302911-pct00006
제 1 그룹에서 앞서 말한 바와 같이, 홀수나 짝수 서브 필드 중 어느 하나가 서로 그룹화 될 수 있다. 그리고 제 2 그룹에서는 각각 짝수나 홀수 서브 필드 중 어느 하나가 서로 그룹화 될 수 있다. 이것은 추가적인 개선에 이용될 수 있다. 즉, 모든 짝수나 홀수 서브 필드로 서로 그룹화된 서브 필드 그룹의 위치는 미리 결정된 방식으로 프레임 기간마다 교체될 수 있다. 이것은 나머지 저 주파수 성분을 더 감소시키는데 도움이 된다. 이 해법에 대한 대안은 결정적인 교대(deterministic alternation) 대신에 랜덤화된 방식(randomized fashion)으로 그룹 위치를 변경하는 것이다. 또한 이것은 대 영역 플리커링을 더 감소시킬 수 있다. 두 해법은 모두 구현하기에 간단하다. 서브 필드 코딩 프로세스는 불변으로 남아 있다. 그러나, 프레임 메모리에 저장되어 있는 서브 필드 코드 워드 엔트리는 디스플레이 구동을 위해 다른 순서로 판독될 필요가 있다. 대응되는 마스킹 비트 패턴(masking Bit pattern)은 프레임 메모리에 서브 필드 코드 워드를 어드레스 할 때 이 목적에 사용될 수 있다.
도 18 은 디스플레이를 제어하기 위한 대응하는 장치의 블록도를 도시한다. 입력 R, G, B 비디오 데이터는 서브 필드 코딩 유닛(20)으로 송신된다. 각 RGB 데이터에 대한 서브 필드 코딩 프로세스 동안, 대응하는 코드 워드는 대응하는 룩업 테이블(look-up table)로부터 선택될 수 있다. 서브 필드 코드 워드는 서로다른 컬러 성분(R, G, B)에 대해 메모리(21)로 개별적으로 송신된다. 이 메모리는 바람직하게는 두 개의 프레임 메모리의 용량을 가진다. 이것은 플라즈마 구동 프로세스로 인해 권장할만하다. 플라즈마 디스플레이 패널은 상술한 바와 같이 서브 필드로 구동되며, 그리하여 매 픽셀에 대해 단 하나의 비트(사실, 3개의 컬러 성분이므로 3개의 비트)만이 서브 필드당 이 메모리 중에서 판독될 필요가 있다. 다른 한편, 데이터는 메모리에 기록될 필요가 있다. 기록 동작과 판독 동작 사이에 임의의 충돌 을 방지하기 위해, 두 개의 독립 프레임 메모리가 사용된다. 데이터가 하나의 프레임 메모리로부터 판독될 때, 다른 프레임 메모리는 데이터를 기록하는데 사용되며, 하나의 프레임 메모리가 기록되는데 사용될 때, 다른 프레임 메모리는 판독되는데 사용된다. 서브 필드 코드 워드의 판독 비트는 PDP 전체 라인에 대해 직렬/병렬 변환 유닛(22)으로 집결된다. 예를 들어, 하나의 라인에 854 픽셀이 있는 경우, 이것은 서브 필드 기간 당 각 라인에 대해 2962개의 서브 필드 코딩 비트가 판독될 필요가 있다는 것을 의미한다. 이들 비트는 직렬/병렬 변환 유닛(22)의 쉬프트 레지스터(shift register)에 입력된다.
서브 필드 코드 워드는 메모리 유닛(21)에 저장된다. 외부 제어 유닛(24)은 메모리 유닛으로부터 판독하며 메모리 유닛에 기록하는 동작을 또한 제어한다. 또한 외부 제어 유닛은 서브 필드 코딩 프로세스를 제어하며 직렬/병렬 변환을 제어한다. 더욱이, 외부 제어 유닛은, PDP 제어를 위해 모든 주사 펄스, 점화 펄스, 서스테인 펄스, 및 소거 펄스를 생성한다. 외부 제어 유닛은 기준 타이밍을 위해 수평 H 동기 신호 및 수직 V 동기 신호를 수신한다.
서로 다른 블록으로 도시되어 있는 전자회로 성분의 일부 또는 모두는 PDP 매트릭스 디스플레이와 함께 통합될 수도 있다. 이들은 또한 별도의 박스에 있을 수도 있으며, 이 박스는 플라즈마 디스플레이 패널과 연결된다.
본 발명은 특히 PDP에 사용될 수 있다. 플라즈마 디스플레이는 예를 들어, TV 세트를 위한 소비자 전자 제품에 그리고 또한 컴퓨터를 위한 모니터로서 현재 사용되고 있다. 하지만, 본 발명의 용도는, 광 출력이 서브 기간의 작은 펄스로 또 한 제어되는 매트릭스 디스플레이, 즉 광 출력을 제어하는데 PWM 원리가 사용되는 매트릭스 디스플레이에 또한 적합하다.
전술한 바와 같이, 본 발명은, 플라즈마 디스플레이 패널(PDP)과 같은 매트릭스 디스플레이, 디지털 마이크로 미러 어레이를 갖는 디스플레이 디바이스, (DMD) 및 광 방출의 듀티 사이클 변조(펄스 폭 변조)의 원리에 기초하는 모든 종류의 디스플레이와 같은 디스플레이 디바이스를 제어하기 위한 방법 및 장치 등에 이용가능하다.

Claims (11)

  1. 비디오 화상의 픽셀의 컬러 성분에 대응하는 복수의 요소를 구비하는 디스플레이 디바이스를 제어하는 방법으로서, 각 컬러 성분에 대한 비디오 레벨 픽셀 데이터를 포함하는 비디오 화상 데이터가 처리되며, 상기 픽셀 데이터는 서브 필드 코드 워드로 변환되며, 상기 서브 필드 코드 워드의 각 비트에는 상기 픽셀의 대응하는 요소가 광 출력을 위해 활성화되는 특정 지속시간(이후 서브 필드라고 함)이 할당되며, 서브 필드 코딩 프로세스 동안 특정 코드가 사용되며, 상기 특정 코드에서 대응하는 비트 엔트리에 의해 프레임 기간에서 두 개의 활성화된 서브 필드 사이의 서브 필드가 비활성화되는 것이 회피되며 프레임 기간에서 두 개의 비활성화된 서브 필드 사이의 서브 필드는 활성화되는 것이 회피되며, 이에 의해 상기 프레임 기간에서 서브 필드를 위한 표준 정렬을 한정하는, 디스플레이 디바이스 제어 방법에 있어서,
    프레임 기간의 서브 필드들은 두 개의 연속하는 그룹(G1, G2)으로 구성되며, 상기 표준 정렬에 따라 홀수로 번호 매겨진 서브 필드는 하나의 그룹(G1)으로 그룹화되며 상기 표준 정렬에 따라 짝수로 번호 매겨진 서브 필드는 다른 그룹(G2)으로 그룹화되는 것을 특징으로 하는, 디스플레이 디바이스 제어 방법.
  2. 제 1 항에 있어서, 상기 두 개의 서브 필드 그룹(G1, G2)은, 광 출력이 50Hz 프레임/필드 반복 속도에 대해서는 10ms 래스터로 또는 60Hz 프레임/필드 반복 속도에 대해서는 8.3ms 래스터로 특정 시간 래스터(time raster)에서 발생하도록, 전용 공백 기간(blanking period)(B1, B2)만큼 서로 분리되어 있는, 디스플레이 디바이스 제어 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 각 서브 필드 그룹(G1, G2)의 시작시에, 글로벌 어드레스 동작(global addressing operation)이 서브 기간에서 수행되며, 여기서 상기 픽셀의 대응하는 요소는 광을 출력하기 위해 활성화되는, 디스플레이 디바이스 제어 방법.
  4. 제 3 항에 있어서, 각 서브 필드 기간에는, 선택적인 소거 동작 기간과 글로벌 서스테인 동작 기간이 속하며, 상기 선택적인 소거 동작 기간에는 현재 서브 필드 그룹에서 더 이상 광 출력을 생성하지 않아야 하는 상기 대응하는 요소들은 비활성화되며 상기 글로벌 서스테인 동작 기간에서 활성화된 상기 픽셀의 대응하는 요소들은 광 펄스를 생성하는, 디스플레이 디바이스 제어 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 각 서브 필드 그룹(G1, G2)의 시작시에, 글로벌 점화 동작(priming operation)이 서브 기간에서 수행되며, 여기서 상기 픽셀의 대응하는 요소는 광을 출력하기 위해 충전되는(charged), 디스플레이 디바이스 제어 방법.
  6. 제 5 항에 있어서, 각 서브 필드 기간에는 선택적인 어드레스 동작 기간과 글로벌 서스테인 동작 기간이 속하며, 상기 선택적인 어드레스 동작 기간에서 대응하는 서브 필드 기간에 광을 생성해야 하는 상기 대응하는 요소들은 활성화되며 상기 글로벌 서스테인 동작 기간에서 활성화된 상기 픽셀의 대응하는 요소는 광 펄스를 생성하는, 디스플레이 디바이스 제어 방법.
  7. 제 1 항 또는 제 2 항에 있어서, 각 서브 필드 그룹(G1, G2)의 끝에는, 글로벌 소거 동작 기간이 따라오며, 여기서 상기 픽셀의 대응하는 요소는 전기적으로 중성인 상태로 리셋되는, 디스플레이 디바이스 제어 방법.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 서브 필드 코딩 프로세스에서 사용되는 특정 코드는, 서브 필드 웨이트, 즉 서브 필드 기간 동안 생성된 광 펄스의 양이, 모든 서브 필드 웨이트가 사이즈에 따라 정렬될 때 프레임 기간에서 서브 필드 마다 증가하거나 서브 필드마다 감소하는 특성을 가지는, 디스플레이 디바이스 제어 방법.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 프레임 기간 내에서 서브 필드 그룹(G1, G2)의 위치는 프레임 기간마다 또는 랜덤화된 방식으로 교체되는, 디스플레이 디바이스 제어 방법.
  10. 제 8 항에 있어서, 사이즈에 따라 정렬될 때 특정 코드에 사용되는 서브 필드 웨이트는,
    Figure 112009010040514-pct00007
    를 갖는
    Figure 112009010040514-pct00008
    의 감마 함수의 형태를 따르며, 여기서 Y 는 출력 비디오 레벨이며 X 는 입력 비디오 레벨인, 디스플레이 디바이스 제어 방법.
  11. 비디오 화상의 픽셀의 컬러 성분에 대응하는 복수의 요소를 구비하는 디스플레이 디바이스를 제어하는 장치로서,
    ⅰ) 각 컬러 성분에 대한 비디오 레벨 픽셀 데이터를 포함하는 비디오 화상 데이터를 처리하는 비디오 처리 유닛과,
    ⅱ) 상기 픽셀 데이터를 서브필드 코드워드로 변환하며 상기 서브 필드 코드 워드의 각 비트에 픽셀의 대응하는 요소가 광 출력을 위해 활성화되는 특정 지속시간(이후 이 기간은 서브 필드라고 함)을 할당하는 서브 필드 코딩 유닛(20)으로서, 서브 필드 코딩 프로세스 동안, 상기 서브 필드 코딩 유닛(20)은 특정 코드를 적용하며, 상기 특정 코드에서 대응하는 비트 엔트리에 의해 프레임 기간에서 두 개의 활성화된 서브 필드들 사이에 있는 서브 필드는 비활성화되는 것이 회피되며 그리고 프레임 기간에서 두 개의 비활성화된 서브 필드들 사이에 있는 서브 필드는 활성화되는 것이 회피되며, 이에 의해 상기 프레임 기간에서 상기 서브 필드를 위한 표준 정렬을 한정하는, 서브 필드 코딩 유닛(20)
    을 포함하는, 디스플레이 디바이스를 제어하는 장치에 있어서,
    두 개의 연속하는 서브 필드 그룹(G1, G2) 내 프레임 기간에서 광을 생성하는 방식으로 광 생성을 제어하는 디스플레이 드라이버 회로를 위한 제어기(24)를 더 포함하며, 여기서 상기 표준 정렬에 따라 홀수로 번호 매겨진 서브 필드는 하나의 그룹(G1)으로 그룹화되며, 상기 표준 정렬에 따라 짝수로 번호 매겨진 서브 필드는 다른 그룹(G2)으로 그룹화되는 것을 특징으로 하는, 디스플레이 디바이스를 제어하는 장치.
KR1020037006955A 2000-11-30 2001-11-19 디스플레이 디바이스를 제어하기 위한 방법 및 장치 KR100898668B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00403366A EP1326223A1 (en) 2000-11-30 2000-11-30 Method and apparatus for controlling a display device
EP00403366.8 2000-11-30
PCT/EP2001/013346 WO2002045062A2 (en) 2000-11-30 2001-11-19 Method and apparatus for controlling a display device

Publications (2)

Publication Number Publication Date
KR20030063391A KR20030063391A (ko) 2003-07-28
KR100898668B1 true KR100898668B1 (ko) 2009-05-22

Family

ID=8173965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037006955A KR100898668B1 (ko) 2000-11-30 2001-11-19 디스플레이 디바이스를 제어하기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US7773161B2 (ko)
EP (2) EP1326223A1 (ko)
JP (1) JP4684535B2 (ko)
KR (1) KR100898668B1 (ko)
CN (1) CN100394467C (ko)
AU (1) AU2002216045A1 (ko)
DE (1) DE60138570D1 (ko)
WO (1) WO2002045062A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1459561A2 (en) * 2001-12-20 2004-09-22 Koninklijke Philips Electronics N.V. Adjustment of motion vectors in digital image processing systems
FR2837052B1 (fr) 2002-03-07 2004-09-10 Thomson Licensing Sa Procede d'affichage d'une image video sur un dispositif d'affichage numerique
KR100480152B1 (ko) * 2002-05-17 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1391865A1 (en) * 2002-08-23 2004-02-25 Deutsche Thomson-Brandt Gmbh Plasma display panel (PDP) - Reduction of dithering noise while displaying less video levels than required
EP1391867B1 (en) * 2002-08-23 2008-10-15 Thomson Licensing Plasma display panel (PDP) - improvement of dithering noise while displaying less video levels than required
CN1307605C (zh) * 2003-03-13 2007-03-28 友达光电股份有限公司 等离子显示板的驱动方法
KR100599762B1 (ko) * 2004-12-13 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
EP1679680A1 (en) * 2005-01-06 2006-07-12 Deutsche Thomson-Brandt Gmbh Method and apparatus for large area flicker reduction of video pictures
EP1679679A1 (en) * 2005-01-06 2006-07-12 Thomson Licensing, S.A. Method and apparatus for large area flicker reduction of video pictures
JP4867170B2 (ja) * 2005-01-17 2012-02-01 パナソニック株式会社 画像表示方法
US20060227253A1 (en) * 2005-04-07 2006-10-12 Kim Nam J Plasma display apparatus and driving method thereof
KR100811603B1 (ko) * 2005-10-18 2008-03-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
KR100911006B1 (ko) * 2006-09-14 2009-08-05 삼성에스디아이 주식회사 소음을 줄이기 위한 방전 디스플레이 패널의 구동 방법
EP1918902A1 (en) * 2006-11-03 2008-05-07 Lg Electronics Inc. Plasma display apparatus
CN101548306B (zh) * 2007-04-18 2012-05-02 松下电器产业株式会社 等离子显示面板的驱动方法
WO2008129870A1 (ja) * 2007-04-18 2008-10-30 Panasonic Corporation プラズマディスプレイパネルの駆動方法
JP4715859B2 (ja) * 2008-04-15 2011-07-06 パナソニック株式会社 プラズマディスプレイ装置
JP2009259669A (ja) * 2008-04-18 2009-11-05 Panasonic Corp プラズマディスプレイ装置
US9245529B2 (en) * 2009-06-18 2016-01-26 Texas Instruments Incorporated Adaptive encoding of a digital signal with one or more missing values
KR20110026615A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 잔상을 저감시키는 디스플레이장치 및 그 구동방법
CN101951490B (zh) * 2009-12-31 2012-09-05 四川虹欧显示器件有限公司 提高显示图像质量的方法、装置和等离子显示器
CN103956135A (zh) * 2011-12-31 2014-07-30 四川虹欧显示器件有限公司 等离子显示设备的显示方法及装置
CN102968951A (zh) * 2012-11-30 2013-03-13 四川虹欧显示器件有限公司 一种自适应的调整pal制式下维持脉冲溢出的方法
CN106097966B (zh) 2016-08-25 2019-01-29 深圳市华星光电技术有限公司 一种oled pwm像素驱动方法
CN107256691B (zh) * 2017-08-10 2019-09-27 深圳市华星光电半导体显示技术有限公司 Oled显示装置的数位驱动方法及系统
CN110599948A (zh) * 2019-08-28 2019-12-20 深圳市华星光电半导体显示技术有限公司 显示装置的驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234034B1 (ko) * 1996-10-01 1999-12-15 구자홍 Ac 플라즈마 디스플레이 판넬 구동방법
US6144364A (en) * 1995-10-24 2000-11-07 Fujitsu Limited Display driving method and apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185100A (ja) 1988-01-19 1989-07-24 Rion Co Ltd 光学式マイクロフォン
US6222512B1 (en) * 1994-02-08 2001-04-24 Fujitsu Limited Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device
JPH09198006A (ja) 1995-11-17 1997-07-31 Matsushita Electron Corp 表示装置の階調表示駆動方法、及びその駆動回路
JP2962245B2 (ja) * 1996-10-23 1999-10-12 日本電気株式会社 表示装置の階調表示方法
JPH10307561A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JPH11109916A (ja) * 1997-08-07 1999-04-23 Hitachi Ltd カラー画像表示装置
JP3331918B2 (ja) * 1997-08-27 2002-10-07 日本電気株式会社 放電表示パネルの駆動方法
JPH1185100A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd 映像信号の表示装置
US6614413B2 (en) * 1998-04-22 2003-09-02 Pioneer Electronic Corporation Method of driving plasma display panel
JP3365614B2 (ja) 1998-06-01 2003-01-14 日本ビクター株式会社 プラズマディスプレイパネル表示装置及びその駆動方法
JP3585090B2 (ja) 1998-06-15 2004-11-04 パイオニア株式会社 ディスプレイパネルの中間調表示方法
EP0982708B1 (en) * 1998-08-19 2011-05-11 Thomson Licensing Method and apparatus for processing video pictures, in particular for large area flicker effect reduction
JP3761132B2 (ja) * 1999-03-04 2006-03-29 パイオニア株式会社 ディスプレイパネルの駆動方法
JP3734244B2 (ja) * 2000-02-10 2006-01-11 パイオニア株式会社 ディスプレイパネルの駆動方法
JP2001282180A (ja) * 2000-03-28 2001-10-12 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144364A (en) * 1995-10-24 2000-11-07 Fujitsu Limited Display driving method and apparatus
KR100234034B1 (ko) * 1996-10-01 1999-12-15 구자홍 Ac 플라즈마 디스플레이 판넬 구동방법

Also Published As

Publication number Publication date
EP1326223A1 (en) 2003-07-09
WO2002045062A2 (en) 2002-06-06
US7773161B2 (en) 2010-08-10
AU2002216045A1 (en) 2002-06-11
CN1545688A (zh) 2004-11-10
US20040032533A1 (en) 2004-02-19
DE60138570D1 (de) 2009-06-10
EP1356443B1 (en) 2009-04-29
KR20030063391A (ko) 2003-07-28
WO2002045062A3 (en) 2003-09-04
JP4684535B2 (ja) 2011-05-18
CN100394467C (zh) 2008-06-11
JP2004514954A (ja) 2004-05-20
EP1356443A2 (en) 2003-10-29

Similar Documents

Publication Publication Date Title
KR100898668B1 (ko) 디스플레이 디바이스를 제어하기 위한 방법 및 장치
KR100965202B1 (ko) 비디오 화상 처리를 위한 방법 및 장치
EP0811963B1 (en) Plasma display device and driving method
EP1437705A1 (en) Method for optimizing brightness in a display device and apparatus for implementing the method
US7110050B2 (en) Method for processing video pictures for display on a display device using self-priming and refreshing sub-fields
KR20000019875A (ko) 플라즈마 표시 패널의 계조 표시 방법 및 장치
US6034655A (en) Method for controlling white balance in plasma display panel device
US6088009A (en) Device for and method of compensating image distortion of plasma display panel
JP3430593B2 (ja) ディスプレイ装置の駆動方法
KR20040060706A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
US7609235B2 (en) Multiscan display on a plasma display panel
JP4160575B2 (ja) プラズマディスプレイ装置及びその駆動方法
KR20030091046A (ko) 디스플레이 디바이스 상에서의 디스플레이를 위해 비디오화상을 처리하기 위한 방법
US20040212568A1 (en) Plasma display panel driving method and apparatus, and plasma display apparatus
JP4240160B2 (ja) Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JPH1055151A (ja) ディスプレイ装置
EP1437706A2 (en) Method for optimizing brightness in a display device and apparatus for implementing the method
JP2001175220A (ja) プラズマディスプレイパネルの階調表示処理装置及びその処理方法
KR20030033754A (ko) 템포럴 효과를 이용한 오차확산방법 및 이를 이용한플라즈마 디스플레이 패널의 구동방법 및 장치
US20060232515A1 (en) Method for driving a plasma display panel
KR20040035879A (ko) 넓은 영역의 플리커를 정정하기 위한 디스플레이 디바이스상의 비디오 영상 디스플레이 방법
KR100462317B1 (ko) 에이씨 피디피 구동장치
JP2004118188A (ja) プラズマディスプレイパネルにおけるビデオコード化方法及びシステム
KR19990038642A (ko) 피디피 구동장치
JPH10301532A (ja) 表示装置の駆動方法及び駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160408

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee