JP3430593B2 - ディスプレイ装置の駆動方法 - Google Patents
ディスプレイ装置の駆動方法Info
- Publication number
- JP3430593B2 JP3430593B2 JP30864693A JP30864693A JP3430593B2 JP 3430593 B2 JP3430593 B2 JP 3430593B2 JP 30864693 A JP30864693 A JP 30864693A JP 30864693 A JP30864693 A JP 30864693A JP 3430593 B2 JP3430593 B2 JP 3430593B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- address
- display device
- signal
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、輝度の相対比の異なる
複数のサブフィールドで１フレームを構成して多階調の
映像信号を映出するようにしたディスプレイ装置の駆動
方法に関するものである。
複数のサブフィールドで１フレームを構成して多階調の
映像信号を映出するようにしたディスプレイ装置の駆動
方法に関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図４に示され、
駆動シーケンスと駆動波形が図５（ａ）（ｂ）に示され
る。
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図４に示され、
駆動シーケンスと駆動波形が図５（ａ）（ｂ）に示され
る。
【０００４】図４において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
【０００５】図５（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図５（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図５（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
【０００６】以上のようなＡＣ駆動方式では、階調数を
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。
増やせば増やすほど、１フレーム期間内でパネルを点灯
発光させる準備期間としてのアドレス期間のビット数が
増加するため、発光期間としてのサスティン期間が相対
的に短くなり、最大輝度が低下する。このように、パネ
ル面から発光される輝度階調は、扱う信号のビット数に
よって定まるため、扱う信号のビット数を増やせば、画
質は向上するが、発光輝度が低下し、逆に扱う信号のビ
ット数を減らせば、発光輝度が増加するが、階調表示が
少なくなり、画質の低下を招く。
【０００７】入力信号のビット数よりも出力駆動信号の
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。すなわち、従来の一般的な誤差拡散処理回
路において、映像信号入力端子に、ｎ（たとえば８）ビ
ットの原画素Ａｉ，ｊの映像信号が入力し、垂直方向加
算回路、水平方向加算回路を経て、さらにビット変換回
路でビット数をｍ（たとえば４）ビットに減らす処理を
してＰＤＰ駆動回路を経てＰＤＰを発光する。
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。すなわち、従来の一般的な誤差拡散処理回
路において、映像信号入力端子に、ｎ（たとえば８）ビ
ットの原画素Ａｉ，ｊの映像信号が入力し、垂直方向加
算回路、水平方向加算回路を経て、さらにビット変換回
路でビット数をｍ（たとえば４）ビットに減らす処理を
してＰＤＰ駆動回路を経てＰＤＰを発光する。
【０００８】また、前記水平方向加算回路からの誤差拡
散信号が、予め記憶されたデータと誤差検出回路にて比
較されてその差をとって誤差荷重回路にて所定の係数を
掛けて重み付けをし、誤差検出出力を、原画素Ａｉ，ｊ
よりｈライン前の画素、例えば１ラインだけ過去に生じ
た再現誤差Ｅｊ−１を出力するｈライン遅延回路を介し
て前記垂直方向加算回路に加算されるとともに、原画素
Ａｉ，ｊよりｄドット前の画素、例えば１ドットだけ過
去に生じた再現誤差Ｅｉ−１を出力するｄドット遅延回
路を介して前記水平方向加算回路に加算される。なお、
前記誤差荷重回路での係数は一般的に全ての和が１にな
るように設定する。
散信号が、予め記憶されたデータと誤差検出回路にて比
較されてその差をとって誤差荷重回路にて所定の係数を
掛けて重み付けをし、誤差検出出力を、原画素Ａｉ，ｊ
よりｈライン前の画素、例えば１ラインだけ過去に生じ
た再現誤差Ｅｊ−１を出力するｈライン遅延回路を介し
て前記垂直方向加算回路に加算されるとともに、原画素
Ａｉ，ｊよりｄドット前の画素、例えば１ドットだけ過
去に生じた再現誤差Ｅｉ−１を出力するｄドット遅延回
路を介して前記水平方向加算回路に加算される。なお、
前記誤差荷重回路での係数は一般的に全ての和が１にな
るように設定する。
【０００９】この結果、ビット変換回路の出力端子に
は、瞬間的には階段状のような４ビットで表わされる発
光輝度レベルが出力されるにも拘らず、実際は、実線の
階段状の上下の発光輝度レベルが所定の割合で交互に出
力されるので、平均化された状態で認識され、略ｙ＝ｘ
の補正輝度線となる。
は、瞬間的には階段状のような４ビットで表わされる発
光輝度レベルが出力されるにも拘らず、実際は、実線の
階段状の上下の発光輝度レベルが所定の割合で交互に出
力されるので、平均化された状態で認識され、略ｙ＝ｘ
の補正輝度線となる。
【００１０】
【発明が解決しようとする課題】しかるに、例えば、画
像の左側が暗く、右側が明るい画像が緩やかに左に動く
場合、画面の一部分において、画像レベルは、最初のフ
レームが１２７のレベルで、つぎのフレームが１２８の
レベルに変化したものとする。サブフレームの走査は、
図３に示すように、輝度順にＳＦ１からＳＦ８までを走
査するようにしており、画像信号として８ビットが用い
られているとすると、１２７のレベルは１１１１１１１
０で量子化され、１２８のレベルは０００００００１で
量子化される。したがって、１２７〜１２８にかけて
は、ＳＦ１〜ＳＦ７まで表示期間、ＳＦ８およびＳＦ１
〜ＳＦ７まで非表示期間、ＳＦ８表示期間となって画像
が表示される。このように、動画像を表示する場合、非
表示期間が１フレームと同一期間という比較的長くなる
ため、この非表示期間が黒い線となって画像に現れ、こ
れが偽輪郭となってあらわれるという問題があった。
像の左側が暗く、右側が明るい画像が緩やかに左に動く
場合、画面の一部分において、画像レベルは、最初のフ
レームが１２７のレベルで、つぎのフレームが１２８の
レベルに変化したものとする。サブフレームの走査は、
図３に示すように、輝度順にＳＦ１からＳＦ８までを走
査するようにしており、画像信号として８ビットが用い
られているとすると、１２７のレベルは１１１１１１１
０で量子化され、１２８のレベルは０００００００１で
量子化される。したがって、１２７〜１２８にかけて
は、ＳＦ１〜ＳＦ７まで表示期間、ＳＦ８およびＳＦ１
〜ＳＦ７まで非表示期間、ＳＦ８表示期間となって画像
が表示される。このように、動画像を表示する場合、非
表示期間が１フレームと同一期間という比較的長くなる
ため、この非表示期間が黒い線となって画像に現れ、こ
れが偽輪郭となってあらわれるという問題があった。
【００１１】本発明は、１フレーム間のサブフィールド
の輝度順序を一定の規則をもって、または、ランダムに
並べ替えて非表示期間が長くならないようにして、偽輪
郭の発生しないものを得ることを目的とする。
の輝度順序を一定の規則をもって、または、ランダムに
並べ替えて非表示期間が長くならないようにして、偽輪
郭の発生しないものを得ることを目的とする。
【００１２】
【課題を解決するための手段】本発明は、輝度の相対比
の異なる複数のサブフィールドで１フレームを構成して
多階調の映像信号を映出するようにしたディスプレイ装
置において、サブフィールドの走査順序をｐ（ｐ＝１、
２、３、…）フレーム単位で規則的に、または、ランダ
ムに変化して駆動するようにしたことを特徴とするディ
スプレイ装置の駆動方法である。
の異なる複数のサブフィールドで１フレームを構成して
多階調の映像信号を映出するようにしたディスプレイ装
置において、サブフィールドの走査順序をｐ（ｐ＝１、
２、３、…）フレーム単位で規則的に、または、ランダ
ムに変化して駆動するようにしたことを特徴とするディ
スプレイ装置の駆動方法である。
【００１３】
【作用】フレーム単位で規則的に変化する場合、最初の
走査順序を第１、第２、…第ｑサブフィールドとし、つ
ぎの走査順序を第２、…第ｑ、第１サブフィールドと
し、以下同様にして１フレーム毎に先頭のサブフィール
ドの走査順序を１つずつずらして駆動する。画像レベル
は、最初のフレームが例えば１２７のレベルで、つぎの
フレームが１２８のレベルに変化したものとする。第１
フレーム目では、輝度順に最初から走査するが、第２フ
レーム目以降では、１つずつずらして走査するから、１
２８のレベルは量子化される順序が途中から始まり、し
たがって、１２７〜１２８にかけては、非表示期間が１
フレームよりも十分短くなり、偽輪郭が目立たなくな
る。走査順番を制御する信号を、外部サブアドレス設定
信号からの乱数表によるランダムな信号とすることによ
り、同様に非表示期間が１フレームよりも十分短くな
り、偽輪郭が目立たなくなる。
走査順序を第１、第２、…第ｑサブフィールドとし、つ
ぎの走査順序を第２、…第ｑ、第１サブフィールドと
し、以下同様にして１フレーム毎に先頭のサブフィール
ドの走査順序を１つずつずらして駆動する。画像レベル
は、最初のフレームが例えば１２７のレベルで、つぎの
フレームが１２８のレベルに変化したものとする。第１
フレーム目では、輝度順に最初から走査するが、第２フ
レーム目以降では、１つずつずらして走査するから、１
２８のレベルは量子化される順序が途中から始まり、し
たがって、１２７〜１２８にかけては、非表示期間が１
フレームよりも十分短くなり、偽輪郭が目立たなくな
る。走査順番を制御する信号を、外部サブアドレス設定
信号からの乱数表によるランダムな信号とすることによ
り、同様に非表示期間が１フレームよりも十分短くな
り、偽輪郭が目立たなくなる。
【００１４】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１において、ｎビットの原画素Ａｉ，ｊの映像信
号（ＲＧＢ）入力端子５１と制御信号入力端子５２は、
書込み制御部５３に接続され、この書込み制御部５３
は、Ｉ／Ｏバッファ部５４のアドレス制御部５５とデー
タ制御部５６を介してフレームメモリ５８に接続されて
いる。前記制御信号入力端子５２と外部サブアドレス設
定信号入力端子６７は、読出し制御部６０に接続され、
この読出し制御部６０の中のアドレスデコーダ６１は、
アドレス制御部５５に接続され、また、サブアドレスカ
ウンタ６２は、サブアドレスデコーダ６３を介して前記
Ｉ／Ｏバッファ部５４のビット選択部５７に接続されて
いる。また、前記データ制御部５６とサブアドレスデコ
ーダ６３に接続されたビット選択部５７は、アドレスド
ライバ６５とアドレスドライバ６６を介してＰＤＰ１０
に接続されている。
る。図１において、ｎビットの原画素Ａｉ，ｊの映像信
号（ＲＧＢ）入力端子５１と制御信号入力端子５２は、
書込み制御部５３に接続され、この書込み制御部５３
は、Ｉ／Ｏバッファ部５４のアドレス制御部５５とデー
タ制御部５６を介してフレームメモリ５８に接続されて
いる。前記制御信号入力端子５２と外部サブアドレス設
定信号入力端子６７は、読出し制御部６０に接続され、
この読出し制御部６０の中のアドレスデコーダ６１は、
アドレス制御部５５に接続され、また、サブアドレスカ
ウンタ６２は、サブアドレスデコーダ６３を介して前記
Ｉ／Ｏバッファ部５４のビット選択部５７に接続されて
いる。また、前記データ制御部５６とサブアドレスデコ
ーダ６３に接続されたビット選択部５７は、アドレスド
ライバ６５とアドレスドライバ６６を介してＰＤＰ１０
に接続されている。
【００１５】前記サブアドレスデコーダ６３は、ＳＦ１
〜ＳＦ８までの輝度順位をつぎのように周期的に並べ替
えするためのものである。例１として１フレーム毎に輝
度を１つずつずらして並べ替える方法の場合 第１フレーム目：ＳＦ１、２、３、４、５、６、７、８ 第２フレーム目：ＳＦ２、３、４、５、６、７、８、１ 第３フレーム目：ＳＦ３、４、５、６、７、８、１、２ 第４フレーム目：ＳＦ４、５、６、７、８、１、２、３ ……
〜ＳＦ８までの輝度順位をつぎのように周期的に並べ替
えするためのものである。例１として１フレーム毎に輝
度を１つずつずらして並べ替える方法の場合 第１フレーム目：ＳＦ１、２、３、４、５、６、７、８ 第２フレーム目：ＳＦ２、３、４、５、６、７、８、１ 第３フレーム目：ＳＦ３、４、５、６、７、８、１、２ 第４フレーム目：ＳＦ４、５、６、７、８、１、２、３ ……
【００１６】例２として１フレーム毎に輝度を３つずつ
ずらして並べ替える方法の場合 第１フレーム目：ＳＦ１、２、３、４、５、６、７、８ 第２フレーム目：ＳＦ４、５、６、７、８、１、２、３ 第３フレーム目：ＳＦ７、８、１、２、３、４、５、６ 第４フレーム目：ＳＦ２、３、４、５、６、７、８、１ …… その他、１フレーム毎に輝度をｒ（ｒ＝１、２、３、
…）段階ずつずらして並べ替えるなど適宜設定すること
ができる。
ずらして並べ替える方法の場合 第１フレーム目：ＳＦ１、２、３、４、５、６、７、８ 第２フレーム目：ＳＦ４、５、６、７、８、１、２、３ 第３フレーム目：ＳＦ７、８、１、２、３、４、５、６ 第４フレーム目：ＳＦ２、３、４、５、６、７、８、１ …… その他、１フレーム毎に輝度をｒ（ｒ＝１、２、３、
…）段階ずつずらして並べ替えるなど適宜設定すること
ができる。
【００１７】前記外部サブアドレス設定信号入力端子６
７による場合には、外部からコントロールしてつぎの例
３のように信号を入力する。 第１フレーム目：ＳＦ３、７、１、６、８、４、２、５ 第２フレーム目：ＳＦ６、１、７、２、５、８、４、３ …… この場合、外部のマイコンの乱数表などにより、ランダ
ムに設定した信号を入力する場合が考えられる。
７による場合には、外部からコントロールしてつぎの例
３のように信号を入力する。 第１フレーム目：ＳＦ３、７、１、６、８、４、２、５ 第２フレーム目：ＳＦ６、１、７、２、５、８、４、３ …… この場合、外部のマイコンの乱数表などにより、ランダ
ムに設定した信号を入力する場合が考えられる。
【００１８】以上のような構成において、ディジタル映
像信号（ＲＧＢ）が、入力端子５１から書込み制御部５
３に入力するとともに、クロック信号、ブランキング信
号、垂直および水平同期信号が制御信号入力端子５２か
ら書込み制御部５３と読出し制御部６０に入力する。ま
た、書込み制御部５３は、前記制御信号により、書込み
用のアドレス信号を出力し、Ｉ／Ｏバッファ部５４のア
ドレス制御部５５に入力するとともに、入力された映像
信号をデータ制御部５６に入力し、アドレス制御部５５
から入力されるアドレス信号に従って、データ制御部５
６からの映像信号データをＤＲＡＭモジュールからなる
フレームメモリ５８に書込み記憶させる。
像信号（ＲＧＢ）が、入力端子５１から書込み制御部５
３に入力するとともに、クロック信号、ブランキング信
号、垂直および水平同期信号が制御信号入力端子５２か
ら書込み制御部５３と読出し制御部６０に入力する。ま
た、書込み制御部５３は、前記制御信号により、書込み
用のアドレス信号を出力し、Ｉ／Ｏバッファ部５４のア
ドレス制御部５５に入力するとともに、入力された映像
信号をデータ制御部５６に入力し、アドレス制御部５５
から入力されるアドレス信号に従って、データ制御部５
６からの映像信号データをＤＲＡＭモジュールからなる
フレームメモリ５８に書込み記憶させる。
【００１９】１フレーム分の映像信号データの書込みが
終了すると、読出し制御部６０のアドレスデコーダ６１
は入力された制御信号に基づいて、読出し用のアドレス
信号を出力し、アドレス制御部５５に入力して、フレー
ムメモリ５８から映像信号データを読出し、データ制御
部５６に入力する。読出し制御部６０のサブアドレスカ
ウンタ６２は、１フレーム中のＳＦ１〜ＳＦ８までの各
期間をカウントしてカウント信号を出力するようにして
おり、同カウント信号をサブアドレスデコーダ６３で周
期的に並べ替えして設定した前記順番に従い出力する。
終了すると、読出し制御部６０のアドレスデコーダ６１
は入力された制御信号に基づいて、読出し用のアドレス
信号を出力し、アドレス制御部５５に入力して、フレー
ムメモリ５８から映像信号データを読出し、データ制御
部５６に入力する。読出し制御部６０のサブアドレスカ
ウンタ６２は、１フレーム中のＳＦ１〜ＳＦ８までの各
期間をカウントしてカウント信号を出力するようにして
おり、同カウント信号をサブアドレスデコーダ６３で周
期的に並べ替えして設定した前記順番に従い出力する。
【００２０】図２は、本発明の映像信号の駆動方法の一
例を示すもので、この例では、前記例２の順番により駆
動した場合を示している。すなわち、第１フレーム目が
ＳＦ１、２、３、４、５、６、７、８の順であるとする
と、第２フレーム目以下が３つのＳＦずつ周期的にずら
して並べ替えているものとする。
例を示すもので、この例では、前記例２の順番により駆
動した場合を示している。すなわち、第１フレーム目が
ＳＦ１、２、３、４、５、６、７、８の順であるとする
と、第２フレーム目以下が３つのＳＦずつ周期的にずら
して並べ替えているものとする。
【００２１】このサブアドレスデコーダ６３からの出力
はＩ／Ｏバッファ部５４のビット選択部５７に入力し、
また、フレームメモリ５８から読出された映像信号デー
タもビット選択部５７に入力している。
はＩ／Ｏバッファ部５４のビット選択部５７に入力し、
また、フレームメモリ５８から読出された映像信号デー
タもビット選択部５７に入力している。
【００２２】ビット選択部５７では、映像信号データの
ビットを選択してアドレスドライバ６５とアドレスドラ
イバ６６に入力し、また、制御信号入力端子５２からの
制御信号に基づき、アドレス信号を発生させてアドレス
ドライバ６５とアドレスドライバ６６に入力し、ＰＤＰ
１０の指定のアドレス部分に書込み、映像信号を映し出
す。
ビットを選択してアドレスドライバ６５とアドレスドラ
イバ６６に入力し、また、制御信号入力端子５２からの
制御信号に基づき、アドレス信号を発生させてアドレス
ドライバ６５とアドレスドライバ６６に入力し、ＰＤＰ
１０の指定のアドレス部分に書込み、映像信号を映し出
す。
【００２３】図２において、図３の場合と同様に、画像
レベルは、最初のフレームが１２７のレベルで、つぎの
フレームが１２８のレベルに変化したものとする。第１
フレーム目では、輝度順にＳＦ１から走査するから、１
２７のレベルは１１１１１１１０で量子化されるが、第
２フレーム目では、ＳＦ４から走査するから、１２８の
レベルは００００１０００で量子化される。したがっ
て、１２７〜１２８にかけては、ＳＦ１〜ＳＦ７まで表
示期間、ＳＦ８およびＳＦ４〜ＳＦ７まで非表示期間、
ＳＦ８表示期間、ＳＦ１〜ＳＦ３まで非表示期間となっ
て画像が表示される。
レベルは、最初のフレームが１２７のレベルで、つぎの
フレームが１２８のレベルに変化したものとする。第１
フレーム目では、輝度順にＳＦ１から走査するから、１
２７のレベルは１１１１１１１０で量子化されるが、第
２フレーム目では、ＳＦ４から走査するから、１２８の
レベルは００００１０００で量子化される。したがっ
て、１２７〜１２８にかけては、ＳＦ１〜ＳＦ７まで表
示期間、ＳＦ８およびＳＦ４〜ＳＦ７まで非表示期間、
ＳＦ８表示期間、ＳＦ１〜ＳＦ３まで非表示期間となっ
て画像が表示される。
【００２４】このように順番を周期的に並べ替えること
により、非表示期間が１フレームよりも短くなり、偽輪
郭が目立たなくなる。前記サブアドレスデコーダ６３の
順番を制御する信号を、例３のように、外部のマイコン
などに接続された外部サブアドレス設定信号入力端子６
７からの乱数表によるランダムな信号とすることもでき
る。
により、非表示期間が１フレームよりも短くなり、偽輪
郭が目立たなくなる。前記サブアドレスデコーダ６３の
順番を制御する信号を、例３のように、外部のマイコン
などに接続された外部サブアドレス設定信号入力端子６
７からの乱数表によるランダムな信号とすることもでき
る。
【００２５】
（１）本発明は、サブフィールドの走査順序を１フレー
ム単位で変化せしめて駆動するようにしたため、非表示
期間が１フレームよりも短くなるとともに、フレーム毎
に変化することにより、偽輪郭が目立たなくなる。
ム単位で変化せしめて駆動するようにしたため、非表示
期間が１フレームよりも短くなるとともに、フレーム毎
に変化することにより、偽輪郭が目立たなくなる。
【００２６】（２）サブフィールドの走査順序を外部信
号入力源からランダムに変化せして駆動することによ
り、より一層偽輪郭の発生がなくなる。
号入力源からランダムに変化せして駆動することによ
り、より一層偽輪郭の発生がなくなる。
【図１】本発明によるディスプレイ装置の駆動方法の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】本発明による映像信号駆動例を示す説明図であ
る。
る。
【図３】従来方法による映像信号駆動例を示す説明図で
ある。
ある。
【図４】２５６階調の手法に使用されるＰＤＰの斜視図
である。
である。
【図５】２５６階調の手法における駆動シーケンスと駆
動波形図である。
動波形図である。
１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、３０…映像信号入力端子、３１…垂直方向
加算回路、３２…水平方向加算回路、３３…ビット変換
回路、３４…出力端子、３５…誤差検出回路、３６…ｈ
ライン遅延回路、３７…ｄドット遅延回路、３８…メモ
リ、４０…誤差荷重回路、４１…誤差荷重回路、５１…
映像信号（ＲＧＢ）入力端子、５２…制御信号入力端
子、５３…書込み制御部、５４…Ｉ／Ｏバッファ部、５
５…アドレス制御部、５６…データ制御部、５７…ビッ
ト選択部、５８…フレームメモリ、６０…読出し制御
部、６１…アドレスデコーダ、６２…サブアドレスカウ
ンタ、６３…サブアドレスデコーダ、６５…アドレスド
ライバ、６６…アドレスドライバ、６７…外部サブアド
レス設定信号入力端子。
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、３０…映像信号入力端子、３１…垂直方向
加算回路、３２…水平方向加算回路、３３…ビット変換
回路、３４…出力端子、３５…誤差検出回路、３６…ｈ
ライン遅延回路、３７…ｄドット遅延回路、３８…メモ
リ、４０…誤差荷重回路、４１…誤差荷重回路、５１…
映像信号（ＲＧＢ）入力端子、５２…制御信号入力端
子、５３…書込み制御部、５４…Ｉ／Ｏバッファ部、５
５…アドレス制御部、５６…データ制御部、５７…ビッ
ト選択部、５８…フレームメモリ、６０…読出し制御
部、６１…アドレスデコーダ、６２…サブアドレスカウ
ンタ、６３…サブアドレスデコーダ、６５…アドレスド
ライバ、６６…アドレスドライバ、６７…外部サブアド
レス設定信号入力端子。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小坂井 朝郎
神奈川県川崎市高津区末長1116番地 株
式会社富士通ゼネラル内
(72)発明者 小林 正幸
神奈川県川崎市高津区末長1116番地 株
式会社富士通ゼネラル内
(56)参考文献 特開 平４−211294（ＪＰ，Ａ)
特開 平５−53530（ＪＰ，Ａ)
特開 平５−127613（ＪＰ，Ａ)
特開 平３−145691（ＪＰ，Ａ)
特開 平４−291392（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/20 641
G09G 3/28
Claims (3)
- 【請求項１】 輝度の相対比の異なる複数のサブフィー
ルドで１フレームを構成して多階調の映像信号を映出す
るようにしたディスプレイ装置において、サブフィール
ドの走査順序をｐ（ｐ＝１、２、３、…）フレーム単位
で規則的に変化して駆動するようにしたことを特徴とす
るディスプレイ装置の駆動方法。 - 【請求項２】 輝度の相対比の異なる第１、第２、…第
ｑの複数のサブフィールドで１フレームを構成して多階
調の映像信号を映出するようにしたディスプレイ装置に
おいて、最初の走査順序を第１、第２、…第ｑサブフィ
ールドとし、つぎの走査順序を第２、…第ｑ、第１サブ
フィールドとし、以下同様にして１フレーム毎に先頭の
サブフィールドの走査順序を１つずつずらして駆動する
ようにしたことを特徴とするディスプレイ装置の駆動方
法。 - 【請求項３】 輝度の相対比の異なる複数のサブフィー
ルドで１フレームを構成して多階調の映像信号を映出す
るようにしたディスプレイ装置において、外部サブアド
レス設定信号によりサブフィールドの走査順序をｐ（ｐ
＝１、２、３、…）フレーム単位でランダムに変化して
駆動するようにしたことを特徴とするディスプレイ装置
の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30864693A JP3430593B2 (ja) | 1993-11-15 | 1993-11-15 | ディスプレイ装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30864693A JP3430593B2 (ja) | 1993-11-15 | 1993-11-15 | ディスプレイ装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07140922A JPH07140922A (ja) | 1995-06-02 |
| JP3430593B2 true JP3430593B2 (ja) | 2003-07-28 |
Family
ID=17983576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30864693A Expired - Fee Related JP3430593B2 (ja) | 1993-11-15 | 1993-11-15 | ディスプレイ装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430593B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0837441B1 (en) * | 1995-04-07 | 2005-01-26 | Fujitsu General Limited | Method of driving display device |
| JP3704813B2 (ja) * | 1996-06-18 | 2005-10-12 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ |
| JP3179036B2 (ja) * | 1996-10-14 | 2001-06-25 | 三菱電機株式会社 | ディスプレイ装置 |
| KR100462317B1 (ko) * | 1997-10-23 | 2005-04-06 | 엘지전자 주식회사 | 에이씨 피디피 구동장치 |
| KR19990070342A (ko) * | 1998-02-19 | 1999-09-15 | 구자홍 | 플라즈마 표시장치와 그 구동방법 |
| KR100517862B1 (ko) * | 1998-11-30 | 2005-11-25 | 오리온전기 주식회사 | 플라즈마 표시패널의 구동방법 |
| EP1022714A3 (en) * | 1999-01-18 | 2001-05-09 | Pioneer Corporation | Method for driving a plasma display panel |
| KR100472997B1 (ko) | 1999-11-09 | 2005-03-07 | 미쓰비시덴키 가부시키가이샤 | 교류형 플라즈마 디스플레이 패널 |
| TW525122B (en) * | 1999-11-29 | 2003-03-21 | Semiconductor Energy Lab | Electronic device |
| JP3679704B2 (ja) | 2000-02-28 | 2005-08-03 | 三菱電機株式会社 | プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置 |
| JP4326659B2 (ja) | 2000-02-28 | 2009-09-09 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法、及びプラズマディスプレイ装置 |
| US6956546B1 (en) | 2000-10-10 | 2005-10-18 | Mitsubishi Denki Kabushiki Kaisha | Method of driving AC plasma display panel, plasma display device and AC plasma display panel |
| JP4066662B2 (ja) * | 2001-03-09 | 2008-03-26 | セイコーエプソン株式会社 | 電気光学素子の駆動方法、駆動装置及び電子機器 |
| KR20020084420A (ko) * | 2001-04-30 | 2002-11-07 | 주식회사 유피디 | 플라즈마 디스플레이 패널의 화상데이터 저장용 메모리 소자 및 이를 이용한 주문형 반도체와 화상데이터 저장 방법 |
| KR100669042B1 (ko) * | 2001-06-16 | 2007-01-15 | 충화 픽처 튜브스, 엘티디. | 플라즈마 표시판에 관한 에러 확산을 구현하는 방법 |
| JP2003114646A (ja) | 2001-08-03 | 2003-04-18 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法。 |
-
1993
- 1993-11-15 JP JP30864693A patent/JP3430593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07140922A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2903984B2 (ja) | ディスプレイ装置の駆動方法 | |
| JP3423865B2 (ja) | Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置 | |
| EP0811963B1 (en) | Plasma display device and driving method | |
| JP3430593B2 (ja) | ディスプレイ装置の駆動方法 | |
| US6069610A (en) | Drive for a display device | |
| JPH10153982A (ja) | 階調表示方法および階調表示装置 | |
| JP3556103B2 (ja) | Ｐｄｐの駆動方法 | |
| EP1548696B1 (en) | Method and apparatus for driving plasma display panel | |
| JPH08254965A (ja) | 表示装置の階調表示方法 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| US7843405B2 (en) | Plasma display apparatus and method of driving the same | |
| US6052101A (en) | Circuit of driving plasma display device and gray scale implementing method | |
| JP2003043992A (ja) | プラズマディスプレーパネルのフリッカの除去方法及び装置 | |
| JP4240160B2 (ja) | Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置 | |
| JP3639395B2 (ja) | 平面表示装置の駆動方法 | |
| JP2003302929A (ja) | プラズマディスプレイ装置 | |
| JPH10177364A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| JP2817597B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP2000221937A (ja) | 画像表示装置 | |
| JP4379643B2 (ja) | 階調表示方法及び表示装置 | |
| JPH10177366A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| JP2000066637A (ja) | プラズマディスプレイパネルの階調表示方法 | |
| JPH10228259A (ja) | プラズマディスプレイパネル表示装置の駆動方法 | |
| JP3508184B2 (ja) | ディスプレイ装置の誤差拡散処理回路 | |
| JP3019025B2 (ja) | カラープラズマディスプレイパネルおよびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |