JPH10301532A - 表示装置の駆動方法及び駆動回路 - Google Patents
表示装置の駆動方法及び駆動回路Info
- Publication number
- JPH10301532A JPH10301532A JP9124884A JP12488497A JPH10301532A JP H10301532 A JPH10301532 A JP H10301532A JP 9124884 A JP9124884 A JP 9124884A JP 12488497 A JP12488497 A JP 12488497A JP H10301532 A JPH10301532 A JP H10301532A
- Authority
- JP
- Japan
- Prior art keywords
- period
- pulse
- scan
- address
- sustain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 アドレス・表示分離型駆動法で多階調画像を
表示する表示装置において、発光輝度の向上、画質の向
上、高精細化を図ること。 【解決手段】 １フレームを複数のサブフィールドに時
分割し、各サブフィールドをアドレス期間とサスティン
期間に時分割し、アドレス期間にアドレスパルス及びス
キャンパルスを出力し、サスティン期間にサスティンパ
ルスを出力し、ディジタル入力映像信号の輝度レベルに
応じたサブフィールドを発光してＰＤＰ（マトリックス
型の表示パネルの一例）で多階調画像を表示するものに
おいて、アドレス期間にＰＤＰへ出力するスキャンパル
スをｎ：１インタレース（ｎは２以上の整数）走査用の
スキャンパルスに制御することによって、プログレッシ
ブ走査でスキャンしていた従来例よりスキャン期間を短
縮できる。このため、アドレス期間を短かくして、発光
期間としてのサスティン期間を長くできる。
表示する表示装置において、発光輝度の向上、画質の向
上、高精細化を図ること。 【解決手段】 １フレームを複数のサブフィールドに時
分割し、各サブフィールドをアドレス期間とサスティン
期間に時分割し、アドレス期間にアドレスパルス及びス
キャンパルスを出力し、サスティン期間にサスティンパ
ルスを出力し、ディジタル入力映像信号の輝度レベルに
応じたサブフィールドを発光してＰＤＰ（マトリックス
型の表示パネルの一例）で多階調画像を表示するものに
おいて、アドレス期間にＰＤＰへ出力するスキャンパル
スをｎ：１インタレース（ｎは２以上の整数）走査用の
スキャンパルスに制御することによって、プログレッシ
ブ走査でスキャンしていた従来例よりスキャン期間を短
縮できる。このため、アドレス期間を短かくして、発光
期間としてのサスティン期間を長くできる。
Description
【０００１】
【発明の属する技術分野】本発明は、１フレームを複数
のサブフィールド（又はサブフレーム）に時分割し、各
サブフィールドをアドレス期間とサスティン期間に時分
割し、アドレス期間にアドレスパルス及びスキャンパル
スを出力し、サスティン期間にサスティンパルスを出力
し、ディジタルの入力映像信号の輝度レベルに応じたサ
ブフィールドを発光して、マトリックス型の表示パネル
で多階調画像を表示する表示装置の駆動方法及び駆動回
路に関するものである。
のサブフィールド（又はサブフレーム）に時分割し、各
サブフィールドをアドレス期間とサスティン期間に時分
割し、アドレス期間にアドレスパルス及びスキャンパル
スを出力し、サスティン期間にサスティンパルスを出力
し、ディジタルの入力映像信号の輝度レベルに応じたサ
ブフィールドを発光して、マトリックス型の表示パネル
で多階調画像を表示する表示装置の駆動方法及び駆動回
路に関するものである。
【０００２】
【従来の技術】薄型、軽量の表示装置として、ＰＤＰ
（プラズマディスプレイパネル）やＬＣＤ（液晶ディス
プレイ）パネルなどのマトリックス型の表示パネルを用
いたものが注目されている。このＰＤＰの駆動方式は、
従来のＣＲＴ駆動方式とは全く異なっており、ディジタ
ル化された入力映像信号による直接駆動方式である。し
たがって、パネル面から発光される輝度階調は、扱う信
号のビット数によって定まる。
（プラズマディスプレイパネル）やＬＣＤ（液晶ディス
プレイ）パネルなどのマトリックス型の表示パネルを用
いたものが注目されている。このＰＤＰの駆動方式は、
従来のＣＲＴ駆動方式とは全く異なっており、ディジタ
ル化された入力映像信号による直接駆動方式である。し
たがって、パネル面から発光される輝度階調は、扱う信
号のビット数によって定まる。
【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが、階調表示
に関しては試作レベルで最大６４階調表示までの報告し
かなかった。しかし、アドレス・表示分離型駆動法（Ａ
ＤＳサブフィールド法）による将来の２５６階調の手法
が提案されている。この方法に使用されるＰＤＰの駆動
シーケンスと駆動波形を図３（ａ）（ｂ）に示す。
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが、階調表示
に関しては試作レベルで最大６４階調表示までの報告し
かなかった。しかし、アドレス・表示分離型駆動法（Ａ
ＤＳサブフィールド法）による将来の２５６階調の手法
が提案されている。この方法に使用されるＰＤＰの駆動
シーケンスと駆動波形を図３（ａ）（ｂ）に示す。
【０００４】図３（ａ）において、例えば、８ビット、
２５６階調の場合、１フレームは、輝度の相対比が１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、Ｓ
Ｆ６、ＳＦ７、ＳＦ８で構成され、８画面の輝度の組み
合わせで２５６階調の表示を行うものとする。
２５６階調の場合、１フレームは、輝度の相対比が１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、Ｓ
Ｆ６、ＳＦ７、ＳＦ８で構成され、８画面の輝度の組み
合わせで２５６階調の表示を行うものとする。
【０００５】図３（ｂ）において、それぞれのサブフィ
ールドは、リフレッシュして１画面分のデータの書込み
を行うアドレス期間とそのサブフィールドの輝度レベル
を決めるサスティン期間で構成される。アドレス期間で
は、ステップ１〜３のイレーズパルス（消去パルス）で
前サブフィールドの電荷を消去し、ステップ４のスキャ
ンパルスでライン毎（走査線毎）に順次スキャンし（す
なわちプログレッシブ走査をし）、各ピクセル（各画
素）に初期的に壁電荷が形成され、その後のサスティン
期間でサスティンパルスが全画面に与えられ、表示が行
われる。サブフィールドの明るさはサスティンパルスの
数に比例し、所定の輝度に設定される。このようにして
２５６階調表示が実現される。
ールドは、リフレッシュして１画面分のデータの書込み
を行うアドレス期間とそのサブフィールドの輝度レベル
を決めるサスティン期間で構成される。アドレス期間で
は、ステップ１〜３のイレーズパルス（消去パルス）で
前サブフィールドの電荷を消去し、ステップ４のスキャ
ンパルスでライン毎（走査線毎）に順次スキャンし（す
なわちプログレッシブ走査をし）、各ピクセル（各画
素）に初期的に壁電荷が形成され、その後のサスティン
期間でサスティンパルスが全画面に与えられ、表示が行
われる。サブフィールドの明るさはサスティンパルスの
数に比例し、所定の輝度に設定される。このようにして
２５６階調表示が実現される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
ようなＡＣ型駆動方式では、階調数を増せば増すほど１
フレーム期間内で表示パネルを点灯発光させる準備期間
としてのアドレス期間のビット数が増加するため、発光
期間としてのサスティン期間が相対的に短くなり、最大
輝度が低下する。このように表示パネルの輝度階調は扱
う信号のビット数によって定まるため、扱う信号のビッ
ト数を増せば画質は向上するが発光輝度が低下し、逆
に、扱う信号のビット数を減らせば発光輝度は向上する
が階調数が少なくなり画質の低下を招くという問題点が
あった。また、表示パネルのライン数を増やせば高精細
な画像が得られるが、スキャンするライン数が増えるの
でアドレス期間が長くなり、サスティン期間を短くして
発光輝度を犠牲にするか、扱うビット数を減らして画質
を犠牲にするかしなければならないという問題点があっ
た。
ようなＡＣ型駆動方式では、階調数を増せば増すほど１
フレーム期間内で表示パネルを点灯発光させる準備期間
としてのアドレス期間のビット数が増加するため、発光
期間としてのサスティン期間が相対的に短くなり、最大
輝度が低下する。このように表示パネルの輝度階調は扱
う信号のビット数によって定まるため、扱う信号のビッ
ト数を増せば画質は向上するが発光輝度が低下し、逆
に、扱う信号のビット数を減らせば発光輝度は向上する
が階調数が少なくなり画質の低下を招くという問題点が
あった。また、表示パネルのライン数を増やせば高精細
な画像が得られるが、スキャンするライン数が増えるの
でアドレス期間が長くなり、サスティン期間を短くして
発光輝度を犠牲にするか、扱うビット数を減らして画質
を犠牲にするかしなければならないという問題点があっ
た。
【０００７】本発明は、上述の問題点に鑑みてなされた
もので、１フレームを複数のサブフィールドに時分割
し、各サブフィールドをアドレス期間とサスティン期間
に時分割し、アドレス期間にアドレスパルス及びスキャ
ンパルスを出力し、サスティン期間にサスティンパルス
を出力し、ディジタルの入力映像信号の輝度レベルに応
じたサブフィールドを発光して、マトリックス型の表示
パネルで多階調画像を表示する表示装置の駆動方法及び
駆動回路において、発光輝度の向上、画質の向上、高精
細化を図ることを目的とする。
もので、１フレームを複数のサブフィールドに時分割
し、各サブフィールドをアドレス期間とサスティン期間
に時分割し、アドレス期間にアドレスパルス及びスキャ
ンパルスを出力し、サスティン期間にサスティンパルス
を出力し、ディジタルの入力映像信号の輝度レベルに応
じたサブフィールドを発光して、マトリックス型の表示
パネルで多階調画像を表示する表示装置の駆動方法及び
駆動回路において、発光輝度の向上、画質の向上、高精
細化を図ることを目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明は、１フ
レームを複数のサブフィールドに時分割し、各サブフィ
ールドをアドレス期間とサスティン期間に時分割し、ア
ドレス期間にアドレスパルス及びスキャンパルスを出力
し、サスティン期間にサスティンパルスを出力し、ディ
ジタルの入力映像信号の輝度レベルに応じたサブフィー
ルドを発光して、マトリックス型の表示パネルで多階調
画像を表示する表示装置の駆動方法において、アドレス
期間に表示パネルへ出力するスキャンパルスをｎ：１イ
ンタレース（ｎは２以上の整数）走査用のスキャンパル
スとしてなることを特徴とする。
レームを複数のサブフィールドに時分割し、各サブフィ
ールドをアドレス期間とサスティン期間に時分割し、ア
ドレス期間にアドレスパルス及びスキャンパルスを出力
し、サスティン期間にサスティンパルスを出力し、ディ
ジタルの入力映像信号の輝度レベルに応じたサブフィー
ルドを発光して、マトリックス型の表示パネルで多階調
画像を表示する表示装置の駆動方法において、アドレス
期間に表示パネルへ出力するスキャンパルスをｎ：１イ
ンタレース（ｎは２以上の整数）走査用のスキャンパル
スとしてなることを特徴とする。
【０００９】上述のように、アドレス期間に表示パネル
へ出力するスキャンパルスをｎ：１インタレース走査用
のスキャンパルスとしたので、スキャンパルスをプログ
レッシブ（ノンインタレース）走査用のスキャンパルス
としていた従来例と比べ、スキャン期間を短縮してアド
レス期間を短くすることができる。このため、サスティ
ン期間を従来例より長くして発光輝度の向上を図ること
ができ、サブフィールド数を増やして画質の向上を図る
ことができ、ライン数を増やして高精細化を図ることが
できる。
へ出力するスキャンパルスをｎ：１インタレース走査用
のスキャンパルスとしたので、スキャンパルスをプログ
レッシブ（ノンインタレース）走査用のスキャンパルス
としていた従来例と比べ、スキャン期間を短縮してアド
レス期間を短くすることができる。このため、サスティ
ン期間を従来例より長くして発光輝度の向上を図ること
ができ、サブフィールド数を増やして画質の向上を図る
ことができ、ライン数を増やして高精細化を図ることが
できる。
【００１０】請求項２の発明は、請求項１の発明におい
て、ｎ＝２にするとともに、入力映像信号が２：１イン
タレース走査信号の偶数フィールド信号か奇数フィール
ド信号かを検出し、この検出値に応じてアドレス期間に
表示パネルへ出力するスキャンパルスを偶数ライン用と
奇数ライン用に切り替える。このため、請求項１の発明
と同様にスキャン期間を短縮してアドレス期間を短くで
きるとともに、入力映像信号からフィールド情報を検出
し検出値に応じてスキャンするラインを制御することが
できる。
て、ｎ＝２にするとともに、入力映像信号が２：１イン
タレース走査信号の偶数フィールド信号か奇数フィール
ド信号かを検出し、この検出値に応じてアドレス期間に
表示パネルへ出力するスキャンパルスを偶数ライン用と
奇数ライン用に切り替える。このため、請求項１の発明
と同様にスキャン期間を短縮してアドレス期間を短くで
きるとともに、入力映像信号からフィールド情報を検出
し検出値に応じてスキャンするラインを制御することが
できる。
【００１１】請求項３の発明は、請求項１の発明を実施
する回路に係る発明であって、アドレス期間に表示パネ
ルへ出力するスキャンパルスを、ｎ：１インタレース
（ｎは２以上の整数）走査用のスキャンパルスに制御す
る制御回路を具備してなることを特徴とする。この制御
回路によって、アドレス期間に表示パネルへ出力するス
キャンパルスをｎ：１インタレース走査用のスキャンパ
ルスに制御するようにしたので、請求項１の発明と同様
の作用効果を有する。
する回路に係る発明であって、アドレス期間に表示パネ
ルへ出力するスキャンパルスを、ｎ：１インタレース
（ｎは２以上の整数）走査用のスキャンパルスに制御す
る制御回路を具備してなることを特徴とする。この制御
回路によって、アドレス期間に表示パネルへ出力するス
キャンパルスをｎ：１インタレース走査用のスキャンパ
ルスに制御するようにしたので、請求項１の発明と同様
の作用効果を有する。
【００１２】請求項４の発明は、請求項１の発明を実施
する装置に係る発明で、アドレス期間に表示パネルへ出
力するスキャンパルスを、２：１インタレース走査用の
スキャンパルスに制御する制御回路を具備してなること
を特徴とする。この制御回路によって、アドレス期間に
表示パネルへ出力するスキャンパルスを２：１インタレ
ース走査用のスキャンパルスに制御するようにしたの
で、請求項１の発明と同様の作用効果を有する。
する装置に係る発明で、アドレス期間に表示パネルへ出
力するスキャンパルスを、２：１インタレース走査用の
スキャンパルスに制御する制御回路を具備してなること
を特徴とする。この制御回路によって、アドレス期間に
表示パネルへ出力するスキャンパルスを２：１インタレ
ース走査用のスキャンパルスに制御するようにしたの
で、請求項１の発明と同様の作用効果を有する。
【００１３】請求項５の発明は、請求項４の発明におい
て、入力映像信号が２：１インタレース走査信号の偶数
フィールド信号か奇数フィールド信号かを検出するフィ
ールド情報検出部を設け、制御回路は、フィールド情報
検出部の検出値に応じて、アドレス期間に表示パネルへ
出力するスキャンパルスを偶数ライン用と奇数ライン用
に切り替えるようにしたので、入力映像信号から検出し
たフィールド情報に応じてスキャンするラインを制御す
ることができる。このため制御を簡単にすることができ
る。
て、入力映像信号が２：１インタレース走査信号の偶数
フィールド信号か奇数フィールド信号かを検出するフィ
ールド情報検出部を設け、制御回路は、フィールド情報
検出部の検出値に応じて、アドレス期間に表示パネルへ
出力するスキャンパルスを偶数ライン用と奇数ライン用
に切り替えるようにしたので、入力映像信号から検出し
たフィールド情報に応じてスキャンするラインを制御す
ることができる。このため制御を簡単にすることができ
る。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態例を図
面に基づき説明する。図１は本発明による表示装置の駆
動方法を実施する駆動回路の一実施形態例を示すもので
ある。図１において、１０は制御回路、２０はアドレス
ドライバ、２２はスキャンドライバ、２４はサスティン
ドライバ、３０はマトリックス型の表示パネルの一例と
してのＰＤＰである。
面に基づき説明する。図１は本発明による表示装置の駆
動方法を実施する駆動回路の一実施形態例を示すもので
ある。図１において、１０は制御回路、２０はアドレス
ドライバ、２２はスキャンドライバ、２４はサスティン
ドライバ、３０はマトリックス型の表示パネルの一例と
してのＰＤＰである。
【００１５】前記制御回路１０は、映像制御部１２とフ
ィールド情報検出・制御部１４とを具備している。前記
映像制御部１２は、映像信号入力端子１６に入力したデ
ィジタルの映像信号（例えば８ビットのＲ、Ｇ、Ｂ信
号）を一旦フレームメモリ（図示省略）に蓄積し、各サ
ブフィールドでのアドレス操作に対応して前記アドレス
ドライバ２０に転送するとともに、内部で生成した制御
信号を同期したタイミングで前記スキャンドライバ２２
及びサスティンドライバ２４に転送するように構成され
ている。
ィールド情報検出・制御部１４とを具備している。前記
映像制御部１２は、映像信号入力端子１６に入力したデ
ィジタルの映像信号（例えば８ビットのＲ、Ｇ、Ｂ信
号）を一旦フレームメモリ（図示省略）に蓄積し、各サ
ブフィールドでのアドレス操作に対応して前記アドレス
ドライバ２０に転送するとともに、内部で生成した制御
信号を同期したタイミングで前記スキャンドライバ２２
及びサスティンドライバ２４に転送するように構成され
ている。
【００１６】前記フィールド情報検出・制御部１４は、
前記映像信号入力端子１６に入力したディジタルの映像
信号が２：１インタレース走査信号の偶数フィールド信
号か奇数フィールド信号かを検出し、この検出値に応じ
てスキャンパルスを偶数ライン用と奇数ライン用に切り
替えるための制御信号を、前記スキャンドライバ２２及
びサスティンドライバ２４に出力するように構成されて
いる。
前記映像信号入力端子１６に入力したディジタルの映像
信号が２：１インタレース走査信号の偶数フィールド信
号か奇数フィールド信号かを検出し、この検出値に応じ
てスキャンパルスを偶数ライン用と奇数ライン用に切り
替えるための制御信号を、前記スキャンドライバ２２及
びサスティンドライバ２４に出力するように構成されて
いる。
【００１７】前記アドレスドライバ２０は、前記制御回
路１０からの映像信号とタイミング信号とに基づいて、
図２に示すようなアドレスパルスを前記ＰＤＰ３０のア
ドレス電極へ出力するように構成されている。前記スキ
ャンドライバ２２及びサスティンドライバ２４は、前記
制御回路１０からの制御信号及びタイミング信号に基づ
いて、図２に示すようなイレーズパルス、ライトパル
ス、スキャンパルス及びサスティンパルスを、前記ＰＤ
Ｐ３０のサスティン電極へ出力するように構成されてい
る。
路１０からの映像信号とタイミング信号とに基づいて、
図２に示すようなアドレスパルスを前記ＰＤＰ３０のア
ドレス電極へ出力するように構成されている。前記スキ
ャンドライバ２２及びサスティンドライバ２４は、前記
制御回路１０からの制御信号及びタイミング信号に基づ
いて、図２に示すようなイレーズパルス、ライトパル
ス、スキャンパルス及びサスティンパルスを、前記ＰＤ
Ｐ３０のサスティン電極へ出力するように構成されてい
る。
【００１８】つぎに、図１の作用を図２を併用して説明
する。説明の便宜上、サブフィールド法の駆動シーケン
スが図３（ａ）に示すように構成されている場合につい
て説明する。すなわち、１フレームは、輝度の相対比が
１、２、４、８、１６、３２、６４、１２８の８個のサ
ブフィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ
５、ＳＦ６、ＳＦ７、ＳＦ８で構成され、８画面の輝度
の組み合わせで２５６階調の表示を行うものとする。ま
た、映像信号入力端子１６に入力する映像信号が２：１
インタレース走査信号であるものとする。
する。説明の便宜上、サブフィールド法の駆動シーケン
スが図３（ａ）に示すように構成されている場合につい
て説明する。すなわち、１フレームは、輝度の相対比が
１、２、４、８、１６、３２、６４、１２８の８個のサ
ブフィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ
５、ＳＦ６、ＳＦ７、ＳＦ８で構成され、８画面の輝度
の組み合わせで２５６階調の表示を行うものとする。ま
た、映像信号入力端子１６に入力する映像信号が２：１
インタレース走査信号であるものとする。
【００１９】制御回路１０内の映像信号制御部１２は、
入力端子１６に入力した映像信号を一旦フレームメモリ
に蓄積し、各サブフィールドでのアドレス操作に対応し
てアドレスドライバ２０に転送する。制御回路１０内の
フィールド情報検出・制御部１４は、入力端子１６に入
力した映像信号が偶数フィールド信号か奇数フィールド
信号かを検出し、この検出値に応じた制御信号及びタイ
ミング信号をスキャンドライバ２２及びサスティンドラ
イバ２４に出力する。
入力端子１６に入力した映像信号を一旦フレームメモリ
に蓄積し、各サブフィールドでのアドレス操作に対応し
てアドレスドライバ２０に転送する。制御回路１０内の
フィールド情報検出・制御部１４は、入力端子１６に入
力した映像信号が偶数フィールド信号か奇数フィールド
信号かを検出し、この検出値に応じた制御信号及びタイ
ミング信号をスキャンドライバ２２及びサスティンドラ
イバ２４に出力する。
【００２０】このため、入力映像信号が偶数フィールド
信号の場合には、アドレスドライバ２０、スキャンドラ
イバ２２及びサスティンドライバ２４からＰＤＰ３０
へ、図２に示すようなアドレスパルス、イレーズパル
ス、ライトパルス、スキャンパルス及びサスティンパル
スが出力する。
信号の場合には、アドレスドライバ２０、スキャンドラ
イバ２２及びサスティンドライバ２４からＰＤＰ３０
へ、図２に示すようなアドレスパルス、イレーズパル
ス、ライトパルス、スキャンパルス及びサスティンパル
スが出力する。
【００２１】すなわち、サブフィールドＳＦ１〜ＳＦ８
のそれぞれは、図２に示すように、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間のステップ１では、前のサブフィ
ールドのサスティン期間における点灯状態の影響を受け
ないようにするため、イレーズパルスによる全てのセル
の消去放電が行われる。アドレス期間のステップ２で
は、ライトパルスによるＸ、Ｙのサスティン電極間の全
画面書き込み放電が行われる。この瞬間、アドレス電極
が０Ｖに維持されているのでイオンの一部が蛍光体の表
面に蓄積する。アドレス期間のステップ３では、イレー
ズパルスによる全てのセルの消去放電によってつぎの書
き込みアドレスに不要な壁電荷を消去する。
のそれぞれは、図２に示すように、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間のステップ１では、前のサブフィ
ールドのサスティン期間における点灯状態の影響を受け
ないようにするため、イレーズパルスによる全てのセル
の消去放電が行われる。アドレス期間のステップ２で
は、ライトパルスによるＸ、Ｙのサスティン電極間の全
画面書き込み放電が行われる。この瞬間、アドレス電極
が０Ｖに維持されているのでイオンの一部が蛍光体の表
面に蓄積する。アドレス期間のステップ３では、イレー
ズパルスによる全てのセルの消去放電によってつぎの書
き込みアドレスに不要な壁電荷を消去する。
【００２２】アドレス期間のステップ４では、２：１イ
ンタレース走査による選択的な書き込みが行われる。す
なわち、ＰＤＰ３０のアドレス電極には図２に示すよう
なアドレスパルスが供給され、ＰＤＰ３０の２ｍ本（２
ｍ＝Ｎ）のＹサスティン電極のうちの偶数番目（すなわ
ち偶数ライン）Ｙ（２）、Ｙ（４）、…、Ｙ（２ｍ）に
は、同図に示すようなアドレス期間に映像データを与え
るためのスキャンパルスが供給される。このとき、ＰＤ
Ｐ３０の２ｍ本のＹサスティン電極のうちの奇数番目
（すなわち奇数ライン）Ｙ（１）、Ｙ（３）、…、Ｙ
（２ｍ−１）には、図２に示すように、スキャンパルス
が供給されない。すなわち、入力映像信号が偶数フィー
ルド信号の場合には、２ｍ本のＹサスティン電極のうち
の偶数ラインのみスキャンパルスが供給される。このよ
うに全体の１／２をスキャンするので、スキャン期間も
従来の１／２となる。
ンタレース走査による選択的な書き込みが行われる。す
なわち、ＰＤＰ３０のアドレス電極には図２に示すよう
なアドレスパルスが供給され、ＰＤＰ３０の２ｍ本（２
ｍ＝Ｎ）のＹサスティン電極のうちの偶数番目（すなわ
ち偶数ライン）Ｙ（２）、Ｙ（４）、…、Ｙ（２ｍ）に
は、同図に示すようなアドレス期間に映像データを与え
るためのスキャンパルスが供給される。このとき、ＰＤ
Ｐ３０の２ｍ本のＹサスティン電極のうちの奇数番目
（すなわち奇数ライン）Ｙ（１）、Ｙ（３）、…、Ｙ
（２ｍ−１）には、図２に示すように、スキャンパルス
が供給されない。すなわち、入力映像信号が偶数フィー
ルド信号の場合には、２ｍ本のＹサスティン電極のうち
の偶数ラインのみスキャンパルスが供給される。このよ
うに全体の１／２をスキャンするので、スキャン期間も
従来の１／２となる。
【００２３】アドレス期間に続くサスティン期間では、
そのサブフィールドの輝度比に対応した数のサスティン
パルスが全画面に供給され、表示が行われる。すなわ
ち、ＰＤＰ３０のＸ、Ｙサスティン電極には、図２に示
すようなサスティンパルスが供給され、表示が行われ
る。このようにして２５６階調表示が実現される。
そのサブフィールドの輝度比に対応した数のサスティン
パルスが全画面に供給され、表示が行われる。すなわ
ち、ＰＤＰ３０のＸ、Ｙサスティン電極には、図２に示
すようなサスティンパルスが供給され、表示が行われ
る。このようにして２５６階調表示が実現される。
【００２４】映像信号入力端子１６に入力する映像信号
が奇数フィールド信号の場合には、アドレスパルス、イ
レーズパルス、ライトパルス及びサスティンパルスは、
図２とほぼ同様になるが、スキャンパルスはＹサスティ
ン電極の偶数ラインと奇数ラインを置換した内容のスキ
ャンパルスとなる。すなわち、ＰＤＰ３０の２ｍ本のＹ
サスティン電極のうちの奇数番目（奇数ライン）Ｙ
（１）、Ｙ（３）、…、Ｙ（２ｍ−１）にはスキャンパ
ルスが供給され、偶数番目（偶数ライン）Ｙ（２）、Ｙ
（４）、…、Ｙ（２ｍ）にはスキャンパルスが供給され
ない。すなわち、入力映像信号が奇数フィールド信号の
場合には、２ｍ本のＹサスティン電極のうちの奇数ライ
ンのみスキャンパルスが供給され、全体の１／２をスキ
ャンするので、スキャン期間も従来の１／２となる。
が奇数フィールド信号の場合には、アドレスパルス、イ
レーズパルス、ライトパルス及びサスティンパルスは、
図２とほぼ同様になるが、スキャンパルスはＹサスティ
ン電極の偶数ラインと奇数ラインを置換した内容のスキ
ャンパルスとなる。すなわち、ＰＤＰ３０の２ｍ本のＹ
サスティン電極のうちの奇数番目（奇数ライン）Ｙ
（１）、Ｙ（３）、…、Ｙ（２ｍ−１）にはスキャンパ
ルスが供給され、偶数番目（偶数ライン）Ｙ（２）、Ｙ
（４）、…、Ｙ（２ｍ）にはスキャンパルスが供給され
ない。すなわち、入力映像信号が奇数フィールド信号の
場合には、２ｍ本のＹサスティン電極のうちの奇数ライ
ンのみスキャンパルスが供給され、全体の１／２をスキ
ャンするので、スキャン期間も従来の１／２となる。
【００２５】上述のように、各サブフィールドのアドレ
ス期間において、スキャンパルスを供給するために必要
なステップ４の期間（すなわちスキャン期間）を、図３
に示した従来例の１／２にすることができる。このた
め、サスティン期間を従来例より長くして発光輝度の向
上を図ることができ、サブフィールド数を増やして画質
の向上を図ることができ、ライン数を増やして高精細化
を図ることができる。
ス期間において、スキャンパルスを供給するために必要
なステップ４の期間（すなわちスキャン期間）を、図３
に示した従来例の１／２にすることができる。このた
め、サスティン期間を従来例より長くして発光輝度の向
上を図ることができ、サブフィールド数を増やして画質
の向上を図ることができ、ライン数を増やして高精細化
を図ることができる。
【００２６】前記実施形態例では、制御回路内（例えば
パネル内部）にフィールド情報検出部を設け、入力映像
信号が２：１インタレース信号の偶数フィールド信号か
奇数フィールド信号かを検出し、この検出値に応じてス
キャンパルスを偶数ライン用と奇数ライン用に切り替え
るようにしたが、本発明はこれに限るものでなく、制御
回路外（例えばパネル外部）から偶数フィールドと奇数
フィールドの判別信号を伝送し、それに応じてスキャン
するラインを制御するようにしてもよい。この場合、制
御回路内（例えばパネル内部）にフィールド情報検出部
を設ける必要がない。
パネル内部）にフィールド情報検出部を設け、入力映像
信号が２：１インタレース信号の偶数フィールド信号か
奇数フィールド信号かを検出し、この検出値に応じてス
キャンパルスを偶数ライン用と奇数ライン用に切り替え
るようにしたが、本発明はこれに限るものでなく、制御
回路外（例えばパネル外部）から偶数フィールドと奇数
フィールドの判別信号を伝送し、それに応じてスキャン
するラインを制御するようにしてもよい。この場合、制
御回路内（例えばパネル内部）にフィールド情報検出部
を設ける必要がない。
【００２７】前記実施形態例では、フィールド情報検出
部を設け、入力映像信号が２：１インタレース走査信号
の場合について説明したが、本発明はこれに限るもので
なく、入力映像信号がプログレッシブ走査信号の場合に
ついても利用することができる。入力映像信号がプログ
レッシブ走査信号の場合には、制御回路内にフィールド
情報生成部を設け、このフィールド情報生成部で生成し
たフィールド情報に応じてスキャンパルスを偶数ライン
用と奇数ライン用に切り替えてライン制御すればよい。
部を設け、入力映像信号が２：１インタレース走査信号
の場合について説明したが、本発明はこれに限るもので
なく、入力映像信号がプログレッシブ走査信号の場合に
ついても利用することができる。入力映像信号がプログ
レッシブ走査信号の場合には、制御回路内にフィールド
情報生成部を設け、このフィールド情報生成部で生成し
たフィールド情報に応じてスキャンパルスを偶数ライン
用と奇数ライン用に切り替えてライン制御すればよい。
【００２８】前記実施形態例では、制御回路は、ＰＤＰ
へ出力するスキャンパルスが２：１インタレース走査用
のスキャンパルスとなるように制御し、水平走査線を１
本おきにスキャンするようにしたが、本発明はこれに限
るものでなく、ＰＤＰへ出力するスキャンパルスがｎ：
１インタレース走査用（ｎは２以上の整数）のスキャン
パルスとなるように制御し、水平走査線をｎ−１本おき
にスキャンするようにした場合についても利用すること
ができる。例えば、ＰＤＰへ出力するスキャンパルスが
３：１インタレース走査用（ｎ＝３の場合）のスキャン
パルスとなるように制御し、水平走査線を２本おきにス
キャンするようにした場合についても利用することがで
きる。
へ出力するスキャンパルスが２：１インタレース走査用
のスキャンパルスとなるように制御し、水平走査線を１
本おきにスキャンするようにしたが、本発明はこれに限
るものでなく、ＰＤＰへ出力するスキャンパルスがｎ：
１インタレース走査用（ｎは２以上の整数）のスキャン
パルスとなるように制御し、水平走査線をｎ−１本おき
にスキャンするようにした場合についても利用すること
ができる。例えば、ＰＤＰへ出力するスキャンパルスが
３：１インタレース走査用（ｎ＝３の場合）のスキャン
パルスとなるように制御し、水平走査線を２本おきにス
キャンするようにした場合についても利用することがで
きる。
【００２９】前記実施形態例では、表示パネルがＰＤＰ
の場合について説明したが、本発明はこれに限るもので
なく、ディジタルの映像信号で直接駆動するマトリック
ス型の表示パネル（例えばＬＣＤ）の場合について利用
することができる。
の場合について説明したが、本発明はこれに限るもので
なく、ディジタルの映像信号で直接駆動するマトリック
ス型の表示パネル（例えばＬＣＤ）の場合について利用
することができる。
【００３０】
【発明の効果】請求項１の発明は、１フレームを複数の
サブフィールドに時分割し、各サブフィールドをアドレ
ス期間とサスティン期間に時分割し、アドレス期間にア
ドレスパルス及びスキャンパルスを出力し、サスティン
期間にサスティンパルスを出力し、ディジタルの入力映
像信号の輝度レベルに応じたサブフィールドを発光し
て、マトリックス型の表示パネルで多階調画像を表示す
る表示装置の駆動方法において、アドレス期間に表示パ
ネルへ出力するスキャンパルスをｎ：１インタレース
（ｎは２以上の整数）走査用のスキャンパルスとしたの
で、スキャンパルスをプログレッシブ（ノンインタレー
ス）走査用のスキャンパルスとしていた従来例と比べ、
スキャン期間を短縮してアドレス期間を短くすることが
できる。このため、サスティン期間を従来例より長くし
て発光輝度の向上を図ることができ、サブフィールド数
を増やして画質の向上を図ることができ、ライン数を増
やして高精細化を図ることができる。
サブフィールドに時分割し、各サブフィールドをアドレ
ス期間とサスティン期間に時分割し、アドレス期間にア
ドレスパルス及びスキャンパルスを出力し、サスティン
期間にサスティンパルスを出力し、ディジタルの入力映
像信号の輝度レベルに応じたサブフィールドを発光し
て、マトリックス型の表示パネルで多階調画像を表示す
る表示装置の駆動方法において、アドレス期間に表示パ
ネルへ出力するスキャンパルスをｎ：１インタレース
（ｎは２以上の整数）走査用のスキャンパルスとしたの
で、スキャンパルスをプログレッシブ（ノンインタレー
ス）走査用のスキャンパルスとしていた従来例と比べ、
スキャン期間を短縮してアドレス期間を短くすることが
できる。このため、サスティン期間を従来例より長くし
て発光輝度の向上を図ることができ、サブフィールド数
を増やして画質の向上を図ることができ、ライン数を増
やして高精細化を図ることができる。
【００３１】請求項２の発明は、請求項１の発明におい
て、ｎ＝２にするとともに、入力映像信号が２：１イン
タレース走査信号の偶数フィールド信号か奇数フィール
ド信号かを検出し、この検出値に応じてアドレス期間に
表示パネルへ出力するスキャンパルスを偶数ライン用と
奇数ライン用に切り替えるようにしたので、請求項１の
発明と同様にスキャン期間を短縮してアドレス期間を短
くできるとともに、入力映像信号からフィールド情報を
検出し、その検出値に応じてスキャンするラインを制御
することができる。このため、請求項１の発明と同様の
効果を有するとともに、スキャンするライン制御を容易
にすることができる。
て、ｎ＝２にするとともに、入力映像信号が２：１イン
タレース走査信号の偶数フィールド信号か奇数フィール
ド信号かを検出し、この検出値に応じてアドレス期間に
表示パネルへ出力するスキャンパルスを偶数ライン用と
奇数ライン用に切り替えるようにしたので、請求項１の
発明と同様にスキャン期間を短縮してアドレス期間を短
くできるとともに、入力映像信号からフィールド情報を
検出し、その検出値に応じてスキャンするラインを制御
することができる。このため、請求項１の発明と同様の
効果を有するとともに、スキャンするライン制御を容易
にすることができる。
【００３２】請求項３の発明は、請求項１の発明を実施
する回路に係る発明で、アドレス期間に表示パネルへ出
力するスキャンパルスを、ｎ：１インタレース（ｎは２
以上の整数）走査用のスキャンパルスに制御する制御回
路を具備し、この制御回路によって、アドレス期間に表
示パネルへ出力するスキャンパルスをｎ：１インタレー
ス走査用のスキャンパルスに制御するようにしたので、
請求項１の発明と同様の効果を有する。
する回路に係る発明で、アドレス期間に表示パネルへ出
力するスキャンパルスを、ｎ：１インタレース（ｎは２
以上の整数）走査用のスキャンパルスに制御する制御回
路を具備し、この制御回路によって、アドレス期間に表
示パネルへ出力するスキャンパルスをｎ：１インタレー
ス走査用のスキャンパルスに制御するようにしたので、
請求項１の発明と同様の効果を有する。
【００３３】請求項４の発明は、請求項１の発明を実施
する回路に係る発明で、アドレス期間に表示パネルへ出
力するスキャンパルスを、２：１インタレース走査用の
スキャンパルスに制御する制御回路を具備し、この制御
回路によって、アドレス期間に表示パネルへ出力するス
キャンパルスを２：１インタレース走査用のスキャンパ
ルスに制御するようにしたので、請求項１の発明と同様
の作用効果を有する。
する回路に係る発明で、アドレス期間に表示パネルへ出
力するスキャンパルスを、２：１インタレース走査用の
スキャンパルスに制御する制御回路を具備し、この制御
回路によって、アドレス期間に表示パネルへ出力するス
キャンパルスを２：１インタレース走査用のスキャンパ
ルスに制御するようにしたので、請求項１の発明と同様
の作用効果を有する。
【００３４】請求項５の発明は、請求項４の発明におい
て、入力映像信号が２：１インタレース走査信号の偶数
フィールド信号か奇数フィールド信号かを検出するフィ
ールド情報検出部を設け、制御回路が、フィールド情報
検出部の検出値に応じて、アドレス期間に表示パネルへ
出力するスキャンパルスを偶数ライン用と奇数ライン用
に切り替えるようにしたので、入力映像信号から検出し
たフィールド情報に応じてスキャンするラインを制御す
ることができる。このため制御を簡単にすることができ
る。
て、入力映像信号が２：１インタレース走査信号の偶数
フィールド信号か奇数フィールド信号かを検出するフィ
ールド情報検出部を設け、制御回路が、フィールド情報
検出部の検出値に応じて、アドレス期間に表示パネルへ
出力するスキャンパルスを偶数ライン用と奇数ライン用
に切り替えるようにしたので、入力映像信号から検出し
たフィールド情報に応じてスキャンするラインを制御す
ることができる。このため制御を簡単にすることができ
る。
【図面の簡単な説明】
【図１】本発明による表示装置の駆動方法を実施する回
路の一実施形態例を示すブロック図である。
路の一実施形態例を示すブロック図である。
【図２】図１の作用を説明するもので、サブフィールド
点灯方式の駆動波形図である。
点灯方式の駆動波形図である。
【図３】サブフィールド点灯方式を説明するもので、
（ａ）は２５６階調の手法における駆動シーケンスの説
明図、（ｂ）は駆動波形図である。
（ａ）は２５６階調の手法における駆動シーケンスの説
明図、（ｂ）は駆動波形図である。
１０…制御回路、 １２…映像制御部、 １４…フィー
ルド情報検出・制御部、 １６…映像信号入力端子、
２０…アドレスドライバ、 ２２…スキャンドライバ、
２４…サスティンドライバ、 ３０…ＰＤＰ（表示パ
ネルの一例）。
ルド情報検出・制御部、 １６…映像信号入力端子、
２０…アドレスドライバ、 ２２…スキャンドライバ、
２４…サスティンドライバ、 ３０…ＰＤＰ（表示パ
ネルの一例）。
Claims (5)
- 【請求項１】１フレームを複数のサブフィールドに時分
割し、各サブフィールドをアドレス期間とサスティン期
間に時分割し、アドレス期間にアドレスパルス及びスキ
ャンパルスを出力し、サスティン期間にサスティンパル
スを出力し、ディジタルの入力映像信号の輝度レベルに
応じたサブフィールドを発光して、マトリックス型の表
示パネルで多階調画像を表示する表示装置の駆動方法に
おいて、前記アドレス期間に表示パネルへ出力するスキ
ャンパルスをｎ：１インタレース（ｎは２以上の整数）
走査用のスキャンパルスとしてなることを特徴とする表
示装置の駆動方法。 - 【請求項２】１フレームを複数のサブフィールドに時分
割し、各サブフィールドをアドレス期間とサスティン期
間に時分割し、アドレス期間にアドレスパルス及びスキ
ャンパルスを出力し、サスティン期間にサスティンパル
スを出力し、ディジタルの入力映像信号の輝度レベルに
応じたサブフィールドを発光して、マトリックス型の表
示パネルで多階調画像を表示する表示装置の駆動方法に
おいて、入力映像信号が２：１インタレース走査信号の
偶数フィールド信号か奇数フィールド信号かを検出し、
この検出値に応じて前記アドレス期間に表示パネルへ出
力するスキャンパルスを偶数ライン用と奇数ライン用に
切り替えてなることを特徴とする表示装置の駆動方法。 - 【請求項３】１フレームを複数のサブフィールドに時分
割し、各サブフィールドをアドレス期間とサスティン期
間に時分割し、アドレス期間にアドレスパルス及びスキ
ャンパルスを出力し、サスティン期間にサスティンパル
スを出力し、ディジタルの入力映像信号の輝度レベルに
応じたサブフィールドを発光して、マトリックス型の表
示パネルで多階調画像を表示する表示装置の駆動回路に
おいて、前記アドレス期間に前記表示パネルへ出力する
スキャンパルスを、ｎ：１インタレース（ｎは２以上の
整数）走査用のスキャンパルスに制御する制御回路を具
備してなることを特徴とする表示装置の駆動回路。 - 【請求項４】１フレームを複数のサブフィールドに時分
割し、各サブフィールドをアドレス期間とサスティン期
間に時分割し、アドレス期間にアドレスパルス及びスキ
ャンパルスを出力し、サスティン期間にサスティンパル
スを出力し、ディジタルの入力映像信号の輝度レベルに
応じたサブフィールドを発光して、マトリックス型の表
示パネルで多階調画像を表示する表示装置の駆動回路に
おいて、前記アドレス期間に前記表示パネルへ出力する
スキャンパルスを、２：１インタレース走査用のスキャ
ンパルスに制御する制御回路を具備してなることを特徴
とする表示装置の駆動回路。 - 【請求項５】入力映像信号が２：１インタレース走査信
号の偶数フィールド信号か奇数フィールド信号かを検出
するフィールド情報検出部を設け、制御回路は、前記フ
ィールド情報検出部の検出値に応じて、アドレス期間に
表示パネルへ出力するスキャンパルスを偶数ライン用と
奇数ライン用に切り替えてなる請求項３記載の表示装置
の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124884A JPH10301532A (ja) | 1997-04-28 | 1997-04-28 | 表示装置の駆動方法及び駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124884A JPH10301532A (ja) | 1997-04-28 | 1997-04-28 | 表示装置の駆動方法及び駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10301532A true JPH10301532A (ja) | 1998-11-13 |
Family
ID=14896486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124884A Pending JPH10301532A (ja) | 1997-04-28 | 1997-04-28 | 表示装置の駆動方法及び駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10301532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100797231B1 (ko) * | 2000-11-07 | 2008-01-23 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널 및 그 구동 방법 |
-
1997
- 1997-04-28 JP JP9124884A patent/JPH10301532A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100797231B1 (ko) * | 2000-11-07 | 2008-01-23 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널 및 그 구동 방법 |
| KR100824140B1 (ko) * | 2000-11-07 | 2008-04-21 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널의 구동 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10207426A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| JPH1124628A (ja) | プラズマディスプレイパネルの階調表示方法 | |
| JP3421578B2 (ja) | Ｐｄｐの駆動方法 | |
| US6483248B2 (en) | Display device | |
| JPH10282930A (ja) | ディスプレイ装置の動画補正方法及び動画補正回路 | |
| JPH07261696A (ja) | 階調表示方法 | |
| KR20030012804A (ko) | 플라즈마 디스플레이 장치 | |
| JP2000221940A (ja) | プラズマディスプレイパネルの駆動装置および駆動方法 | |
| US6052101A (en) | Circuit of driving plasma display device and gray scale implementing method | |
| JP2002323872A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマ表示装置 | |
| KR20030091046A (ko) | 디스플레이 디바이스 상에서의 디스플레이를 위해 비디오화상을 처리하기 위한 방법 | |
| JP2007316483A (ja) | 映像表示装置、映像表示装置用の駆動回路及び映像表示方法 | |
| JP2000148084A (ja) | プラズマディスプレイの駆動方法 | |
| JPH09212127A (ja) | フラット型表示装置の階調駆動方法 | |
| JP4240160B2 (ja) | Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置 | |
| WO2003001494A1 (fr) | Affichage d'images et son procede de commande | |
| JPH09305142A (ja) | ディスプレイ装置 | |
| JPH1055151A (ja) | ディスプレイ装置 | |
| JPH07264515A (ja) | 階調表示方法 | |
| US8009154B2 (en) | Plasma display device and method of driving the same | |
| JPH10301532A (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3365614B2 (ja) | プラズマディスプレイパネル表示装置及びその駆動方法 | |
| KR20010004336A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JPH10177366A (ja) | プラズマディスプレイパネル表示装置の駆動制御装置 | |
| KR100278782B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |