JP3761132B2 - ディスプレイパネルの駆動方法 - Google Patents
ディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP3761132B2 JP3761132B2 JP05768599A JP5768599A JP3761132B2 JP 3761132 B2 JP3761132 B2 JP 3761132B2 JP 05768599 A JP05768599 A JP 05768599A JP 5768599 A JP5768599 A JP 5768599A JP 3761132 B2 JP3761132 B2 JP 3761132B2
- Authority
- JP
- Japan
- Prior art keywords
- divided
- light emission
- display
- display period
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2033—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with splitting one or more sub-frames corresponding to the most significant bits into two or more sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2059—Display of intermediate tones using error diffusion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2937—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge being addressed only once per frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/204—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames being organized in consecutive sub-frame groups
Description
【発明が属する技術分野】
本発明は、マトリクス表示方式のディスプレイパネルの駆動方法に関する。
【0002】
【従来の技術】
マトリクス表示方式のディスプレイパネルとしては、例えば、プラズマディスプレイ(以下、PDPと称する)、及びエレクトロルミネセントディスプレイ(以下、ELDと称する)等が知られている。
これらPDP及びELDの如き、"発光"及び"非発光"の2状態しかもたない発光素子からなるディスプレイパネルにおいては、入力された映像信号に対応した中間調の輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【0003】
図1は、かかるサブフィールド法を用いて256段階の中間調駆動を行う際の駆動フォーマットを示す図である。
図1に示されるように、256階調の中間調駆動を行う場合、1フィールドの表示期間をサブフィールドSF1〜SF8なる8つのサブフィールドに分割し、各サブフィールド毎に、8ビットの画素データの各ビット桁の重み付けに対応した期間長を有する発光期間(回数)、すなわち、
SF1:128(第1ビット)
SF2:64 (第2ビット)
SF3:32 (第3ビット)
SF4:16 (第4ビット)
SF5:8 (第5ビット)
SF6:4 (第6ビット)
SF7:2 (第7ビット)
SF8:1 (第8ビット)
を夫々割り当てて、発光駆動を行う。
【0004】
すなわち、各サブフィールド毎に、そのサブフィールドで発光を実行するか否かを画素データに応じて設定し、その組み合わせにより、256階調の輝度表現を実現するのである。
例えば、輝度"40"に対応した8ビットの画素データ("00101000")が供給された場合には、論理レベル"1"のビット桁に対応したサブフィールド、すなわちSF3及びSF5のみで発光を実行する。かかる発光駆動によれば、1フィールドの表示期間内において、"32+8=40"回分の発光が実施されるので、視覚上、輝度"40"に対応した表示が為される。
【0005】
【課題を解決するための手段】
請求項1記載によるディスプレイパネルの駆動方法は、走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との交叉部に1つの画素セルを形成するマトリクス表示方式のディスプレイパネルを階調駆動するディスプレイパネルの駆動方法であって、入力映像信号の単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において前記分割表示期間毎に割り当てた発光回数だけ前記画素セルを発光せしめる分割発光駆動を実行し、前記単位表示期間は前記入力映像信号の2フィールド分の表示期間であり、前記入力映像信号の垂直同期周波数に応じて、前記2フィールド分の表示期間の内の一方の1フィールド分の表示期間内においてのみで前記分割発光駆動を実施する回数を変更する。
【0006】
しかしながら、上述した如きサブフィールド法を用いて階調駆動を行うディスプレイパネルにおいて、1フィールドの表示期間を短くする為には、各サブフィールドで実施すべき発光の回数(発光期間)を夫々減らさなければならないので、所望の表示輝度が得られなくなるという問題があった。
【0007】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、サブフィールド法を用いて階調駆動を行うマトリクス表示方式のディスプレイパネルに対しても、表示品質を落とすことなくリフレッシュレートの変更を可能にしたディスプレイパネルネルの駆動方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明によるディスプレイパネルの駆動方法は、走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との交叉部に1つの画素セルを形成するマトリクス表示方式のディスプレイパネルを階調駆動するディスプレイパネルの駆動方法であって、入力映像信号の単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において前記分割表示期間毎に割り当てた発光回数だけ前記画素セルを発光せしめる分割発光駆動を実行し、前記入力映像信号の垂直同期周波数に応じて前記単位表示期間内において実行する前記分割発光駆動の回数を変更する。
【0009】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図2は、本発明による駆動方法に基づいてマトリクス表示方式の表示パネルとしてのプラズマディスプレイパネルを駆動する駆動装置を備えたプラズマディスプレイ装置の概略構成を示す図である。
【0010】
図2に示されるように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP10と、A/D変換器1、駆動制御回路2、同期検出回路3、駆動データ変換回路30、メモリ4、アドレスドライバ6、第1及び第2サスティンドライバ7及び8からなる駆動部と、から構成されている。
PDP10は、アドレス電極としてのm個の列電極D1〜Dmと、これら列電極各々と交叉して配列されている夫々n個の行電極X1〜Xn及び行電極Y1〜Ynを備えている。これら行電極X及び行電極Yの一対にて、PDP10における1行分に対応した行電極を形成している。列電極D、行電極X及びYは放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0011】
同期検出回路3は、入力映像信号中から垂直同期信号を検出した場合に垂直同期検出信号Vを駆動制御回路2及び垂直同期周波数測定回路20に夫々供給し、水平同期信号を検出した場合には水平同期検出信号Hを駆動制御回路2に供給する。
垂直同期周波数測定回路20は、上記垂直同期検出信号Vの周波数を測定し、その周波数を示す垂直周波数信号VFを駆動制御回路2及び駆動データ変換回路30に夫々供給する。
【0012】
A/D変換器1は、駆動制御回路2から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを1画素毎に対応した8ビットの画素データDに変換して駆動データ変換回路30に供給する。
図3は、かかる駆動データ変換回路30の内部構成を示す図である。
図3において、第1データ変換回路32は、A/D変換器1から順次供給されてくる各画素毎の画素データDを図4に示されるが如き変換特性に基づいて14×16/255(224/255)にした8ビット(0〜224)の変換画素データHDpに変換して、これを多階調化処理回路33に供給する。具体的には、8ビット(0〜255)の画素データDは、この変換特性に基づく図5及び図6に示される変換テーブルに従って変換される。すなわち、この変換特性は、画素データDのビット数、後述する多階調化処理による圧縮ビット数、及び表示階調数に応じて設定される。このように、多階調化処理の前段に、第1データ変換回路32を設けて、表示階調数及び多階調化による圧縮ビット数に合わせた変換を行うことにより、画素データDを上位ビット群(多階調化画素データに対応)と下位ビット群(切り捨てられるデータ:誤差データ)とをビット境界で切り分け、この信号に基づいて多階調化処理を行う。上述した如き第1データ変換回路32によるデータ変化により、後段の多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)を防止するのである。
【0013】
図7は、多階調化処理回路33の内部構成を示す図である。
図7に示されるように、多階調化処理回路33は、誤差拡散処理回路330及びディザ処理回路350から構成される。
誤差拡散処理回路330におけるデータ分離回路331は、第1データ変換回路32から供給された8ビットの変換画素データHDP中の下位2ビット分を誤差データ、上位6ビット分を表示データとして分離する。加算器332は、かかる誤差データとしての変換画素データHDP中の下位2ビット分と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算して得た加算値を遅延回路336に供給する。遅延回路336は、加算器332から供給された加算値を、画素データのクロック周期と同一の時間を有する遅延時間Dだけ遅らせた信号を遅延加算信号AD1として上記係数乗算器335及び遅延回路337に夫々供給する。係数乗算器335は、上記遅延加算信号AD1に所定係数値K1(例えば、"7/16")を乗算して得られた乗算結果を上記加算器332に供給する。遅延回路337は、上記遅延加算信号AD1を更に(1水平走査期間−上記遅延時間D×4)なる時間だけ遅延させたものを遅延加算信号AD2として遅延回路338に供給する。遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間Dだけ遅延させたものを遅延加算信号AD3として係数乗算器339に供給する。又、遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間D×2なる時間分だけ遅延させたものを遅延加算信号AD4として係数乗算器340に供給する。更に、遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間D×3なる時間分だけ遅延させたものを遅延加算信号AD5として係数乗算器341に供給する。係数乗算器339は、上記遅延加算信号AD3に所定係数値K2(例えば、"3/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器340は、上記遅延加算信号AD4に所定係数値K3(例えば、"5/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器341は、上記遅延加算信号AD5に所定係数値K4(例えば、"1/16")を乗算して得られた乗算結果を加算器342に供給する。加算器342は、上記係数乗算器339、340及び341各々から供給された乗算結果を加算して得られた加算信号を上記遅延回路334に供給する。遅延回路334は、かかる加算信号を上記遅延時間Dなる時間分だけ遅延させて上記加算器332に供給する。加算器332は、上記変換画素データHDP中の下位2ビット分と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算した際に桁上げがない場合には論理レベル"0"、桁上げがある場合には論理レベル"1"のキャリアウト信号COを発生してこれを加算器333に供給する。加算器333は、上記変換画素データHDP中の上位6ビット分からなる表示データに、上記キャリアウト信号COを加算したものを6ビットの上記誤差拡散処理画素データEDとして出力する。つまり、誤差拡散処理画素データEDのビット数は、上記変換画素データHDPよりも小となるのである。
【0014】
以下に、上記誤差拡散処理回路330の動作について説明する。
例えば、図8に示されるが如きPDP10の画素G(j,k)に対応した誤差拡散処理画素データEDを求める場合、先ず、かかる画素G(j,k)の左横の画素G(j,k-1)、左斜め上の画素G(j-1,k-1)、真上の画素G(j-1,k)、及び右斜め上の画素G(j-1,k+1)各々に対応した誤差データ、すなわち、
画素G(j,k-1)に対応した誤差データ:遅延加算信号AD1
画素G(j-1,k+1)に対応した誤差データ:遅延加算信号AD3
画素G(j-1,k)に対応した誤差データ:遅延加算信号AD4
画素G(j-1,k-1)に対応した誤差データ:遅延加算信号AD5
各々を、上述した如き所定の係数値K1〜K4をもって重み付け加算する。次に、この加算結果に、変換画素データHDPの下位2ビット分、すなわち画素G(j,k)に対応した誤差データを加算し、この際得られた1ビット分のキャリアウト信号COを変換画素データHDP中の上位6ビット分、すなわち画素G(j,k)に対応した表示データに加算したものを誤差拡散処理画素データEDとする。
【0015】
かかる構成により、誤差拡散処理回路330では、変換画素データHDP中の上位6ビット分を表示データ、残りの下位2ビット分を誤差データとして捉え、周辺画素{G(j,k-1)、G(j-1,k+1)、G(j-1,k)、G(j-1,k-1)}各々での誤差データを重み付け加算したものを、上記表示データに反映させるようにしている。かかる動作により、原画素{G(j,k)}における下位2ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に8ビットよりも少ないビット数、すなわち6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になるのである。
【0016】
尚、この誤差拡散の係数値が各画素に対して一定に加算されていると、誤差拡散パターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、後述するディザ係数の場合と同様に4つの画素各々に割り当てるべき誤差拡散の係数K1〜K4を1フィールド毎に変更するようにしても良い。
ディザ処理回路350は、かかる誤差拡散処理回路330から供給された6ビットの誤差拡散処理画素データEDにディザ処理を施すことにより、誤差拡散処理画素データEDと同等な輝度階調レベルを維持しつつもビット数を4ビットに減らした多階調化処理画素データDSを生成する。尚、かかるディザ処理では、隣接する複数個の画素により1つの中間表示レベルを表現するものである。例えば、8ビットの画素データの内の上位6ビットの画素データを用いて8ビット相当の階調表示を行う場合、左右、上下に互いに隣接する4つの画素を1組とし、この1組の各画素に対応した画素データ各々に、互いに異なる係数値からなる4つのディザ係数a〜dを夫々割り当てて加算する。かかるディザ処理によれば、4画素で4つの異なる中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が6ビットであっても、表現出来る輝度階調レベルは4倍、すなわち、8ビット相当の中間調表示が可能となるのである。
【0017】
しかしながら、ディザ係数a〜dなるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。
そこで、ディザ処理回路350においては、4つの画素各々に割り当てるべき上記ディザ係数a〜dを1フィールド毎に変更するようにしている。
【0018】
図9は、かかるディザ処理回路350の内部構成を示す図である。
図9において、ディザ係数発生回路352は、互いに隣接する4つの画素毎に4つのディザ係数a、b、c、dを発生してこれらを順次加算器351に供給する。例えば、図10に示されるが如き、第j行に対応した画素G(j,k)及び画素G(j,k+1)、第(j+1)行に対応した画素G(j+1,k)及び画素G(j+1,k+1)なる4つの画素各々に対して4つのディザ係数a、b、c、dを夫々発生する。この際、ディザ係数発生回路352は、これら4つの画素各々に割り当てるべき上記ディザ係数a〜dを図10に示されるように1フィールド毎に変更して行く。
【0019】
すなわち、最初の第1フィールドにおいては、
画素G(j,k) :ディザ係数a
画素G(j,k+1) :ディザ係数b
画素G(j+1,k) :ディザ係数c
画素G(j+1,k+1):ディザ係数d
次の第2フィールドにおいては、
画素G(j,k) :ディザ係数b
画素G(j,k+1) :ディザ係数a
画素G(j+1,k) :ディザ係数d
画素G(j+1,k+1):ディザ係数c
次の第3フィールドにおいては、
画素G(j,k) :ディザ係数d
画素G(j,k+1) :ディザ係数c
画素G(j+1,k) :ディザ係数b
画素G(j+1,k+1):ディザ係数a
そして、第4フィールドにおいては、
画素G(j,k) :ディザ係数c
画素G(j,k+1) :ディザ係数d
画素G(j+1,k) :ディザ係数a
画素G(j+1,k+1):ディザ係数b
の如き割り当てにて、ディザ係数a〜dを循環して繰り返し発生し、これを加算器351に供給する。ディザ係数発生回路352は、上述した如き第1フィールド〜第4フィールドの動作を繰り返し実行する。すなわち、かかる第4フィールドでのディザ係数発生動作が終了したら、再び、上記第1フィールドの動作に戻って、前述した動作を繰り返すのである。
【0020】
加算器351は、上記誤差拡散処理回路330から供給されてくる上記画素G(j,k)、画素G(j,k+1)、画素G(j+1,k)、及び画素G(j+1,k+1)各々に対応した誤差拡散処理画素データED各々に、上述の如く各フィールド毎に割り当てられたディザ係数a〜dを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路353に供給する。
【0021】
例えば、図10に示される第1フィールドにおいては、
画素G(j,k)に対応した誤差拡散処理画素データED+ディザ係数a、
画素G(j,k+1)に対応した誤差拡散処理画素データED+ディザ係数b、
画素G(j+1,k)に対応した誤差拡散処理画素データED+ディザ係数c、
画素G(j+1,k+1)に対応した誤差拡散処理画素データED+ディザ係数d
の各々をディザ加算画素データとして上位ビット抽出回路353に順次供給して行くのである。
【0022】
上位ビット抽出回路353は、かかるディザ加算画素データの上位4ビット分までを抽出し、これを多階調化画素データDSとして図3に示される第2データ変換回路34に供給する。
第2データ変換回路34は、かかる多階調化画素データDSを、垂直周波数信号VFにて示される垂直同期周波数に対応した変換テーブルに従って、駆動画素データHDに変換する。
【0023】
図11は、かかる第2データ変換回路34の内部構成の一例を示す図である。図11におけるデータ変換回路341〜344各々は、互いに異なる変換テーブルA〜Dに従って、4ビットの上記多階調化画素データDSを14ビットのデータに変換する。
セレクタ345は、これらデータ変換回路341〜344各々によって変換出力されたデータの中から、上記垂直周波数信号VFにて示される垂直同期周波数に応じたものを択一的に選択し、これを駆動画素データHDとして出力する。
【0024】
例えば、垂直周波数信号VFが、
VF≦60Hz
を示す場合には、セレクタ345は、図12に示されるが如き変換テーブルAに従ってデータ変換回路341が変換出力した変換データを択一的に選択し、これを駆動画素データHDとして出力する。
【0025】
又、垂直周波数信号VFが、
60Hz<VF≦65Hz
を示す場合には、セレクタ345は、図13に示されるが如き変換テーブルBに従ってデータ変換回路342が変換出力した変換データを択一的に選択し、これを駆動画素データHDとして出力する。
【0026】
又、垂直周波数信号VFが、
65Hz<VF≦75Hz
を示す場合には、セレクタ345は、図14に示されるが如き変換テーブルCに従ってデータ変換回路343が変換出力した変換データを択一的に選択し、これを駆動画素データHDとして出力する。
【0027】
更に、垂直周波数信号VFが、
75Hz<VF≦85Hz
を示す場合には、セレクタ345は、図15に示されるが如き変換テーブルDに従ってデータ変換回路344が変換出力した変換データを択一的に選択し、これを駆動画素データHDとして出力する。
【0028】
このように、駆動データ変換回路30は、先ず、8ビットの画素データDに対して誤差拡散及びディザ処理の如き多階調化処理を施すことにより、視覚上における輝度の階調数を維持しつつ、そのビット数を4ビットに削減した多階調化画素データDsを求める。次に、この多階調化画素データDsを、映像信号の垂直同期周波数に応じた図12〜図15に示されるが如き変換テーブルに従って、PDP10を実際に駆動する為の14ビットの駆動画素データHDに変換するのである。
【0029】
メモリ4は、駆動制御回路2から供給された書込信号に従って上記駆動画素データHDを順次書き込む。かかる書込動作により、例えば奇数フィールドに対応した1画面(n行、m列)分の駆動画素データHD11-nmの書き込みが終了すると、メモリ4は、駆動制御回路2から供給された読出信号に従って、この奇数フィールドに対応した1画面分の駆動画素データHD11-nmを各ビット桁毎 すなわち、
DB111-nm:駆動画素データHD11-nmの第1ビット目
DB211-nm:駆動画素データHD11-nmの第2ビット目
DB311-nm:駆動画素データHD11-nmの第3ビット目
DB411-nm:駆動画素データHD11-nmの第4ビット目
DB511-nm:駆動画素データHD11-nmの第5ビット目
DB611-nm:駆動画素データHD11-nmの第6ビット目
DB711-nm:駆動画素データHD11-nmの第7ビット目
DB811-nm:駆動画素データHD11-nmの第8ビット目
DB911-nm:駆動画素データHD11-nmの第9ビット目
DB1011-nm:駆動画素データHD11-nmの第10ビット目
DB1111-nm:駆動画素データHD11-nmの第11ビット目
DB1211-nm:駆動画素データHD11-nmの第12ビット目
DB1311-nm:駆動画素データHD11-nmの第13ビット目
DB1411-nm:駆動画素データHD11-nmの第14ビット目
の如く分割し、これらDB111-nm、DB211-nm、・・・・、DB1411-nm各々を1行分毎に順次読み出してアドレスドライバ6に供給する。
【0030】
次に、メモリ4は、駆動制御回路2から供給された読出信号に従って、この奇数フィールドに対応した1画面分の駆動画素データHD11-nmを再び読み出して、これをアドレスドライバ6に供給する。この際、かかる第2回目の読み出しは、垂直周波数信号VFに応じた形態をとる。
すなわち、垂直周波数信号VFが、
VF≦60Hz
を示す場合には、メモリ4は、上述した第1回目の読み出しと同様に、DB111-nm〜DB1411-nm各々を1行分毎に順次読み出してアドレスドライバ6に供給する。
【0031】
ところが、垂直周波数信号VFが、
60Hz<VF≦65Hz
を示す場合には、メモリ4は、上記DB111-nm〜DB1411-nmの内からDB111-nmを除く、DB211-nm〜DB1411-nm各々を1行分毎に順次読み出してアドレスドライバ6に供給する。
【0032】
又、垂直周波数信号VFが、
65Hz<VF≦75Hz
を示す場合には、メモリ4は、上記DB111-nm〜DB1411-nmの内からDB111-nm及びDB211-nmを除く、DB311-nm〜DB1411-nm各々を1行分毎に順次読み出してアドレスドライバ6に供給する。
【0033】
更に、垂直周波数信号VFが、
75Hz<VF≦85Hz
を示す場合には、メモリ4は、上記DB111-nm〜DB1411-nmの内からDB111-nm〜DB311-nmを除く、DB411-nm〜DB1411-nm各々を1行分毎に順次読み出してアドレスドライバ6に供給する。
【0034】
すなわち、メモリ4は、駆動データ変換回路30から順次供給される駆動画素データHDの内から、奇数フィールド(又は、偶数フィールド)に対応したものだけを順次書き込んで行き、これを上述した如き形態にて2回づつ読み出す。かかる2回分の読み出しにより、後述するが如き2フィールド分の表示駆動が実施される。
【0035】
駆動制御回路2は、同期検出回路3から供給された水平同期検出信号H及び垂直同期検出信号Vに同期して、上記A/D変換器1に対するクロック信号を発生する。又、駆動制御回路2は、垂直周波数信号VFに応じて上記垂直同期検出信号Vに同期した書込信号及び読出信号を発生してこれをメモリ4に供給する。更に、駆動制御回路2は、かかる垂直周波数信号VFに応じた発光駆動フォーマットに従ってPDP10を駆動制御すべき各種タイミング信号をアドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々に供給する。
【0036】
図16は、本発明の駆動方法に基づく発光駆動フォーマットの一例を示す図である。
尚、図16(a)は、垂直周波数信号VFが、
VF≦60Hz
を示す場合、
図16(b)は、垂直周波数信号VFが、
60Hz<VF≦65Hz
を示す場合、
図16(c)は、垂直周波数信号VFが、
65Hz<VF≦75Hz
を示す場合、
図16(d)は、垂直周波数信号VFが、
75Hz<VF≦85Hz
を示す場合各々での発光駆動フォーマットを示す図である。
【0037】
本実施例においては、これら図16(a)〜(d)に示されるように、2フィールドの表示期間を単位表示期間と捉え、これを繰り返し実行する。この際、かかる単位表示期間は、前半の第1駆動期間と、後半の第2駆動期間とに分かれており、第1駆動期間での動作は、図16(a)〜図16(d)のいずれも同一である。
第1駆動期間は、14個のサブフィールドSF1〜SF14に分割されており、各サブフィールド内では、PDP10の各放電セルに対して画素データの書き込みを行って"発光セル"及び非発光セル"の設定を行う画素データ書込行程Wcと、上記"発光セル"のみを図中に示される回数(期間)分だけ放電発光せしめてその発光状態を維持させる発光維持行程Icとを実施する。更に、かかる第1駆動期間中では、先頭のサブフィールドのみで、PDP10の全放電セル内の壁電荷量を初期化せしめる一斉リセット行程Rcを実行し、最後尾のサブフィールドのみで、全放電セル内の壁電荷を一斉に消去する消去行程Eを実行する。すなわち、サブフィールドSF1〜SF14の如き14個に分割された分割発光駆動にて、第1駆動期間内での発光駆動を行うのである。
【0038】
これら一斉リセット行程Rc、画素データ書込行程Wc、発光維持行程Ic、消去行程E各々での上記動作を実現すべく、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々は、PDP10の列電極D1〜Dm、行電極X1〜Xn及びY1〜Yn各々に対して各種駆動パルスを印加する。
図17は、図16に示される第1駆動期間内での各駆動パルスの印加タイミングを示す図である。
【0039】
先ず、サブフィールドSF1の一斉リセット行程Rcにおいて、第1サスティンドライバ7及び第2サスティンドライバ8は、負極性のリセットパルスRPx及び正極性のリセットパルスRPYを行電極X1〜Xn及びY1〜Ynに同時に印加する。これらリセットパルスRPx及びRPYの印加により、PDP10中の全ての放電セルがリセット放電され、各放電セル内には一様に所定の壁電荷が形成される。これにより、PDP10における全ての放電セルは、一旦、"発光セル"に初期設定される。
【0040】
次に、サブフィールドSF1の画素データ書込行程Wcにおいて、アドレスドライバ6は、上述した如くメモリ4から供給されたDB111-nm各々の論理レベルに応じた電圧を有する画素データパルスを生成し、これを1行分毎に順次列電極D1-mに印加して行く。すなわち、先ず、上記DB111-nmの内の第1行目に対応した分、つまりDB111-1m各々の論理レベルに対応したm個分の画素データパルスからなる画素データパルス群DP11を生成して、列電極D1-mに同時印加する。次に、DB111-nmの第2行目に対応したDB121-2m各々の論理レベルに対応したm個分の画素データパルスからなる画素データパルス群DP12を生成して列電極D1-mに同時印加する。以下、同様にして、1行分毎の画素データパルス群DP13〜DP1nを順次列電極D1-mに印加して行く。
【0041】
次に、サブフィールドSF2の画素データ書込行程Wcでは、アドレスドライバ6は、上述した如くメモリ4から供給されたDB211-nm各々から、その論理レベルに対応した電圧を有する画素データパルスを生成し、これを1行分毎に順次列電極D1-mに印加して行く。すなわち、先ず、上記DB211-nmの内から第1行目に対応した分、つまりDB211-1m各々の論理レベルに対応したm個分の画素データパルスからなる画素データパルス群DP21を生成して列電極D1-mに同時印加する。次に、DB211-nmの第2行目に対応したDB221-2m各々の論理レベルに対応したm個分の画素データパルスからなる画素データパルス群DP22を生成して列電極D1-mに同時印加する。以下、同様にして、1行分毎の画素データパルス群DP23〜DP2nを順次列電極D1-mに印加して行く。アドレスドライバ6は、サブフィールドSF3〜SF14各々での画素データ書込行程Wcにおいても上述した方法と同様に、DB311-nm〜DB1411-nm各々に基づく画素データパルス群DP31-n〜DP141-nを生成し、これらを1行分毎に順次列電極D1-mに印加して行く。尚、アドレスドライバ6は、DBの論理レベルが"1"である場合には高電圧の画素データパルスを生成し、"0"である場合には低電圧(0ボルト)の画素データパルスを生成するものとする。
【0042】
ここで、第2サスティンドライバ8は、上述した如き画素データパルス群DPの各印加タイミングと同一タイミングにて、図17に示されるが如き負極性の走査パルスSPを発生してこれを行電極Y1〜Ynへと順次印加して行く。この際、走査パルスSPが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Rcにて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。尚、上記高電圧の画素データパルスが印加されなかった"列"に形成されている放電セルには放電が生起されず、上記一斉リセット行程Rcにて初期化された状態、つまり"発光セル"の状態が維持される。
【0043】
すなわち、各サブフィールド毎の画素データ書込行程Wcにより、その直後の発光維持行程cIにおいて維持放電が生起される"発光セル"と、維持放電が生起されずに非発光のままの"非発光セル"とが、画素データに応じて択一的に設定され、いわゆる各放電セルに対する画素データの書き込みが為されるのである。
【0044】
又、各サブフィールドSF1〜SF14各々で実行される発光維持行程Icでは、第1サスティンドライバ7及び第2サスティンドライバ8は、行電極X1〜Xn及びY1〜Ynに対して図17に示されるように交互に正極性の維持パルスIPX及びIPYを印加する。ここで、各サブフィールドの発光維持行程Icにおいて印加される維持パルスIPの回数は、
SF1:1
SF2:3
SF3:5
SF4:8
SF5:10
SF6:13
SF7:16
SF8:19
SF9:22
SF10:25
SF11:28
SF12:32
SF13:35
SF14:39
である。
【0045】
上述した如き維持パルスIPの印加により、上記画素データ書込行程Wcにて壁電荷が残留したままとなっている放電セル、すなわち"発光セル"は、維持パルスIPX及びIPYが印加される度に維持放電し、上記回数(期間)分だけその放電発光状態を維持する。この際、各サブフィールドSF1〜SF14で実行すべき維持放電の回数の比を上述した如き非線形(すなわち、逆ガンマ比率、Y=X2.2)にすることにより、入力画素データDの非線形特性(ガンマ特性)を補正するようにしている。
【0046】
又、図17に示されるが如き第1駆動期間の最後尾のサブフィールドでの消去行程Eにおいて、アドレスドライバ6は、消去パルスAPを発生してこれを列電極D1-mの各々に印加する。第2サスティンドライバ8は、かかる消去パルスAPの印加タイミングと同時に消去パルスEPを発生してこれを行電極Y1〜Yn各々に印加する。これら消去パルスAP及びEPの同時印加により、PDP10における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、PDP10における全ての放電セルが"非発光セル"になるのである。
【0047】
上述した駆動により、上記駆動画素データHDにおける各ビット(第1ビット〜第14ビット)の論理レベルに応じて選択的に、そのビット桁に対応したサブフィールドの画素データ書込行程Wcにおいて選択消去放電が実施される。この際、かかる選択消去放電により、上記一斉リセット行程Rcにて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。一方、選択消去放電が実施されなかった放電セルは、上記一斉リセット行程Rcにて初期化された状態、つまり"発光セル"の状態を維持する。各発光維持行程Icでは、この"発光セル"のみを、そのサブフィールドに対応した回数(期間)分だけ繰り返し発光させるのである。
【0048】
一方、第2駆動期間においては、基本的には上記第1駆動期間と同様な動作を躊躇しているものの、垂直周波数信号VFに応じて、実行すべきサブフィールドの数を減らすようにしている。
すなわち、図16(b)の第2駆動期間に示されるように、垂直周波数信号VFが、
60Hz<VF≦65Hz
である場合にはサブフィールドSF1を省き、このSF1の発光維持行程Icにおいて本来実行すべき維持放電の回数分を、サブフィールドSF2の発光維持行程Icに加算している。よって、図16(b)の第2駆動期間におけるサブフィールドSF2の発光維持行程Icにおいて実施する維持放電の回数は、"4"となる。
【0049】
又、図16(c)の第2駆動期間に示されるように、垂直周波数信号VFが、
65Hz<VF≦75Hz
である場合にはサブフィールドSF1及びSF2を省き、このSF1及びSF2の発光維持行程Icにて実行すべき維持放電の回数分を、サブフィールドSF3の発光維持行程Icに加算している。よって、図16(c)の第2駆動期間におけるサブフィールドSF3の発光維持行程Icにおいて実施する維持放電の回数は、"9"となる。
【0050】
又、図16(d)の第2駆動期間に示されるように、垂直周波数信号VFが、
75Hz<VF≦85Hz
である場合にはサブフィールドSF1〜SF3を省き、このSF1〜SF3の発光維持行程Icにて実行すべき維持放電の回数分を、サブフィールドSF4の発光維持行程Icに加算している。よって、図16(d)の第2駆動期間におけるサブフィールドSF4の発光維持行程Icにおいて実施する維持放電の回数は、"17"となる。
【0051】
尚、図16(a)に示されるが如き垂直周波数信号VFが、
VF≦60Hz
である場合の第2駆動期間では、上記第1駆動期間と同様にサブフィールドSF1〜SF14を全て実行する。
このように、垂直周波数信号VFが高くなるにつれて、第2駆動期間において実行すべきサブフィールドの数を減らすのである。これにより、図16(b)〜図16(d)に示されるように、入力された映像信号の垂直同期周波数が高くなるにつれ、1フィールド表示期間あたりの駆動時間が短くなるので、入力映像信号の垂直周波数に応じたリフレッシュレートで画像表示を行うことが可能になるのである。
【0052】
ここで、図16(a)〜(d)に示される発光駆動フォーマットに基づく駆動を行う際に用いる駆動画素データHDは、図12〜図15に示されるが如き15パターンである。よって、これら図16(a)〜(d)に示される発光駆動フォーマットに基づいて実際に実施される発光駆動パターンは、図18〜図21に示されるようになる。
【0053】
尚、図18は、垂直周波数信号VFが、
VF≦60Hz
を示す場合、
図19は、垂直周波数信号VFが、
60Hz<VF≦65Hz
を示す場合、
図20は、垂直周波数信号VFが、
65Hz<VF≦75Hz
を示す場合、
図21は、垂直周波数信号VFが、
75Hz<VF≦85Hz
を示す場合各々での2フィールド表示期間中における発光駆動パターンを示している。
【0054】
これら図18〜図21中に示される黒丸は、そのサブフィールドでの画素データ書込行程Wcにおいて選択消去放電を実施することを示す。すなわち、第1及び第2駆動期間各々の先頭で実行する一斉リセット行程RcによってPDP10の全放電セル内に形成された壁電荷は、上記選択消去放電が実施されるまでの間残留し、その間に存在するサブフィールドSF各々での発光維持行程Icにおいて、発光を伴う維持放電が生起されるのである(白丸にて示す)。このように、各放電セルは、第1及び第2駆動期間各々内において上記選択消去放電が為されるまでの間、"発光セル"となり、その間に存在するサブフィールド各々での発光維持行程Icにおいて、各サブフィールドに対応した回数の分だけ発光を繰り返すのである。
【0055】
かかる図18〜図21に示されるが如き発光駆動パターンによれば、発光輝度比が約、
{0、1、4、9、17、27、40、56、75、97、122、150、182、217、256}
となる15段階の階調駆動が実施される。
ところが、上記A/D変換器1から供給される画素データDは、8ビット、すなわち、256段階の中間調を表現しているものである。そこで、上記15段階の階調駆動によっても256段階に近い中間調表示を実現させるべく、図3に示される多階調化処理回路33によって誤差拡散及びディザの如き多階調化処理を行っているのである。
【0056】
以上、詳述した如く、本発明においては、入力された映像信号の垂直同期周波数が高くなるほど、第2駆動期間において実行すべきサブフィールドの数を減らして、1フィールド表示期間あたりの駆動時間を短縮することにより、入力映像信号の垂直周波数に応じたリフレッシュレートでの画像表示を可能にしている。尚、上記実施例においては、画素データの書込方法として、各駆動期間の先頭において予め各放電セルに壁電荷を形成させて全放電セルを"発光セル"に設定しておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【0057】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成するようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
図22は、この選択書込アドレス法を採用した場合における発光駆動フォーマットを示す図である。
【0058】
図22(a)〜(d)に示されるように、選択書込アドレス法を採用した場合にも上記選択消去アドレス法を採用した場合と同様に、2フィールドの表示期間を1周期と捉え、これを繰り返し実行する。この際、かかる1周期は、前半の第1駆動期間と、後半の第2駆動期間とに分かれており、第1駆動期間での動作は、図22(a)〜図22(d)のいずれも同一である。
【0059】
第1駆動期間は、14個のサブフィールドSF14〜SF1に分割されており、各サブフィールド内では、PDP10の各放電セルに対して画素データの書き込みを行って"発光セル"及び非発光セル"の設定を行う画素データ書込行程Wcと、上記"発光セル"のみを図中に示される回数(期間)分だけ放電発光せしめてその発光状態を維持させる発光維持行程Icとを実施する。更に、かかる第1駆動期間中では、先頭のサブフィールドのみで、PDP10の全放電セル内の壁電荷量を初期化せしめる一斉リセット行程Rcを実行し、最後尾のサブフィールドのみで、全放電セル内の壁電荷を一斉に消去する消去行程Eを実行する。
【0060】
これら一斉リセット行程Rc、画素データ書込行程Wc、発光維持行程Ic、消去行程E各々での上記動作を実現すべく、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々は、PDP10の列電極D1〜Dm、行電極X1〜Xn及びY1〜Yn各々に対して各種駆動パルスを印加する。
図23は、図22に示される第1駆動期間内での各駆動パルスの印加タイミングを示す図である。
【0061】
図23に示されるように、上記選択書込アドレス法を採用した場合には、先ず、先頭のサブフィールドSF14での一斉リセット行程Rcにおいて、第1サスティンドライバ7及び第2サスティンドライバ8は、PDP10の行電極X及びYに夫々リセットパルスRPx及びRPYを同時に印加する。これにより、PDP10中の全ての放電セルをリセット放電せしめ、各放電セル内に強制的に壁電荷を形成させる(R1)。その直後に、第1サスティンドライバ7は、消去パルスEPをPDP10の行電極X1〜Xnに一斉に印加することにより、全放電セル内に形成された上記壁電荷を消去させる消去放電を生起せしめる(R2)。すなわち、図23に示される一斉リセット行程Rcの実行によれば、PDP10における全ての放電セルは、非発光セルの状態に初期化されるのである。
【0062】
各画素データ書込行程Wcでは、走査パルスSPが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択書込放電)が生じ、その放電セル内に選択的に壁電荷が形成される。かかる選択書込放電により、上記一斉リセット行程Rcにて非発光セルの状態に初期化された放電セルは、"発光セル"に推移する。尚、上記高電圧の画素データパルスが印加されなかった"列"に形成されている放電セルには放電が生起されず、上記一斉リセット行程Rcにて初期化された状態、つまり"非発光セル"の状態を維持する。
【0063】
すなわち、画素データ書込行程Wcの実行により、後述する発光維持行程において発光状態が維持される"発光セル"と、消灯状態のままの"非発光セル"とが、画素データに応じて択一的に設定され、いわゆる各放電セルに対する画素データの書き込みが為されるのである。
又、各発光維持行程Icでは、第1サスティンドライバ7及び第2サスティンドライバ8は、行電極X1〜Xn及びY1〜Ynに対して図23に示されるように交互に正極性の維持パルスIPX及びIPYを印加する。ここで、各サブフィールドの発光維持行程Icにおいて印加される維持パルスIPの回数は、
SF14:39
SF13:35
SF12:32
SF11:28
SF10:25
SF9:22
SF8:19
SF7:16
SF6:13
SF5:10
SF4:8
SF3:5
SF2:3
SF1:1
である。
【0064】
上述した如き維持パルスIPの印加により、上記画素データ書込行程Wcにて壁電荷が残留したままとなっている放電セル、すなわち"発光セル"は、維持パルスIPX及びIPYが印加される度に維持放電し、上記回数(期間)分だけその放電発光状態を維持する。この際、各サブフィールドSF14〜SF1で実行すべき維持放電の回数の比を上述した如き非線形(すなわち、逆ガンマ比率、Y=X2.2)にすることにより、入力画素データDの非線形特性(ガンマ特性)を補正するようにしている。
【0065】
又、図22に示される第1駆動期間の最後尾のサブフィールドSF1での消去行程Eにおいて、第2サスティンドライバ8は、消去パルスEPを発生してこれを行電極Y1〜Yn各々に印加する。かかる消去パルスEPの印加に応じて、PDP10における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、PDP10における全ての放電セルが"非発光セル"になるのである。
【0066】
一方、図22に示される第2駆動期間においては、基本的には上記第1駆動期間と同様な動作を躊躇しているものの、垂直周波数信号VFに応じて、実行すべきサブフィールドの数を減らすようにしている。
すなわち、図22(b)の第2駆動期間に示されるように、垂直周波数信号VFが、
60Hz<VF≦65Hz
である場合にはサブフィールドSF1を省き、このSF1の発光維持行程Icにおいて本来実行すべき維持放電の回数分を、サブフィールドSF2の発光維持行程Icに加算している。よって、図22(b)の第2駆動期間におけるサブフィールドSF2の発光維持行程Icにおいて実施する維持放電の回数は、"4"となる。
【0067】
又、図22(c)の第2駆動期間に示されるように、垂直周波数信号VFが、
65Hz<VF≦75Hz
である場合にはサブフィールドSF1及びSF2を省き、このSF1及びSF2の発光維持行程Icにて実行すべき維持放電の回数分を、サブフィールドSF3の発光維持行程Icに加算している。よって、図22(c)の第2駆動期間におけるサブフィールドSF3の発光維持行程Icにおいて実施する維持放電の回数は、"9"となる。
【0068】
又、図22(d)の第2駆動期間に示されるように、垂直周波数信号VFが、
75Hz<VF≦85Hz
である場合にはサブフィールドSF1〜SF3を省き、このSF1〜SF3の発光維持行程Icにて実行すべき維持放電の回数分を、サブフィールドSF4の発光維持行程Icに加算している。よって、図22(d)の第2駆動期間におけるサブフィールドSF4の発光維持行程Icにおいて実施する維持放電の回数は、"17"となる。
【0069】
尚、図22(a)に示されるが如き垂直周波数信号VFが、
VF≦60Hz
である場合の第2駆動期間では、上記第1駆動期間と同様にサブフィールドSF1〜SF14を全て実行する。
図24〜図27は、選択書込アドレス法を採用した場合に第2データ変換回路34において用いられる変換テーブルと、この変換テーブルに従って変換出力された駆動画素データHDに応じて実施される2フィールド表示期間内での発光駆動の全パターンを示す図である。尚、このような選択書込アドレス法を採用した場合には、図26〜図29に示されるように、垂直周波数信号VFに拘わらず、第2データ変換回路34において用いられる変換テーブルは1つである。
【0070】
ここで、図24は、垂直周波数信号VFが、
VF≦60Hz
を示す場合、
図25は、垂直周波数信号VFが、
60Hz<VF≦65Hz
を示す場合、
図26は、垂直周波数信号VFが、
65Hz<VF≦75Hz
を示す場合、
図27は、垂直周波数信号VFが、
75Hz<VF≦85Hz
を示す場合各々での発光駆動パターンを示している。
【0071】
この際、これら図24〜図27中に示される黒丸は、そのサブフィールドでの画素データ書込行程Wcにおいて上述した如き選択書込放電が生起されることを示す。すなわち、駆動画素データHDにおける論理レベル"1"のビット桁に対応したサブフィールドSFにおいてのみで選択書込放電が生起される。この選択書込放電が実施されたサブフィールド及びそれ以降に存在するサブフィールド(白丸にて示す)各々での発光維持行程Icにおいて、発光を伴う維持放電が生起され、その発光状態が維持される。
【0072】
以上の如く、画素データの書き込み方法として選択書込アドレス法を採用した場合にも、垂直周波数信号VFに応じて第2駆動期間で実行すべきサブフィールドの数を減らすことにより、入力された映像信号に対応したリフレッシュレートにて画像表示が為されるようになる。
又、図18〜図21、並びに図24〜図27に示される発光駆動パターンでは、第1及び第2駆動期間各々内において最高でも1回だけ選択消去(書込)放電を実行(黒丸にて示す)するようにしている。
【0073】
しかしながら、画素データの書込を確実にせんとして、図28〜図31並びに図32〜図35に示されるが如く第1及び第2駆動期間各々内において、選択消去(書込)放電を連続して2回実行するようにしても良い。尚、図28〜図31は、画素データの書き込み方法として選択消去アドレス法を採用した場合に第2データ変換回路34において用いられる変換テーブルと、この変換テーブルに従って変換出力された駆動画素データHDに応じて実施される2フィールド表示期間内での発光駆動の全パターンを示す図である。一方、図32〜図35は、画素データの書き込み方法として選択書込アドレス法を採用した場合に第2データ変換回路34において用いられる変換テーブルと、この変換テーブルに従って変換出力された駆動画素データHDに応じて実施される2フィールド表示期間内での発光駆動の全パターンを示す図である。
【0074】
この際、図28及び図32は、垂直周波数信号VFが、
VF≦60Hz
を示す場合、
図29及び図33は、垂直周波数信号VFが、
60Hz<VF≦65Hz
を示す場合、
図30及び図34は、垂直周波数信号VFが、
65Hz<VF≦75Hz
を示す場合、
図31及び図35は、垂直周波数信号VFが、
75Hz<VF≦85Hz
を示す場合各々における発光駆動パターンを示している。
【0075】
又、図16及び図22に示される発光駆動フォーマットでは、第1及び第2駆動期間各々内においてリセット行程Rcを1回だけ実行することにより15階調の中間調駆動を行うものであるが、かかる一斉リセット行程Rcを各駆動期間内において2回実行してその階調駆動数を増やすことも可能である。
図36及び図37は、かかる点に鑑みて為された発光駆動フォーマットの他の一例を示す図である。尚、図36は、画素データの書き込み方法として選択消去アドレス法を採用した場合、図37は、画素データの書き込み方法として選択消去アドレス法を採用した場合における発光駆動フォーマットを夫々示すものである。
【0076】
これら図36及び図37に示される発光駆動フォーマットにおいても、図16及び図22に示されるものと同様に、2フィールドの表示期間を1周期と捉え、これを前半の第1駆動期間と、後半の第2駆動期間とに分けている。
第1駆動期間は、14個のサブフィールドSF1〜SF14に分割されており、各サブフィールド内では、PDP10の各放電セルに対して画素データの書き込みを行って"発光セル"及び"非発光セル"の設定を行う画素データ書込行程Wcと、上記"発光セル"のみを図中に示される回数(期間)分だけ維持放電せしめてその発光状態を維持させる発光維持行程Icとを実施する。
【0077】
この際、各発光維持行程Icでの発光回数は、サブフィールドSF1での発光回数を"1"とした場合、
SF1:1
SF2:1
SF3:1
SF4:3
SF5:3
SF6:8
SF7:13
SF8:15
SF9:20
SF10:25
SF11:31
SF12:37
SF13:48
SF14:50
である。
【0078】
更に、これら各サブフィールドの内、先頭のサブフィールドと、中間のサブフィールドとで一斉リセット行程Rcを実行する。
つまり、図36に示されるが如き、選択消去アドレス法を採用した際の第1及び第2駆動期間各々では、サブフィールドSF1とSF7とで一斉リセット行程Rcを実行し、図37に示されるが如き選択書込アドレス法を採用した際の駆動では、サブフィールドSF14とSF6とで一斉リセット行程Rcを実行するのである。又、これら図36及び図37に示されるように、各駆動期間の最後尾のサブフィールド、及び一斉リセット行程Rcを実行する直前のサブフィールドにおいて、全ての放電セル内に残存している壁電荷を消滅せしめる消去行程Eを実行する。
【0079】
一方、これら図36及び図37に示される発光駆動フォーマットに示される第2駆動期間では、図16及び図22に示されるものと同様に、垂直周波数信号VFに応じて、実行すべきサブフィールドの数を減らしている。
例えば、図36(b)の第2駆動期間に示されるように、垂直周波数信号VFが、
60Hz<VF≦65Hz
である場合にはサブフィールドSF1を省き、このSF1の発光維持行程Icにおいて本来実行すべき維持放電の回数分を、サブフィールドSF2の発光維持行程Icに加算している。よって、図36(b)の第2駆動期間におけるサブフィールドSF2の発光維持行程Icにおいて実施する維持放電の回数は、"2"となる。
【0080】
又、図36(c)の第2駆動期間に示されるように、垂直周波数信号VFが、
65Hz<VF≦75Hz
である場合にはサブフィールドSF1及びSF2を省き、このSF1及びSF2の発光維持行程Icにて実行すべき維持放電の回数分を、サブフィールドSF3の発光維持行程Icに加算している。よって、図36(c)の第2駆動期間におけるサブフィールドSF3の発光維持行程Icにおいて実施する維持放電の回数は、"3"となる。
【0081】
又、図36(d)の第2駆動期間に示されるように、垂直周波数信号VFが、
75Hz<VF≦85Hz
である場合にはサブフィールドSF1〜SF3を省き、このSF1〜SF3の発光維持行程Icにて実行すべき維持放電の回数分を、サブフィールドSF4の発光維持行程Icに加算している。よって、図36(d)の第2駆動期間におけるサブフィールドSF4の発光維持行程Icにおいて実施する維持放電の回数は、"6"となる。
【0082】
尚、図36(a)に示されるが如き垂直周波数信号VFが、
VF≦60Hz
である場合の第2駆動期間では、上記第1駆動期間と同様にサブフィールドSF1〜SF14を全て実行する。
図38は、これら図36及び図37に示される発光駆動フォーマットに基づいた発光駆動を行う際に、図3に示される第1データ変換回路32において用いられる変換特性を示す図であり、図39及び図40は、かかる変換特性に基づく変換テーブルを示す図である。
【0083】
すなわち、図36及び図37に示されるが如き発光駆動フォーマットに基づく発光駆動を行う場合、第1データ変換回路32は、図39及び図40に示される変換テーブルに従って256階調(8ピット)の入力画素データDを22×16/255(352/255)にした9ビット(0〜352)の変換画素データHDpに変換して多階調化処理回路33に供給する。多階調化処理回路33は、かかる変換画素データHDpに対して、前述した如き誤差拡散及びディザ処理を施すことにより4ビット分の圧縮処理を行い、5ビット(0〜22)の多階調化画素データDsを求め、これを第2データ変換回路34に供給する。
【0084】
図41〜図44は、図36に示されるが如き発光駆動フォーマット(選択消去アドレス法による)に基づく発光駆動を行う際に、上記第2データ変換回路34において用いられる変換テーブルと、この変換テーブルに基づいて変換出力された駆動画素データHDに応じて実施される2フィールド表示期間内での発光駆動の全パターンを示す図である。
【0085】
又、図45〜図48は、図37に示されるが如き発光駆動フォーマット(選択書込アドレス法による)に基づく発光駆動を行う際に、上記第2データ変換回路34において用いられる変換テーブルと、この変換テーブルに基づいて変換出力された駆動画素データHDに応じて実施される2フィールド表示期間内での発光駆動の全パターンを示す図である。
【0086】
この際、図41及び図45は、垂直周波数信号VFが、
VF≦60Hz
を示す場合、
図42及び図46は、垂直周波数信号VFが、
60Hz<VF≦65Hz
を示す場合、
図43及び図47は、垂直周波数信号VFが、
65Hz<VF≦75Hz
を示す場合、
図44及び図48は、垂直周波数信号VFが、
75Hz<VF≦85Hz
を示す場合各々における発光駆動パターンを示している。
【0087】
【発明の効果】
以上詳述した如く、本発明においては、入力映像信号の垂直同期周波数に応じて単位表示期間内(2フィールド)の一方の1フィールド分の表示期間内においてのみで分割発光駆動(サブフィールド)を実行する回数を変更するようにしている。
これにより、入力映像信号の垂直同期周波数に応じたリフレッシュレートにて画像表示が為されるようになる。
【図面の簡単な説明】
【図1】256階調の中間調表示を実施する為の従来の発光駆動フォーマットを示す図である。
【図2】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図3】駆動データ変換回路30の内部構成を示す図である。
【図4】第1データ変換回路32における変換特性を示す図である。
【図5】第1データ変換回路32における変換テーブルの一例を示す図である。
【図6】第1データ変換回路32における変換テーブルの一例を示す図である。
【図7】多階調化処理回路33の内部構成を示す図である。
【図8】誤差拡散処理回路330の動作を説明する為の図である。
【図9】ディザ処理回路350の内部構成を示す図である。
【図10】ディザ処理回路350の動作を説明する為の図である。
【図11】第2データ変換回路34の内部構成を示す図である
【図12】変換テーブルAを示す図である。
【図13】変換テーブルBを示す図である。
【図14】変換テーブルCを示す図である。
【図15】変換テーブルDを示す図である。
【図16】本発明の駆動方法に基づく2フィールド表示期間での発光駆動フォーマットを示す図である。
【図17】第1駆動期間中における各種駆動パルスの印加タイミングを示す図である。
【図18】映像信号の垂直同期周波数が60Hz以下である場合における2フィールド表示期間中の発光駆動パターンを示す図である。
【図19】映像信号の垂直同期周波数が60Hz〜65Hzである場合における2フィールド表示期間中の発光駆動パターンを示す図である。
【図20】映像信号の垂直同期周波数が65Hz〜75Hzである場合における2フィールド表示期間中の発光駆動パターンを示す図である。
【図21】映像信号の垂直同期周波数が75Hz〜85Hzである場合における2フィールド表示期間中の発光駆動パターンを示す図である。
【図22】選択書込アドレス法を採用した場合に用いられる2フィールド表示期間での発光駆動フォーマットを示す図である。
【図23】選択書込アドレス法を採用した際に第1駆動期間中に印加される各種駆動パルスの印加タイミングを示す図である。
【図24】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz以下である場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図25】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz〜65Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図26】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が65Hz〜75Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図27】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が75Hz〜85Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図28】選択消去アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz以下である場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図29】選択消去アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz〜65Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図30】選択消去アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が65Hz〜75Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図31】選択消去アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が75Hz〜85Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図32】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz以下である場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図33】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz〜65Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図34】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が65Hz〜75Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図35】選択書込アドレス法を採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が75Hz〜85Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、の他の一例を示す図である。
【図36】選択消去アドレス法を採用した場合に用いられる2フィールド表示期間での発光駆動フォーマットの他の一例を示す図である。
【図37】選択書込アドレス法を採用した場合に用いられる2フィールド表示期間での発光駆動フォーマットの他の一例を示す図である。
【図38】図37及び図38に示される発光駆動フォーマットを採用した場合における第1データ変換回路32の変換特性を示す図である。
【図39】図38に示される変換特性に基づく変換テーブルを示す図である。
【図40】図38に示される変換特性に基づく変換テーブルを示す図である。
【図41】図36に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz以下である場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図42】図36に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz〜65Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図43】図36に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が65Hz〜75Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図44】図36に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が75Hz〜85Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図45】図37に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz以下である場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図46】図37に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が60Hz〜65Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図47】図37に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が65Hz〜75Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【図48】図37に示される発光駆動フォーマットを採用した場合における第2データ変換回路34の変換テーブルと、映像信号の垂直同期周波数が75Hz〜85Hzである場合に実施される2フィールド表示期間中の発光駆動の全パターンと、を示す図である。
【符号の説明】
2 駆動制御回路
3 同期検出回路
4 メモリ
6 アドレスドライバ
7 第1サスティンドライバ
8 第2サスティンドライバ
10 PDP(プラズマディスプレイパネル)
20 垂直同期周波数測定回路
30 駆動データ変換回路
Claims (14)
- 走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との交叉部に1つの画素セルを形成するマトリクス表示方式のディスプレイパネルを階調駆動するディスプレイパネルの駆動方法であって、
入力映像信号の単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において前記分割表示期間毎に割り当てた発光回数だけ前記画素セルを発光せしめる分割発光駆動を実行し、
前記単位表示期間は前記入力映像信号の2フィールド分の表示期間であり、
前記入力映像信号の垂直同期周波数に応じて、前記2フィールド分の表示期間の内の一方の1フィールド分の表示期間内においてのみで前記分割発光駆動を実施する回数を変更することを特徴とするディスプレイパネルの駆動方法。 - 前記一方の1ィールド分の表示期間は、前記単位表示期間を構成する前記2フィールド分の表示期間の内の時間的に後方のフィールドであることを特徴とする請求項1記載のディスプレイパネルの駆動方法。
- 前記単位表示期間内には、夫々が連続する前記分割表示期間の複数からなる分割表示期間群が複数含まれており、
前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動の内の先頭に実行する分割発光駆動においてのみで前記画素セルの全てを一斉に発光セル又は非発光セルのいずれか一方の状態に初期化する初期化行程を実行し、
前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セル又は非発光セルのいずれか一方に設定する書込行程を実行し、
前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動の各々において前記発光セルを前記分割表示期間毎に割り当てられた発光回数だけ発光させる発光維持行程を実行することを特徴する請求項1記載のディスプレイパネルの駆動方法。 - 前記書込行程は、前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セル又は非発光セルのいずれか一方の状態に設定し、その後の前記分割発光駆動の内の少なくとも1において再び前記画素セルを前記一方の状態に設定することを特徴とする請求項3記載のディスプレイパネルの駆動方法。
- 前記単位表示期間内で実行する前記分割発光駆動各々の内の先頭に実行する分割発光駆動においてのみで前記画素セルの全てを一斉に非発光セルの状態に初期化する初期化行程を実行し、前記単位表示期間内で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セルの状態に設定する書込行程を実行し、前記単位表示期間内で実行する前記分割発光駆動の各々において前記発光セルを前記分割表示期間毎に割り当てられた発光回数だけ発光させる発光維持行程を実行することを特徴する請求項1記載のディスプレイパネルの駆動方法。
- 前記書込行程は、前記単位表示期間内における前記分割表示期間の各々で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セルの状態に設定し、その後の前記分割発光駆動の内の少なくとも1において再び前記画素セルを前記発光セルの状態に設定することを特徴とする請求項5記載のディスプレイパネルの駆動方法。
- 走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との交叉部に1つの画素セルを形成するマトリクス表示方式のディスプレイパネルを階調駆動するディスプレイパネルの駆動方法であって、
入力映像信号の単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において前記分割表示期間毎に割り当てた発光回数だけ前記画素セルを発光せしめる分割発光駆動を実行し、
前記単位表示期間は前記入力映像信号の2フィールド分の表示期間であり、
前記入力映像信号の垂直同期周波数が高いほど、前記2フィールド分の表示期間の内の一方の1フィールド分の表示期間内においてのみで前記分割発光駆動を実施する回数を減らすことを特徴とするディスプレイパネルの駆動方法。 - 前記一方の1ィールド分の表示期間は、前記単位表示期間を構成する前記2フィールド分の表示期間の内の時間的に後方のフィールドであることを特徴とする請求項7記載のディスプレイパネルの駆動方法。
- 前記単位表示期間内には、夫々が連続する前記分割表示期間の複数からなる分割表示期間群が複数含まれており、
前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動の内の先頭に実行する分割発光駆動においてのみで前記画素セルの全てを一斉に発光セル又は非発光セルのいずれか一方の状態に初期化する初期化行程を実行し、
前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セル又は非発光セルのいずれか一方に設定する書込行程を実行し、
前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動の各々において前記発光セルを前記分割表示期間毎に割り当てられた発光回数だけ発光させる発光維持行程を実行することを特徴する請求項7記載のディスプレイパネルの駆動方法。 - 前記書込行程は、前記分割表示期間群内における前記分割表示期間の各々で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セル又は非発光セルのいずれか一方の状態に設定し、その後の前記分割発光駆動の内の少なくとも1において再び前記画素セルを前記一方の状態に設定することを特徴とする請求項9記載のディスプレイパネルの駆動方法。
- 前記単位表示期間内で実行する前記分割発光駆動各々の内の先頭に実行する分割発光駆動においてのみで前記画素セルの全てを一斉に非発光セルの状態に初期化する初期化行程を実行し、
前記単位表示期間内で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セルの状態に設定する書込行程を実行し、
前記単位表示期間内で実行する前記分割発光駆動の各々において前記発光セルを前記分割表示期間毎に割り当てられた発光回数だけ発光させる発光維持行程を実行することを特徴する請求項7記載のディスプレイパネルの駆動方法。 - 前記単位表示期間内において実行する前記分割発光駆動の回数を減らした分だけ、前記後方のフィールドの先頭の前記分割発光駆動において前記画素セルを発光させるべき前記発光回数を増加することを特徴とする請求項8記載のディスプレイパネルの駆動方法。
- 前記単位表示期間内における前記分割発光駆動各々の内で前記発光回数の割り当てが小なる順に、前記分割発光駆動の回数を減らすべき対象となる前記分割発光駆動が選択されることを特徴とする請求項7記載のディスプレイパネルの駆動方法。
- 前記書込行程は、前記単位表示期間内における前記分割表示期間の各々で実行する前記分割発光駆動各々の内のいずれか1において前記入力映像信号に応じて前記画素セルを発光セルの状態に設定し、その後の前記分割発光駆動の内の少なくとも1において再び前記画素セルを発光セルの状態に設定することを特徴とする請求項11記載のディスプレイパネルの駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05768599A JP3761132B2 (ja) | 1999-03-04 | 1999-03-04 | ディスプレイパネルの駆動方法 |
US09/518,370 US6831618B1 (en) | 1999-03-04 | 2000-03-03 | Method for driving a plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05768599A JP3761132B2 (ja) | 1999-03-04 | 1999-03-04 | ディスプレイパネルの駆動方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205863A Division JP3868457B2 (ja) | 2005-07-14 | 2005-07-14 | ディスプレイパネルの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000259121A JP2000259121A (ja) | 2000-09-22 |
JP3761132B2 true JP3761132B2 (ja) | 2006-03-29 |
Family
ID=13062808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05768599A Expired - Fee Related JP3761132B2 (ja) | 1999-03-04 | 1999-03-04 | ディスプレイパネルの駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6831618B1 (ja) |
JP (1) | JP3761132B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936965B1 (en) * | 1999-11-24 | 2005-08-30 | Lg Electronics Inc. | Plasma display panel |
JP2004505326A (ja) * | 2000-07-28 | 2004-02-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセントディスプレイのアドレス指定 |
EP1326223A1 (en) * | 2000-11-30 | 2003-07-09 | THOMSON multimedia S.A. | Method and apparatus for controlling a display device |
KR100438918B1 (ko) * | 2001-12-08 | 2004-07-03 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 및 장치 |
JP3704121B2 (ja) * | 2002-11-28 | 2005-10-05 | Necディスプレイソリューションズ株式会社 | 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法 |
US7339557B2 (en) * | 2003-03-26 | 2008-03-04 | Victor Company Of Japan, Ltd. | Display apparatus |
KR100552969B1 (ko) * | 2003-09-29 | 2006-02-15 | 삼성에스디아이 주식회사 | 필드순차구동방식의 액정표시장치 |
US7420571B2 (en) * | 2003-11-26 | 2008-09-02 | Lg Electronics Inc. | Method for processing a gray level in a plasma display panel and apparatus using the same |
KR100499102B1 (ko) * | 2003-12-15 | 2005-07-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
EP1544836A1 (en) * | 2003-12-17 | 2005-06-22 | Deutsche Thomson-Brandt GmbH | Method and apparatus for processing video pictures in particular in film mode sequences |
KR100667362B1 (ko) * | 2005-01-25 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 표시 패널의 구동 장치 및 방법 |
JP4753353B2 (ja) * | 2005-03-31 | 2011-08-24 | 東北パイオニア株式会社 | 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器 |
KR100757547B1 (ko) * | 2005-11-28 | 2007-09-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동방법 |
US10096080B2 (en) * | 2014-06-27 | 2018-10-09 | Intel Corporation | Power optimization with dynamic frame rate support |
CN113496678B (zh) * | 2020-04-08 | 2023-03-03 | 苏州佳世达电通有限公司 | 显示装置及背光模块的操作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222512B1 (en) * | 1994-02-08 | 2001-04-24 | Fujitsu Limited | Intraframe time-division multiplexing type display device and a method of displaying gray-scales in an intraframe time-division multiplexing type display device |
JP3417246B2 (ja) * | 1996-09-25 | 2003-06-16 | 日本電気株式会社 | 階調表示方法 |
TW371386B (en) * | 1996-12-06 | 1999-10-01 | Matsushita Electric Ind Co Ltd | Video display monitor using subfield method |
JP2000020004A (ja) * | 1998-06-26 | 2000-01-21 | Mitsubishi Electric Corp | 画像表示装置 |
-
1999
- 1999-03-04 JP JP05768599A patent/JP3761132B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-03 US US09/518,370 patent/US6831618B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6831618B1 (en) | 2004-12-14 |
JP2000259121A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3606429B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3767791B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3730826B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3805126B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3789052B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3761132B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3738890B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2003015588A (ja) | ディスプレイ装置 | |
JP2002023693A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3961171B2 (ja) | ディスプレイ装置の多階調処理回路 | |
JP2000231362A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3678401B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2005321442A (ja) | ディスプレイ装置のディザ処理回路 | |
JP3644838B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4071382B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2001350447A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3630584B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4703892B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4434639B2 (ja) | 表示パネルの駆動方法 | |
JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3578322B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3868461B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2000276102A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4731738B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060106 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |