JP4731738B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4731738B2 JP4731738B2 JP2001177395A JP2001177395A JP4731738B2 JP 4731738 B2 JP4731738 B2 JP 4731738B2 JP 2001177395 A JP2001177395 A JP 2001177395A JP 2001177395 A JP2001177395 A JP 2001177395A JP 4731738 B2 JP4731738 B2 JP 4731738B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixel data
- bit
- light emission
- subfield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2059—Display of intermediate tones using error diffusion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
- G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2935—Addressed by erasing selected cells that are in an ON state
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
- G09G3/2937—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge being addressed only once per frame
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル(以下、PDPと称する)等の表示パネルを備えた表示装置に関する。
【0002】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型表示装置が実用化されている。AC(交流放電)型のPDPを用いた表示装置は、かかる薄型表示装置の1つとして着目されている。
PDPは、複数の列電極(アドレス電極)と、これら列電極と交叉して配列された複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。ここで、PDPは放電現象を利用して発光表示を行うものであるため、上記放電セルの各々は、発光しているか否かの2つの状態しかもたない。そこで、かかるPDPにより、入力映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いている。サブフィールド法では、1フィールドの表示期間を複数のサブフィールドに分割し、入力映像信号を1フィールド毎にサブフィールド数だけのビット数の画素データに変換することが行われる。その画素データの各ビットは複数のサブフィールドのいずれか1のサブフィールドの期間の発光又は非発光を示す。その変換された画素データは1フィールド毎にフィールドメモリに一旦記憶され、入力映像信号の同期信号に応じたタイミングでサブフィールド毎に対応した画素データのビットをフィールドメモリから読み出し、発光すべきビットならばサブフィールドの重み付けに対応した発光回数を割り当てて発光駆動することが行なわれる(例えば、特開2000−259122号公報参照)。
【0003】
【発明が解決しようとする課題】
かかるサブフィールド法を用いた表示装置においては、中間調の輝度表示の画質改善のためには、サブフィールド数を増やすことが考えられる。しかしながら、サブフィールド数の増加に従ってフィールドメモリに記憶させる画素データのビット数も増加するので、フィールドメモリの容量も増大するという問題があった。
【0004】
そこで、本発明の目的は、フィールドメモリの容量を増加させることなく中間調の輝度表示の画質改善を行うことができる表示装置を提供することである。
【0005】
【課題を解決するための手段】
本発明の表示装置は、1フィールドの表示期間を複数のサブフィールドの期間に分割してそのサブフィールド毎に表示パネルの各画素の発光又は非発光により階調表示を行う表示装置であって、1フィールド分の表示パネルの画素各々の輝度を示す画素データを記憶するメモリと、1フィールドの表示期間内に複数のサブフィールドの期間のうちの1期間を順に指定し、各サブフィールドの期間内に全ライン順次走査のために1ラインを順に指定する指定手段と、メモリに記憶された1フィールド分の画素データのうちの指定手段によって指定された1ライン分を読み出す読出手段と、読出手段によって読み出された1ライン分の各画素の画素データを個別に複数のサブフィールド各々の発光又は非発光を示すビット列データに変換する手段と、1ライン分の各画素のビット列データのうちの指定手段によって指定されたサブフィールドの期間に対応した1ビットを並列出力するビット出力手段と、ビット出力手段の並列出力ビットと指定手段によって指定された1サブフィールドの期間及び1ラインとに応じて表示パネルを駆動する駆動手段、を備えたことを特徴としている。
【0006】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図1は、本発明によるプラズマディスプレイパネル(以下、PDPと称する)を用いた表示装置の概略構成を示す図である。
表示装置は、図1に示されるように、A/D変換器1、同期検出回路2、駆動制御回路3、第1データ変換回路4、多階調化処理回路5、フィールドメモリ6、第2データ変換回路7、アドレスドライバ8、第1及び第2サスティンドライバ9,10、並びにPDP11を備えている。
【0007】
A/D変換器1は、駆動制御回路3から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを1画素毎に例えば8ビットの画素データ(入力画素データ)Dに変換し、これを第1データ変換回路4に供給する。
同期検出回路2は入力映像信号中の水平及び垂直同期信号を検出してそれら信号を駆動制御回路3に供給する。
【0008】
駆動制御回路3は、入力映像信号中の水平及び垂直同期信号に同期して、A/D変換器1に対するクロック信号、及びメモリ6に対する書込・読出信号を発生する。更に、駆動制御回路3は、かかる水平及び垂直同期信号に同期して、アドレスドライバ8、第1サスティンドライバ9及び第2サスティンドライバ10各々を駆動制御すべき各種タイミング信号を発生する。
【0009】
第1データ変換回路4は、かかる8ビットの画素データDを、8ビットの変換画素データ(表示画素データ)HDに変換し、これをメモリ6に供給する。
第1データ変換回路4は、図2に示されるが如き変換特性に基づいて256階調(8ビット)の画素データDをサブフィールド数×多階調化処理による圧縮データ値/255、すなわち14×16/255(224/255)にした8ビット(0〜224)の変換画素データHDpに変換して多階調化処理回路5に供給する。具体的には、8ビット(0〜255)の画素データDがかかる変換特性に基づく変換テーブルに従って変換される。すなわち、この変換特性は、入力画素データのビット数 、多階調化による圧縮ビット数及び表示階調数に応じて設定される。このように、後述する多階調化処理回路5の前段に第1データ変換回路4を設けて、表示階調数、多階調化による圧縮ビット数に合わせた変換を施し、これにより画素データDを上位ビット群(多階調化画素データに対応)と下位ビット群(切り捨てられるデータ:誤差データ)をビット境界で切り分け、この信号に基づいて多階調化処理を行うようになっている。これにより、多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)を防止することができる。
【0010】
なお、下位ビット群は切り捨てられるので階調数が減少することになるが、その階調数の減少分は、多階調化処理回路5の動作により擬似的に得られるようにしている。
多階調化処理回路5は、図3に示されるように、誤差拡散処理回路330及びディザ処理回路350から構成され、4ビットの画素データ、すなわち多階調化画素データDSをメモリ6に供給する。
【0011】
誤差拡散処理回路330におけるデータ分離回路331は、第1データ変換回路4から供給された8ビットの変換画素データHDP中の下位2ビット分を誤差データ、上位6ビット分を表示データとして分離する。加算器332は、かかる誤差データとしての変換画素データHDP中の下位2ビット分と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算して得た加算値を遅延回路336に供給する。遅延回路336は、加算器332から供給された加算値を、画素データのクロック周期と同一の時間を有する遅延時間Dだけ遅らせた信号を遅延加算信号AD1として上記係数乗算器335及び遅延回路337に夫々供給する。係数乗算器335は、上記遅延加算信号AD1に所定係数値K1(例えば、"7/16")を乗算して得られた乗算結果を上記加算器332に供給する。遅延回路337は、上記遅延加算信号AD1を更に(1水平走査期間−上記遅延時間D×4)なる時間だけ遅延させたものを遅延加算信号AD2として遅延回路338に供給する。遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間Dだけ遅延させたものを遅延加算信号AD3として係数乗算器339に供給する。又、遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間D×2なる時間分だけ遅延させたものを遅延加算信号AD4として係数乗算器340に供給する。更に、遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間D×3なる時間分だけ遅延させたものを遅延加算信号AD5として係数乗算器341に供給する。係数乗算器339は、上記遅延加算信号AD3に所定係数値K2(例えば、"3/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器340は、上記遅延加算信号AD4に所定係数値K3(例えば、"5/16")を乗算して得られた乗算結果を加算器342に供給する。係数乗算器341は、上記遅延加算信号AD5に所定係数値K4(例えば、"1/16")を乗算して得られた乗算結果を加算器342に供給する。加算器342は、上記係数乗算器339、340及び341各々から供給された乗算結果を加算して得られた加算信号を上記遅延回路334に供給する。遅延回路334は、かかる加算信号を上記遅延時間Dなる時間分だけ遅延させて上記加算器332に供給する。加算器332は、上記変換画素データHDP中の下位2ビット分と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算した際に桁上げがない場合には論理レベル"0"、桁上げがある場合には論理レベル"1"のキャリアウト信号COを発生してこれを加算器333に供給する。加算器333は、上記変換画素データHDP中の上位6ビット分からなる表示データに、上記キャリアウト信号COを加算したものを6ビットの上記誤差拡散処理画素データEDとして出力する。つまり、誤差拡散処理画素データEDのビット数は、上記変換画素データHDPよりも小となるのである。
【0012】
以下に、上記誤差拡散処理回路330の動作について説明する。
例えば、図4に示されるが如きPDP10の画素G(j,k)に対応した誤差拡散処理画素データEDを求める場合、先ず、かかる画素G(j,k)の左横の画素G(j,k-1)、左斜め上の画素G(j-1,k-1)、真上の画素G(j-1,k)、及び右斜め上の画素G(j-1,k+1)各々に対応した誤差データ、すなわち、
画素G(j,k-1)に対応した誤差データ:遅延加算信号AD1
画素G(j-1,k+1)に対応した誤差データ:遅延加算信号AD3
画素G(j-1,k)に対応した誤差データ:遅延加算信号AD4
画素G(j-1,k-1)に対応した誤差データ:遅延加算信号AD5
各々を、上述した如き所定の係数値K1〜K4をもって重み付け加算する。次に、この加算結果に、変換画素データHDPの下位2ビット分、すなわち画素G(j,k)に対応した誤差データを加算し、この際得られた1ビット分のキャリアウト信号COを変換画素データHDP中の上位6ビット分、すなわち画素G(j,k)に対応した表示データに加算したものを誤差拡散処理画素データEDとする。
【0013】
かかる構成により、誤差拡散処理回路330では、変換画素データHDP中の上位6ビット分を表示データ、残りの下位2ビット分を誤差データとして捉え、周辺画素{G(j,k-1)、G(j-1,k+1)、G(j-1,k)、G(j-1,k-1)}各々での誤差データを重み付け加算したものを、上記表示データに反映させるようにしている。かかる動作により、原画素{G(j,k)}における下位2ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に8ビットよりも少ないビット数、すなわち6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になるのである。
【0014】
なお、この誤差拡散の係数値が各画素に対して一定に加算されていると、誤差拡散パターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、後述するディザ係数の場合と同様に4つの画素各々に割り当てるべき誤差拡散の係数K1〜K4を1フィールド毎に変更するようにしても良い。
ディザ処理回路350は、かかる誤差拡散処理回路330から供給された6ビットの誤差拡散処理画素データEDにディザ処理を施すことにより、誤差拡散処理画素データEDと同等な輝度階調レベルを維持しつつもビット数を4ビットに減らした多階調化処理画素データDSを生成する。尚、かかるディザ処理では、隣接する複数個の画素により1つの中間表示レベルを表現するものである。例えば、8ビットの画素データの内の上位6ビットの画素データを用いて8ビット相当の階調表示を行う場合、左右、上下に互いに隣接する4つの画素を1組とし、この1組の各画素に対応した画素データ各々に、互いに異なる係数値からなる4つのディザ係数a〜dを夫々割り当てて加算する。かかるディザ処理によれば、4画素で4つの異なる中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が6ビットであっても、表現出来る輝度階調レベルは4倍、すなわち、8ビット相当の中間調表示が可能となるのである。
【0015】
しかしながら、ディザ係数a〜dなるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。
そこで、ディザ処理回路350においては、4つの画素各々に割り当てるべき上記ディザ係数a〜dを1フィールド毎に変更するようにしている。
【0016】
図5は、かかるディザ処理回路350の内部構成を示す図である。
図5において、ディザ係数発生回路352は、互いに隣接する4つの画素毎に4つのディザ係数a、b、c、dを発生してこれらを順次加算器351に供給する。例えば、図6に示されるが如き、第j行に対応した画素G(j,k)及び画素G(j,k+1)、第(j+1)行に対応した画素G(j+1,k)及び画素G(j+1,k+1)なる4つの画素各々に対して4つのディザ係数a、b、c、dを夫々発生する。この際、ディザ係数発生回路352は、これら4つの画素各々に割り当てるべき上記ディザ係数a〜dを図6に示されるように1フィールド毎に変更して行く。
【0017】
すなわち、最初の第1フィールドにおいては、
画素G(j,k) :ディザ係数a
画素G(j,k+1) :ディザ係数b
画素G(j+1,k) :ディザ係数c
画素G(j+1,k+1):ディザ係数d
次の第2フィールドにおいては、
画素G(j,k) :ディザ係数b
画素G(j,k+1) :ディザ係数a
画素G(j+1,k) :ディザ係数d
画素G(j+1,k+1):ディザ係数c
次の第3フィールドにおいては、
画素G(j,k) :ディザ係数d
画素G(j,k+1) :ディザ係数c
画素G(j+1,k) :ディザ係数b
画素G(j+1,k+1):ディザ係数a
そして、第4フィールドにおいては、
画素G(j,k) :ディザ係数c
画素G(j,k+1) :ディザ係数d
画素G(j+1,k) :ディザ係数a
画素G(j+1,k+1):ディザ係数b
の如き割り当てにて、ディザ係数a〜dを循環して繰り返し発生し、これを加算器351に供給する。ディザ係数発生回路352は、上述した如き第1フィールド〜第4フィールドの動作を繰り返し実行する。すなわち、かかる第4フィールドでのディザ係数発生動作が終了したら、再び、上記第1フィールドの動作に戻って、前述した動作を繰り返すのである。
【0018】
加算器351は、上記誤差拡散処理回路330から供給されてくる上記画素G(j,k)、画素G(j,k+1)、画素G(j+1,k)、及び画素G(j+1,k+1)各々に対応した誤差拡散処理画素データED各々に、上述の如く各フィールド毎に割り当てられたディザ係数a〜dを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路353に供給する。
【0019】
例えば、図6に示される第1フィールドにおいては、
画素G(j,k)に対応した誤差拡散処理画素データED+ディザ係数a、
画素G(j,k+1)に対応した誤差拡散処理画素データED+ディザ係数b、
画素G(j+1,k)に対応した誤差拡散処理画素データED+ディザ係数c、
画素G(j+1,k+1)に対応した誤差拡散処理画素データED+ディザ係数d
の各々をディザ加算画素データとして上位ビット抽出回路353に順次供給して行くのである。
【0020】
上位ビット抽出回路353は、かかるディザ加算画素データの上位4ビット分までを抽出し、これを多階調化画素データDSとしてメモリ6に供給する。
メモリ6は、駆動制御回路3から供給されてくる書込信号に従って4ビットの多階調化画素データDSを順次書き込む。かかる書込動作により1フィールド(n行、m列)分の書き込みが終了すると、メモリ6は、この1フィールド分の画素データDSを読み出し、1行分毎にm列分の4ビットの画素データDSを順次第2データ変換回路7に供給する。
【0021】
第2データ変換回路7は、かかるm列分の4ビットの多階調化画素データDSを、図7に示される如き変換テーブルに従って、m列各々14ビットの変換画素データHDに変換し、m列分の変換画素データHD各々の指令されたビットをアドレスドライバ8に供給する。
アドレスドライバ8は、駆動制御回路3から供給されたタイミング信号に応じて、かかる第2データ変換回路7から出力された1行分の画素データビット各々の論理レベルに対応した電圧を有するm個の画素データパルスを発生し、これらをPDP11の列電極D1〜Dmに夫々印加する。
【0022】
PDP11は、アドレス電極としての列電極D1〜Dmと、これら列電極と直交して配列されている行電極X1〜Xn及び行電極Y1〜Ynを備えている。PDP11では、これら行電極X及び行電極Yの一対にて1行分に対応した行電極を形成している。すなわち、PDP11における第1行目の行電極対は行電極X1及びY1であり、第n行目の行電極対は行電極Xn及びYnである。行電極対及び列電極は放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0023】
第1サスティンドライバ9及び第2サスティンドライバ10各々は、駆動制御回路3から供給されたタイミング信号に応じて、以下に説明するが如き各種駆動パルスを発生し、これらをPDP11の行電極X1〜Xn及びY1〜Ynに印加する。
かかる表示装置においては、駆動制御回路3から供給されるタイミング信号に応じてPDP11に対する駆動が、図8に示すように、1フィールドの表示期間を、14個のサブフィールドSF1〜SF14に分割して行なわれる。
【0024】
メモリ6に書き込まれた1フィールド分の多階調化画素データDSは駆動制御回路3の読出信号に応じて行単位で順次読み出されて、第2データ変換回路7に供給される。第2データ変換回路7は画素データ群DP11〜DP1n,……,DP141〜DP14nを生成する。DP11〜DP14n各々は1行分、すなわちmビットのデータからなる。
【0025】
図9は、このメモリ6からの読出動作及び第2データ変換回路7によるデータ変換動作をフローチャートで示している。
1フィールド毎に先ず、変数であるサブフィールド番号SFnoが1に等しくされ(ステップS1)、更に、変数である行番号Lnoが1に等しくされる(ステップS2)。メモリ6から1フィールドのLno行番目のm列分の4ビットの多階調化画素データDSが読み出されて第2データ変換回路7に各々供給される(ステップS3)。第2データ変換回路7においては、m列分の多階調化画素データDSが個別に図7に示した変換テーブルに従って14ビットの変換画素データHDに変換される(ステップS4)。変換画素データHD各々では最下位ビットの第1ビットが第1サブフィールドに対応し、第2ビットが第2サブフィールドに対応し、………、最上位ビットの第14ビットが第14サブフィールドに対応している。よって、m列分の変換画素データHD各々の第SFnoビット目がタイミング信号に応じてアドレスドライバ8に出力される(ステップS5)。
【0026】
ステップS5の実行後、行番号Lnoがn以上であるか否かが判別される(ステップS6)。Lno<nならば、行番号Lnoに1が加算され(ステップS7)、ステップS3に戻って上記の動作が繰り返される。Lno≧nならば、サブフィールド番号SFnoが14以上であるか否かが判別される(ステップS8)。SFno<14ならば、サブフィールド番号SFnoに1が加算され(ステップS9)、ステップS2に戻って上記の動作が繰り返される。SFno≧14ならば、画素データ群DP11〜DP1n,……,DP141〜DP14nが生成されたことになる。
【0027】
図10は、駆動制御回路3から供給された各種タイミング信号に応じて、アドレスドライバ8、第1サスティンドライバ9及び第2サスティンドライバ10各々がPDP11の列電極D、行電極X及びYに夫々印加する各種駆動パルスの印加タイミング(1フィールド内での)を示す図である。
図10において、先ず、サブフィールドSF1においてのみで実行する一斉リセット行程Rcでは、第1サスティンドライバ9及び第2サスティンドライバ10が、図10に示されるが如き負極性のリセットパルスRPx及び正極性のリセットパルスRPYを行電極X1〜Xn及びY1〜Ynに同時に印加する。これらリセットパルスRPx及びRPYの印加により、PDP11中の全ての放電セルがリセット放電され、各放電セル内には一様に所定の壁電荷が形成される。これにより、PDP11における全ての放電セルは、一旦、"発光セル"に初期設定される。
【0028】
次に、各サブフィールドでの画素データ書込行程Wcにおいて、アドレスドライバ8は、第2データ変換回路7から供給された画素データ群DP11〜DP1n,……,DP141〜DP14n各々を、サブフィールドSF1〜SF14に夫々割り当て、各サブフィールド毎にこれを1行分づつ順次列電極D1〜Dmに印加して行く。例えば、サブフィールドSF1の画素データ書込行程Wcでは、先ず、第1行目に対応したDP11の論理レベルに対応したm個分の画素データパルスを生成して列電極D1〜Dmに印加する。次に、第2行目に対応したDP12の論理レベルに対応したm個分の画素データパルスを生成して列電極D1〜Dmに同時印加する。以下、同様にして、サブフィールドSF1の画素データ書込行程Wcでは、1行分毎の画素データパルス群DP13〜DP1nを順次列電極D1〜Dmに印加して行くのである。
【0029】
アドレスドライバ8は、サブフィールドSF2〜SF14各々の画素データ書込行程Wcにおいても前述した方法と同様に、DP21〜DP2n,……,DP141〜DP14n各々を1行分毎に順次列電極D1〜Dmに印加して行く。
ここで、第2サスティンドライバ10は、上述した如き画素データ群DP11〜DP1n,……,DP141〜DP14nによる各パルス印加タイミングと同一タイミングにて、図10に示されるが如き負極性の走査パルスSPを発生してこれを行電極Y1〜Ynへと順次印加して行く。この際、走査パルスSPが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、一斉リセット行程Rcにて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。なお、低電圧の画素データパルスが印加された"列"に形成されている放電セルでは放電が生起されず、一斉リセット行程Rcにて初期化された状態、つまり"発光セル"の状態が維持される。
【0030】
次に、各サブフィールドでの発光維持行程Icにおいては、第1サスティンドライバ9及び第2サスティンドライバ10は、行電極X1〜Xn及びY1〜Ynに対して、交互に正極性の維持パルスIPX及びIPYを印加する。なお、各サブフィールド内の発光維持行程Icにおいて、これら維持パルスIPX及びIPYが印加される回数(期間)は、サブフィールドSF毎に設定されている。例えば、図8に示したサブフィールドSF1〜SF14において、サブフィールドSF1での発光回数を"4"とした場合、
SF1:4
SF2:12
SF3:20
SF4:32
SF5:40
SF6:52
SF7:64
SF8:76
SF9:88
SF10:100
SF11:112
SF12:128
SF13:140
SF14:156
なる回数(期間)の分だけ、各サブフィールド内の発光維持行程Icにおいて、維持パルスIPX及びIPYを印加するのである。かかる維持パルスIPの印加により、画素データ書込行程Wcにて壁電荷が残留したままとなっている放電セル、すなわち"発光セル"は、維持パルスIPX及びIPYが印加される度に維持放電し、各サブフィールド毎に割り当てられた回数(期間)分だけその放電発光状態を維持する。よって、サブフィールドSF1の発光維持行程Icによれば、入力映像信号の低輝度成分に対する発光表示が為され、一方、サブフィールドSF14の発光維持行程Icによれば、高輝度成分に対する発光表示が為されるのである。
【0031】
また、図10に示されるが如く、最後尾のサブフィールドSF14においてのみで実施する消去行程Eでは、アドレスドライバ8が、消去パルスAPを発生してこれを列電極D1〜Dmの各々に印加する。第2サスティンドライバ10は、かかる消去パルスAPの印加タイミングと同時に消去パルスEPを発生してこれを行電極Y1〜Yn各々に印加する。これら消去パルスAP及びEPの同時印加により、PDP11における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、PDP11における全ての放電セルが"非発光セル"になるのである。
【0032】
図8に示されるが如き発光駆動フォーマットに基づいて実施される発光駆動の全パターンは図11に示されている。
図11に示されるように、サブフィールドSF1〜SF14の内の1つのサブフィールドでの画素データ書込行程Wcにおいてのみで、各放電セルに対して選択消去放電を実施する(黒丸にて示す)。すなわち、一斉リセット行程Rcの実行によってPDP11の全放電セル内に形成された壁電荷は、上記選択消去放電が実施されるまでの間残留し、その間に存在するサブフィールドSF各々での維持発光行程Icにおいて放電発光を促す(白丸にて示す)。つまり、各放電セルは、1フィールド期間内において選択消去放電が為されるまでの間、発光セルとなり、その間に存在するサブフィールド各々での維持発光行程Icにおいて、図8に示されるが如き発光期間比にて発光を継続するのである。
【0033】
この際、図11に示されるように、各放電セルが発光セルから非発光セルへと推移する回数は、1フィールド期間内において必ず1回以下となるようにしている。すなわち、1フィールド期間内において一旦、非発光セルに設定した放電セルを再び発光セルに復帰させるような発光駆動パターンを禁止したのである。
よって、画像表示に関与していないにも拘わらず強い発光を伴う一斉リセット動作を図8及び図10に示されるが如く、1フィールド期間内において1回だけ実施しておけば良いので、コントラストの低下を抑えることが出来る。
【0034】
また、1フィールド期間内において実施する選択消去放電は、図11の黒丸にて示されるが如く最高でも1回なので、その消費電力を抑えることが可能となるのである。
なお、上記した実施例においては、1フィールドのうちのいずれかのサブフィールドで発光を非発光にする選択消去放電方式の表示装置を示したが、1フィールドのうちのいずれかのサブフィールドで非発光を発光にする選択書込放電方式の表示装置にも本発明を適用することができる。
【0035】
また、上記した実施例においては、1フィールドをN個のサブフィールドで構成し、N+1階調表示を行う方式の表示装置を示したが、2N階調表示を行う方式の表示装置においても、特に、重み付けの重いサブフィールドを複数に分割してM個(N<M)のサブフィールドで階調表示する方式の表示装置にも本発明を適用することができる。
【0036】
【発明の効果】
以上の如く、本発明によれば、フィールドメモリの容量を増加させることなく中間調の輝度表示の画質改善を行うことができる。
【図面の簡単な説明】
【図1】本発明による表示装置の概略構成を示す図である。
【図2】第1データ変換回路の変換特性を示す図である。
【図3】多階調化処理回路の具体的構成を示すブロック図である。
【図4】誤差拡散処理回路の動作を説明するための図である。
【図5】ディザ処理回路の内部構成を示す図である。
【図6】ディザ処理回路の動作を説明するための図である。
【図7】第2データ変換回路の変換テーブルを示す図である。
【図8】発光駆動フォーマットを示す図である。
【図9】フィールドメモリからの読出動作及び第2データ変換回路によるデータ変換動作を示すフローチャートである。
【図10】PDPの各電極に印加される各種駆動パルスの印加タイミングを示す図である。
【図11】図8の発光駆動フォーマットに基づいて実施される発光駆動のパターンの一例を示す図である。
【符号の説明】
3 駆動制御回路
4 第1データ変換回路
5 多階調化処理回路
6 フィールドメモリ
7 第2データ変換回路
8 アドレスドライバ
9 第1サスティンドライバ
10 第2サスティンドライバ
11 PDP
Claims (3)
- 1フィールドの表示期間を複数のサブフィールドの期間に分割してそのサブフィールド毎に表示パネルの各画素の発光又は非発光により階調表示を行う表示装置であって、
1フィールド分の前記表示パネルの画素各々の輝度を示す画素データを記憶するメモリと、
1フィールドの表示期間内に前記複数のサブフィールドの期間のうちの1期間を順に指定し、各サブフィールドの期間内に全ライン順次走査のために1ラインを順に指定する指定手段と、
前記メモリに記憶された1フィールド分の画素データのうちの前記指定手段によって指定された1ライン分を読み出す読出手段と、
前記読出手段によって読み出された1ライン分の各画素の画素データを個別に前記複数のサブフィールド各々の発光又は非発光を示すビット列データに変換する手段と、
1ライン分の各画素のビット列データのうちの前記指定手段によって指定されたサブフィールドの期間に対応した1ビットを並列出力するビット出力手段と、
前記ビット出力手段の並列出力ビットと前記指定手段によって指定された1サブフィールドの期間及び1ラインとに応じて前記表示パネルを駆動する駆動手段、を備えたことを特徴とする表示装置。 - iビットの入力画素データを多階調化処理によりjビット(i>j)の画素データに変換する多階調化処理手段と、
前記多階調化処理手段の出力である1フィールド分の前記画素データを前記メモリに書き込む書込手段と、を有することを特徴とする請求項1記載の表示装置。 - 前記ビット列データは1フィールドの表示期間における発光から非発光に又は非発光から発光に変化するサブフィールドを示し、これにより前記複数のサブフィールドの数+1の階調数を得ることを特徴とする請求項1記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001177395A JP4731738B2 (ja) | 2001-06-12 | 2001-06-12 | 表示装置 |
US10/153,918 US7109950B2 (en) | 2001-06-12 | 2002-05-24 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001177395A JP4731738B2 (ja) | 2001-06-12 | 2001-06-12 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002366093A JP2002366093A (ja) | 2002-12-20 |
JP4731738B2 true JP4731738B2 (ja) | 2011-07-27 |
Family
ID=19018244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001177395A Expired - Fee Related JP4731738B2 (ja) | 2001-06-12 | 2001-06-12 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7109950B2 (ja) |
JP (1) | JP4731738B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7420571B2 (en) * | 2003-11-26 | 2008-09-02 | Lg Electronics Inc. | Method for processing a gray level in a plasma display panel and apparatus using the same |
JP2005300569A (ja) * | 2004-04-06 | 2005-10-27 | Pioneer Electronic Corp | 表示パネルの駆動方法 |
EP1743317A2 (en) * | 2004-05-06 | 2007-01-17 | THOMSON Licensing | Pixel shift display with minimal noise |
WO2005109387A2 (en) * | 2004-05-06 | 2005-11-17 | Thomson Licensing | Pixel shift display with minimal noise |
KR100834680B1 (ko) * | 2006-09-18 | 2008-06-02 | 삼성전자주식회사 | 이동통신 단말기에서 출력되는 동영상 및 이미지의 화질을개선하기 위한 장치 및 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000056726A (ja) * | 1998-08-05 | 2000-02-25 | Mitsubishi Electric Corp | ディスプレイ装置及びその多階調化回路 |
JP2000221941A (ja) * | 1999-02-03 | 2000-08-11 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2962245B2 (ja) * | 1996-10-23 | 1999-10-12 | 日本電気株式会社 | 表示装置の階調表示方法 |
JP3606429B2 (ja) * | 1999-02-19 | 2005-01-05 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
JP3644838B2 (ja) | 1999-03-04 | 2005-05-11 | パイオニア株式会社 | プラズマディスプレイパネルの駆動方法 |
JP3867835B2 (ja) * | 2000-06-05 | 2007-01-17 | パイオニア株式会社 | 表示装置 |
-
2001
- 2001-06-12 JP JP2001177395A patent/JP4731738B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-24 US US10/153,918 patent/US7109950B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000056726A (ja) * | 1998-08-05 | 2000-02-25 | Mitsubishi Electric Corp | ディスプレイ装置及びその多階調化回路 |
JP2000221941A (ja) * | 1999-02-03 | 2000-08-11 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030038758A1 (en) | 2003-02-27 |
US7109950B2 (en) | 2006-09-19 |
JP2002366093A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3730826B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3606429B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3738890B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2002023693A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3961171B2 (ja) | ディスプレイ装置の多階調処理回路 | |
JP3618571B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3761132B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3678401B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2005321442A (ja) | ディスプレイ装置のディザ処理回路 | |
JP3644838B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4071382B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4703892B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4434639B2 (ja) | 表示パネルの駆動方法 | |
JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4731738B2 (ja) | 表示装置 | |
JP3608713B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3578322B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3868461B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4731841B2 (ja) | 表示パネルの駆動装置及び駆動方法 | |
JP3672292B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3905104B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3868457B2 (ja) | ディスプレイパネルの駆動方法 | |
KR20070101823A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP3913241B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3868460B2 (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |