JP3608713B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP3608713B2 JP3608713B2 JP06667999A JP6667999A JP3608713B2 JP 3608713 B2 JP3608713 B2 JP 3608713B2 JP 06667999 A JP06667999 A JP 06667999A JP 6667999 A JP6667999 A JP 6667999A JP 3608713 B2 JP3608713 B2 JP 3608713B2
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- pixel data
- field
- display period
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル(以下、PDPと称する)の駆動方法に関する。
【0002】
【従来の技術】
かかるマトリクス表示方式のPDPの一つとしてAC(交流放電)型のPDPが知られている。
AC型のPDPは、複数の列電極(アドレス電極)と、これら列電極と直交して配列されておりかつ一対にて1走査ラインを形成する複数の行電極対とを備えている。これら各行電極対及び列電極は、放電空間に対して誘電体層で被覆されており、行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0003】
この際、PDPは放電現象を利用している為、上記放電セルは、”発光”及び”非発光”の2つの状態しかもたない。そこで、かかるPDPにより中間調の輝度表示を実現させる為にサブフィールド法を用いる。サブフィールド法では、1フィールドの表示期間をN個のサブフィールドに分割し、各サブフィールド毎に、画素データ(Nビット)の各ビット桁の重み付けに対応した期間長を有する発光期間を夫々割り当てて発光駆動を行う。
【0004】
例えば、図1に示されるように1フィールド期間を6個のサブフィールドSF1〜SF6に分割した場合には、
SF1:1
SF2:2
SF3:4
SF4:8
SF5:16
SF6:32
なる発光期間比にて発光駆動を実施する。
【0005】
例えば、図1に示されるように、放電セルを輝度”32”で発光させる場合には、サブフィールドSF1〜SF6の内のSF6のみで発光を実施させる。又、輝度”31”で発光させる場合には、サブフィールドSF6を除く他のサブフィールドSF1〜SF5において発光を実施させるのである。これにより、64段階での中間調の輝度表現が可能となる。
【0006】
図1のシーケンスから明らかなように階調数を増加するためにはサブフィールド数を増やせばよい。しかしながら、1つのサブフィールドには、発光セルを選択するための画素データ書込み行程が必要となるため、サブフィールド数を増やすことは1フィールド内の画素データ書込み行程を増大させることになり、よって、相対的に発光期間(維持発光行程の長さ)が短くなり輝度を低下させる。
【0007】
このようなPDPに対してテレビジョン画像を表示するためには、多階調化を図る何らかの画像処理が必要となる。多階調化の手法として例えば誤差拡散処理が知られている。誤差拡散処理は、ある画素(放電セル)に対する画素データとしきい値との誤差を周辺画素の画素データに加算することで擬似的に階調を増やす方法である。
【0008】
しかしながら、元の階調数が少ないと、誤差拡散のパターンが目立つようになり、S/Nが劣化するという問題があった。
【0009】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、表示品質を向上させつつも階調表現力を向上させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【0010】
【課題を解決する為の手段】
本発明によるプラズマディスプレイパネルの駆動方法は、走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、映像信号における各フィールド表示期間を夫々に異なる発光回数が割り当てられているN個(2以上の整数)のサブフィールドに分割して階調駆動を行うプラズマディスプレイパネルの駆動方法であって、前記N個のサブフィールドの各々において、前記放電セルを画素データに応じて非発光セル又は発光セルの一方に設定する画素データ書込行程と、前記発光セルに設定されている前記放電セルのみをそのサブフィールドに割り当てられている前記発光回数の分だけ繰り返し発光させる維持発光行程と、を実行し、1の前記フィールド表示期間内においてk番目に(k:1以上N未満の整数)発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数が、前記1のフィールド表示期間に後続するフィールド表示期間内においてk番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数よりも大であり且つ前記1のフィールド表示期間に後続するフィールド表示期間内において(k+1)番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数よりも小であると共に、前記1の前記フィールド表示期間内において(k+1)番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数が、前記1のフィールド表示期間に後続するフィールド表示期間内において(k+1)番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数よりも大である。
【0011】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図2は、本発明による駆動方法に基づいてプラズマディスプレイパネル(以下、PDPと称する)を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
【0012】
図2において、A/D変換器1は、駆動制御回路2から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを1画素毎に例えば8ビットの画素データ(入力画素データ)Dに変換し、これをデータ変換回路30に供給する。
駆動制御回路2は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記A/D変換器1に対するクロック信号、及びメモリ4に対する書込・読出信号を発生する。更に、駆動制御回路2は、かかる水平及び垂直同期信号に同期して、アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々を駆動制御すべき各種タイミング信号を発生する。
【0013】
データ変換回路30は、かかる8ビットの画素データDを、8ビットの変換画素データ(表示画素データ)HDに変換し、これをメモリ4に供給する。尚、かかるデータ変換回路30の変換動作については、後述する。
メモリ4は、駆動制御回路2から供給されてくる書込信号に従って上記変換画素データHDを順次書き込む。かかる書込動作により1画面(n行、m列)分の書き込みが終了すると、メモリ4は、この1画面分の変換画素データHD11−nmを、各ビット桁毎に分割して読み出し、これを1行分毎に順次アドレスドライバ6に供給する。
【0014】
アドレスドライバ6は、駆動制御回路2から供給されたタイミング信号に応じて、かかるメモリ4から読み出された1行分の変換画素データビット各々の論理レベルに対応した電圧を有するm個の画素データパルスを発生し、これらをPDP10の列電極D1〜Dmに夫々印加する。
PDP10は、アドレス電極としての上記列電極D1〜Dmと、これら列電極と直交して配列されている行電極X1〜Xn及び行電極Y1〜Ynを備えている。PDP10では、これら行電極X及び行電極Yの一対にて1行分に対応した行電極を形成している。すなわち、PDP10における第1行目の行電極対は行電極X1及びY1であり、第n行目の行電極対は行電極Xn及びYnである。上記行電極対及び列電極は放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて1画素に対応した放電セルが形成される構造となっている。
【0015】
第1サスティンドライバ7及び第2サスティンドライバ8各々は、駆動制御回路2から供給されたタイミング信号に応じて、以下に説明するが如き各種駆動パルスを発生し、これらをPDP10の行電極X1〜Xn及びY1〜Ynに印加する。図3は、上記アドレスドライバ6、第1サスティンドライバ7及び第2サスティンドライバ8各々がPDP10の列電極D1〜Dm、行電極X1〜Xn及びY1〜Ynに印加する各種駆動パルスの印加タイミングを示す図である。
【0016】
図3に示される例では、1フィールドの表示期間を8個のサブフィールドSF1〜SF8に分割してPDP10に対する駆動を行う。各サブフィールド内では、PDP10の各放電セルに対して画素データの書き込みを行って発光セル及び非発光セルの設定を行う画素データ書込行程Wcと、上記発光セルのみを各サブフィールドの重み付けに対応した期間(回数)だけ発光維持させる維持発光行程Icとを実施する。又、先頭のサブフィールドSF1のみで、PDP10の全放電セルを初期化せしめる一斉リセット行程Rcを実行し、最後尾のサブフィールドSF8のみで、消去行程Eを実行する。
【0017】
先ず、上記一斉リセット行程Rcでは、第1サスティンドライバ7及び第2サスティンドライバ8が、PDP10の行電極X1〜Xn及びY1〜Yn各々に対して図3に示されるが如きリセットパルスRPx及びRPYを同時に印加する。これらリセットパルスRPx及びRPYの印加に応じて、PDP10中の全ての放電セルがリセット放電して、各放電セル内には一様に所定の壁電荷が形成される。これにより、全放電セルは上記発光セルに設定される。
【0018】
次に、図3の画素データ書込行程Wcでは、アドレスドライバ6が、各行毎の画素データパルス群DP11−n、DP21−n、DP31−n、・・・・、DP81−nを図3に示されるように、順次列電極D1〜Dmに印加して行く。つまり、アドレスドライバ6は、サブフィールドSF1内では、上記変換画素データHD11−nm各々の第1ビット目に基づいて生成した第1行〜第n行各々に対応した画素データパルス群DP11−nを、図3に示されるが如く1行分毎に順次列電極D1〜Dmに印加して行く。又、サブフィールドSF2内では、上記変換画素データHD11−nm各々の第2ビット目に基づいて生成した画素データパルス群DP21−nを、図3に示されるが如く1行分毎に順次列電極D1〜Dmに印加して行くのである。この際、アドレスドライバ6は、変換画素データのビット論理が例えば論理レベル”1”である場合に限り高電圧の画素データパルスを発生して列電極Dに印加する。かかる各画素データパルス群DPの印加タイミングと同一タイミングにて、第2サスティンドライバ8は、図3に示されるが如き走査パルスSPを発生してこれを行電極Y1〜Ynへと順次印加して行く。ここで、上記走査パルスSPが印加された”行”と、高電圧の画素データパルスが印加された”列”との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Rcにて発光セルの状態に初期化された放電セルは、非発光セルに推移する。尚、上記高電圧の画素データパルスが印加されなかった”列”に形成されている放電セルには放電が生起されず、上記一斉リセット行程Rcにて初期化された状態、つまり発光セルの状態を維持する。
【0019】
すなわち、画素データ書込行程Wcの実行によれば、後述する維持発光行程において発光状態が維持される発光セルと、消灯状態のままの非発光セルとが画素データに応じて択一的に設定され、いわゆる画素データの書き込みが為されるのである。
又、図3に示される維持発光行程Icでは、第1サスティンドライバ7及び第2サスティンドライバ8が、行電極X1〜Xn及びY1〜Ynに対して図3に示されるように交互に維持パルスIPX及びIPYを印加する。この際、上記画素データ書込行程Wcによって壁電荷が残留したままとなっている放電セル、すなわち発光セルは、かかる維持パルスIPX及びIPYが交互に印加されている期間中、放電発光を繰り返しその発光状態を維持する。その発光維持期間(回数)は、各サブフィールドの重み付けに対応して設定されている。
【0020】
図4は、各サブフィールド毎の発光維持期間(回数)が記述されている発光駆動フォーマットを示す図である。
尚、図4の駆動モード(A)は、例えば偶数フィールド(又は偶数フレーム)、駆動モード(B)は、奇数フィールド(又は奇数フレーム)での発光駆動時に用いる。
すなわち、偶数フィールドの表示期間中においては、各サブフィールドSF1〜8毎の維持発光行程Icでの発光期間は、駆動モード(A)に示されるように、
SF1:3
SF2:11
SF3:20
SF4:30
SF5:40
SF6:51
SF7:63
SF8:37
に設定されており、
奇数フィールドの表示期間中においては、各サブフィールドSF1〜8毎の維持発光行程Icでの発光期間は、駆動モード(B)に示されるように、
SF1:1
SF2:6
SF3:16
SF4:24
SF5:35
SF6:46
SF7:57
SF8:70
に設定されている。
【0021】
この際、サブフィールドSF1〜SF8各々での発光期間比は、非線形(すなわち、逆ガンマ比率、Y=X2.2)であり、これにより入力画素データDの非線形特性(ガンマ特性)を補正するようにしている。
すなわち、各維持発光行程Icでは、その直前に実行された画素データ書込行程Wcにて発光セルに設定された放電セルのみが、偶数フィールドの表示期間中は駆動モード(A)、奇数フィールドの表示期間中は駆動モード(B)に示される発光期間に亘り発光するのである。
【0022】
又、図3に示される消去行程Eでは、アドレスドライバ6が、消去パルスAPを発生してこれを列電極D1−mの各々に印加する。更に、第2サスティンドライバ8が、かかる消去パルスAPの印加タイミングと同時に消去パルスEPを発生してこれを行電極Y1〜Yn各々に印加する。これら消去パルスAP及びEPの同時印加により、PDP10における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。
【0023】
すなわち、かかる消去行程Eの実行により、PDP10における全ての放電セルが非発光セルとなるのである。
図5は、図4に示されるが如き発光駆動フォーマットに基づいて実施される発光駆動の全パターンを示す図である。
図5に示されるように、サブフィールドSF1〜SF8の内の1つのサブフィールドでの画素データ書込行程Wcにおいてのみで、各放電セルに対して選択消去放電を実施する(黒丸にて示す)。すなわち、一斉リセット行程Rcの実行によってPDP10の全放電セル内に形成された壁電荷は、上記選択消去放電が実施されるまでの間残留し、その間に存在するサブフィールドSF各々での維持発光行程Icにおいて放電発光を促す(白丸にて示す)。よって、各放電セルは、図5の黒丸に示されるサブフィールドにおいて上記選択消去放電が為されるまでの間、発光セルとなり、その間に存在するサブフィールド各々での維持発光行程Icにおいて、図4に示されるが如き発光期間比にて発光を行うのである。
【0024】
この際、図5に示されるように、各放電セルが発光セルから非発光セルへと推移する回数は、1フィールド期間内において必ず1回以下となるようにしている。すなわち、1フィールド期間内において一旦、非発光セルに設定した放電セルを再び発光セルに復帰させるような発光駆動パターンを禁止したのである。
よって、画像表示に関与していないにも拘わらず強い発光を伴う上記一斉リセット動作を図3及び図4に示されるように1フィールド期間内において1回だけ実施しておけば良いので、コントラストの低下を抑えることが出来る。
【0025】
又、1フィールド期間内において実施する選択消去放電は、図5の黒丸にて示されるように最高でも1回なので、その消費電力を抑えることが可能となるのである。更に、図5に示されるように、1フィールド期間内において、放電セルが発光状態にある期間(白丸にて示す)と、非発光状態にある期間とが互いに反転する発光パターンは存在しないので、偽輪郭を防止することが出来る。
【0026】
この際、図5に示される発光駆動パターンによると、
偶数フィールドの表示期間では、図中の発光輝度(A)に示されるが如き、
{0:3:14:34:64:104:155:218:255}
なる発光輝度比からなる9階調の輝度を表現し得る発光駆動が為され、
奇数フィールドの表示期間では、図中の発光輝度(B)に示されるが如き、
{0:1:7:23:47:82:128:185:255}
なる発光輝度比からなる9階調の輝度を表現し得る発光駆動が為される。
【0027】
すなわち、各サブフィールドで実施すべき発光期間が互いに異なる2種類の9階調の発光駆動をフィールド(フレーム)毎に交互に実施するのである。かかる駆動によれば、視覚上における表示階調数は時間方向に積分すると9階調よりも増加する。従って、後述する多階調化処理によるディザ及び誤差拡散のパターンが目立ちにくくなりS/N感が向上する。
【0028】
図6は、図2に示されるデータ変換回路30の内部構成を示す図である。
図6に示されるように、データ変換回路30は、ABL回路31、第1データ変換回路32、多階調化処理回路33及び第2データ変換回路34で構成される。
ABL(自動輝度制御)回路31は、PDP10の画面上に表示される画像の平均輝度が所定の輝度範囲内に収まるように、A/D変換器1から順次供給されてくる各画素毎の画素データDに対して輝度レベルの調整を行い、この際得られた輝度調整画素データDBLを第1データ変換回路32に供給する。
【0029】
かかる輝度レベルの調整は、上述の如くサブフィールドの発光回数の比を非線形に設定して逆ガンマ補正を行う前に行われる。つまり、ABL回路31は、画素データD(入力画素データ)に逆ガンマ補正を施して得られた逆ガンマ変換画素データの平均輝度に応じて、上記画素データDの輝度レベルを自動調整する。これにより、輝度調整による表示品質の劣化を防止するのである。
【0030】
図7は、かかるABL回路31の内部構成を示す図である。
図7において、レベル調整回路310は、後述する平均輝度検出回路311によって求められた平均輝度に応じて画素データDのレベルを調整して得られた輝度調整画素データDBLを出力する。データ変換回路312は、かかる輝度調整画素データDBLを図8に示されるが如き非線形特性からなる逆ガンマ特性(Y=X2.2)に変換したものを逆ガンマ変換画素データDrとして平均輝度レベル検出回路311に供給する。すなわち、輝度調整画素データDBLに逆ガンマ補正処理を施すことにより、ガンマ補正の解除された元の映像信号に対応した画素データ(逆ガンマ変換画素データDr)を復元するのである。平均輝度検出回路311は、かかる逆ガンマ変換画素データDrの平均輝度を求め、これを上記レベル調整回路310に供給するのである。
【0031】
更に、平均輝度検出回路311は、例えば図9に示されるが如き輝度モード1〜4の中から、上記平均輝度に応じた平均輝度にてPDP10を発光駆動し得る輝度モードを選択し、この選択した輝度モードを示す輝度モード信号LCを駆動制御回路2に供給する。尚、平均輝度検出回路311は、偶数フィールドに対する駆動表示を行う場合には図9の駆動モード(A)、奇数フィールドに対する駆動表示を行う場合には図9の駆動モード(B)を用いて、上述した如き輝度モードの選択を行う。ここで、駆動制御回路2は、かかる図9に示されるが如き輝度モード信号LCにしたがって、図4に示されるサブフィールドSF1〜SF8各々の維持発光行程Icにおいて発光維持すべき期間(すなわち維持パルスIPの印加回数)を設定する。
【0032】
この際、図4に示されている各サブフィールドでの発光期間は、輝度モード1が設定された際における発光期間を示すものであり、仮に輝度モード2が設定された場合には、
偶数フィールド時には、
SF1:6
SF2:22
SF3:40
SF4:60
SF5:80
SF6:102
SF7:126
SF8:74
奇数フィールド時には、
SF1:2
SF2:12
SF3:32
SF4:48
SF5:70
SF6:92
SF7:114
SF8:140
なる発光期間にて各サブフィールドでの発光駆動が実施される。
【0033】
尚、かかる発光駆動においても、各サブフィールドSF1〜SF8各々での発光回数の比が非線形(すなわち、逆ガンマ比率、Y=X2.2)に設定されており、これにより入力画素データDの非線形特性(ガンマ特性)が補正される。
図6における第1データ変換回路32は、上記ABL回路31から供給された8ビット(0〜255)で256階調の輝度調整画素データDBLを、8ビット(0〜128)の変換画素データHDpに変換して多階調処理回路33に供給する。
【0034】
図10は、 かかる第1データ変換回路32の内部構成を示す図である。
図10において、データ変換回路321は、上記輝度調整画素データDBLを図11に示されるが如き変換特性に基づいて8ビット(0〜128)の変換画素データAに変換してこれをセレクタ322に供給する。データ変換回路323は、上記輝度調整画素データDBLを図12に示されるが如き変換特性に基づいて8ビット(0〜128)の変換画素データBに変換してこれをセレクタ322に供給する。尚、具体的には、データ変換回路321及び323各々は、上記図11及び図12に示される変換特性に基づく図13及び図14に示されるが如き変換テーブルに従って、輝度調整画素データDBLを変換画素データA及びBに変換する。セレクタ322は、これら変換画素データA及びBの内から、変換特性選択信号の論理レベルに応じた方を択一的に選択し、これを変換画素データHDpとして出力する。かかる変換特性選択信号は、図2に示される駆動制御回路2から供給されるもので、入力画素データDの垂直同期タイミングに応じて論理レベル”1”から”0”、又は”0”から”1”へと推移する信号である。ここで、図11の変換特性と図4の駆動モード(B)、図12の変換特性と図4の駆動モード(A)は、対となっている。つまり、セレクタ322は、図4の駆動モード(A)が設定されるフィールド(偶数フィールド)では、変換画素データBを選択し、図4の駆動モード(B)が設定されるフィールド(奇数フィールド)では、変換画素データAを選択し、これを変換画素データHDPとして出力するのである。尚、上記変換特性は、入力画素データのビット数 、後述する多階調化による圧縮ビット数及び表示階調数に応じて設定される。このように、後述する多階調化処理回路33の前段に第1データ変換回路32を設けて、表示階調数、多階調化による圧縮ビット数に合わせた変換を施し、これにより輝度調整画素データDBLを上位ビット群(多階調化画素データに対応)と下位ビット群(切り捨てられるデータ:誤差データ)をビット境界で切り分け、この信号に基づいて多階調化処理を行うようになっている。これにより、多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)を防止する。
【0035】
かかる図10に示される構成により、第1データ変換回路32は、上記ABL回路31から供給された8ビット(0〜255)の輝度調整画素データDBLを、1フィールド(フレーム)毎にその変換特性(図11、図12)を切り換えつつ8ビット(0〜128)の変換画素データHDpに変換して多階調化処理回路33に供給する。
【0036】
図15は、かかる多階調処理回路33の内部構成を示す図である。
図15に示されるが如く、多階調処理回路33は、誤差拡散処理回路330及びディザ処理回路350から構成される。
先ず、誤差拡散処理回路330におけるデータ分離回路331は、上記第1データ変換回路32から供給された8ビットの変換画素データHDP中の下位2ビット分を誤差データ、上位6ビット分を表示データとして分離する。加算器332は、かかる誤差データとしての変換画素データHDP中の下位2ビット分と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算して得た加算値を遅延回路336に供給する。遅延回路336は、加算器332から供給された加算値を、画素データのクロック周期と同一の時間を有する遅延時間Dだけ遅らせ、これを遅延加算信号AD1として上記係数乗算器335及び遅延回路337に夫々供給する。係数乗算器335は、上記遅延加算信号AD1に所定係数値K1(例えば、”7/16”)を乗算して得られた乗算結果を上記加算器332に供給する。遅延回路337は、上記遅延加算信号AD1を更に(1水平走査期間−上記遅延時間D×4)なる時間だけ遅延させたものを遅延加算信号AD2として遅延回路338に供給する。遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間Dだけ遅延させたものを遅延加算信号AD3として係数乗算器339に供給する。又、遅延回路338は、かかる遅延加算信号AD2を更に上記遅延時間D×2なる時間分だけ遅延させたものを遅延加算信号AD4として係数乗算器340に供給する。更に、遅延回路338は、かかる遅延加算信号AD2を上記遅延時間D×3なる時間分だけ遅延させたものを遅延加算信号AD5として係数乗算器341に供給する。係数乗算器339は、上記遅延加算信号AD3に所定係数値K2(例えば、”3/16”)を乗算して得られた乗算結果を加算器342に供給する。係数乗算器340は、上記遅延加算信号AD4に所定係数値K3(例えば、”5/16”)を乗算して得られた乗算結果を加算器342に供給する。係数乗算器341は、上記遅延加算信号AD5に所定係数値K4(例えば、”1/16”)を乗算して得られた乗算結果を加算器342に供給する。加算器342は、上記係数乗算器339、340及び341各々から供給された乗算結果を加算して得られた加算信号を上記遅延回路334に供給する。遅延回路334は、かかる加算信号を上記遅延時間Dなる時間分だけ遅延させて上記加算器332に供給する。加算器332は、上記誤差データ(変換画素データHDP中の下位2ビット分)と、遅延回路334からの遅延出力と、係数乗算器335の乗算出力とを加算し、この際、桁上げがない場合には論理レベル”0”、桁上げがある場合には論理レベル”1”のキャリアウト信号COを発生して加算器333に供給する。加算器333は、上記表示データ(変換画素データHDP中の上位6ビット分)に、上記キャリアウト信号COを加算したものを6ビットの誤差拡散処理画素データEDとして出力する。
【0037】
以下に、かかる構成からなる誤差拡散処理回路330の動作について説明する。
例えば、図16に示されるが如きPDP10の画素G(j,k)に対応した誤差拡散処理画素データEDを求める場合、先ず、かかる画素G(j,k)の左横の画素G(j,k−1)、左斜め上の画素G(j−1,k−1)、真上の画素G(j−1,k)、及び右斜め上の画素G(j−1,k+1)各々に対応した各誤差データ、すなわち、
画素G(j,k−1)に対応した誤差データ:遅延加算信号AD1
画素G(j−1,k+1)に対応した誤差データ:遅延加算信号AD3
画素G(j−1,k)に対応した誤差データ:遅延加算信号AD4
画素G(j−1,k−1)に対応した誤差データ:遅延加算信号AD5
各々を、上述した如き所定の係数値K1〜K4をもって重み付け加算する。次に、この加算結果に、変換画素データHDPの下位2ビット分、すなわち画素G(j,k)に対応した誤差データを加算し、この際得られた1ビット分のキャリアウト信号COを変換画素データHDP中の上位6ビット分、すなわち画素G(j,k)に対応した表示データに加算したものを誤差拡散処理画素データEDとする。
【0038】
誤差拡散処理回路330は、かかる構成により、変換画素データHDP中の上位6ビット分を表示データ、残りの下位2ビット分を誤差データとして捉え、周辺画素{G(j,k−1)、G(j−1,k+1)、G(j−1,k)、G(j−1,k−1)}各々での誤差データを重み付け加算したものを、上記表示データに反映させるようにしている。この動作により、原画素{G(j,k)}における下位2ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に8ビットよりも少ないビット数、すなわち6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になるのである。
【0039】
尚、この誤差拡散の係数値が各画素に対して一定に加算されていると、誤差拡散パターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。そこで、後述するディザ係数の場合と同様に4つの画素各々に割り当てるべき誤差拡散の係数K1〜K4を1フィールド毎に変更するようにしても良い。
ディザ処理回路350は、かかる誤差拡散処理回路330から供給された誤差拡散処理画素データEDにディザ処理を施すことにより、6ビットの誤差拡散処理画素データEDと同等な輝度階調レベルを維持しつつもビット数を更に4ビットに減らした多階調化処理画素データDSを生成する。尚、かかるディザ処理では、隣接する複数個の画素により1つの中間表示レベルを表現するものである。例えば、8ビットの画素データの内の上位6ビットの画素データを用いて8ビット相当の階調表示を行う場合、左右、上下に互いに隣接する4つの画素を1組とし、この1組の各画素に対応した画素データ各々に、互いに異なる係数値からなる4つのディザ係数a〜dを夫々割り当てて加算する。かかるディザ処理によれば、4画素で4つの異なる中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が6ビットであっても、表現出来る輝度階調レベルは4倍、すなわち、8ビット相当の中間調表示が可能となるのである。
【0040】
しかしながら、ディザ係数a〜dなるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なってしまう。
そこで、ディザ処理回路350においては、4つの画素各々に割り当てるべき上記ディザ係数a〜dを1フィールド毎に変更するようにしている。
【0041】
図17は、かかるディザ処理回路350の内部構成を示す図である。
図17において、ディザ係数発生回路352は、互いに隣接する4つの画素毎に4つのディザ係数a、b、c、dを発生してこれらを順次加算器351に供給する。
例えば、図18に示されるように、第j行に対応した画素G(j,k)及び画素G(j,k+1)、第(j+1)行に対応した画素G(j+1,k)及び画素G(j+1,k+1)なる4つの画素各々に対応した4つのディザ係数a、b、c、dを発生する。この際、ディザ係数発生回路352は、これら4つの画素各々に割り当てるべき上記ディザ係数a〜dを図18に示されるように1フィールド毎に変更して行く。
【0042】
すなわち、最初の第1フィールドにおいては、
画素G(j,k) :ディザ係数a
画素G(j,k+1) :ディザ係数b
画素G(j+1,k) :ディザ係数c
画素G(j+1,k+1):ディザ係数d
次の第2フィールドにおいては、
画素G(j,k) :ディザ係数b
画素G(j,k+1) :ディザ係数a
画素G(j+1,k) :ディザ係数d
画素G(j+1,k+1):ディザ係数c
次の第3フィールドにおいては、
画素G(j,k) :ディザ係数d
画素G(j,k+1) :ディザ係数c
画素G(j+1,k) :ディザ係数b
画素G(j+1,k+1):ディザ係数a
そして、第4フィールドにおいては、
画素G(j,k) :ディザ係数c
画素G(j,k+1) :ディザ係数d
画素G(j+1,k) :ディザ係数a
画素G(j+1,k+1):ディザ係数b
の如き割り当てにてディザ係数a〜dを循環して繰り返し発生し、これを加算器351に供給する。ディザ係数発生回路352は、上述した如き第1フィールド〜第4フィールドの動作を繰り返し実行する。すなわち、かかる第4フィールドでのディザ係数発生動作が終了したら、再び、上記第1フィールドの動作に戻って、前述した動作を繰り返すのである。加算器351は、上記誤差拡散処理回路330から供給されてくる上記画素G(j,k)、画素G(j,k+1)、画素G(j+1,k)、及び画素G(j+1,k+1)各々に対応した誤差拡散処理画素データED各々に、上述の如く各フィールド毎に割り当てられたディザ係数a〜dを夫々加算し、この際得られたディザ加算画素データを上位ビット抽出回路353に供給する。
【0043】
例えば、図18に示される第1フィールドにおいては、
画素G(j,k)に対応した誤差拡散処理画素データED+ディザ係数a、
画素G(j,k+1)に対応した誤差拡散処理画素データED+ディザ係数b、
画素G(j+1,k)に対応した誤差拡散処理画素データED+ディザ係数c、
画素G(j+1,k+1)に対応した誤差拡散処理画素データED+ディザ係数d
の各々をディザ加算画素データとして上位ビット抽出回路353に順次供給して行くのである。上位ビット抽出回路353は、かかるディザ加算画素データの上位4ビット分までを抽出し、これを多階調化画素データDSとして出力する。
【0044】
このように、図17に示されるディザ処理回路350は、4つの画素各々に対応させて割り当てるべき上記ディザ係数a〜dを1フィールド毎に変更して行くことにより、ディザパターンによる視覚的ノイズを低減させつつも視覚的に多階調化した4ビット(0〜7)の多階調化画素データDSを求め、これを第2データ変換回路34に供給するのである。
【0045】
第2データ変換回路34は、かかる多階調化画素データDSを図19に示されるが如き変換テーブルに従って図4のサブフィールドSF1〜SF8各々に対応した第1〜第8ビットからなる変換画素データ(表示画素データ)HDに変換する。尚、図19において、変換画素データHDにおける第1〜第8ビットの内の論理レベル”1”のビットは、そのビットに対応したサブフィールドSFでの画素データ書込行程Wcにおいて選択消去放電を実施させることを示すものである(黒丸にて示す)。
【0046】
かかる変換画素データHDは、図2に示されるように、メモリ4を介してアドレスドライバ6に供給される。この際、変換画素データHDの形態は、図19に示されるが如き9パターンの内のいずれか1つとなる。アドレスドライバ6は、上記変換画素データHD中の第1〜第8ビット各々をサブフィールドSF1〜8各々に割り当て、そのビット論理が論理レベル”1”である場合に限り、該当するサブフィールドでの画素データ書込行程Wcにおいて高電圧の画素データパルスを発生し、これをPDP10の列電極Dに印加する。これにより、上記選択消去放電が生起されるのである。よって、各放電セルは、図19の黒丸に示されるサブフィールドにおいて上記選択消去放電が為されるまでの間、発光セルとなり、その間に存在する連続したサブフィールド各々での維持発光行程Icにおいて、図4に示されるが如き発光期間比にて発光を行う。
【0047】
これにより、偶数フィールド(フレーム)表示期間中は、図19の発光輝度(A)に示されるように、
{0:3:14:34:64:104:155:218:255}
なる9階調の発光駆動が為され、
奇数フィールド(フレーム)表示期間中は、図19の発光輝度(B)に示されるように、
{0:1:7:23:47:82:128:185:255}
なる9階調の発光駆動が為されるのである。
【0048】
上述の2種類の9階調の発光輝度(表示輝度レベル)と入力画素データDとの関係を図示すると図20のようになる。
図20において、−■−は駆動モード(A)、−◆−は駆動モード(B)の場合各々での入力画素データDと表示輝度レベルの関係を示す。この図から、1フィールド(フレーム)毎に駆動パターン、すなわち、各サブフィールドの維持発光行程Icにおける発光回数(維持パルスの数)を変更することにより、一方の駆動モードで表現される階調レベルの間に他方の駆動モードで表現される階調レベルが入るように設定されることがわかる。従って、時間方向の積分効果により、視覚上における表示階調数は9階調よりも増加し、階調表現力が向上する。
【0049】
また、隣り合う階調レベルの間の値、例えば、駆動モード(A)における発光輝度”3”と発光輝度”14”の間の値(入力画素データDの下位4ビット分に相当するレベル)は、上述の誤差拡散処理、ディザ処理等の多階調化処理により表現される。
尚、誤差拡散処理、ディザ処理等の多階調化処理を行う場合、元の表示階調数が少ないと、多階調化処理のパターンが目立ち、S/N感が劣化するが、上述のように発光駆動パターンを1フィールド(フレーム)毎に変更することにより、視覚上における表示階調数が増加するため多階調化処理のパターンが目立ちにくくなり、S/N感が向上する。
【0050】
また、図20から、各サブフィールドの維持発光行程Icにおける発光回数比を逆ガンマ比率に設定することにより、入力画素データDが逆ガンマ補正されることがわかる。
以上のように、駆動モード(A)及び駆動モード(B)の階調数は、上述した如く9階調であるものの、上述の如き1フィールド(フレーム)毎に発光駆動パターンを変更する手法と多階調化処理との組合せにより、視覚上における階調表現は、256階調相当になる。
【0051】
この際、図19に示されるように、1フィールド期間内において放電セルが発光セルから非発光セルへと推移する回数は必ず1回以下となるようにしている。よって、画像表示に関与していないにも拘わらず強い発光を伴う上記一斉リセット動作を図4に示されるように1フィールド期間内において1回だけ実施しておけば良いので、コントラストの低下、及び消費電力を抑えることが出来る。
【0052】
更に、図19に示されるように、1フィールド期間内において、発光状態にある期間(白丸にて示す)と、非発光状態にある期間とが互いに反転する発光パターンは存在しないので、偽輪郭を防止することが出来る。
尚、上記実施例においては、画素データの書込方法として、1フィールドの先頭において予め各放電セルに壁電荷を形成させて全放電セルを発光セルに設定しておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【0053】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成するようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
図21は、この選択書込アドレス法を採用した場合における発光駆動フォーマットを示す図である。
【0054】
又、図22は、かかる図21に示される発光駆動フォーマットに基づいてPDP10の列電極D1〜Dm、行電極X1〜Xn及びY1〜Ynに印加される各種駆動パルスの印加タイミングを示す図である。
更に、図23は、かかる選択書込アドレス法を採用した場合に第2データ変換回路34において用いられる変換テーブル、及び1フィールド期間内で実施される発光駆動の全パターンを示す図である。
【0055】
図22に示されるように、上記選択書込アドレス法を採用した場合には、先ず、先頭のサブフィールドSF8での一斉リセット行程Rcにおいて、第1サスティンドライバ7及び第2サスティンドライバ8は、PDP10の行電極X及びYに夫々リセットパルスRPx及びRPYを同時に印加する。これにより、PDP10中の全ての放電セルをリセット放電せしめ、各放電セル内に強制的に壁電荷を形成させる(R1)。その直後に、第1サスティンドライバ7は、消去パルスEPをPDP10の行電極X1〜Xnに一斉に印加することにより、全放電セル内に形成された上記壁電荷を消去させる(R2)。すなわち、図22に示される一斉リセット行程Rcの実行によれば、PDP10における全ての放電セルは非発光セルの状態に初期化されるのである。
【0056】
画素データ書込行程Wcでは、走査パルスSPが印加された”行”と、高電圧の画素データパルスが印加された”列”との交差部の放電セルにのみ放電(選択書込放電)が生じ、その放電セル内に選択的に壁電荷が形成される。かかる選択書込放電により、上記一斉リセット行程Rcにて非発光セルの状態に初期化された放電セルは、発光セルに推移する。尚、上記高電圧の画素データパルスが印加されなかった”列”に形成されている放電セルには放電が生起されず、上記一斉リセット行程Rcにて初期化された状態、つまり非発光セルの状態を維持する。
【0057】
すなわち、画素データ書込行程Wcの実行により、後述する維持発光行程において発光状態が維持される発光セルと、消灯状態のままの非発光セルとが、画素データに応じて択一的に設定され、いわゆる各放電セルに対する画素データの書き込みが為されるのである。
ここで、かかる選択書込アドレス法による発光駆動を実施する場合には、図23に示されるように、変換画素データHDにおける論理レベル”1”のビットに対応したサブフィールドSFにおいてのみ選択書込放電が実施される(黒丸にて示す)。この際、先頭のサブフィールドSF8からこの選択書込放電が実施されるまでの間に存在するサブフィールドでは非発光状態が維持され、この選択書込放電が実施されたサブフィールドSF(黒丸にて示す)及びそれ以降に存在するサブフィールドSF(白丸にて示す)において発光状態が維持される。
【0058】
以上の如く、図3〜図23に示される駆動方法では、1フィールド期間内における先頭のサブフィールドにおいてのみで全ての放電セルを発光セル又は非発光セルのいずれか一方の状態に初期化し、いずれか1のサブフィールドにおいてのみで、画素データに応じて各放電セルを非発光セル又は発光セルに設定する画素データ書込を行う。かかる駆動方法により、選択消去アドレス法の場合には、表示すべき輝度の増加につれて1フィールドの先頭のサブフィールドから順に発光状態となり、一方、選択書込アドレス法の場合には、表示すべき輝度の増加につれて1フィールドの最後尾のサブフィールドから順に発光状態となる。この際、本発明においては、各サブフィールドでの発光期間(回数)が互いに異なる例えば図4に示される駆動モード(A)及び駆動モード(B)に示されるが如き2系統の発光駆動を、1フィールド(フレーム)毎に交互に実施することにより、視覚上での輝度階調数を増加させているのである。
【0059】
図24は、上述の図3〜図23に示される駆動方法の具体的な動作を示す図である。
例えば、入力画素データが”178”の場合、表示輝度は逆ガンマ補正により”116”程度となる。
すなわち、第1フィールド(奇数フィールド)では、図4(B)の駆動モード(B)、図11の変換特性が選択され、多階調化処理により、例えば、
画素G(j,k)が5個のサブフィールドSF1〜SF5が発光状態である表示輝度”82”、
画素G(j,k+1)が6個のサブフィールドSF1〜SF6が発光状態である表示輝度”128”、
画素G(j+1,k)が6個のサブフィールドSF1〜SF6が発光状態である表示輝度”128”、
画素G(j+1,k+1)が6個のサブフィールドSF1〜SF6が発光状態である表示輝度”128”となり、
上下、左右に隣合う4つの画素の平均輝度により、表示輝度”116”が表現される。
【0060】
次に、第2フィールド(偶数フィールド)では、図4(A)の駆動モード(A)、図12の変換特性が選択され、多階調処理により、例えば、
画素G(j,k)が6個のサブフィールドSF1〜SF6が発光状態である表示輝度”155”、
画素G(j,k+1)が5個のサブフィールドSF1〜SF5が発光状態である表示輝度”104”、
画素G(j+1,k)が5個のサブフィールドSF1〜SF5が発光状態である表示輝度”104”、
画素G(j+1,k+1)が5個のサブフィールドSF1〜SF5が発光状態である表示輝度”104”、となり、
上下、左右に隣合う4つの画素の平均輝度により、表示輝度”116”が表現される。
【0061】
そして、奇数フィールドである、第1、第3、第5、第7フィールドでは、図4(B)の駆動モード(B)、図11の変換特性が選択されると共に、4つの画素に各々に割り当てられる誤差拡散又はディザの係数値を各フィールドで変更することにより、各画素の表示輝度が図24に示されるように変化する。
同様に、偶数フィールドである第2、第4、第6、第8フィールドでは、図4(A)の駆動モード(A)、図12の変換特性が選択されると共に、4つの画素各々に割り当てられる誤差拡散又はディザの係数値を各フィールドで変更することにより、各画素の表示輝度が図24に示されるように変化する。
【0062】
以上のような1フィールド(フレーム)毎に発光駆動パターンを変更する手法と多階調化処理との組合せにより、視覚上における階調表現能力の向上と表示品質の向上が図られる。
しかしながら、上述の如く互いに発光期間の異なる2種類の発光駆動をフィールド(フレーム)毎に交互に実施すると、1フィールド期間内での発光の重心位置が互いにずれている為、フリッカが生じる場合がある。
【0063】
これは、図4に示されるように駆動モード(A)と駆動モード(B)の各サブフィールドの維持発光行程における発光期間(発光回数)が異なる値に設定されていることに起因し、図4に示される駆動モード(A)と駆動モード(B)の場合には、同一入力画素データDに対し、常に、駆動モード(B)による発光の重心位置の方が駆動モード(A)の場合よりも後側になる。
【0064】
ここで、発光の重心位置は、1フィールド期間内で発光状態となるサブフィールドの画素データ書込行程の長さ、維持発光行程の長さ及び発光期間の重みに基づいて決定される。
図25は、図24の偶数フィールドと奇数フィールドにおける発光の重心位置のずれを模式的に示す図である。
【0065】
例えば、図24の偶数フィールド(駆動モード(A))では、図25の(A)に示すように、複数画素の輝度が平均化されて視覚上、駆動モード(A)におけるサブフィールドSF1〜SF5の維持発光行程の全期間とサブフィールドSF6の維持発光行程の略1/4の期間が発光状態となり、発光の重心位置がT1となる。
【0066】
また、図24の奇数フィールド(駆動モード(B))では、図25の(B)に示すように、複数画素の輝度が平均化されて視覚上、駆動モード(B)におけるサブフィールドSF1〜SF5の維持発光行程の全期間とサブフィールドSF6の維持発光行程の略3/4の期間が発光状態となり、発光の重心位置がT2となる。
【0067】
このように、駆動モード(A)の偶数フィールドと駆動モード(B)の奇数フィールド共に平均表示輝度は略同じであるが、発光の重心位置のズレによりフリッカが発生する。
図26及び図27各々は、このようなフリッカを防止すべく為された発光駆動フォーマットの一例を示す図である。
【0068】
先ず、図26に示される発光駆動フォーマットでは、駆動モード(A)に示されている発光駆動の開始タイミングを、駆動モード(B)に示されている発光駆動の開始タイミングよりも所定期間ΔTだけ遅らせるようにしたものである。これにより、両者の発光重心位置T1及びT2間のズレを少なくして、フリッカを低減させるのである。
【0069】
ここで、フリッカは、表示輝度レベルが高い程目立つため、上述の所定期間ΔTは、最大表示輝度レベル”255”で駆動モード(A)における発光の重心位置T1と駆動モード(B)における発光の重心位置T2とが一致するように一定の値に設定されている。
尚、駆動モード(A)における発光の重心位置T1と駆動モード(B)における発光の重心位置T2とのズレ量は、表示輝度レベルに応じて変化し、最大表示輝度レベルでズレ量は最大となり、表示輝度レベルが小さくなるに従ってズレ量が小さくなる。この表示輝度レベルによるズレ量の変化は小さく、また、フリッカは表示輝度レベルが低いと目立ちにくいため、上述の所定期間ΔTを上述のように一定の値に設定してもフリッカの抑制の効果は十分ある。しかしながら、さらにフリッカを抑制するために発光の重心位置が常に一致するように、表示輝度レベルに応じて上述の所定期間ΔTを変化させても良い。
【0070】
一方、図27に示される発光駆動フォーマットでは、駆動モード(A)のサブフィールドSF1〜SF4各々の画素データ書込行程Wcの実行期間Taを、駆動モード(B)の画素データ書込行程Wcの実行期間Tbに比して長くすることにより、発光重心位置T1及びT2間のズレを少なくして、フリッカを低減させている。例えば、駆動モード(A)のサブフィールドSF1〜SF4各々の画素データ書込行程WcにおいてPDP10の行電極に印加する走査パルスSPのパルス幅を広げることにより、実行期間Taを実行期間Tbよりも長くするのである。
【0071】
尚、上記実施例においては、上記駆動モード(A)及び駆動モード(B)に示されるが如き、互いに各サブフィールドでの発光期間が異なる2種類の発光駆動を1フィールド(フレーム)毎に交互に切り換えるようにしているが、PDP10の1行毎に切り換えて実施するようにしても良い。
図28は、かかる点に鑑みて為された発光駆動フォーマットの一例を示す図である。
【0072】
図28において、画素データ書込行程WACでは、PDP10の全ての行に対して選択消去放電が実施される。一方、画素データ書込行程W1Cでは、PDP10の偶数行に対してのみ選択消去放電が実施され、画素データ書込行程W2Cでは、奇数行に対してのみ選択消去放電が実施される。
すなわち、PDP10の第1〜第n行各々に形成されている放電セルの内の偶数行の放電セルでは、図28の駆動モード(A)に基づき、
SF1:1
SF2:6
SF3:16
SF4:24
SF5:35
SF6:46
SF7:57
SF8:70
なる発光期間比にて各サブフィールドでの発光駆動が実施され、
奇数行の放電セルでは、図28の駆動モード(B)に基づき、
SF1:3
SF2:11
SF3:20
SF4:30
SF5:40
SF6:51
SF7:63
SF8:37
なる発光期間比にて各サブフィールドでの発光駆動が実施されるのである。
【0073】
更に、これら図28の駆動モード(A)及び(B)に示されるが如き、各サブフィールドでの発光期間が互いに異なる2種類の発光駆動を、1フィールド(フレーム)毎、かつPDP10の1行毎に交互に切り換えて実施するようにしても良い。
この際、図28に示される画素データ書込行程W1Cでは、奇数フレームの表示期間中はPDP10の偶数行の放電セルに対してのみ選択消去放電を実施し、偶数フレームの表示期間中は奇数行の放電セルに対してのみ選択消去放電を実施する。一方、画素データ書込行程W2Cでは、奇数フレームの表示期間中はPDP10の奇数行の放電セルに対してのみ選択消去放電を実施し、偶数フレームの表示期間中は偶数行の放電セルに対してのみ選択消去放電を実施する。
【0074】
図29は、かかる駆動によって実施される発光駆動の形態を示す図である。図29に示されるように、奇数フレームの表示期間中は、PDP10の偶数行の放電セルに対しては図28の駆動モード(A)、奇数行の放電セルに対しては図28の駆動モード(B)に基づく発光駆動を実施する。又、偶数フレームの表示期間中は、PDP10の偶数行の放電セルに対しては図28の駆動モード(B)、奇数行の放電セルに対しては図28の駆動モード(A)に基づく発光駆動を実施するのである。かかる駆動によれば、互いに発光期間の異なる駆動モード(A)及び(B)の如き2種類の発光駆動をフィールド(フレーム)毎に交互に実施したことにより生じるフリッカを防止することが出来る。
【0075】
尚、1フィールド(フレーム)毎又は行毎に変更する駆動モードは、上述した如き2種類に限定されるものではない。要するに、各サブフィールドでの発光期間が夫々異なる3種類以上の駆動モードを用意し、これらを1フィールド(フレーム)毎又は行毎に順次切り換えて発光駆動を実施して行けば良いのである。
又、上述した実施例においては、サブフィールドSF1〜SF8の内のいずれか1の画素データ書込行程Wcにおいて、走査パルスSPと高電圧の画素データパルスとの同時印加により選択消去(書込)放電を生起させるようにしている。
【0076】
しかしながら、放電セル内に残留する荷電粒子の量が少ないと、これら走査パルスSPと高電圧の画素データパルスとが同時に印加されても選択消去(書込)放電が正常に生起されず、放電セル内の壁電荷を正常に消去(形成)できない場合がある。この際、例えA/D変換後の画素データDが低輝度を示すデータであっても、最高輝度に対応した発光が為されてしまい、画像品質を著しく低下させるという問題が生じる。例えば、画素データ書込法として選択消去アドレス法を採用した際に、変換画素データHDが、
[01000000]
である場合には、図19の黒丸にて示されるように、サブフィールドSF2においてのみで選択消去放電が実施され、この際、放電セルは非発光セルに推移する。これにより、サブフィールドSF1〜SF8の内のSF1においてのみで維持発光が実施されるはずである。ところが、かかるサブフィールドSF2での選択消去が失敗してかかる放電セル内に壁電荷が残留したままとなると、サブフィールドSF1のみならず、それ以降のサブフィールドSF2〜SF8においても維持発光が実施され、結果として最高輝度表示が為されてしまうのである。
【0077】
そこで、図30及び図31に示されるが如き発光駆動パターンを採用することにより、このような誤った発光動作を防止する。尚、図30は、選択消去アドレス法を採用した際の発光駆動フォーマット、図31は、選択書込アドレス法を採用した際の発光駆動フォーマットを夫々示している。
図30及び図31に示されている”*”は、論理レベル”1”又は”0”のいずれでも良いことを示し、三角印は、かかる”*”が論理レベル”1”である場合に限り選択消去(書込)放電を行うことを示している。
【0078】
要するに、初回の選択消去(書込)放電では画素データの書込を失敗する恐れがあるので、それ以降に存在するサブフィールドの内の少なくとも1つで、再度、選択消去(書込)放電を行うことにより、画素データの書込を確実にし、誤った発光動作を防止しているのである。
【0079】
【発明の効果】
以上詳述した如く、本発明によるプラズマディスプレイパネルの駆動方法によれば、表示品質を向上させつつも階調表現力を向上させることができる。また、偽輪郭及び消費電力を抑制しつつもコントラストの向上を図ることができる。
【図面の簡単な説明】
【図1】64階調の中間調表示を実施する為の従来の発光駆動フォーマットを示す図である。
【図2】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図3】PDP10に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図4】本発明の駆動方法に基づく発光駆動フォーマットを示す図である。
【図5】図4に示される発光駆動フォーマットに基づいて実施される発光駆動のパターンの一例を示す図である。
【図6】データ変換回路30の内部構成を示す図である。
【図7】ABL回路31の内部構成を示す図である。
【図8】データ変換回路312における変換特性を示す図である。
【図9】輝度モードと各サブフィールドにて実施される発光期間との対応関係を示す図である。
【図10】第1データ変換回路32の内部構成を示す図である。
【図11】第1データ変換回路32における第1の変換特性を示す図である。
【図12】第1データ変換回路32における第2の変換特性を示す図である。
【図13】図11及び図12に示される変換特性に基づく変換テーブルを示す図である。
【図14】図11及び図12に示される変換特性に基づく変換テーブルを示す図である。
【図15】多階調処理回路33の内部構成を示す図である。
【図16】誤差拡散処理回路330の動作を説明する為の図である。
【図17】ディザ処理回路350の内部構成を示す図である。
【図18】ディザ処理回路350の動作を説明する為の図である。
【図19】図4に示される発光駆動フォーマットに基づいて実施される発光駆動の全パターン、及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【図20】2種類の9階調の発光輝度(表示輝度レベル)と入力画素データDとの関係を示す図である。
【図21】選択書込アドレス法を採用した場合の発光駆動フォーマットを示す図である。
【図22】選択書込アドレス法を採用した際にPDP10に印加される各種駆動パルスの印加タイミングを示す図である。
【図23】選択書込アドレス法を採用した場合における発光駆動の全パターン、及びこの発光駆動を実施する際に第2データ変換回路34で用いられる変換テーブルの一例を示す図である。
【図24】図3〜図23に示される駆動方法の具体的な動作を示す図である。
【図25】駆動モード(A)及び(B)各々による発光駆動にて生じる発光重心位置のズレを説明する為の図である。
【図26】駆動モード(A)及び(B)各々による発光駆動にて生じる発光重心位置のズレに起因するフリッカを防止する発光駆動フォーマットの一例を示す図である。
【図27】駆動モード(A)及び(B)各々による発光駆動にて生じる発光重心位置のズレに起因するフリッカを防止する発光駆動フォーマットの他の一例を示す図である。
【図28】駆動モード(A)及び(B)を各行毎に、又は各行毎かつフィールド(フレーム)毎に切り換えて発光駆動を行う際に用いる発光駆動フォーマットを示す図である。
【図29】駆動モード(A)及び(B)を各行毎かつフィールド(フレーム)毎に切り換えて発光駆動を行った際の動作を説明する為の図である。
【図30】選択消去アドレス法を採用した場合における発光駆動パターンの他の一例を示す図である。
【図31】選択書込アドレス法を採用した場合における発光駆動パターンの他の一例を示
す図である。
【主要部分の符号の説明】
2 駆動制御回路
6 アドレスドライバ
7 第1サスティンドライバ
8 第2サスティンドライバ
10 PDP
30 データ変換回路
31 ABL回路
32 第1データ変換回路
33 多階調処理回路
34 第2データ変換回路
330 誤差拡散処理回路
350 ディザ処理回路
Claims (17)
- 走査ライン毎に配列された複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、映像信号における各フィールド表示期間を夫々に異なる発光回数が割り当てられているN個(2以上の整数)のサブフィールドに分割して階調駆動を行うプラズマディスプレイパネルの駆動方法であって、
前記N個のサブフィールドの各々において、前記放電セルを画素データに応じて非発光セル又は発光セルの一方に設定する画素データ書込行程と、前記発光セルに設定されている前記放電セルのみをそのサブフィールドに割り当てられている前記発光回数の分だけ繰り返し発光させる維持発光行程と、を実行し、
1の前記フィールド表示期間内においてk番目に(k:1以上N未満の整数)発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数が、前記1のフィールド表示期間に後続するフィールド表示期間内においてk番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数よりも大であり且つ前記1のフィールド表示期間に後続するフィールド表示期間内において(k+1)番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数よりも小であると共に、前記1の前記フィールド表示期間内において(k+1)番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数が、前記1のフィールド表示期間に後続するフィールド表示期間内において(k+1)番目に発光回数の割り当てが小なるサブフィールドに割り当てられている発光回数よりも大であることを特徴とするプラズマディスプレイパネルの駆動方法。 - 各フィールドの表示期間における先頭部の前記サブフィールドにおいてのみで全ての前記放電セルを発光セル又は非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、
前記サブフィールドの内のいずれか1の前記画素データ書込行程においてのみで前記放電セルを画素データに応じて非発光セル又は発光セルの一方に設定すべき電圧を有する画素データパルスを前記列電極に印加することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。 - 前記1のサブフィールドの直後に存在する前記サブフィールドでの前記画素データ書込行程において前記画素データパルスと同一電圧を有する第2の画素データパルスを前記列電極に印加することを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。
- 各フィールドの表示期間における最後尾の前記サブフィールドにおいてのみで全ての前記放電セルを非発光セルの状態にする消去行程を設けたことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記リセット行程では全ての前記放電セルを前記発光セルの状態に初期化し、
前記画素データ書込行程では前記画素データに応じて前記放電セルを選択的に消去放電せしめることにより前記放電セルを前記非発光セルに設定することを特徴とする請求項2又は3記載のプラズマディスプレイパネルの駆動方法。 - 前記リセット行程では全ての前記放電セルを前記非発光セルの状態に初期化し、
前記画素データ書込行程では前記画素データに応じて前記放電セルを選択的に書込放電せしめることにより前記放電セルを前記発光セルに設定することを特徴とする請求項2又は3記載のプラズマディスプレイパネルの駆動方法。 - 各フィールドの表示期間の先頭から連続したn個(nは0〜N)の前記サブフィールド各々での前記維持発光行程においてのみで前記発光セルを発光せしめることによりN+1階調駆動を行うことを特徴とする請求項1又は5記載のプラズマディスプレイパネルの駆動方法。
- 各フィールドの表示期間の最後尾から連続したn個(nは0〜N)の前記サブフィールド各々での前記維持発光行程においてのみで前記発光セルを発光せしめることによりN+1階調駆動を行うことを特徴とする請求項1又は6記載のプラズマディスプレイパネルの駆動方法。
- 前記サブフィールド各々の前記維持発光行程での前記発光回数の比を非線形に設定することにより、入力画素データの非線形表示特性を補正することを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記非線形表示特性は、ガンマ特性であることを特徴とする請求項9記載のプラズマディスプレイパネルの駆動方法。
- 前記画素データに多階調処理を施すことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記多階調化処理とは、誤差拡散処理及び/又はディザ処理であることを特徴とする請求項11記載のプラズマディスプレイパネルの駆動方法。
- 前記多階調化処理を施す前に前記入力画素データを変換して前記多階調化処理に必要な上位ビット群と下位ビット群をビット境界で分離することを特徴とする請求項11記載のプラズマディスプレイパネルの駆動方法。
- 各フィールド内に配列された前記サブフィールド各々の内、低輝度発光を担うサブフィールドの数が高輝度発光を担うサブフィールドの数よりも多いことを特徴とする請求項7又は8記載のプラズマディスプレイパネルの駆動方法。
- 前記1のフィールド表示期間内における発光駆動の開始タイミングと、前記1のフィールド表示期間に後続するフィールド表示期間内での発光駆動開始タイミングとを互いに異ならせたことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 前記1のフィールド表示期間内における各サブフィールドの前記画素データ書込行程の時間長と、前記1のフィールド表示期間に後続するフィールド表示期間内における各サブフィールドの前記画素データ書込行程の時間長とを互いに異ならせたことを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。
- 画素を担う放電セルがマトリクス状に配列されたプラズマディスプレイパネルの各放電セルを映像信号に応じて夫々輝度レベルが異なる第1〜第N階調輝度レベル(Nは2以上の整数)各々の内のいずれか1の輝度レベルにて発光させるプラズマディスプレイパネルの駆動方法であって、
前記映像信号における各フィールド表示期間の内の1のフィールド表示期間内において前記放電セルを発光させる際の前記第1〜第N階調輝度レベル各々の内でk番目に(k:1〜N)輝度レベルが低い第k階調輝度レベルは、前記1のフィールド表示期間に後続するフィールド表示期間内において前記放電セルを発光させる際の第k階調輝度レベルよりも大であり且つ(k+1)番目に輝度レベルが低い第(k+1)階調輝度レベルよりも小であると共に、前記1のフィールド表示期間内において前記放電セルを発光させる際の第(k+1)階調輝度レベルは、前記1のフィールド表示期間に後続するフィールド表示期間内において前記放電セルを発光させる際の第(k+1)階調輝度レベルよりも大であることを特徴とするプラズマディスプレイパネルの駆動方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06667999A JP3608713B2 (ja) | 1999-01-18 | 1999-03-12 | プラズマディスプレイパネルの駆動方法 |
EP00100160A EP1022714A3 (en) | 1999-01-18 | 2000-01-11 | Method for driving a plasma display panel |
US09/482,925 US6646625B1 (en) | 1999-01-18 | 2000-01-14 | Method for driving a plasma display panel |
CNB001005030A CN1203460C (zh) | 1999-01-18 | 2000-01-18 | 驱动等离子显示面板的方法 |
US10/625,750 US20050078060A1 (en) | 1999-01-18 | 2003-07-24 | Method for driving a plasma display panel |
US10/625,572 US7042424B2 (en) | 1999-01-18 | 2003-07-24 | Method for driving a plasma display panel |
US10/625,547 US6967636B2 (en) | 1999-01-18 | 2003-07-24 | Method for driving a plasma display panel |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-9932 | 1999-01-18 | ||
JP993299 | 1999-01-18 | ||
JP06667999A JP3608713B2 (ja) | 1999-01-18 | 1999-03-12 | プラズマディスプレイパネルの駆動方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004263650A Division JP3913241B2 (ja) | 1999-01-18 | 2004-09-10 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000276102A JP2000276102A (ja) | 2000-10-06 |
JP3608713B2 true JP3608713B2 (ja) | 2005-01-12 |
Family
ID=26344748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06667999A Expired - Fee Related JP3608713B2 (ja) | 1999-01-18 | 1999-03-12 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3608713B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3357666B2 (ja) | 2000-07-07 | 2002-12-16 | 松下電器産業株式会社 | 表示装置および表示方法 |
JP2003015588A (ja) * | 2001-06-28 | 2003-01-17 | Pioneer Electronic Corp | ディスプレイ装置 |
FR2826767B1 (fr) * | 2001-06-28 | 2003-12-12 | Thomson Licensing Sa | Procede d'affichage d'une image video sur un dispositif d'affichage numerique |
JP4698076B2 (ja) * | 2001-07-06 | 2011-06-08 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
JP2003330420A (ja) | 2002-05-16 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 発光装置の駆動方法 |
KR100607253B1 (ko) * | 2003-04-17 | 2006-08-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
JP4753353B2 (ja) * | 2005-03-31 | 2011-08-24 | 東北パイオニア株式会社 | 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器 |
US8228354B2 (en) * | 2006-12-28 | 2012-07-24 | Rohm Co., Ltd. | Display control device with frame rate control |
-
1999
- 1999-03-12 JP JP06667999A patent/JP3608713B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000276102A (ja) | 2000-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3606429B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3576036B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
US6646625B1 (en) | Method for driving a plasma display panel | |
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3789052B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3867835B2 (ja) | 表示装置 | |
JP2002023693A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3618571B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3961171B2 (ja) | ディスプレイ装置の多階調処理回路 | |
JP3644844B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3678401B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3761132B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3578323B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2005321442A (ja) | ディスプレイ装置のディザ処理回路 | |
JP3608713B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4703892B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4071382B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3644838B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3868461B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4731738B2 (ja) | 表示装置 | |
JP3672292B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3913241B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4731841B2 (ja) | 表示パネルの駆動装置及び駆動方法 | |
JP3905104B2 (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |