KR100607253B1

KR100607253B1 - 플라즈마 디스플레이 패널의 구동장치

Info

Publication number: KR100607253B1
Application number: KR1020030024461A
Authority: KR
Inventors: 김대현
Original assignee: 엘지전자 주식회사
Priority date: 2003-04-17
Filing date: 2003-04-17
Publication date: 2006-08-01
Also published as: EP1469444A3; US7417604B2; EP1469444A2; KR20040090580A; CN1538371A; US20040207571A1; JP2004318163A

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동장치에 관한 것이다. 본 발명의 플라즈마 디스플레이 패널의 구동장치는 입력되는 프레임이 n 번째 프레임인지 n+1 번째 프레임인지 판별하는 프레임 판별부와; 상기 프레임 판별부로부터 판별된 프레임이 n 번째인지 n+1 번째인지에 따라 n 번째 프레임 및 n+1 번째 프레임의 수직동기신호(Vsync)의 폭을 다르게 변경시켜 출력하는 수직동기신호 변환부를 포함한다. 이와 같은 본 발명에 의하면, 휘도 가중치가 다른 프레임을 교번적으로 배치할 때 생기는 플리커를 제거할 수 있고, 프레임에 따라 수직동기신호의 기간을 변화시킴으로써 휘도를 향상시킬 수 있다.

플라즈마, 디스플레이, 패널, 프레임, 수직동기신호, APL

Description

플라즈마 디스플레이 패널의 구동장치{Driving Apparatus of Plasma Display Panel}

도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전셀를 나타내는 사시도.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면.

도 3은 평균화상레벨 제어방법을 나타내는 그래프.

도 4는 종래 방법에 따른 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도.

도 5는 종래 방법에 따른 프레임을 배치하는 방식을 나타내는 도면.

도 6a 및 6b는 휘도가중치가 서로 다른 두 개의 프레임을 나타내는 도면.

도 7은 도 6a 및 6b를 교번적으로 배치하는 것을 나타내는 도면.

도 8은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면.

도 9는 높은 계조를 표현하는 경우 α만큼 변화된 수직동기신호 기간에 프레임을 배치하는 경우를 나타내는 도면.

도 10a 및 10b는 도 9에 도시된 바와같이 배치될 경우 광중심이 일치되는 것을 보여주는 도면.

도 11은 낮은 계조를 표현하는 경우 β만큼 변화된 수직동기신호 기간에 프레임을 배치하는 경우를 나타내는 도면.

도 12a 및 12b는 도 11에 도시된 바와같이 배치될 경우 광중심이 일치되는 것을 보여주는 도면.

도 13은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면.

도 14는 APL값이 최소인 경우 α만큼 변화된 수직동기신호 기간에 프레임을 배치하는 경우를 나타내는 도면.

도 15a 및 15b는 도 14에 도시된 바와같이 배치될 경우 광중심이 일치되는 것을 보여주는 도면.

도 16은 APL값이 최대인 경우 β만큼 변화된 수직동기신호 기간에 프레임을 배치하는 경우를 나타내는 도면.

도 17a 및 17b는 도 16에 도시된 바와같이 배치될 경우 광중심이 일치되는 것을 보여주는 도면.
< 도면의 주요부분에 대한 부호의 설명 >
30, 130 : 프레임 판별부 34, 134 : 수직동기신호 판별부
36, 136 : 패널 132 : APL 부

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 플리커 발생을 줄이고, 휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형성되는 금속버스전극(13Y,13Z)을 포함한다.

투명전극(12Y,12Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 1자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다. 예를 들어, 도 2에서 처럼 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.

이와같은 종래의 PDP는 소비전력을 일정하게 처리할 수 있도록 평균휘도레벨(Average Picture Level : 이하 "APL"이라함)에 따라 서스테인 펄스의 개수를 조절하여 이용되고 있다.

도 3은 APL의 제어방법을 나타내는 그래프이다.

도 3를 참조하면, PDP는 서스테인 펄스의 수에 따라 밝기가 결정되기 때문에 평균 밝기가 어두운 경우와 밝은 경우에 전체 서스테인의 수를 동일하게 하면, 화질저하, 전력소모, 패널 손상 등 여러가지 문제가 발생될 수 있다. 예컨데, 모든 입력 영상에 대하여 서스테인펄스의 수를 낮게 설정하는 경우에는 콘트라스트가 감소하게 된다. 또한, 모든 입력 영상에 대하여 서스테인펄스의 수를 높게 설정하는 경우에는 어두운 영상에서도 밝기가 밝아지고 콘트라스트가 증가하는 장점이 있지만 파워의 소모가 커지며 패널의 온도가 상승하는 등 패널이 손상될 수 있다. 따라서, 입력 영상의 평균 밝기에 따라 전체 서스테인 펄스의 수를 적절히 조정할 필요가 있다. 여기서, 서스테인 펄스의 수는 도 3과 같이 APL의 레벨이 비교적 낮은 계조 범위에서 급격히 증가하고 고계조 범위에서 감소된다. 따라서, 상대적으로 낮은 계조 범위의 APL에서 서스테인 펄스 수가 급격히 변하게 된다.

도 4는 종래 방법에 따른 PDP의 구동방법을 나타내는 파형도이다.

도 4를 참조하면, PDP는 전화면을 초기화시키기 위한 리셋기간(RPD), 셀을 선택하기 위한 어드레스 기간(APD) 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간(SPD)으로 나누어 구동된다.

리셋기간(RPD)에 있어서, 셋업기간(Set-up)에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간(Set-down)에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스 기간(ADP)에는 부극성의 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 이 스캔펄스(SP)와 데이터펄스(DP)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(DP)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.

한편, 셋다운기간(Set-down)과 어드레스 기간(APD) 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.

서스테인 기간(SPD)에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.

한편, 종래에는 한 프레임 내에서 각 서브필드의 리셋기간(RPD) 및 어드레스 기간(APD) 각 서브필드마다 동일한 반면에 서스테인기간(SPD)은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간(SPD)이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다. 그러나, 이러한 프레임들이 도 5 처럼 수직 동기 신호마다 동일하게 배치되기 때문에 계조표현에 한계가 있다.

따라서, 이러한 한계를 극복하기 위해서 도 6a 및 6b와 같이 수직 동기 신호마다 2개의 서스테인 펄스를 교번되도록 배치하는 것이 제안되었다. 예를들어, 짝수 프레임(또는 홀수 프레임)에는 도 6a와 같이 1, 6, 13, 23, 35, 51, 70, 91, 116, 145, 176, 211의 비율로 서스테인 펄스를 배치하고, 홀수 프레임(또는 짝수 프레임)에는 도 6b와 같이 4, 9, 18, 29, 43, 60, 80, 103, 130, 160, 193, 109의 비율로 서스테인 펄스를 배치한다. 이와 같이 서스테인 펄스 비가 다른 짝수 프레임과 홀수 프레임을 수직 동기 신호(Vsync)에 마다 교번하여 사용할 경우 계조 표현력이 한 개의 서스테인 펄스 비를 사용하는 프레임을 배치하는 경우보다 2배가 증가할 수 있다. 이 때, 서브필드의 휘도가중치는 프레임마다 서로 엇갈리도록 설 정되어야 한다.

그러나, 이와같이 프레임마다 휘도가중치가 엇갈리게 배치되면 광중심이 불일치가 발생되고, 눈에 거슬릴 정도로 플리커가 발생하여 화질이 저하되는 문제점이 있다. 즉, 서스테인 펄스 비가 다른 홀수 프레임과 짝수 프레임을 도 7과 같이 수직 동기 신호(Vsync)에 마다 교번하여 사용할 경우 제 n 번째(n은 홀수) 프레임과 제 n+1 번째(n은 짝수) 프레임의 휘도 가중치가 다르기 때문에 제 n 번째 프레임의 광중심과 제 n+1 번째 프레임의 광중심이 불일치하게 되어 플리커가 발생되므로 휘도가 저화되는 문제점이 있다.

따라서, 본 발명의 목적은 플리커 발생을 줄일 수 있으면서 휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동장치를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 입력되는 프레임이 n 번째 프레임인지 n+1 번째 프레임인지 판별하는 프레임 판별부와; 상기 프레임 판별부로부터 판별된 프레임이 n 번째인지 n+1 번째인지에 따라 n 번째 프레임 및 n+1 번째 프레임의 수직동기신호(Vsync)의 폭을 다르게 변경시켜 출력하는 수직동기신호 변환부를 포함하는 것을 특징으로 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 소정의 폭만큼 길게 하고, n+1 번째 프레임의 수직동기신호의 폭을 소정의 폭만큼 짧게 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 길게 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 n+1 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 짧게 한다.
본 발명의 다른 특징에 의하면, 플라즈마 디스플레이 패널의 구동장치는 입력되는 프레임이 n 번째 프레임인지 n+1 번째 프레임인지 판별하는 프레임 판별부와; 입력되는 프레임의 평균휘도레벨(APL) 값을 출력하는 APL 부; 및 상기 프레임 판별부로부터 판별된 프레임이 n 번째인지, n+1 번째인지 및 평균휘도레벨(APL) 값에 따라 n 번째 프레임 및 n+1 번째 프레임의 수직동기신호(Vsync)의 폭을 다르게 변경시켜 출력하는 수직동기신호 변환부를 포함한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 APL 부로부터의 평균휘도레벨(APL) 값이 최소인 경우 n 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 길게 하고, n+1 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 짧게 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 길게 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 n+1 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 짧게 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 APL 부로부터의 평균휘도레벨(APL) 값이 최대인 경우 n 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 길게 하고, n+1 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 짧게 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 100㎲ 이하의 범위 내에서 길게 한다.
이와 같은 특징에 의하면, 상기 수직동기신호 변환부는 n+1 번째 프레임의 수직동기신호의 폭을 100㎲ 이하의 범위 내에서 짧게 한다.

삭제

이하, 도 8 내지 도 17b를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 8은 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.

이 때, 본 발명의 제 1 실시 예에 따른 PDP는 계조표현을 증가시키기 위하여 수직동기신호(Vsync)마다 휘도 가중치가 다른 두개의 프레임이 서로 교번적으로 배치된다.

도 8을 참조하면, 본 발명의 제 1 실시 예에 따른 PDP의 구동장치는 입력라인(1)과 패널(36) 사이에 접속된 프레임 판별부(30) 및 수직동기신호 변환부(34)를 구비한다.

프레임 판별부(30)는 입력되는 프레임이 n 번째(홀수) 프레임인지 n+1 번째(짝수) 프레임인지를 판별한다. 이렇게 판별된 프레임은 수직동기신호(Vsync)와 함께 수직동기신호 변환부(34)로 공급된다.

수직동기신호 변환부(34)는 프레임 판별부(30)로부터 공급된 n 번째 및 n+1 번째 프레임에 따라 수직동기신호(Vsync)의 폭을 늘일지 줄일지 결정하게 되며, 계조에 따라 수직동기신호(Vsync)의 변화폭을 조정하게 된다. 이 때, 수직동기신호(Vsync)의 변화폭은 화상표시에 영향이 미치지 않는 범위내에서 조정된다.

이를 자세히 설명하면, 본 발명에 따른 PDP는 휘도 가중치가 서로 다른 두개의 프레임이 수직동기신호(Vsync) 마다 교번되게 배치되므로 수직동기신호(Vsync)를 일정하게 하여 n 번째 프레임과 n+1 번째 프레임을 배치 시킨다면 광중심이 일치하지 않게되어 플리커가 발생하게 된다. 이 때, 수직동기신호(Vsync)의 기간은 60Hz 또는 50Hz로 설정된다. 따라서, 이러한 플리커 발생을 방지하기 위하여 일단, 프레임 판별부(30)에 입력되는 프레임이 n 번째 프레임인지 n+1 번째 프레임인지를 판별하여 판별된 프레임을 수직동기신호 변환부(34)로 공급함과 아울러 수직동기신호(Vsync)를 수직동기신호 변환부(34)에 공급하게 된다. 이 때, n 번째 프레임의 휘도가중치가 가장 높은 서브필드는 n+1 번째 프레임의 휘도가중치가 가장 높은 서브필드보다 뒤에 위치한다. 즉, n 번째 프레임의 광중심이 n+1 번째 프레임의 광중심보다 뒤에 있게 된다. 따라서, 프레임 판별부(30)에서 n 번째 프레임이 판별되어 수직동기신호 변환부(34)로 공급될 경우 수직동기신호(Vsync) 기간을 늘리고, n+1 번째 프레임이 판별된 경우 수직동기신호(Vsync) 기간을 줄인다. 이 때, 전체적으로 두 프레임이 차지하는 수직동기신호(Vsync)의 기간은 일정하게 유 지된다.

이 때, 낮은 계조의 발광 중심의 흐트러짐을 통한 플리커 발생은 작은 반면에 높은 계조의 발광 중심의 흐트러짐이 플리커 발생의 중요한 요인이 된다. 따라서, 계조에 따라 수직동기신호(Vsync)의 변화폭은 달라 질 수 있어야 한다. 이에따라, 높은 계조를 표현하는 경우 발광 중심의 흐트러짐이 크므로 그 만큼 수직동기신호(Vsync)의 변화폭을 크게 하여 발광 중심을 맞춘다. 즉, 높은 계조를 표현하는 경우 n 번째 프레임은 도 9와 같이 변화폭이 α만큼 늘어난 수직동기신호(Vsync)에 배치되고, n+1 번째 프레임은 도 9와 같이 변화폭이 α만큼 줄어든 수직동기신호(Vsync)에 배치된다. 따라서, 수직동기신호(Vsync) 기간의 변화에 의해 서로 휘도가중치가 다른 두 프레임의 광중심을 일치시킬 수 있다.

이를 좀더 자세히 설명하면, n 번째 프레임의 경우 도 10a와 같이 α만큼 늘어난 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C11에 위치하게 되고, 제 n+1 번째 프레임의 경우 도 10b와 같이 α만큼 줄어든 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C12에 위치하게 된다. 예를 들어, α값은 500㎲ 이하로 설정된다. 이렇게 하면 제 n 번째 프레임의 광중심(C11)과 제 n+1 번째 프레임의 광중심(C12)이 일치하게 되어 플리커가 발생하지 않게 된다. 따라서, 휘도를 향상시킬 수 있게 된다.

한편, 낮은 계조를 표현하는 경우 발광 중심의 흐트러짐이 작으므로 그 만큼 수직동기신호(Vsync)의 변화폭을 크게 할 필요없이 작게하여 발광 중심을 맞춘다. 다시말해서, 낮은 계조를 표현하는 경우 n 번째 프레임은 도 11과 같이 변화폭이 β만큼 늘어난 수직동기신호(Vsync)의 기간에 배치되고, n+1 번째 프레임은 도 11과 같이 변화폭이 β만큼 줄어든 수직동기신호(Vsync)의 기간에 배치된다.

이를 좀더 자세히 설명하면, n 번째 프레임의 경우 도 12a와 같이 β만큼 늘어난 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C21에 위치하게 되고, n+1 번째 프레임의 경우 도 12b와 같이 β만큼 줄어든 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C22에 위치하게 된다. 예를 들어, β값은 100㎲ 이하로 설정된다. 이렇게 하면 n 번째 프레임의 광중심(C21)과 n+1 번째 프레임의 광중심(C22)이 일치하게 되어 플리커가 발생하지 않게 된다. 따라서, 휘도를 향상시킬 수 있게 된다.

도 13은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.

이 때, 본 발명의 제 2 실시 예에 따른 PDP는 계조표현을 증가시키기 위하여 수직동기신호(Vsync)마다 휘도 가중치가 다른 두개의 프레임이 서로 교번적으로 배치된다.

도 13을 참조하면, 본 발명의 제 2 실시 예에 따른 PDP의 구동장치는 입력라인(1)과 패널(136) 사이에 접속된 프레임 판별부(130), APL(Average Picture Level : 평균휘도레벨)부(132) 및 수직동기신호 변환부(134)를 구비한다.

프레임 판별부(130)는 입력되는 프레임이 n 번째(홀수) 프레임인지 n+1 번째(짝수) 프레임인지를 판별한다. 이렇게 판별된 프레임은 수직동기신호(Vsync)와 함께 수직동기신호 변환부(134)로 공급된다.

APL 부(132)는 비디오 데이터를 입력받아 서스테인 펄스수를 조절하기 위한 N(N은 자연수)단계 신호를 발생한다. 이러한 N단계 신호는 수직동기신호 변환부(134)로 공급된다.

수직동기신호 변환부(134)는 프레임 판별부(130)로부터 공급된 n 번째 및 n+1 번째 프레임에 따라 수직동기신호(Vsync)의 폭을 늘릴지 줄일지 결정하게 되며, APL부(132)로부터 공급된 N단계 신호에 따라 수직동기신호(Vsync)의 변화폭을 조정하게 된다. 이 때, 수직동기신호(Vsync)의 변화폭은 화상표시에 영향이 미치지 않는 범위내에서 조정된다.

이를 자세히 설명하면, 본 발명에 따른 PDP는 휘도 가중치가 서로 다른 두개의 프레임이 수직동기신호(Vsync) 마다 교번되게 배치되므로 수직동기신호(Vsync)를 일정하게 하여 n 번째 프레임과 n+1 번째 프레임을 배치 시킨다면 광중심이 일치하지 않게되어 플리커가 발생하게 된다. 이 때, 수직동기신호(Vsync)의 기간은 60Hz 또는 50Hz로 설정된다. 따라서, 이러한 플리커 발생을 방지하기 위하여 일단, 프레임 판별부(130)에 입력되는 프레임이 n 번째 프레임인지 n+1 번째 프레임인지를 판별하여 판별된 프레임을 수직동기신호 변환부(134)로 공급함과 아울러 수직동기신호(Vsync)를 수직동기신호 변환부(134)에 공급하게 된다. 이 때, n 번째 프레임의 휘도가중치가 가장 높은 서브필드는 n+1 번째 프레임의 휘도가중치가 가장 높은 서브필드보다 뒤에 위치한다. 즉, n 번째 프레임의 광중심이 n+1 번째 프레임의 광중심보다 뒤에 있게 된다. 따라서, 프레임 판별부(130)에서 n 번째 프레임이 판별되어 수직동기신호 변환부(134)로 공급될 경우 수직동기신호(Vsync) 기간 을 늘리고, n+1 번째 프레임이 판별된 경우 수직동기신호(Vsync) 기간을 줄인다. 이 때, 전체적으로 두 프레임이 차지하는 수직동기신호(Vsync)의 기간은 일정하게 유지된다.

이 때, APL값에 따라 수직동기신호(Vsync)의 변화폭은 달라 질 수 있다. APL값이 최소인 경우 즉, 서스테인 펄스가 최대인 경우 발광 중심의 흐트러짐이 크므로 그 만큼 수직동기신호(Vsync)의 변화폭을 크게 변화시켜 발광 중심을 맞춘다. 따라서, APL값이 최소인 경우 n 번째 프레임은 도 14와 같이 α만큼 늘어난 수직동기신호(Vsync)의 기간에 배치되고, 제 n+1 번째 프레임은 도 14와 같이 α만큼 줄어든 수직동기신호(Vsync)의 기간에 배치된다.

이를 좀더 자세히 설명하면, n 번째 프레임의 경우 도 15a와 같이 α만큼 늘어난 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C31에 위치하게 되고, n+1 번째 프레임의 경우 도 15b와 같이 α만큼 줄어든 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C32에 위치하게 된다. 예를 들어, α값은 500㎲ 이하로 설정된다. 이렇게 하면 n 번째 프레임의 광중심(C31)과 n+1 번째 프레임의 광중심(C32)이 일치하게 되어 플리커가 발생하지 않게 된다. 따라서, 휘도를 향상시킬 수 있게 된다.

한편, APL값이 최대인 경우 즉, 서스테인 펄스가 최소인 경우 발광 중심의 흐트러짐이 작으므로 그 만큼 수직동기신호(Vsync)의 변화폭을 크게 할 필요없이 작게하여 발광중심을 맞춘다. 다시말해서, APL값이 최대인 경우 n 번째 프레임은 도 16과 같이 β만큼 늘어난 수직동기신호(Vsync)의 기간에 배치되고, n+1 번째 프 레임은 도 16과 같이 β만큼 줄어든 수직동기신호(Vsync)의 기간에 배치된다.

이를 좀더 자세히 설명하면, n 번째 프레임의 경우 도 17a와 같이 β만큼 늘어난 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C41에 위치하게 되고, n+1 번째 프레임의 경우 도 17b와 같이 β만큼 줄어든 수직동기신호(Vsync)의 기간에 배치되어 광중심은 C42에 위치하게 된다. 예를 들어, β값은 100㎲ 이하로 설정된다. 이렇게 하면 n 번째 프레임의 광중심(C41)과 n+1 번째 프레임의 광중심(C42)이 일치하게 되어 플리커가 발생하지 않게 된다. 따라서, 휘도를 향상시킬 수 있게 된다.

한편, 이와같은 방법은 입력이 50Hz모드 및 60Hz모드 뿐만 아니라, 모든 입력에 대해서도 가능하다. 또한, 이러한 방법은 계조 표현을 하기 위하여 디더링(Dithering) 방법을 많이 쓰는 데에 효과가 좋다.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 휘도 가중치가 다른 프레임을 교번적으로 배치할 때 생기는 플리커를 줄일 수 있고, 프레임에 따라 수직동기신호의 기간을 변화시킴으로써 휘도를 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

삭제
삭제
삭제
삭제
삭제
입력되는 프레임이 n 번째 프레임인지 n+1 번째 프레임인지 판별하는 프레임 판별부와;

상기 프레임 판별부로부터 판별된 프레임이 n 번째인지 n+1 번째인지에 따라 n 번째 프레임 및 n+1 번째 프레임의 수직동기신호(Vsync)의 폭을 다르게 변경시켜 출력하는 수직동기신호 변환부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 6 항에 있어서,

상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 소정의 폭만큼 길게 하고, n+1 번째 프레임의 수직동기신호의 폭을 소정의 폭만큼 짧게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 7 항에 있어서,

상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 길게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 7 항에 있어서,

상기 수직동기신호 변환부는 n+1 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 짧게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
입력되는 프레임이 n 번째 프레임인지 n+1 번째 프레임인지 판별하는 프레임 판별부와;

입력되는 프레임의 평균휘도레벨(APL) 값을 출력하는 APL 부; 및

상기 프레임 판별부로부터 판별된 프레임이 n 번째인지, n+1 번째인지 및 평균휘도레벨(APL) 값에 따라 n 번째 프레임 및 n+1 번째 프레임의 수직동기신호(Vsync)의 폭을 다르게 변경시켜 출력하는 수직동기신호 변환부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 10 항에 있어서,

상기 수직동기신호 변환부는 APL 부로부터의 평균휘도레벨(APL) 값이 최소인 경우 n 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 길게 하고, n+1 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 짧게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 11 항에 있어서,

상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 길게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 11 항에 있어서,

상기 수직동기신호 변환부는 n+1 번째 프레임의 수직동기신호의 폭을 500㎲ 이하의 범위 내에서 짧게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 10 항에 있어서,

상기 수직동기신호 변환부는 APL 부로부터의 평균휘도레벨(APL) 값이 최대인 경우 n 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 길게 하고, n+1 번째 프레임의 수직동기신호의 폭을 소정의 값만큼 짧게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 14 항에 있어서,

상기 수직동기신호 변환부는 n 번째 프레임의 수직동기신호의 폭을 100㎲ 이하의 범위 내에서 길게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
제 14 항에 있어서,

상기 수직동기신호 변환부는 n+1 번째 프레임의 수직동기신호의 폭을 100㎲ 이하의 범위 내에서 짧게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.