JP3704121B2 - 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法 - Google Patents

画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法 Download PDF

Info

Publication number
JP3704121B2
JP3704121B2 JP2002345624A JP2002345624A JP3704121B2 JP 3704121 B2 JP3704121 B2 JP 3704121B2 JP 2002345624 A JP2002345624 A JP 2002345624A JP 2002345624 A JP2002345624 A JP 2002345624A JP 3704121 B2 JP3704121 B2 JP 3704121B2
Authority
JP
Japan
Prior art keywords
signal
image signal
clock
image
replacement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002345624A
Other languages
English (en)
Other versions
JP2004180113A5 (ja
JP2004180113A (ja
Inventor
豊 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp NEC Display Solutions Ltd
Original Assignee
NEC Display Solutions Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Display Solutions Ltd filed Critical NEC Display Solutions Ltd
Priority to JP2002345624A priority Critical patent/JP3704121B2/ja
Priority to US10/720,549 priority patent/US7202865B2/en
Priority to DE10355058A priority patent/DE10355058B4/de
Publication of JP2004180113A publication Critical patent/JP2004180113A/ja
Publication of JP2004180113A5 publication Critical patent/JP2004180113A5/ja
Application granted granted Critical
Publication of JP3704121B2 publication Critical patent/JP3704121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Facsimiles In General (AREA)
  • Synchronizing For Television (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【0001】
【発明の属する技術分野】
この発明はパーソナルコンピュータ(以下、PCという)などで使用される所定のフォーマットを有する画像信号を、PCなどの画像信号発生装置から受信し、所定のフォーマットの画像信号を再生して出力する画像信号中継装置、その画像信号中継装置の機能を持ちさらに受信した信号を液晶、CRT、プラズマディスプレイあるいはエレクトロルミネッセンスなどの表示デバイスに表示するための画像信号中継機能つき画像表示装置、および画像信号中継装置や画像表示装置の制御方法に関するものである。
【0002】
【従来の技術】
図1は画像信号を長距離伝送するために一般的に用いられる画像表示システムを示す図である。図1において、この画像表示システムは、画像信号発生装置11と画像信号発生装置11に含まれる画像信号発生手段12と複数または単数の画像信号中継装置13と画像表示装置14とによって構成される。
【0003】
この図において、画像信号発生装置11は内部に画像信号発生手段12を持ち、画像信号発生手段で作成した画像信号を出力する。出力された画像信号は画像信号中継装置13で中継され画像表示装置14に表示される。
【0004】
図11は上記画像表示システムに用いられる画像信号中継装置13の従来の内部構成を示すブロック図である。図11においてこの画像信号中継装置13は受信端子111と画像信号受信手段112と画像信号受信手段112内に含まれるクロック再生手段115と画像信号送信手段113と画像信号出力端子114とによって構成される。
【0005】
次に図11に示す画像信号中継装置13の動作について図1及び図11を用いて説明する。図1に示すように画像信号発生装置11より出力された画像信号は画像信号中継装置13に入力される。図11で示したように画像信号中継装置13に入力された画像信号は入力コネクタ111を経て画像信号受信手段112に入力される。
【0006】
画像信号受信手段112は受信した画像信号を確実に再生するために、内部に位相固定回路(以下、PLL)を含むクロック再生手段115を持つことが一般的である。画像受信手段112はクロック再生手段115により再生したクロックで画像信号を確実に受信し、再生した画像信号を画像信号送信手段113に出力する。画像信号送信手段113は画像信号受信手段112から受信した画像信号を所定のフォーマットで出力する。図1に示すようにこの画像信号中継装置13を多段に接続することによって画像信号を遠方まで伝送することが可能となる。
【0007】
また、図12は特開平10−51358号公報(特許文献1)で提案されている中継装置のうち画像信号の中継にかかわる部分のみを抜き出したブロック図である。図12において、この画像信号中継装置13は、受信端子121、復調部122、画像メモリ123、変調部124、クロック発生部125および出力端子126によって構成される。
【0008】
次に図12に示す画像信号中継装置13の動作について図1及び図12を用いて説明する。図1に示した画像信号発生手段12では伝送用途として変調を加えたアナログ信号を生成し、画像信号発生装置11の出力として出力する。出力された画像信号は図12に示したように復調部122に入力され復調され、画像メモリ123に書き込まれる。
【0009】
画像メモリ123に書き込まれた画像データは、クロック発生部125で生成されたクロックに同期して読み出され、変調部124に出力される。変調部124では受信した画像信号をクロック発生部125で生成したクロックに同期させて変調を行い出力する。
【0010】
次に、関連する他の従来の技術についていくつか簡単に説明する。従来の中継装置には、テレビジョン用信号のような不安定な信号成分の再生のために用いられる受信装置において、複数回の計測を元に標本化クロックを決定する構成を有するものがある(例えば、特許文献2参照)。また他の中継装置として、伝送信号を、伝送クロックのN倍のクロックで動作するPLLによって受信、再生し、さらにM倍(N<M;M,Nは自然数)のクロックで動作するPLLによって再生、送信するようにしたものもある(例えば、特許文献3参照)。
【0011】
また、ATM網(非同期転送モード網)でデータ通信を行う送受信装置において、網クロックに基づく補正用のタイムスタンプを用いることで、再生クロックを補正して生成するようにした技術がある(例えば、特許文献4参照)。また他の従来の技術として、PLLを用いず、伝送路を介して受信したデータを一時バッファに蓄積し、読み出しクロックの速度を切り替えることで伝送データの平均速度を一定速度に制御するものがある(例えば、特許文献5参照)。
【0012】
また、従来のクロック再生回路での入力信号への同期のための構成においては、性能向上等のために種々の構成が提案されている(例えば、特許文献6〜特許文献8参照)。
【0013】
【特許文献1】
特開平10−51358号公報(第3−4頁、第1図)
【特許文献2】
特開平6−338880号公報(第3−4頁、第1図)
【特許文献3】
特開平7−131492号公報(第2頁、第1図)
【特許文献4】
特開平11−355280号公報(第5頁、第1図)
【特許文献5】
特開平10−327158号公報(第3頁、第1図)
【特許文献6】
特開2002−217715号公報(第4頁、第2図)
【特許文献7】
特開平8−191294号公報(第5−6頁、第5図)
【特許文献8】
特開平10−285150号公報(第8−9頁、第1図)
【0014】
【発明が解決しようとする課題】
図11に示すような画像信号中継装置13では、受信した画像信号のクロックに含まれている時間方向のゆれ(以下、ジッタ)を低減するような機能がなく、また、装置内にあるノイズなどによって内部でジッタを発生させることもある。図1に示すように多段に画像信号中継装置13を接続した場合、クロックの持つジッタは段数が増えるにつれて積算され増加することとなる。
【0015】
また、図11に示すクロック再生手段115ではクロックを再生するためにPLLを用いることが一般的であるが、PLLを使用した場合には固定できる位相範囲に制限があるために、ジッタの量が増えすぎた場合に正常に位相を固定することができなくなる。
【0016】
図12に述べた従来の構成では、入力信号とは同期をとっていないクロックを、メモリ読み出しおよび変調に使用しているために多段接続を行ってもジッタの積算は発生しない。このため上述の不具合は発生しないが、内部生成しているクロックが受信信号のクロックに関係なく固定値であるためにPCの出力信号のように種々の周波数を持つ画像信号を受信することができない。また、変調・復調にアナログ方式を採用しているために多段接続を行うことで、変調のエラーが発生しやすく段数を重ねるにつれて源信号を確実に再生することができなくなる。
【0017】
また、特許文献2に示す標本化クロック再生方式にあっては、複数回の計測を元に標本化クロックを決定する構成となっているため、高速な信号判定が難しく、回路・構成が簡単ではないという課題があった。
【0018】
また、特許文献3に示す多段中継方式にあっては、ジッタを持つ入力の場合にはPLL自体がジッタに追従してしまい、充分なジッタ低減効果が得られないという課題があった。また、PLLを常時作動させる構成としているため、例えば、伝送信号を複数フレームからなる画像信号とするような場合には、画像期間中においてもジッタの影響が生じてしまうという課題があった。
【0019】
また、特許文献4に示すデータ伝送システムにあっては、内部生成するクロックではなく網クロックと呼ぶクロックを別に用いるため、そのための構成が必要になる。
【0020】
また、特許文献5に示すクロック生成装置にあっては、入力信号のもともとのクロックに応じて内部生成クロックを切り替えるものではなく、バッファしたデータの量に応じてクロックを切り替えるものである。そのため、特定の信号に合わせて周波数の切り替えを行うような制御を行い難く、例えば、複数のフレームからなる画像信号に対応する同期信号の発生を正確に制御するようなことが困難であった。
【0021】
この発明は上述のような問題点を解決するためになされたものであり、その目的は画像信号中継装置を多段に接続してもジッタの増加を防ぎ、PLLの異常動作をさせないようにし、かつ種々の周波数を持つ画像信号の受信を可能とし、さらに源画像信号に与える劣化を最低限に抑えた良好な画像信号を伝送することにある。つまり、図1に示すような画像表示システムにおいて、多段に画像信号中継装置を接続することを可能とし、長距離の画像信号伝送を可能とした画像信号中継装置を経てさらに前述の画像信号中継機能を内蔵した画像表示装置を提供することによって中継点での画像の閲覧を可能とし、さらにはそれら装置に適した制御方法を提供することを目的とする。この発明は、また、画像信号中継装置及び画像信号中継機能つき画像表示装置の構成を簡単化すること目的とする。
【0022】
【課題を解決するための手段】
上記課題を解決するため、請求項1記載の発明は、複数のフレームからなる画像信号と該画像信号に対応する同期信号とからなる複合画像信号を受信しそれぞれの信号を出力する画像信号受信部と、該画像信号受信部から出力される画像信号に対応する同期信号に基づくクロック信号を内部で生成した挿げ替え用クロック信号に挿げ替え、挿げ替え用クロック信号を用いて入力された画像信号を再生成するクロック挿げ替え部と、クロック挿げ替え部から出力された再生成された画像信号を、デジタルの伝送用信号に変換して出力する画像信号送信部とを備えることを特徴とするものである
【0023】
また本発明は、前記クロック挿げ替え部は、入力された画像信号の特徴を計測する信号計測手段と、該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、クロック発生手段で発生した挿げ替え用クロック信号を用いて、入力された画像信号を再生成する画像信号再生手段とを備えることを特徴とする。請求項2記載の発明は、前記画像信号再生手段は、画像信号を記録するメモリ手段と、画像信号に対応する同期信号に基づくクロック信号に同期して該メモリ手段に画像信号を書き込むメモリ書き込み手段と、前記クロック発生手段で生成した挿げ替え用クロック信号に同期して該メモリ手段から画像信号を読み出し出力するメモリ読み出し手段とを備えることを特徴とする。請求項3記載の発明は、前記画像信号再生手段でメモリ書き込み時の水平総ドット数に対してメモリ読み出し時の総ドット数を少なくし、ドットクロックが低くなるようにすることを特徴とする。
【0024】
請求項4記載の発明は、前記クロック挿げ替え部は、入力された画像信号の特徴を計測する信号計測手段と、該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、クロック発生手段で発生した挿げ替え用クロック信号を用いて入力された画像信号を再生成する画像信号再生手段と、入力された画像信号と再生した画像信号の位相差を検出するとともに、位相差に応じた制御信号を出力する位相差検出手段とを備えることを特徴とする。
【0025】
請求項5記載の発明は、前記位相差検出手段の検出結果から、発生した位相差を解消するように水平総ドット数または垂直総ライン数を調整することで位相差を少なくするように制御することを特徴とする画像信号中継装置の制御方法である。
【0026】
請求項6記載の発明は、前記クロック発生手段は、入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成され、位相比較手段における位相比較は画像データの存在しないブランキング期間にのみ行われることを特徴とする画像信号中継装置である。
【0027】
請求項7記載の発明は、前記クロック発生手段が、入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成されるものであり、位相比較手段における位相比較を画像データの存在しないブランキング期間にのみ行うことを特徴とする画像信号中継装置の制御方法である。
【0028】
請求項8記載の発明は、複数のフレームからなる画像信号と該画像信号に対応する同期信号とからなる複合画像信号を受信しそれぞれの信号を出力する画像信号受信部と、該画像信号受信部から出力される画像信号に対応する同期信号に基づくクロック信号を内部で生成した挿げ替え用クロック信号に挿げ替え、挿げ替え用クロック信号を用いて入力された画像信号を再生成するクロック挿げ替え部と、クロック挿げ替え部から出力された画像信号を、画像表示手段で表示をする画像信号表示部と、該クロック挿げ替え部から出力された再生成された画像信号をデジタルの伝送用信号に変換して出力する画像信号送信部とを備えることを特徴とする画像表示装置である。
【0029】
また本発明は、前記クロック挿げ替え部は、入力された画像信号の特徴を計測する信号計測手段と、該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、クロック発生手段で発生した挿げ替え用クロック信号を用いて、入力された画像信号を再生成する画像信号再生手段とを備えることを特徴とする。また、前記画像信号再生手段は、画像信号を記録するメモリ手段と、画像信号に対応する同期信号に基づくクロック信号に同期して該メモリ手段に画像信号を書き込むメモリ書き込み手段と、前記クロック発生手段で生成した挿げ替え用クロック信号に同期して該メモリ手段から画像信号を読み出し出力するメモリ読み出し手段とを備えることを特徴とする。
【0030】
請求項10記載の発明は、前記画像信号再生手段でメモリ書き込み時の水平総ドット数に対してメモリ読み出し時の総ドット数を少なくし、ドットクロックが低くなるようにすることを特徴とする画像表示装置の制御方法である。
【0031】
請求項11記載の発明は、前記クロック挿げ替え部は、入力された画像信号の特徴を計測する信号計測手段と、該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、クロック発生手段で発生した挿げ替え用クロック信号を用いて入力された画像信号を再生成する画像信号再生手段と、入力された画像信号と再生した画像信号の位相差を検出するとともに、位相差に応じた制御信号を出力する位相差検出手段とを備えることを特徴とする画像表示装置である。
【0032】
請求項12記載の発明は、前記位相差検出手段の検出結果から発生した位相差を解消するように水平総ドット数または垂直総ライン数を調整することで位相差を少なくするように制御することを特徴とする画像表示装置の制御方法である。
【0033】
請求項13記載の発明は、前記クロック発生手段は、入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成され、位相比較手段における位相比較は画像データの存在しないブランキング期間にのみ行われることを特徴とする画像表示装置である。
【0034】
請求項14記載の発明は、前記クロック発生手段は、入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成されるものであり、位相比較手段における位相比較を画像データの存在しないブランキング期間にのみ行うことを特徴とする画像表示装置の制御方法である。
【0035】
また、この発明では、所定のフォーマットを有する画像信号を受信し、その画像信号を出力する画像信号中継装置において、信号伝送に適した所定のフォーマットの画像信号を受信し処理しやすいフォーマットに変換して出力する画像信号受信部と、画像信号受信部から出力される画像信号のうちのクロックを内部で生成したクロックに挿げ替えて、挿げ替えられたクロックに画像信号を同期させて再生成するクロック挿げ替え部と、クロック挿げ替え部から出力される画像信号を信号伝送に適したフォーマットに変換して出力する画像信号送信部とを備えることを特徴とするような態様を取ることが可能である。
【0036】
また、この発明の画像信号中継装置においては、クロック挿げ替え部は画像信号受信部から出力された画像信号に含まれるクロック信号の特徴を計測する信号計測手段と、信号計測手段で計測したクロック信号の特徴を元に再生成するクロックの周波数を判断する信号判断手段と、前記信号判断手段で判断したクロックの周波数のクロックを発生させるクロック発生手段と、画像信号受信手段から出力された画像信号をクロック発生手段で生成したクロック信号に同期させて再生成する画像信号再生手段とを備えることを特徴とするような態様を取ることが可能である。
【0037】
また、この発明の画像信号送信部においては、信号の多段伝送を行っても源信号の劣化を最低限に抑えるためにデジタル伝送方式を採用し、2段回以降の伝送での信号の劣化を最低限に抑えることを可能としている。
【0038】
【発明の実施の形態】
以下、図面を用いて、この発明における画像信号中継装置および画像表示装置の実施の形態のいくつかを詳細に説明する。
【0039】
実施の形態1(構成・動作の説明):
図1は、この発明の実施の形態1における画像表示システムを概略的に示す図である。図1において、この画像表示システムは画像信号発生装置11、画像信号発生手段12、1または複数の画像信号中継装置13および画像表示装置14によって構成されている。ここでは、図に示すように画像信号発生装置11から出力された画像信号は複数の画像信号中継装置13を介して画像表示装置14に接続されて表示される。
【0040】
以下、この画像表示システムの動作について説明する。画像信号発生装置11は、画像表示装置14の有する画像表示部に実際に表示される複数のフレームからなる正味の画像信号およびこの画像信号に対応する同期信号を出力する(以下、これらの出力信号を総称して複合画像信号ということとする)。
【0041】
画像信号発生装置11から出力された複合画像信号は、画像信号中継装置13に与えられる。画像信号中継装置13は、受信した複合画像信号に適合したクロックを内部生成し、そのクロックで画像信号を再生成して再生画像信号として出力する。複数ある画像信号中継装置13はそれぞれ同様の動作をし、最終的に最後段に接続される画像表示装置14に出力する。画像表示装置14は画像信号中継装置13から受信した再生画像信号を表示する。
【0042】
上述した一例において、画像信号中継装置13の出力は複数存在してもよい。この場合、同一の再生画像信号が複数の画像表示装置に接続されることとなるのは当然のことである。
【0043】
実施の形態1の画像表示システム内で画像信号発生装置11および画像表示装置14に関しては、従来用いられている装置と動作に相違がないためここでは説明を省略し、この発明が特徴とする内部構成を有する画像信号中継装置13に関して複合画像信号の受信から出力に至るまでの画像信号中継装置13の制御方法について述べる。
【0044】
すなわち、第1のステップで画像信号発生装置11または他の画像信号中継装置13から受信した伝送に適したフォーマットの複合画像信号を受信し、画像信号中継装置13内で処理しやすいフォーマットに変換を行う。次に、第2のステップで受信した複合画像信号の特徴を計測し最適に生成したクロックを元に画像信号の再生成を行うことでクロックの挿げ替えを実現する。
【0045】
なお、第2のステップにおいては、詳細は後述するが以下に述べる(a)から(d)の各ステップを含んでいる。先ず、(a)複合画像信号のうちクロック成分の周波数またはそれを計算できる要素を計測し、(b)計測した結果から画像信号を再生するために最適なクロック周波数を判断し、(c)判断した結果のクロックを生成し、(d)受信した画像信号を生成したクロックに同期するように再生成する。
【0046】
そして、第2のステップにおいて再生成された再生画像信号を第3のステップで伝送に適したデジタル信号フォーマット(デジタルの伝送用信号)に変換して出力する。
【0047】
以下、図面を参照しながら、実施の形態1をさらに詳細に説明する。図2は図1に示された画像信号中継装置13の内部構造を示すブロック図である。図2に示すように、画像信号中継装置13は、画像信号入力端子21、画像信号受信手段22、信号計測手段23、信号判断手段24、クロック発生手段25、画像信号再生手段26、画像信号送信手段27および画像信号出力端子28によって構成されている。
【0048】
また、Diは画像信号受信手段22が出力する複合画像信号、Drは画像信号再生手段26が出力する再生画像信号、Rcは信号計測手段23が計測した結果、Rdは信号判断手段24が判断した結果、Clはクロック発生手段25で生成したクロック信号(挿げ替え用クロック信号)である。
【0049】
なお、以下に示す種々の実施の形態の説明においては、画像信号受信手段22は画像信号受信部を、信号計測手段23、信号判断手段24(あるいは51あるいは72)、クロック発生手段25(あるいは52あるいは71)および画像信号再生手段26(あるいは53)はクロック挿げ替え部を、画像信号送信手段27は画像信号送信部をそれぞれ構成するものとする。
【0050】
次に、図1〜図4を参照し、図1及び図2に示す画像信号中継装置13の動作について説明する。
【0051】
図3は、図2に示した信号判断手段24で内部生成すべきクロック周波数を判断する制御方法の一例を示したものである。図3(a)が受信信号(複合画像信号Diに対応)を、図3(b)がクロック変換後(クロック挿げ替え後)の画像信号(再生画像信号Drに対応)を示している。図3において横軸は時間、縦軸は電圧をそれぞれ示している。ここでいうドットは表示の1画素を示すものであり、水平同期信号とは表示の1ラインを示す信号である。ここで水平表示ドット数とは表示を行うべき期間が何画素分の時間であるかを示したものであり、水平総ドット数とは1ラインを構成する時間が何画素分に当てはまるかを示したものである。
【0052】
図4は、図2に示した画像信号再生手段26の内部構成の一例を示したブロック図である。図4に示すように画像信号再生手段26はメモリ書込み制御手段41、メモリ42およびメモリ読み出し制御手段43によつて構成されている。また、Diは画像信号受信手段22から受信した複合画像信号、Cdは画像信号受信手段22から受信した複合画像信号Diに含まれ同期したクロック信号、Clはクロック発生手段25で生成したクロック信号、DrはClに同期した再生画像信号である。
【0053】
以下、図を参照しながら画像信号中継装置13の動作について説明する。図1および図2に示すように、画像信号中継装置13の画像信号入力端子21に入力された複合画像信号は、画像信号受信手段22で受信される。この際の複合画像信号は画像信号発生装置11から画像信号中継装置13までの伝送に用いられるために、伝送に適したフォーマットを有しており、一般的にはアナログビデオ信号と同期信号の組み合わせによるアナログRGB信号(Red Green Blue code)や、DVI規格(Digital Visual Interface規格)で示されているシリアルデジタル信号などが用いられる。画像信号受信手段22は受信した伝送に適したフォーマットの画像信号を処理しやすい形式の複合画像信号に変換して出力する。ここで処理しやすいフォーマットとは、一般的には並列デジタル信号が用いられる。
【0054】
画像信号受信手段22でフォーマットを変換する方式としては、受信した複合画像信号がアナログ信号である場合にはクロック信号を再生するためのPLLなどのクロック再生回路を含むアナログ−デジタル変換回路を用いることが一般的であり、シリアルデジタル信号では受信信号に特有のデコード回路を用いることが一般的であり、デコード回路では受信信号の再生を確実に行うために再生用クロックの位相を調整するためにPLLを持つ。また、それぞれの回路を持つことでアナログ・デジタルのいずれのフォーマットでも受信できるようになることは当然である。
【0055】
画像信号受信手段22から出力される複合画像信号Diは図2に示した信号計測手段23ならびに画像信号再生手段26に入力される。信号計測手段23では受信した画像信号に含まれるクロック信号の周波数を計測し、計測結果Rcを信号判断手段24に出力する。
【0056】
上記信号計測手段23での計測においては、クロックの周波数を直接計測しなくても、水平総ドット数と水平周波数の値などの計測結果からクロックの周波数を判断することができる値を計測することでこれに変えることも可能である。
【0057】
信号判断手段24は信号計測手段23で計測した結果Rcから、クロック発生手段25で発生させるべきクロックの周波数を判断して判断結果Rdをクロック発生手段25に出力する。この判断においては受信したクロックの周波数そのままを採用してもよいが、図3に示すように水平総ドット数を削減することで後段に送信するクロック周波数を下げるような工夫を入れることもできる。この変換において水平同期信号の周波数の変化はないため、図3に例示したように水平総ドット数が少なくなるようなクロックを選択することはクロック周波数が下げることと同義である。
【0058】
また、後述のクロック発生手段25のクロック生成を安定にするために、クロック発生周波数範囲を狭くするために、受信したクロック周波数が上限周波数の半分より低い場合には、整数倍の周波数のクロックを指定することも可能である。
【0059】
また、上述の信号計測手段23でクロック信号の周波数を推定できる計測行わない場合には、信号判断手段24に記憶手段を持ち、記憶手段の中にあらかじめ判断情報を持つことで、信号計測手段23から得られる情報を元にクロック信号の推測を行う方法を使うことも可能である。この場合には、水平同期信号および垂直同期信号の周波数や極性を元に判断することが一般的に知られている。
【0060】
クロック発生手段25は信号判断手段24の判断結果を受けて、指定の周波数でクロックを生成する。この際水晶発振器などの発振素子を用いてもよいし、RC回路(抵抗やコンデンサで発振周波数を決定する発振回路)などによる発振回路を用いてもよい。さらにPLLを持つ周波数安定手段を設けることも可能であるが、少なくとも受信した画像信号のクロックに定常的に同期させることは行わない。
【0061】
画像信号再生手段26は画像信号受信手段22から受信した内部処理に適した複合画像信号Diに含まれるクロックを除く各信号を、クロック発生手段25で生成したクロック信号Clに同期させて出力する。より詳しくは図4を用いて以下に説明する。
【0062】
画像信号再生手段26で受信した複合画像信号Diはメモリ書込み制御手段41でメモリに書き込むフォーマットに変換され、複合画像信号Diに同期したクロックCdに同期してメモリ42に書き込みが行われる。メモリ42は受信した信号を記憶し、メモリ読出し制御手段43はクロック発生手段25で生成したクロックClに同期してメモリからの読み出し、再生画像信号Drとして出力する。上述の動作により受信した複合画像信号Diは生成したクロックClに同期した再生画像信号として再生成され、クロックの挿げ替えが行われる。
【0063】
画像信号送信手段27は、画像信号再生手段26より出力された内部生成のクロックClに同期した再生画像信号を、伝送に適したデジタルシリアル信号に変換して出力する。このデジタルシリアル信号にはごく一般的にはDVI規格に適合したフォーマットが用いられるが、システムとしての要求を満たすことが可能であればLVDS信号(低電圧差動伝送信号)のようなほかのフォーマットを持つデジタルシリアル信号を用いることもあるし、CMOS(相補型金属酸化物半導体)などで構成した回路で処理可能なデジタルパラレル信号を用いることも可能である。
【0064】
(作用効果の説明):
実施の形態1の画像信号中継装置の構成によれば、図1の画像表示システムのように画像信号中継装置13を多段に接続した場合でも、クロックを内部生成のクロックに挿げ替えているためにジッタの積算がおきることはなく、また受信信号のクロックを判別して適正なクロックへの挿げ替えを行うために種々の信号の受信が可能であり、さらに出力信号をデジタル信号としていることで多段接続時の信号劣化を低減することを可能としているために長距離伝送を実現することが可能となる。
【0065】
実施の形態2(構成・動作の説明):
図5はこの発明の実施の形態2における画像信号中継装置13の構成を示すブロック図である。図5において画像信号中継装置13は、画像信号入力端子21、画像信号受信手段22、信号計測手段23、信号判断手段51、クロック発生手段52、画像信号再生手段53、画像信号送信手段27および画像信号出力端子28によって構成されている。
【0066】
また、Diは画像信号受信手段22が出力する複合画像信号、Drは画像信号再生手段53が出力する再生画像信号、Rcは信号計測手段23が計測した結果、Rdは信号判断手段51が判断した結果、Clはクロック発生手段52で生成したクロック信号である。
【0067】
図6は図5に示された画像信号再生手段53の内部構成を詳細に示したブロック図である。図6において画像信号再生手段53は、メモリ書込み制御手段41、メモリ42、位相差検出手段61およびメモリ読出し制御手段62によって構成されている。またDiは画像信号受信手段22から受信した複合画像信号、Cdは画像信号受信手段22から受信した複合画像信号Diに含まれ同期したクロック信号、Rmはメモリ42への書き込み画像信号、Wmはメモリ42からの読出し画像信号、Clはクロック発生手段52で生成したクロック信号、DrはClに同期した再生画像信号である。
【0068】
次に図5および図6を用いてこの発明の実施の形態2の動作について説明する。本実施の形態における画像表示システムの構成図は実施の形態1で説明した図1と同一であるため、ここでは説明を省略する。また、図5において画像信号受信手段22および画像信号送信手段27についても実施の形態1と同様であるためここでは説明を行わない。
【0069】
図5において信号計測手段23は画像受信手段22からの複合画像信号Diを受信し、受信した複合画像信号Diに含まれるクロック信号の周波数またはクロックの周波数を知りうる信号の特徴を計測する。
【0070】
信号判断手段51は、信号計測手段23の計測結果Rcから実施の形態1で示した手法と同様の手法で受信した画像信号のクロック周波数を得て、後述のクロック発生手段52で生成しうるクロック周波数との誤差を最小となるようにクロック発生手段52に発生すべきクロック周波数を指示する判断結果Rdを出力する。
【0071】
クロック発生手段52は信号判断手段51の判断結果Rdを受けて指定の周波数でクロックを生成する。この際水晶発振器などの発振素子を用いてもよいし、RC回路などによる発振回路を用いてもよい。さらにPLLを持つ周波数安定手段を持ってもよいが少なくとも受信した複合画像信号Diのクロックに定常的に同期させることは行わない。
【0072】
画像信号再生手段53は画像信号受信手段22から受信した内部処理に適した複合画像信号Diに含まれるクロックを除く各信号を、クロック発生手段52で生成したクロック信号Clに同期させて出力する。より詳しくは、図6を用いて以下に説明する。
【0073】
メモリ書込み制御手段41は画像信号受信手段22からの複合画像信号Diを受信し、複合画像信号Diに含まれ同期したクロック信号Cdに同期したメモリ書込み画像信号Rmを生成出力する。メモリ42は受信した書き込み画像信号Rmを受けて記憶し、メモリ読出し制御手段62からの制御にしたがってメモリ読出し画像信号Wmを出力する。
【0074】
位相差検出手段61は、メモリ書込み画像信号Rmとメモリ読出し画像信号Wmの位相を比較し、その位相差を示す信号Pdをメモリ読出し制御手段62に出力する。この際検出する位相差は、書き込みクロックと読み出しクロックの位相差を検出してもよいが、より簡単には1ラインの書き込み・読出し終了を示す水平同期信号の位相差を見ることでよい。
【0075】
メモリ読出し制御手段62は、位相差検出手段61からの検出位相差情報Pdを受け、クロック発生手段52から入力されたクロック信号Clに同期してメモリの読出しを行うが、この際の読み出し処理は次のアルゴリズムで行う。
【0076】
以下の説明は、上記位相差検出手段61で水平同期信号の位相差を検出しているものとして行う。クロックの位相差を用いる場合にはより精細な制御が必要となるが基本的な考え方は同様である。
【0077】
位相差検出手段61で検出した垂直同期信号の次の水平同期信号の位相差は1水平周期に発生した時間差であるので、これに総水平同期信号数(垂直同期期間に存在する水平同期信号の数)を掛け合わせた時間が1垂直同期期間に発生する入力同期信号と出力同期信号の位相差である。メモリ読出し制御手段62では、上記位相差に対し1垂直周期の最後の1水平期間を補正することで、出力する垂直同期期間を入力の垂直同期期間と同一となるようにする。
【0078】
上記動作においては出力垂直同期期間が入力垂直同期期間と同一とするために垂直同期間の最後の水平同期期間を変更したが、この補正を行うのは必ずしも最後の期間である必要はなく、全体の画像信号処理に不都合の無いように変更することは可能である。また、かならずしも一つの水平期間のみで補正することも必要はなく、水平同期間のクロック数を毎水平期間で補正することで上記を実現することも可能である。
【0079】
(作用効果の説明):
実施の形態2の画像信号中継装置13の構成によれば、内部で生成したクロックと入力クロックの周波数にずれが発生した場合でも自動的に補正することが可能となるために、内部生成するクロックに高精度な高価な回路を用いる必要はなく、安価に多段接続用の画像信号中継装置13を提供することが可能となる。
【0080】
実施の形態3(構成・動作の説明):
図7はこの発明の実施の形態3における画像信号中継装置13の構成を示すブロック図である。図7において画像信号中継装置13は、画像信号入力端子21、画像信号受信手段22、信号計測手段23、信号判断手段72、クロック発生手段71、画像信号再生手段53、画像信号送信手段27および画像信号出力端子28によって構成されている。
【0081】
また、Diは画像信号受信手段22が出力する複合画像信号、Drは画像信号再生手段53が出力する再生画像信号、Rcは信号計測手段23が計測した結果、Rdは信号判断手段72が判断した結果、Clはクロック発生手段71で生成したクロック信号、Skは複合画像信号Diに含まれる同期信号成分である。
【0082】
図8は図7に示されたクロック発生手段71の内部構成の一例を詳細に示したブロック図である。図8においてクロック発生手段71は、位相比較手段81、クロック発振手段82、分周手段83によって構成されている。また、Skは画像信号受信手段22から受信した再生画像信号に含まれる同期信号成分、Rdは信号判断手段が判断した結果、Prは位相比較手段81が比較した結果、Srは出力クロックClを分周手段83で分周した比較用擬似同期信号、Clはクロック発振手段で生成したクロック信号である。
【0083】
次に図7および図8を用いてこの発明の実施の形態3の動作について説明する。本実施の形態における画像表示システムの構成図は実施の形態1で説明した図1と同一であるためここでは説明を省略する。また、図7においてクロック発生手段71および信号判断手段72を除く各手段については実施の形態2と同様であるためここでは説明を行わない。
【0084】
図7において信号判断手段72は、信号計測手段23の計測結果Rcから1水平同期期間に含まれるクロック数をクロック発生手段71に出力する。
【0085】
クロック発生手段71は、複合画像信号Diに含まれる同期信号Skを受信する。この同期信号Skはより具体的には、水平同期信号と垂直同期信号を少なくとも含む。
【0086】
受信した同期信号Skは図8で示すように、位相比較手段81に入力される。位相比較手段81では、前述の同期信号Skと分周手段83より入力された比較用擬似同期信号Srを比較してその位相差をPrとして出力する。この際、位相比較は画像信号の存在しない垂直ブランキング期間内にのみ行われるようにし、位相比較を行わない期間には出力Prを位相差なしを意味するように固定しておく。
【0087】
クロック発振手段82では受信した位相比較結果Prに応じて発振周波数を変更してクロック発振を行う。位相比較の結果Prが入力同期信号のほうが早い場合には発振周波数を下げ、遅い場合には発振周波数を上げるように動作し生成したクロック信号Clを出力する。
【0088】
分周手段83は、クロック発振手段82で生成したクロック信号Clを信号判断手段72で判断した結果Rdの水平総クロック数で分周し、分周した結果を擬似同期信号Srとして出力する。
【0089】
以上の説明では、クロック発振手段82にPLL回路構成を用いた場合で説明をおこなったが、ここではその構成に限定するものではなく、例えば単純なリセット回路などを用いるなど、入力同期信号Skに対して同期を取ることが可能な回路構成であればどのような構成でも用いることが可能である。
【0090】
(作用効果の説明):
実施の形態3の画像信号中継装置13の構成によれば、内部で生成するクロックの周波数を入力信号に同期して生成するために、自動追従をより高速かつ正確に行うことが可能であり、また画像ブランキング期間中に同期を取るために画像信号期間中は非同期であることから、入力信号にジッタがあったとしても画像が乱れることはない。
【0091】
以上の動作によって画像信号期間中のジッタを抑えつつ入力信号に追従できるため、伝送される画像信号が随時変化する場合でも、画像信号中継装置13の段数を増加させ長距離を伝送することを可能にした画像信号中継装置13を提供することができる。
【0092】
実施の形態4(構成・動作の説明):
図9はこの発明の実施の形態4における画像表示システムを概略的に示す図である。図9において、この画像表示システムは画像信号発生装置11、画像信号発生手段12、1または複数の画像表示装置91および画像表示装置14によって構成されている。ここでは、図に示すように画像信号発生装置11から出力された画像信号は複数の画像表示装置91を介して画像表示装置14に接続されてそれぞれの画像表示装置に表示される。
【0093】
以下、この画像表示システムの動作について説明する。画像信号発生装置11は画像表示装置91および14の有する画像表示部に実際に表示される正味の画像信号およびこの画像信号に対応する同期信号を出力する。
【0094】
画像信号発生装置11から出力された複合画像信号は、画像表示装置91に与えられる。画像表示装置91は、受信した複合画像信号に適合したクロックを内部生成し、そのクロックで画像信号を再生成して再生画像信号として出力するとともに、自らの画像表示部に表示する。複数ある画像表示装置91はそれぞれ同様の動作をし、最終的に最後段に接続される画像表示装置14に出力する。画像表示装置14は画像表示装置91から受信した再生画像信号を表示する。
【0095】
上述した一例において画像表示装置91の出力は複数存在してもよい。この場合、同一の再生画像信号が複数の画像表示装置91または14に接続されることとなるのは当然のことである。
【0096】
また、上述した例において最終段に接続した画像表示装置14は、システム内になくてもよく、その場合には最終段に接続された画像表示装置91の出力には何も接続されない。
【0097】
さらに言えば、図9では中継に画像表示装置91のみを使用しているが、画像の表示が不要な場合にはこの発明の実施の形態1、2および3で述べたような画像信号中継装置13を用いることは可能であり、その場合には画像の表示が必要な中継点では画像表示装置91を使用し、そうでない中継点では画像信号中継装置13を使用するという混在システムとなる。
【0098】
図10は、この発明の実施の形態4における画像表示装置91の構成を示すブロック図である。図10において画像表示装置91は、画像信号入力端子21、画像信号受信手段22、信号計測手段23、信号判断手段72、クロック発生手段71、画像信号再生手段53、画像信号送信手段27、画像信号出力端子28および画像信号表示手段101によって構成されている。
【0099】
また、Diは画像信号受信手段22が出力する複合画像信号、Drは画像信号再生手段53が出力する再生画像信号、Rcは信号計測手段23が計測した結果、Rdは信号判断手段72が判断した結果、Clはクロック発生手段71で生成したクロック信号、Skは複合画像信号Diに含まれる同期信号成分である。
【0100】
次に図10を用いてこの発明の実施の形態4の動作について説明する。本実施の形態における画像表示システムの構成図は説明した図9に示しており、その概要の動作は前述のとおりである。また図10において画像信号表示手段101を除く各手段については実施の形態3と同様であるためここでは説明を行わない。
【0101】
ここで画像表示部をなす画像信号表示手段101に用いられる表示素子は、LCD(液晶ディスプレイ)、CRT(陰極線管)、PDP(プラズマディスプレイ)やEL(エレクトロルミネッセンス)などの一般的な表示装置の何れでも使用可能であり、使用する表示素子に適合した表示制御回路を含むこととする。
【0102】
画像信号表示手段101は画像信号受信手段22から出力された複合画像信号Diを受信し、使用する表示素子に適合した制御方式を用いて表示を行う。
【0103】
ここでは画像の表示を画像信号受信手段22の出力信号を用いて行う例を示しているが、画像信号発生装置11からの信号を直接画像信号入力端子21から受信することも可能であるし、画像信号再生手段53の出力を受信するようにすることもでき、さらに画像信号送信手段27の出力信号を用いることも可能である。
【0104】
また、ここでは画像信号表示手段101以外の構成をこの発明の実施の形態3の構成と同一として説明をしているが、実施の形態1または実施の形態2の構成と同一とすることも可能である。
【0105】
(作用効果の説明):
実施の形態4の画像表示システムの構成によれば、図9で示すように画像信号中継機能を持つ画像表示装置91を多段に接続した場合でも、クロックを内部生成のクロックに挿げ替えているためにジッタの積算がおきることはなく、また受信信号のクロックを判別して適正なクロックへの挿げ替えを行うために種々の信号の受信が可能であり、さらに出力信号をデジタル信号としていることで多段接続時の信号劣化を低減することを可能としているために、中継地点で画像の表示をしつつ長距離の伝送が可能となる。
【0106】
なお、この発明の実施の形態は、上記のものに限定されることなく、例えば、画像信号中継装置13内の各手段を統合あるいはさらに分割するなどの変更を適宜行うことができる。
【0107】
【発明の効果】
以上説明したように本発明によれば、画像信号受信部から出力される画像信号に対応する同期信号に基づくクロック信号を内部で生成した挿げ替え用クロック信号に挿げ替え、挿げ替え用クロック信号を用いて入力された画像信号を再生成するクロック挿げ替え部と、クロック挿げ替え部から出力された再生成された画像信号を、デジタルの伝送用信号に変換して出力する画像信号送信部とを備えるようにしたので、構成を簡単化できるともに、画像信号中継装置を多段に接続してもジッタの増加を防ぎ、かつ種々の周波数を持つ画像信号の受信を可能とし、さらに源画像信号に与える劣化を最低限に抑えた良好な画像信号を伝送することができるという効果を奏する。
【図面の簡単な説明】
【図1】 この発明および従来の技術において画像信号を長距離伝送するために一般的に用いられる画像表示システムを概略的に示す図である。
【図2】 この発明の実施形態1における図1に示された画像信号中継装置13の内部構造を示すブロック図である。
【図3】 図2に示した信号判断手段24で内部生成すべきクロック周波数を判断する制御方法の一例を示す図であり、図3(a)が受信信号を、図3(b)がクロック変換後(クロック挿げ替え後)の画像信号を示している。
【図4】 図2に示した画像信号再生手段26の内部構成の一例を示したブロック図である。
【図5】 この発明の実施の形態2における画像信号中継装置13の構成を示すブロック図である。
【図6】 図5に示された画像信号再生手段53の内部構成を詳細に示したブロック図である。
【図7】 この発明の実施の形態3における画像信号中継装置13の構成を示すブロック図である。
【図8】 図7に示されたクロック発生手段71の内部構成の一例を詳細に示したブロック図である。
【図9】 この発明の実施の形態4における画像表示システムを概略的に示す図である。
【図10】 この発明の実施の形態4における画像表示装置91の構成を示すブロック図である。
【図11】 図1の画像表示システムに用いられる画像信号中継装置13の従来の内部構成を示すブロック図である。
【図12】 図12は従来の中継装置のうち画像信号の中継にかかわる部分のみを抜き出したブロック図である。
【符号の説明】
11 画像信号発生装置
12 画像信号発生手段
13 画像信号中継装置
14 画像表示装置
21 画像信号入力端子
22 画像信号受信手段
23 信号計測手段
24 信号判断手段
25 クロック発生手段
26 画像信号再生手段
27 画像信号送信手段
28 画像信号出力端子
41 メモリ書込み制御手段
42 メモリ
43 メモリ読み出し制御手段
51 信号判断手段
52 クロック発生手段
53 画像信号再生手段
61 位相差検出手段
62 メモリ読出し制御手段
71 クロック発生手段
72 信号判断手段
81 位相比較手段
82 クロック発振手段
83 分周手段
91 画像表示装置
101 画像信号表示手段
Cd 複合画像信号Diに含まれ同期したクロック信号
Cl クロック発生手段で生成したクロック信号(挿げ替え用クロック信号)
Di 画像信号受信手段が出力する複合画像信号
Dr 画像信号再生手段が出力する再生画像信号
Pd 検出位相差情報
Pr 位相比較手段81が比較した結果の位相差を示す位相比較結果
Rc 信号計測手段が計測した結果
Rd 信号判断手段が判断した結果
Rm メモリへの書き込み画像信号
Sk 複合画像信号Diに含まれる同期信号成分
Sr 出力クロックClを分周手段83で分周した比較用擬似同期信号
Wm メモリからの読出し画像信号

Claims (14)

  1. 複数のフレームからなる画像信号と該画像信号に対応する同期信号とからなる複合画像信号を受信しそれぞれの信号を出力する画像信号受信部と、
    該画像信号受信部から出力される画像信号に対応する同期信号に基づくクロック信号を内部で生成した挿げ替え用クロック信号に挿げ替え、挿げ替え用クロック信号を用いて入力された画像信号を再生成するクロック挿げ替え部と、
    クロック挿げ替え部から出力された再生成された画像信号を、デジタルの伝送用信号に変換して出力する画像信号送信部と
    備えてなり、
    前記クロック挿げ替え部は、
    入力された画像信号の特徴を計測する信号計測手段と、
    該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、
    該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、
    クロック発生手段で発生した挿げ替え用クロック信号を用いて、入力された画像信号を再生成する画像信号再生手段と
    を備えることを特徴とする画像信号中継装置。
  2. 前記画像信号再生手段は、
    画像信号を記録するメモリ手段と、
    画像信号に対応する同期信号に基づくクロック信号に同期して該メモリ手段に画像信号を書き込むメモリ書き込み手段と、
    前記クロック発生手段で生成した挿げ替え用クロック信号に同期して該メモリ手段から画像信号を読み出し出力するメモリ読み出し手段と
    を備えることを特徴とする請求項1に記載の画像信号中継装置。
  3. 前記画像信号再生手段でメモリ書き込み時の水平総ドット数に対してメモリ読み出し時の総ドット数を少なくし、ドットクロックが低くなるようにすることを特徴とする請求項2に記載の画像信号中継装置の制御方法。
  4. 複数のフレームからなる画像信号と該画像信号に対応する同期信号とからなる複合画像信号を受信しそれぞれの信号を出力する画像信号受信部と、
    該画像信号受信部から出力される画像信号に対応する同期信号に基づくクロック信号を内部で生成した挿げ替え用クロック信号に挿げ替え、挿げ替え用クロック信号を用いて入力された画像信号を再生成するクロック挿げ替え部と、
    クロック挿げ替え部から出力された再生成された画像信号を、デジタルの伝送用信号に変換して出力する画像信号送信部と
    を備えてなり、
    前記クロック挿げ替え部は、
    入力された画像信号の特徴を計測する信号計測手段と、
    該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、
    該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、
    クロック発生手段で発生した挿げ替え用クロック信号を用いて入力された画像信号を再生成する画像信号再生手段と、
    入力された画像信号と再生した画像信号の位相差を検出するとともに、位相差に応じた制御信号を出力する位相差検出手段と
    を備えることを特徴とする画像信号中継装置。
  5. 前記位相差検出手段の検出結果から、発生した位相差を解消するように水平総ドット数または垂直総ライン数を調整することで位相差を少なくするように制御することを特徴とする請求項4に記載の画像信号中継装置の制御方法。
  6. 前記クロック発生手段は、
    入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、
    位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、
    クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成され、
    位相比較手段における位相比較は画像データの存在しないブランキング期間にのみ行われることを特徴とした請求項1に記載の画像信号中継装置。
  7. 前記クロック発生手段が、
    入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、
    位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、
    クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成されるものであり、
    位相比較手段における位相比較を画像データの存在しないブランキング期間にのみ行うことを特徴とした請求項1に記載の画像信号中継装置の制御方法。
  8. 複数のフレームからなる画像信号と該画像信号に対応する同期信号とからなる複合画像信号を受信しそれぞれの信号を出力する画像信号受信部と、
    該画像信号受信部から出力される画像信号に対応する同期信号に基づくクロック信号を内部で生成した挿げ替え用クロック信号に挿げ替え、挿げ替え用クロック信号を用いて入力された画像信号を再生成するクロック挿げ替え部と、
    クロック挿げ替え部から出力された画像信号を、画像表示手段で表示をする画像信号表示部と、
    該クロック挿げ替え部から出力された再生成された画像信号をデジタルの伝送用信号に変換して出力する画像信号送信部と
    備えてなり、
    前記クロック挿げ替え部は、
    入力された画像信号の特徴を計測する信号計測手段と、
    該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、
    該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、
    クロック発生手段で発生した挿げ替え用クロック信号を用いて、入力された画像信号を再生成する画像信号再生手段と
    を備えることを特徴とする画像表示装置。
  9. 前記画像信号再生手段は、
    画像信号を記録するメモリ手段と、
    画像信号に対応する同期信号に基づくクロック信号に同期して該メモリ手段に画像信号を書き込むメモリ書き込み手段と、
    前記クロック発生手段で生成した挿げ替え用クロック信号に同期して該メモリ手段から画像信号を読み出し出力するメモリ読み出し手段と
    を備えることを特徴とする請求項8に記載の画像表示装置。
  10. 前記画像信号再生手段でメモリ書き込み時の水平総ドット数に対してメモリ読み出し時の総ドット数を少なくし、ドットクロックが低くなるようにすることを特徴とする請求項9に記載の画像表示装置の制御方法。
  11. 複数のフレームからなる画像信号と該画像信号に対応する同期信号とからなる複合画像信号を受信しそれぞれの信号を出力する画像信号受信部と、
    該画像信号受信部から出力される画像信号に対応する同期信号に基づくクロック信号を 内部で生成した挿げ替え用クロック信号に挿げ替え、挿げ替え用クロック信号を用いて入力された画像信号を再生成するクロック挿げ替え部と、
    クロック挿げ替え部から出力された画像信号を、画像表示手段で表示をする画像信号表示部と、
    該クロック挿げ替え部から出力された再生成された画像信号をデジタルの伝送用信号に変換して出力する画像信号送信部と
    を備えてなり、
    前記クロック挿げ替え部は、
    入力された画像信号の特徴を計測する信号計測手段と、
    該信号計測手段の計測結果から画像信号を再生するための挿げ替え用クロック信号の周波数を判断する信号判断手段と、
    該信号判断手段の判断結果に従って画像信号再生のための挿げ替え用クロック信号を生成するクロック発生手段と、
    クロック発生手段で発生した挿げ替え用クロック信号を用いて入力された画像信号を再生成する画像信号再生手段と、
    入力された画像信号と再生した画像信号の位相差を検出するとともに、位相差に応じた制御信号を出力する位相差検出手段と
    を備えることを特徴とする画像表示装置。
  12. 前記位相差検出手段の検出結果から発生した位相差を解消するように水平総ドット数または垂直総ライン数を調整することで位相差を少なくするように制御することを特徴とする請求項11に記載の画像表示装置の制御方法。
  13. 前記クロック発生手段は、
    入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、
    位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、
    クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成され、
    位相比較手段における位相比較は画像データの存在しないブランキング期間にのみ行われることを特徴とした請求項8に記載の画像表示装置。
  14. 前記クロック発生手段は、
    入力された同期信号の位相と挿げ替え用クロック信号に対応する信号の位相を比較する位相比較手段と、
    位相比較手段の比較結果に応じた挿げ替え用クロック信号を発振するクロック発振手段と、
    クロック発振手段で生成した挿げ替え用クロック信号を分周し位相比較手段に送信する分周手段とから構成されるものであり、
    位相比較手段における位相比較を画像データの存在しないブランキング期間にのみ行うことを特徴とした請求項8に記載の画像表示装置の制御方法。
JP2002345624A 2002-11-28 2002-11-28 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法 Expired - Fee Related JP3704121B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002345624A JP3704121B2 (ja) 2002-11-28 2002-11-28 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法
US10/720,549 US7202865B2 (en) 2002-11-28 2003-11-24 Image signal repeater apparatus, image display apparatus with image signal repeater function, and method of controlling same
DE10355058A DE10355058B4 (de) 2002-11-28 2003-11-25 Bildsignal-Übertragungsverstärker und Bildanzeigegerät mit Übertragungsverstärkerfunktion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002345624A JP3704121B2 (ja) 2002-11-28 2002-11-28 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法

Publications (3)

Publication Number Publication Date
JP2004180113A JP2004180113A (ja) 2004-06-24
JP2004180113A5 JP2004180113A5 (ja) 2005-03-17
JP3704121B2 true JP3704121B2 (ja) 2005-10-05

Family

ID=32322032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002345624A Expired - Fee Related JP3704121B2 (ja) 2002-11-28 2002-11-28 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法

Country Status (3)

Country Link
US (1) US7202865B2 (ja)
JP (1) JP3704121B2 (ja)
DE (1) DE10355058B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077392A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 マルチ画面表示システム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355652B2 (en) * 2004-10-13 2008-04-08 Cirrus Logic, Inc. Inverse tracking over two different clock domains
KR102056829B1 (ko) * 2013-08-06 2019-12-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US11854491B2 (en) * 2022-03-24 2023-12-26 Synaptics Incorporated Mode switching in display device for driving a display panel

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118700B2 (ja) 1993-05-27 1995-12-18 日本電気株式会社 標本化クロック再生方式
JP3284702B2 (ja) 1993-11-04 2002-05-20 株式会社明電舎 多段中継方式
JP3640422B2 (ja) 1995-01-10 2005-04-20 富士通株式会社 クロック再生回路及び周波数誤差推定回路
JP2809180B2 (ja) * 1996-03-22 1998-10-08 日本電気株式会社 液晶表示装置
US5917461A (en) * 1996-04-26 1999-06-29 Matsushita Electric Industrial Co., Ltd. Video adapter and digital image display apparatus
JPH1051358A (ja) 1996-07-30 1998-02-20 Hitachi Denshi Ltd 再生中継装置
JP2993559B2 (ja) 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
JPH10327158A (ja) 1997-05-23 1998-12-08 Oki Electric Ind Co Ltd クロック再生装置
JPH11284671A (ja) 1998-03-31 1999-10-15 Sony Corp 信号処理回路および信号処理方法
US6297816B1 (en) * 1998-05-22 2001-10-02 Hitachi, Ltd. Video signal display system
JPH11355280A (ja) 1998-06-04 1999-12-24 Mitsubishi Electric Corp ソースクロック再生装置、データ送信装置、データ受信装置及びデータ伝送システム
JP3595745B2 (ja) * 1999-01-29 2004-12-02 キヤノン株式会社 画像処理装置
JP3761132B2 (ja) * 1999-03-04 2006-03-29 パイオニア株式会社 ディスプレイパネルの駆動方法
US6300985B1 (en) * 1999-03-12 2001-10-09 Fortel Dtv Composite video decoder for providing a high quality serial digital output
JP4154820B2 (ja) * 1999-12-09 2008-09-24 三菱電機株式会社 画像表示装置のドットクロック調整方法およびドットクロック調整装置
JP3797838B2 (ja) * 1999-12-15 2006-07-19 三菱電機株式会社 画像表示装置
US6778170B1 (en) * 2000-04-07 2004-08-17 Genesis Microchip Inc. Generating high quality images in a display unit without being affected by error conditions in synchronization signals contained in display signals
JP2001343949A (ja) * 2000-06-01 2001-12-14 Fujitsu General Ltd プロジェクタによる映像表示装置
GB2369940B (en) 2000-12-09 2004-10-20 Mitel Corp Multiple input phase lock loop with hitless reference switching
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP2004134974A (ja) * 2002-10-09 2004-04-30 Amtran Technology Co Ltd 表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077392A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 マルチ画面表示システム
GB2499912A (en) * 2010-12-10 2013-09-04 Mitsubishi Electric Corp Multi-screen display system
US8954496B2 (en) 2010-12-10 2015-02-10 Mitsubishi Electric Corporation Multi-screen display system
GB2499912B (en) * 2010-12-10 2017-07-26 Mitsubishi Electric Corp Multi-screen display system

Also Published As

Publication number Publication date
DE10355058A1 (de) 2004-06-17
US20040119888A1 (en) 2004-06-24
JP2004180113A (ja) 2004-06-24
DE10355058B4 (de) 2013-07-04
US7202865B2 (en) 2007-04-10

Similar Documents

Publication Publication Date Title
US7230650B2 (en) Data transmission method, data receiving method, video data transmission apparatus and video data receiving apparatus
US20080055485A1 (en) Generation of a Frame Synchronized Clock for a Wireless Video Receiver
JP4625863B2 (ja) 送信装置および送受信装置
US6700570B2 (en) Image display apparatus
US8331460B2 (en) Video sink device
US20110043694A1 (en) Transmitting apparatus, receiving apparatus and contents reproducing system
JP4932517B2 (ja) 画像表示装置及びその周波数調整方法
JP2972178B2 (ja) フレーム同期装置及びその方法
JP3487803B2 (ja) サンプリングクロックの調整方法及びディジタル表示装置用のインターフェイス回路
WO2003060623A2 (en) Fine tuning a sampling clock of analog signals having digital information for optimal digital display
JP3704121B2 (ja) 画像信号中継装置、画像信号中継機能つき画像表示装置およびそれら装置の制御方法
JP6034703B2 (ja) 変換回路、画像処理装置および変換方法
US11729350B1 (en) Method and apparatus for transmitting and receiving audio over analog video transmission over a single coaxial cable
JP2003219208A (ja) 映像雑音低減回路
US8000429B2 (en) Jitter correction method and circuit
US6801706B1 (en) Jitter correcting apparatus and method for video signals
US7250981B2 (en) Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock
JP4541976B2 (ja) 表示装置
KR100705835B1 (ko) 해상도 판단 장치 및 해상도 판단 방법
CN111277725B (zh) 视讯自动侦测相位同步系统及方法
JP4510491B2 (ja) ラッチおよびこれを使用した位相同期化回路
JP2013126095A (ja) 画像送信装置、画像受信装置、画像伝送システム、および画像伝送方法
JP2001125548A (ja) スキャンコンバータ及びそのパラメータ設定方法
JP2004180113A5 (ja)
JP2009188897A (ja) 通信システム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees