JPH10327158A - クロック再生装置 - Google Patents

クロック再生装置

Info

Publication number
JPH10327158A
JPH10327158A JP9133349A JP13334997A JPH10327158A JP H10327158 A JPH10327158 A JP H10327158A JP 9133349 A JP9133349 A JP 9133349A JP 13334997 A JP13334997 A JP 13334997A JP H10327158 A JPH10327158 A JP H10327158A
Authority
JP
Japan
Prior art keywords
clock
frequency
transmission
read
transmission data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9133349A
Other languages
English (en)
Inventor
Satoru Owada
哲 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9133349A priority Critical patent/JPH10327158A/ja
Priority to US09/071,832 priority patent/US6219396B1/en
Publication of JPH10327158A publication Critical patent/JPH10327158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23406—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
    • H04N21/234318—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements by decomposing into objects, e.g. MPEG-4 objects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/24—Monitoring of processes or resources, e.g. monitoring of server load, available bandwidth, upstream requests
    • H04N21/2407—Monitoring of transmitted content, e.g. distribution time, number of downloads
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 受信された伝送データから直接プログラムク
ロックを再生すると、ジッタの影響が重畳するのを避け
得ない。 【解決手段】 伝送路を介して受信された伝送データ
を、一時蓄積し、所定の読出クロックにて読み出す伝送
データ記憶手段と、伝送データ記憶手段に記憶されてい
る伝送データのデータ量を監視し、当該データ量に基づ
いて予め用意している複数種類の読出クロックのうちい
ずれか一つを選択して出力する読出クロック切換手段
と、読出クロック切換手段より与えられる読出クロック
に基づいて、伝送データ記憶手段より伝送データを読み
出し、当該伝送データからプログラムデータのクロック
を再生するプログラムクロック再生手段とを設けるよう
にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はクロック再生装置に
関し、例えば、伝送路を介して受信された伝送データか
らプログラムクロックを再生し、当該クロックを用いて
プログラムデータを処理する端末装置に用いて好適なも
のである。
【０００２】
【従来の技術】今日、各種メディアを統合するネットワ
ークシステムの実現が望まれており、関連技術の開発が
積極的に進められている。かかるネットワークシステム
においては、処理速度を異にする各種メディアデータ
（以下、プログラムデータという。）を同一伝送路上で
伝送することになるが、各メディアに要求される処理速
度と伝送速度との間には、何らの関係がない場合もあ
る。
【０００３】このような場合に、受信装置側において適
切な処理速度でプログラムデータを処理できるようにす
るためには、各プログラムデータの処理に適したクロッ
ク（以下、プログラムクロックという。）を何らかの方
法で伝送し、受信側において再生できる仕組みが必要と
なる。そこで、送信装置側でプログラムデータ中にタイ
ミング信号を挿入し、これを受信装置側で抽出すること
により必要とされるプログラムクロックを再生する方式
が採られている。
【０００４】図２に、この方式の概念図を示す。なお、
かかる方式では、図３に示す構成のＰＬＬ（Phase Lock
ed Loop ）発振回路が用いられ、発振出力の位相をタイ
ミング信号の位相に一致させることにより、当該プログ
ラムデータの処理に必要なプログラムクロックを再生す
る構成が採られている。
【０００５】
【発明が解決しようとする課題】ところが、伝送路上に
は伝送遅延等が存在し、その影響により伝送データにジ
ッタが重畳するのを避け得ない。このため、かかるジッ
タが重畳した伝送データからプログラムデータ用のタイ
ミング信号を直接抽出し、これをそのままＰＬＬ発振回
路に入力すると、当該タイミング信号の時間変動の影響
により、再生されるプログラムクロックの精度が劣化す
るおそれがある。
【０００６】そこで、ＰＬＬ発振回路を構成するローパ
スフィルタの時定数を大きくし、かかる影響を少なくす
ることが考えられるが、時定数を大きくすると、回路が
複雑化し、クロック再生開始時間も長期化される等、別
の問題が生じてしまう。
【０００７】
【課題を解決するための手段】本発明は、かかる課題を
解決するため、上位階層のプログラムデータのクロック
とは、何らの関係を有しない送信クロックで伝送される
伝送データより、プログラムデータのクロックを再生す
るクロック再生装置において、以下の手段を設けるよう
にする。
【０００８】すなわち、(1) 伝送路を介して受信された
上記伝送データを、一時蓄積し、所定の読出クロックに
て読み出す伝送データ記憶手段と、(2) 伝送データ記憶
手段に記憶されている伝送データのデータ量を監視し、
当該データ量に基づいて予め用意している複数種類の読
出クロックのうちいずれか一つを選択し出力する読出ク
ロック切換手段と、(3) 読出クロック切換手段より与え
られる読出クロックに基づいて、伝送データ記憶手段よ
り伝送データを読み出し、当該伝送データからプログラ
ムデータのクロックを再生するプログラムクロック再生
手段とを設けるようにする。
【０００９】本発明におけるクロック再生装置では、伝
送データ記憶手段に記憶されているデータ量として速度
の遅い読出クロックを選択し、記憶されているデータ量
が多くなった場合には速度の速い読出クロックを選択
し、伝送データ記憶手段に記憶されているデータ量が平
均値からはずれないようにする。この結果、読み出され
る伝送データの平均速度（検出対象である長周期のプロ
グラムクロックから見た平均速度）は、ジッタの影響を
無視し得る一定速度となる。これにより、ＰＬＬ回路を
用いない簡易な構成でありながら、ジッタの影響を含ま
ないでプログラムクロックを再生できる。
【００１０】
【発明の実施の形態】
（Ａ）第１の実施形態 図１に、本発明に係るクロック再生装置の基本構成とな
る第１の実施形態を示す。このクロック再生装置は、伝
送路で生じた伝送速度の変動（ジッタ）を、バッファ手
段と適当な読出クロックを用いて吸収し、時間変動のな
い伝送データから高精度のプログラムクロックを再生す
るものである。
【００１１】このクロック再生装置は、受信バッファ１
と、読出クロック切換回路２と、プログラムクロック再
生回路３の３つの回路からなる。
【００１２】ここで、受信バッファ１は、伝送路より受
信された伝送データを一時蓄えるのに用いるメモリ回路
であり、後述する読出クロックに基づいて蓄積データを
読み出す構成となっている。
【００１３】読出クロック切換回路２は、受信バッファ
２のバッファ残量を一定時間ごとに監視し、そのバッフ
ァ残量に基づいて、予め用意されている複数種類の読出
クロックの中から適切な読出クロックを一つ選択し出力
する回路である。この読出クロック切換回路２は、出力
される読出クロックの平均速度が、本来の伝送速度と同
じになるように十分短い周期で読出クロックの切り換え
を実行するようになっている。
【００１４】なお、この制御を実現するため、読出クロ
ックとしては、伝送路の伝送速度の変化よりも十分早く
変化し得る周波数又は十分遅く変化し得る少なくとも２
種類のクロックを用意するものとする。
【００１５】また、読出クロックの切換による変動が後
段のプログラムクロック再生回路３に影響を与えないよ
うに、この読出クロック切換回路２は、プログラムクロ
ック再生回路３によるタイミング信号の抽出周期よりも
十分短い周期で、当該メモリ残量を検出し、必要な読出
クロックの切換を実行するものとする。
【００１６】プログラムクロック再生回路３は、読出ク
ロック切換回路２から与えられる読出クロックに基づい
て、受信バッファ１に蓄積されている伝送データを読み
出し、その読み出された伝送データからタイミング信号
を抽出し、プログラムクロックを再生する回路である。
【００１７】次に、かかる構成を有するクロック再生装
置の動作例を説明する。
【００１８】まず、伝送速度の変動により一時的に伝送
速度が低下し、受信バッファ２に蓄積されているデータ
量が減少したことが確認されたとき、読出クロック切換
回路２は、その変化率より十分遅い読出クロックを選択
してバッファ残量を増加させ、バッファ残量が平均値に
戻るように制御する。
【００１９】これに対して、伝送速度の変動により一時
的に伝送速度が上昇し、受信バッファ２に蓄積されてい
るデータ量が増加したことが確認されたとき、読出クロ
ック切換回路２は、その変化率より十分早い読出クロッ
クを選択してバッファ残量を減少させ、バッファ残量が
平均値に戻るように制御する。
【００２０】この切換え制御に必要なバッファ残量の検
出は、前述したように、プログラムクロック再生回路３
によるタイミング信号の抽出周期よりも十分短い周期で
行われ、その読出クロックの切換も同様に実行される。
これにより、プログラムクロック再生回路３に読み出さ
れる伝送データの伝送速度は平均化し、ほぼ一定速度で
プログラムクロック再生回路３に入力されることにな
る。
【００２１】従って、プログラムクロック再生回路３で
は、伝送路上での変動の影響を受けることなく、精度の
高いプログラムクロックが再生されることになる。
【００２２】なお、上述の説明においては、本実施形態
のクロック再生回路において主要回路である読出クロッ
ク切換回路２の具体的な内部構成については言及しなか
ったが、この読出クロック切換回路２の具体的な構成例
を、次の第２及び第３の実施形態において説明する。
【００２３】以下、複数種類の周波数の読出クロックを
選択的に発生できる発振器を用いる場合の例を第２の実
施形態において説明し、発生される周波数が固定である
発振器を用いる場合の例を第３の実施形態において説明
する。
【００２４】（Ｂ）第２の実施形態 図４に、第２の実施形態に係るクロック再生回路の構成
を示す。なお、図４には、図１との対応、同一部分に対
応、同一符号を付している。従って、読出クロック切換
回路２’の構成を除く他の構成は、第１の実施形態の場
合と同様である。
【００２５】この実施形態に係る読出クロック切換回路
２’は、バッファ残量監視回路４と発振器５からなる。
【００２６】バッファ残量監視回路４は、所定周期で受
信バッファ１のバッファ残量を検出する回路であり、検
出結果に基づいて発振器５に発振周波数の切換を指示す
る手段である。
【００２７】なお、このバッファ残量監視回路４におけ
るバッファ残量検出周期は、伝送データに挿入されてい
るプログラムクロック再生用のタイミング信号の周期よ
りも十分短い周期に設定されている。
【００２８】このバッファ残量監視回路４は、バッファ
残量が少ない場合、発振器５の周波数を下げ、バッファ
残量が大きい場合、発振器５の周波数を上げるよう制御
を行う。
【００２９】発振器５は、発生周波数をバッファ残量監
視回路４の制御に基づいて変更し得る機能を備えた発振
器であり、この例の場合、３種類の周波数を選択的に発
生し得るようになっている。ここでは、３種類の周波数
として、ジッタを含まない本来の伝送速度と同一の周波
数ｆavと、伝送路上で発生する伝送速度の変化率より十
分高い周波数ｆh （＞ｆav）と、伝送路上で発生する伝
送速度の変化率より十分低い周波数ｆl （＜ｆav）との
３つを用いる。
【００３０】次に、以上の構成を有するクロック再生回
路によるクロック再生動作を説明する。ここでは、伝送
路から受信された伝送データが受信バッファ１に蓄積さ
れた後の状態から説明する。
【００３１】まず、伝送路の伝送速度が、一時的に遅く
なった場合について説明する。なお、直前までは、正常
速度で伝送されており、発振器５からは本来の周波数ｆ
avが出力されているものとする。
【００３２】このとき、受信バッファ１に対する書き込
みよりも読み出し速度の方が大きくなるため、受信バッ
ファ１のデータ量は減少し始める。この減少は、バッフ
ァ残量監視回路４において即座に検出され、当該バッフ
ァ残量監視回路４から発振器５に対して、３種類の周波
数の中で最も低い周波数ｆl を発生するように指示が出
される。
【００３３】ここで、この周波数ｆl は、伝送路上で生
じた伝送速度の変動よりも十分大きな変動率で遅くなる
ため、この読出クロックの変更によりバッファ残量は増
加に転じる。やがて、本来のデータ量に戻ると、バッフ
ァ残量監視回路４は発振器５に対して通常の周波数ｆav
に戻すように指示を出す。
【００３４】これに対して、伝送路の伝送速度が、一時
的に早くなった場合には、次のような動作が行われる。
すなわち、この場合には、受信バッファ１に対する書き
込みよみも読み出し速度の方が遅くなるので、受信バッ
ファ１のデータ量は増加し始める。この増加は、バッフ
ァ残量監視回路４において即座に検出され、当該バッフ
ァ残量監視回路４から発振器５に対して、３種類の周波
数の中で最も高い周波数ｆh を発生するように指示が出
される。
【００３５】ここで、この周波数ｆh は、伝送路上で生
じた伝送速度の変動よりも十分大きな変動率で早くなる
ため、この読出クロックの変更によりバッファ残量は減
少に転じる。やがて、本来のデータ量に戻ると、バッフ
ァ残量監視回路４は発振器５に対して通常の周波数ｆav
に戻すように指示を出す。
【００３６】以上の動作は、受信バッファ５のデータ量
が増減するたびに繰り返される。その結果、発振器５に
おいて発生される読出クロックの周波数は、マクロ的に
は通常周波数ｆavに一致する。
【００３７】ただし、周波数の異なる３種類の周波数ｆ
av、ｆh 、ｆl を切り替える限りにおいて、ミクロ的に
は、当該読出クロックに次式で与えられる周期Ｔの変動
が存在する。
【００３８】
【数１】 ここで、受信バッファ１の変動単位とは、読出クロック
の変動が受信バッファ１の検出量に与える影響量をい
う。
【００３９】勿論、この周期Ｔが、検出対象であるタイ
ミング信号の抽出周期に対して無視し得ないレベルであ
ると、高い精度のプログラムクロックを再生することは
できないが、この実施形態における発振器５において発
生されるクロックの変化量（ｆav−ｆh 、ｆav−ｆl ）
は伝送速度の変化量に対して十分大きく設定されてお
り、また、バッファ残量の検出周期やバッファの変動単
位も十分小さく設定し得ることから、その周期的な変動
は、プログラムクロック再生回路３におけるタイミング
信号の抽出に何らの影響を与えない。
【００４０】また、伝送速度が定常的である限り、発振
器５が発生する周波数が通常の周波数以外の周波数とな
る時間が即座に変化するので、ローパスフィルタを用い
る場合のように変化が現れるまでに長時間を要するなど
の欠点もなく、再生開始時間に与える影響も少なく済ま
せることが可能である。
【００４１】以上のように、本実施形態によれば、受信
バッファ１のバッファ残量に基づいて、発振器５の発振
周波数を３段階で切り換え、受信バッファ１から伝送デ
ータの読み出しに用いる読出クロックの平均速度が、速
度変動の影響を受けない理想性に近づくようにしたこと
により、読出し後の伝送データから高い精度でプログラ
ムクロックを再生できる簡易な構成のクロック再生装置
を実現できる。
【００４２】（Ｃ）第３の実施形態 図５に、第３の実施形態に係るクロック再生回路の構成
を示す。なお、図５には、図１との対応、同一部分に対
応、同一符号を付している。従って、読出クロック切換
回路２”の構成を除く他の構成は、第１の実施形態の場
合と同様である。
【００４３】この実施形態に係る読出クロック切換回路
２”は、バッファ残量監視回路４と、固定周波数発振器
６と、第１及び第２の分周回路７及び８と、セレクタ９
とからなる。
【００４４】ここで、バッファ残量監視回路４’は、所
定周期で受信バッファ１のバッファ残量を検出する回路
であり、検出結果に基づいて、セレクタ９の出力を２者
択一的に切り換え制御する手段である。
【００４５】なお、このバッファ残量監視回路４’にお
けるバッファ残量検出周期Ｔk は、伝送データに挿入さ
れているプログラムクロック再生用のタイミング信号の
周期よりも十分短い周期に設定されている。
【００４６】このバッファ残量監視回路４’は、バッフ
ァ残量が容量の中点より多い場合、セレクタ９を第１の
分周回路７に合わせて発振周波数ｆh を選択することに
より読出クロックを速め、バッファ残量が容量の中点よ
り少ない場合、セレクタ９を第２の分周回路８に合わせ
て発振周波数ｆl を選択することにより読出クロックを
遅くするよう制御を行う。
【００４７】固定周波数発振器６は、伝送データの伝送
用に挿入されるクロック（例えば、ＴＳ（Transport St
ream）クロック）に対して数倍の発振周波数ｆs で発振
する発振器である。
【００４８】第１の分周回路７は、固定周波数発振器６
の発振周波数ｆs を分周し、発振周波数ｆs よりもｆb
だけ高い発振周波数ｆh （＝ｆs ＋ｆh ）を生成する分
周手段である。
【００４９】第２の分周回路８は、固定周波数発振器６
の発振周波数ｆs を分周し、発振周波数ｆs よりもｆb
だけ低い発振周波数ｆl （＝ｆs −ｆl ）を生成する分
周手段である。
【００５０】セレクタ９は、前述のように第１及び第２
の分周回路７及び８から発振周波数ｆh 及びｆl をそれ
ぞれ入力し、バッファ残量監視回路４’の制御命令に基
づいて、いずれか一方を２者択一的に出力する手段であ
る。
【００５１】次に、以上の構成を有するクロック再生回
路によるクロック再生動作を説明する。ここでは、伝送
路から受信された伝送データが受信バッファ１に蓄積さ
れた後の状態から説明する。
【００５２】まず、伝送路の伝送速度が、本来の速度に
一定している場合について説明する。この場合、伝送速
度に対応する周波数は発振周波数ｆs と一致しているの
に対し、セレクタ９から与えられる読出クロック（ｆh
又はｆl ）は、当該発振周波数ｆs よりも周波数がｆb
だけ大きいか又は小さい関係にある。
【００５３】従って、受信バッファ１のバッファ残量は
容量中点を挟んで上下し、バッファ残量監視回路４’が
選択する発振周波数はｆh とｆl とを交互に繰り返すこ
とになる。この結果、受信バッファ１から読み出されプ
ログラムクロック再生回路３に読み出される伝送データ
には、大きさがｆb で周期がＴk のジッタが重畳してし
まう。
【００５４】しかしながら、このジッタの周期Ｔk は、
前述したように、本クロック再生回路が再生目的とする
プログラムクロックを再生するためのタイミング信号の
挿入間隔Ｔp に対して十分短いため、間隔Ｔp から見た
その影響はほとんど無視し得る範囲となる。すなわち、
バッファ残量に基づいて得られる読出クロックの周波数
の平均値ｆavと、伝送データの理想的な伝送速度ｆsend
とは、間隔Ｔp から見たとき一致するものと見なせる。
【００５５】これを、次式にて示す。まず、読出クロッ
ク周波数の平均値ｆavは、セレクタ９が第１の分周回路
７の発振周波数ｆh を選択した時間をＴh （＝Ｔp −Ｔ
l ）、第２の分周回路８の発振周波数ｆl を選択した時
間をＴl としたとき、次式で与えられる。
【００５６】
【数２】 一方、伝送データの理想周波数ｆsendには、次式の関係
が成り立つ。
【００５７】
【数３】 以上より、Ｔh ＝Ｔl のとき、ｆsend＝ｆavが成立する
ことが分かる。
【００５８】ただし、実際のｆsendには、このＴh 及び
Ｔl をバッファ量監視周期Ｔk で正規化することにより
生じるずれ量Ｔk ・ｆb が含まれてしまう。このずれ量
は、プログラムクロックを与えるタイミング信号の間隔
Ｔp から見ると、（Ｔk ・ｆb ）／Ｔp で与えられる。
【００５９】しかし、ｆb は、固定発振周波数ｆs と理
想周波数ｆsendとのずれ量を十分吸収できる値であれば
良いため、さほど大きくとる必要はない。従って、監視
周期Ｔk がＴp より十分短ければ、（Ｔk ・ｆb ）／Ｔ
p はほぼ０になる。
【００６０】このように、正規化によるずれ量を考慮し
ても、２種類の発振周波数を切り換えることによって得
られる読出クロックの平均周波数ｆavは、送信時におけ
る伝送データの伝送用に挿入されるクロック（例えば、
ＴＳ（Transport Stream）クロック）と誤差を無視し得
るほど十分近い値になる。
【００６１】従って、当該読出クロックで読み出された
伝送データから抽出されたタイミング信号に基づいて再
生されたプログラムクロックは、高い精度を維持するこ
とができる。
【００６２】なお、伝送路上における伝送速度が一時的
に遅くなる場合や速くなる場合の動作も前述の場合とほ
ぼ同様であり、受信バッファ１に入力される伝送データ
量が変動する分、一時的に、セレクタ９で選択される周
波数が一方の周波数ｆh 又はｆl に偏ることがあっても
タイミング信号の抽出周期からみれば平均し、同様の結
果が得られることになる。
【００６３】以上のように、本実施形態によれば、受信
バッファ１のバッファ残量に基づいて、受信バッファ１
から読み出す読出クロックの速度を、発振器５の発振周
波数に基づいて３段階で切り換え制御し、当該読出クロ
ックの平均速度を速度変動の影響のない理想特性に近づ
けたことにより、読出し後の伝送データから高い精度で
プログラムクロックを再生できる簡易な構成のクロック
再生装置を実現することができる。
【００６４】以上のように、本実施形態によれば、受信
バッファ１のバッファ残量に基づいて、セレクタ９が出
力する発振周波数を２段階で切り換え、受信バッファ１
から伝送データの読み出しに用いる読出クロックの平均
速度が、速度変動の影響を受けない理想性に近づくよう
にしたことにより、読出し後の伝送データから高い精度
でプログラムクロックを再生できる簡易な構成のクロッ
ク再生回路を実現できる。
【００６５】また、本実施形態に係るクロック再生回路
の場合には、単一の周波数を分周して２種類の発振周波
数を得る構成となっており、ディジタル化に適した回路
素子で実現できるため、クロック再生回路の一層の小型
化及びコストダウンを実現することができる。
【００６６】（Ｄ）他の実施形態 なお、上述の各実施形態においては、伝送対象であるプ
ログラムクロックと伝送速度との間に何らの関係がない
場合において、伝送データからプログラムクロックを再
生するのに用いるクロック再生回路の一般構成例を示し
たが、例えば、ＡＴＭ（非同期通信モード）網上でＭＰ
ＥＧ（Moving Picture Experts Group）データを伝送す
るネットワークシステムの受信端末に適用することがで
きる。
【００６７】この場合の回路構成例を図６に示す。図６
において、ＴＳ−ＤＭＵＸは、トランスポートストリー
ム・デマルチプレクサである。ＴＳ−ＤＭＵＸは、バッ
ファ残量に基づいて決定したＴＳクロックでＴＳストリ
ームを読み出して、ＭＰＥＧバイトストリーム（プログ
ラムデータ）と映像用クロック（プログラムクロック）
とを再生する手段である。
【００６８】ＡＴＭ網上では、データの送信端末から受
信端末に到達するまでの時間に変動が現れるため、デー
タ伝送速度が変化したように見えるが、このクロック再
生回路を受信端末に用いれば、ＡＴＭ網上における速度
変動を吸収して高精度での映像用クロックの再生を実現
できる。
【００６９】また、上述の第２の実施形態においては、
３段階で発振周波数を切り換えることができる発振器５
を用いる場合について述べたが、これに限られるもので
はなく、２段階で発振周波数を切り換え制御できるもの
や４段階以上で発振周波数を切り換え制御できるものに
も適用し得る。
【００７０】さらに、上述の第３の実施形態において
は、２つの分周回路を用い、２種類の読出クロックを選
択できるようにしたが、これに限らず、３つ以上の分周
回路を用い、３種類以上の読出クロックを選択できるよ
うにしても良い。
【００７１】
【発明の効果】上述のように、本発明によれば、伝送デ
ータ記憶手段に記憶されているデータ量に基づいて読出
クロックの速度を切換制御し、伝送データ記憶手段から
読み出される伝送データの平均速度を、伝送路上におけ
るジッタの存在によらず一定速度になるように制御した
ことにより、ＰＬＬ回路を用いない簡易な構成でありな
がら、ジッタの影響を受けずにプログラムクロックを再
生することができる。
【図面の簡単な説明】
【図１】クロック再生回路の基本回路構成を示すブロッ
ク図である。
【図２】タイミング信号の伝送方式の基本概念を示す図
である。
【図３】従来用いられているクロック再生回路の構成を
示すブロック図である。
【図４】複数の発振周波数を発生し得る発振器を用いる
場合の回路例を示すブロック図である。
【図５】分周回路を用いて複数の発振周波数を発生する
場合の回路例を示すブロック図である。
【図６】ＡＴＭ網上で伝送されるＭＰＥＧデータからＭ
ＰＥＧ用のクロックを再生するのに用いられるクロック
再生回路の一例を示すブロック図である。
【符号の説明】
１…受信バッファ、２、２’、２”…読出クロック切換
回路、３…プログラムクロック再生、４、４’…バッフ
ァ残量監視回路、５…発振器、６…固定周波数発振器、
７、８…分周回路、９…セレクタ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 上位階層のプログラムデータのクロック
    とは、何らの関係を有しない送信クロックで伝送される
    伝送データより、上記プログラムデータのクロックを再
    生するクロック再生装置において、 伝送路を介して受信された上記伝送データを、一時蓄積
    し、所定の読出クロックにて読み出す伝送データ記憶手
    段と、 上記伝送データ記憶手段に記憶されている上記伝送デー
    タのデータ量を監視し、当該データ量に基づいて予め用
    意している複数種類の読出クロックのうちいずれか一つ
    を選択し出力する読出クロック切換手段と、 上記読出クロック切換手段より与えられる読出クロック
    に基づいて、上記伝送データ記憶手段より伝送データを
    読み出し、当該伝送データからプログラムデータのクロ
    ックを再生するプログラムクロック再生手段とを備える
    ことを特徴とするクロック再生装置。
  2. 【請求項２】 請求項１における上記読出クロック切換
    手段は、 上記伝送データ記憶手段に記憶されている上記伝送デー
    タのデータ量を監視するデータ量監視部と、 当該データ量監視部の制御に基づいて発生する発振周波
    数を、発生し得る複数種類の発振周波数のうちいずれか
    に選択的に切り換える発振回路とを有することを特徴と
    するクロック再生装置。
  3. 【請求項３】 請求項１における上記読出クロック切換
    手段は、 上記伝送データ記憶手段に記憶されている上記伝送デー
    タのデータ量を監視するデータ量監視部と、 固有の周波数で発振する固有周波数発振回路と、 上記固有周波数発振回路において発生された発振出力を
    分周し、上記固有周波数に比して高周波の第１の分周出
    力を生成する１又は複数の第１の分周手段と、 上記固有周波数発振回路において発生された発振出力を
    分周し、上記固有周波数に比して低周波の第２の分周出
    力を生成する１又は複数の第２の分周手段と、 上記第１及び第２の分周手段の各出力を入力し、上記デ
    ータ量監視部の制御に基づいて、上記各出力のうちいず
    れか一つを選択的に出力する選択手段とを有することを
    特徴とするクロック再生装置。
JP9133349A 1997-05-23 1997-05-23 クロック再生装置 Pending JPH10327158A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9133349A JPH10327158A (ja) 1997-05-23 1997-05-23 クロック再生装置
US09/071,832 US6219396B1 (en) 1997-05-23 1998-05-04 Jitter resistant clock regenerator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9133349A JPH10327158A (ja) 1997-05-23 1997-05-23 クロック再生装置

Publications (1)

Publication Number Publication Date
JPH10327158A true JPH10327158A (ja) 1998-12-08

Family

ID=15102652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9133349A Pending JPH10327158A (ja) 1997-05-23 1997-05-23 クロック再生装置

Country Status (2)

Country Link
US (1) US6219396B1 (ja)
JP (1) JPH10327158A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202865B2 (en) 2002-11-28 2007-04-10 Nec-Mitsubishi Electric Visual Systems Corporation Image signal repeater apparatus, image display apparatus with image signal repeater function, and method of controlling same
JP2007110184A (ja) * 2005-10-11 2007-04-26 Matsushita Electric Ind Co Ltd ジッタ補正回路、ジッタ補正方法、及び復調装置
WO2007086564A1 (ja) * 2006-01-30 2007-08-02 Renesas Technology Corp. 放送局同期方法、及び制御装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660517B2 (ja) * 1999-03-01 2005-06-15 三菱電機株式会社 データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6931029B1 (en) * 2000-02-09 2005-08-16 Nortel Networks Limited System and method for synchronizing with data received over an unreliable asynchronous medium
JP3555883B2 (ja) * 2001-06-08 2004-08-18 日本電気株式会社 クロック再生方法及び受信クロック生成装置
US6990162B2 (en) * 2002-01-07 2006-01-24 Vitesse Semiconductor Corporation Scalable clock distribution for multiple CRU on the same chip
US7139308B2 (en) * 2002-04-05 2006-11-21 Sun Microsystems, Inc. Source synchronous bus repeater
DE10349476A1 (de) * 2003-10-21 2005-05-25 Siemens Ag Zeitgenaue Durchführung einer Mess- oder Steueraktion sowie Synchronisation mehrerer solcher Aktionen
JP2007114840A (ja) * 2005-10-18 2007-05-10 Nec Electronics Corp データ同期装置及びそのデータ同期方法
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
JP4746998B2 (ja) * 2006-02-15 2011-08-10 Ｎｅｃディスプレイソリューションズ株式会社 伝送レート調整装置および伝送レート調整方法
US8250394B2 (en) * 2006-03-31 2012-08-21 Stmicroelectronics International N.V. Varying the number of generated clock signals and selecting a clock signal in response to a change in memory fill level
JP4475273B2 (ja) * 2006-12-21 2010-06-09 ソニー株式会社 情報処理装置及び方法
US20110193970A1 (en) * 2010-02-11 2011-08-11 Analogix Semiconductor, Inc. Reducing Jitter in a Recovered Data Stream Clock of a Video DisplayPort Receiver
WO2011101025A1 (en) 2010-02-17 2011-08-25 Transmode Systems Ab Digital clock regenerator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054747A (en) * 1976-05-20 1977-10-18 Gte Automatic Electric Laboratories Incorporated Data buffer
US4181975A (en) * 1978-07-10 1980-01-01 Rockwell International Corporation Digital delay line apparatus
US4596026A (en) * 1983-05-09 1986-06-17 Raytheon Company Asynchronous data clock generator
JPH0644746B2 (ja) * 1988-03-25 1994-06-08 富士通株式会社 並列型パルス挿入回路
DE3927681A1 (de) * 1989-08-22 1991-03-14 Hirschmann Richard Gmbh Co Verfahren zur zwischenverstaerkung von digitalen signalen sowie zwischenverstaerker fuer digitale signale

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202865B2 (en) 2002-11-28 2007-04-10 Nec-Mitsubishi Electric Visual Systems Corporation Image signal repeater apparatus, image display apparatus with image signal repeater function, and method of controlling same
DE10355058B4 (de) * 2002-11-28 2013-07-04 Nec Display Solutions, Ltd. Bildsignal-Übertragungsverstärker und Bildanzeigegerät mit Übertragungsverstärkerfunktion
JP2007110184A (ja) * 2005-10-11 2007-04-26 Matsushita Electric Ind Co Ltd ジッタ補正回路、ジッタ補正方法、及び復調装置
WO2007086564A1 (ja) * 2006-01-30 2007-08-02 Renesas Technology Corp. 放送局同期方法、及び制御装置
JP2007201983A (ja) * 2006-01-30 2007-08-09 Renesas Technology Corp 放送局同期方法、及び制御装置

Also Published As

Publication number Publication date
US6219396B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
JPH10327158A (ja) クロック再生装置
US5982828A (en) Synchronous data transfer system using time stamp
JP4528010B2 (ja) ビデオ同期
US6970521B2 (en) Circuit and system for extracting data
JPH04299653A (ja) クロック再生回路
EP1271785B1 (en) Noise-resistive, burst-mode receiving apparatus and method for recovering clock signal and data therefrom
US4744095A (en) Diversity channel data receiver with automatic alignment over a ±3.5-bit range
US6473557B2 (en) Recording and reproduction of an information signal in/from a track on a record carrier
JPH1051314A (ja) 基準クロック発生装置及び復号化装置
JP3333376B2 (ja) クロック再生装置
JP2000228660A (ja) クロック再生／識別装置
JP3090591B2 (ja) クロック再生装置
US6557109B1 (en) Synchronizing device and method that adjusts readout speed according to remaining quantity of data in memory while operating decoder on fixed frequency system clock
US20020031148A1 (en) Clock producing circuit and semiconductor integrated circuit for communication
US8983012B2 (en) Receive timing manager
US6907095B1 (en) Clock ride-over method and circuit
KR100200806B1 (ko) 시간축 보상회로
JP2748875B2 (ja) クロック抽出回路
JP2006101029A (ja) データ受信装置
JPH0661966A (ja) ディジタルスタッフ制御回路
JPH05219037A (ja) 独立同期型シリアルデータ通信装置
JPH01183934A (ja) 非同期データ伝送用送信バッファ回路
JP3097737B2 (ja) バーストクロック対応メモリ回路
JPH08335919A (ja) 時分割多重装置とタイミング処理回路
JPH05191372A (ja) スタッフ同期回路