JP3333376B2 - クロック再生装置 - Google Patents

クロック再生装置

Info

Publication number
JP3333376B2
JP3333376B2 JP01777196A JP1777196A JP3333376B2 JP 3333376 B2 JP3333376 B2 JP 3333376B2 JP 01777196 A JP01777196 A JP 01777196A JP 1777196 A JP1777196 A JP 1777196A JP 3333376 B2 JP3333376 B2 JP 3333376B2
Authority
JP
Japan
Prior art keywords
control voltage
clock
voltage
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01777196A
Other languages
English (en)
Other versions
JPH09214477A (ja
Inventor
章人 福井
健夫 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP01777196A priority Critical patent/JP3333376B2/ja
Publication of JPH09214477A publication Critical patent/JPH09214477A/ja
Application granted granted Critical
Publication of JP3333376B2 publication Critical patent/JP3333376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ATM(非同期転
送モード)方式を用いて固定速度情報を転送する場合
に、送信側のクロックの周波数を受信側において、SR
TS(SynchronousResidual Time Stamp)法と適応クロッ
ク法を組み合わせた方式により再生するクロック再生装
置に関するものである。
【0002】
【従来の技術】SRTS法と適応クロック法は、ITU
−T勧告I.363で規定されているクロックの再生方式
である。以下にSRTS法、適応クロック法、SRTS
法と適応クロック法を組み合わせた方式について説明す
る。
【0003】まず、SRTS法は通信を行う送信側と受
信側で共通のクロックを参照できる場合に利用可能な方
法である。送信側では、Nビット毎の固定速度情報の間
隔で共通のクロックを計測し、計測値の中で送信クロッ
クの周波数変動により値が変わる部分だけを同期タイム
スタンプ残差情報としてセルに挿入して送信する。受信
側では、送られてきた同期タイムスタンプ残差情報と共
通のクロックとからNビットの固定速度情報の間隔を再
生し、この間隔をもとに送信側のクロックを再生するも
のである。
【0004】適応クロック法は、受信側において受信し
たセルに格納されている固定速度情報をバッファに格納
し、格納した情報の量が基準値を保持するようにバッフ
ァの読み出しクロックを制御する方式であり、この読み
出しクロックが再生した送信側のクロックとなる。
【0005】前記のSRTS法と適応クロック法を比較
すると、再生したクロックのジッタ/ワンダの特性につ
いては、SRTS法の方が優れている。しかし、SRT
S法は送信側と受信側で共通のクロックを参照できるこ
とを必要とする。
【0006】次に、SRTS法と適応クロック法とを組
み合わせた方式は、送信側と受信側で共通のクロックを
参照できない場合でも、できるだけSRTS法を使用す
ることで、再生したクロックのジッタ/ワンダ特性を改
善しようとする方式である。しかし、共通のクロックを
参照できない場合にSRTS法を使用すると、バッファ
のオーバーフロー/アンダーフローが発生する可能性が
ある。このため、SRTS法と適応クロック法とを組み
合わせた方式は、バッファに格納される情報量により、
SRTS法と適応クロック法を切り換えて使用するもの
である。
【0007】SRTS法と適応クロック法とを組み合わ
せた方式では、バッファに格納される情報量が予め設定
した基準値に達した後、SRTS法によりクロックを再
生する。その後バッファに格納される情報量が予め設定
した上限値または下限値に達すると、適応クロック法に
よりクロックを再生し、バッファの情報量を基準値に戻
す。バッファの情報量が基準値に戻った後は再びSRT
S法でクロックを再生する。このため、通信側と受信側
で共通のクロックが参照できない場合でも、バッファの
オーバーフロー/アンダーフローが発生することなく、
SRTS法によるクロック再生を利用できる。
【0008】図7は従来のSRTS法と適応クロック法
を組み合わせたクロック再生装置の構成を示すブロック
図である。図7において、1は受信したセルに格納され
ている情報を格納するバッファ、2は、受信したセルに
格納されている同期タイムスタンプ残差情報を用いて、
SRTS法によりクロックを再生するための第1の制御
電圧を生成するSRTS法制御電圧生成部、3はバッフ
ァ1から出力される使用量信号を平滑化して適応クロッ
ク法によりクロックを再生するための第2の制御電圧を
生成するフィルタ、4は、バッファ1に格納される情報
量に応じて、SRTS法と適応クロック法とを切り換え
るための選択信号を出力するクロック再生法切換部、5
は、クロック再生法切換部4からの選択信号に従って、
SRTS法制御電圧生成部2の出力する第1の制御電圧
とフィルタ3の出力する第2の制御電圧のどちらかを選
択する第1のセレクタ、6は入力された制御電圧に応じ
て出力するクロックの周波数を変化させることができる
電圧制御発振器である。
【0009】また、11はバッファ1に格納される情報量
の基準となる閾値を示す予め設定された基準値、12は情
報量が基準値11以上であることを示す使用量信号、13は
バッファ1に格納される情報量の上限を示す予め設定さ
れた上限値、14は情報量が上限値13以上であることを示
す上限信号、15はバッファ1に格納される情報量の下限
を示す予め設定された下限値、16は情報量が下限値15以
下であることを示す下限信号、CLKは、電圧制御発振
器6で再生されたクロックが入力され、そのクロックの
入力によりバッファ1に格納した情報が出力されるクロ
ック端子である。
【0010】図8は従来のクロック再生装置の動作を説
明するため各信号波形のタイミングを示す図である。図
8において、aはバッファ1に格納される情報量により
変化する使用量の波形、bはSRTS法制御電圧生成部
2から出力される第1の制御電圧の波形、cはバッファ
1の使用量信号12の波形、dはフィルタ3から出力され
る第2の制御電圧の波形、eは第1のセレクタ5から出
力される波形である。
【0011】以上のように構成されるSRTS法と適応
クロック法を組み合わせた方式のクロック再生装置につ
いて、図7,図8を用いてその動作を説明する。SRT
S法と適応クロック法を組み合わせた方式ではバッファ
1に格納される情報量が基準値11以上となった後、SR
TS法によりクロックの再生を開始する。基準値11以下
の状態(図8に示すAの期間)では、再生したクロックが
バッファ1に入力されても、バッファ1に格納されてい
る情報は出力されない。
【0012】次に、バッファ1に格納される情報量が基
準値11以上となった後(図8に示すBの期間)、SRTS
法によりクロックを再生している間の動作について説明
する。受信したセルの情報はバッファ1に格納されると
共にSRTS法制御電圧生成部2に入力される。SRT
S法制御電圧生成部2は、セルに格納されている同期タ
イムスタンプ残差情報をもとに、SRTS法によりクロ
ックを再生するための第1の制御電圧を生成して出力す
る(図8に示す波形b)。
【0013】また、フィルタ3は、バッファ1からの使
用量信号12(図8に示す波形c)を平滑化して適応クロッ
ク法によりクロックを再生するための第2の制御電圧を
生成して出力する(図8に示す波形d)。クロック再生法
切換部4はSRTS法制御電圧生成部2の出力を選択す
るための選択信号を出力する。第1のセレクタ5は、選
択信号の指示に従ってSRTS法制御電圧生成部2の出
力を選択して(図8に示すBの期間)電圧制御発振器6に
入力する。電圧制御発振器6は、第1のセレクタ5から
出力される電圧に対応する周波数のクロックを出力す
る。このように、SRTS法によるクロックを再生して
いる間は、SRTS法制御電圧生成部2の出力をもとに
クロックを再生する。
【0014】次に、バッファ1に格納される情報量が予
め設定された上限値13以上または下限値15以下となった
後(図8に示すCの期間;本従来例では上限値13以上と
なった状態を示す)、適応クロック法によりクロックを
再生している間の動作について説明する。この場合、ク
ロック再生法切換部4は、適応クロック法によりクロッ
ク再生するため、フィルタ3の出力する第2の制御電圧
を選択するための選択信号を出力する。第1のセレクタ
5は、選択信号の指示に従ってフィルタ3の出力を選択
して(図8に示すCの期間)電圧制御発振器6に入力す
る。電圧制御発振器6は、第1のセレクタ5から出力さ
れる電圧に対応する周波数のクロックを出力する。ま
た、適応クロック法ではバッファ1に格納される情報量
を基準値11まで戻し、バッファ1に格納される情報量が
基準値11まで戻った後は、再びSRTS法によりクロッ
クの再生を行う。
【0015】このように前記従来例において、バッファ
1に格納される情報量をもとにして、SRTS法と適応
クロック法とを切り換えることにより、バッファのオー
バーフロー/アンダーフローが発生することなく、SR
TS法と適応クロック法を組み合わせた方式によりクロ
ックの再生を行うことができる。
【0016】
【発明が解決しようとする課題】しかしながら、このよ
うな構成のSRTS法と適応クロック法とを組み合わせ
た方式によるクロック再生装置では、SRTS法により
クロックを再生している間のバッファに格納される情報
量は、常に基準値より多い(または少ない)状態となって
いるため、適応クロック法によりクロックを再生するた
めのフィルタから出力される第2の制御電圧は、バッフ
ァに格納される情報量を少なくするためにハイレベル
(または、多くするためにローレベル)が出力される。
【0017】このためにクロック再生法をSRTS法か
ら適応クロック法へ切り換えたとき(図8に示すDの位
置)、電圧制御発振器に入力される制御電圧が大きく変
化し、電圧制御発振器から出力されるクロックに大きな
ジッタが発生するという問題があった。
【0018】本発明は、前記従来技術の問題を解決する
ものであり、クロック再生方法をSRTS法から適応ク
ロック法へ切り換えたときに、再生クロックに発生する
ジッタを低減するクロック再生装置を提供することを目
的とする。
【0019】
【課題を解決するための手段】この目的を達成するため
に、本発明に係るクロック再生装置は、受信したセルに
格納されている情報を格納し該情報の量が予め設定され
た閾値以上であることを示す使用量信号を出力する格納
手段と、送信側クロックの周波数情報を表す同期タイム
スタンプ残差情報を用いるSRTS法により、クロック
の再生を行うための第1の制御電圧を生成するSRTS
法制御電圧生成手段と、入力信号を平滑化して適応クロ
ック法によりクロックの再生を行うための第2の制御電
圧を生成するフィルタ手段と、第1の制御電圧と第2の
制御電圧のどちらかを選択する第1の選択手段と、SR
TS法と適応クロック法のクロック再生法を切り換える
ための選択信号を出力するクロック再生法切換手段と、
第1の選択手段の選択した制御電圧に応じて出力するク
ロックの周波数を変化させる電圧制御発振手段と、第1
の制御電圧に近い電圧を出力する中間電圧生成手段と、
中間電圧生成手段の出力と使用量信号のどちらかを選択
してフィルタ手段に入力する第2の選択手段を備える。
【0020】また、本発明のクロック再生装置は前記中
間電圧生成手段と第2の選択手段に代えて、第1の制御
電圧と第2の制御電圧が一致するように格納手段の閾値
を変える閾値制御手段を備える。
【0021】また、本発明のクロック再生装置は前記中
間電圧生成手段を除き、中間電圧生成手段の出力に代え
て第1の制御電圧を入力し、使用量信号との選択をして
前記フィルタ手段に入力する第2の選択手段を備えるよ
うに構成したものである。
【0022】前記構成によれば、第1の選択手段におい
て第1の制御電圧を選択している間、第2の選択手段で
は中間電圧生成手段の出力を選択しフィルタ手段に入力
し、第1の選択手段により第2の制御電圧が選択され第
2の選択手段が使用量信号を選択して、第2の制御電圧
が変化しても該第2の制御電圧は中間電圧生成手段の出
力値から変化するため、第1の制御電圧から第2の制御
電圧へ切り換えた際に生じる電圧変動が小さくできる。
【0023】また、閾値制御手段は第1の制御電圧と第
2の制御電圧が一致するように格納手段の閾値を変える
制御により、第1の制御電圧から第2の制御電圧へ切り
換えた際に生じる電圧変動が小さくできる。
【0024】また、第2の選択手段では第1の制御電圧
を選択してフィルタ手段に入力し、第2の制御電圧を第
1の制御電圧と等しくすることで、第1の選択手段によ
り第2の制御電圧が選択され第2の選択手段が使用量信
号を選択して、第2の制御電圧が変化しても第2の制御
電圧は前記第1の制御電圧の値から変化するため、第1
の制御電圧から第2の制御電圧へ切り換えた際に生じる
電圧変動が小さくできる。
【0025】
【発明の実施の形態】以下、図面を参照して本発明にお
ける実施の形態を詳細に説明する。図1は、本発明の実
施の形態1におけるクロック再生装置の構成を示すブロ
ック図である。以下の各図において、前述の図7を参照
する従来例の説明で登場した構成要素と同一の作用効果
のものには同一の符号を付す。
【0026】図1において、1は格納手段であるバッフ
ァ、2は第1の制御電圧を出力するSRTS法制御電圧
生成部、3は第2の制御電圧を出力するフィルタ、4は
後述する第1,第2のセレクタに選択信号を出力するク
ロック再生法切換部、5は第1の選択手段である第1の
セレクタ、6は電圧制御発振器、20はSRTS法制御電
圧生成部2の出力に近い電圧を出力する中間電圧生成
部、21は、第2の選択手段である、バッファ1からの使
用量信号または中間電圧生成部20の出力のどちらかを選
択し、フィルタ3に出力する第2のセレクタである。ま
た、11は基準値、12は使用量信号、13は上限値、14は上
限信号、15は下限値、16は下限信号、CLKはクロック
端子である。
【0027】図2は本実施の形態1のクロック再生装置
の動作を説明するための各信号波形のタイミングを示す
図である。図2において、aはバッファ1に格納される
情報量により変化する使用量の波形、bはSRTS法制
御電圧生成部2から出力される第1の制御電圧の波形、
cはバッファ1の使用量信号12の波形、dは中間電圧生
成部20から出力される波形、eは第1のセレクタ5から
出力される波形である。
【0028】以上のように構成される本実施の形態1の
クロック再生装置は、前記従来例の構成に中間電圧生成
部20,第2のセレクタ21を設けたものである。まず、中
間電圧生成部20,第2のセレクタ21の動作を中心とし
て、バッファ1に格納される情報量が基準値11以上とな
った後、SRTS法によりクロックを再生している間
(図2に示すBの期間)の動作について説明する。
【0029】SRTS法制御電圧生成部2では、セルに
格納されている同期タイムスタンプ残差情報をもとにS
RTS法によるクロックを再生するための第1の制御電
圧を生成して出力する(図2に示す波形b)。この第1の
制御電圧は、第1のセレクタ5により選択され電圧制御
発振器6に入力されて、SRTS法によるクロックを再
生している。このとき、第2のセレクタ21では中間電圧
生成部20からの出力(図2に示す波形d)を選択してフィ
ルタ3に入力する。フィルタ3では、第2のセレクタ21
の出力を平滑化して適応クロック法によるクロックを再
生するための第2の制御電圧を出力する(図2に示すB
の期間)。
【0030】バッファ1に格納される情報量が上限値13
以上(または下限値15以下)となり、上限信号14(または
下限信号16)がバッファ1から出力される。クロック再
生法切換部4はその上限信号14(または下限信号16)を受
け第1のセレクタ5に選択信号を出力する。この選択信
号によりSRTS法から適応クロック法へ切り換えら
れ、第1のセレクタ5は第1の制御電圧から第2の制御
電圧を選択する。適応クロック法に切り換えた後(図2
に示すCの期間)は、第2のセレクタ21はバッファ1か
らの使用量信号12(図2に示す波形c)を選択してフィル
タ3に出力する。
【0031】以上のことから、バッファ1に格納される
情報量が上限値13以上(または下限値15以下)となった
後、第1のセレクタ5で適応クロック法に切り換える際
(図2に示すDの位置)に、フィルタ3の入力が切り換え
られてもその出力は中間電圧生成部20の出力値から使用
量信号12の値に変化するので、SRTS法によりクロッ
クを再生するための第1の制御電圧と適応クロック法に
よりクロックを再生するための第2の制御電圧の電圧差
を小さくできる。このためSRTS法から適応クロック
法へ切り換えた際に生じる電圧変動が小さくなり、電圧
制御発振器6から出力されるクロックに生じるジッタの
量を低減することができる。
【0032】図3は本発明の実施の形態2におけるクロ
ック再生装置の構成を示すブロック図である。図3にお
いて、1はバッファ、2はSRTS法制御電圧生成部、
3はフィルタ、4はクロック再生法切換部、5は第1の
セレクタ、6は電圧制御発振器、22は、SRTS法制御
電圧生成部2の出力するSRTS法によりクロックを再
生するための第1の制御電圧とフィルタ3の出力する適
応クロック法によりクロックを再生する第2の制御電圧
とを比較し、両方の制御電圧が一致するようにバッファ
1に設定する基準値11を変える閾値制御部である。ま
た、11は基準値、12は使用量信号、13は上限値、14は上
限信号、15は下限値、16は下限信号、CLKはクロック
端子である。
【0033】図4は本実施の形態2のクロック再生装置
の動作を説明するため各信号波形のタイミングを示す図
である。図4において、aはバッファ1に格納される情
報量により変化する使用量の波形、bはSRTS法制御
電圧生成部2から出力される第1の制御電圧の波形、c
はバッファ1の使用量信号12の波形、dはフィルタ3か
ら出力される第2の制御電圧の波形、eは第1のセレク
タ5から出力される波形である。
【0034】以上のように構成される本実施の形態2の
クロック再生装置は、前記従来例の構成に閾値制御部22
を設けた構成である。バッファ1,SRTS法制御電圧
生成部2,フィルタ3,クロック再生法切換部4,第1
のセレクタ5,電圧制御発振器6の動作は前記従来例の
説明と同じであるため、閾値制御部22の動作を中心とし
て、まずバッファ1に格納される情報量が基準値11以上
となった後、SRTS法によりクロックを再生している
間(図4に示すBの期間)の動作について説明する。
【0035】SRTS法制御電圧生成部2は、セルに格
納されている同期タイムスタンプ残差情報をもとにSR
TS法によるクロックを再生するための第1の制御電圧
を生成して出力する(図4に示す波形b)。また、フィル
タ3では、バッファ1から出力される使用量信号12(図
4に示す波形c)を平滑化して、適応クロック法により
クロックを再生するための第2の制御電圧を生成して出
力する(図4に示す波形d)。このとき、閾値制御部22
は、第1の制御電圧と第2の制御電圧とを比較し、バッ
ファ1に設定されている閾値の基準値11の値を変え、各
制御電圧が一致するように制御する。
【0036】また、バッファ1に格納される情報量が予
め設定された上限値13以上(または下限値15以下)とな
り、適応クロック法に切り換えた後(図4に示すCの期
間)は、閾値制御部22ではバッファ1に与える基準値11
を最初の値に戻す。
【0037】以上のことから、バッファ1に格納される
情報量が上限値13以上(または下限値15以下)となった
後、第1のセレクタ5で適応クロック法に切り換える際
(図4に示すDの位置)に、閾値制御部22がバッファ1の
基準値11を変えて第1の制御電圧と第2の制御電圧の各
制御電圧が一致するように制御しているため、SRTS
法から適応クロック法へ切り換えた際に生じる電圧変動
がほとんどなくなり(図4に示す波形e)、電圧制御発振
器6から出力されるクロックに生じるジッタの量を大幅
に低減できる。
【0038】図5は本発明の実施の形態3におけるクロ
ック再生装置の構成を示すブロック図である。ここで、
前記実施の形態1の図1で説明した同一作用効果のもの
には同一の符号を付す。図5において、1はバッファ、
2はSRTS法制御電圧生成部、3はフィルタ、4はク
ロック再生法切換部、5は第1のセレクタ、6は電圧制
御発振部、21は第1の制御電圧と使用量信号を選択する
第2のセレクタである。また、11は基準値、12は使用量
信号、13は上限値、14は上限信号、15は下限値、16は下
限信号、CLKはクロック端子である。
【0039】図6は本実施の形態3のクロック再生装置
の動作を説明するため各信号波形のタイミングを示す図
である。図6において、aはバッファ1に格納される情
報量により変化する使用量の波形、bはSRTS法制御
電圧生成部2から出力される第1の制御電圧の波形、c
はバッファ1の使用量信号12の波形、dはフィルタ3か
ら出力される第2の制御電圧の波形、eは第1のセレク
タ5から出力される波形である。
【0040】以上のように構成される本実施の形態3の
クロック再生装置は、前記実施の形態1の構成における
第2のセレクタ21に入力される中間電圧生成部20の出力
に代えて、SRTS法制御電圧生成部2の出力である第
1の制御電圧を入力するものである。まず、バッファ1
に格納される情報量が基準値11以上となった後、SRT
S法によりクロックを再生している間(図6に示すBの
期間)の動作について説明する。
【0041】SRTS法制御電圧生成部2では、セルに
格納されている同期タイムスタンプ残差情報をもとにS
RTS法によるクロックを再生するための第1の制御電
圧を生成して出力する(図4に示す波形b)。このとき、
第2のセレクタ21は第1の制御電圧を選択してフィルタ
3に出力する。フィルタ3は第2のセレクタ21から出力
される第1の制御電圧を平滑化して第2の制御電圧とし
て出力する(図6に示す波形d)。
【0042】バッファ1に格納される情報量が上限値13
以上(または下限値15以下)となり、適応クロック法に切
り換えた後(図6に示すCの期間)は、第2のセレクタ21
ではバッファ1からの使用量信号12(図6に示す波形c)
を選択して、フィルタに出力する。
【0043】以上のことから、バッファ1に格納される
情報量が上限値13以上(または下限値15以下)となった
後、第1のセレクタ5で適応クロック法に切り換える際
(図6に示すDの位置)、フィルタ3に入力される第1の
制御電圧から使用量信号12へ切り換えられても、出力で
ある第2の制御電圧は第1の制御電圧の値から変化する
ため、SRTS法から適応クロック法へ切り換えた際に
生じる電圧変動がほとんどなくなり(図6に示す波形
e)、電圧制御発振器6から出力されるクロックに生じ
るジッタの量を大幅に低減できる。
【0044】また、本実施の形態3の構成は、SRTS
法制御電圧生成部2の出力を第2のセレクタ21で選択し
フィルタ3に入力するため、前記実施の形態1の構成よ
りもクロック再生装置をより少ない回路構成で実現する
ことができる。
【0045】
【発明の効果】以上説明したように、本発明によれば、
バッファに格納される情報量が上限値以上(または下限
値以下)となった後、第1のセレクタでSRTS法から
適応クロック法へ切り換える際に、フィルタの入力が切
り換えられてもその出力は中間電圧生成部の出力値から
使用量信号の値に変化するので、第1の制御電圧と第2
の制御電圧の電圧差が小さくでき、切り換えた際に生じ
る電圧変動が小さくなり、電圧制御発振器から出力され
るクロックに生じるジッタの量を低減することができ
る。
【0046】また、SRTS法のクロック再生時に、閾
値制御部が基準値を変えて第1の制御電圧と第2の制御
電圧の各制御電圧が一致するように制御しているため、
SRTS法から適応クロック法へ切り換えた際に生じる
電圧変動がほとんどなくなり、電圧制御発振器から出力
されるクロックに生じるジッタの量を大幅に低減でき
る。
【0047】また、バッファに格納される情報量が上限
値以上(または下限値以下)となった後、第1のセレクタ
5でSRTS法から適応クロック法へ切り換える際、フ
ィルタに入力される第1の制御電圧から使用量信号へ切
り換えられても、出力である第2の制御電圧は第1の制
御電圧の値から変化するため、SRTS法から適応クロ
ック法へ切り換えた際に生じる電圧変動がほとんどなく
なり、電圧制御発振器から出力されるクロックに生じる
ジッタの量を大幅に低減でき、さらに、SRTS法制御
電圧生成部の出力を第2のセレクタで選択しフィルタに
入力する構成のため、クロック再生装置をより少ない回
路構成により実現することができるという効果を奏す
る。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるクロック再生装
置の構成を示すブロック図である。
【図2】本発明の実施の形態1のクロック再生装置の動
作を説明するための各信号波形のタイミングを示す図で
ある。
【図3】本発明の実施の形態2におけるクロック再生装
置の構成を示すブロック図である。
【図4】本発明の実施の形態2のクロック再生装置の動
作を説明するため各信号波形のタイミングを示す図であ
る。
【図5】本発明の実施の形態3におけるクロック再生装
置の構成を示すブロック図である。
【図6】本発明の実施の形態3のクロック再生装置の動
作を説明するため各信号波形のタイミングを示す図であ
る。
【図7】従来のSRTS法と適応クロック法を組み合わ
せたクロック再生装置の構成を示すブロック図である。
【図8】従来のクロック再生装置の動作を説明するため
各信号波形のタイミングを示す図である。
【符号の説明】
1…バッファ、 2…SRTS法制御電圧生成部、 3
…フィルタ、 4…クロック再生法切換部、 5…第1
のセレクタ、 6…電圧制御発振器、 11…基準値、
12…使用量信号、 13…上限値、 14…上限信号、 15
…下限値、 16…下限信号、 20…中間電圧生成部、
21…第2のセレクタ、 22…閾値制御部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−36846(JP,A) 特開 平7−46257(JP,A) 特開 平7−38570(JP,A) 特開 平7−66814(JP,A) 特開 平7−46230(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03L 7/00 H04L 7/033

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 受信したセルに格納されている情報を格
    納し該情報の量が予め設定された閾値以上であることを
    示す使用量信号を出力する格納手段と、送信側クロック
    の周波数情報を表す同期タイムスタンプ残差情報を用い
    るSRTS法により、クロックの再生を行うための第1
    の制御電圧を生成するSRTS法制御電圧生成手段と、
    入力信号を平滑化して適応クロック法によりクロックの
    再生を行うための第2の制御電圧を生成するフィルタ手
    段と、前記第1の制御電圧と前記第2の制御電圧のどち
    らかを選択する第1の選択手段と、前記第1の制御電圧
    に近い電圧を出力する中間電圧生成手段と、該中間電圧
    生成手段の出力と前記格納手段の出力する前記使用量信
    号のどちらかを選択して前記フィルタ手段に入力する第
    2の選択手段と、前記第1の選択手段と前記第2の選択
    手段にSRTS法と適応クロック法のクロック再生法を
    切り換えるための選択信号を出力するクロック再生法切
    換手段と、前記第1の選択手段が選択した制御電圧に応
    じて出力するクロックの周波数を変化させる電圧制御発
    振手段とを備え、 前記第1の選択手段において前記第1の制御電圧を選択
    している間、前記第2の選択手段では前記中間電圧生成
    手段の出力を選択して前記フィルタ手段に入力し、前記
    第1の選択手段により前記第2の制御電圧が選択される
    とき前記第2の選択手段は前記使用量信号を選択して、
    前記第2の制御電圧が変化しても、該第2の制御電圧は
    前記中間電圧生成手段の出力値から変化するため、前記
    第1の制御電圧から前記第2の制御電圧へ切り換えた際
    に生じる電圧変動が小さくなり、前記電圧制御発振手段
    から出力されるクロックに生じるジッタの量を低減する
    ことを特徴とするクロック再生装置。
  2. 【請求項2】 受信したセルに格納されている情報を格
    納し該情報の量が予め設定された閾値以上であることを
    示す使用量信号を出力する格納手段と、送信側クロック
    の周波数情報を表す同期タイムスタンプ残差情報を用い
    るSRTS法により、クロックの再生を行うための第1
    の制御電圧を生成するSRTS法制御電圧生成手段と、
    前記使用量信号を平滑化して適応クロック法によりクロ
    ックの再生を行うための第2の制御電圧を生成するフィ
    ルタ手段と、前記第1の制御電圧と前記第2の制御電圧
    のどちらかを選択する第1の選択手段と、該第1の選択
    手段にSRTS法と適応クロック法のクロック再生法を
    切り換えるための選択信号を出力するクロック再生法切
    換手段と、前記第1の選択手段が選択した制御電圧に応
    じて出力するクロックの周波数を変化させる電圧制御発
    振手段と、前記第1の制御電圧と前記第2の制御電圧が
    一致するように前記格納手段の閾値を変える閾値制御手
    段とを備え、 前記第1の選択手段において前記第1の制御電圧を選択
    している間、前記閾値制御手段は前記第1の制御電圧と
    前記第2の制御電圧が一致するように前記格納手段の閾
    値を変える制御により、前記第1の制御電圧から前記第
    2の制御電圧へ切り換えた際に生じる電圧変動が小さく
    なり、前記電圧制御発振手段から出力されるクロックに
    生じるジッタの量を低減することを特徴とするクロック
    再生装置。
  3. 【請求項3】 受信したセルに格納されている情報を格
    納し該情報の量が予め設定された閾値以上であることを
    示す使用量信号を出力する格納手段と、送信側クロック
    の周波数情報を表す同期タイムスタンプ残差情報を用い
    るSRTS法により、クロックの再生を行うための第1
    の制御電圧を生成するSRTS法制御電圧生成手段と、
    入力信号を平滑化して適応クロック法によりクロックの
    再生を行うための第2の制御電圧を生成するフィルタ手
    段と、前記第1の制御電圧と前記第2の制御電圧のどち
    らかを選択する第1の選択手段と、前記第1の制御電圧
    と前記格納手段の出力する前記使用量信号のどちらかを
    選択して前記フィルタ手段に入力する第2の選択手段
    と、前記第1の選択手段と前記第2の選択手段にSRT
    S法と適応クロック法のクロック再生法を切り換えるた
    めの選択信号を出力するクロック再生法切換手段と、前
    記第1の選択手段が選択した制御電圧に応じて出力する
    クロックの周波数を変化させる電圧制御発振手段とを備
    え、 前記第1の選択手段において前記第1の制御電圧を選択
    している間、前記第2の選択手段では前記第1の制御電
    圧を選択して前記フィルタ手段に入力し、前記第2の制
    御電圧を前記第1の制御電圧と等しくすることで、前記
    第1の選択手段により前記第2の制御電圧が選択される
    とき前記第2の選択手段は前記使用量信号を選択して、
    前記第2の制御電圧が変化しても、該第2の制御電圧は
    前記第1の制御電圧の値から変化するため、前記第1の
    制御電圧から前記第2の制御電圧へ切り換えた際に生じ
    る電圧変動が小さくなり、前記電圧制御発振手段から出
    力されるクロックに生じるジッタの量を低減することを
    特徴とするクロック再生装置。
JP01777196A 1996-02-02 1996-02-02 クロック再生装置 Expired - Fee Related JP3333376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01777196A JP3333376B2 (ja) 1996-02-02 1996-02-02 クロック再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01777196A JP3333376B2 (ja) 1996-02-02 1996-02-02 クロック再生装置

Publications (2)

Publication Number Publication Date
JPH09214477A JPH09214477A (ja) 1997-08-15
JP3333376B2 true JP3333376B2 (ja) 2002-10-15

Family

ID=11952988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01777196A Expired - Fee Related JP3333376B2 (ja) 1996-02-02 1996-02-02 クロック再生装置

Country Status (1)

Country Link
JP (1) JP3333376B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660517B2 (ja) * 1999-03-01 2005-06-15 三菱電機株式会社 データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6721328B1 (en) 1999-11-19 2004-04-13 Adc Telecommunications, Inc. Adaptive clock recovery for circuit emulation service
US7106758B2 (en) 2001-08-03 2006-09-12 Adc Telecommunications, Inc. Circuit and method for service clock recovery
EP1724960A4 (en) 2004-03-10 2008-03-05 Mitsubishi Electric Corp DATA RECEIVING DEVICE AND DATA RECEIVING METHOD
US8421501B1 (en) * 2011-12-07 2013-04-16 Arm Limited Digital data handling in a circuit powered in a high voltage domain and formed from devices designed for operation in a lower voltage domain

Also Published As

Publication number Publication date
JPH09214477A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
US4543652A (en) Time-division switching unit
KR920000165B1 (ko) 디지탈 프레임 동기 장치
JP2600496B2 (ja) セル位相乗換回路
JPH08204666A (ja) 制御回路付き伝送システム及び比較器付き制御回路
WO2008001811A1 (en) Cdr circuit
JPH04299653A (ja) クロック再生回路
JPH10327158A (ja) クロック再生装置
US5486784A (en) Method and device for generation of clock signals
JP3333376B2 (ja) クロック再生装置
JPH0846656A (ja) クロック発生回路
JP4303888B2 (ja) 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生
JP3391442B2 (ja) クロック識別再生回路及びクロック識別再生方法
EP0671848B1 (en) Automatic digital frequency control circuit
JPH10247903A (ja) ビット同期回路
JP3090591B2 (ja) クロック再生装置
JP3317742B2 (ja) スタッフ同期伝送装置
JP2697371B2 (ja) スタッフ多重通信受信回路
US5774509A (en) Method for the reduction of phase noise introduced by the SDH network (Synchronous Digital Hierarchy Network) by pointer justification and integrated circuits for the implementation of the method
JP3508049B2 (ja) 伝送路クロック再生回路
JPH0548562A (ja) デイジタルデータ送信装置及びそれを用いた送受信システム
JPH06303254A (ja) ソースクロック再生回路
JP2004072217A (ja) データ再生装置
JP4892981B2 (ja) クロック再生装置
JP3355577B2 (ja) 局内インタフェース回路
JPH10271101A (ja) タイミング同期回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees