JPH0846656A

JPH0846656A - クロック発生回路

Info

Publication number: JPH0846656A
Application number: JP6178693A
Authority: JP
Inventors: Seizo Nakamura; 精三中村
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1994-07-29
Filing date: 1994-07-29
Publication date: 1996-02-16
Anticipated expiration: 2017-11-25
Also published as: GB2292055B; US5703914A; GB9515086D0; JP3349830B2; GB2292055A; CA2154858A1

Abstract

(57)【要約】【目的】プレアンブル期間及びプレアンブル期間の経
過後においても良好にクロックが再生できるようなクロ
ック再生用信号を発生するクロック再生用信号発生回路
を提供する。【構成】入力された信号を所定時間遅延させ、前記所
定時間遅延させた信号の差分を計算して二重位相差分信
号を出力する位相差分計算手段７０１と、前記二重位相
差分信号を入力して予め設定した検出値との比較を行
い、前記二重位相差分信号と前記検出値が等しい場合に
パルスを発生する前記検出値が相異なる複数の比較手段
７０２、７０４、７０６と、前記パルスを複数入力し、
前記位相差分信号の変化軌跡を判別分類してゲート信号
を出力する軌跡分類手段７１０と、所定時間遅延された
前記パルスと前記ゲート信号とを入力し、前記ゲート信
号が入力されている場合のみ前記一定時間遅延されたパ
ルスをクロック再生用信号として出力するゲート手段７
１２とにより構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、π/４シフトＱＰＳ
Ｋ信号の遅延検波回路内に設けられているクロック再生
用信号発生回路に関する。

【０００２】

【従来の技術】ディジタル移動通信用ディジタル変調方
式として、各種の利点を有することから、１情報単位で
ある１シンボル期間（例えば、２ｂｉｔ）毎に位相軸を
π/４だけシフトさせながら変調を行なうπ/４シフトＱ
ＰＳＫ方式が採用されている（文献１）。また、復調構
成の小型化や低消費電力化を実現できるπ/４シフトＱ
ＰＳＫ方式の遅延検波回路も提案されている（文献
２）。

【０００３】文献１：『ディジタル移動通信用線形変調
方式の提案』、赤岩芳彦、永田善紀共著、昭和６０年電
子通信学会総合全国大会、ＮＯ.２３４８文献２：『ディジタルコ−ドレス電話用π／４シフトＱ
ＰＳＫ遅延検波回路』、信田仁、須田勉、占部健三共
著、１９９２年電子情報通信学会春期大会、ＮＯ.Ｂ−
３４４以下、π／４シフトＱＰＳＫ信号を検波するための遅延
検波回路について図１０を用いて説明する。

【０００４】遅延検波回路は、入力端子１と、発振器２
と、瞬時位相検出回路３と、位相差分計算回路５、クロ
ック再生回路７と、デ−タ再生回路８と、再生クロック
信号出力端子９と、再生デ−タ出力端子１０とにより構
成されている。

【０００５】入力端子１は、π／４シフトＱＰＳＫ方式
により変調された変調波（搬送波）信号（例えば、１
０、７ＭＨｚ）を入力する。

【０００６】発振器２は、入力端子１に入力された変調
信号と非同期で、ほぼ周波数が等しい電気的振動を発生
する。

【０００７】クロック再生回路７は、図１１に示すよう
に、クロック再生用信号発生回路７１と、ディジタルフ
ェ−ズロックトル−プ（以下、ＤＰＬＬと略称する）７
２とにより構成されている。ここで、クロック再生用信
号発生回路７１は、マグニチュ−ドコンパレ−タ７１１
と、レベル設定回路７１２とにより構成されている。図
１２に従来のクロック再生信号とアイパタンとの関係を
示す。アイパタンとは、位相差分信号６が取りうるすべ
てのパターンを記載した場合において、位相差分信号６
の軌跡により得られる図形をいう。ここで、アイパタン
が開いているとは、位相差分信号６と位相差分信号６と
により囲まれる図形が人間の目の形である状態をいう。
また、アイパタンが閉じているとは、位相差信号６によ
り囲まれる図形の面積が小さくなる状態をいう。

【０００８】また、従来のクロック再生用信号発生回路
７１は、図１１のレベル設定回路７１２の値として、図
１２（ａ）のレベル１を設定している。そのため、従来
のクロック再生用信号発生回路７１は、図１２（ｂ）に
示すように、ジッタ±δを伴っている。したがって、Ｄ
ＰＬＬ７２によって再生された再生クロック信号が位相
差分信号６の位相と１８０°だけ異なっている場合に
は、デッドロック状態になり、良好に再生できないとい
う問題が生じる。ここで、ジッタとは、クロック信号に
対する位相差分信号６のゆらぎをいう。

【０００９】また、図１２（ａ）において、プレアンブ
ル期間では検出レベルをレベル２（位相差分はπ／４）
とし、プレアンブル期間が終了した後には検出レベルを
レベル１（位相差分は０）とすると、ジッタは、ほぼ０
となる。

【００１０】しかしながら、この方法では、現在受信し
ているデ−タが、プレアンブルであるか、ＵＷである
か、デ−タ本体であるかを判断する必要がある。しか
し、データ種別を判別することはかなり難しく、外部の
マイクロプロセッサ等の回路が必要となり、単純な回路
構成では実現することが不可能である。外部のマイクロ
プロセッサは、他の処理機能を実現することに忙しく、
実際上、データ種別の区別処理を行なうことが困難であ
る。その結果、上述したデータ種別に応じて設定レベル
を切り替える方法を適用することは困難になっている。

【００１１】更に、送信周波数と受信周波数に差がある
と、別の問題も起こる。図１３と図１４は、シミュレー
ションの手法により、図１２のアイパタンを描かせたも
のである。図１３は周波数ずれのない場合のアイパタン
を示し、図１４は１２ｋＨｚの周波数ずれがある場合の
アイパタンを示している。ここで、縦軸の１はπ／２に
相当し、−０．５は、−π／４に相当する。例えば、１
９００ＭＨｚにおいて、送信・受信がそれぞれ＋３ＰＰ
Ｍ・−３ＰＰＭの周波数誤差があると、送信・受信間の
周波数誤差は、１９００×１０６×３×１０−６×２＝１１．４×１０
３＝約１２ＫＨｚの周波数差が生じる。変復調方式がπ／４シフトＱＰＳ
Ｋで、そのビットレートが３８４ｋｂ／ｓ（＝１９２ｋ
ｓ／ｓ）のときには、１２×１０３×｛１／（１９２×１０３）｝×３６０°
＝２２．５° ＝π／８ｒａｄのアイパタンのずれが生じる（図１４に記載）。このよ
うな周波数ずれがある場合は、図１２のように、プレア
ンブル期間のときに検出レベルをレベル２に設定し、プ
レアンブル期間が終了したときに検出レベルをレベル１
に設定したとしても、ジッタは０とはならない。ここ
で、このような場合でもジッタをほぼ０とする提案があ
る（文献３）。

【００１２】文献３：『π／４シフトＱＰＳＫ変調用ク
ロック再生回路の一検討』、松本洋一、久保田周治、加
藤修三共著、１９９３年電子情報通信学会春季大会、Ｎ
Ｏ．Ｂ−３１７文献３に記載された方法は、受信信号を１シンボル時間
遅延させた後にその差分を取り、更にその差分を取った
ものを１シンボル時間遅延させた後にその差分を取る方
法である（以下、この方法によって得られた出力を二重
位相差分出力と略称する）。この二重位相差分出力は、
送受信間の周波数ずれの影響を受けない。特に、受信デ
ータが１００１…の連続であるプレアンブル期間の場
合、この方法ではクロック再生用信号として送受信間の
周波数ずれの影響を受けない信号を出力できる。ここ
で、図１５及び図１６に、プレアンブル期間以外におけ
る二重位相差分出力のアイパタンのシミュレーション結
果を示す。図１５は送受信間で周波数ずれがない場合を
示し、図１６は送受信間で周波数ずれ（ここでは、１２
ｋＨｚ）がある場合を示す。ここで、縦軸の１はπ／２
に相当し、−０．５は、−π／４に相当する。図１５及
び図１６を比較すると、周波数ずれのある場合とない場
合のアイパタンはほとんど変わっていないことがわか
る。

【００１３】

【発明が解決しようとする課題】しかしながら、この二
重位相差分出力をクロック再生用信号として使う場合に
も以下のような問題がある。

【００１４】ここで、クロック再生用信号を取り出すた
めの検出軸として、図１５及び図１６の縦軸に記載の０
の点を設定する。すると、図１５及び図１６より、ラン
ダムな信号の場合、この０の点にまとわりつく軌跡は多
く発生する。そのため、二重位相差分出力は、クロック
再生用信号として用いるには適当ではない。すなわち、
この二重位相差分出力は、受信データが１００１…の連
続であるプレアンブル期間の場合には送受信間の周波数
ずれの影響を受けることなく信号を出力する。しかし、
受信データがプレアンブル期間以外のランダムな信号の
場合には不規則な信号を多く出力する。そのため、受信
データがプレアンブル期間以外の場合には、何らかの方
法で、現在入力されている信号がプレアンブル期間のも
のなのか否かを判断する必要がある。このような入力信
号の判断には、外部のマイクロプロセッサ等を必要とし
ていた。

【００１５】この発明のクロック再生用信号発生回路
は、プレアンブル期間及びプレアンブル期間の経過後に
おいても良好にクロックが再生できるようなクロック再
生用信号を発生するクロック再生用信号発生回路を提供
することを目的としている。

【００１６】

【課題を解決するための手段】入力された信号を所定時
間遅延させ、前記所定時間遅延させた信号の差分を計算
して二重位相差分信号を出力する位相差分計算手段と、
前記二重位相差分信号を入力して予め設定した検出値と
の比較を行い、前記二重位相差分信号と前記検出値が等
しい場合にパルスを発生する前記検出値が相異なる複数
の比較手段と、前記パルスを複数入力し、前記位相差分
信号の変化軌跡を判別分類してゲート信号を出力する軌
跡分類手段と、所定時間遅延された前記パルスと前記ゲ
ート信号とを入力し、前記ゲート信号が入力されている
場合のみ前記一定時間遅延されたパルスをクロック再生
用信号として出力するゲート手段とにより構成される。

【００１７】

【作用】位相差分計算手段は入力された位相差分信号を
所定時間させ、所定時間遅延された位相差分信号の差分
を計算して計算結果を比較手段に出力する。比較手段は
入力された計算結果と予め設定した検出値との比較を行
ない、比較結果を軌跡分類手段及びゲート手段に出力す
る。軌跡分類手段は入力された比較結果に応じてゲート
手段をあける信号をゲート手段に出力し、ゲート手段は
軌跡分類手段の指示により比較結果を出力する。

【００１８】

【実施例】次に、この発明のクロック再生用信号発生回
路の第１実施例を図面を用いて詳述する。ここで、図１
は第１実施例の詳細構成を示すブロック図である。

【００１９】クロック再生回路７Ａは、クロック再生用
信号発生回路７１Ａと、ＤＰＬＬ（ディジタルフェ−ズ
ロックトル−プ）回路７２とにより構成されている。ク
ロック再生用信号発生回路７１Ａは、位相差分計算回路
７０１と、マグニチュ−ドコンパレ−タ７０２、７０
４、７０６と、レベル設定回路７０３、７０５、７０７
と、軌跡分類回路７１０と、タイマ回路７１１と、ゲー
ト回路７１２とにより構成されている。軌跡分類回路７
１０は、タイマ回路７０８と、判定回路７０９とにより
構成されている。ここで、マグニチュ−ドコンパレ−タ
７０２とレベル設定回路７０３は対応して設けられ、同
様にマグニチュ−ドコンパレ−タ７０４とレベル設定回
路７０５、マグニチュ−ドコンパレ−タ７０６とレベル
設定回路７０７も対応して設けられている。

【００２０】以下に、クロック再生用信号発生回路７１
Ａの構成を説明する。

【００２１】位相差分計算回路７０１は、入力された位
相差分信号６を１シンボル時間分遅延させた信号と、入
力された位相差分信号６との差分を計算して計算結果を
出力する（以下、この計算結果を二重位相差分信号Ｓ７
０１と略称する）。

【００２２】マグニチュ−ドコンパレ−タ７０２、７０
４、７０６は、ディジタル回路の比較器の一種である。
各マグニチュ−ドコンパレ−タは、入力された二重位相
差分信号Ｓ７０１が対応するレベル設定回路７０３、７
０５、７０７によってあらかじめ設定されている検出レ
ベル値（検出軸）と等しくなったときに、瞬時的なパル
スを発生する回路である。レベル設定回路７０３、７
０５、７０７は、検出レベル値（検出軸）を設定し、検
出レベル値をマグニチュ−ドコンパレ−タ７０２、７０
４、７０６に出力する。

【００２３】マグニチュ−ドコンパレ−タ７０２には、
二重位相差分信号Ｓ７０１と、レベル設定回路７０３か
ら出力された検出レベル値Ｓ７０３が入力される。マグ
ニチュ−ドコンパレ−タ７０２は、入力された二重位相
差分信号Ｓ７０１と、入力された検出レベル値Ｓ７０３
とが等しいか否かを判断する。マグニチュ−ドコンパレ
−タ７０２は、入力された二重位相差分信号Ｓ７０１と
入力された検出レベル値Ｓ７０３とが等しいと判断した
場合のみ、パルスＳ７０２を発生する（以下、マグニチ
ュ−ドコンパレ−タ７０２により発生されたパルスＳ７
０２をレベル１クロスパルスＳ７０２と略称する）。そ
して、マグニチュードコンパレータ７０２は、発生した
レベル１クロスパルスＳ７０２を軌跡分類回路７１０に
出力する。ここで、レベル設定回路７０３は、検出レベ
ル値Ｓ７０３として、二重位相差分信号３π／４に対応
したレベル１を設定している（後述する図２（ｃ）参
照）。

【００２４】同様に、マグニチュードコンパレータ７０
４には、二重位相差分信号Ｓ７０１と、レベル設定回路
７０５から出力された検出レベル値Ｓ７０５が入力され
る。マグニチュ−ドコンパレ−タ７０４は、入力された
二重位相差分信号Ｓ７０１と、入力された検出レベル値
Ｓ７０５とが等しいか否かを判断する。マグニチュ−ド
コンパレ−タ７０４は、入力された二重位相差分信号Ｓ
７０１と入力された検出レベル値Ｓ７０５とが等しいと
判断した場合のみ、パルスＳ７０４を発生する（以下、
マグニチュ−ドコンパレ−タ７０４により発生されたパ
ルスＳ７０４をレベル２クロスパルスＳ７０４と略称す
る）。そして、マグニチュ−ドコンパレ−タ７０４は、
発生したレベル２クロスパルスＳ７０４を軌跡分類回路
７１０に出力する。ここで、レベル設定回路７０５は、
検出レベル値Ｓ７０５として、二重位相差分−３π／４
に対応したレベル２を設定している（後述する図２
（ｃ）参照）。

【００２５】更に、マグニチュードコンパレータ７０６
には、二重位相差分信号Ｓ７０１と、レベル設定回路７
０７から出力された検出レベル値Ｓ７０７が入力され
る。

【００２６】マグニチュ−ドコンパレ−タ７０６は、入
力された二重位相差分信号Ｓ７０１と、入力された検出
レベル値Ｓ７０７とが等しいか否かを判断し、入力され
た２つの信号が等しいと判断した場合のみ、パルスＳ７
０６を発生する（以下、マグニチュ−ドコンパレ−タ７
０６により発生されたパルスＳ７０６をレベル３クロス
パルスＳ７０６と略称する）。そして、マグニチュ−ド
コンパレ−タ７０６は、発生したレベル３クロスパルス
Ｓ７０６をタイマ回路７１１に出力する。ここで、レベ
ル設定回路７０７は、検出レベル値Ｓ７０７として、二
重位相差分０に対応したレベル３を設定している（後述
する図２（ｃ）参照）。軌跡分類回路７１０は、タイマ
回路７０８と、判定回路７０９とにより構成されてい
る。軌跡分類回路７１０は、レベル１クロスパルスＳ７
０２とレベル２クロスパルスＳ７０４とに基づいて、二
重位相差分信号Ｓ７０１の変化軌跡を判定分類する。そ
して、軌跡分類回路７１０は、判定した分類に応じたゲ
ート信号Ｓ７１０をゲート回路７１２に出力する。

【００２７】タイマ回路７０８には、レベル１クロスパ
ルスＳ７０２とレベル２クロスパルスＳ７０４とが入力
される。タイマ回路７０８は、レベル１クロスパルスＳ
７０２とレベル２クロスパルスＳ７０４のうちのどちら
か一方でも入力された場合、タイマのカウントを開始す
る。そして、タイマ回路７０８は、タイマのカウントが
開始された後一定時間内に、レベル１クロスパルスＳ７
０２とレベル２クロスパルスＳ７０４のうちのどちらか
一方が入力された場合タイマのカウントを終了する。こ
こで、タイマのカウントを開始・終了するパルスは、同
一のパルスでも良い。例えば、レベル２クロスパルスＳ
７０４の入力によりタイマのカウントを開始し、レベル
２クロスパルスＳ７０４の入力によりタイマのカウント
を終了する場合である。また、タイマのカウントを開始
するためのパルスが入力された後一定時間内に、タイマ
のカウントを終了するためのパルスが入力されない場合
もある。そのため、タイマ回路７０８のタイマのカウン
トは、一定時間経過後に自動的に終了し、リセットする
ように構成されている。そして、タイマ回路７０８は、
カウント情報（計測した時間）Ｓ７０８を判定回路７０
９に出力し、タイマをリセットする。

【００２８】ここで、タイマ回路７０８は、レベル２ク
ロスパルスＳ７０４が入力された後に入力された最初の
パルスがレベル２クロスパルスＳ７０４である場合、レ
ベル２クロスパルスＳ７０４によりタイマをリセット
し、計時を最初からやり直す。また、タイマ回路７０８
は、レベル１クロスパルスＳ７０２が入力された後に入
力された最初のパルスがレベル１クロスパルスＳ７０２
である場合、レベル１クロスパルスＳ７０２によりタイ
マをリセットし、計時を最初からやり直す。

【００２９】判定回路７０９には、カウント情報Ｓ７０
８が入力される。判定回路７０９は、入力されたカウン
ト情報Ｓ７０８があらかじめ判定回路７０９に記憶され
ているいずれかの検出条件（後述する図３参照）を満た
しているか否かを判定する。そして、判定回路７０９
は、入力されたカウント情報Ｓ７０８が満たしていると
判定した検出条件に応じたタイミングゲート信号Ｓ７１
０を時間長Ｔｇ（例えば、１６０度に相当する時間）ゲ
ート回路７１２に出力する（図２（ｄ）参照）。ゲート
回路７１２には、タイマ回路７１１の出力Ｓ７１１と軌
跡分類回路７１０の出力のゲート信号Ｓ７１０とが入力
される。そして、ゲート信号Ｓ７１０が入力されている
場合だけ、タイマ回路７１１の出力Ｓ７１１をゲート回
路７１２の出力Ｓ７１２として、ＤＰＬＬ７２に出力す
る（図２（ｆ）参照）。

【００３０】以下に、クロック再生用信号発生回路７１
Ａ内の各回路の動作を説明すると共に、この動作説明を
通じて、タイマ回路７０８、判定回路７０９及びゲート
回路７１２の機能を明らかにする。

【００３１】この第１の実施例では、レベル１、レベル
２及びレベル３の３個の検出レベル値をレベル設定回路
に設定する。そして、各マグニチュ−ドコンパレ−タ
は、二重位相差分信号Ｓ７０１がこの検出レベル値と等
しくなった瞬間にパルスを発生する。軌跡分類回路７１
０では、発生したパルスの入力状態により、二重位相差
分信号Ｓ７０１がどのような軌跡をたどったかを推定す
る。そして、ゲート回路７１２は、この軌跡の推定によ
り、クロック再生用信号Ｓ７１１を出力してもよいか否
かを選択し、この選択に従ってゲート回路７１２がクロ
ック再生用信号Ｓ７１２を出力するという方法を採用し
ている。

【００３２】図４を用いて、この発明で用いるデ−タを
説明する。

【００３３】デ−タは、プレアンブル部と、ＵＷ部と、
デ−タ本体部とにより構成されている。

【００３４】プレアンブル部は、プレアンブルパタンが
入力されている。例えば、『１００１１００１…１００
１』というように、『１００１』が繰り返し入力されて
いる。ＵＷ部は、データの先頭を示す符号が入力されて
いる。デ−タ本体部は、送信したいデータが入力されて
いる。

【００３５】図２及び図３は、第１の実施例の軌跡分類
回路７１０及びゲート回路７１２の動作を示す図であ
る。時間Ｔはデータの１シンボルに相当する時間（３６
０°に相当する時間）である。所定時間Ｔｄは、二重位
相差分信号Ｓ７０１がプレアンブル期間のパルスか否か
を判定するための時間（例えば、１６０°に相当する時
間）である。

【００３６】次に、図３を用いて二重位相差分信号Ｓ７
０１の軌跡推定方法を説明する。図３は、軌跡分類回路
７１０のタイマ回路７０８と判定回路７０９の動作を示
す図である。

【００３７】検出番号１は、以下の１〜５の条件がすべ
て順番に満たされる場合にのみ、得られる。

【００３８】１、タイマ回路７０８には、レベル２クロ
スパルスＳ７０４が入力される。２、タイマ回路７０８は、カウント（計時）を開始す
る。

【００３９】３、タイマ回路７０８には、レベル１クロ
スパルスＳ７０２が入力される。４、タイマ回路７０８は、カウント（計時）を終了す
る。

【００４０】５、判定回路７０９は、カウント情報（計
時値）Ｓ７０８とあらかじめ設定されている所定時間Ｔ
ｄとを比較し、所定時間Ｔｄよりも短いと判定する。

【００４１】ここで、検出番号１が得られた場合、判定
回路７０９は、ゲート回路７１２に対して、ゲート信号
Ｓ７１２を出力する。ゲート回路７１２は、タイマ回路
７１１の出力Ｓ７１１をゲート回路７１１の出力Ｓ７１
１として、ＤＰＬＬ７２に出力する。

【００４２】検出番号２は、以下の１〜５の条件がすべ
て順番に満たされる場合にのみ、得られる。

【００４３】１、タイマ回路７０８には、レベル１クロ
スパルスＳ７０２が入力される。２、タイマ回路７０８は、カウント（計時）を開始す
る。

【００４４】３、タイマ回路７０８には、レベル２クロ
スパルスＳ７０４が入力される。４、タイマ回路７０８は、カウント（計時）を終了す
る。

【００４５】５、判定回路７０９は、カウント情報（計
時値）Ｓ７０８とあらかじめ設定されている所定時間Ｔ
ｄとを比較する。そして、カウント情報（計時値）Ｓ７
０８は、所定時間Ｔｄよりも短いと判定する。

【００４６】検出番号２が得られた場合、判定回路７１
０は、ゲート回路７１２に対して、ゲート信号Ｓ７１０
を出力する。

【００４７】ここで、３個の検出レベルのうち２個の検
出レベルは、二重位相差分３π／４に対応したレベル１
の検出レベルと、−３π／４に対応したレベル２の検出
レベルであり、軌跡の分類の推定に用いられる。残りの
検出レベルは、二重位相差分０に対応したレベル３の検
出レベルであり、クロック再生用信号の抽出に用いられ
る。ここで、レベル３の検出レベルで検出したクロック
再生用信号のうち、レベル１及びレベル２で推定した軌
跡によって不要と判断された信号は、ゲート回路７１２
によって阻止され、必要とされた信号のみがＤＰＬＬ７
２に出力される。

【００４８】図２は、位相差分信号のアイパタン、二重
位相差分信号の軌跡分類（軌跡検出）の説明図、及び、
図３で示したクロック再生用パルスのゲート信号開始タ
イミングの説明図である。図２（ａ）は位相差分信号の
アイパタンであり、図２（ｃ）に太線で示した軌跡は
『１００１１００１…１００１』のプレアンブル期間の
二重位相差分信号Ｓ７０１の軌跡である。図２（ｃ）に
おいて、縦軸の２π、π、０、−π、−２πは、二重位
相差分値を示す。図２（ｃ）において、時点ａ、ｆは、
プレアンブル期間の二重位相差分信号Ｓ７０１と位相差
分３π／４との交点を示す。同じく、時点ｃ、ｄは、プ
レアンブル期間の二重位相差分信号Ｓ７０１と位相差分
−３π／４との交点を示す。

【００４９】初めに、図２（ｃ）を用いて、検出番号２
（図３に記載）が得られる場合を示す。

【００５０】プレアンブル期間の二重位相差分信号Ｓ７
０１は、時点ａにおいて、検出レベル１と交わる。そし
て、軌跡分類回路７１０のタイマ回路７０８には、マグ
ニチュ−ドコンパレ−タ７０２からレベル１クロスパル
スＳ７０２が入力され、タイマ回路７０８はカウントを
開始する。次に、プレアンブル期間の二重位相差分信号
Ｓ７０１は、時点ｃにおいて、検出レベル２と交わる。
そして、タイマ回路７０８には、時点ａから所定時間Ｔ
ｄ以内に、マグニチュ−ドコンパレ−タ７０４からレベ
ル２クロスパルスＳ７０４が入力され、タイマ回路７０
８はカウントを終了する（時点ｃ）。ここで、判定回路
７０９は、カウント情報Ｓ７０８が所定時間Ｔｄより短
いと判定する。以上により、検出番号２を得る。そし
て、判定回路７０９は、時点ｃから、例えば１２０°に
相当する時間Ｔｇだけ、ゲート回路７１２をあける信号
Ｓ７１０を出力する（図２（ｄ）参照）。一方、プレア
ンブル期間の二重位相差分信号Ｓ７０１は検出レベル３
と交わり（時点ｂ）、レベル３クロスパルスＳ７０６を
出力する。タイマ回路７１１は、レベル３クロスパルス
Ｓ７０６を入力してからＴ／２時間経過後にパルスＳ７
１１を出力する（図２（ｅ）参照）。図２（ｄ）及び
（ｅ）の場合、パルスＳ７１１が発生されたときにゲー
ト回路７１２が開かれているため、クロック再生用信号
Ｓ７１２はＤＰＬＬ７２に送られる。

【００５１】次に、図２（ｃ）を用いて、検出番号１が
得られる場合を示す。

【００５２】プレアンブル期間の二重位相差分信号Ｓ７
０１は、時点ｄにおいて、検出レベル２と交わる。そし
て、軌跡分類回路７１０のタイマ回路７０８には、マグ
ニチュ−ドコンパレ−タ７０４からレベル２クロスパル
スＳ７０４が入力され、タイマ回路７０８はカウントを
開始する。次に、プレアンブル期間の二重位相差分信号
Ｓ７０１は、時点ｆにおいて、検出レベル１と交わる。
そして、タイマ回路７０８には、時点ｄから所定時間Ｔ
ｄ以内に、マグニチュ−ドコンパレ−タ７０２からレベ
ル１クロスパルスＳ７０２が入力され、タイマ回路７０
８はカウントを終了する（時点ｆ）。ここで、判定回路
７０９は、カウント情報Ｓ７０８が所定時間Ｔｄより短
いと判定する。以上により、検出番号１を得る。そし
て、判定回路７０９は、時点ｆから、例えば１２０°に
相当する時間Ｔｇだけゲート回路７１２をあける信号Ｓ
７１０を出力する（図２（ｄ）参照）。一方、プレアン
ブル期間の二重位相差分信号Ｓ７０１は検出レベル３と
交わり（時点ｅ）、レベル３クロスパルスＳ７０６を出
力する。タイマ回路７１１は、レベル３クロスパルスＳ
７０６を入力してからＴ／２時間経過後にパルスＳ７１
１を出力する（図２（ｅ）参照）。図２（ｄ）及び
（ｅ）の場合、パルスＳ７１１が発生されたときにゲー
ト回路７１２が開かれているため、クロック再生用信号
Ｓ７１２はＤＰＬＬ７２に送られる。

【００５３】以下、同様にして、プレアンブル期間の二
重位相差分信号Ｓ７０１では、軌跡分類回路７１０が検
出番号１及び検出番号２でゲート信号Ｓ７１０を出力す
る。そして、ゲート回路７１２からは、図２（ｆ）に示
すように、図２（ａ）のアイパタンが最も目を開いたタ
イミングでクロック再生用信号Ｓ７１２が出力される。
その結果、ＤＰＬＬ７２からは、図２（ｂ）に示すよう
に、このパルスに同期した正しい位相のクロック信号が
発生される。

【００５４】ここで、プレアンブル期間が終了して、Ｕ
Ｗやデータ本体の期間に進むと、ビットパターンが固定
ではない。そのため、二重位相差分信号Ｓ７０１は、６
４通りの全ての軌跡のいずれかをとることになる。この
６４通りの軌跡の中には、クロック再生用の信号として
は不適当なものも含まれているので、クロック再生が不
安定になるおそれがある。クロック再生用信号発生回路
の第二実施例は、上記問題点を解決するものである。第
２実施例を説明する前に、６４通りの全ての軌跡につい
て検討する。

【００５５】図５（ａ）はπ／４シフトＱＰＳＫのＩＱ
平面で表した位相差分信号を表し、図５（ｂ）はその遷
移を表す。図５（ａ）において、点（ａ）は、１シンボ
ル前の位相点である。この点（ａ）を基準にして、次の
２ビットの符号列によって、次のシンボルの位相点４つ
が決まる。次の２ビットの符号列が０、０の場合、位相
変化は＋π／４となり、状態は点（ｂ）となる。次の２
ビットの符号列が０、１の場合、位相変化は＋３π／４
となり、状態は点（ｃ）となる。また、次の２ビットの
符号列が１、１の場合、位相変化は−３π／４、状態は
点（ｄ）となり、次の２ビットの符号列が１、０の場
合、位相変化は−π／４、状態は点（ｅ）となる。

【００５６】図５（ｂ）は、位相点遷移（以下、遷移と
略称する）を表わし、全部で１６通りある。例えば、遷
移イは、点（ｂ）が２回続くことを表わす。即ち、＋π
／４が２回続き、符号列は０、０、０、０、となる。ま
た、遷移ルは、点（ｅ）から点（ｃ）に移ることを表
す。即ち、位相は−π／４、＋３π／４、符号列は１、
０、０、１となる。

【００５７】図６は位相差分を表し、全１６通りのうち
の６通りを示す。ここで、図中、イ等は図５（ｂ）の遷
移番号に対応し、縦軸は位相差分値、横軸は１シンボル
単位時間を示す。図６において横軸の１シンボル時間の
差をとりながらその位相差分をとっていくと、二重位相
差分となり、図２（ｃ）のようになる。これは上述した
ように６４通りとなり、図１６のシミュレーション結果
のように、複雑で分かりにくいので、図７及び図８のよ
うに模式化して表す。なお、０クロスポイントタイミン
グは、概算値である。ここで、プレアンブル期間の場合
は、１、０、０、１…の繰り返しなので、ルートとして
はル→ヘ（図７に記載）及びヘ→ル（図８に記載）であ
る。プレアンブル期間の場合は、０クロスポイントが０
°であることより、理想的なクロック再生用信号が得ら
れる。

【００５８】受信信号が、プレアンブル期間を経過し、
ＵＷ又はデータ信号等のランダムな信号となった場合、
レベル１及びレベル２として±３π／４の設定値をその
ままにしておくと、±３π／４の両方を超えて外側にい
くルートしか０クロスポイントの信号が出力されない。
図７においては３つのルートヌ→ニ、ル→ヘ、リ→チで
０クロスポイント０°が得られ、２つのルートル→チ、
リ→ヘで０クロスポイント±４５°が得られる。即ち、
３２通りのうち３通り（±４５°を含めれば５通り）し
か得られない。図８は図７と対称であることより、全体
として考えると、ランダムな入力信号が入力された場
合、全６４通り中６通りの０クロスポイント０°（±４
５°を含めれば１０通り）が得られる。そのため、クロ
ック再生用信号として得られる確率は、かなり小さい。

【００５９】そこで、受信信号がプレアンブル期間を経
過し、ＵＷ又はデータ信号等のランダムな信号となった
場合、レベル１及びレベル２として±π／４を設定す
る。すると、図７において、６つのルートホ→ハ、ヌ→
ニ、ヲ→ロ、ハ→ホ、ル→ヘ、リ→チで０クロスポイン
ト０°が得られる。これは、レベル１及びレベル２とし
て±３π／４を設定していたときの２倍の確率で、クロ
ック再生用信号が得られる（０クロスポイントが±４５
°であるものを含めると８通りとなる）。ここで、図８
は図７と対称であることより、全６４通り中１２通りの
０クロスポイント０°（±４５°を含めれば１６通り）
が得られる。

【００６０】次に、この発明のクロック再生用信号発生
回路の第２実施例を図面を用いて詳述する。ここで、図
９は第２実施例の詳細構成を示すブロック図であり、図
１と同一、対応部分には、同一符号を付して示してい
る。

【００６１】レベル設定回路７０３Ｂ、７０５Ｂは、外
部からの指示によりレベル設定値が変えられるレベル設
定回路である。ＤＰＬＬ７２Ｂは、位相追従を低速で行
なう低速制御モードと、位相追従を高速で行なう高速制
御モードとを有している。そして、クロック再生用信号
と、発生されたクロック信号との位相差の大小に応じ
て、モード切り替えを行なう。例えば、このようなＤＰ
ＬＬ７２Ｂは、特開昭６１−２６５９２２号公報に記載
されている。図９では、モード選択用のための位相差判
定回路７２１が設けられている。

【００６２】以下に、第２実施例の動作を説明する。一
般的に、最初は、入力された信号のクロックと再生した
クロックの位相差は大きい。そのため、位相差判定回路
７２１から判定結果Ｓ７２１は出力されず、レベル設定
回路７０３Ｂ、７０５Ｂの設定レベル値は±３π／４で
ある。この場合、第２実施例の動作は第１実施例の動作
と同じであり、ＤＰＬＬ７２Ｂは高速制御モードとな
り、高速で位相修正が行われる。その後、位相修正が進
み、信号のクロックと再生したクロックとの位相差が例
えば４５°以内になると、位相差判定回路７２１から判
定結果Ｓ７２１が出力される。この場合、位相差判定回
路７２１は、レベル設定回路７０３Ｂ、７０５Ｂの設定
値を±π／４と設定し、ＤＰＬＬ７２Ｂを低速制御モー
ドに設定する。そのため、第２実施例では、プレアンブ
ル期間を経過し、ＵＷやデータ本体のランダムな符号が
入力された場合であっても、十分な確率でクロック再生
用信号が得られる。また、ＤＰＬＬ７２Ｂを低速制御モ
ードとすることにより、クロック再生に対する有害な信
号の増加に対応して安定した動作を行なわせることがで
きる。

【００６３】第２実施例においても、二重位相差分信号
Ｓ７０１を複数の検出レベル（検出軸）に対するクロッ
ク位相を利用して検出し、クロック再生用信号Ｓ７１２
を発生するようにした。そのため、クロック再生回路
は、プレアンブル期間においてクロック信号を入力信号
の位相に迅速に正しく同期させることができる。また、
クロック再生回路は、プレアンブル期間が終了しても高
い確率でクロック再生用信号Ｓ７０７を発生、追従の継
続ができ、同期外れの恐れを従来より格段的に小さくす
ることができる。また、クロック信号を入力信号の位相
に引き込んだ後は、低速で位相制御するようにしたの
で、雑音等によってマグニチュードコンパレータ７０６
からパルスが出力されてもほぼそれを無視した安定した
クロック信号の位相を得ることができる。すなわち、こ
の第２実施例によれば、第１実施例以上に、急速なクロ
ック引込みと、安定なクロック再生という矛盾した要求
に応じることができる。

【００６４】なお、上記各実施例においては、位相差分
信号の軌跡推定用の検出レベル（検出軸）が３個のもの
を示したが、この発明はこれに限定されず、２個又は４
個以上の検出レベルを利用したものであっても良い。こ
の場合、検出レベルの数に応じて、軌跡の分類数も適宜
選定すれば良い。また、上記各実施例においては、プレ
アンブル期間のパタンが「１００１」の繰返しパタンで
あることを前提としたものであるが、プレアンブルパタ
ンが他のものであっても良く、この場合にはそれに応じ
て軌跡分類及びクロック再生用パルスの出力タイミング
調整を行なえば良い。

【００６５】さらに、この発明のクロック再生用信号発
生回路は、π／４シフトＱＰＳＫ信号の遅延検波回路に
広く適用でき、用途がディジタル移動通信だけに限定さ
れるものではない。

【００６６】

【発明の効果】以上のように、この発明のクロック再生
用信号発生回路によれば、二重位相差分信号が所定値の
検出軸をクロスしたタイミングを検出する、検出軸の値
が異なっている複数の検出軸交差検出手段と、各検出軸
交差検出手段による検出タイミングに基づいて、位相差
分信号の変化軌跡を判別分類し、この分類結果に応じた
ゲート信号を出力する軌跡分類手段と、いずれかの検出
軸交差検出手段による検出タイミングを補正して、ゲー
ト信号が存在するときのみクロック再生用の位相信号を
発生するゲート制御手段とでクロック再生用信号発生回
路を構成したので、クロック信号を引込み時及び引込み
後においても良好に再生できるようになる。

【図面の簡単な説明】

【図１】この発明の第１実施例を示す構成ブロック図で
ある。

【図２】位相差分信号のアイパタン、二重位相差分信号
の軌跡分類を説明する図である。

【図３】軌跡分類回路の動作を示す図である。

【図４】この発明で用いるデータ形式である。

【図５】π／４シフトＱＰＳＫのＩＱで表した位相差分
信号とその遷移を表す図である。

【図６】位相差分の一例を示す図である。

【図７】二重位相差分信号の分類を示す図である。

【図８】二重位相差分信号の分類を示す図である。

【図９】この発明の第２実施例を示す構成ブロック図で
ある。

【図１０】遅延検波回路を示す構成ブロック図である。

【図１１】従来のクロック再生回路を示す構成ブロック
図である。

【図１２】従来のクロック再生信号とアイパタンとの関
係を示す図である。

【図１３】アイパタンのシミュレーション結果を表す図
である。

【図１４】アイパタンのシミュレーション結果を表す図
である。

【図１５】アイパタンのシミュレーション結果を表す図
である。

【図１６】アイパタンのシミュレーション結果を表す図
である。

【符号の説明】

７０１位相差分計算回路７０２、７０４、７０６マグニチュードコンパレータ７０３、７０５、７０７レベル設定回路７１０軌跡分類回路７１１タイマ回路７１２ゲート回路７２１位相差判定回路

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所 9297−5ＫＨ０４Ｌ 27/22 Ｊ

Claims

【特許請求の範囲】

【請求項１】入力された信号を所定時間遅延させ、前
記所定時間遅延させた信号の差分を計算して二重位相差
分信号を出力する位相差分計算手段と、前記二重位相差分信号を入力して予め設定した検出値と
の比較を行い、前記二重位相差分信号と前記検出値が等
しい場合にパルスを発生する前記検出値が相異なる複数
の比較手段と、前記パルスを複数入力し、前記位相差分信号の変化軌跡
を判別分類してゲート信号を出力する軌跡分類手段と、所定時間遅延された前記パルスと前記ゲート信号とを入
力し、前記ゲート信号が入力されている場合のみ前記一
定時間遅延されたパルスをクロック再生用信号として出
力するゲート手段とにより構成されることを特徴とする
クロック発生回路。
【請求項２】前記入力された信号の位相と前記クロッ
ク再生用信号の位相との位相差を計算し、前記位相差が
所定値以下となった場合に位相修正速度を切り替える位
相差判定手段を設けたことを特徴とする請求項１に記載
のクロック発生回路。
【請求項３】前記位相差が所定値以下となった場合
に、前記検出値を切り替える位相差判定手段を設けたこ
とを特徴とする請求項２に記載のクロック発生回路。