JP3649930B2 - クロック再生回路 - Google Patents
クロック再生回路 Download PDFInfo
- Publication number
- JP3649930B2 JP3649930B2 JP3365799A JP3365799A JP3649930B2 JP 3649930 B2 JP3649930 B2 JP 3649930B2 JP 3365799 A JP3365799 A JP 3365799A JP 3365799 A JP3365799 A JP 3365799A JP 3649930 B2 JP3649930 B2 JP 3649930B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- point
- demodulated signal
- axis
- phase error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 33
- 238000005070 sampling Methods 0.000 claims description 38
- 238000001514 detection method Methods 0.000 claims description 28
- 230000007704 transition Effects 0.000 claims description 24
- 230000002123 temporal effect Effects 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明はPSK復調信号をそのアイの開口点でサンプリングさせるために、PSK復調信号からサンプリングクロック信号を再生するクロック再生回路に関する。
【0002】
【従来の技術】
PSK復調信号からサンプリングクロック信号を再生する方法としてゼロクロス法によるクロック再生方法が知られている。ここで、ゼロクロス点はPSK復調信号の隣り合う受信点がI軸、またはQ軸と交差する点をいう。
【0003】
PSK復調信号はフィルタリング等により帯域制限され、QPSK復調信号の場合、コンスタレーションは図9(a)に示す如くであり、波形は図9(b)に示すように鈍った波形になる。この鈍った波形のPSK復調信号から正しいマッピング情報を得るためには、アイの開口点と呼ばれるポイントでPSK復調信号をサンプリングさせるための、クロック信号を再生をする必要がある。
【0004】
このサンプリングのタイミングを得るための方法として、PSK復調信号の隣り合う受信点がI軸、またはQ軸と交差する点を用いるゼロクロス法がある。すなわちゼロクロス点に基づきアイの開口点を求める。これは、PSK復調信号の振幅が零、すなわちPSK復調信号がI軸、またはQ軸と交差する点が存在することを用いている。
【0005】
例えば、図10(a)に示すように受信点がAから受信点Bに遷移した場合、図10(b)に示す如く、アイの開口点間の時間的中点位置Cとゼロクロス点の位置Dとの間に時間的に少しずれが存在する場合がある。このずれを検出して、このずれをなくする方向にサンプリングのタイミングを補正すれば、受信信号からクロック信号を抽出することができる。これが一般的なゼロクロス法によるクロック再生方法である。
【0006】
ここで、I軸またはQ軸上に受信点のないQPSK復調信号の場合は、QPSK復調信号の隣り合う受信点がI軸またはQ軸と交差することが定まっている。したがってQPSK復調信号の場合は、ゼロクロス点とアイの開口点間の時間的中点位置とがずれたときも正確なタイミングのずれを算出することは可能である。
【0007】
しかし、8PSK復調信号のときには図11(a)のコンステレーションおよび図11(b)の波形図に示すように、受信点がI軸、またはQ軸上に存在することから、例えば第3象限にある受信点に続いてI軸上にある受信点とがくるような場合において、何らかの理由によってI軸上の受信点がQ軸の正の方向にずれた場合など、上記I軸上の受信点がずれたたためにI軸との交点をゼロクロス点と誤認してしまうなど、本来はゼロクロス点でない点をゼロクロス点として誤って検出してしまう場合がある。
【0008】
そこで、従来では、図11(b)においてαの区間における受信点はゼロクロス検出に使用しない区間とし、I軸、Q軸の近傍で復調した受信点を軸上にくるべき点としてキャンセルし、ゼロクロス点の検出に大きな誤りが生ずることを防止し、8PSK復調信号におけるアイの開口点でサンプリングを行うべくクロック信号の再生を行っている。
【0009】
【発明が解決しようとする課題】
しかし、従来のクロック再生回路において、I軸、Q軸の近傍に来るべき受信点なのか否かの判別を行っているわけではなく、正確にゼロクロス点の検出ができているとはいえず、また8PSK復調信号では、最大値、最小値とI軸上との点のほかにその中点値も存在するために、検出できたゼロクロス点が図12(a)のコンステレーションに示すように受信点が受信点Aから受信点Bに遷移した場合、図12(b)に示すように、隣り合うアイの開口点間の時間的中点位置Cがゼロクロス点Dとずれた位置にくるという問題点があり、ゼロクロス点Dとの間にずれに基づく位相誤差が生じるという問題点が生ずる。
【0010】
また、受信側で送信側と位相を一致させた絶対位相化して受信した状態でゼロクロス検出を行っているため、軸上にくる受信点が存在し、検出することができるゼロクロス点数が少ないという問題点もある。
【0011】
本発明はアイの開口点をサンプリングさせるために、PSK復調信号からクロック信号の再生が正確に行えるクロック再生回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明にかかるクロック再生回路は、現受信点と直前の受信点との間の遷移角に基づき予め定めた位相角だけPSK復調信号を位相回転させて現受信点の位相が第1象限においてI軸またはQ軸の何れか一方と22.5°または45°の角度を有するようにさせる位相回転回路と、位相回転回路によって位相回転されたPSK復調信号の前記隣り合う受信点がI軸またはQ軸と交差するゼロクロス点位置と前記隣り合う受信点間の時間的中点位置との時間的差に基づく位相誤差を検出する位相誤差検出回路とを備え、アイの開口点においてサンプリングするべく位相誤差検出回路によって検出された位相誤差に基づきPSK復調信号の隣り合う受信点のサンプリング位置を修正することを特徴とする。
【0013】
本発明にかかるクロック再生回路によれば、位相回転回路により現受信点と直前の受信点との間の遷移角に基づき予め定めた位相角だけPSK復調信号を位相回転させて現受信点の位相が第1象限においてI軸またはQ軸の何れか一方と22.5°または45°の角度を有するようにさせられ、位相回転回路によって位相回転させられたPSK復調信号の前記隣り合う受信点がI軸またはQ軸と交差するゼロクロス点位置と前記隣り合う受信点間の時間的中点位置との時間的差に基づく位相誤差が位相誤差検出回路によって検出されて、アイの開口点においてサンプリングするべく位相誤差検出回路によって検出された位相誤差に基づきPSK復調信号の隣り合う受信点のサンプリング位置が修正される。
【0014】
したがって、本発明にかかるクロック再生回路によって再生されたクロックに基づいて得たサンプリング点がアイの開口点に一致し、アイの開口点においてサンプリングされることになる。
【0015】
【発明の実施の形態】
以下、本発明にかかるクロック再生回路を実施の形態によって説明する。
【0016】
図1は本発明の実施の一形態にかかるクロック再生回路の構成を示すブロック図である。本発明の実施の一形態にかかるクロック再生回路において8PSK復調信号の場合を例に説明する。
【0017】
本発明の実施の一形態にかかるクロック再生回路は、図1に示すように、PSK復調信号(I、Q)が位相回転回路1に供給されて、キャリア再生フラグ、デマップデータおよび隣り合う受信点の遷移角に基づき予め定めた位相角の位相回転をさせて、位相回転されたPSK復調信号(I′、Q′)が位相回転回路1から出力される。
【0018】
位相回転回路1から出力されるPSK復調信号(I′、Q′)は位相誤差検出回路2に供給して、位相誤差検出回路2にてPSK復調信号(I′、Q′)の隣り合う受信点に基づくゼロクロス点と受信点間の時間的中点位置との時間的差に基づく位相誤差を検出する。位相誤差検出回路2において検出された位相誤差は、低域通過IIRフィルタ3に供給して位相誤差の低域成分を抽出して、低域通過IIRフィルタ3の出力をD/A変換器4に供給して、検出した位相誤差の低域成分に基づくレベルのアナログ信号に変換し、変換アナログ信号を周波数制御信号として温度補償電圧制御水晶発振器5に供給してマスタクロック信号を得る。このマスタクロック信号を基に、例えばマスタクロック信号を分周するなどしてサンプリングクロックを得る。
【0019】
このように、マスタクロック信号に基づいてPSK復調信号のアイの開口点でサンプリングさせる。ここで、位相誤差検出回路2以降の構成は従来のゼロクロス法の場合と同様である。
【0020】
次に、さらに構成について説明する。
【0021】
位相回転回路1について、図2により説明する。PSK復調信号(I、Q)は、PSK復調信号(I、Q)をー45度位相回転させる位相回転器12に供給してー45度位相回転させる。位相回転器12からの出力をPSK復調信号(I45、Q45)と記す。PSK復調信号(I、Q)とPSK復調信号(I45、Q45)とはセレクタ13に供給して、後記するデコーダ11からのセレクト信号S45に基づいて一方を選択する。セレクタ13からの出力をPSK復調信号(I″、Q″)と記す。
【0022】
PSK復調信号(I″、Q″)はPSK復調信号(I、Q)をー22.5度位相回転させる位相回転器14に供給してー22.5度位相回転させる。位相回転器14からの出力をPSK復調信号(I22.5、Q22.5)と記す。PSK復調信号(I″、Q″)とPSK復調信号(I22.5、Q22.5)とはセレクタ14に供給して、後記するデコーダ11からのセレクト信号S22.5に基づいて一方を選択する。セレクタ15からの出力をPSK復調信号(I′、Q′)と記す。
【0023】
したがって、PSK復調信号(I′、Q′)は、セレクト信号S22.5、S45に基づいて、PSK復調信号(I、Q)を基準にして位相回転させないPSK復調信号(I、Q)、−22.5度位相回転させたPSK復調信号(I22.5、Q22.5)、−45度位相回転させたPSK復調信号(I45、Q45)、−67.5度位相回転させたPSK復調信号(I67.5、Q67.5)になる。
【0024】
デコーダ11はキャリア再生フラグとデマップデータとを受けて、セレクト信号S45、S22.5をそれぞれセレクタ13および15へ各別に送出する。図3はデコーダ11におけるデコード動作説明のための真理値表である。
【0025】
キャリア再生フラグはキャリア再生が行われているとき高電位である。デマップデータはPSK復調信号の受信位相を(0)〜(7)に数値化したものであって、正のI軸上の点を0とし、反時計方向に45度ずつにインクリメントされていくものとする。デマップデータ(0)、(1)、(2)、(3)、(4)、(5)、(6)、(7)に対して、0度、45度、90度、135度、180度、225度、270度が対応する。
【0026】
したがって、図3に示すように、デマップデータに対してデマップデータの距離、位相差は図3に示す如くであり、位相差は遷移角を示している。また、デコーダ11からのセレクト信号S45、S22.5によって、PSK復調信号(I、Q)は位相回転されてPSK復調信号(I′、Q′)となるときの、位相回転角を図3において、(I′、Q′)の回転角と表示して示してある。
【0027】
これを、具体例によって説明する。例えばケースeの場合で、デマップデータ1、4の場合を取れば、受信点は45度と180度である。45度の位置における受信点が次に180度の位置における受信点に遷移する場合であって135度の遷移角である。180度の位置における受信点から45度の位置における受信点に遷移する場合でも同様である。
【0028】
この場合、PSK復調信号(I、Q)が位相回転回路1によって回転される回転角はー22.5度であって、時計方向に22.5度位相回転されることを示している。この回転によって45度の位置における受信点が22.5度の位置における受信点に回転させられ、180度の位置における受信点が157.5度の位置における受信点に回転させられることになり、受信点がI軸およびQ軸に位置することはなくなる。これは他の受信点位置の場合についても同様である。
【0029】
位相回転回路1によって上記のように位相回転されたPSK復調信号(I′Q′)が位相誤差検出回路2に供給される。位相誤差検出回路2の一例を図4に示す。
【0030】
位相誤差検出回路2において、PSK復調信号(I′Q′)はDフリップフロップ(DフリップフロップをDFFとも記す)21に供給され、シンボルクロックの2倍の周波数のサンプリングクロックによりPSK復調信号(I′Q′)が読み取られる。DFF21の出力をPSK復調信号(I2、Q2)と記す。PSK復調信号(I2、Q2)はDFF22に供給され、同様にサンプリングクロックにより読み取られる。DFF22の出力をPSK復調信号(I3、Q3)と記す。PSK復調信号(I3、Q3)はDFF23に供給され、同様にサンプリングクロックによって読み取られる。DFF23の出力をPSK復調信号(I0、Q0)と記す。
【0031】
PSK復調出力(I2、Q2)とPSK復調出力(I0、Q0)とは符号比較器25に供給されて、その符号が比較される。符号比較器25はPSK復調出力(I2、Q2)の符号とPSK復調出力(I0、Q0)の符号とが互いに異なるときに符号比較器25からからイネーブル信号が出力される。一方、サンプリングクロックを2分周器27で分周したシンボルクロックと符号比較器25から出力されるイネーブル信号とはアンドゲート28によって論理積が取られて、アンドゲート28の出力をストローブパルスとして、PSK復調信号(I2、Q2)とPSK復調信号(I3、Q3)とを入力とする位相誤差検出器24から出力される位相誤差データがラッチ回路26においてラッチされる。
【0032】
ラッチ回路26からのラッチ出力は温度補償電圧制御水晶発振器5に供給されて、温度補償電圧制御水晶発振器5の発振周波数に基づいてサンプリングクロックの周波数が制御され、サンプリングクロックが収束しているときはPSK復調信号(I′Q′)を読み取るサンプリングタイミングはアイの開口点に一致している。したがって、PSK復調信号(I2、Q2)はアイの開口点におけるサンプリング出力であり、また、PSK復調信号(I0、Q0)はDFF21により読み取ったアイの開口点に引き続く次のアイの開口点におけるPSK復調信号(I′、Q′)のサンプリング出力である。
【0033】
したがって上記のように収束しているときは、PSK復調信号(I3、Q3)はサンプリング出力間の時間的に1/2のときにおけるPSK復調信号(I′Q′)であって、ゼロクロス点と一致している。しかるに、収束していないときはPSK復調信号(I3、Q3)はPSK復調信号の隣り合う受信点間の時間的中点位置におけるPSK復調信号とI軸またはQ軸との間の間隔に対応している。
【0034】
SK復調信号(I2、Q2)とPSK復調信号(I3、Q3)とを受けて位相誤差検出器24から、PSK復調信号の隣り合う受信点間の時間的中点位置におけるPSK復調信号とI軸またはQ軸との間の間隔が位相誤差に変換されてして出力される。このときの位相誤差の方向はPSK復調信号(I2、Q2)に基づくアイの開口点の符号に符号に基づいて定められる。
【0035】
したがって、位相誤差検出器24からの出力はアイの開口点間の時間的中点位置とゼロクロス位置との間における時間的差である位相誤差がその極性も含めて求められる。このように、ラッチ回路26において、隣り合うサンプリングクロック2回に1回だけ位相誤差検出器24から出力される位相誤差データを使用しているため、PSK復調信号(I0、Q0)およびPSK復調信号(I2、Q2)はアイの開口点へと収束していく。
【0036】
ラッチ回路26の出力は低域通過IIRフィルタに供給されて、その低域成分である位相誤差がD/A変換器によってアナログ信号に変換され、D/A変換されたアナログ信号は周波数制御信号として温度補償電圧制御水晶発振器5に供給されて、マスタクロックとして出力される。したがって、位相誤差検出器24から出力される位相誤差に基づいてマスタクロックの周波数が制御されて、このマスタクロックに基づいてアイの開口位置間の中点点位置がPSK復調信号(I′、Q′)のゼロクロス位置になるように制御されて、アイの開口位置でのサンプリングが行われることになる。
【0037】
上記した本発明の実施の一形態にかかるクロック再生回路における位相誤差検出回路の作用を図5〜図8に基づいてさらに説明する。
【0038】
PSK復調信号(I、Q)のマップデータが(1)、(2)の図5に示す場合には、ケースbのときであり、受信点間の遷移角は45度であって、位相回転回路1においてー67.5度位相回転させられて、ー67.5度位相回転させられたPSK復調信号(I′、Q′)が位相誤差検出回路2へ送出される。DFF21によってサンプリング点aにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF23によってサンプリング点bにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF22によってPSK復調信号(I′、Q′)がサンプリングされる。DFF22によってサンプリングされたPSK復調信号(I′、Q′)はサンプリング点aとサンプリング点bとの中間点であって、以下、検出ゼロクロス点と記してある。tsはサンプリングクロックの周期である。
【0039】
検出ゼロクロス点とI軸またはQ軸との間の間隔が位相誤差として位相誤差検出器24にて検出され、この位相誤差に基づいてマスタクロックの周波数が制御されて、図5の例の場合は検出ゼロクロス点が右に移動させられて、ゼロクロス点に一致するように制御される。この場合は、位相回転によってPSK復調信号(I′、Q′)のアイの開口点位置がI軸上にもQ軸上にもに位置することはない。この場合において、I′軸は遷移前の受信点も遷移後の受信点も同一極性方向のために位相誤差が検知されることはなく、位相誤差Iに×を付してこれを示している。
【0040】
PSK復調信号(I、Q)のマップデータが(0)、(2)の図6に示す場合には、ケースdのときであり、受信点間の遷移角は90度であって、位相回転回路1においてー45度位相回転させられて、ー45度位相回転させられたPSK復調信号(I′、Q′)が位相誤差検出回路2へ送出される。DFF21によってサンプリング点aにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF23によってサンプリング点bにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF22によって検出ゼロクロス点においてPSK復調信号(I′、Q′)がサンプリングされる。
【0041】
検出ゼロクロス点とI軸またはQ軸との間隔が位相誤差として位相誤差検出器24にて検出され、この位相誤差に基づいてマスタクロックの周波数が制御されて、図6の例の場合は検出ゼロクロス点が右に移動させられて、ゼロクロス点に一致するように制御される。この場合は、位相回転によってPSK復調信号(I′、Q′)のアイの開口点位置がI軸上にもQ軸上にもに位置することはない。この場合において、I′軸は遷移前の受信点も遷移後の受信点も同一極性方向のために位相誤差が検知されることはなく、位相誤差Iに×を付してこれを示している。
【0042】
PSK復調信号(I、Q)のマップデータが(7)、(2)の図7に示す場合には、ケースeのときであり、受信点間の遷移角は135度であって、位相回転回路1においてー22.5度位相回転させられて、ー22.5度位相回転させられたPSK復調信号(I′、Q′)が位相誤差検出回路2へ送出される。DFF21によってサンプリング点aにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF23によってサンプリング点bにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF22によって検出ゼロクロス点においてPSK復調信号(I′、Q′)がサンプリングされる。
【0043】
検出ゼロクロス点とI軸またはQ軸との間隔が位相誤差として位相誤差検出器24にて検出され、この位相誤差に基づいてマスタクロックの周波数が制御されて、図7の例の場合は検出ゼロクロス点が右に移動させられて、ゼロクロス点に一致するように制御される。この場合は、位相回転によってPSK復調信号(I′、Q′)のアイの開口点位置がI軸上にもQ軸上にもに位置することはない。この場合において、I′軸は遷移前の受信点も遷移後の受信点も同一極性方向のために位相誤差が検知されることはなく、位相誤差Iに×を付してこれを示している。
【0044】
PSK復調信号(I、Q)のマップデータが(6)、(2)の図8に示す場合には、ケースhのときであり、受信点間の遷移角は180度であって、位相回転回路1においてー45度位相回転させられて、ー45度位相回転させられたPSK復調信号(I′、Q′)が位相誤差検出回路2へ送出される。DFF21によってサンプリング点aにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF23によってサンプリング点bにおいてPSK復調信号(I′、Q′)がサンプリングされ、DFF22によって検出ゼロクロス点においてPSK復調信号(I′、Q′)がサンプリングされる。
【0045】
検出ゼロクロス点とI軸またはQ軸との間隔が位相誤差として位相誤差検出器24にて検出され、この位相誤差に基づいてマスタクロックの周波数が制御されて、図7の例の場合は検出ゼロクロス点が右に移動させられて、ゼロクロス点に一致するように制御される。この場合は、位相回転によってPSK復調信号(I′、Q′)のアイの開口点位置がI軸上にもQ軸上にもに位置することはない。この場合において、I′軸は遷移前の受信点と遷移後の受信点との極性が異なるために位相誤差が検知され、位相誤差Qの場合と同様にI′軸側においても位相誤差が求められて、位相誤差Iが求められる。この場合には位相誤差Qと位相誤差Iとの平均値を位相誤差とする。
【0046】
このようにI軸側およびQ軸側において位相誤差が検出されるときは、両位相誤差の平均を取って位相誤差とするために、一方側の位相誤差を位相誤差とする場合よりも良好な結果が得られる。
【0047】
また上記した本発明の実施の一形態にかかるクロック再生回路において、位相誤差検出回路2の出力を、IIRフィルタ3、D/A変換器4、温度補償電圧制御水晶発振器5を介してマスタクロックを得る場合を例示したが、このようにアナログ信号に変換せずに、位相誤差検出回路2の出力からデジタル処理によってマスタクロックを得ることもできる。さらに、位相誤差検出回路2の出力から本来の受信点であるアイの開口点を推測することもできる。
【0048】
また、上記において8PSKの場合を例示したが、BPSK変調信号およびQPSK変調信号の場合にも適用することができる。BPSK変調信号の場合は、受信点の位相差が180度の場合しかないために、図3におけるケースg、hのみを適用すればよい。QPSK変調信号の場合は、受信点の位相差が90度か180度の場合しかないために、図3におけるケースc、d、g、hのみを適用すればよい。
【0049】
【発明の効果】
以上説明したように本発明にかかるクロック再生回路によれば、位相回転回路によって隣り合う受信点の遷移角に基づき予め定めた角度だけPSK復調信号を位相回転させ、位相回転させられたPSK復調信号の前記隣り合う受信点がI軸またはQ軸と交差するゼロクロス点位置と前記隣り合う受信点間の時間的中点位置との時間的差に基づく位相誤差を検出し、アイの開口点においてサンプリングするべく検出した位相誤差に基づきPSK復調信号の隣り合う受信点のサンプリング位置を修正するため、ゼロクロス点が誤って検出されることはなくなり、クロックが正確に再生されるという効果が得られる。
【0050】
さらに、本発明のクロック再生回路によれば、受信点はI軸およびQ軸に一致することはなくなって、検出できるゼロクロス位置が増加するという効果も得られる。
【図面の簡単な説明】
【図1】本発明の実施の一形態にかかるクロック再生回路の構成を示すブロック図である。
【図2】本発明の実施の一形態にかかるクロック再生回路における位相回転回路の構成を示すブロック図である。
【図3】図2に示す位相回転回路におけるデコーダの真理値を示す説明図である。
【図4】本発明の実施の一形態にかかるクロック再生回路における位相誤差検出回路の構成を示すブロック図である。
【図5】本発明の実施の一形態にかかるクロック再生回路の作用の説明に供する模式説明図である。
【図6】本発明の実施の一形態にかかるクロック再生回路の作用の説明に供する模式説明図である。
【図7】本発明の実施の一形態にかかるクロック再生回路の作用の説明に供する模式説明図である。
【図8】本発明の実施の一形態にかかるクロック再生回路の作用の説明に供する模式説明図である。
【図9】従来におけるクロック再生に用いるゼロクロス法の説明に供する模式説明図である。
【図10】従来におけるクロック再生に用いるゼロクロス法の説明に供する模式説明図である
【図11】従来におけるクロック再生に用いるゼロクロス法の説明に供する模式説明図である。
【図12】従来におけるクロック再生に用いるゼロクロス法の説明に供する模式説明図である。
【符号の説明】
1 位相回転回路
2 位相誤差検出回路
3 IIRフィルタ
4 D/A変換器
5 温度補償電圧制御水晶発振器
11 デコーダ
12および14 位相回転器
13および15 セレクタ
21、22および23 DFF
24 位相誤差検出器
25 符号比較器
26 ラッチ回路
Claims (3)
- 現受信点と直前の受信点との間の遷移角に基づき予め定めた位相角だけPSK復調信号を位相回転させて現受信点の位相が第1象限においてI軸またはQ軸の何れか一方と22.5°または45°の角度を有するようにさせる位相回転回路と、位相回転回路によって位相回転されたPSK復調信号の前記隣り合う受信点がI軸またはQ軸と交差するゼロクロス点位置と前記隣り合う受信点間の時間的中点位置との時間的差に基づく位相誤差を検出する位相誤差検出回路とを備え、アイの開口点においてサンプリングするべく位相誤差検出回路によって検出された位相誤差に基づきPSK復調信号の隣り合う受信点のサンプリング位置を修正することを特徴とするクロック再生回路。
- 請求項1記載のクロック再生回路において、位相回転回路はPSK復調信号を入力とし、受信点をー45度位相回転させる第1位相回転器と、第1位相回転器の出力と入力PSK復調信号との一方を選択する第1セレクタと、第1セレクタの出力をー22.5度位相回転させる第2位相回転器と、第2位相回転器の出力と第1セレクタの出力との一方を選択する第2セレクタとを備え、隣り合う受信点間の遷移角に基づいて第1セレクタおよび第2セレクタによる選択を制御することを特徴とするクロック再生回路。
- 請求項1記載のクロック再生回路において、位相誤差検出回路によって検出された位相誤差の低周波成分に基づき発振周波数が制御される発振器からの出力発振周波数に基づきアイの開口点をサンプリングするサンプリングクロックを得ることを特徴とするクロック再生回路。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365799A JP3649930B2 (ja) | 1999-02-12 | 1999-02-12 | クロック再生回路 |
PCT/JP2000/000654 WO2000048371A1 (fr) | 1999-02-12 | 2000-02-07 | Circuit de reproduction de signal de synchronisation |
CA002361032A CA2361032C (en) | 1999-02-12 | 2000-02-07 | Clock reproduction circuit |
EP00902120A EP1152577B1 (en) | 1999-02-12 | 2000-02-07 | Clock reproducing circuit |
CN00803683.7A CN1129285C (zh) | 1999-02-12 | 2000-02-07 | 时钟再生电路 |
US09/890,865 US6519303B1 (en) | 1999-02-12 | 2000-02-07 | Clock reproduction circuit |
DE60034552T DE60034552T2 (de) | 1999-02-12 | 2000-02-07 | Schaltung zur taktrückgewinnung |
DE1152577T DE1152577T1 (de) | 1999-02-12 | 2000-02-07 | Schaltung zur taktrückgewinnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365799A JP3649930B2 (ja) | 1999-02-12 | 1999-02-12 | クロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232492A JP2000232492A (ja) | 2000-08-22 |
JP3649930B2 true JP3649930B2 (ja) | 2005-05-18 |
Family
ID=12392531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3365799A Expired - Fee Related JP3649930B2 (ja) | 1999-02-12 | 1999-02-12 | クロック再生回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6519303B1 (ja) |
EP (1) | EP1152577B1 (ja) |
JP (1) | JP3649930B2 (ja) |
CN (1) | CN1129285C (ja) |
CA (1) | CA2361032C (ja) |
DE (2) | DE60034552T2 (ja) |
WO (1) | WO2000048371A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4830209B2 (ja) * | 2001-04-24 | 2011-12-07 | 株式会社ジェイテクト | 最大値・最小値検出方法、最大値・最小値検出装置、その最大値・最小値検出装置を備えたトルク検出装置及び舵取装置 |
DE10228999B4 (de) * | 2002-06-28 | 2006-12-14 | Advanced Micro Devices, Inc., Sunnyvale | Konstellationsmanipulation zur Frequenz/Phasenfehlerkorrektur |
EP1414207B8 (en) | 2002-10-25 | 2006-11-15 | Matsushita Electric Industrial Co., Ltd. | Phase error correction circuit, receiver and method for selecting a measured preamble phase error depending on the timing of a detected unique word |
TW595111B (en) * | 2003-09-03 | 2004-06-21 | Mediatek Inc | Fast data recovery digital data slicer |
CN1969495B (zh) * | 2004-03-18 | 2010-09-15 | 松下电器产业株式会社 | 时钟恢复电路和使用此电路的接收机 |
US8131242B2 (en) * | 2007-07-02 | 2012-03-06 | Sony Corporation | System and method for implementing a swap function for an IQ generator |
US8204156B2 (en) * | 2008-12-31 | 2012-06-19 | Intel Corporation | Phase error detection with conditional probabilities |
JP5585583B2 (ja) * | 2009-09-09 | 2014-09-10 | 日本電気株式会社 | クロック再生回路及びクロック再生方法 |
JP2013126224A (ja) * | 2011-12-16 | 2013-06-24 | Nec Engineering Ltd | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 |
US9800440B1 (en) * | 2016-06-28 | 2017-10-24 | Intel IP Corporation | Transmitter (TX) dead-time modulation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745084B2 (ja) * | 1972-12-28 | 1982-09-25 | ||
JPH0369238A (ja) * | 1989-08-08 | 1991-03-25 | Mitsubishi Electric Corp | 復調データ識別判定装置 |
JP2689842B2 (ja) * | 1993-02-26 | 1997-12-10 | 日本電気株式会社 | π/4QPSKクロック再生器 |
JP3349830B2 (ja) * | 1994-07-29 | 2002-11-25 | 沖電気工業株式会社 | クロック発生回路 |
JP3259595B2 (ja) * | 1995-05-31 | 2002-02-25 | 日本電信電話株式会社 | クロック再生回路 |
JPH09166624A (ja) * | 1995-12-19 | 1997-06-24 | Nippon Steel Corp | 位相補正方法及び波形監視装置 |
JPH10308717A (ja) * | 1997-05-02 | 1998-11-17 | Sony Corp | 受信装置および受信方法 |
JP3986647B2 (ja) * | 1998-01-30 | 2007-10-03 | パイオニア株式会社 | 記録情報再生装置 |
-
1999
- 1999-02-12 JP JP3365799A patent/JP3649930B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-07 CN CN00803683.7A patent/CN1129285C/zh not_active Expired - Fee Related
- 2000-02-07 US US09/890,865 patent/US6519303B1/en not_active Expired - Lifetime
- 2000-02-07 EP EP00902120A patent/EP1152577B1/en not_active Expired - Lifetime
- 2000-02-07 WO PCT/JP2000/000654 patent/WO2000048371A1/ja active IP Right Grant
- 2000-02-07 DE DE60034552T patent/DE60034552T2/de not_active Expired - Lifetime
- 2000-02-07 DE DE1152577T patent/DE1152577T1/de active Pending
- 2000-02-07 CA CA002361032A patent/CA2361032C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1340263A (zh) | 2002-03-13 |
EP1152577A4 (en) | 2005-10-19 |
DE60034552D1 (de) | 2007-06-06 |
US6519303B1 (en) | 2003-02-11 |
JP2000232492A (ja) | 2000-08-22 |
CA2361032A1 (en) | 2000-08-17 |
EP1152577A1 (en) | 2001-11-07 |
DE60034552T2 (de) | 2007-08-16 |
WO2000048371A1 (fr) | 2000-08-17 |
CN1129285C (zh) | 2003-11-26 |
DE1152577T1 (de) | 2002-05-23 |
CA2361032C (en) | 2008-01-08 |
EP1152577B1 (en) | 2007-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4308505A (en) | Frequency detector device and method | |
JP3414052B2 (ja) | 位相変調信号復調方式 | |
US6075408A (en) | OQPSK phase and timing detection | |
US8781051B2 (en) | Symbol clock recovery circuit | |
JP3649930B2 (ja) | クロック再生回路 | |
US5914985A (en) | Digital demodulator | |
US7660377B2 (en) | Device for estimating a timing correction loop error for a digital demodulator | |
JPH03174851A (ja) | ディジタル被変調信号復号装置 | |
JPH0449822B2 (ja) | ||
JPH11355372A (ja) | 周波数再生回路および周波数再生方法 | |
JPH10155005A (ja) | 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置 | |
GB2207582A (en) | Phase error correction and carrier recovery | |
JP3088892B2 (ja) | データ受信装置 | |
JP3088893B2 (ja) | データ受信装置 | |
US7095807B2 (en) | Method for decoding biphase signals | |
US7292655B2 (en) | Apparatus and method and decoding biphase signals | |
JP3088894B2 (ja) | データ受信装置 | |
JP3262069B2 (ja) | 周波数誤差検出回路 | |
JP2543515B2 (ja) | クロツク再生回路 | |
JP2538888B2 (ja) | デジタル信号復調装置 | |
JPH0234552B2 (ja) | ||
JP4101777B2 (ja) | タイミング同期回路 | |
JPH11284679A (ja) | 受信機 | |
JP3088891B2 (ja) | データ受信装置 | |
JPH06291791A (ja) | 位相変調波信号の復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |