JP5585583B2 - クロック再生回路及びクロック再生方法 - Google Patents

Description

［関連出願についての記載］
本発明は、日本国特許出願：特願２００９−２０８２０３号（２００９年９月９日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明はクロック再生回路及びクロック再生方法に関し、特に高速シリアル有線通信において周波数分割多重伝送を行う際のクロック再生回路及びクロック再生方法に関する。

近年、高速シリアル有線通信分野において通信インタフェースの高速化に関する研究開発が進められている。一例として、１０Ｇｂ／ｓを超える高速チップ間通信インタフェースの標準化も開始されている。高速シリアル通信では伝送路損失の周波数依存性による符号間干渉（Inter-Symbol Interference、ＩＳＩ）により、受信器のデータ受信端におけるアイパタンが歪む。このとき、ビット誤り率（ビットエラーレート、Bit Error Rate）が増大することが知られている。これは、２値伝送が主流であることから、高データレート化をクロック周波数の増加によって実現していることに起因する。

非特許文献１には、ＩＳＩによる波形劣化を抑えるために伝送するシンボルの周波数を低減しつつ、データレートを向上させる方法として、搬送波を利用した周波数分割多重による大容量有線伝送方法である、アナログマルチトーン（Analog Multi-Tone、ＡＭＴ）が記載されている。

非特許文献１に記載された送信方式は、３Ｇｂ／ｓのシンボル幅の信号を３つの周波数帯で４チャネル分多重して伝送する、１８Ｇｂ／ｓ級の送信方式である。送信回路の前方等化器（Feed Forward Equalizer、ＦＦＥ）は、デジタル信号処理による有限インパルス応答（Finite Impulse Response、ＦＩＲ）フィルタで構成される。ＦＦＥは波形等化を行うとともに、複数のベースバンド信号を３ＧＨｚ帯と６ＧＨｚ帯の帯域にアップコンバージョンする。特に、３ＧＨｚ帯において、直交するＩ相とＱ相における２つの搬送波を用いて、同一の周波数帯で２つのデータを多重化する。３Ｇｂ／ｓシンボルを４チャネル多重するために、ＦＦＥは、３Ｇｂ／ｓシンボル幅を４倍にオーバーサンプリングしたタイミングで波形制御を行う。このとき、図２に示すように、等化された受信波形として、シンボルレートである３Ｇｂ／ｓの周期で１２Ｇｂ／ｓのアイ開口が得られる。

A. Amirkhany et al., "A 24 Gb/s Software Programmable Analog Multi-Tone Transmitter," IEEE Journal of Solid-State Circuits, vol.43, no.4, p.999-1009, April 2008

上記非特許文献１の全開示内容はその引用をもって本書に繰込み記載する。
通常の高速シリアル通信では、伝送データにクロック情報が重畳される。受信側には、クロック再生回路（クロックデータリカバリ（Clock Data Recovery、ＣＤＲ）回路）が設けられる。クロック再生回路は、クロック情報が重畳された伝送データからクロック位相を再生する。受信されたデータは、シンボルレートの２倍のタイミングでオーバーサンプリングされる。クロック再生回路は、サンプリング結果に基づいてクロック位相をデータ遷移タイミング（エッジ）に調整する。エッジに調整されたクロックのオーバーサンプルタイミングは、データシンボルの両エッジの中心位相に位置する。したがって、データのアイ開口の中心で正しくデータをサンプリングすることができる。しかし、かかるクロック再生方式においては、エッジタイミングが連続するデータアイの中心タイミング付近に分布していることを前提としている。

一方、周波数分割多重伝送方式によると、受信端では図２に示すようなデータのアイパタンとなる。図２を参照すると、シンボル区間の３／４以上がアイ開口として得られていない。したがって、従来のクロックリカバリ方式によると、エッジタイミングを抽出することができず、クロック位相を好適化することができない。

そこで、周波数分割多重方式を利用した高速有線通信の受信端波形からクロック位相を好適化することが課題となる。本発明の目的は、かかる課題を解決するためのクロック再生回路及びクロック再生方法を提供することにある。

本発明の第１の視点に係るクロック再生回路は、
Ｉ相とＱ相の２つの直交搬送波で伝送された伝送信号を受信して、該伝送信号からＩ相における復調波とＱ相における復調波を復調する復調フィルタと、
前記伝送信号の理想クロック位相におけるアイ開口の最大値よりも、前記両復調波のうちの一方の復調波の絶対値が大きいか否かを判定する第１の判定回路と、
前記一方の復調波の振幅値がゼロよりも大きいか否かを判定する第２の判定回路と、
前記両復調波のうちの他方の復調波の振幅値がゼロよりも大きいか否かを判定する第３の判定回路と、
前記第１乃至第３の判定回路による判定結果に基づいて、再生クロック信号の位相が前記伝送信号に含まれるデータ信号の位相に対して進んでいるか否かを検出する位相比較部とを備えている。

本発明の第２の視点に係るクロック再生方法は、
Ｉ相とＱ相の２つの直交搬送波で伝送された伝送信号を受信して、該伝送信号からＩ相における復調波とＱ相における復調波を復調する工程と、
前記伝送信号の理想クロック位相におけるアイ開口の最大値よりも、前記両復調波のうちの一方の復調波の絶対値が大きいか否かを判定する第１の判定工程と、
前記一方の復調波の振幅値がゼロよりも大きいか否かを判定する第２の判定工程と、
前記両復調波のうちの他方の復調波の振幅値がゼロよりも大きいか否かを判定する第３の判定工程と、
前記第１乃至第３の判定工程による判定結果に基づいて、再生クロック信号の位相が前記伝送信号に含まれるデータ信号の位相に対して進んでいるか否かを検出する位相比較工程とを含む。

本発明に係るクロック再生回路及びクロック再生方法によると、周波数分割多重方式を利用した高速有線通信の受信端波形からクロック位相を好適化することができる。

本発明の実施形態に係るクロック再生回路の構成を示すブロック図である。 Ｃｈ．２（Ｉ）の復調フィルタ後のアイパタンと、ＶＡＭＰ及び理想クロック位相の定義を示す図である。 実施例における通信システムの構成を示すブロック図と、周波数多重時の帯域割り当てを説明するための図である。 実施例におけるクロック再生回路の構成を示すブロック図である。 中周波数帯の２つのデータサンプリング閾値とその出力の定義を示す図である。 中間周波数帯におけるクロックとデータの位相の関係を示す図である。 位相と誤算信号出力振幅（ＤＩ＝＋１の場合）を示す図である。 クロック再生のＵＰ／ＤＮ信号の真理値表と、実施例における位相比較部の構成を示す回路図である。 位相と誤算信号出力振幅（ＤＩ＝−１の場合）を示す図である。 実施例におけるデータサンプル部の構成を示すブロック図である。 実施例における偶データサンプル部の動作を示すタイミングチャートを一例として示す図である。 実施例における偶データサンプル部の動作を示すタイミングチャート（スルーの場合）を一例として示す図である。 実施例における復調部の構成を示す回路図である。 実施例におけるデータ復調部の構成を示すブロック図である。 実施例における位相誤差信号生成部の構成を示すブロック図である。 実施例おける復調ユニットの構成を示す回路図である。 実施例における各チャネルの復調ユニットの復調フィルタの係数の一例を示す図である。 実施例における復調フィルタの構成を示す回路図である。

第１の展開形態のクロック再生回路は、上記第１の視点に係るクロック再生回路であることが好ましい。

第２の展開形態のクロック再生回路は、前記位相比較部が、前記第２の判定回路による判定結果が一方の結果である場合において、前記第１の判定回路による判定結果と前記第３の判定回路による判定結果とが等しいか否かに基づいて、前記再生クロック信号の位相が前記データ信号の位相に対して進んでいるか否かを検出することが好ましい。

第３の展開形態のクロック再生回路は、前記位相比較部による検出結果に応じて前記再生クロック信号の位相を制御する位相制御部をさらに備えていることが好ましい。

第４の展開形態のクロック再生回路は、前記位相制御部が、前記位相比較部によって、前記再生クロック信号の位相が前記データ信号の位相に対して進んでいることが検出された場合には前記再生クロック信号の位相を遅らせるとともに、前記再生クロック信号の位相が前記データ信号の位相に対して遅れていることが検出された場合には前記再生クロック信号の位相を進ませることが好ましい。

第５の展開形態のクロック再生方法は、上記第２の視点に係るクロック再生方法であることが好ましい。

第６の展開形態のクロック再生方法は、前記位相比較工程において、前記第２の判定工程における判定結果が一方の結果である場合において、前記第１の判定工程における判定結果と前記第３の判定工程における判定結果とが等しいか否かに基づいて、前記再生クロック信号の位相が前記データ信号の位相に対して進んでいるか否かを検出することが好ましい。

第７の展開形態のクロック再生方法は、前記位相比較工程における検出結果に応じて前記再生クロック信号の位相を制御する位相制御工程をさらに含むことが好ましい。

第８の展開形態のクロック再生方法は、前記位相制御工程において、前記位相比較工程で、前記生成クロック信号の位相が前記データ信号の位相に対して進んでいることが検出された場合には前記再生クロック信号の位相を遅らせるとともに、前記再生クロック信号の位相が前記データ信号の位相に対して遅れていることが検出された場合には前記再生クロック信号の位相を進ませることが好ましい。

第９の展開形態のクロック再生回路は、位相比較部が、第２の判定回路による判定結果が真または偽のいずれか一方である場合において、第１の判定回路による判定結果および第３の判定回路による判定結果のうちの一方が真であり他方が偽であるときには再生クロック信号がデータ信号の位相に対して遅れていることを検出し、それ以外のときには再生クロック信号がデータ信号に対して進んでいることを検出することが好ましい。

（実施形態）
本発明の実施形態に係るクロック再生回路について図面を参照して説明する。図１は、本実施形態に係るクロック再生回路５０の構成を示すブロック図である。図１を参照すると、クロック再生回路５０は、復調フィルタ５４、第１の判定回路５１、第２の判定回路５２、第３の判定回路５３及び位相比較部５６を備えている。

復調フィルタ５４は、Ｉ相とＱ相の２つの直交搬送波で伝送された伝送信号を受信して、該伝送信号からＩ相における復調波とＱ相における復調波を復調する。

第１の判定回路５１は、前記伝送信号の理想クロック位相におけるアイ開口の最大値よりも、前記両復調波のうちの第１の復調波（例えばＩ相における復調波）の絶対値が大きいか否かを判定する。第２の判定回路５２は、前記第１の復調波（例えばＩ相における復調波）がゼロよりも大きいか否かを判定する。第３の判定回路５３は、前記両復調波のうちの第２の復調波（例えばＱ相における復調波）がゼロよりも大きいか否かを判定する。

位相比較部５６は、第１乃至第３の判定回路（５１〜５３）による判定結果に基づいて、前記伝送信号に含まれるクロック信号の位相が前記伝送信号に含まれるデータ信号の位相に対して進んでいるか否かを検出する。位相比較部５６は、第２の判定回路５２による判定結果が一方の結果（例えば、大きいという判定結果）である場合において、第１の判定回路５１による判定結果と第３の判定回路５３による判定結果とが等しいか否かに基づいて、前記クロック信号の位相が前記データ信号の位相に対して進んでいるか否かを検出するようにしてもよい。

クロック再生回路５０は、位相制御部５８をさらに備えていてもよい。位相制御部５８は、位相比較部５６による検出結果に応じて前記クロック信号の位相を制御する。位相制御部５８は、位相比較部５６によって、前記クロック信号の位相が前記データ信号の位相に対して進んでいることが検出された場合には前記クロック信号の位相を遅らせるとともに、前記クロック信号の位相が前記データ信号の位相に対して遅れていることが検出された場合には前記クロック信号の位相を進ませることが好ましい。

本発明の実施例に係るクロック再生回路について、図面を参照して説明する。図面の信号線はシングルエンドで示しているが、以下の説明は差動信号として説明する。

ここでは、図２に示すように、前方等化器（ＦＦＥ）による波形等化の最適化がある理想クロック位相で完了しており、そのクロック位相における最大振幅値（ＶＡＭＰ、−ＶＡＭＰ）が得られているものとする。

図３（ａ）は、本実施例における通信システムの構成を示すブロック図である。一方、図３（ｂ）は、周波数多重時の帯域割り当てを説明するための図である。以下の説明は、図３（ｂ）に示す３つの周波数帯チャネル、ベースバンド（Ｃｈ．１）、中周波数帯（Ｃｈ．２）、高周波帯（Ｃｈ．３）で信号を伝送した場合のクロック再生の方法を示す。上述の通り、位相が直交するＩ相とＱ相の搬送波を利用することにより、同一の周波数帯において２種類の異なる信号を同時に伝送することができる。本実施例においては、中周波数帯（Ｃｈ．２）で２種類の信号を同時に伝送する場合について記載する。主位相の搬送波で伝送するチャネルをＩ相（Ｃｈ．２（Ｉ）と表す）とし、これと直交するチャネルをＱ相（Ｃｈ．２（Ｑ）と表す）とする。

図４は、本実施例におけるクロック再生回路６０の構成を示すブロック図である。図４を参照すると、クロック再生回路６０は、データサンプル部１０、複数の復調部２０、位相比較部３０及び位相制御部４０を備えている。

図４を参照すると、クロック再生回路６０は、２つの直交するチャネルであるＣｈ．２（Ｉ）とＣｈ．２（Ｑ）の各復調部２０から得られる２種類の信号４（ＤＩ、ＤＱ）及び信号５（ＥＩ、ＥＱ）を用いて、クロック位相を再生する。

図５は、中周波数帯（Ｃｈ．２（Ｉ／Ｑ））の２つのデータサンプリング閾値とその出力の定義を示す図である。図５を参照すると、信号４（ＤＩ、ＤＱ）及び信号５（ＥＩ、ＥＱ）は、チャネルＣｈ．２（Ｉ）及びＣｈ．２（Ｑ）のそれぞれに対する復調部２０において、２つの判定閾値（０、ＶＡＭＰ）に基づいて判定されたデータである。信号４（ＤＩ、ＤＱ）は、差動閾値０に対して判定されたデータ信号（Ｄ）である。一方、信号５（ＥＩ、ＥＱ）は、差動閾値ＶＡＭＰに対して判定された誤差信号（Ｅ）である。Ｃｈ．２（Ｉ）の各出力をＤＩ、ＥＩとし、Ｃｈ．２（Ｑ）の各出力をＤＱ、ＥＱとする。

図６は、中間周波数帯（Ｃｈ．２（Ｉ／Ｑ））におけるクロック信号とデータ信号の位相の関係を示す図である。図６は、クロック位相（クロック信号の位相）に対してデータ位相（データ信号の位相）が遅れている場合（Ｅａｒｌｙ状態）と、進んでいる状態（Ｌａｔｅ状態）を表すコンスタレーションである。Ｃｈ．２（Ｉ）に現れる振幅はコンスタレーションのＩ軸上の値となり、Ｉ相とＱ相の余弦の和となる。一方、Ｃｈ．２（Ｑ）に現れる振幅はコンスタレーションのＱ軸上の値となり、Ｉ相とＱ相の正弦の和となる。

ここでは、一例として、Ｃｈ．２（Ｉ）に現れる振幅をモニタしてクロック位相を調整する方法について説明する。Ｃｈ．２（Ｑ）に現れる振幅をモニタする場合も、動作原理は同様である。Ｃｈ．２（Ｉ）に現れる振幅は、Ｉ相とＱ相の余弦の和であり、次の式（１）で表される。

ＡＭＰ＿Ｃｈ．２（Ｉ）（ＤＩ＝＋１、ＤＱ＝＋１）
＝ＶＡＭＰ・｛ｃｏｓ（θ）＋ｃｏｓ（θ＋π／２）｝
＝ＶＡＭＰ・｛ｃｏｓ（θ）−ｓｉｎ（θ）｝ 式（１）

ここで、ＶＡＭＰは、クロック位相が理想状態の場合におけるアイ開口の最大値（図２参照）である。式（１）によると、クロックの位相が理想状態からずれた場合には、クロックとデータの位相差θに応じてＣｈ．２（Ｉ）に現れる振幅が変化する。

図７は、位相と誤算信号出力振幅（ＤＩ＝＋１の場合）を示す図である。図７の実線は、式（１）を位相差θに対してプロットしたグラフである。図７の実線を参照すると、位相差θが−９０度から＋９０度までの範囲において、位相差θが正の場合にはＶＡＭＰで規格化した振幅は１を超え、位相差θが負の場合にはＶＡＭＰで規格化した振幅は１未満となる。したがって、ＶＡＭＰを閾値としたデータ判定結果（ＥＩ）は、クロック位相を調整するための位相誤差信号として用いることができる。

式（１）は、Ｃｈ．２（Ｑ）のゼロ閾値での差動判定データＤＩが＋１、ＤＱが＋１の場合に相当する。一方、ＤＩ＝＋１、ＤＱ＝−１の場合は、Ｑ相の位相はθ＋π／２からさらに位相がπだけ進み、θ＋３π／２となる。このとき、Ｉ相に現れる振幅は、Ｉ相とＱ相の余弦の和であり、式（２）で表される。

ＡＭＰ＿Ｃｈ．２（Ｉ）（ＤＩ＝＋１、ＤＱ＝−１）
＝ＶＡＭＰ・｛ｃｏｓ（θ）＋ｃｏｓ（θ＋３π／２）｝
＝ＶＡＭＰ・｛ｃｏｓ（θ）＋ｓｉｎ（θ）｝ 式（２）

図７の点線は、式（２）を位相差θに対してプロットしたグラフである。式（２）のグラフは、位相θ＝０を軸として式（１）のグラフを反転したものである。したがって、ＤＱ＝＋１の場合と同様に、ＤＱ＝−１の場合にも、ＥＩを位相誤差信号として用いることができる。

図８（ａ）は、クロック再生のアップ／ダウン（ＵＰ／ＤＮ）信号の真理値表を示す。上記の説明から分かるように、Ｃｈ．２（Ｉ）とＣｈ．２（Ｑ）の出力信号ＤＩ、ＤＱ、ＥＩの値に応じて、図８（ａ）に示すようなクロック位相の調整方向（アップ（ＵＰ）、ダウン（ＤＮ））の真理値表が得られる。

図８（ｂ）は、本実施例に係る位相比較部３０の構成を示す回路図である。図８（ｂ）を参照すると、位相比較部３０は、ＸＯＲゲートＸＯＲ、ＡＮＤゲートＡＮＤ及びＮＯＴゲートＮＯＴを含む。ＸＯＲゲートＸＯＲは、信号ＤＱ及び信号ＥＩを受信して、ＸＯＲ演算した結果をＡＮＤゲートＡＮＤに出力する。ＡＮＤゲートＡＮＤは、信号ＤＩとＸＯＲゲートＸＯＲの出力信号を受信して、ＡＮＤ演算した結果を信号ＵＰとして出力する。ＮＯＴゲートＮＯＴは、ＡＮＤゲートの出力信号を受信し、論理反転して信号ＤＮとして出力する。位相比較部３０は、ＸＯＲゲートＸＯＲ、ＡＮＤゲートＡＮＤ及びＮＯＴゲートＮＯＴを用いた簡単な論理回路に基づいて、クロック再生を可能とする。

ＤＩ＝−１の場合も、同様に式（３）、式（４）が得られる。

ＡＭＰ＿Ｃｈ．２（Ｉ）（ＤＩ＝−１、ＤＱ＝＋１）
＝−ＶＡＭＰ・｛ｃｏｓ（θ）＋ｓｉｎ（θ）｝
＝−１・ＡＭＰ＿Ｃｈ．２（Ｉ）（ＤＩ＝＋１、ＤＱ＝−１） 式（３）

ＡＭＰ＿Ｃｈ．２（Ｉ）（ＤＩ＝−１、ＤＱ＝−１）
＝−ＶＡＭＰ・｛ｃｏｓ（θ）−ｓｉｎ（θ）｝
＝−１・ＡＭＰ＿Ｃｈ．２（Ｉ）（ＤＩ＝＋１、ＤＱ＝＋１） 式（４）

図９は、位相と誤算信号出力振幅（ＤＩ＝−１の場合）を示す図である。図９を参照すると、ＤＩ＝−１の場合には、−ＶＡＭＰを差動閾値としたときの判定結果を用いることにより、ＤＩ＝＋１の場合と同様にクロック再生が可能となる。したがって、すべてのＣｈ．２（Ｉ）とＣｈ．２（Ｑ）のデータ信号の組み合わせをモニタすることで、周波数分割多重時においても、正しくクロックを再生することができる。また、本実施例のクロック再生回路６０によると、すべてのタイミングのデータを利用することができるため、オーバーサンプルを利用した一般的なクロック再生よりも追従性能が優れている。

本発明に係るクロック再生回路６０の実施例について、図面を参照してさらに詳細に説明する。

図３（ａ）を参照すると、前方等化器（ＦＦＥ）を実装した送信回路１０１から送信されたデータ（伝送信号）は伝送路１０２を通り、入力多重信号１として受信回路１００で受信される。データ伝送は、図３（ｂ）に示すベースバンド、中周波数帯、高周波帯の３つの周波数帯域で行われる。なお、同一の周波数帯域で、Ｉ相、Ｑ相の直交する位相で２つのデータで伝送するチャネルが含まれていれば、さらに多くの周波数帯で伝送してもよいし、単一の周波数帯だけで伝送してもよい。本実施例では、中周波数帯でＩ相、Ｑ相を利用して伝送する例を示す。

本実施例では、復調部２０は、離散時間処理によって入力多重信号１を処理するものとする。図４を参照すると、入力された入力多重信号１は、データサンプル部１０でシンボルレートに対して４倍オーバーサンプリングされ、オーバーサンプルデータは各チャネル用のフィルタを有する４つの復調部２０に並列に入力される。

各チャネルに対する復調部２０は、各チャネル用のフィルタで復調処理するとともに、クロック再生に必要なゼロ差動閾値でサンプリングされたデータ信号４を出力する。Ｉ相とＱ相で伝送された２つのＣｈ．２に対する復調部２０（図４の中央部に位置する２つの復調部）は、ＶＡＭＰ差動閾値でサンプリングされた位相誤差信号５もあわせて出力する。Ｃｈ．２（Ｉ）及びＣｈ．２（Ｑ）のデータ信号４と位相誤差信号５は位相比較部３０に入力される。

位相比較部３０は、クロックの位相を制御するアップダウン信号（ＵＰ／ＤＮ信号）を生成して位相制御部４０に出力する。

位相制御部４０は、ＵＰ／ＤＮ信号を受信し、参照クロック７の参照位相に対して再生クロック６の位相を調整する。位相制御部４０として、例えば、２値伝送で用いられる従来の位相補完回路（フェーズインターポレータ、Phase Interpolator）を適用することができる。

図１０は、本実施例におけるデータサンプル部１０の構成を示すブロック図である。図１０は、インターリーブ型のデータサンプル部１０を示す。図１０を参照すると、入力多重信号１は、終端処理の後、偶データサンプル部１１と奇データサンプル部１２においてインターリーブでデータサンプリングされる。偶データサンプル部１１は、シンボルレートの４倍のオーバーサンプリング幅で８相クロック中のφ０〜φ３で４倍オーバーサンプリングする。奇データサンプル部１２は、同様に、８相クロック中のφ４〜φ７で４倍オーバーサンプリングする。データサンプリングは、トラックアンドホールド回路（Ｔ／Ｈ）１３において行われる。

図１１は、偶データサンプル部１１の動作を示すタイミングチャートを一例として示す図である。図１１を参照すると、クロックレベルによってトラック動作とホールド動作が切り替わる。

図１２は、偶データサンプル部１１の動作を示すタイミングチャート（スルーの場合）を一例として示す図である。図１２を参照すると、φ３のタイミングでは、つねにトラックした状態でも同様の効果が得られる。偶データサンプル部１１のオーバーサンプルデータ３（Ｘｅ０〜Ｘｅ３）と奇データサンプル部１２のオーバーサンプリングデータ３（Ｘｏ０〜Ｘｏ３）は、各チャネルに対する復調部２０（図４参照）に入力され、復調処理される。

図１３は、本実施例における復調部２０の構成を示す回路図である。図１３を参照すると、復調部２０は、偶データ及び奇データのそれぞれに対するデータ復調部２１及び位相誤差信号生成部２２を備えるとともに、２個のデマルチプレクサ（ＤＥＭＵＸ）２３を備えている。上記のオーバーサンプルデータ群３は、データ復調部２１と位相誤差信号生成部２２に並列で入力され、ミキサ処理及びＬＰＦ処理され、デマルチプレクサ（ＤＥＭＵＸ）２３に出力され、最終的にデータ信号４としてパラレル出力される。

図１４は、本実施例におけるデータ復調部２１の構成を示すブロック図である。図１４を参照すると、データ復調部２１は、復調ユニット２４、判定回路２５及びＰＡＭデコーダ２６を備えている。復調ユニット２４に入力されて復調された信号は、判定回路２５に入力されてレベル判定される。本実施例では、４値波形の復調例を示しており、３つの閾値（ＶＨ、ＶＭ、ＶＬ）で４値波形をそれぞれ２値判定した結果から、ＰＡＭデコーダ２６で２値信号にデコードする。

図１５は、本実施例における位相誤差信号生成部２２の構成を示すブロック図である。図１５を参照すると、位相誤差信号生成部２２は、復調ユニット２４と判定回路２５を備えている。位相誤差信号生成部２２は、復調ユニット２４でミキサ及びＬＰＦ処理し、動作原理で説明したＶＡＭＰ分波形をシフトし、判定回路２５でデータ判定を行い、誤差信号を出力する。

図１６は、本実施例における復調ユニット２４の構成を示す回路図である。図１６は、第２チャネルＩ相（Ｃｈ．２（Ｉ）、中周波数帯（Inphase）チャネル）の復調ユニット２４の構成を示す。図１６を参照すると、復調ユニット２４は、復調フィルタ２７、加算回路２８、２９を備えている。入力された４本の４倍のオーバーサンプルデータ３は、復調フィルタ２７内で図１７に示す係数値でゲイン倍され、加算回路２８でＬＰＦ処理される。その後、与えられたオフセット電圧ＶＯＳが加算回路２９で加算され、判定回路２５に出力される。

図１８は、本実施例における復調フィルタ２７の構成を示す回路図である。図１８は、第２チャネルＩ相（Ｃｈ．２（Ｉ）、中周波数帯（Inphase）チャネル）の復調フィルタ２７の構成を示す。図１８を参照すると、復調フィルタ２７は１、１、−１、−１であり、各オーバーサンプルデータ３は、電流に変換するために差動入力対に入力され、差動出力は、フィルタの符号に応じて出力ノードの差動対のいずれに接続するかによって符号を切り替えることができる。４つのオーバーサンプルデータ３が電流加算され、その送電流は負荷抵抗を介して電圧として出力される。また、オフセット電圧は、可変電流源をもつ差動対に符号を入力することで設定することができる。

図４を参照すると、位相比較部３０は、Ｃｈ．２（Ｉ）とＣｈ．２（Ｑ）の出力信号４、５を受信する。図８（ａ）は、クロック再生のＵＰ／ＤＮ信号の真理値表を示す。一方、図８（ｂ）は、本実施例における位相比較部３０の構成を示す回路図である。図８（ｂ）に示した位相比較部３０によると、図８（ａ）に示すクロック位相のアップダウン信号（ＵＰ／ＤＮ）が得られる。追従性能を制御するために、従来のクロック再生回路と同様に、位相制御回路４０の前段に、デジタルカウンタ等のローパスフィルタを挿入してもよい。

本実施例のクロック再生回路６０によると、同一の周波数帯の２つの直交する搬送波に載せたデータをＶＡＭＰ閾値とゼロ差動閾値でサンプリングした結果を論理演算することにより、周波数分割多重伝送信号の受信回路において従来の方式では正しく再生できなかったクロック信号を、データ信号に同期した信号として正しく再生することができる。また、本実施例のクロック再生回路６０によると、一般的に必要とされるエッジ検出用のオーバーサンプルクロックを不要とすることができ、Ｃｈ．（Ｉ）及びＣｈ．（Ｑ）のデータ信号と振幅誤差出力を利用するだけで、すべてのチャネルのクロックを再生することができる。

以上の記載は実施形態及び実施例に基づいて行ったが、本発明は、上記の実施形態及び実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更を加えることができる。本発明に係るクロック再生回路及びクロック再生方法は、例えば、サーバ、ルータのようなネットワーク機器及びストレージ製品に用いられる半導体装置に対して適用することができる。
なお、上記の非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択・削除が可能である。

１ 入力多重信号
２ 位相制御信号
３ オーバーサンプルデータ
４ データ信号
５ 位相誤差信号
６ 再生クロック
７ 参照クロック
１０ データサンプル部
１１ 偶データサンプル部
１２ 奇データサンプル部
１３ トラックアンドホールド（Ｔ／Ｈ）回路
２０ 復調部
２１ データ復調部
２２ 位相誤差信号生成部
２３ デマルチプレクサ（ＤＥＭＵＸ）
２４ 復調ユニット
２５、５１〜５３ 判定回路
２６ ＰＡＭデコーダ
２７、５４ 復調フィルタ
２８、２９ 加算回路
３０、５６ 位相比較部
４０、５８ 位相制御部
５０、６０ クロック再生回路
１００ 受信回路
１０１ 送信回路
１０２ 伝送路
ＡＮＤ ＡＮＤゲート
ＮＯＴ ＮＯＴゲート
ＸＯＲ 排他的論理和（ＸＯＲ）ゲート

Claims (9)

1. Ｉ相とＱ相の２つの直交搬送波で伝送された伝送信号を受信して、該伝送信号からＩ相における復調波とＱ相における復調波を復調する復調フィルタと、
   前記伝送信号の理想クロック位相におけるアイ開口の最大値よりも、前記両復調波のうちの一方の復調波の絶対値が大きいか否かを判定する第１の判定回路と、
   前記一方の復調波の振幅値がゼロよりも大きいか否かを判定する第２の判定回路と、
   前記両復調波のうちの他方の復調波の振幅値がゼロよりも大きいか否かを判定する第３の判定回路と、
   前記第１乃至第３の判定回路による判定結果に基づいて、再生クロック信号の位相が前記伝送信号に含まれるデータ信号の位相に対して進んでいるか否かを検出する位相比較部とを備えていることを特徴とするクロック再生回路。
2. 前記位相比較部は、前記第２の判定回路による判定結果が一方の結果である場合において、前記第１の判定回路による判定結果と前記第３の判定回路による判定結果とが等しいか否かに基づいて、前記再生クロック信号の位相が前記データ信号の位相に対して進んでいるか否かを検出することを特徴とする、請求項１に記載のクロック再生回路。
3. 前記位相比較部による検出結果に応じて前記再生クロック信号の位相を制御する位相制御部をさらに備えていることを特徴とする、請求項１又は２に記載のクロック再生回路。
4. 前記位相制御部は、前記位相比較部によって、前記再生クロック信号の位相が前記データ信号の位相に対して進んでいることが検出された場合には前記再生クロック信号の位相を遅らせるとともに、前記再生クロック信号の位相が前記データ信号の位相に対して遅れていることが検出された場合には前記再生クロック信号の位相を進ませることを特徴とする、請求項３に記載のクロック再生回路。
5. Ｉ相とＱ相の２つの直交搬送波で伝送された伝送信号を受信して、該伝送信号からＩ相における復調波とＱ相における復調波を復調する工程と、
   前記伝送信号の理想クロック位相におけるアイ開口の最大値よりも、前記両復調波のうちの一方の復調波の絶対値が大きいか否かを判定する第１の判定工程と、
   前記一方の復調波の振幅値がゼロよりも大きいか否かを判定する第２の判定工程と、
   前記両復調波のうちの他方の復調波の振幅値がゼロよりも大きいか否かを判定する第３の判定工程と、
   前記第１乃至第３の判定工程による判定結果に基づいて、再生クロック信号の位相が前記伝送信号に含まれるデータ信号の位相に対して進んでいるか否かを検出する位相比較工程とを含むことを特徴とするクロック再生方法。
6. 前記位相比較工程において、前記第２の判定工程における判定結果が一方の結果である場合において、前記第１の判定工程における判定結果と前記第３の判定工程における判定結果とが等しいか否かに基づいて、前記再生クロック信号の位相が前記データ信号の位相に対して進んでいるか否かを検出することを特徴とする、請求項５に記載のクロック再生方法。
7. 前記位相比較工程における検出結果に応じて前記再生クロック信号の位相を制御する位相制御工程をさらに含むことを特徴とする、請求項５又は６に記載のクロック再生方法。
8. 前記位相制御工程において、前記位相比較工程で、前記再生クロック信号の位相が前記データ信号の位相に対して進んでいることが検出された場合には前記再生クロック信号の位相を遅らせるとともに、前記再生クロック信号の位相が前記データ信号の位相に対して遅れていることが検出された場合には前記再生クロック信号の位相を進ませることを特徴とする、請求項７に記載のクロック再生方法。
9. 前記位相比較部は、前記第２の判定回路による判定結果が真または偽のいずれか一方である場合において、前記第１の判定回路による判定結果および前記第３の判定回路による判定結果のうちの一方が真であり他方が偽であるときには前記再生クロック信号が前記データ信号の位相に対して遅れていることを検出し、それ以外のときには前記再生クロック信号が前記データ信号に対して進んでいることを検出することを特徴とする、請求項１に記載のクロック再生回路。

Images