JP2000232492A - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP2000232492A JP2000232492A JP3365799A JP3365799A JP2000232492A JP 2000232492 A JP2000232492 A JP 2000232492A JP 3365799 A JP3365799 A JP 3365799A JP 3365799 A JP3365799 A JP 3365799A JP 2000232492 A JP2000232492 A JP 2000232492A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- point
- phase error
- demodulated signal
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001172 regenerating effect Effects 0.000 title 1
- 230000007704 transition Effects 0.000 claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims abstract description 4
- 238000005070 sampling Methods 0.000 claims description 40
- 238000011084 recovery Methods 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 6
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 1
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
SK復調信号からクロック信号の再生が正確に行えるク
ロック再生回路を提供する。 【解決手段】位相回転回路1によって隣り合う受信点の
遷移角に基づき予め定めた角度だけPSK復調信号を位
相回転させ、位相回転されたPSK復調信号の隣り合う
受信点がI軸またはQ軸と交差するゼロクロス点位置と
隣り合う受信点間の時間点中点位置との時間的差に基づ
く位相誤差を位相誤差検出回路2によって検出し、検出
された位相誤差に基づき電圧制御発振器5の発振周波数
を制御して、アイの開口点においてサンプリングするク
ロックを正確に再生させる。
Description
のアイの開口点でサンプリングさせるために、PSK復
調信号からサンプリングクロック信号を再生するクロッ
ク再生回路に関する。
ク信号を再生する方法としてゼロクロス法によるクロッ
ク再生方法が知られている。ここで、ゼロクロス点はP
SK復調信号の隣り合う受信点がI軸、またはQ軸と交
差する点をいう。
帯域制限され、QPSK復調信号の場合、コンスタレー
ションは図9(a)に示す如くであり、波形は図9
(b)に示すように鈍った波形になる。この鈍った波形
のPSK復調信号から正しいマッピング情報を得るため
には、アイの開口点と呼ばれるポイントでPSK復調信
号をサンプリングさせるための、クロック信号を再生を
する必要がある。
の方法として、PSK復調信号の隣り合う受信点がI
軸、またはQ軸と交差する点を用いるゼロクロス法があ
る。すなわちゼロクロス点に基づきアイの開口点を求め
る。これは、PSK復調信号の振幅が零、すなわちPS
K復調信号がI軸、またはQ軸と交差する点が存在する
ことを用いている。
がAから受信点Bに遷移した場合、図10(b)に示す
如く、アイの開口点間の時間的中点位置Cとゼロクロス
点の位置Dとの間に時間的に少しずれが存在する場合が
ある。このずれを検出して、このずれをなくする方向に
サンプリングのタイミングを補正すれば、受信信号から
クロック信号を抽出することができる。これが一般的な
ゼロクロス法によるクロック再生方法である。
QPSK復調信号の場合は、QPSK復調信号の隣り合
う受信点がI軸またはQ軸と交差することが定まってい
る。したがってQPSK復調信号の場合は、ゼロクロス
点とアイの開口点間の時間的中点位置とがずれたときも
正確なタイミングのずれを算出することは可能である。
1(a)のコンステレーションおよび図11(b)の波
形図に示すように、受信点がI軸、またはQ軸上に存在
することから、例えば第3象限にある受信点に続いてI
軸上にある受信点とがくるような場合において、何らか
の理由によってI軸上の受信点がQ軸の正の方向にずれ
た場合など、上記I軸上の受信点がずれたたためにI軸
との交点をゼロクロス点と誤認してしまうなど、本来は
ゼロクロス点でない点をゼロクロス点として誤って検出
してしまう場合がある。
αの区間における受信点はゼロクロス検出に使用しない
区間とし、I軸、Q軸の近傍で復調した受信点を軸上に
くるべき点としてキャンセルし、ゼロクロス点の検出に
大きな誤りが生ずることを防止し、8PSK復調信号に
おけるアイの開口点でサンプリングを行うべくクロック
信号の再生を行っている。
ク再生回路において、I軸、Q軸の近傍に来るべき受信
点なのか否かの判別を行っているわけではなく、正確に
ゼロクロス点の検出ができているとはいえず、また8P
SK復調信号では、最大値、最小値とI軸上との点のほ
かにその中点値も存在するために、検出できたゼロクロ
ス点が図12(a)のコンステレーションに示すように
受信点が受信点Aから受信点Bに遷移した場合、図12
(b)に示すように、隣り合うアイの開口点間の時間的
中点位置Cがゼロクロス点Dとずれた位置にくるという
問題点があり、ゼロクロス点Dとの間にずれに基づく位
相誤差が生じるという問題点が生ずる。
絶対位相化して受信した状態でゼロクロス検出を行って
いるため、軸上にくる受信点が存在し、検出することが
できるゼロクロス点数が少ないという問題点もある。
るために、PSK復調信号からクロック信号の再生が正
確に行えるクロック再生回路を提供することを目的とす
る。
再生回路は、隣り合う受信点の遷移角に基づき予め定め
た角度だけPSK復調信号を位相回転させる位相回転回
路と、位相回転回路によって位相回転されたPSK復調
信号の前記隣り合う受信点がI軸またはQ軸と交差する
ゼロクロス点位置と前記隣り合う受信点間の時間的中点
位置との時間的差に基づく位相誤差を検出する位相誤差
検出回路とを備え、アイの開口点においてサンプリング
するべく位相誤差検出回路によって検出された位相誤差
に基づきPSK復調信号の隣り合う受信点のサンプリン
グ位置を修正することを特徴とする。
ば、位相回転回路によって隣り合う受信点の遷移角に基
づき予め定めた角度だけPSK復調信号が位相回転させ
られ、位相回転回路によって位相回転させられたPSK
復調信号の前記隣り合う受信点がI軸またはQ軸と交差
するゼロクロス点位置と前記隣り合う受信点間の時間的
中点位置との時間的差に基づく位相誤差が位相誤差検出
回路回路によって検出されて、アイの開口点においてサ
ンプリングするべく位相誤差検出回路によって検出され
た位相誤差に基づきPSK復調信号の隣り合う受信点の
サンプリング位置が修正される。
回路によって再生されたクロックに基づいて得たサンプ
リング点がアイの開口点に一致し、アイの開口点におい
てサンプリングされることになる。
生回路を実施の形態によって説明する。
ック再生回路の構成を示すブロック図である。本発明の
実施の一形態にかかるクロック再生回路において8PS
K復調信号の場合を例に説明する。
生回路は、図1に示すように、PSK復調信号(I、
Q)が位相回転回路1に供給されて、キャリア再生フラ
グ、デマップデータおよび隣り合う受信点の遷移角に基
づき予め定めた位相角の位相回転をさせて、位相回転さ
れたPSK復調信号(I′、Q′)が位相回転回路1か
ら出力される。
信号(I′、Q′)は位相誤差検出回路2に供給して、
位相誤差検出回路2にてPSK復調信号(I′、Q′)
の隣り合う受信点に基づくゼロクロス点と受信点間の時
間的中点位置との時間的差に基づく位相誤差を検出す
る。位相誤差検出回路2において検出された位相誤差
は、低域通過IIRフィルタ3に供給して位相誤差の低
域成分を抽出して、低域通過IIRフィルタ3の出力を
D/A変換器4に供給して、検出した位相誤差の低域成
分に基づくレベルのアナログ信号に変換し、変換アナロ
グ信号を周波数制御信号として温度補償電圧制御水晶発
振器5に供給してマスタクロック信号を得る。このマス
タクロック信号を基に、例えばマスタクロック信号を分
周するなどしてサンプリングクロックを得る。
てPSK復調信号のアイの開口点でサンプリングさせ
る。ここで、位相誤差検出回路2以降の構成は従来のゼ
ロクロス法の場合と同様である。
する。PSK復調信号(I、Q)は、PSK復調信号
(I、Q)をー45度位相回転させる位相回転器12に
供給してー45度位相回転させる。位相回転器12から
の出力をPSK復調信号(I45、Q45)と記す。P
SK復調信号(I、Q)とPSK復調信号(I45、Q
45)とはセレクタ13に供給して、後記するデコーダ
11からのセレクト信号S45に基づいて一方を選択す
る。セレクタ13からの出力をPSK復調信号(I″、
Q″)と記す。
調信号(I、Q)をー22.5度位相回転させる位相回
転器14に供給してー22.5度位相回転させる。位相
回転器14からの出力をPSK復調信号(I22.5、
Q22.5)と記す。PSK復調信号(I″、Q″)と
PSK復調信号(I22.5、Q22.5)とはセレク
タ14に供給して、後記するデコーダ11からのセレク
ト信号S22.5に基づいて一方を選択する。セレクタ
15からの出力をPSK復調信号(I′、Q′)と記
す。
Q′)は、セレクト信号S22.5、S45に基づい
て、PSK復調信号(I、Q)を基準にして位相回転さ
せないPSK復調信号(I、Q)、−22.5度位相回
転させたPSK復調信号(I22.5、Q22.5)、
−45度位相回転させたPSK復調信号(I45、Q4
5)、−67.5度位相回転させたPSK復調信号(I
67.5、Q67.5)になる。
ップデータとを受けて、セレクト信号S45、S22.
5をそれぞれセレクタ13および15へ各別に送出す
る。図3はデコーダ11におけるデコード動作説明のた
めの真理値表である。
れているとき高電位である。デマップデータはPSK復
調信号の受信位相を(0)〜(7)に数値化したもので
あって、正のI軸上の点を0とし、反時計方向に45度
ずつにインクリメントされていくものとする。デマップ
データ(0)、(1)、(2)、(3)、(4)、
(5)、(6)、(7)に対して、0度、45度、90
度、135度、180度、225度、270度が対応す
る。
データに対してデマップデータの距離、位相差は図3に
示す如くであり、位相差は遷移角を示している。また、
デコーダ11からのセレクト信号S45、S22.5に
よって、PSK復調信号(I、Q)は位相回転されてP
SK復調信号(I′、Q′)となるときの、位相回転角
を図3において、(I′、Q′)の回転角と表示して示
してある。
ケースeの場合で、デマップデータ1、4の場合を取れ
ば、受信点は45度と180度である。45度の位置に
おける受信点が次に180度の位置における受信点に遷
移する場合であって135度の遷移角である。180度
の位置における受信点から45度の位置における受信点
に遷移する場合でも同様である。
相回転回路1によって回転される回転角はー22.5度
であって、時計方向に22.5度位相回転されることを
示している。この回転によって45度の位置における受
信点が22.5度の位置における受信点に回転させら
れ、180度の位置における受信点が157.5度の位
置における受信点に回転させられることになり、受信点
がI軸およびQ軸に位置することはなくなる。これは他
の受信点位置の場合についても同様である。
回転されたPSK復調信号(I′Q′)が位相誤差検出
回路2に供給される。位相誤差検出回路2の一例を図4
に示す。
信号(I′Q′)はDフリップフロップ(Dフリップフ
ロップをDFFとも記す)21に供給され、シンボルク
ロックの2倍の周波数のサンプリングクロックによりP
SK復調信号(I′Q′)が読み取られる。DFF21
の出力をPSK復調信号(I2、Q2)と記す。PSK
復調信号(I2、Q2)はDFF22に供給され、同様
にサンプリングクロックにより読み取られる。DFF2
2の出力をPSK復調信号(I3、Q3)と記す。PS
K復調信号(I3、Q3)はDFF23に供給され、同
様にサンプリングクロックによって読み取られる。DF
F23の出力をPSK復調信号(I0、Q0)と記す。
調出力(I0、Q0)とは符号比較器25に供給され
て、その符号が比較される。符号比較器25はPSK復
調出力(I2、Q2)の符号とPSK復調出力(I0、
Q0)の符号とが互いに異なるときに符号比較器25か
らからイネーブル信号が出力される。一方、サンプリン
グクロックを2分周器27で分周したシンボルクロック
と符号比較器25から出力されるイネーブル信号とはア
ンドゲート28によって論理積が取られて、アンドゲー
ト28の出力をストローブパルスとして、PSK復調信
号(I2、Q2)とPSK復調信号(I3、Q3)とを
入力とする位相誤差検出器24から出力される位相誤差
データがラッチ回路26においてラッチされる。
償電圧制御水晶発振器5に供給されて、温度補償電圧制
御水晶発振器5の発振周波数に基づいてサンプリングク
ロックの周波数が制御され、サンプリングクロックが収
束しているときはPSK復調信号(I′Q′)を読み取
るサンプリングタイミングはアイの開口点に一致してい
る。したがって、PSK復調信号(I2、Q2)はアイ
の開口点におけるサンプリング出力であり、また、PS
K復調信号(I0、Q0)はDFF21により読み取っ
たアイの開口点に引き続く次のアイの開口点におけるP
SK復調信号(I′、Q′)のサンプリング出力であ
る。
は、PSK復調信号(I3、Q3)はサンプリング出力
間の時間的に1/2のときにおけるPSK復調信号
(I′Q′)であって、ゼロクロス点と一致している。
しかるに、収束していないときはPSK復調信号(I
3、Q3)はPSK復調信号の隣り合う受信点間の時間
的中点位置におけるPSK復調信号とI軸またはQ軸と
の間の間隔に対応している。
信号(I3、Q3)とを受けて位相誤差検出器24か
ら、PSK復調信号の隣り合う受信点間の時間的中点位
置におけるPSK復調信号とI軸またはQ軸との間の間
隔が位相誤差に変換されてして出力される。このときの
位相誤差の方向はPSK復調信号(I2、Q2)に基づ
くアイの開口点の符号に符号に基づいて定められる。
力はアイの開口点間の時間的中点位置とゼロクロス位置
との間における時間的差である位相誤差がその極性も含
めて求められる。このように、ラッチ回路26におい
て、隣り合うサンプリングクロック2回に1回だけ位相
誤差検出器24から出力される位相誤差データを使用し
ているため、PSK復調信号(I0、Q0)およびPS
K復調信号(I2、Q2)はアイの開口点へと収束して
いく。
ィルタに供給されて、その低域成分である位相誤差がD
/A変換器によってアナログ信号に変換され、D/A変
換されたアナログ信号は周波数制御信号として温度補償
電圧制御水晶発振器5に供給されて、マスタクロックと
して出力される。したがって、位相誤差検出器24から
出力される位相誤差に基づいてマスタクロックの周波数
が制御されて、このマスタクロックに基づいてアイの開
口位置間の中点点位置がPSK復調信号(I′、Q′)
のゼロクロス位置になるように制御されて、アイの開口
位置でのサンプリングが行われることになる。
ロック再生回路における位相誤差検出回路の作用を図5
〜図8に基づいてさらに説明する。
が(1)、(2)の図5に示す場合には、ケースbのと
きであり、受信点間の遷移角は45度であって、位相回
転回路1においてー67.5度位相回転させられて、ー
67.5度位相回転させられたPSK復調信号(I′、
Q′)が位相誤差検出回路2へ送出される。DFF21
によってサンプリング点aにおいてPSK復調信号
(I′、Q′)がサンプリングされ、DFF23によっ
てサンプリング点bにおいてPSK復調信号(I′、
Q′)がサンプリングされ、DFF22によってPSK
復調信号(I′、Q′)がサンプリングされる。DFF
22によってサンプリングされたPSK復調信号
(I′、Q′)はサンプリング点aとサンプリング点b
との中間点であって、以下、検出ゼロクロス点と記して
ある。tsはサンプリングクロックの周期である。
の間隔が位相誤差として位相誤差検出器24にて検出さ
れ、この位相誤差に基づいてマスタクロックの周波数が
制御されて、図5の例の場合は検出ゼロクロス点が右に
移動させられて、ゼロクロス点に一致するように制御さ
れる。この場合は、位相回転によってPSK復調信号
(I′、Q′)のアイの開口点位置がI軸上にもQ軸上
にもに位置することはない。この場合において、I′軸
は遷移前の受信点も遷移後の受信点も同一極性方向のた
めに位相誤差が検知されることはなく、位相誤差Iに×
を付してこれを示している。
が(0)、(2)の図6に示す場合には、ケースdのと
きであり、受信点間の遷移角は90度であって、位相回
転回路1においてー45度位相回転させられて、ー45
度位相回転させられたPSK復調信号(I′、Q′)が
位相誤差検出回路2へ送出される。DFF21によって
サンプリング点aにおいてPSK復調信号(I′、
Q′)がサンプリングされ、DFF23によってサンプ
リング点bにおいてPSK復調信号(I′、Q′)がサ
ンプリングされ、DFF22によって検出ゼロクロス点
においてPSK復調信号(I′、Q′)がサンプリング
される。
隔が位相誤差として位相誤差検出器24にて検出され、
この位相誤差に基づいてマスタクロックの周波数が制御
されて、図6の例の場合は検出ゼロクロス点が右に移動
させられて、ゼロクロス点に一致するように制御され
る。この場合は、位相回転によってPSK復調信号
(I′、Q′)のアイの開口点位置がI軸上にもQ軸上
にもに位置することはない。この場合において、I′軸
は遷移前の受信点も遷移後の受信点も同一極性方向のた
めに位相誤差が検知されることはなく、位相誤差Iに×
を付してこれを示している。
が(7)、(2)の図7に示す場合には、ケースeのと
きであり、受信点間の遷移角は135度であって、位相
回転回路1においてー22.5度位相回転させられて、
ー22.5度位相回転させられたPSK復調信号
(I′、Q′)が位相誤差検出回路2へ送出される。D
FF21によってサンプリング点aにおいてPSK復調
信号(I′、Q′)がサンプリングされ、DFF23に
よってサンプリング点bにおいてPSK復調信号
(I′、Q′)がサンプリングされ、DFF22によっ
て検出ゼロクロス点においてPSK復調信号(I′、
Q′)がサンプリングされる。
隔が位相誤差として位相誤差検出器24にて検出され、
この位相誤差に基づいてマスタクロックの周波数が制御
されて、図7の例の場合は検出ゼロクロス点が右に移動
させられて、ゼロクロス点に一致するように制御され
る。この場合は、位相回転によってPSK復調信号
(I′、Q′)のアイの開口点位置がI軸上にもQ軸上
にもに位置することはない。この場合において、I′軸
は遷移前の受信点も遷移後の受信点も同一極性方向のた
めに位相誤差が検知されることはなく、位相誤差Iに×
を付してこれを示している。
が(6)、(2)の図8に示す場合には、ケースhのと
きであり、受信点間の遷移角は180度であって、位相
回転回路1においてー45度位相回転させられて、ー4
5度位相回転させられたPSK復調信号(I′、Q′)
が位相誤差検出回路2へ送出される。DFF21によっ
てサンプリング点aにおいてPSK復調信号(I′、
Q′)がサンプリングされ、DFF23によってサンプ
リング点bにおいてPSK復調信号(I′、Q′)がサ
ンプリングされ、DFF22によって検出ゼロクロス点
においてPSK復調信号(I′、Q′)がサンプリング
される。
隔が位相誤差として位相誤差検出器24にて検出され、
この位相誤差に基づいてマスタクロックの周波数が制御
されて、図7の例の場合は検出ゼロクロス点が右に移動
させられて、ゼロクロス点に一致するように制御され
る。この場合は、位相回転によってPSK復調信号
(I′、Q′)のアイの開口点位置がI軸上にもQ軸上
にもに位置することはない。この場合において、I′軸
は遷移前の受信点と遷移後の受信点との極性が異なるた
めに位相誤差が検知され、位相誤差Qの場合と同様に
I′軸側においても位相誤差が求められて、位相誤差I
が求められる。この場合には位相誤差Qと位相誤差Iと
の平均値を位相誤差とする。
相誤差が検出されるときは、両位相誤差の平均を取って
位相誤差とするために、一方側の位相誤差を位相誤差と
する場合よりも良好な結果が得られる。
るクロック再生回路において、位相誤差検出回路2の出
力を、IIRフィルタ3、D/A変換器4、温度補償電
圧制御水晶発振器5を介してマスタクロックを得る場合
を例示したが、このようにアナログ信号に変換せずに、
位相誤差検出回路2の出力からデジタル処理によってマ
スタクロックを得ることもできる。さらに、位相誤差検
出回路2の出力から本来の受信点であるアイの開口点を
推測することもできる。
したが、BPSK変調信号およびQPSK変調信号の場
合にも適用することができる。BPSK変調信号の場合
は、受信点の位相差が180度の場合しかないために、
図3におけるケースg、hのみを適用すればよい。QP
SK変調信号の場合は、受信点の位相差が90度か18
0度の場合しかないために、図3におけるケースc、
d、g、hのみを適用すればよい。
ック再生回路によれば、位相回転回路によって隣り合う
受信点の遷移角に基づき予め定めた角度だけPSK復調
信号を位相回転させ、位相回転させられたPSK復調信
号の前記隣り合う受信点がI軸またはQ軸と交差するゼ
ロクロス点位置と前記隣り合う受信点間の時間的中点位
置との時間的差に基づく位相誤差を検出し、アイの開口
点においてサンプリングするべく検出した位相誤差に基
づきPSK復調信号の隣り合う受信点のサンプリング位
置を修正するため、ゼロクロス点が誤って検出されるこ
とはなくなり、クロックが正確に再生されるという効果
が得られる。
ば、受信点はI軸およびQ軸に一致することはなくなっ
て、検出できるゼロクロス位置が増加するという効果も
得られる。
路の構成を示すブロック図である。
路における位相回転回路の構成を示すブロック図であ
る。
理値を示す説明図である。
路における位相誤差検出回路の構成を示すブロック図で
ある。
路の作用の説明に供する模式説明図である。
路の作用の説明に供する模式説明図である。
路の作用の説明に供する模式説明図である。
路の作用の説明に供する模式説明図である。
法の説明に供する模式説明図である。
ス法の説明に供する模式説明図である
ス法の説明に供する模式説明図である。
ス法の説明に供する模式説明図である。
Claims (3)
- 【請求項1】隣り合う受信点の遷移角に基づき予め定め
た角度だけPSK復調信号を位相回転させる位相回転回
路と、位相回転回路によって位相回転されたPSK復調
信号の前記隣り合う受信点がI軸またはQ軸と交差する
ゼロクロス点位置と前記隣り合う受信点間の時間的中点
位置との時間的差に基づく位相誤差を検出する位相誤差
検出回路とを備え、アイの開口点においてサンプリング
するべく位相誤差検出回路によって検出された位相誤差
に基づきPSK復調信号の隣り合う受信点のサンプリン
グ位置を修正することを特徴とするクロック再生回路。 - 【請求項2】請求項1記載のクロック再生回路におい
て、位相回転回路は8PSK復調信号を入力とし、受信
点をー45度位相回転させる第1位相回転器と、第1位
相回転器の出力と入力8PSK復調信号との一方を選択
する第1セレクタと、第1セレクタの出力をー22.5
度位相回転させる第2位相回転器と、第2位相回転器の
出力と第1セレクタの出力との一方を選択する第2セレ
クタとを備え、隣り合う受信点間の遷移角に基づいて第
1セレクタおよび第2セレクタによる選択を制御するこ
とを特徴とするクロック再生回路。 - 【請求項3】請求項1記載のクロック再生回路におい
て、位相誤差検出回路によって検出された位相誤差の低
周波成分に基づき発振周波数が制御される発振器からの
出力発振周波数に基づきアイの開口点をサンプリングす
るサンプリングクロックを得ることを特徴とするクロッ
ク再生回路。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365799A JP3649930B2 (ja) | 1999-02-12 | 1999-02-12 | クロック再生回路 |
CN00803683.7A CN1129285C (zh) | 1999-02-12 | 2000-02-07 | 时钟再生电路 |
DE1152577T DE1152577T1 (de) | 1999-02-12 | 2000-02-07 | Schaltung zur taktrückgewinnung |
EP00902120A EP1152577B1 (en) | 1999-02-12 | 2000-02-07 | Clock reproducing circuit |
PCT/JP2000/000654 WO2000048371A1 (fr) | 1999-02-12 | 2000-02-07 | Circuit de reproduction de signal de synchronisation |
US09/890,865 US6519303B1 (en) | 1999-02-12 | 2000-02-07 | Clock reproduction circuit |
DE60034552T DE60034552T2 (de) | 1999-02-12 | 2000-02-07 | Schaltung zur taktrückgewinnung |
CA002361032A CA2361032C (en) | 1999-02-12 | 2000-02-07 | Clock reproduction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3365799A JP3649930B2 (ja) | 1999-02-12 | 1999-02-12 | クロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232492A true JP2000232492A (ja) | 2000-08-22 |
JP3649930B2 JP3649930B2 (ja) | 2005-05-18 |
Family
ID=12392531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3365799A Expired - Fee Related JP3649930B2 (ja) | 1999-02-12 | 1999-02-12 | クロック再生回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6519303B1 (ja) |
EP (1) | EP1152577B1 (ja) |
JP (1) | JP3649930B2 (ja) |
CN (1) | CN1129285C (ja) |
CA (1) | CA2361032C (ja) |
DE (2) | DE60034552T2 (ja) |
WO (1) | WO2000048371A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009268053A (ja) * | 2007-07-02 | 2009-11-12 | Sony Corp | Iq信号発生器のためのスワップ機能を実施するためのシステム及び方法 |
WO2011030740A1 (ja) * | 2009-09-09 | 2011-03-17 | 日本電気株式会社 | クロック再生回路及びクロック再生方法 |
JP2013126224A (ja) * | 2011-12-16 | 2013-06-24 | Nec Engineering Ltd | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4830209B2 (ja) * | 2001-04-24 | 2011-12-07 | 株式会社ジェイテクト | 最大値・最小値検出方法、最大値・最小値検出装置、その最大値・最小値検出装置を備えたトルク検出装置及び舵取装置 |
DE10228999B4 (de) * | 2002-06-28 | 2006-12-14 | Advanced Micro Devices, Inc., Sunnyvale | Konstellationsmanipulation zur Frequenz/Phasenfehlerkorrektur |
EP1463233A3 (en) | 2002-10-25 | 2004-10-06 | Matsushita Electric Industrial Co., Ltd. | Signal transmission method for frame formatted data using a unique word |
TW595111B (en) * | 2003-09-03 | 2004-06-21 | Mediatek Inc | Fast data recovery digital data slicer |
EP1712030B1 (en) * | 2004-03-18 | 2008-01-09 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit and receiver using the circuit |
US8204156B2 (en) * | 2008-12-31 | 2012-06-19 | Intel Corporation | Phase error detection with conditional probabilities |
US9800440B1 (en) * | 2016-06-28 | 2017-10-24 | Intel IP Corporation | Transmitter (TX) dead-time modulation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745084B2 (ja) * | 1972-12-28 | 1982-09-25 | ||
JPH0369238A (ja) * | 1989-08-08 | 1991-03-25 | Mitsubishi Electric Corp | 復調データ識別判定装置 |
JP2689842B2 (ja) * | 1993-02-26 | 1997-12-10 | 日本電気株式会社 | π/4QPSKクロック再生器 |
JP3349830B2 (ja) * | 1994-07-29 | 2002-11-25 | 沖電気工業株式会社 | クロック発生回路 |
JP3259595B2 (ja) | 1995-05-31 | 2002-02-25 | 日本電信電話株式会社 | クロック再生回路 |
JPH09166624A (ja) * | 1995-12-19 | 1997-06-24 | Nippon Steel Corp | 位相補正方法及び波形監視装置 |
JPH10308717A (ja) * | 1997-05-02 | 1998-11-17 | Sony Corp | 受信装置および受信方法 |
JP3986647B2 (ja) * | 1998-01-30 | 2007-10-03 | パイオニア株式会社 | 記録情報再生装置 |
-
1999
- 1999-02-12 JP JP3365799A patent/JP3649930B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-07 CN CN00803683.7A patent/CN1129285C/zh not_active Expired - Fee Related
- 2000-02-07 CA CA002361032A patent/CA2361032C/en not_active Expired - Fee Related
- 2000-02-07 DE DE60034552T patent/DE60034552T2/de not_active Expired - Lifetime
- 2000-02-07 WO PCT/JP2000/000654 patent/WO2000048371A1/ja active IP Right Grant
- 2000-02-07 EP EP00902120A patent/EP1152577B1/en not_active Expired - Lifetime
- 2000-02-07 DE DE1152577T patent/DE1152577T1/de active Pending
- 2000-02-07 US US09/890,865 patent/US6519303B1/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009268053A (ja) * | 2007-07-02 | 2009-11-12 | Sony Corp | Iq信号発生器のためのスワップ機能を実施するためのシステム及び方法 |
WO2011030740A1 (ja) * | 2009-09-09 | 2011-03-17 | 日本電気株式会社 | クロック再生回路及びクロック再生方法 |
US8774321B2 (en) | 2009-09-09 | 2014-07-08 | Nec Corporation | Clock data recovery circuit and clock data recovery method |
JP5585583B2 (ja) * | 2009-09-09 | 2014-09-10 | 日本電気株式会社 | クロック再生回路及びクロック再生方法 |
JP2013126224A (ja) * | 2011-12-16 | 2013-06-24 | Nec Engineering Ltd | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2000048371A1 (fr) | 2000-08-17 |
EP1152577A1 (en) | 2001-11-07 |
US6519303B1 (en) | 2003-02-11 |
EP1152577A4 (en) | 2005-10-19 |
DE60034552D1 (de) | 2007-06-06 |
CA2361032A1 (en) | 2000-08-17 |
DE60034552T2 (de) | 2007-08-16 |
EP1152577B1 (en) | 2007-04-25 |
CN1340263A (zh) | 2002-03-13 |
JP3649930B2 (ja) | 2005-05-18 |
CN1129285C (zh) | 2003-11-26 |
CA2361032C (en) | 2008-01-08 |
DE1152577T1 (de) | 2002-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4308505A (en) | Frequency detector device and method | |
JP3649930B2 (ja) | クロック再生回路 | |
US7660377B2 (en) | Device for estimating a timing correction loop error for a digital demodulator | |
JPH0449822B2 (ja) | ||
JP2007529913A5 (ja) | ||
JPH03174851A (ja) | ディジタル被変調信号復号装置 | |
JP3729366B2 (ja) | パケットfsk受信機用クロック再生回路 | |
CA2262882C (en) | Frequency lock indicator for fpll demodulated signal having a pilot | |
JPH09501277A (ja) | デジタル変調された信号を復調する方法及び復調器 | |
JPH0428185B2 (ja) | ||
JPH11355372A (ja) | 周波数再生回路および周波数再生方法 | |
JP3088892B2 (ja) | データ受信装置 | |
JP3088893B2 (ja) | データ受信装置 | |
JP3088894B2 (ja) | データ受信装置 | |
JPH06261088A (ja) | 復調器オフセット除去回路 | |
JPH10155005A (ja) | 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置 | |
US7095807B2 (en) | Method for decoding biphase signals | |
JPH0897874A (ja) | オフセットqpsk復調器 | |
JP3088891B2 (ja) | データ受信装置 | |
US20060215791A1 (en) | Apparatus and method and decoding biphase signals | |
JPH06291791A (ja) | 位相変調波信号の復調装置 | |
JP4101777B2 (ja) | タイミング同期回路 | |
JP2538888B2 (ja) | デジタル信号復調装置 | |
JPH11355371A (ja) | 周波数再生回路および周波数再生方法 | |
JPS63217753A (ja) | キヤリア再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |