JP4101777B2 - タイミング同期回路 - Google Patents
タイミング同期回路 Download PDFInfo
- Publication number
- JP4101777B2 JP4101777B2 JP2004045778A JP2004045778A JP4101777B2 JP 4101777 B2 JP4101777 B2 JP 4101777B2 JP 2004045778 A JP2004045778 A JP 2004045778A JP 2004045778 A JP2004045778 A JP 2004045778A JP 4101777 B2 JP4101777 B2 JP 4101777B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase error
- reference signal
- symbol
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 claims description 60
- 238000001514 detection method Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 25
- 238000012935 Averaging Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 7
- 239000006185 dispersion Substances 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
(1)受信信号(中間周波数帯、ベースバンド)からクロックを直接生成する方法;
(2)サンプリングされた信号からタイミング誤差を検出し、その検出結果をもとにクロック発振器を制御する方法;
の2種類に大別される方法がある。
シンボルレートの2倍のサンプリングレートでサンプリングされた、直交復調器の同相チャネル出力または直交チャネル出力を、ローパスフィルタを介して入力として、
該入力信号に対して、アイ開口時点に対応するサンプルは第1出力端子に出力し、アイ開口時点以外のサンプルは第2出力端子に出力する第1スイッチ手段と;
該第1スイッチ手段の前記第1出力端子に接続され、前記アイ開口時点に対応するサンプルに対して識別処理を行い、送信されたデータ列を再生する識別手段と;
該識別手段の出力を1シンボル時間保持する記憶手段と;
該記憶手段の出力および前記識別手段の出力を入力とし、時間的に連続した2シンボルにわたる識別手段の出力に基づいて後述の第2スイッチ手段およびn個の位相誤差検出手段に対して制御を行う制御手段と;
前記第1スイッチ手段の第2出力端子の出力を入力とし、該入力信号を前記制御手段の制御下でn個の出力端子に出力する第2スイッチ手段と;
該第2スイッチ手段のn個(n≦2(M−1)・(2M−1))の各出力端子にそれぞれ接続されたn個の位相誤差検出手段と;
該n個の位相誤差検出手段の出力を入力とし、平均化処理を行う平均化手段と;
を具備し、
前記位相誤差検出手段が、前記制御手段により制御される前記第2スイッチ手段の出力を入力とし、前記制御手段の出力に従い、時間的に連続した第1シンボルと第2シンボルとの2シンボルにわたる4M通りの信号遷移のうち、2シンボルとも同一の振幅を取る信号遷移を除いた2M・(2M−1)通りの信号遷移について、
前記時間的に連続した2シンボルの送信データに対応する信号振幅の平均値を基準信号振幅とし、
・第1シンボルが基準信号振幅以下で、且つ第2シンボルが基準信号振幅以上、
・第1シンボルが基準信号振幅以上で、且つ第2シンボルが基準信号振幅以下、
の2通りの信号遷移について、前記第2スイッチ手段の出力からの入力信号を基準信号振幅を中心に折り返すことで、遷移の向きを右上がり、あるいは左上がりにそろえ、その上で該入力信号と前記基準信号振幅との差を位相誤差として出力するようにしたことを特徴とするタイミング同期回路にある。
シンボルレートの2倍のサンプリングレートでサンプリングされた、直交復調器の同相チャネル出力または直交チャネル出力を、ローパスフィルタを介して入力として、
該入力信号に対して、アイ開口時点に対応するサンプルは第1出力端子に出力し、アイ開口時点以外のサンプルは第2出力端子に出力するスイッチ手段と;
該スイッチ手段の前記第1出力端子に接続され、前記アイ開口時点に対応するサンプルに対して識別処理を行い、送信されたデータ列を再生する識別手段と;
該識別手段の出力を1シンボル時間保持する記憶手段と;
前記スイッチ手段の第2出力端子の出力と、前記識別手段の出力および前記記憶手段の出力とを入力として、前記スイッチ手段の第2出力端子からの入力と後述の基準信号振幅との差を位相誤差として出力する位相誤差検出手段と;
該位相誤差検出手段の出力を入力とし、平均化処理を行う平均化手段と;
を具備し、
前記位相誤差検出手段が、
前記識別手段の出力および前記記憶手段の出力を入力として、時間的に連続した第1シンボルと第2シンボルとの2シンボルにわたる4M通りの信号遷移のうち、2シンボルとも同一の振幅を取る信号遷移を除いた2M・(2M−1)通りの信号遷移について、前記第1および第2シンボルの送信データに対応する信号振幅の平均値を前記基準信号振幅として出力する基準信号振幅計算手段と、
該基準信号振幅計算手段の出力を前記スイッチ手段の第2出力端子からの入力から減算する減算手段と、
該減算手段の出力を入力として、
・第1シンボルが基準信号振幅以下で、且つ第2シンボルが基準信号振幅以上、
・第1シンボルが基準信号振幅以上で、且つ第2シンボルが基準信号振幅以下、
の2通りの信号遷移について、前記前記減算手段の出力を符号反転し、遷移の向きを右上がり、あるいは左上がりにそろえるための符号反転手段と、
で構成されるようにしたことを特徴とするタイミング同期回路にある。
図1は本発明によるタイミング同期回路の実施の形態の一例を示すブロック図であり、図2は本発明で用いる位相誤差検出手段の動作原理を示す図である。
20 出力端子
100 (第1)スイッチ手段
110 識別手段
120 記憶手段
130 制御手段
200 第2スイッチ手段
210,220,230 位相誤差検出手段
250 位相誤差検出手段
260 減算手段
270 基準信号振幅計算手段
280 符号反転手段
300 平均化手段
310,320,330 重み付け手段
400 A/D変換器
410 位相誤差検出手段
420 ローパスフィルタ
430 VOC
Claims (6)
- PSKを含む4M値QAM変調信号(Mは自然数)の復調に用いるタイミング同期回路において、当該タイミング同期回路が:
シンボルレートの2倍のサンプリングレートでサンプリングされた、直交復調器の同相チャネル出力または直交チャネル出力を、ローパスフィルタを介して入力として、
該入力信号に対して、アイ開口時点に対応するサンプルは第1出力端子に出力し、アイ開口時点以外のサンプルは第2出力端子に出力する第1スイッチ手段と;
該第1スイッチ手段の前記第1出力端子に接続され、前記アイ開口時点に対応するサンプルに対して識別処理を行い、送信されたデータ列を再生する識別手段と;
該識別手段の出力を1シンボル時間保持する記憶手段と;
該記憶手段の出力および前記識別手段の出力を入力とし、時間的に連続した2シンボルにわたる識別手段の出力に基づいて後述の第2スイッチ手段およびn個の位相誤差検出手段に対して制御を行う制御手段と;
前記第1スイッチ手段の第2出力端子の出力を入力とし、該入力信号を前記制御手段の制御下でn個の出力端子に出力する第2スイッチ手段と;
該第2スイッチ手段のn個(n≦2(M−1)・(2M−1))の各出力端子にそれぞれ接続されたn個の位相誤差検出手段と;
該n個の位相誤差検出手段の出力を入力とし、平均化処理を行う平均化手段と;
を具備し、
前記位相誤差検出手段が、前記制御手段により制御される前記第2スイッチ手段の出力を入力とし、前記制御手段の出力に従い、時間的に連続した第1シンボルと第2シンボルとの2シンボルにわたる4M通りの信号遷移のうち、2シンボルとも同一の振幅を取る信号遷移を除いた2M・(2M−1)通りの信号遷移について、
前記時間的に連続した2シンボルの送信データに対応する信号振幅の平均値を基準信号振幅とし、
・第1シンボルが基準信号振幅以下で、且つ第2シンボルが基準信号振幅以上、
・第1シンボルが基準信号振幅以上で、且つ第2シンボルが基準信号振幅以下、
の2通りの信号遷移について、前記第2スイッチ手段の出力からの入力信号を基準信号振幅を中心に折り返すことで、遷移の向きを右上がり、あるいは左上がりにそろえ、その上で該入力信号と前記基準信号振幅との差を位相誤差として出力するようにしたことを特徴とするタイミング同期回路。 - 請求項1記載のタイミング同期回路において、前記位相誤差検出手段が前記第2スイッチ手段からの入力信号と前記基準信号振幅との差の符号を位相誤差信号として出力することを特徴とするタイミング同期回路。
- 請求項2記載のタイミング同期回路において、前記入力信号の内部表現に自然2進数を割り当てた場合に、前記n個の位相検出手段を排他的論理和で実現することを特徴とするタイミング同期回路。
- 請求項1〜3のいずれか一項に記載のタイミング同期回路において、前記n個の位相誤差検出手段の出力の後段に各々重み付け手段を設けたことを特徴とするタイミング同期回路。
- PSKを含む4M値QAM変調信号(Mは自然数)の復調に用いるタイミング同期回路において、当該タイミング同期回路が:
シンボルレートの2倍のサンプリングレートでサンプリングされた、直交復調器の同相チャネル出力または直交チャネル出力を、ローパスフィルタを介して入力として、
該入力信号に対して、アイ開口時点に対応するサンプルは第1出力端子に出力し、アイ開口時点以外のサンプルは第2出力端子に出力するスイッチ手段と;
該スイッチ手段の前記第1出力端子に接続され、前記アイ開口時点に対応するサンプルに対して識別処理を行い、送信されたデータ列を再生する識別手段と;
該識別手段の出力を1シンボル時間保持する記憶手段と;
前記スイッチ手段の第2出力端子の出力と、前記識別手段の出力および前記記憶手段の出力とを入力として、前記スイッチ手段の第2出力端子からの入力と後述の基準信号振幅との差を位相誤差として出力する位相誤差検出手段と;
該位相誤差検出手段の出力を入力とし、平均化処理を行う平均化手段と;
を具備し、
前記位相誤差検出手段が、
前記識別手段の出力および前記記憶手段の出力を入力として、時間的に連続した第1シンボルと第2シンボルとの2シンボルにわたる4M通りの信号遷移のうち、2シンボルとも同一の振幅を取る信号遷移を除いた2M・(2M−1)通りの信号遷移について、前記第1および第2シンボルの送信データに対応する信号振幅の平均値を前記基準信号振幅として出力する基準信号振幅計算手段と、
該基準信号振幅計算手段の前記基準信号振幅出力を前記スイッチ手段の第2出力端子からの入力から減算する減算手段と、
該減算手段の出力を入力として、
・第1シンボルが基準信号振幅以下で、且つ第2シンボルが基準信号振幅以上、
・第1シンボルが基準信号振幅以上で、且つ第2シンボルが基準信号振幅以下、
の2通りの信号遷移について、前記前記減算手段の出力を符号反転し、遷移の向きを右上がり、あるいは左上がりにそろえるための符号反転手段と、
で構成されるようにしたことを特徴とするタイミング同期回路。 - 前記位相誤差検出手段は位相誤差の符号を表す1ビットのみを出力することを特徴とする請求項5に記載のタイミング同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004045778A JP4101777B2 (ja) | 2003-11-05 | 2004-02-23 | タイミング同期回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375621 | 2003-11-05 | ||
JP2004045778A JP4101777B2 (ja) | 2003-11-05 | 2004-02-23 | タイミング同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005160006A JP2005160006A (ja) | 2005-06-16 |
JP4101777B2 true JP4101777B2 (ja) | 2008-06-18 |
Family
ID=34741399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004045778A Expired - Lifetime JP4101777B2 (ja) | 2003-11-05 | 2004-02-23 | タイミング同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4101777B2 (ja) |
-
2004
- 2004-02-23 JP JP2004045778A patent/JP4101777B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005160006A (ja) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5789988A (en) | Clock recovery circuit for QAM demodulator | |
JPH09130444A (ja) | 信号処理装置 | |
EP2903199A1 (en) | Circuit for symbol timing synchronization | |
JP2007195075A (ja) | 復調回路および復調方法 | |
JPH07321862A (ja) | ディジタル変調波復調装置 | |
US6996191B1 (en) | Efficient accurate controller for envelope feedforward power amplifiers | |
US6127897A (en) | Zero-crossing detection type clock recovery circuit operated at symbol rate | |
US7660377B2 (en) | Device for estimating a timing correction loop error for a digital demodulator | |
US5448201A (en) | Clock recovery circuit in π/4 shift quadriphase PSK demodulator | |
JPH11177644A (ja) | ビットタイミング再生回路 | |
JP4101777B2 (ja) | タイミング同期回路 | |
KR100466589B1 (ko) | 디지털 심볼 동기 장치 및 그 방법 | |
US7450655B2 (en) | Timing error detection for a digital receiver | |
JP4930490B2 (ja) | シンボル同期方法及びデジタル復調装置 | |
JP4292355B2 (ja) | Gmsk変調回路 | |
JP3444938B2 (ja) | 準同期検波復調回路 | |
JPH0897874A (ja) | オフセットqpsk復調器 | |
JP2696948B2 (ja) | 搬送波再生回路 | |
JP2795761B2 (ja) | Msk信号復調回路 | |
JP5168111B2 (ja) | 位相不確定性除去機能を有する復調器およびそのキャリアスリップ補償方法 | |
JP2014096774A (ja) | 位相変調波信号復調装置および位相変調波信号復調方法 | |
JPS60189354A (ja) | 通信方式 | |
JP2874450B2 (ja) | 復調器 | |
JPH09261294A (ja) | 復調装置 | |
JP2002271434A (ja) | 搬送波再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070615 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4101777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |