JPH11177644A - ビットタイミング再生回路 - Google Patents

ビットタイミング再生回路

Info

Publication number
JPH11177644A
JPH11177644A JP36352297A JP36352297A JPH11177644A JP H11177644 A JPH11177644 A JP H11177644A JP 36352297 A JP36352297 A JP 36352297A JP 36352297 A JP36352297 A JP 36352297A JP H11177644 A JPH11177644 A JP H11177644A
Authority
JP
Japan
Prior art keywords
signal
phase
clock
output
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36352297A
Other languages
English (en)
Inventor
Takeshi Yamamoto
武志 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP36352297A priority Critical patent/JPH11177644A/ja
Priority to AU97080/98A priority patent/AU9708098A/en
Priority to EP98310248A priority patent/EP0924892A3/en
Priority to CA002256169A priority patent/CA2256169A1/en
Priority to US09/210,932 priority patent/US6377634B1/en
Publication of JPH11177644A publication Critical patent/JPH11177644A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 ノイズや非線形歪みによる特性の劣化を防止
できるビットタイミング再生回路を提供することを目的
とする。 【解決手段】 ベースバンド周波数帯の複素変調信号の
実部信号を第１のＡ／Ｄ変換器１０で実部ディジタル信
号に変換し、第２のＡ／Ｄ変換器１１で虚部ディジタル
信号に変換し、実部ディジタル信号と虚部ディジタル信
号から変調信号位相検出回路１４でベースバンド周波数
帯の複素変調信号の複素平面上の位相角を検出して位相
角情報を出力して、遅延回路１６で位相角情報をシンボ
ル間隔だけ遅延し、減算器１５で位相角情報と遅延した
位相角情報との減算を行って得た位相角差からクロック
位相検出回路１７でクロック位相ずれ情報を第１の補間
フィルタ１８、第２の補間フィルタ１９に出力してそれ
ぞれ実部ディジタル信号と虚部ディジタル信号とを最適
サンプリング点における信号に変換する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ディジタル位相
変調された受信変調信号から得られたベースバンド周波
数帯の複素変調信号の実部信号と虚部信号をそれぞれデ
ィジタル化した実部ディジタル信号と、虚部ディジタル
信号とからサンプリングクロックの最適サンプリングか
らのタイミングずれを検出するビットタイミング再生回
路に関するものである。
【０００２】
【従来の技術】ディジタル位相変調されたバースト信号
の復調装置において、伝送路における受信信号の変動レ
ベルを抑制するために、復調装置の入力段側に自動利得
制御回路（以下、ＡＧＣという）を用いることが考えら
れるが、このＡＧＣを収束させるために、プリアンブル
が必要となる。プリアンブルは、周知のように、送信側
と受信側の通信が時間的に定められていない場合に伝送
される情報が受信側に対して送信されたことを知らせる
意味を有し、送信側と受信側との同期をとるための信号
である。ディジタル位相変調されたバースト信号におい
ては、このバースト信号の先頭にビットタイミング再生
用のプリアンブルを用いて同期を取るようにしている。
【０００３】通常ＱＰＳＫ（４位相偏移変調）のビット
タイミング再生は、図３に示す信号位相図（横軸にＩ
軸、縦軸にＱ軸をとって示す）の信号点配置において、
対角線上の信号を繰り返すプリアンブルパターンを用い
る。この場合、たとえば、原点を通過するタイミングを
検出するゼロクロス検出法などによって、制御を行って
いる。この際、原点付近の振幅の小さいサンプルデータ
を用いるが、振幅の小さいサンプルデータは、ノイズや
非線形歪みにより誤差の影響が受けやすいという課題が
ある。
【０００４】ディジタル位相変調を用いたバースト伝送
システムでは、ビット同期と、搬送波再生などの復調動
作を迅速に行う必要があり、バースト信号の先頭部にプ
リアンブルを付加している。高い伝送効率を得るため
に、プリアンブルを短縮して、高速なビット同期方式と
することが望ましい。
【０００５】この高速なビット同期方式に関しては、た
とえば、特開平０５ー２１１５３２号公報（以下、第１
公報という）には、π／２シフトＢＰＳＫあるいは、π
／４シフトＱＰＳＫ信号に適用し、それぞれの場合にゼ
ロπ／２変調、あるいはゼロ３π／４変調プリアンブル
を必要とする。π／２シフトＢＰＳＫあるいはπ／４シ
フトＱＰＳＫ信号を準同期検波した信号を発振器からの
クロック信号で１ビットにＡ／Ｄ変換器でディジタル量
子化し、位相変化検出手段で位相変化を検出する。
【０００６】また、発振器からのクロック信号により、
複素正弦波発生手段は１／２Ｎの周波数の複素正弦波を
出力し、この複素正弦波と位相変化検出手段で検出した
位相変化とを乗算手段で乗算して１／２ビット周波数成
分と複素正弦波との位相関係を計算して、その計算結果
をローパスフィルタで平均化し、そのローパスフィルタ
の出力を逆正接計算手段により逆正接を計算する。逆正
接計算手段の出力タイミングは、２ビット周期が±πま
で表現されている。逆正接計算手段の出力タイミングを
１ビット周期が±πまで表現されるビットタイミングに
変換するため、その値を２倍操作手段により２倍にして
２πの剰余をとる。２倍操作手段の出力ビットタイミン
グでＡ／Ｄ変換器の出力をサンプラあるいは内挿手段に
よりサンプルあるいは内挿する旨が開示されている。
【０００７】特開平０５ー２６０１０７号公報（以下、
第２公報という）には、ｎ（ｎは位相変調）ＰＳＫ波信
号を復調するための直交変調器において、ディジタル的
にサンプリングして直交検波する際に、サンプリング値
を補間することが開示されている。すなわち、この第２
公報の場合には、２系統のＡ／Ｄ変換器でｎＰＳＫ波信
号を一定周期でサンプリングして、ベースバンド信号を
再生するとともに、各Ａ／Ｄ変換器のサンプリング値を
補間回路で補間して、補間されたベースバンド信号に対
して、リタイミング部でビットタイミング信号に応じて
リタイミングし、検波部でリタイミングされたベースバ
ンド信号に対して検波処理を行って、データ列を復元
し、ビットタイミング再生部でデータ列のタイミングか
ら、ビットタイミング信号を生成することが開示されて
いる。
【０００８】特開平０６ー２８４１５９号公報（以下、
第３公報という）には、ディジタル復調器内で、受信ク
ロック位相成分を抽出して、判定タイミングクロックの
位相制御を行うクロック同期回路が開示されている。こ
の第３公報の場合には、４値ディジタル変調方式によっ
て変調されたベースバンド信号を変調速度の２倍の以上
の速度でサンプリングして、ディジタルデータに変換
し、遅延検波回路により検波した検波データを判定回路
で判定タイミングクロックで判定するとともに、検波デ
ータを補間機能付リミッタ回路に送出する。
【０００９】補間機能付リミッタ回路は検波出力の隣接
する２つのサンプル値の間を１つ以上補間してリミッタ
をかけて、１ビットの補間値データをディジタル・バン
ドパス・フィルタに出力する。ディジタル・バンドパス
・フィルタの出力により、位相誤差検出回路で判定タイ
ミングクロックの位相誤差を検出し、この位相誤差と現
在の判定タイミングクロックとの位相比較した結果に基
づき位相誤差信号をクロック再生回路に出力して判定タ
イミングクロックの位相を補正することが開示されてい
る。
【００１０】さらに、プリアンブルの位相検出に関連す
る公知技術として、たとえば、特開閉０７ー５０７００
号公報（以下、第４公報という），特開平０７ー２１２
４１９号公報（以下、第５公報という）などがある。こ
のうち、第４公報の場合には、オフセットＱＰＳＫ変調
波と互いにπ／２位相の異なる再生搬送波をそれぞれ第
１、第２の乗算器で乗算し、第１の乗算器の出力を第２
の乗算器の出力に対してシンボルレートの１／２周期遅
延器で遅延させ、遅延器の出力と第２の乗算器の出力と
からビットタイミング再生部用位相比較器で２個の位相
安定点を有する位相変換特性へ変換することが開示され
ている。
【００１１】一方、第５公報の場合には、π／４シフト
ＱＰＳＫされた搬送波の相対位相を相対位相検出部に入
力し、この相対位相検出部の第１のカウントと第２のカ
ウンタは、発振器で発振されるπ／４シフトＱＰＳＫ信
号の搬送波の周波数とシフト周波数の和のｍ倍の周波数
の信号をカウントする。相対位相検出部の振幅制限器で
搬送波の振幅をスライドして矩形波の搬送波を出力し、
この搬送波の立ち上がりを立上検出回路で検出し、第１
のカウンタをリセットし、減算回路で第１のカウンタと
第２のカウンタの出力とを減算して、π／４シフトＱＰ
ＳＫ信号の搬送波の相対位相を出力する。この相対位相
の１／２シンボル前の位相と相対位相との差を減算回路
で求め、減算回路の出力から位相差識別部が所定の相対
位相の１／２シンボル前の位相と相対位相との差が所定
値になると、参照信号発生部で参照信号を発生すること
が開示されている。
【００１２】一方、復調装置にリミッタアンプを用い
て、復調装置の入力レベルの変動を抑制する方策もあ
る。このリミッタアンプを用いる場合には、リミッタを
かけることにより、入力レベルによらず、復調装置の出
力レベルを一定に保つことから、ＡＧＣ用のプリアンブ
ルが不要となり、プリアンブルを短くすることができ
る。しかし、このリミッタアンプを用いる場合、リミッ
タアンプにより非線形歪みによる特性の劣化が大きくな
り、したがって、この非線形歪みの影響に対する対策を
考慮する必要がある。
【００１３】
【発明が解決しようとする課題】しかし、上述の従来技
術ならびに上記各公報のいずれも、ディジタル位相変調
されたバースト信号復調装置において、伝送路における
レベル変動を抑圧するためにバースト信号の先頭部にプ
リアンブルを使用する場合においても、リミッタアンプ
を用いる場合においても、非線形歪みの影響、ノイズに
よる誤差の影響に対する対策が講じておらず、これらの
影響を回避するこができず、非線形歪みによる特性の劣
化が大きくなるという課題があった。
【００１４】この発明は、上記従来の課題を解決するた
めになされたもので、ノイズや非線形歪みにる誤差の影
響を受けにくく、前ディジタル処理により、ＬＳＩの小
形化を期して低消費電力化と無調整化を容易に実現する
ことができるビットタイミング再生回路を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明のビットタイミング再生回路は、ディジタ
ル位相変調された受信変調信号から得られたベースバン
ド周波数帯の複素変調信号の実部信号を実部ディジタル
信号に変換する第１のアナログ／ディジタル変換器と、
前記ベースバンド帯の複素変調信号の虚部信号を虚部デ
ィジタル信号に変換する第２のアナログ／ディジタル変
換器と、前記実部ディジタル信号と前記虚部ディジタル
信号とを入力してベースバンド周波数帯の複素変調信号
の複素平面上の位相角を検出して位相角情報を出力する
変調信号位相検出回路と、前記位相角情報をシンボル間
隔だけ遅延する遅延回路と、前記位相角情報と前記遅延
回路の出力信号との減算を行って前記シンボル間隔間の
変調信号の複素平面上の位相差を検出する減算器と、前
記減算器から出力された前記位相差からサンプリングク
ロックの最適サンプリング点からのタイミングずれを検
出してクロック位相ずれ情報を出力するクロック位相検
出回路と、前記クロック位相検出回路から出力される前
記クロック位相ずれ情報を基にして前記第１のアナログ
／ディジタル変換器から出力される前記実部ディジタル
信号と前記第２のアナログ／ディジタル変換器から出力
される前記虚部ディジタル信号とをそれぞれ最適サンプ
リング点における信号に変換する信号変換手段とを備え
ることを特徴とする。
【００１６】この発明によれば、第１アナログ／ディジ
タル変換器によりディジタル位相変調された受信変調信
号から得られたベースバンド周波数帯の複素変調信号の
実部信号を実部ディジタル信号に変換するとともに、第
２のアナログ／ディジタル変換器により複素変調信号の
虚部信号を虚部ディジタル信号に変換してそれぞれ変調
信号位相検出回路に入力する。変調信号位相検出回路は
実部ディジタル信号と虚部ディジタル信号からベースバ
ンド周波数帯の複素変調信号の複素平面上の位相角を検
出して位相角情報を遅延回路と減算器とに出力する。遅
延回路は位相角情報をシンボル間隔だけ遅延して減算器
に出力し、減算器は位相角情報と遅延回路の出力信号と
の減算を行ってシンボル間隔間の変調信号の複素平面上
の位相差を検出してクロック位相検出回路に出力する。
クロック位相検出回路は、シンボル間隔間の変調信号の
複素平面上の位相差からサンプリングクロックのタイミ
ングのずれを検出してクロック位相ずれ情報を信号変換
手段に出力する。信号変換手段は、クロック位相情報を
基にして実部ディジル信号と虚部ディジタル信号とをそ
れぞれ最適サンプリング点における信号に変換する。
【００１７】
【発明の実施の形態】以下、この発明のビットタイミン
グ再生回路の実施の形態について図面に基づき説明す
る。図１はこの発明の第１の実施の形態の構成を示すブ
ロック図であるが、図１に示すビットタイミング再生回
路の実施の形態の理解を容易にするために、まず、この
ビットタイミング再生回路を適用しているバースト信号
を復調する復調装置から概説する。
【００１８】図２はこの復調装置の全体の構成を示すブ
ロック図である。この図２におけるリミッタアンプ１に
は、ディジタル位相変調された受信変調信号が入力され
るようになっている。リミッタアンプ１は伝送路におけ
るレベル変動を受けた送信電波を受信装置で受信して
も、この受信信号が復調装置に入力される際に、受信信
号のレベル変動を抑制する。リミッタアンプ１の出力信
号はバンドパスフィルタ２に送出される。バンドパスフ
ィルタ２は、リミッタアンプ１において、受信変調信号
のレベル変動の抑制動作により生じる非線形歪みに起因
して生じる不要波を除去して、受信変調信号を直交準同
期検波器１０１の分配器３に入力される。
【００１９】分配器３では、この受信変調信号を２分岐
して、第１の乗算器４と第２の乗算器５の各第１の入力
端に入力する。第１の乗算器４の第２の入力端には、発
振器６から出力される変調信号の搬送波にほぼ等しいロ
ーカル信号が入力されている。第１の乗算器４は、この
ローカル信号と分配器３で分配された受信変調信号との
乗算を行ってベースバンド周波数帯の複素変調信号の実
部信号を出力してローパスフィルタ８に出力する。
【００２０】また、発振器６から出力されるローカル信
号は、π／２移相器７に入力され、π／２移相したロー
カル信号がπ／２移相器７から第２の乗算器９の第２の
入力端に送出される。これにより、第２の乗算器９は、
π／２移相したローカル信号と分配器３で分配された受
信変調信号とを乗算してベースバンド周波数帯の複素変
調信号の虚部信号を出力してローパスフィルタ９に出力
する。ローパスフィルタ８は、ベースバンド周波数帯の
複素変調信号の実部信号から不要な高調波を除去して、
第１のアナログ／ディジタル（以下、Ａ／Ｄという）１
０に出力する。同様にして、ローパスフィルタ９は、ベ
ースバンド周波数帯の複素変調信号の実部信号から不要
な高調波を除去して、第２のＡ／Ｄ変換器１１に出力す
る。
【００２１】第１のＡ／Ｄ変換器１０、第２のＡ／Ｄ変
換器１１には、クロック発振器１２から出力される固定
クロックが入力されるようにしており、この固定クロッ
クが第１のＡ／Ｄ変換器１０に入力されることにより、
第１のＡ／Ｄ変換器１０はこの固定クロックにより、ベ
ースバンド周波数帯の複素変調信号の実部信号を標本量
子化して、実部ディジタル信号に変換する。同様にし
て、第２のＡ／Ｄ変換器１１に固定クロックが入力され
ることにより、第２のＡ／Ｄ変換器１１はベースバンド
周波数帯の複素変調信号の虚部信号を標本量子化して、
虚部ディジタル信号に変換する。
【００２２】第１のＡ／Ｄ変換器１０から出力される実
部ディジタル信号と、第２のＡ／Ｄ変換器１１から出力
される虚部ディジタル信号は、この発明の第１の実施の
形態のビットタイミング再生回路１０２に送出され、こ
のビットタイミング再生回路１０２により、最適サンプ
リング点における信号に変換されるものでる。このビッ
トタイミング再生回路１０２より出力される最適サンプ
リング点における信号に変換直後の実部ディジタル信号
と虚部ディジタル信号は遅延検波器１３に入力されるよ
うにしており、この遅延検波器１３において実部ディジ
タル信号と虚部ディジタル信号が遅延検波されて、Ｉチ
ャネル復調信号およびＱチャネル復調信号が出力される
ようになっている。
【００２３】次に、上記ビットタイミング再生回路１０
２について具体的に説明すると、このビットタイミング
再生回路１０２の内部構成は、ブロック図として示す図
１に示されている。この図１において、第１のＡ／Ｄ変
換器１０から出力される実部ディジタル信号と、第２の
Ａ／Ｄ変換器１１から出力される虚部ディジタル信号は
それぞれ変調信号位相検出回路１４に入力されるように
なっている。また、第１のＡ／Ｄ変換器１０から出力さ
れる実部ディジタル信号は第１の補間フィルタ１８を通
して上記遅延検波器１３に入力されるようになってお
り、第２のＡ／Ｄ変換器１１から出力される虚部ディジ
タル信号は第２の補間フィルタ１９を通して遅延検波器
１３に入力されるようになっている。
【００２４】変調信号位相検出器１４は、実部ディジタ
ル信号と虚部ディジタル信号を入力することにより、ベ
ースバンド周波数帯の複素変調信号の複素平面上の位相
角を検出して、検出結果である位相角情報を減算器１５
の第１の入力端に出力するようになっているとともに、
遅延回路１６の入力端に出力するようになっている。遅
延回路１６は変調信号検出器１４から入力される位相角
情報からシンボル間隔ＴS だけ遅延した信号を減算器
１５の第２の入力端に送出するようにしている。減算器
１５は、変調信号位相検出器１４から出力される位相角
情報とその位相角情報をシンボル間隔Ｔｓだけ遅延した
信号との減算を行って、シンボル間隔Ｔｓ間における変
調信号の複素平面上の位相差を検出するものである。
【００２５】この位相差はクロック位相検出回路１７に
送出するようになっている。クロック位相検出回路１７
は、上記位相差からサンプリングクロックの最適サンプ
リング点からのタイミングのずれを検出するものであ
り、その検出結果を位相ずれ情報として前記第１の補間
回路１８と第２の補間回路１９に出力するようになって
いる。この第１の補間回路１８と第２の補間回路１９は
位相ずれ情報を基にして、それぞれ第１のＡ／Ｄ変換器
１０から出力される実部ディジタル信号と、第２のＡ／
Ｄ変換器１１から出力される虚部ディジタル信号とをそ
れぞれ最適サンプリング点における信号に変換する信号
変換手段Ａを構成している。この第１の補間回路１８の
出力と第２の補間回路１９の出力は前記遅延検波器１３
に送出するようになっている。このようにして、ビット
タイミング再生回路１０２が構成されている。
【００２６】次に、以上のように構成されたこの発明の
第１の実施の形態の動作について説明する。上述のよう
に、ローパスフィルタ８は、ベースバンド周波数帯の複
素変調信号の実部信号から不要な高調波を除去して、第
１のＡ／Ｄ変換器１０に出力する。同様にして、ローパ
スフィルタ９は、ベースバンド周波数帯の複素変調信号
の実部信号から不要な高調波を除去して、第２のＡ／Ｄ
変換器１１に出力する。
【００２７】第１のＡ／Ｄ変換器１０、第２のＡ／Ｄ変
換器１１は、クロック発振器１２からの固定クロックを
入力して、それぞれ固定クロックによりベースバンド周
波数帯の複素変調信号の実部信号、虚部信号を標本化し
て実部ディジタル信号、虚部ディジタル信号に変換す
る。実部ディジタル信号、虚部ディジタル信号はそれぞ
れ第１の実施の形態におけるビットタイミング再生回路
１０２内の変調信号位相検出回路１４に送出される。変
調信号位相検出回路１４は、実部ディジタル信号と虚部
ディジタル信号とを入力することにより、ベースバンド
周波数帯の複素変調信号の複素平面上の位相角を検出し
て、位相角情報を減算器１５の第１の入力端と遅延回路
１６に出力する。
【００２８】遅延回路１６はこの位相角情報からシンボ
ル間隔Ｔｓだけ遅延した信号を減算器１５の第２の入力
端に出力する。減算器１５は、変調信号位相検出回路１
４から入力される位相角情報と遅延回路１６から入力さ
れるシンボル間隔Ｔｓとの減算を行って、シンボル間隔
Ｔｓ間における変調信号の複素平面上の位相差を検出し
てクロック位相検出回路１７に出力する。第１のＡ／Ｄ
変換器１０から出力される実部ディジタル信号と、第２
のＡ／Ｄ変換器１１から出力される虚部ディジタル信号
はそれぞれビットタイミング生成回路１０２の変調信号
位相検出回路１４に入力される。
【００２９】この第１の実施の形態においては、バース
ト信号の先頭に配置されるビットタイミング再生用のプ
リアンブルを用いて同期動作を行うものであり、この場
合、１バースト内では、クロックは十分安定しており、
プリアンブルで同期確立後は、クロック制御を止めても
バーストの終わりまで同期が保持されることを前提とす
る。たとえば、変調方式がＱＰＳＫの場合、プリアンブ
ルを図３の信号位相図の矢印Ｙ１で結んだ２点Ｓ１，Ｓ
２の信号間を交互に繰り返すパターンとする。このと
き、一方の信号点を基準とすると、変調信号の位相角は
図４のような繰り返し波形となる。
【００３０】この図４において、いま、サンプリングク
ロックの最適サンプリング点ｔ１からのタイミングずれ
をΔＴとし、シンボル間隔Ｔｓ間の変調信号の位相差を
θとすると、ΔＴとθとの関係は、次のようになる。 θ＝９０°＊（１−２＊ΔＴ／Ｔｓ） ∴ΔＴ／Ｔｓ＝（１／２−θ／１８０°） したがって、入力されるシンボル間隔ＴＳ間の変調信号
の複素平面上の位相差θから、サンプリングクロックの
最適サンプリング点ｔ１からのタイミングずれΔＴ／Ｔ
ｓを検出できる。
【００３１】クロック位相検出回路１７は、このように
してサンプリングクロックのタイミングずれを検出し
て、プリアンブルの間平均化して、タイミングずれ情報
を第１の補間フィルタ１８、第２の補間フィルタ１９に
出力する。第１の補間フィルタ１８はクロック位相検出
回路１７からのタイミングずれ情報を基にして第１のＡ
／Ｄ変換器１０から出力される実部ディジタル信号を最
適サンプリング点における信号に変換する。同様に、第
２の補間フィルタ１９は第２のＡ／Ｄ変換器１１から出
力される虚部ディジル信号を最適サンプリング点におけ
る信号に変換する。
【００３２】この最適信号に変換するに際して、たとえ
ば、図５に示すように、Ｔｓ／２間隔のサンプルデータ
Ｄ１〜Ｄ３が入力されたときに、サンプルデータＤ２か
ら最適サンプリング点からのタイミングずれΔＴだけ遅
れた時点のデータＳＤを補間により推定する。なお、こ
の第１の補間フィルタ１８、第２の補間フィルタ１９の
動作に関しては、「松本、守倉、加藤」の各氏による
「バーストモード全ディジタル化高速クロック再生回
路」、電子情報通信学会論文誌’９２／６ＶＯｌ．Ｊ７
５−Ｂ−IIＮＯ．６に記述されている。ここで、補間フ
ィルタは少なくともシンボル速度の２倍で、サンプリン
グしたデータが必要であるが、クロック位相検出につて
は、シンボル速度でサンプリングしたデータだけでよ
い。
【００３３】このように、第１の実施の形態において、
第１の補間フィルタ１８で最適サンプリング点における
信号に変換後の実部ディジタル信号と第２の補間フィル
タ１９での最適サンプリング点における信号変換後の虚
部ディジタル信号は遅延検波器１３に送出される。この
遅延検波器１３は、これらの実部ディジタル信号と虚部
ディジタル信号が遅延して、Ｉチャネル復調信号とＱチ
ャネル復調信号を出力する。
【００３４】この第１の実施の形態のビットタイミング
再生回路１０２は、図３のように変調信号の複素平面上
の原点を通らないようなプリアンブルを用いる。これに
よって、原点付近の振幅の小さいサンプルデータを用い
ずにサンプリングクロック位相を検出する。したがっ
て、ノイズや非線形歪みによる誤差の影響を受けにくく
なる。また、クロック位相検出は、従来、シンボル速度
の２倍以上のサンプリング速度が必要であるが、この第
１の実施の形態においては、シンボル速度で動作する。
したがって、非線形歪みに強く、かつ低消費電力化を実
現できるとともに、全ディジタル処理のために、ＬＳＩ
化による小形化と無調整化が用意に実現できる。
【００３５】次に、この発明の第２の実施の形態につい
て説明する。図５はこの第２の実施の形態の構成を示す
ブロック図である。この図５において、図１と同一部分
には同一符号を付して重複説明を避け、図１とは異なる
部分を主体に説明する。この図５を図１と比較しても明
かなように、ビットタイミング再生回路１０３の信号変
換手段Ａが図１の場合と異なる。すなわち、図１におけ
る信号変換手段Ａが第１の補間フィルタ１８と、第２の
補間フィルタ１９で構成されているのに対して、図５の
第２の実施の形態では、信号変換手段Ａとして、プログ
ラマブル移相器２０が使用されている。
【００３６】前記クロック位相検出回路１７から出力さ
れるクロック位相ずれ情報がプログラマブル移相器２０
に入力されるようになっており、このプログラマブル移
相器２０はクロック位相ずれ情報に基づいてクロック発
振器１２の固定クロックに位相をシフトさせるようにな
っている。したがって、クロック発振器１２は図１の場
合とは異なり、固定クロックの位相がシフトされる。
【００３７】このクロック発振器１２の位相のシフトさ
れたクロックにより、第１のＡ／Ｄ変換器１０が上述の
ように複素変調信号の実部信号を標本量子化して実部デ
ィジタル信号に変換して、変調信号位相検出回路１７と
遅延検波器１３に出力するようになっている。同様にし
て、第２のＡ／Ｄ変換器１１はクロック発振器１２の位
相のシフトされたクロックにより、複素変調信号の虚部
信号を標本量子化して虚部ディジタル信号に変換して変
調信号位相検出回路１７と遅延検波回路１３に出力する
ようになっている。その他の構成ならびに動作は図１と
同じである。なお、このプログラマブル移相器２０につ
いては、たとえば、高草木氏他「ＤＬＬ用ディジタル制
御クロック発振器の開発」’９６年電子情報通信学会通
信ソサイエティ大会Ｂ−３７１に述べられている。
【００３８】このような構成では、第１のＡ／Ｄ変換器
１０、第２のＡ／Ｄ変換器１１を含めてすべての構成が
シンボル速度で動作する。また、この発明のビットタイ
ミング再生回路は図３に示すように、変調信号の複素平
面上の原点を通らないようなプリアンブルを用いている
から、変調信号が原点を通らないようなπ／４シフトＱ
ＰＳＫ，ＭＳＫ，ＧＭＳＫなどの変調方式にも容易に適
用できる。
【００３９】
【発明の効果】以上のように、この発明によれば、ベー
スバンド周波数帯の複素変調信号の実部ディジタル信号
と虚部ディジタル信号からベースバンド周波数帯の複素
変調信号の複素平面上の位相角を変調信号位相検出回路
で検出して位相角情報を出力し、この位相角情報をシン
ボル間隔だけ遅延させた信号と位相角情報との減算を行
ってシンボル間隔間の変調信号の複素平面上の位相差を
検出し、この位相差からクロック位相検出回路でサンプ
リングクロックの最適サンプリング点からのタイミング
ずれを検出してクロック位相ずれ情報を得て、実部ディ
ジタル信号と虚部デジタル信号とを最適サンプリング点
における信号に変換するようにしたので、ノイズや非線
形歪みによる誤差の影響を受けにくく、全ディジタル化
にともなうＬＳＩ化による小型化と、低消費電力化、無
調整化を容易に実現することができる。
【図面の簡単な説明】
【図１】この発明のビットタイミング再生回路の第１の
実施の形態の構成を示すブロック図である。
【図２】この発明のビットタイミング再生回路を適用し
た復調装置の構成を示すブロック図である。
【図３】この発明のビットタイミング再生回路を説明す
るための信号位相図である。
【図４】この発明のビットタイミング再生回路の第１の
実施の形態の動作を説明するための変調信号のサンプリ
ングタイミングと変調信号位相角との関係を示す説明図
である。
【図５】この発明のビットタイミング再生回路の第１の
実施の形態における補間フィルタによりサンプルデータ
を補間する状態の説明図である。
【図６】この発明のビットタイミング再生回路の第２の
実施の形態の構成を示すブロック図である。
【符号の説明】
Ａ……信号変換手段、１０……第１のＡ／Ｄ変換器、１
１……第２のＡ／Ｄ変換器、１２……クロック発振器、
１３……遅延変換器、１４……変調信号位相検出回路、
１５……減算器、１６……遅延回路、１７……クロック
位相検出回路、１８……第１の補間フィルタ、１９……
第２の補間フィルタ、２０……プログラマブル移相器。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル位相変調された受信変調信号
    から得られたベースバンド周波数帯の複素変調信号の実
    部信号を実部ディジタル信号に変換する第１のアナログ
    ／ディジタル変換器と、 前記ベースバンド帯の複素変調信号の虚部信号を虚部デ
    ィジタル信号に変換する第２のアナログ／ディジタル変
    換器と、 前記実部ディジタル信号と前記虚部ディジタル信号とを
    入力してベースバンド周波数帯の複素変調信号の複素平
    面上の位相角を検出して位相角情報を出力する変調信号
    位相検出回路と、 前記位相角情報をシンボル間隔だけ遅延する遅延回路
    と、 前記位相角情報と前記遅延回路の出力信号との減算を行
    って前記シンボル間隔間の変調信号の複素平面上の位相
    差を検出する減算器と、 前記減算器から出力された前記位相差からサンプリング
    クロックの最適サンプリング点からのタイミングずれを
    検出してクロック位相ずれ情報を出力するクロック位相
    検出回路と、 前記クロック位相検出回路から出力される前記クロック
    位相ずれ情報を基にして前記第１のアナログ／ディジタ
    ル変換器から出力される前記実部ディジタル信号と前記
    第２のアナログ／ディジル変換器から出力される前記虚
    部ディジタル信号とをそれぞれ最適サンプリング点にお
    ける信号に変換する信号変換手段と、 を備えることを特徴とするビットタイミング再生回路。
  2. 【請求項２】 前記第１のアナログ／ディジタル変換器
    は、前記ディジタル位相変調された受信変調信号から得
    られたベースバンド周波数帯の複素変調信号の実部信号
    をクロック発振器より出力される固定クロック信号で標
    本量子化して実部ディジタル信号に変換することを特徴
    とする請求項１記載のビットタイミング再生回路。
  3. 【請求項３】 前記第２のアナログ／ディジタル変換器
    は、前記ディジタル位相変調された受信変調信号から得
    られたベースバンド周波数帯の複素変調信号の虚部信号
    をクロック発振器より出力される固定クロック信号で標
    本量子化して虚部ディジタル信号に変換することを特徴
    とする請求項１記載のビットタイミング再生回路。
  4. 【請求項４】 前記信号変換手段は、前記クロック位相
    検出回路から出力される前記タイミングずれを基にして
    前記第１のアナログ／ディジタル変換器から出力される
    前記実部ディジタル信号を最適サンプリング点における
    信号に変換する第１の補間フィルタと、前記クロック位
    相検出回路から出力される前記タイミングずれを基にし
    て前記第２のアナログ／ディジタル変換器から出力され
    る前記虚部ディジタル信号を最適サンプリング点におけ
    る信号に変換する第２の補間フィルタとを備えることを
    特徴とする請求項１記載のビットタイミング再生回路。
  5. 【請求項５】 前記信号変換手段は、クロック発振器よ
    り出力される固定クロックの位相を前記クロック位相検
    出回路から出力される前記クロック位相ずれ情報に基づ
    いてシフトさせるプログラマブル移相器であるとを特徴
    とする請求項１記載のビットタイミング再生回路。
  6. 【請求項６】 前記第１のアナログ／ディジタル変換器
    は、前記ディジタル位相変調された受信変調信号から得
    られたベースバンド周波数帯の複素変調信号の実部信号
    を前記プログラマブル移相器で位相シフトされた前記ク
    ロック発振器より出力されるクロックで標本量子化して
    実部ディジタル信号に変換することを特徴とする請求項
    １記載のビットタイミング再生回路。
  7. 【請求項７】 前記第２のアナログ／ディジタル変換器
    は、前記ディジタル位相変調された受信変調信号から得
    られたベースバンド周波数帯の複素変調信号の虚部信号
    を前記プログラマブル移相器で位相シフトされた前記ク
    ロック発振器より出力されるクロックで標本量子化して
    虚部ディジタル信号に変換することを特徴とする請求項
    １記載のビットタイミング再生回路。
JP36352297A 1997-12-15 1997-12-15 ビットタイミング再生回路 Pending JPH11177644A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP36352297A JPH11177644A (ja) 1997-12-15 1997-12-15 ビットタイミング再生回路
AU97080/98A AU9708098A (en) 1997-12-15 1998-12-14 Circuit for reproducing bit timing and method of reproducing bit timing
EP98310248A EP0924892A3 (en) 1997-12-15 1998-12-14 Circuit for reproducing bit timing and method of reproducing bit timing
CA002256169A CA2256169A1 (en) 1997-12-15 1998-12-15 Circuit for reproducing bit timing and method of reproducing bit timing
US09/210,932 US6377634B1 (en) 1997-12-15 1998-12-15 Circuit for reproducing bit timing and method of reproducing bit timing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36352297A JPH11177644A (ja) 1997-12-15 1997-12-15 ビットタイミング再生回路

Publications (1)

Publication Number Publication Date
JPH11177644A true JPH11177644A (ja) 1999-07-02

Family

ID=18479524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36352297A Pending JPH11177644A (ja) 1997-12-15 1997-12-15 ビットタイミング再生回路

Country Status (5)

Country Link
US (1) US6377634B1 (ja)
EP (1) EP0924892A3 (ja)
JP (1) JPH11177644A (ja)
AU (1) AU9708098A (ja)
CA (1) CA2256169A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002101139A (ja) * 2000-09-22 2002-04-05 Hitachi Kokusai Electric Inc 復調方法
US6512473B2 (en) 2001-01-18 2003-01-28 Nec Corporation Clock synchronizing circuit
JP2007067698A (ja) * 2005-08-30 2007-03-15 Mitsubishi Electric Corp 通信システムおよび送受信装置
JP2009010754A (ja) * 2007-06-28 2009-01-15 Naoki Suehiro 並列サンプリング装置、並列サンプリング方法、受信装置及び受信方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19732894C2 (de) * 1997-07-30 1999-11-11 Siemens Ag Verfahren und Anordnungen zum schnellen Synchronisieren zweier Trägersignale
US6553087B1 (en) * 2000-05-04 2003-04-22 2Wire, Inc. Interpolating bandpass filter for packet-data receiver synchronization
US20050201490A1 (en) * 2004-02-20 2005-09-15 Tobias Scholand Zero-crossing detector for receivers
FR2877787A1 (fr) * 2004-11-09 2006-05-12 St Microelectronics Sa Dispositif d'estimation d'erreur de boucle de correction de cadence pour demodulateur numerique
US20060274874A1 (en) * 2005-06-01 2006-12-07 Arvind Kumar Clock and data timing compensation for receiver
US7831004B2 (en) * 2006-06-13 2010-11-09 Panasonic Corporation Synchronous detecting circuit
US20100111229A1 (en) * 2008-08-08 2010-05-06 Assaf Kasher Method and apparatus of generating packet preamble
GB2520650B (en) 2009-07-23 2015-11-04 Coreoptics Inc Clock recovery for optical transmission systems
KR101423111B1 (ko) * 2010-08-10 2014-07-30 창원대학교 산학협력단 밴드 패스 샘플링 수신기
EP2615769B1 (en) * 2011-12-15 2018-04-18 Cisco Technology, Inc. Clock recovery through digital techniques in a coherent receiver
EP2940916B1 (en) 2014-05-02 2017-03-22 Nxp B.V. A symbol clock recovery circuit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1288878C (en) * 1988-08-15 1991-09-10 John D. Mcnicol Timing and carrier recovery in tdma without preamable sequence
US4941155A (en) 1989-11-16 1990-07-10 Bell Communications Research, Inc. Method and circuitry for symbol timing and frequency offset estimation in time division multiple access radio systems
JP2841985B2 (ja) 1991-12-25 1998-12-24 日本電気株式会社 ビット同期方式及びバースト復調装置
CA2090367C (en) * 1992-02-27 1997-09-30 Toshifumi Sato Data demodulator
JPH05260107A (ja) 1992-03-13 1993-10-08 Fujitsu Ltd 直交検波器
JPH0614070A (ja) 1992-06-26 1994-01-21 Sanyo Electric Co Ltd デジタル復調器
JP3003826B2 (ja) * 1992-12-11 2000-01-31 三菱電機株式会社 クロック再生回路
US5590158A (en) * 1993-01-28 1996-12-31 Advantest Corporation Method and apparatus for estimating PSK modulated signals
JPH06284159A (ja) 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
JP2797916B2 (ja) * 1993-08-05 1998-09-17 日本電気株式会社 搬送波再生回路
JPH07212419A (ja) 1994-01-13 1995-08-11 Pioneer Electron Corp クロック抽出装置
JP3377858B2 (ja) 1994-04-07 2003-02-17 富士通株式会社 クロック再生回路及びこれを用いた復調器
JPH0879323A (ja) 1994-08-31 1996-03-22 Nippon Telegr & Teleph Corp <Ntt> クロック位相検出回路
JPH08149173A (ja) 1994-11-16 1996-06-07 Kokusai Electric Co Ltd 絶対位相検波回路
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US5671257A (en) * 1995-06-06 1997-09-23 Sicom, Inc. Symbol timing recovery based on complex sample magnitude
JP3350290B2 (ja) 1995-06-15 2002-11-25 株式会社日立製作所 受信装置
FR2736231A1 (fr) 1995-06-28 1997-01-03 Trt Telecom Radio Electr Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme
JPH0926649A (ja) 1995-07-13 1997-01-28 Fuji Photo Film Co Ltd レンズ付きフイルムユニット及び撮影データ管理システム
JP3130773B2 (ja) * 1995-10-16 2001-01-31 日本電気株式会社 無線データ通信の復調装置
US5654989A (en) * 1995-11-03 1997-08-05 Motorola, Inc. Method and apparatus for symbol timing tracking
KR0178750B1 (ko) * 1996-02-13 1999-05-15 김광호 전-디지탈 심볼타이밍 복구장치
US6198780B1 (en) * 1997-09-12 2001-03-06 Daewoo Electronics Co., Ltd. Method and apparatus for symbol timing recovery of a vestigial sideband television signal

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002101139A (ja) * 2000-09-22 2002-04-05 Hitachi Kokusai Electric Inc 復調方法
US6512473B2 (en) 2001-01-18 2003-01-28 Nec Corporation Clock synchronizing circuit
JP2007067698A (ja) * 2005-08-30 2007-03-15 Mitsubishi Electric Corp 通信システムおよび送受信装置
JP4717557B2 (ja) * 2005-08-30 2011-07-06 三菱電機株式会社 通信システムおよび送受信装置
JP2009010754A (ja) * 2007-06-28 2009-01-15 Naoki Suehiro 並列サンプリング装置、並列サンプリング方法、受信装置及び受信方法

Also Published As

Publication number Publication date
EP0924892A2 (en) 1999-06-23
EP0924892A3 (en) 2003-12-10
US6377634B1 (en) 2002-04-23
AU9708098A (en) 1999-07-01
CA2256169A1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
JP2643792B2 (ja) 復調装置
CA2025232C (en) Carrier recovery system
JPH11177644A (ja) ビットタイミング再生回路
JP2797916B2 (ja) 搬送波再生回路
CA2180905C (en) Digital demodulator
US6456671B1 (en) Decision feedback phase tracking demodulation
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JP3120136B2 (ja) Ｔｄｍａデータ受信装置
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
JP2003218969A (ja) 復調装置
JPH0870332A (ja) クロック再生装置
JP4098745B2 (ja) ディジタル復調器
JP2841985B2 (ja) ビット同期方式及びバースト復調装置
JP3088893B2 (ja) データ受信装置
JP3185725B2 (ja) 搬送波再生回路
JP2696948B2 (ja) 搬送波再生回路
JP3518429B2 (ja) デジタルｐｌｌ装置およびシンボル同期装置
JP4282495B2 (ja) クロック再生回路
JPH1098500A (ja) 自動周波数制御方法及び回路
JP2689922B2 (ja) 復調装置
JP3398537B2 (ja) クロック再生装置
JPH0722294B2 (ja) 自動周波数制御方式
JPH04167646A (ja) 自動周波数制御方式
JPH0817408B2 (ja) 信号系列検出装置
JP2000216841A (ja) 受信装置