JP2689922B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2689922B2 JP2689922B2 JP6239921A JP23992194A JP2689922B2 JP 2689922 B2 JP2689922 B2 JP 2689922B2 JP 6239921 A JP6239921 A JP 6239921A JP 23992194 A JP23992194 A JP 23992194A JP 2689922 B2 JP2689922 B2 JP 2689922B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- output
- phase
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多値直交振幅変調方式
又は多値位相偏位変調方式を用いたデジタル無線通信シ
ステムの受信用復調装置に関する。
又は多値位相偏位変調方式を用いたデジタル無線通信シ
ステムの受信用復調装置に関する。
【０００２】
【従来の技術】従来、デジタル無線通信等に用いられる
多値直交振幅変調信号又は多値位相偏位変調信号等の受
信デジタル変調信号の復調方式として、コスタスル−プ
として知られる位相ロックル−プ等を利用して基準搬送
波を再生するとともに受信デジタル変調信号との複素乗
算出力を多値判別復調する同期検波方式と、受信搬送波
にほぼ等しい周波数の基準搬送波を独立して発生し、受
信デジタル変調信号との複素乗算後、乗算出力の基準搬
送波の位相誤差を補償して多値判別し復調する準同期同
期検波方式等が知られている。
多値直交振幅変調信号又は多値位相偏位変調信号等の受
信デジタル変調信号の復調方式として、コスタスル−プ
として知られる位相ロックル−プ等を利用して基準搬送
波を再生するとともに受信デジタル変調信号との複素乗
算出力を多値判別復調する同期検波方式と、受信搬送波
にほぼ等しい周波数の基準搬送波を独立して発生し、受
信デジタル変調信号との複素乗算後、乗算出力の基準搬
送波の位相誤差を補償して多値判別し復調する準同期同
期検波方式等が知られている。
【０００３】本発明は前記後者の準同期検波方式の復調
装置に関するものである。図７は従来の準同期検波方式
の復調装置の一例を示すブロック図である。１３、１４
は複素乗算用の乗算器、１５は基準搬送波を発振する発
振器、１６はπ／２移相器、１７、１８はロ−パスフィ
ルタ、１９、２０はアナログ・デジタル変換器（以下、
Ａ／Ｄ変換器）、８、９は波形整形フィルタ、１０は基
準搬送波の位相誤差を補償する搬送波同期部、１１、１
２は復調出力等を出力する判定器、４はクロック再生部
であり、以下この復調装置の動作を説明する。
装置に関するものである。図７は従来の準同期検波方式
の復調装置の一例を示すブロック図である。１３、１４
は複素乗算用の乗算器、１５は基準搬送波を発振する発
振器、１６はπ／２移相器、１７、１８はロ−パスフィ
ルタ、１９、２０はアナログ・デジタル変換器（以下、
Ａ／Ｄ変換器）、８、９は波形整形フィルタ、１０は基
準搬送波の位相誤差を補償する搬送波同期部、１１、１
２は復調出力等を出力する判定器、４はクロック再生部
であり、以下この復調装置の動作を説明する。
【０００４】図７において、多値直交振幅変調された受
信デジタル変調信号は二分され、それぞれ乗算器１３、
１４に供給される。発振器１５は受信デジタル信号の搬
送波にほぼ等しい周波数のロ−カル信号を発振してい
る。乗算器１３は受信デジタル信号と、発振器１５から
のロ−カル信号（基準搬送波の実部信号ＣＯＳ）との乗
算を行い、準同期検波されたベ−スバンド帯のアナログ
複素変調信号の実部信号を出力する。一方、乗算器１４
は前記受信デジタル信号と、発振器１５からのロ−カル
信号をπ／２移相器１６によりπ／２移相したロ−カル
信号（基準搬送波の虚部信号ＳＩＮ）との乗算を行い、
準同期検波されたベ−スバンド帯のアナログ複素変調信
号の虚部信号を出力する。
信デジタル変調信号は二分され、それぞれ乗算器１３、
１４に供給される。発振器１５は受信デジタル信号の搬
送波にほぼ等しい周波数のロ−カル信号を発振してい
る。乗算器１３は受信デジタル信号と、発振器１５から
のロ−カル信号（基準搬送波の実部信号ＣＯＳ）との乗
算を行い、準同期検波されたベ−スバンド帯のアナログ
複素変調信号の実部信号を出力する。一方、乗算器１４
は前記受信デジタル信号と、発振器１５からのロ−カル
信号をπ／２移相器１６によりπ／２移相したロ−カル
信号（基準搬送波の虚部信号ＳＩＮ）との乗算を行い、
準同期検波されたベ−スバンド帯のアナログ複素変調信
号の虚部信号を出力する。
【０００５】乗算器１３、１４から出力される前記ベ−
スバンド帯の複素変調信号の実部信号及び虚部信号は、
それぞれロ−パスフィルタ１７、１８により不要な高調
波が除去された後、Ａ／Ｄ変換器１９、２０に入力され
る。Ａ／Ｄ変換器１９、２０は、それぞれ入力される前
記ベ−スバンド帯の複素変調信号の実部信号および虚部
信号を、クロック再生部４から出力される再生クロック
により標本量子化する。
スバンド帯の複素変調信号の実部信号及び虚部信号は、
それぞれロ−パスフィルタ１７、１８により不要な高調
波が除去された後、Ａ／Ｄ変換器１９、２０に入力され
る。Ａ／Ｄ変換器１９、２０は、それぞれ入力される前
記ベ−スバンド帯の複素変調信号の実部信号および虚部
信号を、クロック再生部４から出力される再生クロック
により標本量子化する。
【０００６】Ａ／Ｄ変換器１９、２０より出力される実
部デジタル信号および虚部デジタル信号は、波形整形フ
ィルタ８、９により波形整形される。波形整形フィルタ
８、９の出力信号は搬送波同期部１０に供給され搬送波
位相誤差の補償が行われる。
部デジタル信号および虚部デジタル信号は、波形整形フ
ィルタ８、９により波形整形される。波形整形フィルタ
８、９の出力信号は搬送波同期部１０に供給され搬送波
位相誤差の補償が行われる。
【０００７】搬送波同期部１０より出力される搬送波の
位相補償後の二信号はベ−スバンド帯の復調信号であ
り、それぞれＰチャンネル復調信号及びＱチャンネル復
調信号となる。各チャンネルの復調信号はそれぞれ判定
器１１、１２に供給され、その信号レベルが判定され
る。判定器１１、１２からは伝送デ−タの復調出力とし
てのＰチャンネル判定信号及びＱチャンネル判定信号を
出力する。また、同時に、判定器１１、１２は、Ｐチャ
ンネル誤差信号及びＱチャンネル誤差信号を出力し、こ
れら四つの出力信号は搬送波同期部１０及びクロック再
生部４へ供給される。
位相補償後の二信号はベ−スバンド帯の復調信号であ
り、それぞれＰチャンネル復調信号及びＱチャンネル復
調信号となる。各チャンネルの復調信号はそれぞれ判定
器１１、１２に供給され、その信号レベルが判定され
る。判定器１１、１２からは伝送デ−タの復調出力とし
てのＰチャンネル判定信号及びＱチャンネル判定信号を
出力する。また、同時に、判定器１１、１２は、Ｐチャ
ンネル誤差信号及びＱチャンネル誤差信号を出力し、こ
れら四つの出力信号は搬送波同期部１０及びクロック再
生部４へ供給される。
【０００８】クロック再生部４は、前記ＰＱチャンネル
判定信号及びＰＱチャンネル誤差信号に基づき、位相誤
差が零になるよう制御された適性な再生クロックを発生
する。
判定信号及びＰＱチャンネル誤差信号に基づき、位相誤
差が零になるよう制御された適性な再生クロックを発生
する。
【０００９】以上の構成、動作により復調を行ってい
る。
る。
【００１０】
【発明が解決しようとする課題】図７に示した従来の復
調装置においては、直交準同期検波部の乗算器１３、１
４及びπ／２移相器１６等がアナログ処理回路で構成さ
れていることから、部品の特性のばらつき等による回路
の複雑な調整が必要となる。また、部品の特性変化、温
度変動、電源電圧変動等により復調装置の諸特性が変動
するとともに、経時変化による特性の劣化を生ずる。
調装置においては、直交準同期検波部の乗算器１３、１
４及びπ／２移相器１６等がアナログ処理回路で構成さ
れていることから、部品の特性のばらつき等による回路
の複雑な調整が必要となる。また、部品の特性変化、温
度変動、電源電圧変動等により復調装置の諸特性が変動
するとともに、経時変化による特性の劣化を生ずる。
【００１１】また、この復調装置において直交準同期検
波部をデジタル処理回路で構成する場合には、受信デジ
タル変調信号の搬送波周波数の数倍以上の高速で動作す
るデジタル乗算器や基準搬送波を発生するデジタルロ−
カル信号発生器等が必要になり、消費電力が大きくな
り、価格も高くなってしまう。
波部をデジタル処理回路で構成する場合には、受信デジ
タル変調信号の搬送波周波数の数倍以上の高速で動作す
るデジタル乗算器や基準搬送波を発生するデジタルロ−
カル信号発生器等が必要になり、消費電力が大きくな
り、価格も高くなってしまう。
【００１２】本発明は、このような問題を解決するもの
で、全体をデジタル処理回路で構成することができ、無
調整で特性の変動や劣化が無く、低消費電力、低価格の
装置として構成し得る復調装置を提供することを目的と
する。
で、全体をデジタル処理回路で構成することができ、無
調整で特性の変動や劣化が無く、低消費電力、低価格の
装置として構成し得る復調装置を提供することを目的と
する。
【００１３】
【課題を解決するための手段】本発明は受信デジタル変
調信号の搬送波周波数のｎ倍（ｎは２以上の整数）にほ
ぼ等しい周波数のクロック信号を発生するクロック信号
発生手段と、前記クロック信号により受信デジタル変調
信号を標本量子化するＡ／Ｄ変換手段と、前記クロック
信号を計数するｎ進計数手段と、前記クロック信号より
低速の再生クロックを発生するクロック再生手段と、前
記標本量子化後のデジタル変調信号と前記ｎ進計数手段
からの計数値信号とを前記再生クロックによりラッチす
るラッチ手段と、前記ラッチ手段の出力のデジタル変調
信号と同計数値信号との複素乗算を行う直交準同期検波
手段と、前記直交準同期検波手段の出力の搬送波位相誤
差を補償する搬送波同期手段と、前記搬送波同期手段の
出力から復調出力と誤差信号とを出力し前記クロック再
生手段を制御する判定手段とを設け、直交準同期検波部
以降の処理のデジタル化と低速化を可能とした構成を採
用している。また、前記クロック再生手段と前記ラッチ
手段との間に、ラッチ手段の出力の不定状態の発生を防
止するリタイミング手段を設け、動作の確実化と安定化
を可能とした構成を採用している。
調信号の搬送波周波数のｎ倍（ｎは２以上の整数）にほ
ぼ等しい周波数のクロック信号を発生するクロック信号
発生手段と、前記クロック信号により受信デジタル変調
信号を標本量子化するＡ／Ｄ変換手段と、前記クロック
信号を計数するｎ進計数手段と、前記クロック信号より
低速の再生クロックを発生するクロック再生手段と、前
記標本量子化後のデジタル変調信号と前記ｎ進計数手段
からの計数値信号とを前記再生クロックによりラッチす
るラッチ手段と、前記ラッチ手段の出力のデジタル変調
信号と同計数値信号との複素乗算を行う直交準同期検波
手段と、前記直交準同期検波手段の出力の搬送波位相誤
差を補償する搬送波同期手段と、前記搬送波同期手段の
出力から復調出力と誤差信号とを出力し前記クロック再
生手段を制御する判定手段とを設け、直交準同期検波部
以降の処理のデジタル化と低速化を可能とした構成を採
用している。また、前記クロック再生手段と前記ラッチ
手段との間に、ラッチ手段の出力の不定状態の発生を防
止するリタイミング手段を設け、動作の確実化と安定化
を可能とした構成を採用している。
【００１４】
【実施例】図１は本発明の一実施例を示すブロック図で
あり、１はタイミング信号を発生する発振器、２はＡ／
Ｄ変換器、３はｎ進カウンタ、４はクロック再生部、５
はリタイミング回路、６はラッチ回路、７は直交準同期
検波部、８、９は波形整形フィルタ、１０は搬送波同期
部、１１、１２は判定器、１３は１／２分周器である。
また、図２は、受信デジタル変調信号が多相位相偏位変
調波の場合のラッチ回路段までの信号処理動作の各部の
タイムチャ−トを示す。図２を参照しながら本実施例の
構成、動作を説明する。
あり、１はタイミング信号を発生する発振器、２はＡ／
Ｄ変換器、３はｎ進カウンタ、４はクロック再生部、５
はリタイミング回路、６はラッチ回路、７は直交準同期
検波部、８、９は波形整形フィルタ、１０は搬送波同期
部、１１、１２は判定器、１３は１／２分周器である。
また、図２は、受信デジタル変調信号が多相位相偏位変
調波の場合のラッチ回路段までの信号処理動作の各部の
タイムチャ−トを示す。図２を参照しながら本実施例の
構成、動作を説明する。
【００１５】発振器１及び発振器１の出力を分周する１
／２分周器１３はタイミング信号発生回路を構成し、受
信デジタル変調信号の搬送波周波数ｆｃの２ｎ倍（２ｎ
ｆｃ）にほぼ等しい繰り返し周波数のリタイミングクロ
ック（６）と、同ｎ倍（ｎｆｃ）にほぼ等しい繰り返し
周波数のサンプリングクロック（７）とを発生する。前
記サンプリングクロック（７）はそれぞれＡ／Ｄ変換器
２及びｎ進カウンタ３に供給され、また、前記リタイミ
ングクロック（６）は後述するリタイミング回路５に供
給される。なお、該タイミング信号発生回路は発振器と
２逓倍器との組合せの構成としてもよい。
／２分周器１３はタイミング信号発生回路を構成し、受
信デジタル変調信号の搬送波周波数ｆｃの２ｎ倍（２ｎ
ｆｃ）にほぼ等しい繰り返し周波数のリタイミングクロ
ック（６）と、同ｎ倍（ｎｆｃ）にほぼ等しい繰り返し
周波数のサンプリングクロック（７）とを発生する。前
記サンプリングクロック（７）はそれぞれＡ／Ｄ変換器
２及びｎ進カウンタ３に供給され、また、前記リタイミ
ングクロック（６）は後述するリタイミング回路５に供
給される。なお、該タイミング信号発生回路は発振器と
２逓倍器との組合せの構成としてもよい。
【００１６】一方、クロック再生部４は、後述する判定
器１１、１２からの出力に基づき再生クロック（４）を
出力する。このクロックはデ−タ伝送速度（変調速度）
以上の繰返し周波数をもつが、サンプリングクロック
（７）の繰返し周波数より低い繰返し周波数で発生す
る。リタイミング回路は再生クロック（４）の位相を調
整するものであり、再生クロック（４）とサンプリング
クロック（７）とのトリガタイミングが一致しないよう
に、リタイミングクロック（６）により位相を調整する
ものである。
器１１、１２からの出力に基づき再生クロック（４）を
出力する。このクロックはデ−タ伝送速度（変調速度）
以上の繰返し周波数をもつが、サンプリングクロック
（７）の繰返し周波数より低い繰返し周波数で発生す
る。リタイミング回路は再生クロック（４）の位相を調
整するものであり、再生クロック（４）とサンプリング
クロック（７）とのトリガタイミングが一致しないよう
に、リタイミングクロック（６）により位相を調整する
ものである。
【００１７】入力された中間周波数等の受信デジタル変
調信号（１）はＡ／Ｄ変換器２において搬送波周波数の
ほぼｎ倍のサンプリングクロック（７）により標本量子
化され、デジタル変調信号に変換される。同時に、この
サンプリングクロック（７）はｎ進カウンタ３において
計数され、ｎ進カウンタ３からは周期的に変わる計数値
信号が出力される。
調信号（１）はＡ／Ｄ変換器２において搬送波周波数の
ほぼｎ倍のサンプリングクロック（７）により標本量子
化され、デジタル変調信号に変換される。同時に、この
サンプリングクロック（７）はｎ進カウンタ３において
計数され、ｎ進カウンタ３からは周期的に変わる計数値
信号が出力される。
【００１８】Ａ／Ｄ変換器２より出力される標本量子化
後のデジタル変調信号及びｎ進カウンタ３より出力され
る計数値信号は、ラッチ回路６に供給されリタイミング
回路からのラッチクロック（５）によりラッチされ、デ
ジタル変調信号及び計数値信号は、それぞれサンプリン
グクロックの数倍の周期で変化する低速のデジタルデ−
タとなる。
後のデジタル変調信号及びｎ進カウンタ３より出力され
る計数値信号は、ラッチ回路６に供給されリタイミング
回路からのラッチクロック（５）によりラッチされ、デ
ジタル変調信号及び計数値信号は、それぞれサンプリン
グクロックの数倍の周期で変化する低速のデジタルデ−
タとなる。
【００１９】図２に示す例では、受信デジタル変調信号
の搬送波周波数ｆｃが伝送デ−タ速度の２倍の４相位相
偏位変調、Ａ／Ｄ変換器におけるサンプリング速度が搬
送波周波数ｆｃの４倍（ｎ＝４）、ラッチ回路のラッチ
速度は変調速度の２倍であるから、デジタル変調信号は
Ａ／Ｄ入出力（１）のアナログ表示した点線に示されて
いるように、搬送波一周期に４箇所でサンプリングが行
われてる。また、カウンタは４進カウンタ（ｎ＝４）と
なり計数値は０、１、２、３の４通りであって、この計
数値信号は２ビット信号形式で周期的に出力されてい
る。また、ラッチ回路６からの変調速度の２倍の再生ク
ロックによりラッチされた低速のデジタルデ−タ信号の
表示は省略している。なお、受信デジタル変調信号の搬
送波周波数ｆｃが伝送デ−タ速度の２倍より大きい変調
形式の場合は、再生クロック（４）の繰返し周波数は更
に低下できるから、ラッチ回路６の出力は一層低速化し
得ることは明らかである。
の搬送波周波数ｆｃが伝送デ−タ速度の２倍の４相位相
偏位変調、Ａ／Ｄ変換器におけるサンプリング速度が搬
送波周波数ｆｃの４倍（ｎ＝４）、ラッチ回路のラッチ
速度は変調速度の２倍であるから、デジタル変調信号は
Ａ／Ｄ入出力（１）のアナログ表示した点線に示されて
いるように、搬送波一周期に４箇所でサンプリングが行
われてる。また、カウンタは４進カウンタ（ｎ＝４）と
なり計数値は０、１、２、３の４通りであって、この計
数値信号は２ビット信号形式で周期的に出力されてい
る。また、ラッチ回路６からの変調速度の２倍の再生ク
ロックによりラッチされた低速のデジタルデ−タ信号の
表示は省略している。なお、受信デジタル変調信号の搬
送波周波数ｆｃが伝送デ−タ速度の２倍より大きい変調
形式の場合は、再生クロック（４）の繰返し周波数は更
に低下できるから、ラッチ回路６の出力は一層低速化し
得ることは明らかである。
【００２０】また、図２において、再生クロック（４）
の間隔は正常動作時にはベ−スバンド信号（復調出力）
に同期したほぼ均一な間隔のパルス列である。しかし、
再生クロックとサンプリングクロック（７）とは互いに
非同期信号であり、位相の進み遅れが生じることがあっ
て不均一が生じることがある。図２はこの状態を示して
おり、この場合、時刻ｔ１、ｔ２、ｔ５のように再生ク
ロックがラッチ入力デ−タの変換点と一致し、ラッチ出
力が不定となる虞がある。ラッチ出力を正確化し復調の
安定化を図るためには再生クロックの位相を調整するこ
とが効果的であり、リタイミング回路はこのための位相
調整回路として設けられている。ラッチ入力デ−タ等の
変換点と再生クロック（４）とのトリガタイミングが重
ならないようにリタイミングクロック（６）でラッチク
ロック（５）を発生し、常に適切なタイミングでのデジ
タル変調信号等のラッチを可能にしている。なお、リタ
イミング回路としては、記憶回路例えばＤ型フリップフ
ロップを用いて構成することができる。Ｄ（入力）端子
に再生クロックをＣ（トリガ）端子にリタイミングクロ
ック（６）を印加する構成とする。
の間隔は正常動作時にはベ−スバンド信号（復調出力）
に同期したほぼ均一な間隔のパルス列である。しかし、
再生クロックとサンプリングクロック（７）とは互いに
非同期信号であり、位相の進み遅れが生じることがあっ
て不均一が生じることがある。図２はこの状態を示して
おり、この場合、時刻ｔ１、ｔ２、ｔ５のように再生ク
ロックがラッチ入力デ−タの変換点と一致し、ラッチ出
力が不定となる虞がある。ラッチ出力を正確化し復調の
安定化を図るためには再生クロックの位相を調整するこ
とが効果的であり、リタイミング回路はこのための位相
調整回路として設けられている。ラッチ入力デ−タ等の
変換点と再生クロック（４）とのトリガタイミングが重
ならないようにリタイミングクロック（６）でラッチク
ロック（５）を発生し、常に適切なタイミングでのデジ
タル変調信号等のラッチを可能にしている。なお、リタ
イミング回路としては、記憶回路例えばＤ型フリップフ
ロップを用いて構成することができる。Ｄ（入力）端子
に再生クロックをＣ（トリガ）端子にリタイミングクロ
ック（６）を印加する構成とする。
【００２１】次に、直交準同期検波部７おいて、ラッチ
回路６によりラッチされた標本量子化後のデジタル変調
信号を、同時にラッチされたｎ進カウンタ値信号を用い
て直交準同期検波を行い、ベ−スバンド帯の複素変調信
号の実部信号（Ｐチヤンネル復調信号）及び虚部信号
（Ｑチヤンネル復調信号）を出力する。これは、ｎ進カ
ウンタ３の計数値信号は同時点で標本量子化されたデジ
タル変調信号の位相情報を表しており、当然そのラッチ
された計数値信号も同時点でラッチされた標本量子化後
のデジタル変調信号の位相情報を表しているからであ
る。直交準同期検波部７は、図３のように乗算器２２、
２３と、ラッチ回路６からの計数値信号に応じたＣＯ
Ｓ、ＳＩＮの値の信号を出力する直交ロ−カル２４から
構成されている。ラッチ回路６からのデジタル変調信号
とＣＯＳ値との乗算結果がＰチヤンネル復調信号に、同
ＳＩＮ値との乗算結果がＱチヤンネル復調信号になる。
なお、直交ロ−カル２３はラッチ回路６の計数値信号を
ＣＯＳ、ＳＩＮの値に変換出力する論理回路又はＲＯＭ
等により構成することができる。ｎ＝４（４進カウン
タ）の場合はラッチ回路の出力に応じ図４のようなＣＯ
Ｓ、ＳＩＮの値を出力する。この場合、ＣＯＳ、ＳＩＮ
の値は±１のみをとることから複素演算は簡略化でき
る。
回路６によりラッチされた標本量子化後のデジタル変調
信号を、同時にラッチされたｎ進カウンタ値信号を用い
て直交準同期検波を行い、ベ−スバンド帯の複素変調信
号の実部信号（Ｐチヤンネル復調信号）及び虚部信号
（Ｑチヤンネル復調信号）を出力する。これは、ｎ進カ
ウンタ３の計数値信号は同時点で標本量子化されたデジ
タル変調信号の位相情報を表しており、当然そのラッチ
された計数値信号も同時点でラッチされた標本量子化後
のデジタル変調信号の位相情報を表しているからであ
る。直交準同期検波部７は、図３のように乗算器２２、
２３と、ラッチ回路６からの計数値信号に応じたＣＯ
Ｓ、ＳＩＮの値の信号を出力する直交ロ−カル２４から
構成されている。ラッチ回路６からのデジタル変調信号
とＣＯＳ値との乗算結果がＰチヤンネル復調信号に、同
ＳＩＮ値との乗算結果がＱチヤンネル復調信号になる。
なお、直交ロ−カル２３はラッチ回路６の計数値信号を
ＣＯＳ、ＳＩＮの値に変換出力する論理回路又はＲＯＭ
等により構成することができる。ｎ＝４（４進カウン
タ）の場合はラッチ回路の出力に応じ図４のようなＣＯ
Ｓ、ＳＩＮの値を出力する。この場合、ＣＯＳ、ＳＩＮ
の値は±１のみをとることから複素演算は簡略化でき
る。
【００２２】このように、直交準同期検波部には受信デ
ジタル変調信号がＡ／Ｄ変換器、ラッチ回路を介して供
給されており。また、ｎ進の計数デ−タ出力もラッチ回
路を介してロ−カル信号デ−タとして供給されている。
このため、直交準同期検波部の乗算はデジタル処理が可
能であり、かつ、ラッチ回路により信号速度が低下する
から、直交準同期検波部及びそれ以降の信号処理速度の
低速化が可能になっている。
ジタル変調信号がＡ／Ｄ変換器、ラッチ回路を介して供
給されており。また、ｎ進の計数デ−タ出力もラッチ回
路を介してロ−カル信号デ−タとして供給されている。
このため、直交準同期検波部の乗算はデジタル処理が可
能であり、かつ、ラッチ回路により信号速度が低下する
から、直交準同期検波部及びそれ以降の信号処理速度の
低速化が可能になっている。
【００２３】次に、本発明の一実施例の直交準同期検波
部以降の復調及びクロック再生動作について、それぞれ
のブロックの構成及び動作を具体的に説明する。
部以降の復調及びクロック再生動作について、それぞれ
のブロックの構成及び動作を具体的に説明する。
【００２４】図１において直交準同期検波部７からの各
チヤンネルの復調信号は波形整形フィルタ８、９を通っ
て符号間干渉及び雑音成分が除去されたのち、搬送波同
期部１０に入力される。搬送波同期部１０は、判定器１
１、１２の出力に基づき直交準同期検波部７におけるロ
−カル信号（基準搬送波）の周波数・位相と受信デジタ
ル変調信号の搬送波の周波数・位相とのずれの影響を補
償するものである。即ち、搬送波同期部１０によって複
素乗算器の出力信号の搬送波位相誤差の影響を零にす
る。
チヤンネルの復調信号は波形整形フィルタ８、９を通っ
て符号間干渉及び雑音成分が除去されたのち、搬送波同
期部１０に入力される。搬送波同期部１０は、判定器１
１、１２の出力に基づき直交準同期検波部７におけるロ
−カル信号（基準搬送波）の周波数・位相と受信デジタ
ル変調信号の搬送波の周波数・位相とのずれの影響を補
償するものである。即ち、搬送波同期部１０によって複
素乗算器の出力信号の搬送波位相誤差の影響を零にす
る。
【００２５】搬送波同期部１０より出力される搬送波の
位相誤差補償後のＰチヤンネル復調信号及びＱチヤンネ
ル復調信号はそれぞれ判定器１１、１２において判定さ
れる。判定器１１、１２は二つの機能を持ち原理的には
比較動作を行う。前記復調信号を予め設定されたしきい
値と比較し、しきい値よりハイレベルかロ−レベルかの
１ビットの判定信号と、しきい値又は各レベルの標準値
からの偏差である複数ビットの誤差信号を出力する。判
定器１１、１２は比較器で構成できるが、具体的には論
理回路又はＲＯＭ等を用い入力デ−タに応じ復調出力と
なる判定信号と誤差信号を読み出す構成を採用できる。
また、判定器１１、１２はそれぞれが上記二つの機能を
持つ二つの回路として構成することもできる。
位相誤差補償後のＰチヤンネル復調信号及びＱチヤンネ
ル復調信号はそれぞれ判定器１１、１２において判定さ
れる。判定器１１、１２は二つの機能を持ち原理的には
比較動作を行う。前記復調信号を予め設定されたしきい
値と比較し、しきい値よりハイレベルかロ−レベルかの
１ビットの判定信号と、しきい値又は各レベルの標準値
からの偏差である複数ビットの誤差信号を出力する。判
定器１１、１２は比較器で構成できるが、具体的には論
理回路又はＲＯＭ等を用い入力デ−タに応じ復調出力と
なる判定信号と誤差信号を読み出す構成を採用できる。
また、判定器１１、１２はそれぞれが上記二つの機能を
持つ二つの回路として構成することもできる。
【００２６】搬送波同期部１０の構成としては、図５の
ように判定器１１、１２の出力であるＰ、Ｑチヤンネル
の判定信号と誤差信号から基準搬送波の位相誤差を検出
する位相誤差検出回路２５と、位相誤差検出回路２５の
出力の雑音成分を除去するデジタルル−プフィルタ２６
と、デジタルル−プフィルタ２６の出力に応じた周波数
のＣＯＳ信号とＳＩＮ信号を出力する数値制御発振器２
７と、数値制御発振器２７の出力のＣＯＳ信号を実部、
ＳＩＮ信号を虚部とする複素数と、波形整形フィルタ
８、９の出力のＰチヤンネル信号を実部、Ｑチヤンネル
信号を虚部とする複素数との乗算を行う複素乗算器２８
から構成される。位相誤差検出回路２５はＰ、Ｑチヤン
ネルの判定信号及び誤差信号と発振器制御信号の関係が
記録された論理回路又はＲＯＭ等により構成する。ま
た、位相誤差検出回路２５に代えて、複素乗算器２８の
出力に周波数及び位相回転を検出する検波器等を設け、
その出力で数値制御発振器２７を制御し準同期検波出力
のビ−ト周波数又は位相回転が複素乗算器２８の出力に
おいて零となるよう構成して、搬送波同期部１０におい
て判定器１１、１２の出力を利用しない構成とすること
もできる。
ように判定器１１、１２の出力であるＰ、Ｑチヤンネル
の判定信号と誤差信号から基準搬送波の位相誤差を検出
する位相誤差検出回路２５と、位相誤差検出回路２５の
出力の雑音成分を除去するデジタルル−プフィルタ２６
と、デジタルル−プフィルタ２６の出力に応じた周波数
のＣＯＳ信号とＳＩＮ信号を出力する数値制御発振器２
７と、数値制御発振器２７の出力のＣＯＳ信号を実部、
ＳＩＮ信号を虚部とする複素数と、波形整形フィルタ
８、９の出力のＰチヤンネル信号を実部、Ｑチヤンネル
信号を虚部とする複素数との乗算を行う複素乗算器２８
から構成される。位相誤差検出回路２５はＰ、Ｑチヤン
ネルの判定信号及び誤差信号と発振器制御信号の関係が
記録された論理回路又はＲＯＭ等により構成する。ま
た、位相誤差検出回路２５に代えて、複素乗算器２８の
出力に周波数及び位相回転を検出する検波器等を設け、
その出力で数値制御発振器２７を制御し準同期検波出力
のビ−ト周波数又は位相回転が複素乗算器２８の出力に
おいて零となるよう構成して、搬送波同期部１０におい
て判定器１１、１２の出力を利用しない構成とすること
もできる。
【００２７】クロック再生部４の構成としては、図６の
ように判定器１１、１２の出力であるＰ、Ｑチヤンネル
の判定信号と同誤差信号からクロックの位相誤差を検出
するクロック位相誤差検出回路２９と、クロック位相誤
差検出回路２９の出力の雑音成分を除去するデジタルル
−プフィルタ３０と、デジタルル−プフィルタ３０の出
力に応じた周波数の信号を出力する数値制御発振器３１
と、数値制御発振器３１の出力パルスを図２のクロック
再生部出力（４）の波形のように一定幅にする波形整形
回路３２から構成される。これにより波形整形回路３２
から出力される再生クロックは復調出力と位相誤差が零
になるように制御される。クロック位相誤差検出回路２
９は、Ｐ、Ｑチヤンネルの判定信号及び誤差信号と発振
器制御信号の関係が記録された論理回路又はＲＯＭ等に
より構成することができる。
ように判定器１１、１２の出力であるＰ、Ｑチヤンネル
の判定信号と同誤差信号からクロックの位相誤差を検出
するクロック位相誤差検出回路２９と、クロック位相誤
差検出回路２９の出力の雑音成分を除去するデジタルル
−プフィルタ３０と、デジタルル−プフィルタ３０の出
力に応じた周波数の信号を出力する数値制御発振器３１
と、数値制御発振器３１の出力パルスを図２のクロック
再生部出力（４）の波形のように一定幅にする波形整形
回路３２から構成される。これにより波形整形回路３２
から出力される再生クロックは復調出力と位相誤差が零
になるように制御される。クロック位相誤差検出回路２
９は、Ｐ、Ｑチヤンネルの判定信号及び誤差信号と発振
器制御信号の関係が記録された論理回路又はＲＯＭ等に
より構成することができる。
【００２８】
【発明の効果】本発明は、直交準同期検波部に受信デジ
タル変調信号がＡ／Ｄ変換器、ラッチ回路を介して供給
され、また、ロ−カル信号デ−タとしてのｎ進の計数デ
−タ出力もラッチ回路を介して供給されている。このた
め、直交準同期検波部の乗算はデジタル処理が可能であ
り、かつ、ラッチ回路により信号速度が低下しており、
直交準同期検波部及びそれ以降の信号処理速度の低速化
が可能になっている。したがって、直交準同期検波部の
乗算器等をデジタル処理回路により構成でき、部品の特
性のばらつき等による回路の複雑な調整が不要となり、
また、部品の特性変化、温度変動、電源電圧変動等によ
る復調装置の諸特性の変動や、経時変化による特性の劣
化を生ずることがない。即ち、本発明は無調整で特性の
変動や劣化が無く、低消費電力、低価格の復調装置を構
成し得る点で効果が大である。
タル変調信号がＡ／Ｄ変換器、ラッチ回路を介して供給
され、また、ロ−カル信号デ−タとしてのｎ進の計数デ
−タ出力もラッチ回路を介して供給されている。このた
め、直交準同期検波部の乗算はデジタル処理が可能であ
り、かつ、ラッチ回路により信号速度が低下しており、
直交準同期検波部及びそれ以降の信号処理速度の低速化
が可能になっている。したがって、直交準同期検波部の
乗算器等をデジタル処理回路により構成でき、部品の特
性のばらつき等による回路の複雑な調整が不要となり、
また、部品の特性変化、温度変動、電源電圧変動等によ
る復調装置の諸特性の変動や、経時変化による特性の劣
化を生ずることがない。即ち、本発明は無調整で特性の
変動や劣化が無く、低消費電力、低価格の復調装置を構
成し得る点で効果が大である。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一実施例の具体的な動作を説明するた
めの図である。
めの図である。
【図３】本実施例における直交準同期検波部の一例を示
すブロック図である。
すブロック図である。
【図４】本実施例における直交準同期検波部直交ロ−カ
ルのデ−タ変換の一例を示す図である。
ルのデ−タ変換の一例を示す図である。
【図５】本実施例における搬送波同期部の一例を示すブ
ロック図である。
ロック図である。
【図６】本実施例におけるクロック再生部の一例を示す
ブロック図である。
ブロック図である。
【図７】従来の技術を示すブロック図である。
１ 発振器 ２ Ａ／Ｄ変換器 ３ ｎ進カウンタ ４ クロック再生部 ５ リタイミング回路 ６ ラッチ回路 ７ 直交準同期検波部 ８，９ 波形整形フィルタ １０ 搬送波同期部 １１，１２ 判定器 １３，１４ 乗算器 １５ 発振器 １６ π／２移相器 １７，１８ ロ−パスフィルタ １９，２０ Ａ／Ｄ変換器 ２１ １／２分周器 ２２，２３ 乗算器 ２４ 直交ロ−カル ２５ 位相誤差検出回路 ２６，３０ ル−プフィルタ ２７，３１ 数値制御発振器 ２８ 複素乗算器 ２９ クロック位相誤差検出回路 ３２ 波形整形回路
Claims (7)
- 【請求項１】 受信デジタル変調信号の搬送波周波数の
ｎ倍（ｎは２以上の整数）にほぼ等しい繰返し周波数の
クロック信号を発生するクロック信号発生手段と、前記
クロック信号により受信デジタル変調信号を標本量子化
するＡ／Ｄ変換手段と、前記クロック信号を計数するｎ
進計数手段と、前記クロック信号より低速の再生クロッ
クを発生するクロック再生手段と、前記Ａ／Ｄ変換手段
からのデジタル変調信号と前記ｎ進計数手段からの計数
値信号とを前記再生クロックによりラッチするラッチ手
段と、ラッチ手段の出力の複素乗算を行う直交準同期検
波手段と、前記直交準同期検波手段の出力の搬送波位相
誤差を補償する搬送波同期手段と、前記搬送波同期手段
の出力から復調出力と誤差信号とを出力し前記再生クロ
ック手段を制御する判定手段とを具備することを特徴と
する復調装置。 - 【請求項２】 前記クロック再生手段と前記ラッチ手段
との間に、ラッチ手段の出力の不定状態の発生を防止す
るリタイミング手段を具備することを特徴とする請求項
１記載の復調装置。 - 【請求項３】 前記搬送波同期手段は、前記判定信号と
前記誤差信号から搬送波の位相誤差を検出する位相誤差
検出回路と、前記位相誤差検出回路の出力の雑音成分を
除去するル−プフィルタと、前記ル−プフィルタの出力
に応じた周波数の信号を出力する数値制御発振器と、前
記数値制御発振器の出力信号と前記直交準同期検波手段
の出力との複素乗算を行う複素乗算器を具備することを
特徴とする請求項１、２記載の復調装置。 - 【請求項４】 前記クロック再生手段は、前記復調出力
と前記誤差信号からクロックの位相誤差を検出するクロ
ック位相誤差検出回路と、前記クロック位相誤差検出回
路の出力の雑音成分を除去するル−プフィルタと、前記
ル−プフィルタの出力に応じた周波数の信号を出力する
数値制御発振器とを具備することを特徴とする請求項
１、２、３記載の復調装置。 - 【請求項５】 前記リタイミング手段は記憶手段を含
み、前記クロック信号発生手段は前記クロック信号と異
なるトリガ位相を有するリタイミングクロック信号を発
生し、前記リタイミングクロック信号により前記記憶手
段に前記再生クロックを記憶することにより再生クロッ
クの位相を調整することを特徴とする請求項４記載の復
調装置。 - 【請求項６】 前記受信デジタル変調信号は多値直交振
幅変調信号又は多値位相偏位変調信号であり、前記クロ
ック信号発生手段は受信デジタル変調信号の搬送波周波
数の４倍にほぼ等しい繰返し周波数のクロック信号を発
生し、前記ｎ進計数手段は４進計数手段であり、クロッ
ク再生手段はデ−タ伝送速度の約２倍の繰返し周波数で
前記再生クロックを発生することを特徴とする請求項５
記載の復調装置。 - 【請求項７】 前記受信デジタル変調信号の搬送波周波
数はデ−タ伝送速度の２倍の周波数であることを特徴と
する請求項６記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6239921A JP2689922B2 (ja) | 1994-10-04 | 1994-10-04 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6239921A JP2689922B2 (ja) | 1994-10-04 | 1994-10-04 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107435A JPH08107435A (ja) | 1996-04-23 |
| JP2689922B2 true JP2689922B2 (ja) | 1997-12-10 |
Family
ID=17051834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6239921A Expired - Fee Related JP2689922B2 (ja) | 1994-10-04 | 1994-10-04 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689922B2 (ja) |
-
1994
- 1994-10-04 JP JP6239921A patent/JP2689922B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08107435A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3041175B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| US5535252A (en) | Clock synchronization circuit and clock synchronizing method in baseband demodulator of digital modulation type | |
| US5144256A (en) | Method and apparatus for demodulating a GMSK signal | |
| JPH10308784A (ja) | 復調装置 | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| EP0578489B1 (en) | Clock recovery phase detector | |
| US6243431B1 (en) | Symbol timing recovery apparatus | |
| JP2000049882A (ja) | クロック同期回路 | |
| US6072828A (en) | Timing recovery apparatus and method using equalizer and apparatus for judging last data | |
| EP0335346A2 (en) | Digital signal magnetic recording and playback apparatus employing quadrature amplitude modulation | |
| US5119243A (en) | Digital signal magnetic recording/reproducing apparatus | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| US4620159A (en) | Demodulator for multiphase PSK or multilevel QAM signals | |
| JP3120833B2 (ja) | バースト信号復調装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP2689922B2 (ja) | 復調装置 | |
| US7233635B2 (en) | Apparatus and method for digital symbol synchronization | |
| JP3552183B2 (ja) | 搬送波再生方法および装置 | |
| JP2013126224A (ja) | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JP3134442B2 (ja) | 復調装置 | |
| JPH03205940A (ja) | ディジタル復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |