JP2013126224A

JP2013126224A - クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法

Info

Publication number: JP2013126224A
Application number: JP2011275681A
Authority: JP
Inventors: Tetsuya Mihira; 哲也三平
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2011-12-16
Filing date: 2011-12-16
Publication date: 2013-06-24

Abstract

【課題】回路規模が削減されたデジタル復調回路に用いられるクロックリカバリ回路を提供する。
【解決手段】発振器が出力するクロック信号を分周して第１分周クロック信号とこれと逆相の第２分周クロック信号を生成する回路、同相成分信号と直交成分信号を第１分周クロック信号でサンプルホルドし、同相成分信号の第１サンプル値と直交成分信号の第１サンプル値を得る手段、同相成分信号と直交成分信号を第２分周クロック信号でサンプルホルドし、同相成分信号の第２サンプル値と直交成分信号の第２サンプル値を得る手段、同相成分信号の第１サンプル値の極性と直交成分信号の第１サンプル値の極性が変化した時に変化の間の同相成分信号の第２サンプル値と直交成分信号の第２サンプル値とに基づいて誤差信号を生成する手段と、誤差信号を基に分周の分周比を制御する手段を備える。
【選択図】図３

Description

本発明は、同相成分信号と直交成分信号とを含む変調信号を復調するためのデジタル復調回路及びこれに用いられるクロックリカバリ回路並びにデジタル復調方法及びこれに用いられるクロックリカバリ方法に関する。

無線システムにおいては、ベースバンド信号帯のデータ復調回路部の、所要電力の低減あるいは装置の小型化を図るために、大規模集積回路（ＬＳＩ(Large Scale Integrated Circuit)）やプログラマブルロジックデバイス（ＦＰＧＡ(Field Programmable Gate Array)）を導入することが行われている。デジタル復調回路ではＬＳＩやＦＰＧＡの周辺にＶＣＸＯ(Voltage Controlled Crystal Oscillator)やＰＬＬ(Phase Locked Loop)などが必要であり、また安定性の高いＡＦＣ(Automatic Frequency Controller)回路にはＳＹＮＴＨ(synthesizer)などが必要であり回路規模を大きくしている。

図１は従来の一般的なＱＰＳＫ(Quadrature Phase Shift Keying)デジタル復調回路（ＡＦＣ機能なし）である。

ＱＰＳＫ復調装置は、図１に示すように、受信信号を、ベースバンドのＱＰＳＫ変調信号に変換した後、デジタル信号に変換する回路（以下単にＡ／Ｄ(Analog/Digital)変換回路という）１０と、該Ａ／Ｄ変換回路１０からのデジタル信号に変換されたＱＰＳＫ変調信号を所謂直交復調して、ベースバンド信号を再生する複素乗算回路２０と、キャリアを再生するための位相誤差を検出するキャリア位相検出回路３０と、キャリアを再生するためのループフィルタ４０と、該ループフィルタ４０で濾波された位相誤差に基づいて、キャリアを発生する所謂デジタルＮＣＯ（以下ＮＣＯ：Numerically Controlled Oscillator という）５０と、サンプリングクロック等を再生するための位相誤差を検出するクロック位相検出回路６０と、サンプリングクロック等を再生するためのループフィルタ７０と、該ループフィルタ７０の出力をアナログ信号に変換するＤ／Ａ変換器８１と、該Ｄ／Ａ変換器８１でアナログ信号に変換された位相誤差に基づいて、伝送データのビットクロックの２^ｎ（ｎ＝１、２、３・・・）倍の周波数を有するサンプリングクロックを発生するＶＣＸＯ８２と、該ＶＣＸＯ８２からのサンプリングクロックを２ⁿ分周する分周回路８３とを含む。

そして、Ａ／Ｄ変換回路１０、ＶＣＸＯ８２を含む所謂デジタルＰＬＬ（以下ＤＰＬＬ(Digital Phase Locked Loop)という）を含むクロック再生回路において、周波数がｆｂであるビットクロックと、周波数がｆｓ（＝ｆｂ×２ⁿ）であるサンプリングクロックを再生し、このサンプリングクロックを用いてＱＰＳＫ変調信号をデジタル信号に変換した後、複素乗算回路２０、ＮＣＯ５０を含むコスタス形キャリア再生回路においてキャリアを再生すると共に、複素乗算回路２０においてこのキャリアを用いてＱＰＳＫ変調信号を直交復調して、Ｉ、Ｑ系列の各ベースバンド信号を再生するようになっている。

換言すると、ＱＰＳＫ変調信号をデジタル信号処理によって復調するようになっている。

特開平６−３７７４２号公報（図１)

前述の従来の一般的なデジタル復調回路では、データからクロックを再生するために、周辺回路としてＤ/ＡやＶＣＸＯ等が必要である。これらを削除すると入力されるデータ信号とデータから再生したクロックが非同期となり、クロックスリップが発生しデータを正常に復調できなくなる。

同様にＡＦＣについても周辺回路としてＰＬＬＳＹＮＴＨがないと、ループを組むことができないため、周波数誤差をゼロ近辺に追い込むことができず、データレートが低い場合にはＢＥＲ(bit error rate)劣化の原因となる。

すなわち、無線システムにおいては、ベースバンド信号帯のデータ復調回路部の、所要電力の低減あるいは装置の小型化を図るために、大規模集積回路（ＬＳＩ）やプログラマブルロジックデバイス（ＦＰＧＡ）を導入することが行われている。デジタル復調回路ではＬＳＩやＦＰＧＡの周辺にＶＣＸＯやＰＬＬなどが必要であり、また安定性の高いＡＦＣ回路にはＳＹＮＴＨなどが必要であり回路規模を大きくしている。

本発明は、回路規模が削減されたデジタル復調回路及びこれに用いられるクロックリカバリ回路並びにこれらに対応するデジタル復調方法及びこれに用いられるクロックリカバリ方法を提供することを目的とする。

本発明によれば、発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得る第１サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得る第２サンプルホルド手段と、前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、を備えることを特徴とするクロックリカバリ回路が提供される。

また、本発明によれば、分周回路が、発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成するステップと、第１サンプルホルド手段が、同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得るステップと、第２サンプルホルド手段が、前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得るステップと、誤差信号生成手段が、前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成するステップと、制御手段が、前記誤差信号を基に、前記分周の分周比を制御するステップと、を有することを特徴とするクロックリカバリ方法が提供される。

更に、本発明によれば、コンピュータを、クロックリカバリ回路として機能させるためのプログラムであって、前記コンピュータを、発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成する分周回路と、同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得る第１サンプルホルド手段と、前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得る第２サンプルホルド手段と、前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、前記誤差信号を基に、前記分周の分周比を制御する制御手段と、として機能させるためのプログラムが提供される。

本発明によれば、デジタル復調回路の回路規模を削減することができる。

通常方式の一例を示すブロック図である。本発明の実施形態によるデジタル復調回路の全体の構成を示すブロック図である。本発明の実施形態によるデジタル復調回路の細部の構成を示すブロック図である。本発明の実施形態による誤差信号生成の方法を説明するための図である。本発明の実施形態による分周回路の動作例を示す図である。本発明の実施形態によるリカバリークロックの同期までの動作を示す図である。本発明の実施形態による入力信号とリカバリークロックとの関係を示す図である。本発明の実施形態によるＡＦＣの動作を説明するための図である。

以下、図面を参照して本発明を実施するための形態について詳細に説明する。

１．周辺回路を削除し非同期クロックで同期回路を形成するために本実施形態では、周波数がデータのほぼｎ倍（4倍以上）の非同期クロックをデータレートと周波数がほぼ同一になるように分周（1/ｎ）したクロックを生成する（クロックとデータは非同期のため同一スピードにはできない）。

クロックの生成にはカウンタを使用する。このカウンタを制御するため、クロックリカバリ部にてゼロクロス点を検出し、その点での誤差値を積分していく。加算された値が“±１”を超えると積分器をリセットするとともに、カウンタの初期値を“±１”することでクロックの位相を±1/ｎずらし、常にゼロクロス付近にクロックの立ち上がりがくるように制御を行うことで、同期回路を形成する。

２．周辺回路を削除し、ＡＦＣ回路を形成するために本実施形態では、キャリアリカバリ部にて得ることのできる、位相誤差を使用し周波数のズレ方向に対し、ｔ時間毎に周波数ステップ値に対し“±１”することで、位相誤差をゼロに近づけるように制御するループ回路を挿入する。

図２は本発明の一実施形態によるデジタル復調回路のブロック図を示す。

本実施形態の構成では、Ａ／Ｄ変換器１０１を介し入力されるデジタル信号はＡＦＣ部（Automatic Frequency Controller；自動周波数制御部）１０３に供給される。ＡＦＣ部１０３は、ベースバンド信号を得るための信号処理を行う。

ＡＦＣ部１０３の出力信号はノイズ信号を除去するために設けたＦＩＲ(Finite Impulse Response)フィルタ（図ではＦＩＲ部）１０５に供給される。

次に、ＦＩＲフィルタ１０５を通過した信号からクロック成分を抽出するためにクロックリカバリ部１０７を設ける。クロックリカバリ部１０７は、入力信号のゼロクロス点における位相誤差を抽出し、ループフィルタ、積分器を介し、クロック同期を確立することにより入力信号に同期した安定したクロックを生成する。

次に、信号を復調するためのキャリアリカバリ部１０９を設ける。キャリアリカバリ部１０９は、キャリアの位相誤差を検出し、この位相誤差がゼロになるようにキャリアリカバリーループを構成し信号を復調する。

キャリアリカバリ部１０９の位相誤差信号をＡＦＣ部１０３に戻し、ループを構成するとともに周波数ズレを補正する。

次に、図３を参照して、本実施形態によるデジタル復調回路の詳細を説明する。

本実施形態の構成には、Ａ／Ｄ変換器１０１を介し入力されるデジタル信号を入力するＡＦＣ部１０３が含まれる。ＡＦＣ部１０３は、外部ＶＣＸＯの代わりとなるＮＣＯ部１１１を含む。また、ＡＦＣ部１０３は、ベースバンド信号を得るための複素乗算部１１３を含む。複素乗算部１１３は、周波数変換されている同相成分信号及び直交成分信号に対して、ＮＣＯ出力信号が出力する逆周波数変換キャリア信号を用いて、逆周波数変換を行ない、これにより得たベースバンドに入った同相成分信号と直交成分信号を出力する。

複素乗算部１１３からの出力信号はノイズ信号を除去するために設けられたＦＩＲフィルタ１０５に入力される。

次に、ＦＩＲフィルタ１０５を通過した信号からクロック成分を抽出するためにクロックリカバリ部１０７が設けられる。クロックリカバリ部１０７内には、入力信号に同期させるための基準クロックを生成するためのＣＬＫ生成部１２１が設けられる。このＣＬＫ生成部１２１を制御するために、極性確認部１２３、１２５、判定回路１２７、極性付与部１２９、１３１、ループフィルタ部１３３、積分器１３５が設けられる。クロックリカバリ部１０７では、入力信号のゼロクロス点における位相誤差を抽出し、ループフィルタ部１３３、積分器１３５を介し、クロック同期を確立することにより信号に同期した安定したクロックを生成する。なお、判定回路１２７による判定のタイミングと合わせるために、極性付与部１２９、１３１の前段に遅延回路（例えば、フリップフロップ）を設けてもよい。

次に、信号を復調するためのキャリアリカバリ部１０９が設けられる。コスタス方式を用いて、キャリアの位相誤差を検出するための位相検出部１４１を設け、この位相誤差がゼロになるように、ループフィルタ１４３、ＮＣＯ１４５、複素乗算部１４７、位相検出部１４１を含むキャリアリカバリーループを構成し、信号を復調する。

キャリアリカバリ部１０９の位相誤差信号をＡＦＣ部１０３の周波数ズレ方向検出部１５１に入力し、デジタル復調回路全体でＰＬＬループを構成する。

次に、図３に示す本実施形態によるデジタル復調回路の動作について、図４〜図８を参照して説明する。

本実施形態では、ＱＰＳＫ変調波を１６倍サンプリング周波数でクロックリカバリする際の動作とＡＦＣ動作を示す。

最初にクロックリカバリ部１０７の動作について説明する。

クロックリカバリ部１０７においてはシンボルレートの約１６倍クロック（信号とクロックは非同期）を元にリカバリークロックを生成する。入力信号の中点を抽出するクロック信号（第２の分周クロック信号）（ＣＬＫＡ）とゼロクロス点を抽出するクロック信号（第１の分周クロック信号）(ＣＬＫＢ)の２つを生成する。クロック（ＣＬＫＡ）とクロック（ＣＬＫＢ）は相互に１８０°位相がずれている（逆相である）。

入力されたＩ信号を２分岐し、この２つのクロックでそれぞれの信号をラッチする。同様に、入力されたＱ信号を２分岐し、この２つのクロックでそれぞれの信号をラッチする。すなわち、Ｉ信号は、フリップフロップ１５３によりクロック（ＣＬＫＢ）の立ち上がりでサンプリングされた後にホルドされ、フリップフロップ１５７によりクロック（ＣＬＫＡ）の立ち上がりでサンプリングされた後にホルドされる。同様に、Ｑ信号は、フリップフロップ１５５によりクロック（ＣＬＫＢ）の立ち上がりでサンプリングされた後にホルドされ、フリップフロップ１５９によりクロック（ＣＬＫＡ）の立ち上がりでサンプリングされた後にホルドされる。

フリップフロップ１５３にてホルド（ラッチ）されているＩ信号の極性を極性検出部１２３で検出し、検出した極性を判定回路１２７に取り込む。同様に、フリップフロップ１５５にてホルド（ラッチ）されているＱ信号の極性を極性検出部１２５で検出し、検出した極性を判定回路１２７に取り込む。

次に、ゼロクロス点の抽出動作を図４に示す。判定回路１２７は、Ｉ信号とＱ信号の双方について、それぞれ、現データ３０２の極性が１つ前のデータ３０１の極性に対して変化しているかを判定する。

判定回路１２７と極性付与部１２９、１３１は、以下のように連動する。

極性付与部１２９は、Ｉ信号とＱ信号の少なくとも一方は極性が変化しない場合には、ゼロを出力する（場合Ｉゼロ）。

極性付与部１２９は、Ｉ信号とＱ信号の双方について極性変化があり、且つ、Ｉ信号の極性変化の方向がプラスからマイナスへの方向であれば、フリップフロップ１５７にホルド（ラッチ）されているデータをそのまま出力する（場合Ｉプラス）。

極性付与部１２９は、Ｉ信号とＱ信号の双方について極性変化があり、且つ、Ｉ信号の極性変化の方向がマイナスからプラスへの方向であれば、フリップフロップ１５７にホルド（ラッチ）されているデータに”−１”を乗算して得たデータを出力する（場合Ｉマイナス）。

同様に、極性付与部１３１は、Ｉ信号とＱ信号の少なくとも一方は極性が変化しない場合には、ゼロを出力する（場合Ｑゼロ）。

極性付与部１３１は、Ｉ信号とＱ信号の双方について極性変化があり、且つ、Ｑ信号の極性変化の方向がプラスからマイナスへの方向であれば、フリップフロップ１５９にホルド（ラッチ）されているデータをそのまま出力する（場合Ｑプラス）。

極性付与部１２９は、Ｉ信号とＱ信号の双方について極性変化があり、且つ、Ｑ信号の極性変化の方向がマイナスからプラスへの方向であれば、フリップフロップ１５９にホルド（ラッチ）されているデータに”−１”を乗算して得たデータを出力する（場合Ｑマイナス）。

図４を参照して、上記の動作の具体例を説明する。

Ｉ信号の極性は、時刻ｔ１ではプラスであり、時刻ｔ３ではマイナスである。Ｑ信号の極性は、時刻ｔ１ではマイナスであり、時刻ｔ３ではプラスである。従って、場合Ｉプラスと場合Ｑマイナスが該当する。従って、時刻ｔ３では、極性付与部１２９は、時刻ｔ３においてフリップフロップ１５７にホルド（ラッチ）されている”−１５”をそのまま出力し、極性付与部１３１は、時刻ｔ３においてフリップフロップ１５９にホルド（ラッチ）されている”５”に”−１”を乗算して得た”−５”を出力する。

Ｉ信号の極性は、時刻ｔ３ではマイナスであり、時刻ｔ５ではマイナスである。Ｑ信号の極性は、時刻ｔ３ではプラスであり、時刻ｔ５ではマイナスである。従って、場合Ｉゼロと場合Ｑゼロが該当する。従って、時刻ｔ５では、極性付与部１２９は、”０”を出力し、極性付与部１３１は、”０”を出力する。

Ｉ信号の極性は、時刻ｔ５ではマイナスであり、時刻ｔ７ではプラスである。Ｑ信号の極性は、時刻ｔ５ではマイナスであり、時刻ｔ７ではプラスである。従って、場合Ｉマイナスと場合Ｑマイナスが該当する。従って、時刻ｔ７では、極性付与部１２９は、時刻ｔ７においてフリップフロップ１５７にホルド（ラッチ）されている”１５”に”−１”を乗算して得た”−１５”を出力し、極性付与部１３１は、時刻ｔ７においてフリップフロップ１５９にホルド（ラッチ）されている”５”に”−１”を乗算して得た”−５”を出力する。

Ｉ信号の極性は、時刻ｔ７ではプラスであり、時刻ｔ９ではマイナスである。Ｑ信号の極性は、時刻ｔ７ではプラスであり、時刻ｔ９ではマイナスである。従って、場合Ｉプラスと場合Ｑプラスが該当する。従って、時刻ｔ９では、極性付与部１２９は、時刻ｔ９においてフリップフロップ１５７にホルド（ラッチ）されている”−１５”をそのまま出力し、極性付与部１３１は、時刻ｔ９においてフリップフロップ１５９にホルド（ラッチ）されている”−５”をそのまま出力する。

加算部１６１は、極性付与部１２９の出力データと極性付与部１３１の出力データとを足し合わせ、１／２部（半減部）１６５は、足し合わされたデータの値を半分にする。ループフィルタ１３３は、１／２部（半減部）１６５の出力データを入力して、それに対してフィルタをかける。

従って、ループフィルタ１３３は、Ｉ信号とＱ信号の少なくとも一方は極性が変化しない場合には、ゼロを入力し、Ｉ信号とＱ信号の双方の極性が変化する場合には、フリップフロップ１５７にホルド（ラッチ）されている値又はその値に”−１”を乗算して得た値とフリップフロップ１５９にホルド（ラッチ）されている値又はその値に”−１”を乗算して得た値との平均値を入力する。

積分器１３５は、ループフィルタ１３３を通過したデータを入力する。積分器１３５にて積算された値が“±１”の範囲から外れると積分器はリセットされ積算値は”０”に戻る。

積分器１３５の出力信号はクロック生成部１２１に入力される。積算値が“±１”の範囲から外れていない通常状態では、初期値設定部（分周比設定手段）１６７は、“１６”を１６＿カウンタ１６９の初期値としてセットする。そのとき１６＿カウンタ１６９は１６〜３２を巡回し、発振器１１からの入力クロックを１／１６に分周したクロックを生成する。従って、１６＿カウンタ１６９は、可変の分周回路として機能する。

図５に１／１６クロック生成の動作を示す。通常はカウンタの初期値を“１６”にセットし、１６〜３２を巡回することで１／１６クロック（入力クロックを１／１６に分周したクロック）を生成する。しかし、積分器１３５の積算値が“＋１”を上回ったときには初期値を”１６”ではなく“１７”にセットする。そのため、一周期だけ１７〜３２を巡回し、入力クロックの１／１５の周波数のクロックを生成する（図５の４０２参照）。また、積算値が“−１”を下回ったときには初期値を”１６”ではなく“１５”にセットする。そのため、一周期だけ１５〜３２を巡回し、入力クロックの１／１７のクロックを生成する（図５の４０３参照）。このように１６＿カウンタ１６９の初期値を“±１”ずらすことにより、ＣＬＫＡの立ち上がり点がＩＱ信号のゼロクロス付近に近づくように制御する。

図６（ａ）に示すように、ＩＱ信号のゼロクロス点に対してＣＬＫＡの立ち上がり点が大きくずれているときには差分（ＣＬＫＡの立ち上がりでサンプリングしたＩＱ信号の値）が大きくなっている。この時、積分器１３５の積算値は“＋１”を上回るため、１６＿カウンタ１６９は、一周期だけ１７〜３２を巡回し、信号のラッチポイントが１ＣＬＫずれる。

図６（ｂ）に示すように、１ＣＬＫずれたことにより差分は小さくなったが、依然として、積分器１３５の積算値は“＋１”を上回るため、１６＿カウンタ１６９は、更に、一周期だけ１７〜３２を巡回し、信号のラッチポイントが更に１ＣＬＫずれる。

図６（ｃ）に示すように、繰り返しこの動作を行い、図６（ｄ）に示すように、差分が小さくなった時点では積分器１３５の積算値が“±１”を越えにくくなり、リカバリークロックは安定する。

ただし、ＩＱ信号とクロックは非同期のため、時間の経過と共に積分器１３５の積算値は“±１”の範囲から外れる。しかし、安定するまでは一方向にクロックはずれてきたが、安定地点に達した後は中心値の前後を“±１”だけいったりきたりするだけであるため、１／１６クロック（クロックＣＬＫＡとクロックＣＬＫＢ）は、ＩＱ信号と同期しているのと同等となる。

入力信号と生成した１／１６クロックとの関係を図７に示す。ＣＬＫＡの立ち上がりがゼロクロス点の位置にないときには、ＣＬＫＢの立ち上がりのタイミングはＩＱ信号のアイの中心部のタイミングからずれているため、ＣＬＫＢがその立ち上がりでラッチしたデータは中心部分から外れ（図７の５０１参照）、従ってＣ／Ｎ比(Carrier to Noise Ratio)が悪化する。この位置でＣ／Ｎ比の悪い信号を受信すると復調信号に誤りが増えＢＥＲ(Bit Error Rate)特性等が劣化する原因となる。

本実施形態では、ＩＱ信号のゼロクロス点のタイミングとクロックＣＬＫＡの立ち上がりのタイミングが一致する関係が維持されるようにクロックＣＬＫＡがロックすることにより、ＣＬＫＡの反転クロックであるＣＬＫＢの立ち上がりのタイミングと一致する、ＩＱ信号のアイ(eye)の中心部のタイミングでＩＱ信号をサンプリングしてラッチすることなる（図７の５０２参照）。従って、本実施形態では、正常な信号を復調することができる。

次にＡＦＣ動作について図３及び図８を用い説明する。通常の構成ではキャリアリカバリで検出される周波数誤差値を外部Ｄ／Ａに出力し、ＶＣＸＯを制御することでキャリア信号とローカル信号の周波数誤差は“０Ｈｚ”となる。

本実施形態は、外部にＤ／ＡもＶＣＸＯも使用せずに同等の働きを行う機能を有することを特徴とする。

ＡＦＣループ内に複素乗算部１１３、クロックリカバリ部１０７及びキャリアリカバリ部１０９を含むという構成は従来構成と同じである。

異なる動作について説明する。本実施形態ではＮＣＯ１１１の１ｂｉｔ当りの変化量を１Ｈｚとする。外部からのＬｏｃｋ信号（例えばユニークワード検出）を受信するまでは、一定時間間隔で粗い周波数ＳＴＥＰ（図８（ａ）、ワイドバンドスイープ）でＮＣＯ１１１が出力する逆周波数変換キャリア信号（正弦信号及び余弦信号）の周波数が変化するように周波数設定部１７１はＮＣＯ１１１に対して周波数の設定を行なう。この際、選択回路１７３から出力されるデータは“０”とし、周波数設定部１７１による周波数設定値に影響を与えないようにする。Ｌｏｃｋ信号を受信するとワイドバンドスイープを停止させる。この時、ＮＣＯ１１１が出力する逆周波数変換キャリア信号の周波数と受信キャリア周波数との間には周波数誤差が残っている（図８（ｂ））。この周波数誤差を０Ｈｚに近づけるように１ＨｚＳＴＥＰのナローバンドスイープ動作を実行する。

次にナローバンドスイープ動作について説明する。キャリアリカバリ部１０９の位相検出部１４１でコスタス方式を用いて、キャリアの位相誤差を検出し、この位相誤差がゼロになるようにキャリアリカバリーループを構成する。位相検出部１４１が出力する信号は、ＬＯＯＰＦＩＬ（ループフィルタ）１４３を通り、キャリアリカバリ部１０９から出力される。位相検出部１４１が出力する信号はＮＣＯ部１１１が生成する正弦信号と余弦信号の周波数とキャリア周波数と間の周波数誤差値を表している。位相検出部１４１が出力する信号を周波数ズレ方向検出部１５１に取り込む。ここにおいて、周波数誤差値を一定時間（例えば１秒）加算（ずれる方向によっては減算）する。その一定時間後に、その加算（又は減算）結果である合計値が、正方向の閾値を越えていれば、ＮＣＯ部１１１が生成する正弦信号と余弦信号の周波数を１Ｈｚ高くし、負方向の閾値を下回っていれば、ＮＣＯ部１１１が生成する正弦信号と余弦信号の周波数を１Ｈｚ低くし、両方の閾値の間の範囲に入っていれば、ＮＣＯ部１１１が生成する正弦信号と余弦信号の周波数を維持する。このようにし、１Ｈｚステップで、ＮＣＯ部１１１が生成する正弦信号と余弦信号の周波数を制御する（図８（ｃ））。

周波数誤差が１Ｈｚ以内になれば一定時間の加算値が上記の２つの閾値（正方向の閾値と負方向の閾値）の範囲から外れないような値に閾値パラメータを決めることで、±１Ｈｚ以内にＡＦＣをロックさせることができる。その結果、外部にＶＣＸＯを持たなくても同等の機能を得ることができる。

本実施形態によれば、下記の効果が奏される。

第１の効果は、周辺回路として必要である、Ｄ/Ａ、ＶＣＯ、ＰＬＬ、ＳＹＮＴＨ部品等を削除できるため、小型化・回路簡易化することができる。

第２の効果は、周辺回路が安価な発振器１つで構成できるため、コストダウンにつながる。また、消費電力を下げることができる。

なお、上記のデジタル復調回路は、ハードウェア、ソフトウェア又はこれらの組合わせにより実現することができる。また、上記のデジタル復調回路その他の装置等により行なわれるデジタル復調方法も、ハードウェア、ソフトウェア又はこれらの組合わせにより実現することができる。ここで、ソフトウェアによって実現されるとは、コンピュータがプログラムを読み込んで実行することにより実現されることを意味する。

プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えば、フレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば、光磁気ディスク）、ＣＤ−ＲＯＭ(Read Only Memory)、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ(Programmable ROM)、ＥＰＲＯＭ(Erasable PROM)、フラッシュＲＯＭ、ＲＡＭ(random access memory)）を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）
発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成する分周回路と、
同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得る第１サンプルホルド手段と、
前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得る第２サンプルホルド手段と、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、
前記誤差信号を基に、前記分周の分周比を制御する制御手段と、
を備えることを特徴とするクロックリカバリ回路。

（付記２）
付記１に記載のクロックリカバリ回路であって、
前記誤差信号生成手段は、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値に前記同相成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第２サンプル値に前記直交成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするクロックリカバリ回路。

（付記３）
付記１又は２に記載のクロックリカバリ回路であって、
前記制御手段は、
前記誤差信号を積分して積分値を得る積分手段と、
前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させる分周比設定手段と、
を備えることを特徴とするクロックリカバリ回路。

（付記４）
付記１乃至３の何れか１に記載のクロックリカバリ回路を備えるデジタル復調回路であって、
前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、
前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、
を備え、
逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調回路。

（付記５）
付記４に記載のデジタル復調回路であって、
前記自動周波数制御回路は、
ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、
ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするデジタル復調回路。

（付記６）
分周回路が、発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成するステップと、
第１サンプルホルド手段が、同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得るステップと、
第２サンプルホルド手段が、前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得るステップと、
誤差信号生成手段が、前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成するステップと、
制御手段が、前記誤差信号を基に、前記分周の分周比を制御するステップと、
を有することを特徴とするクロックリカバリ方法。

（付記７）
付記６に記載のクロックリカバリ方法であって、
前記誤差信号生成手段は、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値に前記同相成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第２サンプル値に前記直交成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするクロックリカバリ方法。

（付記８）
付記６又は７に記載のクロックリカバリ方法であって、
前記制御手段は、積分手段と分周比設定手段を備え、
前記積分手段が、前記誤差信号を積分して積分値を得るステップと、
前記分周比設定手段が、前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させるステップと、
を備えることを特徴とするクロックリカバリ方法。

（付記９）
付記６乃至８の何れか１に記載のクロックリカバリ方法を有するデジタル復調方法であって、
キャリアリカバリ回路が、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するステップと、
自動周波数制御回路が、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なうステップと、
を有し、
逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調方法。

（付記１０）
付記９に記載のデジタル復調方法であって、
前記自動周波数制御回路は、
ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、
ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするデジタル復調方法。

（付記１１）
コンピュータを、クロックリカバリ回路として機能させるためのプログラムであって、
前記コンピュータを、
発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成する分周回路と、
同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得る第１サンプルホルド手段と、
前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得る第２サンプルホルド手段と、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、
前記誤差信号を基に、前記分周の分周比を制御する制御手段と、
として機能させるためのプログラム。

（付記１２）
付記１１に記載のプログラムであって、
前記誤差信号生成手段は、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値に前記同相成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第２サンプル値に前記直交成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするプログラム。

（付記１３）
付記１１又は１２に記載のプログラムであって、
前記制御手段は、
前記誤差信号を積分して積分値を得る積分手段と、
前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させる分周比設定手段と、
を備えることを特徴とするプログラム。

（付記１４）
付記１１乃至１３の何れか１に記載のプログラムであって、
前記コンピュータを更に、前記クロックリカバリ回路を備えるデジタル復調回路として機能させるためのプログラムであって、
前記コンピュータを更に、
前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、
前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、
として機能させ、
逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするプログラム。

（付記１５）
付記１４に記載のプログラムであって、
前記自動周波数制御回路は、
ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、
ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするプログラム。

本発明は、ＰＳＫ変調信号、ＱＰＳＫ変調信号、多値ＰＳＫ変調信号、直角位相振幅変調信号などの同相成分信号と直交成分信号とを含む変調信号を復調する復調回路に利用することができる。

１０３ＡＦＣ部
１０５ＦＩＲフィルタ（ＦＩＲ部）
１０７クロックリカバリ部
１０９キャリアリカバリ部
１１１ＮＣＯ部

Claims

発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成する分周回路と、
同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得る第１サンプルホルド手段と、
前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得る第２サンプルホルド手段と、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、
前記誤差信号を基に、前記分周の分周比を制御する制御手段と、
を備えることを特徴とするクロックリカバリ回路。
請求項１に記載のクロックリカバリ回路であって、
前記誤差信号生成手段は、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値に前記同相成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値と、時間的にその変化の間にある前記直交成分信号の第２サンプル値に前記直交成分信号の第１サンプル値の極性の変化の方向に応じた符号を乗じて得た値とに基づいて前記誤差信号を生成することを特徴とするクロックリカバリ回路。
請求項１又は２に記載のクロックリカバリ回路であって、
前記制御手段は、
前記誤差信号を積分して積分値を得る積分手段と、
前記積分値が所定の範囲から外れた時に、外れた方向に応じて、前記分周の分周比を増加させ又は減少させる分周比設定手段と、
を備えることを特徴とするクロックリカバリ回路。
請求項１乃至３の何れか１に記載のクロックリカバリ回路を備えるデジタル復調回路であって、
前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、
前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、
を備え、
逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調回路。
請求項４に記載のデジタル復調回路であって、
前記自動周波数制御回路は、
ロック前にワイドバンドスイープにより前記逆周波数変換キャリア信号の周波数を調整し、
ロック後に前記位相誤差信号により前記逆周波数変換キャリア信号の周波数を調整することを特徴とするデジタル復調回路。
分周回路が、発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成するステップと、
第１サンプルホルド手段が、同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得るステップと、
第２サンプルホルド手段が、前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得るステップと、
誤差信号生成手段が、前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成するステップと、
制御手段が、前記誤差信号を基に、前記分周の分周比を制御するステップと、
を有することを特徴とするクロックリカバリ方法。
請求項６に記載のクロックリカバリ方法を有するデジタル復調方法であって、
キャリアリカバリ回路が、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するステップと、
自動周波数制御回路が、前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なうステップと、
を有し、
逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするデジタル復調方法。
コンピュータを、クロックリカバリ回路として機能させるためのプログラムであって、
前記コンピュータを、
発振器が出力するクロック信号を分周して、第１の分周クロック信号と該第１の分周クロック信号に対して逆相の第２の分周クロック信号を生成する分周回路と、
同相成分信号と直交成分信号をそれぞれ前記第１の分周クロック信号でサンプルホルドし、前記同相成分信号の第１のサンプル値と前記直交成分信号の第１のサンプル値を得る第１サンプルホルド手段と、
前記同相成分信号と前記直交成分信号をそれぞれ前記第２の分周クロック信号でサンプルホルドし、前記同相成分信号の第２のサンプル値と前記直交成分信号の第２のサンプル値を得る第２サンプルホルド手段と、
前記同相成分信号の第１サンプル値の極性と前記直交成分信号の第１サンプル値の極性が共に変化した時に、時間的にその変化の間にある前記同相成分信号の第２サンプル値と前記直交成分信号の第２サンプル値とに基づいて誤差信号を生成する誤差信号生成手段と、
前記誤差信号を基に、前記分周の分周比を制御する制御手段と、
として機能させるためのプログラム。
請求項８に記載のプログラムであって、
前記コンピュータを更に、前記クロックリカバリ回路を備えるデジタル復調回路として機能させるためのプログラムであって、
前記コンピュータを更に、
前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値とを入力し、入力したこれらの値を基に、キャリア信号と位相誤差信号を生成すると共に、前記クロックリカバリ回路から前記同相成分信号の第１サンプル値と前記直交成分信号の第１サンプル値に対して前記キャリア信号により複素乗算をすることにより前記同相成分信号と前記直交成分信号を復調するキャリアリカバリ回路と、
前記キャリアリカバリ回路から前記位相誤差信号を入力し、該位相誤差信号により周波数が制御された逆周波数変換キャリア信号により、周波数変換されている前記同相成分信号及び前記直交成分信号に対して逆周波数変換を行なう自動周波数制御回路と、
として機能させ、
逆周波数変換された同相成分信号と直交成分信号が前記クロックリカバリ回路に入力されることを特徴とするプログラム。