JP3628927B2 - Ｐｓｋ復調装置、ｐｓｋ復調方法及び記録媒体 - Google Patents
Ｐｓｋ復調装置、ｐｓｋ復調方法及び記録媒体 Download PDFInfo
- Publication number
- JP3628927B2 JP3628927B2 JP33963099A JP33963099A JP3628927B2 JP 3628927 B2 JP3628927 B2 JP 3628927B2 JP 33963099 A JP33963099 A JP 33963099A JP 33963099 A JP33963099 A JP 33963099A JP 3628927 B2 JP3628927 B2 JP 3628927B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- demodulated
- psk
- modulation signal
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）復調装置及びＰＳＫ復調方法に関し、特に、ディジタル信号処理を行うＰＳＫ復調装置及びＰＳＫ復調方法に関する。
【０００２】
【従来の技術】
ディジタル信号を伝送するための技術として、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調の手法が広く用いられている。ＱＰＳＫ変調は、伝送する対象であるディジタル信号を２ビット毎に区切って得られる区間（ダイビット）の論理値に従って、搬送波の２周期分の区間の位相を、当該区間の直前の区間の移相を基準として４通りに変化させる変調の手法である。
【０００３】
位相を変化させる量の組み合わせとしては、例えば、（−３・π／４）ラジアン、（−π／４）ラジアン、（π／４）ラジアン及び（３・π／４）ラジアンの各値に実質的に等しい４つの値の組み合わせが用いられる。
【０００４】
そして、ＱＰＳＫ変調により得られるＱＰＳＫ変調信号を復調するＰＳＫ復調装置としては、従来、例えば図６に示す復調装置が知られていた。
図６の復調装置は、図示するように、遅延回路１０１と、乗算器１０２及び１０７と、ローパスフィルタ１０３及び１０８と、サンプリング回路１０４及び１０９と、移相器１０５と、同期信号再生器１０６とを備える。
【０００５】
図６の復調装置において、受信信号であるＱＰＳＫ変調信号はまず、遅延回路１０１と、乗算器１０２及び１０７とに供給される。遅延回路１０１は、該受信信号を１シンボル時間（すなわち、ダイビット１個分の時間）分遅延させた信号を生成して、乗算器１０２及び移相器１０５に供給する。
【０００６】
乗算器１０２は、受信信号と遅延回路１０１から供給された信号とを乗算した結果を示す信号をローパスフィルタ１０３に供給する。ローパスフィルタ１０３は、乗算器１０２から供給された信号のうち、ＱＰＳＫ変調された元のデータを含む成分をサンプリング回路１０４に供給する。サンプリング回路１０４は、自己に供給された信号をサンプリングして、Ｉベースバンド成分の出力信号として出力する。
【０００７】
一方、移相器１０５は、遅延回路１０１から供給された信号を（π／２）ラジアン移相した信号を生成して乗算器１０７に供給する。乗算器１０７は、受信信号と移相器１０５から供給された信号とを乗算した結果を示す信号をローパスフィルタ１０８に供給する。ローパスフィルタ１０８は、供給された信号のうち、ＱＰＳＫ変調された元のデータを含む成分をサンプリング回路１０９に供給し、サンプリング回路１０９はこれをサンプリングしてＱベースバンド成分の出力信号として出力する。なお、同期信号再生器１０６は、サンプリング回路１０４及び１０９がサンプリングを行うタイミングを決定するサンプリング信号を生成して、サンプリング回路１０４及び１０９に供給する。
【０００８】
【発明が解決しようとする課題】
しかし、図６に示す復調装置において複数のビットレートの信号を復調する場合、ローパスフィルタ１０３及び１０８のカットオフ周波数その他の回路定数をそのビットレートに適応する値とする必要がある。このため、受信する対象の信号のビットレートに応じてローパスフィルタ１０３及び１０８の一部又は全部を切り替える処理が必要であり、この処理は複雑であった。
【０００９】
また、ローパスフィルタはコイルやコンデンサを含むアナログフィルタより構成されるため、図６の復調装置を半導体集積回路として形成することは極めて困難であった。
【００１０】
この問題を解決する手法としては、例えば、特開平７−５０６９９号公報に開示されている復調装置がある。特開平７−５０６９９号公報の復調装置は、図７に示すように、シフトレジスタ２０１、２０２、２０４及び２０７と、ＥＯＲ素子２０３及び２０６と、Ｄフリップフロップ２０５及び２０８とを備えている。
【００１１】
図７の復調装置において、受信信号は、シフトレジスタ２０１、２０２、２０４及び２０７にクロック信号が供給された状態で、ＥＯＲ素子２０３、ＥＯＲ素子２０６及びシフトレジスタ２０１に供給される。
【００１２】
シフトレジスタ２０１は、受信信号の位相が（π／２）ラジアン進んだ信号を生成して、シフトレジスタ２０２及びＥＯＲ素子２０６に供給する。シフトレジスタ２０２は、シフトレジスタ２０１から供給された信号の位相が（π／２）ラジアン遅れた信号を生成し、ＥＯＲ素子２０３に供給する。
【００１３】
ＥＯＲ素子２０３は、シフトレジスタ２０２から供給された信号及び受信信号の排他的論理和を示す信号をシフトレジスタ２０４及びＤフリップフロップ２０５に供給する。ＥＯＲ素子２０６は、シフトレジスタ２０１から供給された信号及び受信信号の排他的論理和を示す信号をシフトレジスタ２０７及びＤフリップフロップ２０８に供給する。
【００１４】
シフトレジスタ２０４は、ＥＯＲ素子２０３から供給された信号の位相を（π／２）ラジアン遅らせた信号をクロック信号としてＤフリップフロップ２０５に供給する。
Ｄフリップフロップ２０５は、シフトレジスタ２０４から供給されたクロック信号が立ち上がる毎にＥＯＲ素子２０３から供給された信号をラッチし、ラッチした信号をＩ出力信号として出力する。
【００１５】
シフトレジスタ２０７は、ＥＯＲ素子２０６から供給された信号の位相を（π／２）ラジアン遅らせた信号をクロック信号としてＤフリップフロップ２０８に供給する。
Ｄフリップフロップ２０８は、シフトレジスタ２０７から供給されたクロック信号が立ち上がる毎にＥＯＲ素子２０６から供給された信号をラッチし、ラッチした信号をＱ出力信号として出力する。
【００１６】
Ｄフリップフロップ２０５は、ＥＯＲ素子２０３から供給された信号のデューティー比が５０％以下の期間はローレベルの信号をラッチして出力し、５０％を超える場合はハイレベルの信号をラッチして出力する。Ｄフリップフロップ２０８は、ＥＯＲ素子２０６から供給された信号のデューティー比が５０％以下の期間はローレベルの信号をラッチして出力し、５０％を超える場合はハイレベルの信号をラッチして出力する。
【００１７】
以上述べた図７の復調装置において、Ｄフリップフロップ２０５及び２０８は、ＥＯＲ素子２０３及び２０６が出力する信号のうちＱＰＳＫ変調された元のデータを含む成分を通過させるローパスフィルタとして機能する。従って、図７の復調装置は、アナログフィルタより構成されるローパスフィルタを要せず、またローパスフィルタの切り替えも要しない。
【００１８】
しかし、図７の復調装置の各シフトレジスタは信号の遅延を生じ、この遅延量は受信する信号のビットレートには影響されない。このため、受信する信号のビットレートが大きくなるほど、ビットレートに対する遅延量の比率が増大し、復調が正常に行われなくなる。
【００１９】
この発明は上記実状に鑑みてなされたもので、アナログフィルタを用いることなく高速のＰＳＫ変調信号を正確に復調するためのＰＳＫ復調装置及びＰＳＫ復調方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかるＰＳＫ復調装置は、復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶手段と、
前記記憶手段が記憶する各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換手段と、
を備えることを特徴とする。
【００２１】
このようなＰＳＫ復調装置は、アナログフィルタより構成されるローパスフィルタを要せずＱＰＳＫ変調信号を復調し、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なるＱＰＳＫ変調信号の復調を行う。復調結果は４値化され２ビットの復調データとして出力される。
また、このようなＰＳＫ復調装置によれば、シフトレジスタによる信号の遅延は生じないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速のＱＰＳＫ変調信号が正確に復調される。
【００２２】
前記ＰＳＫ復調装置は、
前記復調対象のπ／４シフトＱＰＳＫ変調信号を２値化サンプリングし、２値化済みのπ／４シフトＱＰＳＫ変調信号を出力する２値化手段を備え、
前記遅延手段及び前記検波手段は、前記２値化手段が出力する２値化済みのπ／４シフトＱＰＳＫ変調信号を、前記復調対象のπ／４シフトＱＰＳＫ変調信号として扱うものであってもよい。
このような構成とすれば、ＱＰＳＫ変調信号が雑音等を含んでいても、これら雑音等は除去され、ＱＰＳＫ変調信号の復調が確実に行われる。
【００２３】
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記π／４シフトＱＰＳＫ変調信号を２値化サンプリングするものであってもよい。
この場合、前記ＰＳＫ復調装置は、前記復調データとの位相の差が実質的に一定値となるような前記サンプリング信号を生成して前記２値化手段に供給するサンプリング信号位相調整手段を備えるものとすれば、復調データとサンプリング信号との位相差が一定に保たれる結果、復調データとサンプリング信号との位相差のばらつきに起因するジッタが復調データに含まれるという事態が防止される。
【００２４】
前記ＰＳＫ復調装置は、
自己に供給された前記復調対象のπ／４シフトＱＰＳＫ変調信号及び自己に供給された局部発振信号を混合し、混合により得られる信号から、周波数変換された復調対象のπ／４シフトＱＰＳＫ変調信号を抽出する周波数変換手段と、
前記サンプリング信号との位相の差が実質的に一定値となるような前記局部発振信号を生成して前記周波数変換手段に供給する局部発振信号位相調整手段と、を備え、
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記周波数変換された復調対象のπ／４シフトＱＰＳＫ変調信号を２値化サンプリングするものであってもよい。
このような構成とすることにより、サンプリング信号と局部発振信号との位相差が一定に保たれる結果、サンプリング信号と局部発振信号との位相差のばらつきに起因するジッタが復調データに含まれるという事態が防止される。
【００２５】
また、この発明の第２の観点にかかるＰＳＫ復調装置は、
伝送対象のディジタル信号を構成するｎビット（ただしｎは自然数）のデータの値を、１シンボル区間における搬送波の２ｎ通りの位相のずれにより順次表す復調対象の多値ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を受信し、前記ｎビットのデータを復元する多値ＰＳＫ復調装置であって、
前記復調対象の多値ＰＳＫ変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象の多値ＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から複数の所定の時間を実質的に経過したタイミングにおける前記検波信号の各論理値を特定し、特定した各論理値に基づいて前記ｎビットのデータを復元する復元手段と、
を備えることを特徴とする。
【００２６】
このようなＰＳＫ復調装置は、アナログフィルタより構成されるローパスフィルタを要せず多値ＰＳＫ変調信号を復調し、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なる多値ＰＳＫ変調信号の復調を行う。復調結果はｎビットのデータとして出力される。
また、このようなＰＳＫ復調装置によれば、シフトレジスタによる信号の遅延は生じないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速の多値ＰＳＫ変調信号が正確に復調される。
【００２７】
前記復元手段は、例えば、
前記遅延信号が前記所定の遷移を行った時点から複数の所定の時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶するレジスタと、
前記レジスタが記憶する各論理値の組を所定の規則に従って変換した結果を表す前記ｎビットのデータを生成するデコーダと、
を備えることにより、ｎビットのデータを復元する。
【００２８】
前記復調対象の多値ＰＳＫ変調信号は、伝送対象のディジタル信号を構成する２ビットのデータの値を、１シンボル区間における搬送波の、（−３・π／４）ラジアン、（−π／４）ラジアン、（π／４）ラジアン及び（３・π／４）ラジアンの４通りの位相のずれにより順次表す４値のＰＳＫ変調信号であってもよい。
この場合、前記復元手段は、前記遅延信号が前記所定の遷移を行った時点から、前記復調対象の多値ＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を特定し、特定した各論理値に基づいて前記２ビットのデータを復元するものとすれば、アナログフィルタより構成されるローパスフィルタを要せず、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なる高速の４値のＰＳＫ変調信号が正確に復調される。
【００２９】
前記ＰＳＫ復調装置は、
前記復調対象の多値ＰＳＫ変調信号を２値化サンプリングし、２値化済みの多値ＰＳＫ変調信号を出力する２値化手段を備え、
前記遅延手段及び前記検波手段は、前記２値化手段が出力する２値化済みの多値ＰＳＫ変調信号を、前記復調対象の多値ＰＳＫ変調信号として扱うものであってもよい。
このような構成とすれば、多値ＰＳＫ変調信号が雑音等を含んでいても、これら雑音等は除去され、多値ＰＳＫ変調信号の復調が確実に行われる。
【００３０】
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記多値ＰＳＫ変調信号を２値化サンプリングするものであってもよい。
この場合、前記ＰＳＫ復調装置は、前記ｎビットのデータとの位相の差が実質的に一定値となるような前記サンプリング信号を生成して前記２値化手段に供給するサンプリング信号位相調整手段を備えるものとすれば、復調結果を表すｎビットのデータとサンプリング信号との位相差が一定に保たれる結果、このｎビットのデータとサンプリング信号との位相差のばらつきに起因するジッタがこのｎビットのデータに含まれるという事態が防止される。
【００３１】
前記ＰＳＫ復調装置は、
自己に供給された前記復調対象の多値ＰＳＫ変調信号及び自己に供給された局部発振信号を混合し、混合により得られる信号から、周波数変換された復調対象の多値ＰＳＫ変調信号を抽出する周波数変換手段と、
前記サンプリング信号との位相の差が実質的に一定値となるような前記局部発振信号を生成して前記周波数変換手段に供給する局部発振信号位相調整手段と、を備え、
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記周波数変換された復調対象の多値ＰＳＫ変調信号を２値化サンプリングするものであってもよい。
このような構成とすることにより、サンプリング信号と局部発振信号との位相差が一定に保たれる結果、サンプリング信号と局部発振信号との位相差のばらつきに起因するジッタが復調結果を表すｎビットのデータに含まれるという事態が防止される。
【００３２】
また、この発明の第３の観点にかかるＰＳＫ復調方法は、
復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延ステップと、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波ステップと、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶ステップと、
前記記憶ステップで記憶された各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換ステップと、
を含むことを特徴とする。
【００３３】
このようなＰＳＫ復調方法では、アナログフィルタより構成されるローパスフィルタを要せずＱＰＳＫ変調信号が復調され、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なるＱＰＳＫ変調信号の復調が行われる。復調結果は４値化され２ビットの復調データとして出力される。
また、このようなＰＳＫ復調方法によれば、シフトレジスタによる信号の遅延は生じないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速のＱＰＳＫ変調信号が正確に復調される。
【００３４】
また、この発明の第４の観点にかかるコンピュータ読み取り可能な記録媒体は、
コンピュータを、
復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶手段と、
前記記憶手段が記憶する各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換手段と、
して機能させるためのプログラムを記録したことを特徴とする。
【００３５】
このような記録媒体に記録されたプログラムを実行するコンピュータは、アナログフィルタより構成されるローパスフィルタを要せずＱＰＳＫ変調信号を復調し、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なるＱＰＳＫ変調信号の復調を行う。復調結果は４値化され２ビットの復調データとして出力される。
また、このような記録媒体に記録されたプログラムを実行するコンピュータは、シフトレジスタによる信号の遅延を生じさせないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速のＱＰＳＫ変調信号を正確に復調する。
【００３６】
【発明の実施の形態】
以下、この発明の実施の形態にかかるＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）復調装置を、π／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）受信機を例として説明する。
【００３７】
（第１の実施の形態）
図１は、この発明の第１の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の構成の一例を示す。
図示するように、このπ／４シフトＱＰＳＫ受信機は、アンテナ１と、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）増幅器２と、混合器３と、局部発振器４と、サンプリング器５と、サンプリング信号発生器６と、遅延器７と、検波器８と、シフトレジスタ９と、変換用クロック発生器１０と、４値変換器１１と、クロック再生器１２とより構成されている。
【００３８】
ＲＦ増幅器２は、電磁波によりアンテナ１に励起された信号をアンテナ１から供給されると、自己に供給された信号を増幅して混合器３に供給する。
【００３９】
混合器３は、ＲＦ増幅器２及び局部発振器４から供給される２つの信号の積を表す信号のうち、周波数がこれら２つの信号の周波数の差に実質的に等しい成分を表す信号を生成して、サンプリング器５に供給する。
【００４０】
局部発振器４は、矩形波を生成する発振器を備え、所定の中間周波数と、ＲＦ増幅器２が供給する信号の搬送波周波数との和に実質的に等しい周波数を有する矩形波を表す信号を生成し、混合器３に供給する。
【００４１】
サンプリング器５は、２値化手段を構成するものであり、サンプリング信号発生器６より供給されるサンプリング信号に応答して、混合器３より供給された信号の瞬時値が所定の閾値を超えているか否かを判別し、判別結果に従って、混合器３から供給される信号を二値化し、二値化の結果得られるディジタル信号（現在データ）を出力する。
サンプリング器５は、具体的には、例えばサンプリング信号が立ち上がるたびに、混合器３より供給された信号の瞬時値が閾値を超えているか否かを判別し、超えていれば所定のハイレベル電圧を出力し、超えていなければ所定のローレベル電圧を発生することにより、現在データを出力する。
【００４２】
サンプリング信号発生器６は、矩形波を生成する発振器を備え、サンプリング信号を発生する。サンプリング信号の周波数は、例えば、上述の中間周波数の２倍以上であればよい。
【００４３】
遅延器７は、遅延手段を構成するものであり、サンプリング器５が出力する現在データを取得し、取得した現在データを実質的に１シンボル分（すなわち、２ビット分）遅らせたディジタル信号（遅延データ）を生成して出力する。
【００４４】
検波器８は、検波手段を構成するものであり、サンプリング器５が出力する現在データ及び遅延器７が出力する遅延データを取得し、これらの現在データ及び遅延データに基づいて、検波信号を生成して出力する。
【００４５】
検波器８は、具体的には、例えば、取得した遅延データが立ち上がると、この立ち上がりに応答し、以降、現在データの立ち上がりを検知するまでの間、検波信号としてハイレベル電圧を出力する。そして、取得した現在データが立ち上がると、この立ち上がりに応答し、以降、遅延データの立ち上がりを検知するまでの間、検波信号としてローレベル電圧を出力する。
この結果、検波信号は、遅延データが立ち上がってから現在データが立ち上がるまでの期間ハイレベル電圧であり、その他の期間はローレベル電圧であるようなディジタル信号を含むものとなる。
【００４６】
シフトレジスタ９は、記憶手段あるいは復元手段を構成するものであり、検波器８が出力した検波信号と、変換用クロック発生器１０が供給する後述の変換用クロック信号とを取得し、変換用クロック信号が所定の状態になると（例えば、変換用クロック信号の電圧がローレベルからハイレベルへと立ち上がると）、その時点における検波信号の論理値を記憶する。
そして、シフトレジスタ９は、自己が記憶した論理値を新しい方から３個保持し続け、自己が現に保持している論理値を表す３ビットのデータを出力する。
【００４７】
また、シフトレジスタ９は、クロック再生器１２が生成する後述の出力用クロックを取得し、該出力用クロックが立ち上がったことを検知して、自己のメモリに格納されている３ビットのデータが、２進数”０００”を表すよう、各ビットをリセットする。また、シフトレジスタ９は、このＱＰＳＫ復調器に電源が投入されたことを検知したときも、これら各ビットをリセットする。
【００４８】
変換用クロック発生器１０は、後述するタイミングで遷移する変換用クロック信号を生成し、シフトレジスタ９及びクロック再生器１２に供給する。
【００４９】
４値変換器１１は、４値変換手段あるいは復元手段を構成するものである。 ４値変換器１１は、シフトレジスタ９が出力した３ビットのデータを取得し、クロック再生器１２より後述する出力用クロック信号を取得して、シフトレジスタより取得した３ビットのデータの値を表す２ビットのデータを生成し、復調信号として、出力用クロック信号に同期して出力する。
【００５０】
４値変換器１１が出力する２ビットのデータは、クロック再生器１２が生成する出力用クロック信号に同期している。具体的には、当該２ビットのデータの各ビットの論理値の遷移（立ち上がり及び立ち下がり）は、出力用クロック信号の立ち上がりと実質的に同時に起こるようになっている。
なお、後述するように、シフトレジスタ９が出力する３ビットのデータは４種類の値をとるので、当該４ビットのデータがいずれの値をとったかを示す情報の大きさは、２ビットで十分である。
【００５１】
クロック再生器１２は、変換用クロック発生器１０より変換用クロック信号を取得し、取得した変換用クロック信号に基づいて後述するタイミングで遷移する出力用クロック信号を生成し、４値変換器１１に供給する。
【００５２】
（動作）
次に、このπ／４シフトＱＰＳＫ受信機の動作を説明する。
このπ／４シフトＱＰＳＫ受信機が起動すると、ＲＦ増幅器２は、アンテナ１に誘起されたＱＰＳＫ変調波をアンテナ１より取得して増幅し、混合器３に供給する。
一方、シフトレジスタ９は、電源の投入を検知して、自己のメモリに格納された３ビットのデータが、２進数”０００”を表すようにする。
【００５３】
ＲＦ増幅器２が取得するＱＰＳＫ変調波は、周波数が搬送波周波数に等しい矩形波を２周期分毎に区切って得られる各区間を、伝送する対象のディジタル信号を先頭から順次２ビットずつ区切って得られるダイビットの値に応じて、順次、直前の２周期分の区間の位相を基準として、４通りの値のうちいずれかに相当する分移相したものである。
【００５４】
具体的には、当該ＱＰＳＫ変調波は、例えば、
（ａ１）ダイビットの値が２進数”００”である場合、当該矩形波の２周期分を直前の２周期に比べて（π／４）ラジアン進め、
（ａ２）ダイビットの値が２進数”０１”である場合は、直前の２周期に比べ（３・π／４）ラジアン進め、
（ａ３）ダイビットの値が２進数”１０”である場合は、直前の２周期に比べ（π／４）ラジアン遅らせ、
（ａ４）ダイビットの値が２進数”１１”である場合は、直前の２周期に比べ（３・π／４）ラジアン遅らせたものである。
【００５５】
局部発振器４は、ＲＦ増幅器２が混合器３に供給したＱＰＳＫ変調波の搬送波周波数と、上述の中間周波数との和に実質的に等しい周波数の矩形波を表す信号を生成し、混合器３に供給する。
混合器３は、ＲＦ増幅器２及び局部発振器４から各々信号を供給されると、これら２つの信号の積を表す信号のうち、その周波数が、これら２つの信号の周波数の差に実質的に等しい成分（すなわち、上述の中間周波数を搬送波周波数とする成分）を表す信号を生成して、サンプリング器５に供給する。
【００５６】
サンプリング器５は、サンプリング信号発生器６から供給されるサンプリング信号が立ち上がるたびに、混合器３から供給される信号が所定の閾値を超えるか否かを判別し、判別結果に従って、混合器３から供給される信号を二値化する。そして、サンプリング器５は、二値化により得られた現在データを、遅延器７及び検波器８に供給する。
【００５７】
遅延器７は、サンプリング器５より現在データを供給されると、当該現在データを実質的に１シンボル分遅らせた信号、すなわち遅延データを出力する。１シンボル分の時間の長さは、上述の中間周波数の逆数の２倍に実質的に等しい。
【００５８】
検波器８は、サンプリング器５より現在データを取得し、遅延器７より遅延データを取得すると、自己に実質的に同時に供給された現在データ及び遅延データに基づいて検波信号を生成し、出力する。
【００５９】
検波器８が出力する検波信号は、具体的には、例えば、図２に示すように、遅延データが立ち上がってから現在データが立ち上がるまでの期間ハイレベル電圧であり、その他の期間はローレベル電圧であるようなディジタル信号となる。
従って、検波信号の電圧がハイレベル電圧である期間の長さは、遅延データが立ち上がるタイミングと現在データが立ち上がるタイミングとの時間差を示すものとなる。
【００６０】
一方、変換用クロック発生器１０は、１シンボル分の遅延データを検波器８より取得し、この遅延データに基づいて変換用クロック信号を生成し、シフトレジスタ９に供給する。
この変換用クロック信号は、具体的には、図２に示すように、当該遅延データの位相が実質的に（π／２）ラジアン、πラジアン及び（３・π／２）ラジアンであるタイミングで立ち上がるパルスより構成され、これら各パルスの長さは、遅延データの４分の１周期より短い。
【００６１】
シフトレジスタ９は、検波器８が出力した検波信号を取得し、変換用クロック発生器１０より変換用クロック信号を取得すると、変換用クロック信号が立ち上がるたびに、その時点における検波信号の論理値を記憶し、自己が記憶した最新の３個の論理値を表す３ビットのデータを出力する。
【００６２】
この３ビットのデータは、４通りの値をとる。具体的には、例えば図２に示すように、
（ｂ１）現在データが遅延データに比べて（π／４）ラジアン進んでいるとき、２進数”１１１”となり、
（ｂ２）現在データが遅延データに比べて（３・π／４）ラジアン進んでいるとき、２進数”１１０”となり、
（ｂ３）現在データが遅延データに比べて（π／４）ラジアン遅れているとき、２進数”０００”となり、
（ｂ４）現在データが遅延データに比べて（３・π／４）ラジアン遅れているとき、２進数”１００”となる。
【００６３】
一方、クロック再生器１２は、検波器８が検波信号を出力するタイミングに同期した出力用クロック信号を生成し、この出力用クロック信号をシフトレジスタ９及び４値変換器１１に供給する。
出力用クロック信号は、具体的には、例えば、１シンボル分の遅延データが遅延器７から出力され始めてから６個目のパルスが立ち上がってから、その次のパルスが立ち上がるまでの間に１回立ち上がり且つ立ち下がるディジタル信号である。
【００６４】
４値変換器１１は、シフトレジスタ９が出力した３ビットのデータを取得すると、当該３ビットのデータが上述の４通りの値のいずれをとっているかを表す２ビットのデータを生成する。
具体的には、４値変換器１１は、
（ｃ１）シフトレジスタ９が出力する３ビットのデータの値が２進数”１１１”であるとき、２進数”００”となり、
（ｃ２）シフトレジスタ９が出力する３ビットのデータの値が２進数”１１０”であるとき、２進数”０１”となり、
（ｃ３）シフトレジスタ９が出力する３ビットのデータの値が２進数”０００”であるとき、２進数”１０”となり、
（ｃ４）シフトレジスタ９が出力する３ビットのデータの値が２進数”１００”であるとき、２進数”１１”となる。
【００６５】
そして、４値変換器１１は、クロック再生器１２が出力する出力用クロックが立ち上がるたびに、自己が生成した２ビットのデータを出力する。これにより、該２ビットのデータは、出力用クロックに同期して出力される。この２ビットのデータが復調されたデータを表す。
また、シフトレジスタ９も出力用クロックを取得し、出力用クロックが立ち上がると、自己が記憶する各ビットをリセットする。
【００６６】
なお、このπ／４シフトＱＰＳＫ受信機の構成は、上述のものに限られない。例えば、サンプリング信号発生器６、遅延器７、検波器８、シフトレジスタ９、変換用クロック発生器１０、４値変換器１１及びクロック再生器１２の機能の一部又は全部は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）により行われていてもよい。
また、サンプリング器５は、Ａ／Ｄ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ）変換器から構成されていてもよい。
更に、混合器３や局部発振器４の機能の一部又は全部が、Ａ／Ｄ変換器、ＤＳＰ及びＤ／Ａ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ）変換器により行われていてもよい。
【００６７】
また、このπ／４シフトＱＰＳＫ受信機は、ＱＰＳＫ変調波をアンテナ１から取得する必要はなく、例えば、ＱＰＳＫ変調波を有線回線より取得してもよい。また、ＱＰＳＫ変調を施された対象のディジタル信号は、予め更に任意の手法による変調が加えられているものであってもよい。また、混合器３、局部発振器４及びＲＦ増幅器２はいずれも必要なものではなく、省略可能である。
【００６８】
また、所望の復調の精度が得られる限り、変換用クロック発生器１０が発生する変換用クロック信号が立ち上がるタイミングは、上述のタイミングに正確に合致している必要はない。
また、変換用クロック信号を構成するパルスは、搬送波の２周期分の各遅延データのうち少なくともいずれかの周期について、位相が実質的に（π／２）ラジアン、πラジアン及び（３・π／２）ラジアンであるタイミングで立ち上がればよい。従って、変換用クロック信号を構成するパルスは、搬送波の２周期分の各遅延データのうち最低３回立ち上がればよい。
【００６９】
また、このπ／４シフトＱＰＳＫ受信機は、伝送対象のディジタル信号を構成するＮビット（ただし、Ｎは自然数）のデータの値を、１シンボル区間における搬送波の２Ｎ通りの位相のずれにより順次表す多値ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調波を復調した結果を表すＮビットのデータを生成して出力するようにしてもよい。
ただし、この場合、変換用クロック発生器１０は、シフトレジスタ９が記憶して出力するデータが、復調結果を表すＮビットのデータを復元するに足る情報を含むような十分狭い間隔で変換用クロック信号を発生する。また、シフトレジスタ９は、自己が記憶した論理値のうち新しく記憶した方から所定個数分の値を表すデータを出力する。ただし、当該所定個数は、復調結果を表すＮビットのデータを復元するに足る個数とする。そして、４値変換器１１は、シフトレジスタ９が出力したデータを取得すると、取得したデータが上述の２Ｎ通りの値のいずれをとっているかを表すＮビットのデータを生成する。
【００７０】
（第２の実施の形態）
上述した第１の実施の形態のπ／４シフトＱＰＳＫ受信機は、局部発振器４が発生する信号と、サンプリング信号発生器６が発生する信号とが同期していない場合、動作を行う毎に、これら２つの信号の位相差が異なったものとなる可能性がある（すなわち、局部発振器４が発生する信号とサンプリング信号との位相差の値にばらつきが生じる）。このため、第１の実施の形態のπ／４シフトＱＰＳＫ受信機がＱＰＳＫ復調して生成するデータには、ジッタが含まれることがあり得る。
ジッタを防止するためには、例えば、ＱＰＳＫ変調波の搬送波成分と、このＱＰＳＫ変調波をサンプリングするタイミングを決定する信号とが同期するようにすればよい。以下では、第２の実施の形態として、局部発振器４が発生する信号を、サンプリング信号発生器６が発生する信号に同期させるための構成を説明する。
【００７１】
図３は、この発明の第２の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の構成の一例を示す。
図示するように、このπ／４シフトＱＰＳＫ受信機は、図１に示す構成に加え、分周器２１ａ及び２１ｂと、位相比較器２２と、ローパスフィルタ２３とを更に備える。
【００７２】
ただし、図３の構成における局部発振器４は、矩形波を生成するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）等より構成されており、自己が生成する矩形波の周波数を、自己に供給された制御信号が指定する変化分だけ変化させる。なお、局部発振器４は、制御信号が未だ自己に供給されていない状態では、例えば、所定のフリーランニング周波数の矩形波を生成するものとする。
なお、混合器３は周波数変換手段を構成し、局部発振器４と、分周器２１ａ及び２１ｂと、位相比較器２２と、ローパスフィルタ２３とが、局部発振信号位相調整手段を構成する。
【００７３】
分周器２１ａ及び２１ｂは、いずれも、例えばフリップフロップ回路、カウンタ回路等より構成されている。
分周器２１ａは、混合器３が生成してサンプリング器５に供給する信号を取得して、取得した信号を所定の分周比ｐ（ただし、ｐは自然数）で分周する（すなわち、混合器３から分周器２１ａへと供給される信号の周波数のｐ分の１に実質的に等しい周波数を有する信号を生成する）。そして、分周により得られた信号を、自己が取得した信号と分周により得られた信号との位相差を一定に保った状態で、位相比較器２２に供給する。
分周器２１ｂは、サンプリング信号発生器６が生成するサンプリング信号を取得して、取得した信号を後述する分周比ｑ（ただし、ｑは自然数）で分周し、分周により得られた信号を、自己が取得した信号と分周により得られた信号との位相差を一定に保った状態で、位相比較器２２に供給する。
【００７４】
位相比較器２２は、乗算回路等より構成されており、分周器２１ａから供給される信号の搬送波成分と分周器２１ｂから供給される信号との位相差を表す制御信号を生成し、生成した制御信号を、局部発振器４が生成する信号の周波数の変化分を指定するものとして、ローパスフィルタ２３に供給する。
ローパスフィルタ２３は、位相比較器２２より供給される制御信号に含まれる高調波成分を実質的に除去し、高調波成分が除去された制御信号を局部発振器４に供給する。
【００７５】
位相比較器２２が出力する制御信号は、分周器２１ａから供給される信号の搬送波成分と分周器２１ｂから供給される信号との位相差が実質的に０であるとき、局部発振器４が生成する信号の周波数の変化分を実質的に０と指定するものとなる（すなわち、局部発振器４が現に生成している信号の周波数をそのまま保つよう指定するものとなる）。
【００７６】
一方、分周器２１ａから供給される信号の搬送波成分の位相が、分周器２１ｂから供給される信号の位相より進んでいるときに位相比較器２２が出力する制御信号が示す変化分は負の値となる。すなわち、局部発振器４が生成する信号の周波数を低下させるよう指定するものとなる。また、分周器２１ａから供給される信号の搬送波成分の位相が、分周器２１ｂから供給される信号の位相より遅れているときに位相比較器２２が出力する制御信号が示す変化分は正の値となる。すなわち、局部発振器４が生成する信号の周波数を上昇させるよう指定するものとなる。
ただし、変化分の値が正負いずれである場合も、制御信号が指定する変化分の絶対値は、分周器２１ａから供給される信号の搬送波成分と分周器２１ｂから供給される信号との位相差が大きいほど、大きな値になるようにする。
【００７７】
図３の構成において、混合器３が生成する信号の搬送波成分の周波数が、サンプリング信号の周波数のｑ分のｐより高いときは、位相比較器２２は、負の値の変化分を指定する制御信号を局部発振器４に供給するため、局部発振器４が生成する信号の周波数は低下する。逆に、混合器３が生成する信号の搬送波成分の周波数が、サンプリング信号の周波数のｑ分のｐより低いとき、位相比較器２２は、正の値の変化分を指定する制御信号を局部発振器４に供給するため、局部発振器４が生成する信号の周波数は上昇する。
【００７８】
混合器３が生成する信号の搬送波成分の周波数は、局部発振器４が生成する信号の周波数から、ＲＦ増幅器２が供給する復調対象のＱＰＳＫ変調波の搬送波周波数を差し引いた値に実質的に等しい。
従って、混合器３が生成する信号の搬送波成分の周波数は、サンプリング信号の周波数のｑ分のｐの値に収束する。そして、混合器３が生成する信号の搬送波成分は、サンプリング信号との間で一定の位相差を保つ。すなわち、混合器３が生成する信号の搬送波成分は、サンプリング信号に同期する。
【００７９】
そして、サンプリング信号の周波数のｑ分のｐの値から復調対象のＱＰＳＫ変調波の搬送波周波数を差し引いた値が上述の中間周波数（すなわち、遅延器７が現在データを遅らせる時間幅の逆数の２倍に実質的に等しい周波数）であれば、４値変換器１１は、復調対象のＱＰＳＫ変調波がＱＰＳＫ復調されたデータを表す２ビットのデータを順次出力する。
そして、４値変換器１１が出力するこのデータは、局部発振器４が生成する信号とサンプリング信号との位相差の値のばらつきに起因するジッタを実質的に含まないものになる。
【００８０】
なお、第２の実施の形態のπ／４シフトＱＰＳＫ受信機も上述のものに限られない。
例えば、分周器２１ａ及び２１ｂの機能や、位相比較器２２や、ローパスフィルタ２３の機能は、ＤＳＰやＣＰＵにより行われていてもよい。また、局部発振器４の機能の一部又は全部が、ＤＳＰ及びＤ／Ａ変換器により行われていてもよい。
【００８１】
また、分周器２１ａの分周比及び分周器２１ｂの分周比も任意である。従って、分周器２１ａ及び２１ｂの少なくとも一方は、分周比を変えられる（従って、ｐの値とｑの値との比を変えられる）ようなものであってもよい。
【００８２】
（第３の実施の形態）
ＱＰＳＫ変調波の復調により得られるデータにジッタが含まれる原因としては、ＱＰＳＫ変調波をサンプリングするタイミングを決定する信号と、４値変換の結果生成される２ビットのデータとの位相差のばらつきも考えられる。従って、ＱＰＳＫ変調波をサンプリングするタイミングを決定する信号と、４値変換の結果生成される２ビットのデータとを同期させることによっても、ＱＰＳＫ変調波の復調結果を表すデータにジッタが含まれる事態の防止が図られる。
以下では、第３の実施の形態として、サンプリング信号発生器６が発生する信号を、４値変換器１１が生成する２ビットのデータに同期させるための構成を説明する。
【００８３】
図４は、この発明の第３の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の構成の一例を示す。
図示するように、このπ／４シフトＱＰＳＫ受信機は、図１に示す構成に加え、分周器３１と、位相比較器３２と、ローパスフィルタ３３とを更に備える。
【００８４】
ただし、図４の構成におけるサンプリング信号発生器６は、サンプリング信号として矩形波を生成するＶＣＯ等より構成されており、自己が生成するサンプリング信号の周波数を、自己に供給された制御信号が指定する変化分だけ変化させる。なお、サンプリング信号発生器６は、制御信号が未だ自己に供給されていない状態では、例えば、所定のフリーランニング周波数を有するサンプリング信号を生成するものとする。
なお、混合器３は周波数変換手段を構成し、サンプリング信号発生器６と、分周器３１と、位相比較器３２と、ローパスフィルタ３３とが、サンプリング信号位相調整手段を構成する。
【００８５】
分周器３１は、例えばフリップフロップ回路、カウンタ回路等より構成されている。
分周器３１は、サンプリング信号発生器６が生成するサンプリング信号を取得して、取得した信号を分周比ｐ（ただし、ｐは自然数）で分周し、分周により得られた信号を、自己が取得した信号と分周により得られた信号との位相差を一定に保った状態で、位相比較器３２に供給する。
【００８６】
位相比較器３２は、乗算回路等より構成されており、分周器３１から供給される信号と４値変換器１１が出力する２ビットのデータとの位相差を表す制御信号を生成し、生成した制御信号を、サンプリング信号の周波数の変化分を指定するものとして、ローパスフィルタ３３に供給する。
ローパスフィルタ３３は、位相比較器３２より供給される制御信号に含まれる高調波成分を実質的に除去し、高調波成分が除去された制御信号をサンプリング信号発生器６に供給する。
【００８７】
位相比較器３２が出力する制御信号は、分周器３１から供給される信号と４値変換器１１が出力する２ビットのデータとの位相差が実質的に０であるとき、サンプリング信号の周波数の変化分を実質的に０と指定するものとなる。
一方、分周器３１から供給される信号の搬送波成分の位相が、４値変換器１１が出力する２ビットのデータの位相より進んでいるときに位相比較器３２が出力する制御信号が示すサンプリング信号の周波数の変化分は、負の値となる。また、分周器３１から供給される信号の搬送波成分の位相が、４値変換器１１が出力する２ビットのデータの位相より遅れているときに位相比較器３２が出力する制御信号が示すサンプリング信号の周波数の変化分は、正の値となる。
なお、サンプリング信号の変化分の値が正負いずれである場合も、制御信号が指定する変化分の絶対値は、分周器３１から供給される信号と４値変換器１１が出力する２ビットのデータとの位相差が大きいほど、大きな値になるようにする。
【００８８】
図４の構成において、サンプリング信号の周波数が、４値変換器１１が出力する２ビットのデータの周波数のｍ倍より高いときは、位相比較器３２は、負の値の変化分を指定する制御信号をサンプリング信号発生器６に供給するため、サンプリング信号の周波数は低下する。逆に、サンプリング信号の周波数が、４値変換器１１が出力する２ビットのデータの周波数のｍ倍より低いとき、位相比較器３２は正の値の変化分を指定する制御信号をサンプリング信号発生器６に供給するため、サンプリング信号の周波数は上昇する。
【００８９】
従って、サンプリング信号の周波数は、４値変換器１１が出力する２ビットのデータの周波数のｍ倍の値に収束する。そして、サンプリング信号は、４値変換器１１が出力する２ビットのデータの周波数との間で一定の位相差を保つ。すなわち、サンプリング信号は、４値変換器１１が出力する２ビットのデータに同期する。
この結果、４値変換器１１が出力するデータは、サンプリング信号と４値変換器１１が出力するこのデータの位相差の値のばらつきに起因するジッタを実質的に含まないものになる。
【００９０】
なお、第３の実施の形態のπ／４シフトＱＰＳＫ受信機も上述のものに限られない。
例えば、分周器３１の機能や、位相比較器３２や、ローパスフィルタ３３の機能は、ＤＳＰやＣＰＵにより行われていてもよい。また、サンプリング信号発生器６の機能の一部又は全部が、ＤＳＰ及びＤ／Ａ変換器により行われていてもよい。
また、分周器３１の分周比は任意であるので、分周器３１は、分周比を変えられるようなものであってもよい。
【００９１】
また、図５に示すように、このπ／４シフトＱＰＳＫ受信機は、図４に示す構成に加えて、更に、上述の分周器２１ａ及び２１ｂと、位相比較器２２と、ローパスフィルタ２３とを備えていてもよい。
図５の構成のπ／４シフトＱＰＳＫ受信機では、局部発振器４が発生する信号と、サンプリング信号と、４値変換器１１が出力する２ビットのデータとの三者が互いに同期する。このため、図５の構成の４値変換器１１が出力するデータは、局部発振器４が生成する信号とサンプリング信号との位相差の値のばらつきに起因するジッタも、サンプリング信号と４値変換器１１が出力するデータとの位相差の値のばらつきに起因するジッタも、実質的に含まないものになる。
【００９２】
以上、この発明にかかるＰＳＫ復調装置を説明したが、この発明のＰＳＫ復調装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、Ａ／Ｄ変換器、Ｄ／Ａ変換器を備えるパーソナルコンピュータに、上述の動作を実行するためのプログラムを格納した媒体（フロッピーディスク、ＣＤ−ＲＯＭ等）から該プログラムをインストールすることにより、上記処理を実行するＰＳＫ復調装置を構成することができる。
【００９３】
また、例えば、通信ネットワークの掲示板（ＢＢＳ）に該プログラムを掲示し、これをネットワークを介して配信してもよい。ネットワークを介した配信は、該プログラムにより搬送波を変調して得られる変調波を伝送することにより行ってもよい。
そして、このプログラムを起動し、ＯＳの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
【００９４】
なお、ＯＳが処理の一部を分担する場合、あるいは、ＯＳが本願発明の１つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納してもよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能又はステップを実行するためのプログラムが格納されているものとする。
【００９５】
【発明の効果】
以上説明したように、この発明によれば、アナログフィルタを用いることなく高速のＰＳＫ変調信号を正確に復調するためのＰＳＫ復調装置及びＰＳＫ復調方法が実現される。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の基本構成を示すブロック図である。
【図２】現在データ、遅延データ、検波信号及び変換用クロックの波形を模式的に示すグラフである。
【図３】この発明の第２の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の基本構成を示すブロック図である。
【図４】この発明の第３の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の基本構成を示すブロック図である。
【図５】図４のπ／４シフトＱＰＳＫ受信機の変形例の基本構成を示すブロック図である。
【図６】従来のＰＳＫ復調装置の構成を示すブロック図である。
【図７】従来のＰＳＫ復調装置の構成を示すブロック図である。
【符号の説明】
１ アンテナ
２ ＲＦ増幅器
３ 混合器
４ 局部発振器
５ サンプリング器
６ サンプリング信号発生器
７ 遅延器
８ 検波器
９ シフトレジスタ
１０ 変換用クロック発生器
１１ ４値変換器
１２ クロック再生器
２１ａ、２１ｂ、３１ 分周器
２２、３２ 位相比較器
２３、３３ ローパスフィルタ
【発明の属する技術分野】
この発明は、ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）復調装置及びＰＳＫ復調方法に関し、特に、ディジタル信号処理を行うＰＳＫ復調装置及びＰＳＫ復調方法に関する。
【０００２】
【従来の技術】
ディジタル信号を伝送するための技術として、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調の手法が広く用いられている。ＱＰＳＫ変調は、伝送する対象であるディジタル信号を２ビット毎に区切って得られる区間（ダイビット）の論理値に従って、搬送波の２周期分の区間の位相を、当該区間の直前の区間の移相を基準として４通りに変化させる変調の手法である。
【０００３】
位相を変化させる量の組み合わせとしては、例えば、（−３・π／４）ラジアン、（−π／４）ラジアン、（π／４）ラジアン及び（３・π／４）ラジアンの各値に実質的に等しい４つの値の組み合わせが用いられる。
【０００４】
そして、ＱＰＳＫ変調により得られるＱＰＳＫ変調信号を復調するＰＳＫ復調装置としては、従来、例えば図６に示す復調装置が知られていた。
図６の復調装置は、図示するように、遅延回路１０１と、乗算器１０２及び１０７と、ローパスフィルタ１０３及び１０８と、サンプリング回路１０４及び１０９と、移相器１０５と、同期信号再生器１０６とを備える。
【０００５】
図６の復調装置において、受信信号であるＱＰＳＫ変調信号はまず、遅延回路１０１と、乗算器１０２及び１０７とに供給される。遅延回路１０１は、該受信信号を１シンボル時間（すなわち、ダイビット１個分の時間）分遅延させた信号を生成して、乗算器１０２及び移相器１０５に供給する。
【０００６】
乗算器１０２は、受信信号と遅延回路１０１から供給された信号とを乗算した結果を示す信号をローパスフィルタ１０３に供給する。ローパスフィルタ１０３は、乗算器１０２から供給された信号のうち、ＱＰＳＫ変調された元のデータを含む成分をサンプリング回路１０４に供給する。サンプリング回路１０４は、自己に供給された信号をサンプリングして、Ｉベースバンド成分の出力信号として出力する。
【０００７】
一方、移相器１０５は、遅延回路１０１から供給された信号を（π／２）ラジアン移相した信号を生成して乗算器１０７に供給する。乗算器１０７は、受信信号と移相器１０５から供給された信号とを乗算した結果を示す信号をローパスフィルタ１０８に供給する。ローパスフィルタ１０８は、供給された信号のうち、ＱＰＳＫ変調された元のデータを含む成分をサンプリング回路１０９に供給し、サンプリング回路１０９はこれをサンプリングしてＱベースバンド成分の出力信号として出力する。なお、同期信号再生器１０６は、サンプリング回路１０４及び１０９がサンプリングを行うタイミングを決定するサンプリング信号を生成して、サンプリング回路１０４及び１０９に供給する。
【０００８】
【発明が解決しようとする課題】
しかし、図６に示す復調装置において複数のビットレートの信号を復調する場合、ローパスフィルタ１０３及び１０８のカットオフ周波数その他の回路定数をそのビットレートに適応する値とする必要がある。このため、受信する対象の信号のビットレートに応じてローパスフィルタ１０３及び１０８の一部又は全部を切り替える処理が必要であり、この処理は複雑であった。
【０００９】
また、ローパスフィルタはコイルやコンデンサを含むアナログフィルタより構成されるため、図６の復調装置を半導体集積回路として形成することは極めて困難であった。
【００１０】
この問題を解決する手法としては、例えば、特開平７−５０６９９号公報に開示されている復調装置がある。特開平７−５０６９９号公報の復調装置は、図７に示すように、シフトレジスタ２０１、２０２、２０４及び２０７と、ＥＯＲ素子２０３及び２０６と、Ｄフリップフロップ２０５及び２０８とを備えている。
【００１１】
図７の復調装置において、受信信号は、シフトレジスタ２０１、２０２、２０４及び２０７にクロック信号が供給された状態で、ＥＯＲ素子２０３、ＥＯＲ素子２０６及びシフトレジスタ２０１に供給される。
【００１２】
シフトレジスタ２０１は、受信信号の位相が（π／２）ラジアン進んだ信号を生成して、シフトレジスタ２０２及びＥＯＲ素子２０６に供給する。シフトレジスタ２０２は、シフトレジスタ２０１から供給された信号の位相が（π／２）ラジアン遅れた信号を生成し、ＥＯＲ素子２０３に供給する。
【００１３】
ＥＯＲ素子２０３は、シフトレジスタ２０２から供給された信号及び受信信号の排他的論理和を示す信号をシフトレジスタ２０４及びＤフリップフロップ２０５に供給する。ＥＯＲ素子２０６は、シフトレジスタ２０１から供給された信号及び受信信号の排他的論理和を示す信号をシフトレジスタ２０７及びＤフリップフロップ２０８に供給する。
【００１４】
シフトレジスタ２０４は、ＥＯＲ素子２０３から供給された信号の位相を（π／２）ラジアン遅らせた信号をクロック信号としてＤフリップフロップ２０５に供給する。
Ｄフリップフロップ２０５は、シフトレジスタ２０４から供給されたクロック信号が立ち上がる毎にＥＯＲ素子２０３から供給された信号をラッチし、ラッチした信号をＩ出力信号として出力する。
【００１５】
シフトレジスタ２０７は、ＥＯＲ素子２０６から供給された信号の位相を（π／２）ラジアン遅らせた信号をクロック信号としてＤフリップフロップ２０８に供給する。
Ｄフリップフロップ２０８は、シフトレジスタ２０７から供給されたクロック信号が立ち上がる毎にＥＯＲ素子２０６から供給された信号をラッチし、ラッチした信号をＱ出力信号として出力する。
【００１６】
Ｄフリップフロップ２０５は、ＥＯＲ素子２０３から供給された信号のデューティー比が５０％以下の期間はローレベルの信号をラッチして出力し、５０％を超える場合はハイレベルの信号をラッチして出力する。Ｄフリップフロップ２０８は、ＥＯＲ素子２０６から供給された信号のデューティー比が５０％以下の期間はローレベルの信号をラッチして出力し、５０％を超える場合はハイレベルの信号をラッチして出力する。
【００１７】
以上述べた図７の復調装置において、Ｄフリップフロップ２０５及び２０８は、ＥＯＲ素子２０３及び２０６が出力する信号のうちＱＰＳＫ変調された元のデータを含む成分を通過させるローパスフィルタとして機能する。従って、図７の復調装置は、アナログフィルタより構成されるローパスフィルタを要せず、またローパスフィルタの切り替えも要しない。
【００１８】
しかし、図７の復調装置の各シフトレジスタは信号の遅延を生じ、この遅延量は受信する信号のビットレートには影響されない。このため、受信する信号のビットレートが大きくなるほど、ビットレートに対する遅延量の比率が増大し、復調が正常に行われなくなる。
【００１９】
この発明は上記実状に鑑みてなされたもので、アナログフィルタを用いることなく高速のＰＳＫ変調信号を正確に復調するためのＰＳＫ復調装置及びＰＳＫ復調方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかるＰＳＫ復調装置は、復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶手段と、
前記記憶手段が記憶する各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換手段と、
を備えることを特徴とする。
【００２１】
このようなＰＳＫ復調装置は、アナログフィルタより構成されるローパスフィルタを要せずＱＰＳＫ変調信号を復調し、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なるＱＰＳＫ変調信号の復調を行う。復調結果は４値化され２ビットの復調データとして出力される。
また、このようなＰＳＫ復調装置によれば、シフトレジスタによる信号の遅延は生じないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速のＱＰＳＫ変調信号が正確に復調される。
【００２２】
前記ＰＳＫ復調装置は、
前記復調対象のπ／４シフトＱＰＳＫ変調信号を２値化サンプリングし、２値化済みのπ／４シフトＱＰＳＫ変調信号を出力する２値化手段を備え、
前記遅延手段及び前記検波手段は、前記２値化手段が出力する２値化済みのπ／４シフトＱＰＳＫ変調信号を、前記復調対象のπ／４シフトＱＰＳＫ変調信号として扱うものであってもよい。
このような構成とすれば、ＱＰＳＫ変調信号が雑音等を含んでいても、これら雑音等は除去され、ＱＰＳＫ変調信号の復調が確実に行われる。
【００２３】
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記π／４シフトＱＰＳＫ変調信号を２値化サンプリングするものであってもよい。
この場合、前記ＰＳＫ復調装置は、前記復調データとの位相の差が実質的に一定値となるような前記サンプリング信号を生成して前記２値化手段に供給するサンプリング信号位相調整手段を備えるものとすれば、復調データとサンプリング信号との位相差が一定に保たれる結果、復調データとサンプリング信号との位相差のばらつきに起因するジッタが復調データに含まれるという事態が防止される。
【００２４】
前記ＰＳＫ復調装置は、
自己に供給された前記復調対象のπ／４シフトＱＰＳＫ変調信号及び自己に供給された局部発振信号を混合し、混合により得られる信号から、周波数変換された復調対象のπ／４シフトＱＰＳＫ変調信号を抽出する周波数変換手段と、
前記サンプリング信号との位相の差が実質的に一定値となるような前記局部発振信号を生成して前記周波数変換手段に供給する局部発振信号位相調整手段と、を備え、
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記周波数変換された復調対象のπ／４シフトＱＰＳＫ変調信号を２値化サンプリングするものであってもよい。
このような構成とすることにより、サンプリング信号と局部発振信号との位相差が一定に保たれる結果、サンプリング信号と局部発振信号との位相差のばらつきに起因するジッタが復調データに含まれるという事態が防止される。
【００２５】
また、この発明の第２の観点にかかるＰＳＫ復調装置は、
伝送対象のディジタル信号を構成するｎビット（ただしｎは自然数）のデータの値を、１シンボル区間における搬送波の２ｎ通りの位相のずれにより順次表す復調対象の多値ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を受信し、前記ｎビットのデータを復元する多値ＰＳＫ復調装置であって、
前記復調対象の多値ＰＳＫ変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象の多値ＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から複数の所定の時間を実質的に経過したタイミングにおける前記検波信号の各論理値を特定し、特定した各論理値に基づいて前記ｎビットのデータを復元する復元手段と、
を備えることを特徴とする。
【００２６】
このようなＰＳＫ復調装置は、アナログフィルタより構成されるローパスフィルタを要せず多値ＰＳＫ変調信号を復調し、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なる多値ＰＳＫ変調信号の復調を行う。復調結果はｎビットのデータとして出力される。
また、このようなＰＳＫ復調装置によれば、シフトレジスタによる信号の遅延は生じないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速の多値ＰＳＫ変調信号が正確に復調される。
【００２７】
前記復元手段は、例えば、
前記遅延信号が前記所定の遷移を行った時点から複数の所定の時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶するレジスタと、
前記レジスタが記憶する各論理値の組を所定の規則に従って変換した結果を表す前記ｎビットのデータを生成するデコーダと、
を備えることにより、ｎビットのデータを復元する。
【００２８】
前記復調対象の多値ＰＳＫ変調信号は、伝送対象のディジタル信号を構成する２ビットのデータの値を、１シンボル区間における搬送波の、（−３・π／４）ラジアン、（−π／４）ラジアン、（π／４）ラジアン及び（３・π／４）ラジアンの４通りの位相のずれにより順次表す４値のＰＳＫ変調信号であってもよい。
この場合、前記復元手段は、前記遅延信号が前記所定の遷移を行った時点から、前記復調対象の多値ＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を特定し、特定した各論理値に基づいて前記２ビットのデータを復元するものとすれば、アナログフィルタより構成されるローパスフィルタを要せず、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なる高速の４値のＰＳＫ変調信号が正確に復調される。
【００２９】
前記ＰＳＫ復調装置は、
前記復調対象の多値ＰＳＫ変調信号を２値化サンプリングし、２値化済みの多値ＰＳＫ変調信号を出力する２値化手段を備え、
前記遅延手段及び前記検波手段は、前記２値化手段が出力する２値化済みの多値ＰＳＫ変調信号を、前記復調対象の多値ＰＳＫ変調信号として扱うものであってもよい。
このような構成とすれば、多値ＰＳＫ変調信号が雑音等を含んでいても、これら雑音等は除去され、多値ＰＳＫ変調信号の復調が確実に行われる。
【００３０】
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記多値ＰＳＫ変調信号を２値化サンプリングするものであってもよい。
この場合、前記ＰＳＫ復調装置は、前記ｎビットのデータとの位相の差が実質的に一定値となるような前記サンプリング信号を生成して前記２値化手段に供給するサンプリング信号位相調整手段を備えるものとすれば、復調結果を表すｎビットのデータとサンプリング信号との位相差が一定に保たれる結果、このｎビットのデータとサンプリング信号との位相差のばらつきに起因するジッタがこのｎビットのデータに含まれるという事態が防止される。
【００３１】
前記ＰＳＫ復調装置は、
自己に供給された前記復調対象の多値ＰＳＫ変調信号及び自己に供給された局部発振信号を混合し、混合により得られる信号から、周波数変換された復調対象の多値ＰＳＫ変調信号を抽出する周波数変換手段と、
前記サンプリング信号との位相の差が実質的に一定値となるような前記局部発振信号を生成して前記周波数変換手段に供給する局部発振信号位相調整手段と、を備え、
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記周波数変換された復調対象の多値ＰＳＫ変調信号を２値化サンプリングするものであってもよい。
このような構成とすることにより、サンプリング信号と局部発振信号との位相差が一定に保たれる結果、サンプリング信号と局部発振信号との位相差のばらつきに起因するジッタが復調結果を表すｎビットのデータに含まれるという事態が防止される。
【００３２】
また、この発明の第３の観点にかかるＰＳＫ復調方法は、
復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延ステップと、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波ステップと、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶ステップと、
前記記憶ステップで記憶された各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換ステップと、
を含むことを特徴とする。
【００３３】
このようなＰＳＫ復調方法では、アナログフィルタより構成されるローパスフィルタを要せずＱＰＳＫ変調信号が復調され、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なるＱＰＳＫ変調信号の復調が行われる。復調結果は４値化され２ビットの復調データとして出力される。
また、このようなＰＳＫ復調方法によれば、シフトレジスタによる信号の遅延は生じないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速のＱＰＳＫ変調信号が正確に復調される。
【００３４】
また、この発明の第４の観点にかかるコンピュータ読み取り可能な記録媒体は、
コンピュータを、
復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶手段と、
前記記憶手段が記憶する各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換手段と、
して機能させるためのプログラムを記録したことを特徴とする。
【００３５】
このような記録媒体に記録されたプログラムを実行するコンピュータは、アナログフィルタより構成されるローパスフィルタを要せずＱＰＳＫ変調信号を復調し、またローパスフィルタの切り替えを要せずに、搬送波周波数が種々異なるＱＰＳＫ変調信号の復調を行う。復調結果は４値化され２ビットの復調データとして出力される。
また、このような記録媒体に記録されたプログラムを実行するコンピュータは、シフトレジスタによる信号の遅延を生じさせないので、受信する信号のビットレートが増大しても、ビットレートに対する遅延量の比率が増大することはなく、従って高速のＱＰＳＫ変調信号を正確に復調する。
【００３６】
【発明の実施の形態】
以下、この発明の実施の形態にかかるＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）復調装置を、π／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）受信機を例として説明する。
【００３７】
（第１の実施の形態）
図１は、この発明の第１の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の構成の一例を示す。
図示するように、このπ／４シフトＱＰＳＫ受信機は、アンテナ１と、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）増幅器２と、混合器３と、局部発振器４と、サンプリング器５と、サンプリング信号発生器６と、遅延器７と、検波器８と、シフトレジスタ９と、変換用クロック発生器１０と、４値変換器１１と、クロック再生器１２とより構成されている。
【００３８】
ＲＦ増幅器２は、電磁波によりアンテナ１に励起された信号をアンテナ１から供給されると、自己に供給された信号を増幅して混合器３に供給する。
【００３９】
混合器３は、ＲＦ増幅器２及び局部発振器４から供給される２つの信号の積を表す信号のうち、周波数がこれら２つの信号の周波数の差に実質的に等しい成分を表す信号を生成して、サンプリング器５に供給する。
【００４０】
局部発振器４は、矩形波を生成する発振器を備え、所定の中間周波数と、ＲＦ増幅器２が供給する信号の搬送波周波数との和に実質的に等しい周波数を有する矩形波を表す信号を生成し、混合器３に供給する。
【００４１】
サンプリング器５は、２値化手段を構成するものであり、サンプリング信号発生器６より供給されるサンプリング信号に応答して、混合器３より供給された信号の瞬時値が所定の閾値を超えているか否かを判別し、判別結果に従って、混合器３から供給される信号を二値化し、二値化の結果得られるディジタル信号（現在データ）を出力する。
サンプリング器５は、具体的には、例えばサンプリング信号が立ち上がるたびに、混合器３より供給された信号の瞬時値が閾値を超えているか否かを判別し、超えていれば所定のハイレベル電圧を出力し、超えていなければ所定のローレベル電圧を発生することにより、現在データを出力する。
【００４２】
サンプリング信号発生器６は、矩形波を生成する発振器を備え、サンプリング信号を発生する。サンプリング信号の周波数は、例えば、上述の中間周波数の２倍以上であればよい。
【００４３】
遅延器７は、遅延手段を構成するものであり、サンプリング器５が出力する現在データを取得し、取得した現在データを実質的に１シンボル分（すなわち、２ビット分）遅らせたディジタル信号（遅延データ）を生成して出力する。
【００４４】
検波器８は、検波手段を構成するものであり、サンプリング器５が出力する現在データ及び遅延器７が出力する遅延データを取得し、これらの現在データ及び遅延データに基づいて、検波信号を生成して出力する。
【００４５】
検波器８は、具体的には、例えば、取得した遅延データが立ち上がると、この立ち上がりに応答し、以降、現在データの立ち上がりを検知するまでの間、検波信号としてハイレベル電圧を出力する。そして、取得した現在データが立ち上がると、この立ち上がりに応答し、以降、遅延データの立ち上がりを検知するまでの間、検波信号としてローレベル電圧を出力する。
この結果、検波信号は、遅延データが立ち上がってから現在データが立ち上がるまでの期間ハイレベル電圧であり、その他の期間はローレベル電圧であるようなディジタル信号を含むものとなる。
【００４６】
シフトレジスタ９は、記憶手段あるいは復元手段を構成するものであり、検波器８が出力した検波信号と、変換用クロック発生器１０が供給する後述の変換用クロック信号とを取得し、変換用クロック信号が所定の状態になると（例えば、変換用クロック信号の電圧がローレベルからハイレベルへと立ち上がると）、その時点における検波信号の論理値を記憶する。
そして、シフトレジスタ９は、自己が記憶した論理値を新しい方から３個保持し続け、自己が現に保持している論理値を表す３ビットのデータを出力する。
【００４７】
また、シフトレジスタ９は、クロック再生器１２が生成する後述の出力用クロックを取得し、該出力用クロックが立ち上がったことを検知して、自己のメモリに格納されている３ビットのデータが、２進数”０００”を表すよう、各ビットをリセットする。また、シフトレジスタ９は、このＱＰＳＫ復調器に電源が投入されたことを検知したときも、これら各ビットをリセットする。
【００４８】
変換用クロック発生器１０は、後述するタイミングで遷移する変換用クロック信号を生成し、シフトレジスタ９及びクロック再生器１２に供給する。
【００４９】
４値変換器１１は、４値変換手段あるいは復元手段を構成するものである。 ４値変換器１１は、シフトレジスタ９が出力した３ビットのデータを取得し、クロック再生器１２より後述する出力用クロック信号を取得して、シフトレジスタより取得した３ビットのデータの値を表す２ビットのデータを生成し、復調信号として、出力用クロック信号に同期して出力する。
【００５０】
４値変換器１１が出力する２ビットのデータは、クロック再生器１２が生成する出力用クロック信号に同期している。具体的には、当該２ビットのデータの各ビットの論理値の遷移（立ち上がり及び立ち下がり）は、出力用クロック信号の立ち上がりと実質的に同時に起こるようになっている。
なお、後述するように、シフトレジスタ９が出力する３ビットのデータは４種類の値をとるので、当該４ビットのデータがいずれの値をとったかを示す情報の大きさは、２ビットで十分である。
【００５１】
クロック再生器１２は、変換用クロック発生器１０より変換用クロック信号を取得し、取得した変換用クロック信号に基づいて後述するタイミングで遷移する出力用クロック信号を生成し、４値変換器１１に供給する。
【００５２】
（動作）
次に、このπ／４シフトＱＰＳＫ受信機の動作を説明する。
このπ／４シフトＱＰＳＫ受信機が起動すると、ＲＦ増幅器２は、アンテナ１に誘起されたＱＰＳＫ変調波をアンテナ１より取得して増幅し、混合器３に供給する。
一方、シフトレジスタ９は、電源の投入を検知して、自己のメモリに格納された３ビットのデータが、２進数”０００”を表すようにする。
【００５３】
ＲＦ増幅器２が取得するＱＰＳＫ変調波は、周波数が搬送波周波数に等しい矩形波を２周期分毎に区切って得られる各区間を、伝送する対象のディジタル信号を先頭から順次２ビットずつ区切って得られるダイビットの値に応じて、順次、直前の２周期分の区間の位相を基準として、４通りの値のうちいずれかに相当する分移相したものである。
【００５４】
具体的には、当該ＱＰＳＫ変調波は、例えば、
（ａ１）ダイビットの値が２進数”００”である場合、当該矩形波の２周期分を直前の２周期に比べて（π／４）ラジアン進め、
（ａ２）ダイビットの値が２進数”０１”である場合は、直前の２周期に比べ（３・π／４）ラジアン進め、
（ａ３）ダイビットの値が２進数”１０”である場合は、直前の２周期に比べ（π／４）ラジアン遅らせ、
（ａ４）ダイビットの値が２進数”１１”である場合は、直前の２周期に比べ（３・π／４）ラジアン遅らせたものである。
【００５５】
局部発振器４は、ＲＦ増幅器２が混合器３に供給したＱＰＳＫ変調波の搬送波周波数と、上述の中間周波数との和に実質的に等しい周波数の矩形波を表す信号を生成し、混合器３に供給する。
混合器３は、ＲＦ増幅器２及び局部発振器４から各々信号を供給されると、これら２つの信号の積を表す信号のうち、その周波数が、これら２つの信号の周波数の差に実質的に等しい成分（すなわち、上述の中間周波数を搬送波周波数とする成分）を表す信号を生成して、サンプリング器５に供給する。
【００５６】
サンプリング器５は、サンプリング信号発生器６から供給されるサンプリング信号が立ち上がるたびに、混合器３から供給される信号が所定の閾値を超えるか否かを判別し、判別結果に従って、混合器３から供給される信号を二値化する。そして、サンプリング器５は、二値化により得られた現在データを、遅延器７及び検波器８に供給する。
【００５７】
遅延器７は、サンプリング器５より現在データを供給されると、当該現在データを実質的に１シンボル分遅らせた信号、すなわち遅延データを出力する。１シンボル分の時間の長さは、上述の中間周波数の逆数の２倍に実質的に等しい。
【００５８】
検波器８は、サンプリング器５より現在データを取得し、遅延器７より遅延データを取得すると、自己に実質的に同時に供給された現在データ及び遅延データに基づいて検波信号を生成し、出力する。
【００５９】
検波器８が出力する検波信号は、具体的には、例えば、図２に示すように、遅延データが立ち上がってから現在データが立ち上がるまでの期間ハイレベル電圧であり、その他の期間はローレベル電圧であるようなディジタル信号となる。
従って、検波信号の電圧がハイレベル電圧である期間の長さは、遅延データが立ち上がるタイミングと現在データが立ち上がるタイミングとの時間差を示すものとなる。
【００６０】
一方、変換用クロック発生器１０は、１シンボル分の遅延データを検波器８より取得し、この遅延データに基づいて変換用クロック信号を生成し、シフトレジスタ９に供給する。
この変換用クロック信号は、具体的には、図２に示すように、当該遅延データの位相が実質的に（π／２）ラジアン、πラジアン及び（３・π／２）ラジアンであるタイミングで立ち上がるパルスより構成され、これら各パルスの長さは、遅延データの４分の１周期より短い。
【００６１】
シフトレジスタ９は、検波器８が出力した検波信号を取得し、変換用クロック発生器１０より変換用クロック信号を取得すると、変換用クロック信号が立ち上がるたびに、その時点における検波信号の論理値を記憶し、自己が記憶した最新の３個の論理値を表す３ビットのデータを出力する。
【００６２】
この３ビットのデータは、４通りの値をとる。具体的には、例えば図２に示すように、
（ｂ１）現在データが遅延データに比べて（π／４）ラジアン進んでいるとき、２進数”１１１”となり、
（ｂ２）現在データが遅延データに比べて（３・π／４）ラジアン進んでいるとき、２進数”１１０”となり、
（ｂ３）現在データが遅延データに比べて（π／４）ラジアン遅れているとき、２進数”０００”となり、
（ｂ４）現在データが遅延データに比べて（３・π／４）ラジアン遅れているとき、２進数”１００”となる。
【００６３】
一方、クロック再生器１２は、検波器８が検波信号を出力するタイミングに同期した出力用クロック信号を生成し、この出力用クロック信号をシフトレジスタ９及び４値変換器１１に供給する。
出力用クロック信号は、具体的には、例えば、１シンボル分の遅延データが遅延器７から出力され始めてから６個目のパルスが立ち上がってから、その次のパルスが立ち上がるまでの間に１回立ち上がり且つ立ち下がるディジタル信号である。
【００６４】
４値変換器１１は、シフトレジスタ９が出力した３ビットのデータを取得すると、当該３ビットのデータが上述の４通りの値のいずれをとっているかを表す２ビットのデータを生成する。
具体的には、４値変換器１１は、
（ｃ１）シフトレジスタ９が出力する３ビットのデータの値が２進数”１１１”であるとき、２進数”００”となり、
（ｃ２）シフトレジスタ９が出力する３ビットのデータの値が２進数”１１０”であるとき、２進数”０１”となり、
（ｃ３）シフトレジスタ９が出力する３ビットのデータの値が２進数”０００”であるとき、２進数”１０”となり、
（ｃ４）シフトレジスタ９が出力する３ビットのデータの値が２進数”１００”であるとき、２進数”１１”となる。
【００６５】
そして、４値変換器１１は、クロック再生器１２が出力する出力用クロックが立ち上がるたびに、自己が生成した２ビットのデータを出力する。これにより、該２ビットのデータは、出力用クロックに同期して出力される。この２ビットのデータが復調されたデータを表す。
また、シフトレジスタ９も出力用クロックを取得し、出力用クロックが立ち上がると、自己が記憶する各ビットをリセットする。
【００６６】
なお、このπ／４シフトＱＰＳＫ受信機の構成は、上述のものに限られない。例えば、サンプリング信号発生器６、遅延器７、検波器８、シフトレジスタ９、変換用クロック発生器１０、４値変換器１１及びクロック再生器１２の機能の一部又は全部は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）やＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）により行われていてもよい。
また、サンプリング器５は、Ａ／Ｄ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ）変換器から構成されていてもよい。
更に、混合器３や局部発振器４の機能の一部又は全部が、Ａ／Ｄ変換器、ＤＳＰ及びＤ／Ａ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ）変換器により行われていてもよい。
【００６７】
また、このπ／４シフトＱＰＳＫ受信機は、ＱＰＳＫ変調波をアンテナ１から取得する必要はなく、例えば、ＱＰＳＫ変調波を有線回線より取得してもよい。また、ＱＰＳＫ変調を施された対象のディジタル信号は、予め更に任意の手法による変調が加えられているものであってもよい。また、混合器３、局部発振器４及びＲＦ増幅器２はいずれも必要なものではなく、省略可能である。
【００６８】
また、所望の復調の精度が得られる限り、変換用クロック発生器１０が発生する変換用クロック信号が立ち上がるタイミングは、上述のタイミングに正確に合致している必要はない。
また、変換用クロック信号を構成するパルスは、搬送波の２周期分の各遅延データのうち少なくともいずれかの周期について、位相が実質的に（π／２）ラジアン、πラジアン及び（３・π／２）ラジアンであるタイミングで立ち上がればよい。従って、変換用クロック信号を構成するパルスは、搬送波の２周期分の各遅延データのうち最低３回立ち上がればよい。
【００６９】
また、このπ／４シフトＱＰＳＫ受信機は、伝送対象のディジタル信号を構成するＮビット（ただし、Ｎは自然数）のデータの値を、１シンボル区間における搬送波の２Ｎ通りの位相のずれにより順次表す多値ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調波を復調した結果を表すＮビットのデータを生成して出力するようにしてもよい。
ただし、この場合、変換用クロック発生器１０は、シフトレジスタ９が記憶して出力するデータが、復調結果を表すＮビットのデータを復元するに足る情報を含むような十分狭い間隔で変換用クロック信号を発生する。また、シフトレジスタ９は、自己が記憶した論理値のうち新しく記憶した方から所定個数分の値を表すデータを出力する。ただし、当該所定個数は、復調結果を表すＮビットのデータを復元するに足る個数とする。そして、４値変換器１１は、シフトレジスタ９が出力したデータを取得すると、取得したデータが上述の２Ｎ通りの値のいずれをとっているかを表すＮビットのデータを生成する。
【００７０】
（第２の実施の形態）
上述した第１の実施の形態のπ／４シフトＱＰＳＫ受信機は、局部発振器４が発生する信号と、サンプリング信号発生器６が発生する信号とが同期していない場合、動作を行う毎に、これら２つの信号の位相差が異なったものとなる可能性がある（すなわち、局部発振器４が発生する信号とサンプリング信号との位相差の値にばらつきが生じる）。このため、第１の実施の形態のπ／４シフトＱＰＳＫ受信機がＱＰＳＫ復調して生成するデータには、ジッタが含まれることがあり得る。
ジッタを防止するためには、例えば、ＱＰＳＫ変調波の搬送波成分と、このＱＰＳＫ変調波をサンプリングするタイミングを決定する信号とが同期するようにすればよい。以下では、第２の実施の形態として、局部発振器４が発生する信号を、サンプリング信号発生器６が発生する信号に同期させるための構成を説明する。
【００７１】
図３は、この発明の第２の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の構成の一例を示す。
図示するように、このπ／４シフトＱＰＳＫ受信機は、図１に示す構成に加え、分周器２１ａ及び２１ｂと、位相比較器２２と、ローパスフィルタ２３とを更に備える。
【００７２】
ただし、図３の構成における局部発振器４は、矩形波を生成するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）等より構成されており、自己が生成する矩形波の周波数を、自己に供給された制御信号が指定する変化分だけ変化させる。なお、局部発振器４は、制御信号が未だ自己に供給されていない状態では、例えば、所定のフリーランニング周波数の矩形波を生成するものとする。
なお、混合器３は周波数変換手段を構成し、局部発振器４と、分周器２１ａ及び２１ｂと、位相比較器２２と、ローパスフィルタ２３とが、局部発振信号位相調整手段を構成する。
【００７３】
分周器２１ａ及び２１ｂは、いずれも、例えばフリップフロップ回路、カウンタ回路等より構成されている。
分周器２１ａは、混合器３が生成してサンプリング器５に供給する信号を取得して、取得した信号を所定の分周比ｐ（ただし、ｐは自然数）で分周する（すなわち、混合器３から分周器２１ａへと供給される信号の周波数のｐ分の１に実質的に等しい周波数を有する信号を生成する）。そして、分周により得られた信号を、自己が取得した信号と分周により得られた信号との位相差を一定に保った状態で、位相比較器２２に供給する。
分周器２１ｂは、サンプリング信号発生器６が生成するサンプリング信号を取得して、取得した信号を後述する分周比ｑ（ただし、ｑは自然数）で分周し、分周により得られた信号を、自己が取得した信号と分周により得られた信号との位相差を一定に保った状態で、位相比較器２２に供給する。
【００７４】
位相比較器２２は、乗算回路等より構成されており、分周器２１ａから供給される信号の搬送波成分と分周器２１ｂから供給される信号との位相差を表す制御信号を生成し、生成した制御信号を、局部発振器４が生成する信号の周波数の変化分を指定するものとして、ローパスフィルタ２３に供給する。
ローパスフィルタ２３は、位相比較器２２より供給される制御信号に含まれる高調波成分を実質的に除去し、高調波成分が除去された制御信号を局部発振器４に供給する。
【００７５】
位相比較器２２が出力する制御信号は、分周器２１ａから供給される信号の搬送波成分と分周器２１ｂから供給される信号との位相差が実質的に０であるとき、局部発振器４が生成する信号の周波数の変化分を実質的に０と指定するものとなる（すなわち、局部発振器４が現に生成している信号の周波数をそのまま保つよう指定するものとなる）。
【００７６】
一方、分周器２１ａから供給される信号の搬送波成分の位相が、分周器２１ｂから供給される信号の位相より進んでいるときに位相比較器２２が出力する制御信号が示す変化分は負の値となる。すなわち、局部発振器４が生成する信号の周波数を低下させるよう指定するものとなる。また、分周器２１ａから供給される信号の搬送波成分の位相が、分周器２１ｂから供給される信号の位相より遅れているときに位相比較器２２が出力する制御信号が示す変化分は正の値となる。すなわち、局部発振器４が生成する信号の周波数を上昇させるよう指定するものとなる。
ただし、変化分の値が正負いずれである場合も、制御信号が指定する変化分の絶対値は、分周器２１ａから供給される信号の搬送波成分と分周器２１ｂから供給される信号との位相差が大きいほど、大きな値になるようにする。
【００７７】
図３の構成において、混合器３が生成する信号の搬送波成分の周波数が、サンプリング信号の周波数のｑ分のｐより高いときは、位相比較器２２は、負の値の変化分を指定する制御信号を局部発振器４に供給するため、局部発振器４が生成する信号の周波数は低下する。逆に、混合器３が生成する信号の搬送波成分の周波数が、サンプリング信号の周波数のｑ分のｐより低いとき、位相比較器２２は、正の値の変化分を指定する制御信号を局部発振器４に供給するため、局部発振器４が生成する信号の周波数は上昇する。
【００７８】
混合器３が生成する信号の搬送波成分の周波数は、局部発振器４が生成する信号の周波数から、ＲＦ増幅器２が供給する復調対象のＱＰＳＫ変調波の搬送波周波数を差し引いた値に実質的に等しい。
従って、混合器３が生成する信号の搬送波成分の周波数は、サンプリング信号の周波数のｑ分のｐの値に収束する。そして、混合器３が生成する信号の搬送波成分は、サンプリング信号との間で一定の位相差を保つ。すなわち、混合器３が生成する信号の搬送波成分は、サンプリング信号に同期する。
【００７９】
そして、サンプリング信号の周波数のｑ分のｐの値から復調対象のＱＰＳＫ変調波の搬送波周波数を差し引いた値が上述の中間周波数（すなわち、遅延器７が現在データを遅らせる時間幅の逆数の２倍に実質的に等しい周波数）であれば、４値変換器１１は、復調対象のＱＰＳＫ変調波がＱＰＳＫ復調されたデータを表す２ビットのデータを順次出力する。
そして、４値変換器１１が出力するこのデータは、局部発振器４が生成する信号とサンプリング信号との位相差の値のばらつきに起因するジッタを実質的に含まないものになる。
【００８０】
なお、第２の実施の形態のπ／４シフトＱＰＳＫ受信機も上述のものに限られない。
例えば、分周器２１ａ及び２１ｂの機能や、位相比較器２２や、ローパスフィルタ２３の機能は、ＤＳＰやＣＰＵにより行われていてもよい。また、局部発振器４の機能の一部又は全部が、ＤＳＰ及びＤ／Ａ変換器により行われていてもよい。
【００８１】
また、分周器２１ａの分周比及び分周器２１ｂの分周比も任意である。従って、分周器２１ａ及び２１ｂの少なくとも一方は、分周比を変えられる（従って、ｐの値とｑの値との比を変えられる）ようなものであってもよい。
【００８２】
（第３の実施の形態）
ＱＰＳＫ変調波の復調により得られるデータにジッタが含まれる原因としては、ＱＰＳＫ変調波をサンプリングするタイミングを決定する信号と、４値変換の結果生成される２ビットのデータとの位相差のばらつきも考えられる。従って、ＱＰＳＫ変調波をサンプリングするタイミングを決定する信号と、４値変換の結果生成される２ビットのデータとを同期させることによっても、ＱＰＳＫ変調波の復調結果を表すデータにジッタが含まれる事態の防止が図られる。
以下では、第３の実施の形態として、サンプリング信号発生器６が発生する信号を、４値変換器１１が生成する２ビットのデータに同期させるための構成を説明する。
【００８３】
図４は、この発明の第３の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の構成の一例を示す。
図示するように、このπ／４シフトＱＰＳＫ受信機は、図１に示す構成に加え、分周器３１と、位相比較器３２と、ローパスフィルタ３３とを更に備える。
【００８４】
ただし、図４の構成におけるサンプリング信号発生器６は、サンプリング信号として矩形波を生成するＶＣＯ等より構成されており、自己が生成するサンプリング信号の周波数を、自己に供給された制御信号が指定する変化分だけ変化させる。なお、サンプリング信号発生器６は、制御信号が未だ自己に供給されていない状態では、例えば、所定のフリーランニング周波数を有するサンプリング信号を生成するものとする。
なお、混合器３は周波数変換手段を構成し、サンプリング信号発生器６と、分周器３１と、位相比較器３２と、ローパスフィルタ３３とが、サンプリング信号位相調整手段を構成する。
【００８５】
分周器３１は、例えばフリップフロップ回路、カウンタ回路等より構成されている。
分周器３１は、サンプリング信号発生器６が生成するサンプリング信号を取得して、取得した信号を分周比ｐ（ただし、ｐは自然数）で分周し、分周により得られた信号を、自己が取得した信号と分周により得られた信号との位相差を一定に保った状態で、位相比較器３２に供給する。
【００８６】
位相比較器３２は、乗算回路等より構成されており、分周器３１から供給される信号と４値変換器１１が出力する２ビットのデータとの位相差を表す制御信号を生成し、生成した制御信号を、サンプリング信号の周波数の変化分を指定するものとして、ローパスフィルタ３３に供給する。
ローパスフィルタ３３は、位相比較器３２より供給される制御信号に含まれる高調波成分を実質的に除去し、高調波成分が除去された制御信号をサンプリング信号発生器６に供給する。
【００８７】
位相比較器３２が出力する制御信号は、分周器３１から供給される信号と４値変換器１１が出力する２ビットのデータとの位相差が実質的に０であるとき、サンプリング信号の周波数の変化分を実質的に０と指定するものとなる。
一方、分周器３１から供給される信号の搬送波成分の位相が、４値変換器１１が出力する２ビットのデータの位相より進んでいるときに位相比較器３２が出力する制御信号が示すサンプリング信号の周波数の変化分は、負の値となる。また、分周器３１から供給される信号の搬送波成分の位相が、４値変換器１１が出力する２ビットのデータの位相より遅れているときに位相比較器３２が出力する制御信号が示すサンプリング信号の周波数の変化分は、正の値となる。
なお、サンプリング信号の変化分の値が正負いずれである場合も、制御信号が指定する変化分の絶対値は、分周器３１から供給される信号と４値変換器１１が出力する２ビットのデータとの位相差が大きいほど、大きな値になるようにする。
【００８８】
図４の構成において、サンプリング信号の周波数が、４値変換器１１が出力する２ビットのデータの周波数のｍ倍より高いときは、位相比較器３２は、負の値の変化分を指定する制御信号をサンプリング信号発生器６に供給するため、サンプリング信号の周波数は低下する。逆に、サンプリング信号の周波数が、４値変換器１１が出力する２ビットのデータの周波数のｍ倍より低いとき、位相比較器３２は正の値の変化分を指定する制御信号をサンプリング信号発生器６に供給するため、サンプリング信号の周波数は上昇する。
【００８９】
従って、サンプリング信号の周波数は、４値変換器１１が出力する２ビットのデータの周波数のｍ倍の値に収束する。そして、サンプリング信号は、４値変換器１１が出力する２ビットのデータの周波数との間で一定の位相差を保つ。すなわち、サンプリング信号は、４値変換器１１が出力する２ビットのデータに同期する。
この結果、４値変換器１１が出力するデータは、サンプリング信号と４値変換器１１が出力するこのデータの位相差の値のばらつきに起因するジッタを実質的に含まないものになる。
【００９０】
なお、第３の実施の形態のπ／４シフトＱＰＳＫ受信機も上述のものに限られない。
例えば、分周器３１の機能や、位相比較器３２や、ローパスフィルタ３３の機能は、ＤＳＰやＣＰＵにより行われていてもよい。また、サンプリング信号発生器６の機能の一部又は全部が、ＤＳＰ及びＤ／Ａ変換器により行われていてもよい。
また、分周器３１の分周比は任意であるので、分周器３１は、分周比を変えられるようなものであってもよい。
【００９１】
また、図５に示すように、このπ／４シフトＱＰＳＫ受信機は、図４に示す構成に加えて、更に、上述の分周器２１ａ及び２１ｂと、位相比較器２２と、ローパスフィルタ２３とを備えていてもよい。
図５の構成のπ／４シフトＱＰＳＫ受信機では、局部発振器４が発生する信号と、サンプリング信号と、４値変換器１１が出力する２ビットのデータとの三者が互いに同期する。このため、図５の構成の４値変換器１１が出力するデータは、局部発振器４が生成する信号とサンプリング信号との位相差の値のばらつきに起因するジッタも、サンプリング信号と４値変換器１１が出力するデータとの位相差の値のばらつきに起因するジッタも、実質的に含まないものになる。
【００９２】
以上、この発明にかかるＰＳＫ復調装置を説明したが、この発明のＰＳＫ復調装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、Ａ／Ｄ変換器、Ｄ／Ａ変換器を備えるパーソナルコンピュータに、上述の動作を実行するためのプログラムを格納した媒体（フロッピーディスク、ＣＤ−ＲＯＭ等）から該プログラムをインストールすることにより、上記処理を実行するＰＳＫ復調装置を構成することができる。
【００９３】
また、例えば、通信ネットワークの掲示板（ＢＢＳ）に該プログラムを掲示し、これをネットワークを介して配信してもよい。ネットワークを介した配信は、該プログラムにより搬送波を変調して得られる変調波を伝送することにより行ってもよい。
そして、このプログラムを起動し、ＯＳの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
【００９４】
なお、ＯＳが処理の一部を分担する場合、あるいは、ＯＳが本願発明の１つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納してもよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能又はステップを実行するためのプログラムが格納されているものとする。
【００９５】
【発明の効果】
以上説明したように、この発明によれば、アナログフィルタを用いることなく高速のＰＳＫ変調信号を正確に復調するためのＰＳＫ復調装置及びＰＳＫ復調方法が実現される。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の基本構成を示すブロック図である。
【図２】現在データ、遅延データ、検波信号及び変換用クロックの波形を模式的に示すグラフである。
【図３】この発明の第２の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の基本構成を示すブロック図である。
【図４】この発明の第３の実施の形態にかかるπ／４シフトＱＰＳＫ受信機の基本構成を示すブロック図である。
【図５】図４のπ／４シフトＱＰＳＫ受信機の変形例の基本構成を示すブロック図である。
【図６】従来のＰＳＫ復調装置の構成を示すブロック図である。
【図７】従来のＰＳＫ復調装置の構成を示すブロック図である。
【符号の説明】
１ アンテナ
２ ＲＦ増幅器
３ 混合器
４ 局部発振器
５ サンプリング器
６ サンプリング信号発生器
７ 遅延器
８ 検波器
９ シフトレジスタ
１０ 変換用クロック発生器
１１ ４値変換器
１２ クロック再生器
２１ａ、２１ｂ、３１ 分周器
２２、３２ 位相比較器
２３、３３ ローパスフィルタ
Claims (12)
- 復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶手段と、
前記記憶手段が記憶する各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換手段と、
を備えることを特徴とするＰＳＫ復調装置。 - 前記復調対象のπ／４シフトＱＰＳＫ変調信号を２値化サンプリングし、２値化済みのπ／４シフトＱＰＳＫ変調信号を出力する２値化手段を備え、
前記遅延手段及び前記検波手段は、前記２値化手段が出力する２値化済みのπ／４シフトＱＰＳＫ変調信号を、前記復調対象のπ／４シフトＱＰＳＫ変調信号として扱う、
ことを特徴とする請求項１に記載のＰＳＫ復調装置。 - 前記２値化手段は、自己に供給されたサンプリング信号に同期して前記π／４シフトＱＰＳＫ変調信号を２値化サンプリングするものであり、
前記復調データとの位相の差が実質的に一定値となるような前記サンプリング信号を生成して前記２値化手段に供給するサンプリング信号位相調整手段を備える、
ことを特徴とする請求項２に記載のＰＳＫ復調装置。 - 自己に供給された前記復調対象のπ／４シフトＱＰＳＫ変調信号及び自己に供給された局部発振信号を混合し、混合により得られる信号から、周波数変換された復調対象のπ／４シフトＱＰＳＫ変調信号を抽出する周波数変換手段と、
前記サンプリング信号との位相の差が実質的に一定値となるような前記局部発振信号を生成して前記周波数変換手段に供給する局部発振信号位相調整手段と、を備え、
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記周波数変換された復調対象のπ／４シフトＱＰＳＫ変調信号を２値化サンプリングするものである、
ことを特徴とする請求項２又は３に記載のＰＳＫ復調装置。 - 伝送対象のディジタル信号を構成するｎビット（ただしｎは自然数）のデータの値を、１シンボル区間における搬送波の２ｎ通りの位相のずれにより順次表す復調対象の多値ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を受信し、前記ｎビットのデータを復元する多値ＰＳＫ復調装置であって、
前記復調対象の多値ＰＳＫ変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象の多値ＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から複数の所定の時間を実質的に経過したタイミングにおける前記検波信号の各論理値を特定し、特定した各論理値に基づいて前記ｎビットのデータを復元する復元手段と、
を備えることを特徴とするＰＳＫ復調装置。 - 前記復元手段は、
前記遅延信号が前記所定の遷移を行った時点から複数の所定の時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶するレジスタと、
前記レジスタが記憶する各論理値の組を所定の規則に従って変換した結果を表す前記ｎビットのデータを生成するデコーダと、
を備えることを特徴とする請求項５に記載のＰＳＫ復調装置。 - 前記復調対象の多値ＰＳＫ変調信号は、伝送対象のディジタル信号を構成する２ビットのデータの値を、１シンボル区間における搬送波の、（−３・π／４）ラジアン、（−π／４）ラジアン、（π／４）ラジアン及び（３・π／４）ラジアンの４通りの位相のずれにより順次表す４値のＰＳＫ変調信号であって、
前記復元手段は、前記遅延信号が前記所定の遷移を行った時点から、前記復調対象の多値ＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を特定し、特定した各論理値に基づいて前記２ビットのデータを復元する、
ことを特徴とする請求項５又は６に記載のＰＳＫ復調装置。 - 前記復調対象の多値ＰＳＫ変調信号を２値化サンプリングし、２値化済みの多値ＰＳＫ変調信号を出力する２値化手段を備え、
前記遅延手段及び前記検波手段は、前記２値化手段が出力する２値化済みの多値ＰＳＫ変調信号を、前記復調対象の多値ＰＳＫ変調信号として扱う、
ことを特徴とする請求項５、６又は７に記載のＰＳＫ復調装置。 - 前記２値化手段は、自己に供給されたサンプリング信号に同期して前記多値ＰＳＫ変調信号を２値化サンプリングするものであり、
前記ｎビットのデータとの位相の差が実質的に一定値となるような前記サンプリング信号を生成して前記２値化手段に供給するサンプリング信号位相調整手段を備える、
ことを特徴とする請求項８に記載のＰＳＫ復調装置。 - 自己に供給された前記復調対象の多値ＰＳＫ変調信号及び自己に供給された局部発振信号を混合し、混合により得られる信号から、周波数変換された復調対象の多値ＰＳＫ変調信号を抽出する周波数変換手段と、
前記サンプリング信号との位相の差が実質的に一定値となるような前記局部発振信号を生成して前記周波数変換手段に供給する局部発振信号位相調整手段と、を備え、
前記２値化手段は、自己に供給されたサンプリング信号に同期して前記周波数変換された復調対象の多値ＰＳＫ変調信号を２値化サンプリングするものである、
ことを特徴とする請求項８又は９に記載のＰＳＫ復調装置。 - 復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延ステップと、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波ステップと、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶ステップと、
前記記憶ステップで記憶された各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換ステップと、
を含むことを特徴とするＰＳＫ復調方法。 - コンピュータを、
復調対象のπ／４シフトＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号を、１シンボルにあたる区間が実質的に占める時間分遅延させたものを表す遅延信号を生成する遅延手段と、
前記遅延信号が所定の遷移を行ってから、前記復調対象のπ／４シフトＱＰＳＫ変調信号が当該所定の遷移を行うまでの間所定の論理値を持続する検波信号を生成する検波手段と、
前記遅延信号が前記所定の遷移を行った時点から、前記復調対象のπ／４シフトＱＰＳＫ変調信号の搬送波の４分の１周期、２分の１周期及び４分の３周期の各時間を実質的に経過したタイミングにおける前記検波信号の各論理値を記憶する記憶手段と、
前記記憶手段が記憶する各論理値の組を所定の規則に従って４値に変換した結果を表す２ビットの復調データを生成して順次出力する４値変換手段と、
して機能させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33963099A JP3628927B2 (ja) | 1999-07-27 | 1999-11-30 | Ｐｓｋ復調装置、ｐｓｋ復調方法及び記録媒体 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-211722 | 1999-07-27 | ||
| JP21172299 | 1999-07-27 | ||
| JP33963099A JP3628927B2 (ja) | 1999-07-27 | 1999-11-30 | Ｐｓｋ復調装置、ｐｓｋ復調方法及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001103110A JP2001103110A (ja) | 2001-04-13 |
| JP3628927B2 true JP3628927B2 (ja) | 2005-03-16 |
Family
ID=26518805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33963099A Expired - Lifetime JP3628927B2 (ja) | 1999-07-27 | 1999-11-30 | Ｐｓｋ復調装置、ｐｓｋ復調方法及び記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628927B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431768B1 (ko) * | 2001-08-17 | 2004-05-17 | 엘지이노텍 주식회사 | Ｆｓｋ 데이터 검출 시스템 |
| CN100438520C (zh) * | 2003-12-25 | 2008-11-26 | 电子科技大学 | 1比特采样的差分四相相移键控的解调电路 |
| KR101764253B1 (ko) | 2011-02-15 | 2017-08-03 | 삼성전자 주식회사 | 위상 편이 복조기 및 이를 포함하는 스마트 카드 |
-
1999
- 1999-11-30 JP JP33963099A patent/JP3628927B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001103110A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| US8125258B2 (en) | Phase synchronization device and phase synchronization method | |
| JP3628927B2 (ja) | Ｐｓｋ復調装置、ｐｓｋ復調方法及び記録媒体 | |
| JP4562647B2 (ja) | クロック信号発生装置、クロック信号発生方法及びプログラム | |
| US4620159A (en) | Demodulator for multiphase PSK or multilevel QAM signals | |
| TW313742B (ja) | ||
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| JP2005151406A (ja) | Ｆｓｋ信号検波器 | |
| TW312886B (ja) | ||
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| US4803385A (en) | Phase detecting circuit | |
| US6163209A (en) | Demodulation of angle modulated carriers using a noncoherent reference | |
| JP2013126224A (ja) | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 | |
| JP4855846B2 (ja) | ディジタル復調装置 | |
| JP3793686B2 (ja) | Ｐｓｋ復調装置、ｐｓｋ復調方法及び記録媒体 | |
| KR102490778B1 (ko) | 주입 동기 링 발진기 기반의 저전력 qfsk 복조 장치 및 방법 | |
| KR100924775B1 (ko) | 동기 신호 보상 장치 및 방법 | |
| JPH1051505A (ja) | 搬送波再生方法および装置 | |
| JP4260295B2 (ja) | 同期信号生成装置およびこれを用いた復調装置 | |
| JP3919593B2 (ja) | クロック再生装置、クロック再生方法及びプログラム | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JPH0548663A (ja) | 位相復調器 | |
| JP2004222325A (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
| JP3602487B2 (ja) | 周波数シフトキーイング復調器 | |
| JP3789063B2 (ja) | シンボルクロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3628927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |