CN100438520C - 1比特采样的差分四相相移键控的解调电路 - Google Patents

Abstract

1比特(bit)采样DQPSK解调电路及方法，属于数字通信及数字电路。该电路是在现有的解调电路上，用1bit采样电路(比较器或取符号)替代原有的A/D变换器。其解调的方法是在1bit采样电路输出处仅有一位数据线，它将输入的调制信号变为1bit数字信号，调制信号大于0电平，判为“1”，小于0电平，判为“-1”；或采用其它约定编码，1条数据线2种状态，多bit数字信号变为1bit数字信号。本发明具有计算量少，硬件资源节省，解调速度快等优点，适应技术和市场需要。

Description

1比特采样的差分四相相移键控的解调电路

技术领域：

数字通信及数字电路领域。

背景技术：

数字电路一般只有1和0两种码，常用高、低电平表达，称为基带信号。当短距离通信时可以直接用基带传输，但是在有些情况下不能直接传送基带信号，如无线信道，需要借助连续波调制进行频带搬移，将数字基带信号变换成适于信道传输的数字频带信号，用载波的方式进行传输。通信系统的原理图如图1所示，1是信源，在数字通信中它是数字信号。2是调制，将数字信号按某种方式调制并变换为模拟信号。也称载波，可由(1)式表达，由于通常还需要将已调信号再调制到更高的发射频率，所以调制器2的输出也称为中频信号，3是上变频，其输出s(t)称为载波。4是信道。5是下变频。6是解调部分。7是信宿。和模拟调制一样，数字信号的载波调制也有三种方式，即幅度键控(ASK)、频率键控(FSK)和(PSK)相移键控。相移键控是利用载波的相位变化传递信息，如(1)式中的相位θ的变化传递信息。相移键控分为绝对调相和相对(差分)调相。绝对调相记为PSK，如(2)式所示，1码用0相位表示，0码用π相位表示，其相位图由图2所示。

PSK也称为2PSK或BPSK，2代表它只有2个相位状态，分别表示“1”和“0”，如果利用具有多个相位状态的正弦波来代表多组二进制信息码元，称为多相相移键控，记为MPSK。用4个相位状态的相移键控就是4PSK，常称的QPSK。图3所示是QPSK的一种相位图。QPSK是一种高效的调制方式，从理论上说频带利用率是PSK的2倍。

在实际应用中，有时也采用π/4-QPSK调制方式，如图4所示。

实际应用中常用相对调相，它是利用相邻码元载波相位的相对变化表示数字信号，也称位差分调相，记为DPSK。有时也采用π/4-DQPSK调制方式，如图5所示。

DPSK就是用Δθ的变化对应不同的数字信号码元。(3)式表达的是第k位码元对应的载波信号。单独看该信号的相位，没有任何码元信息，但是用它和前一位的相位相差，如(4)所表达，就可得该码元信息，具体如表1所示是其一种对应关系。

其中：k代表当前位，k-1代表前一位，k+1代表后一位。

Δθ_k＝θ_k-θ_k-1    (4)

现有差分解调原理：

π/4-DQPSK的已调信号，可由(3)式表达，其相位跳变量只有±π/4和±3π/4四种可能的取值，与输入码元的对应关系如表1。其信息完全包含在载波相位跳变量Δθ中，因此能够进行差分解调。

表1现有技术中相位差与解调数码对应值

现有的DQPSK数字解调方案如图7所示，设载波或中频信号由(3)式表达，其原理由图7所示，图7中1是A/D变换器，将模拟信号变为数字信号，采样频率为1/T_s，离散信号为：

上式中t＝nT_s，n为离散采样点数，归一化，即令T_s＝1， $A=\sqrt{2},$ 故上式可表达为(7)式。

则A/D变换器的输出为：

经2延迟电路(一个码元的延迟)，可得输出为：

又经3移相电路(移相-π/2)，移相器输出为：

再由4、5分别相乘，乘法器输出分别是：

x′_k(n)＝2cos(ω_on+θ_k)cos(ω_on+θ_k-1)    (10)

y′_k(n)＝2sin(ω_on+θ_k)cos(ω_on+θ_k-1)    (11)

再经数字低通滤波器，其输出分别是：

x_k(n)＝cos(θ_k-θ_k-1)＝cosΔθ_k           (12)

y_k(n)＝sin(θ_k-θ_k-1)＝sinΔθ_k           (13)

上述说明：式(10)、(11)可分别展开为：

x′_k(n)＝2cos(ω_on+θ_k)cos(ω_on+θ_k-1)＝cos(θ_k-θ_k-1)+cos(2ω_on+θ_k+θ_k-1)    (14)

y′_k(n)＝2sin(ω_on+θ_k)cos(ω_on+θ_k-1)＝sin(θ_k-θ_k-1)+sin(2ω_on+θ_k+θ_k-1)    (15)

经数字低通滤波器，将高频项滤掉，只保留低频项，输出值就由(12)、(13)式表达数字低通滤波器的基本原理可表达(16)式，在此只表达一个通道，另一通道同理。

$x_k\left(n\right)=\underset{m=1}{\overset{N}{\mathrm{\Σ}}}h\left(m\right)x_k^{\′}(n-m)---\left(16\right)$

其中N是数字滤波器的宽度，或称阶数，数字滤波器的表达形式很多，(16)式是一种典型表达式，在实际电路设计中，可取64位或32位。

由于调制信号相位跳变量只有±π/4和±3π/4四种可能值，那么其x_k(n)、y_k(n)的值也只有四种可能的组合。经判决可得到解调结果，具体判决由表2所示，再经并/串转换可得到解调信号。

现有的数字式DQPSK解调系统框图如图7所示，在数字电路中，乘法器所占硬件资源很多(在芯片中设计乘法器占用大量的门电路)，现有技术方案中，数字低通滤波器(图7中6、7)中需要大量乘法器，乘法器(图7中4、5)也需要乘法器。现有这种载波或中频差分解调方法的计算量很大，很难进行高速的解调处理。

表2现有技术中相位差、低通滤波器输出值和解调数码对应值

发明的内容：

本发明的目的是为了减少解调电路的计算量，提高解调的速度，特提出了一种新的DQPSK解调电路及解调方法。即称为1比特(bit)采样的差分四相相移键控的解调电路及方法。

本发明的方案从原理图8可见，解调电路包含由模/数转换器(即A/D变换器)、延迟电路、移相电路、低通滤波器、判决电路、同步电路和并/串转换电路组成，其不同之处，该模/数转换器是用一个1bit采样电路、或一个比较器、或一个取符号电路实现，替代了原有的A/D变换器。其连接关系如下：调制的DQPSK中频信号

输入到1bit采样电路(1)的接口，经采样电路输出1bit信号

，该信号分别送到延时电路(2)、移相电路(3)、第一异或门(4)的一个输入口，信道随后被分为I、Q两路，I路：信号

经过延时电路(2)输出延时1码位的1比特信号

，该信号再送到第一异或门(4)的另一个输入口，第一异或门(4)输出信号x′_k(n)，x′_k(n)仍是1bit信号，该信号送到第一低通滤波器(6)的接口，经第一低通滤波器(6)输出数字信号x_k(n)，该信号不再是1bit信号，将该信号输入到第一判决电路(8)的接口，经判决结果输出I_k，这是I通道的结果，Q路：从移相电路(3)输出的信号

(n)送到第二异或门(5)的一个输入口，延时电路(2)的输出

送到第二异或门(5)的另一个输入口，第二异或门(5)输出信号y′_k(n)，该信号再送到第二低通滤波器(7)的接口，经第二低通滤波器(7)输出信号y_k(n)，再送到第二判决电路(9)的接口，经判决结果输出Q_k，这就是Q通道结果，同时第一判决电路(8)、第二判决电路(9)的另外输出端分别与同步电路(10)的两接口连接输出位同步信号，位同步信号送到同步电路(10)提取位同步时钟，位同步时钟连接到并/串转换电路(11)的控制端口，同时将第一判决电路(8)、第二判决电路(9)得到的输出I_k、Q_k也送到并/串转换电路(11)，输出最后的解调信号。

一种1比特采样DQPSK解调电路的解调方法，其特征是将载波或中频的DQPSK调制的模拟信号采样并转换为1比特数字信号，将附图7所示的数字信号解调电路中的乘法器(4、5)，用附图8所示的1比特数字信号解调电路中的异或门(4、5)替代，其对应的乘法运算改变为异或逻辑判断运算。

本发明主要应用在π/4-D Q P S K(π/4四相相移键控)方式中，该方式首先是用编码电路将信号映射到星座点上以实现调制，信号星座如图6所示。图中有8个相位状态，分成偶数(2k)和奇数(2k-1)两组，分别用○和●表示。两信号点之间的连线表示可能的相位跳变。相位跳变只能在偶数组和奇数组之间发生，在偶数组和奇数组内没有跳变。

下面通过对1bit差分解调原理分析证明它的可行性。

本发明提出的1bit差分解调与一般的差分解调方法不同，它是将调制信号用符号位表示，也就是1bit的采样，模拟信号只要大于0均判为“1”，只要小于0均判为“-1”。在实际电路中，也采用约定的编码，用“0”(低电平)表示1，用“1”(高电平)表示-1。其基本原理由图8所示，输入的载波或中频信号仍由(3)式表达。图8中1是取符号，也是1bit的采样，在实际电路可以用一个比较器实现同样的作用。符号函数定义为：

定义函数： $\mathrm{signa}\left(x\right)=\left\{\begin{array}{cc}1& x\&GreaterEqual;0\\ -1& x<0\end{array}\right.---\left(17\right)$

此时，采样频率＝信号频率，t＝nT_s，采样输出精度只有1bit，实际上就等于对(3)式表达的载波或中频信号取符号函数，归一化后，即T_s＝1，A＝1，图8的1(取符号电路)的输出为：

实际它只有“1”和“-1”两种值。同样经2(延时电路)、3(移相电路)可分别得其输出：

式(19)、(20)也是符号函数，也只有“1”和“-1”两种值。按图8所示的连接关系，再经4、5“乘法器”，在此乘法器的输入信号均只有“1”和“-1”两种值，因此并不需要设计数字乘法器，只要简单的门电路就可以完成该“乘法器”的功能，实际上用一个异或门电路来完成该功能。4、5的输出可表达为：

x′_k(n)＝signa[cos(ω_on+θ_k)]*signa[cos(ω_on+θ_k-1)]    (21)

y′_k(n)＝signa[sin(ω_on+θ_k)]*signa[cos(ω_on+θ_k-1)]    (22)

实际上取符号函数后，正弦信号变为方波，付里叶展开可表示为：

$x_k^{\&prime;}\left(n\right)=\underset{l=-\&infin;}{\overset{\&infin;}{\mathrm{\&Sigma;}}}\mathrm{Sa}(\mathrm{l\&pi;}/2)e^{j(l{\mathrm{\&omega;}}_{o}n+l{\mathrm{\&phi;}}_k)}\&CenterDot;\underset{m=-\&infin;}{\overset{\&infin;}{\mathrm{\&Sigma;}}}\mathrm{Sa}(\mathrm{m\&pi;}/2)e^{j(m{\mathrm{\&omega;}}_{o}n+m{\mathrm{\&phi;}}_{k-1})}$

$=\underset{l=-\&infin;}{\overset{\&infin;}{\mathrm{\&Sigma;}}}\underset{m=-\&infin;}{\overset{\&infin;}{\mathrm{\&Sigma;}}}\mathrm{Sa}(\mathrm{l\&pi;}/2)\&CenterDot;\mathrm{Sa}(\mathrm{m\&pi;}/2)e^{j(l+m){\mathrm{\&omega;}}_{o}n}{e}^{j(l{\mathrm{\&phi;}}_k+m{\mathrm{\&phi;}}_{k-1})}---\left(23\right)$

令Δφ_k＝φ_k-φ_k-1

信号经过低通滤波(图8中6)后，只有当m＝-l，才能通过低通滤波器，其余均被滤掉。

$x_k\left(n\right)=\underset{l=-\&infin;}{\overset{\&infin;}{\mathrm{\&Sigma;}}}\mathrm{Sa}{(\mathrm{l\&pi;}/2)}^2{e}^{\mathrm{jl}({\mathrm{\&phi;}}_k-{\mathrm{\&phi;}}_{k-1})}$

$=\underset{l=1}{\overset{\&infin;}{\mathrm{\&Sigma;}}}1/(2l-1)\&CenterDot;\cos \left[(2l-1)\mathrm{\&Delta;}{\mathrm{\&phi;}}_k\right]---\left(24\right)$

同理另一通道(图8中7)的输出为：

$y_k\left(n\right)=\underset{l=1}{\overset{\&infin;}{\mathrm{\&Sigma;}}}1/(2l-1)\&CenterDot;\cos \left[(2l-1)(\mathrm{\&Delta;}{\mathrm{\&phi;}}_k-\mathrm{\&pi;}/2)\right]---\left(25\right)$

低通滤波器输出x_k(n)、y_k(n)，由(24)、(25)表达，它们虽然是无穷级数，可取前有限项近似表达，实际上得到同式(12)、(13)表达一样的结果。取前1024项，经计算机计算得(12)式和(24)式的结果如图9所示。因此可以看出，只要相位跳变Δθ_k的误差在±π/4之内，不会出现符号的变化，判别也不会出错。所以经判决电路(图8中8、9)解调的I_k、Q_k通道的数据与现有技术方案完全一样，其对应关系如表3，与表2比较，得到完全相同的解调数据。

表3本发明解调数码与相位差和低通滤波器输出对应值

经过以上的理论分析和实际电路设计，本发明1bit差分解调的数据与现有数字解调结果一样。证明了本发明的可行性。

从已有技术图7和本发明图8的原理图工作流程可以看出本发明的优点：

本发明提出1bit差分解调的原理及实现方案，1bit是指调制信号用符号位表示，1位数据线，已有技术方案的调制信号是用多位(一般取8位)表示，需要多位数据线。也可这样表达，仅用1位二进制替代多位二进制(常见数字信号是8位)将载波或中频调制信号采样出来后，再恢复解调出数字信号。

(1)图8中4、5的表示乘法。如果该乘法器的两路输入均是8bit，则输出一般是16bit，该乘法器需要用大量的门电路来设计。本发明采用1bit方式，该乘法器的两输入均是1bit数字信号，即只有“1”、“-1”两种可能，其输出也只用1bit表达，也只有“1”、“-1”两种结果。乘法运算实际就是符号相乘，在此处(4、5)可以用异或门替代该乘法器，而乘法器所需的硬件资源比异或门需要的硬件资源多得多。因此本发明能大幅度节省硬件资源、提高解调速度。

(2)图8中6、7表示低通滤波器。其输出可由(16)式表达，该滤波器需要大量的乘、加运算。在本发明方案中，由于乘法器(4、5)的输出也是1bit，那么滤波器的输入也只有“1”、“-1”两种，即x′_k(n-m)在任一时刻点总是等于“1”或“-1”，(26)式滤波器的表达式就可以不需要乘法运算。

$x_k\left(n\right)=\underset{m=1}{\overset{N}{\mathrm{\&Sigma;}}}h\left(m\right)x^{\&prime;}(n-m)---\left(26\right)$

采用本发明方案，该低通滤波器输入为“1”和“-1”构成的数据序列，不可能出现其它数值。当x′(n-m)为“1”时，所对应的响应就是h(m)本身，h(m)是单位脉冲响应。当输入单独的“-1”时，h(m)取非输出。因此，不需要乘法运算，只需要加法运算。由于该低通滤波器的输入信号只有“1”或“-1”两种，只需要将单位脉冲响应h(m)存储在某个固定空间，当输入“1”时，直接将其读出，当输入“-1”时，读出并取反，再移位相加(如果数字滤波器的位数取64，共计有64项移位相加)，因此，省了乘法器，变乘、加运算为单纯的加法运算。又因为单位脉冲响应事先按低通滤波器的特性设计，因此，该电路(图8中6、7)同样起到低通滤波器作用。其输出就是(24)、(25)式所表达，也可以由图9表达。

图7所示的现有技术方案中，低通滤波器的输入x′_k(n)为多bit数据，其低通滤波器(图7中的6、7)需要乘法和加法计算。显然比本发明方案多用硬件资源，且速度也慢。

(3)图8中2、3的表示延迟和移相：图7中2、3也表示延迟和移相。原技术方案

为多位数据；本发明方案

为一位数据。因此本发明在延迟和移相过程中所需更少的存储空间，节省硬件资源。

另外，1bit的采样，在实际电路设计中，可以直接用一个比较器完成其功能，因此与原技术方案比较，又节约了A/D变换器。

综上所述，说明本发明原理及方案比现有技术计算量减少、硬件资源节省、解调处理速度提高。同时减少了幅度变化对解调结果的影响，而且又简化了电路结构。

附图说明：

图1 通信系统原理图

图2 PSK系统相位图

图3 QPSK系统相位图

图4 π/4-QPSK相位图

图5 π/4-DQPSK相位图

图6 π/4-DQPSK信号星座图

图7 现有解调技术方案原理图

图8 本发明解调技术方案原理图

图9 判决曲线

其中点划实线“-”表示现有技术的判决曲线

星号划实线“*”表示本发明方案判决曲线

实施例：

利用本发明，设计解调电路。具体指标位为：压缩数字语音信号，其码率8Kbit/s，调制中频频率是455KHz，所有数字电路(在实际电路中设计为双工，调制、解调设计在一块芯片上，故D/A和A/D设计为外围电路)可设计在一块芯片上，芯片选用可编程逻辑器件，(实际用XILINX公司的xc2s100)。解调工作时钟设计为256KHz，静噪情况下，采用13位PN码进行测试，无误码达到实用要求。传送语音信号，声音清楚。

为了了解时钟频差对系统性能的影响，采用调制时钟频率和解调时钟频率偏差为：当误差 $|\&dtri;f|<100\mathrm{Hz}$ 时候系统能正常工作，误差 $|\&dtri;f|>200\mathrm{Hz}$ 系统无法正常工作。该系统达到实际应用的要求。

Claims (1)

1、一种1比特采样DQPSK解调电路，包含模/数转换器、延时电路、移相电路、低通滤波器、判决电路、同步电路和并/串转换电路，其特征在于该模/数转换器是用一个1比特采样电路、或一个比较器、或一个取符号电路实现，其连接关系如下：调制的DQPSK中频信号

输入到1比特采样电路(1)的接口，经采样电路输出1比特信号

该信号分别送到延时电路(2)、移相电路(3)、第一异或门(4)的一个输入口，信道随后被分为I、Q两路，I路：信号

经过延时电路(2)输出延时1码位的1比特信号该信号再送到第一异或门(4)的另一个输入口，第一异或门(4)输出信号x′_k(n)，x′_k(n)仍是1比特信号，该信号送到第一低通滤波器(6)的接口，经第一低通滤波器输出数字信号x_k(n)，该信号不再是1比特信号，将该信号输入到第一判决电路(8)的接口，经判决结果输出I_k，这是I通道的结果，Q路：从移相电路(3)输出的信号

送到第二异或门(5)的一个输入口，延时电路(2)的输出

送到第二异或门(5)的另一个输入口，第二异或门(5)输出信号y′_k(n)，该信号再送到第二低通滤波器(7)的接口，经第二低通滤波器输出信号y_k(n)，再送到第二判决电路(9)的接口，经判决结果输出Q_k，这就是Q通道结果，同时第一判决电路(8)、第二判决电路(9)的另外输出端分别与同步电路(10)的两接口连接输出位同步信息，位同步信息送到同步电路(10)提取位同步时钟，位同步时钟连接到并/串转换电路(11)的控制端口，同时将第一判决电路(8)、第二判决电路(9)得到的输出I_k、Q_k也送到并/串转换电路(11)，输出最后的解调信号。

Images