JPH05211532A - ビット同期方式及びバースト復調装置 - Google Patents
ビット同期方式及びバースト復調装置Info
- Publication number
- JPH05211532A JPH05211532A JP3342782A JP34278291A JPH05211532A JP H05211532 A JPH05211532 A JP H05211532A JP 3342782 A JP3342782 A JP 3342782A JP 34278291 A JP34278291 A JP 34278291A JP H05211532 A JPH05211532 A JP H05211532A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- bit
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】π／２シフトＢＰＳＫあるいはπ／４シフトＱ
ＰＳＫプリアンブルの位相変化検出によりビット同期の
高速化及び逆変調パタン同期でより短いプリアンブルで
安定したバースト復調を実現する。 【構成】π／２シフトＢＰＳＫあるいはπ／４シフトＱ
ＰＳＫの交番データ変調プリアンブルを用いて、位相変
化検出手段３で１／２ビット周波数成分を抽出する。乗
算手段５で基準信号との相関をとに平均して、逆正接計
算手段７でビットタイミングを求める。逆正接計算手段
７の出力を２倍した値で信号点をサンプルあるいは内挿
する。また、逆正接計算手段７の出力を用いて、逆変調
パタン同期手段１０で逆変調パタンの同期情報を抽出
し、同期パタンでプリアンブルを逆変調する。逆変調さ
れた無変調信号を用いて搬送波再生及び位相復調を行
う。
ＰＳＫプリアンブルの位相変化検出によりビット同期の
高速化及び逆変調パタン同期でより短いプリアンブルで
安定したバースト復調を実現する。 【構成】π／２シフトＢＰＳＫあるいはπ／４シフトＱ
ＰＳＫの交番データ変調プリアンブルを用いて、位相変
化検出手段３で１／２ビット周波数成分を抽出する。乗
算手段５で基準信号との相関をとに平均して、逆正接計
算手段７でビットタイミングを求める。逆正接計算手段
７の出力を２倍した値で信号点をサンプルあるいは内挿
する。また、逆正接計算手段７の出力を用いて、逆変調
パタン同期手段１０で逆変調パタンの同期情報を抽出
し、同期パタンでプリアンブルを逆変調する。逆変調さ
れた無変調信号を用いて搬送波再生及び位相復調を行
う。
Description
【０００１】
【産業上の利用分野】本発明は、π／２シフトＢＰＳＫ
あるいはπ／４シフトＱＰＳＫを用いたバースト伝送シ
ステムの受信機において適用されるビット同期方式と、
このビット同期方式を採用したバースト復調装置に関す
る。
あるいはπ／４シフトＱＰＳＫを用いたバースト伝送シ
ステムの受信機において適用されるビット同期方式と、
このビット同期方式を採用したバースト復調装置に関す
る。
【０００２】
【従来の技術】ディジタル位相変調を用いたバースト伝
送システムでは、ビット同期及び搬送波再生などの復調
動作を迅速に行う必要があり、一般にバースト先頭に復
調専用のデータシーケンス即ちプリアンブルを付加す
る。より高い伝送効率を得るためには、このプリアンブ
ルをできるだけ短縮したい。従って、より高速なビット
同期方式が望まれる。
送システムでは、ビット同期及び搬送波再生などの復調
動作を迅速に行う必要があり、一般にバースト先頭に復
調専用のデータシーケンス即ちプリアンブルを付加す
る。より高い伝送効率を得るためには、このプリアンブ
ルをできるだけ短縮したい。従って、より高速なビット
同期方式が望まれる。
【０００３】この要求に答える従来のビット同期方式と
して、例えば、図７に示されるような変調波のエンベロ
ープ情報からビット周波数成分を抽出し、オープンルー
プでビットタイミングを推定する方式がある。図７は従
来例のブロック図である。同図において、細線は実数信
号、太線は複素信号を示す。発振器２１は、ビット周波
数の約Ｎ（Ｎは正の整数）倍の周波数のクロック信号を
発振する。Ａ／Ｄ変換器２２は、発振器２１のクロック
信号により、ディジタル位相変調信号を準同期検波した
入力信号をサンプルし、ｌ（ｌは正の整数）ビットにデ
ィジタル量子化する。エンベロープ検出手段２３は、Ａ
／Ｄ変換器２２の出力信号を受け、そのエンベロープを
検出する。複素正弦波発生手段２４は、発振器２１のク
ロック信号を受け、その周波数の１／Ｎの周波数の複素
正弦波を出力する。乗算手段２５は、エンベロープ検出
手段２３の出力信号と複素正弦波発生手段２４の出力信
号とを乗算し、ビット周波数成分と複素正弦波との位相
相関を計算する。ローパスフィルタ２６は、乗算手段２
５の出力信号を平均する。逆正接計算手段２７は、ロー
パスフィルタ２６の出力信号の逆正接を計算する。逆正
接計算手段２７の出力がビットタイミング信号となる。
サンプラあるいは内挿手段２８は、逆正接計算手段２７
のビットタイミング信号でＡ／Ｄ変換器２２の出力信号
をサンプルする。あるいは、Ａ／Ｄ変換器２２の出力
中、連続する数サンプルを用いて内挿計算を行う。
して、例えば、図７に示されるような変調波のエンベロ
ープ情報からビット周波数成分を抽出し、オープンルー
プでビットタイミングを推定する方式がある。図７は従
来例のブロック図である。同図において、細線は実数信
号、太線は複素信号を示す。発振器２１は、ビット周波
数の約Ｎ（Ｎは正の整数）倍の周波数のクロック信号を
発振する。Ａ／Ｄ変換器２２は、発振器２１のクロック
信号により、ディジタル位相変調信号を準同期検波した
入力信号をサンプルし、ｌ（ｌは正の整数）ビットにデ
ィジタル量子化する。エンベロープ検出手段２３は、Ａ
／Ｄ変換器２２の出力信号を受け、そのエンベロープを
検出する。複素正弦波発生手段２４は、発振器２１のク
ロック信号を受け、その周波数の１／Ｎの周波数の複素
正弦波を出力する。乗算手段２５は、エンベロープ検出
手段２３の出力信号と複素正弦波発生手段２４の出力信
号とを乗算し、ビット周波数成分と複素正弦波との位相
相関を計算する。ローパスフィルタ２６は、乗算手段２
５の出力信号を平均する。逆正接計算手段２７は、ロー
パスフィルタ２６の出力信号の逆正接を計算する。逆正
接計算手段２７の出力がビットタイミング信号となる。
サンプラあるいは内挿手段２８は、逆正接計算手段２７
のビットタイミング信号でＡ／Ｄ変換器２２の出力信号
をサンプルする。あるいは、Ａ／Ｄ変換器２２の出力
中、連続する数サンプルを用いて内挿計算を行う。
【０００４】また、図４には前述のビット同期方式を用
いた従来のバースト復調装置の従来例を合せて示してあ
る。前述のビット同期方式は、ビット周波数成分の抽出
に変調波のエンベロープ情報を用いているため、搬送波
周波数位相偏差の影響を受けにくいという特徴がある。
従って、搬送波再生に先行してビット同期を行うことが
できる。この場合、プリアンブルには図５に示されるよ
うな交番データ変調パタンを一貫して用いる。
いた従来のバースト復調装置の従来例を合せて示してあ
る。前述のビット同期方式は、ビット周波数成分の抽出
に変調波のエンベロープ情報を用いているため、搬送波
周波数位相偏差の影響を受けにくいという特徴がある。
従って、搬送波再生に先行してビット同期を行うことが
できる。この場合、プリアンブルには図５に示されるよ
うな交番データ変調パタンを一貫して用いる。
【０００５】図４において、逆変調手段２９は、サンプ
ラあるいは内挿手段２８の出力信号を受け、同期したプ
リアンブルパタンで逆変調する。搬送波再生及び位相復
調手段３０は、逆変調手段２９の出力信号を受け、搬送
波再生及び位相復調を行う。これにより、従来、搬送波
再生からビット同期への処理モード切り替え時に生じる
処理モードとプリアンブルパタンの不一致を回避でき
る。また、ローパスフィルタ２６の出力であるビット相
関信号の振幅あるいは電力を観測することでビット同期
と同時にキャリア検出を行えるなどの利点が生じる。そ
の結果、プリアンブルをより有効に利用することができ
る。
ラあるいは内挿手段２８の出力信号を受け、同期したプ
リアンブルパタンで逆変調する。搬送波再生及び位相復
調手段３０は、逆変調手段２９の出力信号を受け、搬送
波再生及び位相復調を行う。これにより、従来、搬送波
再生からビット同期への処理モード切り替え時に生じる
処理モードとプリアンブルパタンの不一致を回避でき
る。また、ローパスフィルタ２６の出力であるビット相
関信号の振幅あるいは電力を観測することでビット同期
と同時にキャリア検出を行えるなどの利点が生じる。そ
の結果、プリアンブルをより有効に利用することができ
る。
【０００６】
【発明が解決しようとする課題】以上に示した従来のビ
ット同期方式は、ビット周波数成分の抽出に変調波をエ
ンベロープ情報を用いている。これをπ／２シフトＢＰ
ＳＫあるいはπ／４シフトＱＰＳＫ信号に適用する場
合、特にπ／２シフトＢＰＳＫ信号においてエンベロー
プ変化が小さいため、十分なビット周波数成分が得られ
ない。また、受信機における増幅器の飽和などでエンベ
ロープ情報が得られない場合にはビットタイミングを抽
出できない。このためビット同期がとれないという問題
がある。
ット同期方式は、ビット周波数成分の抽出に変調波をエ
ンベロープ情報を用いている。これをπ／２シフトＢＰ
ＳＫあるいはπ／４シフトＱＰＳＫ信号に適用する場
合、特にπ／２シフトＢＰＳＫ信号においてエンベロー
プ変化が小さいため、十分なビット周波数成分が得られ
ない。また、受信機における増幅器の飽和などでエンベ
ロープ情報が得られない場合にはビットタイミングを抽
出できない。このためビット同期がとれないという問題
がある。
【０００７】また、以上に示したバースト復調装置で
は、再生ビットタイミングでサンプルあるいは内挿計算
した信号を既知のプリアンブルパタンで逆変調してい
る。この場合、ＢＰＳＫあるいはＱＰＳＫで用いられる
ゼロπ変調プリアンブルに対して常に無変調信号が得ら
れるが、π／２シフトＢＰＳＫで用いられるゼロπ／２
変調プリアンブルあるいはπ／４シフトＱＰＳＫで用い
られるゼロ３π／４変調プリアンブルに対しては１／２
の確率で生じる逆変調パタンのずれにより、無変調信号
が得られない場合が生じる。例えば、ゼロ３π／４変調
信号の逆変調では、２ビット周期で０と−３π／４の位
相シフトが交互に繰り返されるが、この２ビットの逆変
調パタン周期にずれが生じた場合には、ゼロ３π／４変
調信号は無変調信号とならずゼロπ／２変調信号となり
正しい復調信号出力が得られないという問題がある。
は、再生ビットタイミングでサンプルあるいは内挿計算
した信号を既知のプリアンブルパタンで逆変調してい
る。この場合、ＢＰＳＫあるいはＱＰＳＫで用いられる
ゼロπ変調プリアンブルに対して常に無変調信号が得ら
れるが、π／２シフトＢＰＳＫで用いられるゼロπ／２
変調プリアンブルあるいはπ／４シフトＱＰＳＫで用い
られるゼロ３π／４変調プリアンブルに対しては１／２
の確率で生じる逆変調パタンのずれにより、無変調信号
が得られない場合が生じる。例えば、ゼロ３π／４変調
信号の逆変調では、２ビット周期で０と−３π／４の位
相シフトが交互に繰り返されるが、この２ビットの逆変
調パタン周期にずれが生じた場合には、ゼロ３π／４変
調信号は無変調信号とならずゼロπ／２変調信号となり
正しい復調信号出力が得られないという問題がある。
【０００８】従って、本発明の目的は、ゼロπ／２変調
あるいはゼロ３π／４変調プリアンブルのエンベロープ
情報を用いずに、そのエンベロープの変化に依存しない
位相変化からビット周波数成分を抽出し、ビットタイミ
ングを求める高速なビット同期方式を提供することにあ
る。
あるいはゼロ３π／４変調プリアンブルのエンベロープ
情報を用いずに、そのエンベロープの変化に依存しない
位相変化からビット周波数成分を抽出し、ビットタイミ
ングを求める高速なビット同期方式を提供することにあ
る。
【０００９】また、搬送波再生に必要な無変調信号を得
るためにビット同期のとれた信号を逆変調する際、ゼロ
π／２変調あるいはゼロ３π／４変調プリアンブルの位
相変化検出から求めたビットタイミングを用いて逆変調
パタンの同期をとるπ／２シフトＢＰＳＫあるいはπ／
４シフトＱＰＳＫバースト復調装置を提供することにあ
る。
るためにビット同期のとれた信号を逆変調する際、ゼロ
π／２変調あるいはゼロ３π／４変調プリアンブルの位
相変化検出から求めたビットタイミングを用いて逆変調
パタンの同期をとるπ／２シフトＢＰＳＫあるいはπ／
４シフトＱＰＳＫバースト復調装置を提供することにあ
る。
【００１０】更に、全ディジタル的処理を用いるため、
無調整かつＩＣ化が容易でディジタル信号処理プロセッ
サを用いたソフトウェア処理も行うことができるビット
同期方式及びバースト復調装置を提供することにある。
無調整かつＩＣ化が容易でディジタル信号処理プロセッ
サを用いたソフトウェア処理も行うことができるビット
同期方式及びバースト復調装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明のビット同期方式
は、ビット周波数の約Ｎ（Ｎは正の整数）倍周波数のク
ロック信号を出力する発振器と、外部より入力されるπ
／２シフト２相位相偏移変調（ＢＰＳＫ）あるいはπ／
４シフト４相位相偏移変調（ＱＰＳＫ）信号を準同期検
波しこの検波した信号を前記クロック信号でサンプルし
ｌ（ｌは正の整数）ビットにディジタル量子化するＡ／
Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号を受けその位
相変化を検出する位相変化検出手段と、前記クロック信
号を受けその周波数の１／２Ｎの周波数の複素正弦波を
出力する複素正弦波発生手段と、前記位相変化検出手段
の出力信号と前記複素正弦波発生手段の出力信号とを乗
算する乗算手段と、前記乗算手段の出力信号を平均する
ローパスフィルタと、前記ローパスフィルタの出力信号
の逆正接を計算する逆正接計算手段と、前記逆正接計算
手段の出力信号を受けその値を２倍して２πの剰余をと
る２倍操作手段と、前記２倍操作手段の出力ビットタイ
ミング信号で前記Ａ／Ｄ変換器の出力信号をサンプルあ
るいは内挿して外部へビット同期信号を出力するサンプ
ラあるいは内挿手段とを備えている。
は、ビット周波数の約Ｎ（Ｎは正の整数）倍周波数のク
ロック信号を出力する発振器と、外部より入力されるπ
／２シフト２相位相偏移変調（ＢＰＳＫ）あるいはπ／
４シフト４相位相偏移変調（ＱＰＳＫ）信号を準同期検
波しこの検波した信号を前記クロック信号でサンプルし
ｌ（ｌは正の整数）ビットにディジタル量子化するＡ／
Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号を受けその位
相変化を検出する位相変化検出手段と、前記クロック信
号を受けその周波数の１／２Ｎの周波数の複素正弦波を
出力する複素正弦波発生手段と、前記位相変化検出手段
の出力信号と前記複素正弦波発生手段の出力信号とを乗
算する乗算手段と、前記乗算手段の出力信号を平均する
ローパスフィルタと、前記ローパスフィルタの出力信号
の逆正接を計算する逆正接計算手段と、前記逆正接計算
手段の出力信号を受けその値を２倍して２πの剰余をと
る２倍操作手段と、前記２倍操作手段の出力ビットタイ
ミング信号で前記Ａ／Ｄ変換器の出力信号をサンプルあ
るいは内挿して外部へビット同期信号を出力するサンプ
ラあるいは内挿手段とを備えている。
【００１２】本発明のバースト復調装置は、前記発振器
と、前記Ａ／Ｄ変換器と、前記位相変化検出手段と、前
記複素正弦発生手段と、前記乗算手段と、前記ローパス
フィルタと、前記逆正接計算手段と、前記２倍操作手段
と、前記サンプラあるいは内挿手段とで構成される前記
ビット同期方式と、前記逆正接計算手段の出力信号を受
け逆変調パタンの同期情報を抽出する逆変調パタン同期
手段と、前記逆変調パタン同期手段の出力信号を受け前
記サンプラあるいは内挿手段の出力信号を同期したプリ
アンブルパタンで逆変調する逆変調手段と、前記逆変調
手段の出力信号を受け、搬送波再生及び位相復調を行う
搬送波再生及び位相復調手段とを備えている。
と、前記Ａ／Ｄ変換器と、前記位相変化検出手段と、前
記複素正弦発生手段と、前記乗算手段と、前記ローパス
フィルタと、前記逆正接計算手段と、前記２倍操作手段
と、前記サンプラあるいは内挿手段とで構成される前記
ビット同期方式と、前記逆正接計算手段の出力信号を受
け逆変調パタンの同期情報を抽出する逆変調パタン同期
手段と、前記逆変調パタン同期手段の出力信号を受け前
記サンプラあるいは内挿手段の出力信号を同期したプリ
アンブルパタンで逆変調する逆変調手段と、前記逆変調
手段の出力信号を受け、搬送波再生及び位相復調を行う
搬送波再生及び位相復調手段とを備えている。
【００１３】本発明の他のバースト復調装置は、前記発
振器と、前記Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力
信号を受けそのエンベロープを検出するエンベロープ検
出手段と、前記発振器の出力信号を受けその周波数の１
／Ｎの周波数の複素正弦波を出力する第２の複素正弦波
発生手段と、前記エンベロープ検出手段の出力信号と前
記第２の複素正弦波発生手段の出力信号とを乗算する第
２の乗算手段と、前記第２の乗算手段の出力信号を平均
する第２のローパスフィルタと、前記第２のローパスフ
ィルタの出力信号を受けその逆正接を計算する第２の逆
正接計算手段と、前記第２の逆正接計算手段の出力ビッ
トタイミング信号で前記Ａ／Ｄ変換器の出力信号をサン
プルあるいは内挿する前記サンプラあるいは内挿手段
と、前記位相変化検出手段と、前記複素正弦波発生手段
と、前記乗算手段と、前記ローパスフィルタと、前記逆
正接計算手段と、前記逆正接計算手段の出力信号と前記
第２の逆正接計算手段の出力信号を受け逆変調パタンの
同期情報を抽出する逆変調パタン同期手段と、前記逆変
調手段と、前記搬送波再生及び位相復調手段とを備えて
いる。
振器と、前記Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力
信号を受けそのエンベロープを検出するエンベロープ検
出手段と、前記発振器の出力信号を受けその周波数の１
／Ｎの周波数の複素正弦波を出力する第２の複素正弦波
発生手段と、前記エンベロープ検出手段の出力信号と前
記第２の複素正弦波発生手段の出力信号とを乗算する第
２の乗算手段と、前記第２の乗算手段の出力信号を平均
する第２のローパスフィルタと、前記第２のローパスフ
ィルタの出力信号を受けその逆正接を計算する第２の逆
正接計算手段と、前記第２の逆正接計算手段の出力ビッ
トタイミング信号で前記Ａ／Ｄ変換器の出力信号をサン
プルあるいは内挿する前記サンプラあるいは内挿手段
と、前記位相変化検出手段と、前記複素正弦波発生手段
と、前記乗算手段と、前記ローパスフィルタと、前記逆
正接計算手段と、前記逆正接計算手段の出力信号と前記
第２の逆正接計算手段の出力信号を受け逆変調パタンの
同期情報を抽出する逆変調パタン同期手段と、前記逆変
調手段と、前記搬送波再生及び位相復調手段とを備えて
いる。
【００１４】
【実施例】次に本発明について図面を参照して説明す
る。図１に本発明によるビット同期方式の一実施例を示
す。本ビット同期方式は、π／２シフトＢＰＳＫあるい
はπ／４シフトＱＰＳＫ信号に適用され、各場合でゼロ
π／２変調あるいはゼロ３π／４変調プリアンブルを必
要とする。発振器１は、ビット周波数の約Ｎ（Ｎは正の
整数）倍の周波数のクロック信号を出力する。Ａ／Ｄ変
換器２は、発振器１のクロック信号で、π／２シフトＢ
ＰＳＫあるいはπ／４シフトＱＰＳＫ信号を準同期検波
した信号をサンプルし、ｌ（ｌは正の整数）ビットにデ
ィジタル量子化する。位相変化検出手段３は、Ａ／Ｄ変
換器２の出力信号を受け、その位相変化即ち周波数を検
出する。ゼロπ／２変調あるいはゼロ３π／４変調プリ
アンブルは、２ビット周期で正負の位相変化を繰り返す
ため、１／２ビット周波数成分を含んでいる。
る。図１に本発明によるビット同期方式の一実施例を示
す。本ビット同期方式は、π／２シフトＢＰＳＫあるい
はπ／４シフトＱＰＳＫ信号に適用され、各場合でゼロ
π／２変調あるいはゼロ３π／４変調プリアンブルを必
要とする。発振器１は、ビット周波数の約Ｎ（Ｎは正の
整数）倍の周波数のクロック信号を出力する。Ａ／Ｄ変
換器２は、発振器１のクロック信号で、π／２シフトＢ
ＰＳＫあるいはπ／４シフトＱＰＳＫ信号を準同期検波
した信号をサンプルし、ｌ（ｌは正の整数）ビットにデ
ィジタル量子化する。位相変化検出手段３は、Ａ／Ｄ変
換器２の出力信号を受け、その位相変化即ち周波数を検
出する。ゼロπ／２変調あるいはゼロ３π／４変調プリ
アンブルは、２ビット周期で正負の位相変化を繰り返す
ため、１／２ビット周波数成分を含んでいる。
【００１５】位相変化検出手段３は、図４に示されるク
ロスプロダクト型周波数弁別器により比較的容易に実現
できる。同図において変調波の実数部を第１の遅延手段
４０で１サンプルだけ遅延させた信号と変調波の虚数部
を第１の乗算器４１で乗算する。また、変調波の虚数部
を第２の遅延手段４２で１サンプルだけ遅延させた信号
と変調波の実数部を第２の乗算器４３で乗算する。第１
の乗算器４１の出力から第２の乗算器４３の出力を減算
した値が周波数誤差となる。この演算は現在の変調波と
１サンプル前の変調波の複素共役をとった値とを乗じ
て、その虚数部をとることに等しく、周波数弁別特性は
正弦波状になる。位相変化検出手段３は、この他にも変
調波の逆正接をとり、その差分を計算しても得られる。
ロスプロダクト型周波数弁別器により比較的容易に実現
できる。同図において変調波の実数部を第１の遅延手段
４０で１サンプルだけ遅延させた信号と変調波の虚数部
を第１の乗算器４１で乗算する。また、変調波の虚数部
を第２の遅延手段４２で１サンプルだけ遅延させた信号
と変調波の実数部を第２の乗算器４３で乗算する。第１
の乗算器４１の出力から第２の乗算器４３の出力を減算
した値が周波数誤差となる。この演算は現在の変調波と
１サンプル前の変調波の複素共役をとった値とを乗じ
て、その虚数部をとることに等しく、周波数弁別特性は
正弦波状になる。位相変化検出手段３は、この他にも変
調波の逆正接をとり、その差分を計算しても得られる。
【００１６】複素正弦波発生手段４は、発振器１のクロ
ック信号を受け、その周波数の１／２Ｎの周波数の複素
正弦波を出力する。複素正弦波発生手段４は、ＲＯＭテ
ーブルを参照することにより容易に実現できる。乗算手
段５は、位相変化検出手段３の出力と複素正弦波発生手
段４の出力信号を乗算し、１／２ビット周波数成分と複
素正弦波との位相相関を計算する。ローパスフィルタ６
は、乗算手段５の出力信号を平均する。逆正接計算手段
７は、ローパスフィルタ６の出力信号の逆正接を計算す
る。逆正接計算手段７の出力タイミング信号は、２ビッ
ト周期が±πまで表現されている。２台操作手段８は、
逆正接計算手段７の出力タイミングを１ビット周期が±
πで表現されるビットトイミングに変換するため、その
値を２倍して２πの剰余をとる。サンプラあるいは内挿
手段９は、２倍操作手段８の出力ビットタイミングでＡ
／Ｄ変換器２の出力をサンプルあるいは内挿する。
ック信号を受け、その周波数の１／２Ｎの周波数の複素
正弦波を出力する。複素正弦波発生手段４は、ＲＯＭテ
ーブルを参照することにより容易に実現できる。乗算手
段５は、位相変化検出手段３の出力と複素正弦波発生手
段４の出力信号を乗算し、１／２ビット周波数成分と複
素正弦波との位相相関を計算する。ローパスフィルタ６
は、乗算手段５の出力信号を平均する。逆正接計算手段
７は、ローパスフィルタ６の出力信号の逆正接を計算す
る。逆正接計算手段７の出力タイミング信号は、２ビッ
ト周期が±πまで表現されている。２台操作手段８は、
逆正接計算手段７の出力タイミングを１ビット周期が±
πで表現されるビットトイミングに変換するため、その
値を２倍して２πの剰余をとる。サンプラあるいは内挿
手段９は、２倍操作手段８の出力ビットタイミングでＡ
／Ｄ変換器２の出力をサンプルあるいは内挿する。
【００１７】図２に本発明によるバースト復調装置の第
１の実施例を示す。プリアンブルには図５に示されるよ
うな交番データ変換パタンを一貫して用いる。例えば、
π／２シフトＢＰＳＫではゼロπ／２繰り返し変調プリ
アンブルを、π／４シフトＱＰＳＫではゼロ３π／４繰
り返し変調プリアンブルを用いる。図２において、発振
器１、Ａ／Ｄ変換器２、位相変化検出手段３、複素正弦
波発生手段４、乗算手段５、ローパスフィルタ６、逆正
接計算手段７、２倍操作手段８、サンプラあるいは内挿
手段９で図１に示すビット同期方式を構成している。
１の実施例を示す。プリアンブルには図５に示されるよ
うな交番データ変換パタンを一貫して用いる。例えば、
π／２シフトＢＰＳＫではゼロπ／２繰り返し変調プリ
アンブルを、π／４シフトＱＰＳＫではゼロ３π／４繰
り返し変調プリアンブルを用いる。図２において、発振
器１、Ａ／Ｄ変換器２、位相変化検出手段３、複素正弦
波発生手段４、乗算手段５、ローパスフィルタ６、逆正
接計算手段７、２倍操作手段８、サンプラあるいは内挿
手段９で図１に示すビット同期方式を構成している。
【００１８】逆変調パタン同期手段１０は、逆正接計算
手段７の出力信号を受け、逆変調パタンの同期情報を抽
出する。逆正接計算手段７の出力ビットタイミング信号
は、２ビット周期が±πで表現されている。図６に逆正
接計算手段７の出力ビットタイミングθｆとサンプルタ
イミングの位相関係を示す。図６では１ビット当りのサ
ンプル数Ｎを４にとり、実際のビットタイミングのサン
プルは内挿計算により求めるものと仮定している。第１
ビットタイミングθｆは、１／２ビット周波数の複素正
弦波のゼロ位相の値を乗じた第１サンプルタイミングか
らのタイミング誤差として表される。また、第２ビット
タイミングはθｆの対向に位置する。
手段７の出力信号を受け、逆変調パタンの同期情報を抽
出する。逆正接計算手段７の出力ビットタイミング信号
は、２ビット周期が±πで表現されている。図６に逆正
接計算手段７の出力ビットタイミングθｆとサンプルタ
イミングの位相関係を示す。図６では１ビット当りのサ
ンプル数Ｎを４にとり、実際のビットタイミングのサン
プルは内挿計算により求めるものと仮定している。第１
ビットタイミングθｆは、１／２ビット周波数の複素正
弦波のゼロ位相の値を乗じた第１サンプルタイミングか
らのタイミング誤差として表される。また、第２ビット
タイミングはθｆの対向に位置する。
【００１９】逆変調パタン同期手段１０は、サンプラあ
るいは内挿手段９の出力が第１ビットであるか、あるい
は第２ビットであるかの情報を提供する。逆変調手段１
１は、逆変調パタン同期手段１０の出力信号を受け、サ
ンプラあるいは内挿手段９の出力信号を同期したプリア
ンブルパタンで逆変調する。逆変調手段１１は、プリア
ンブル終了直前に逆変換動作を中止し、入力をそのまま
出力するように切り替わる。搬送波再生及び位相復調手
段１２は、逆変調手段１１の出力信号を受け、搬送波再
生及び位相復調を行う。プリアンブル入力中の搬送波再
生には無変調信号を用い、データ変調信号の入力直前に
変調信号対応に切り替わる。搬送波再生及び位相復調手
段１２として、コスタス、逆変調ループやオープンルー
プを用いた搬送波再生方式など様々なものが考えられ
る。
るいは内挿手段９の出力が第１ビットであるか、あるい
は第２ビットであるかの情報を提供する。逆変調手段１
１は、逆変調パタン同期手段１０の出力信号を受け、サ
ンプラあるいは内挿手段９の出力信号を同期したプリア
ンブルパタンで逆変調する。逆変調手段１１は、プリア
ンブル終了直前に逆変換動作を中止し、入力をそのまま
出力するように切り替わる。搬送波再生及び位相復調手
段１２は、逆変調手段１１の出力信号を受け、搬送波再
生及び位相復調を行う。プリアンブル入力中の搬送波再
生には無変調信号を用い、データ変調信号の入力直前に
変調信号対応に切り替わる。搬送波再生及び位相復調手
段１２として、コスタス、逆変調ループやオープンルー
プを用いた搬送波再生方式など様々なものが考えられ
る。
【００２０】以上に述べるようなプリアンブルの位相変
化検出によるタイミング抽出法は、プリアンブルを入力
とした場合にだけに有効であり、データ変調信号の入力
時にはビットタイミングが得られない。このためバース
トが非常に長い場合には、プリアンブルから求めたビッ
トタイミングを全てのバーストで用いると、ビット周波
数誤差の影響でバースト後方になるに従いタイミング誤
差が増加してしまう。
化検出によるタイミング抽出法は、プリアンブルを入力
とした場合にだけに有効であり、データ変調信号の入力
時にはビットタイミングが得られない。このためバース
トが非常に長い場合には、プリアンブルから求めたビッ
トタイミングを全てのバーストで用いると、ビット周波
数誤差の影響でバースト後方になるに従いタイミング誤
差が増加してしまう。
【００２１】さらに位相変化検出によるビットタイミン
グ検出法は、エンベロープ検出によるビットタイミング
検出法と比較して、低Ｓ／Ｎ環境、あるいは、大きな搬
送波周波数偏差が存在する場合にタイミング誤差特性が
劣化する傾向がある。これは一般に周波数弁別器が正弦
波特性を有しているためで、低Ｓ／Ｎ環境になるほどそ
の利得は低下する。また、大きな搬送波周波数偏差が存
在する場合には周波数弁別器の動作点がずれ、より低利
得点で動作することになる。従って、データ判定にはエ
ンベロープ検出によるビットタイミングを用いる方法も
考えられ、位相変化検出から求めたビットタイミング
は、逆変調パタン同期の目的だけに用いられる。
グ検出法は、エンベロープ検出によるビットタイミング
検出法と比較して、低Ｓ／Ｎ環境、あるいは、大きな搬
送波周波数偏差が存在する場合にタイミング誤差特性が
劣化する傾向がある。これは一般に周波数弁別器が正弦
波特性を有しているためで、低Ｓ／Ｎ環境になるほどそ
の利得は低下する。また、大きな搬送波周波数偏差が存
在する場合には周波数弁別器の動作点がずれ、より低利
得点で動作することになる。従って、データ判定にはエ
ンベロープ検出によるビットタイミングを用いる方法も
考えられ、位相変化検出から求めたビットタイミング
は、逆変調パタン同期の目的だけに用いられる。
【００２２】図３に本発明によるバースト復調装置の第
２の実施例を示す。本実施例は先述した第１の実施例の
欠点を補ったものである。エンベロープ検出手段１３
は、Ａ／Ｄ変換器２の出力信号を受け、そのエンベロー
プを検出する。第２の複素正弦波発生手段１４は、発振
器１の出力信号を受け、その周波数の１／Ｎの周波数の
複素正弦波を出力する。第２の乗算手段１５は、エンベ
ロープ検出手段１３の出力信号と第２の複素正弦波発生
手段１４の出力信号とを乗算する。第２のローパスフィ
ルタ１６は、第２の乗算手段１５の出力信号を平均す
る。第２の逆正接計算手段１７は、第２のローパスフィ
ルタ１６の出力信号を受け、その逆正接を計算する。サ
ンプラあるいは内挿手段９は、第２の逆正接計算手段１
７の出力ビットタイミング信号でＡ／Ｄ変換器２の出力
信号をサンプルあるいは内挿する。
２の実施例を示す。本実施例は先述した第１の実施例の
欠点を補ったものである。エンベロープ検出手段１３
は、Ａ／Ｄ変換器２の出力信号を受け、そのエンベロー
プを検出する。第２の複素正弦波発生手段１４は、発振
器１の出力信号を受け、その周波数の１／Ｎの周波数の
複素正弦波を出力する。第２の乗算手段１５は、エンベ
ロープ検出手段１３の出力信号と第２の複素正弦波発生
手段１４の出力信号とを乗算する。第２のローパスフィ
ルタ１６は、第２の乗算手段１５の出力信号を平均す
る。第２の逆正接計算手段１７は、第２のローパスフィ
ルタ１６の出力信号を受け、その逆正接を計算する。サ
ンプラあるいは内挿手段９は、第２の逆正接計算手段１
７の出力ビットタイミング信号でＡ／Ｄ変換器２の出力
信号をサンプルあるいは内挿する。
【００２３】一方、発振器１、Ａ／Ｄ変換器２、位相変
化検出手段３、複素正弦波発生手段４、乗算手段５、ロ
ーパスフィルタ６、逆正接計算手段７により、２ビット
周期のタイミング信号が抽出される。逆変調パタン同期
手段１８は、逆正接計算手段７の出力信号と第２の逆正
接計算手段１７の出力信号を受け、逆変調パタンの同期
情報を抽出する。第２の逆正接計算手段１７の出力タイ
ミングθｅは、１ビット周期が±πで表現されている。
化検出手段３、複素正弦波発生手段４、乗算手段５、ロ
ーパスフィルタ６、逆正接計算手段７により、２ビット
周期のタイミング信号が抽出される。逆変調パタン同期
手段１８は、逆正接計算手段７の出力信号と第２の逆正
接計算手段１７の出力信号を受け、逆変調パタンの同期
情報を抽出する。第２の逆正接計算手段１７の出力タイ
ミングθｅは、１ビット周期が±πで表現されている。
【００２４】ここで、θｅを図６の第１サンプルタイミ
ングからのタイミング誤差と考えると、これが第１、第
２ビットのいずれであるかが分かればよい。まず、θｅ
を±π／２の範囲に分周するため２で割り、ゼロ位相の
点を第１サンプルタイミングに重ね合わせ、エンベロー
プ検出によるビットタイミングθｅ／２が位相変化検出
による第１、第２ビットタイミングのどちらに近いかで
判断する。即ち、｜θｆ−θｅ／２｜≦π／２を満足す
ればθｅは第１ビットである。満足しない場合は第２ビ
ットである。図６ではエンベロープ検出によるビットタ
イミングは、位相変化検出による第２ビットタイミング
に近いため第２ビットとみなせる。
ングからのタイミング誤差と考えると、これが第１、第
２ビットのいずれであるかが分かればよい。まず、θｅ
を±π／２の範囲に分周するため２で割り、ゼロ位相の
点を第１サンプルタイミングに重ね合わせ、エンベロー
プ検出によるビットタイミングθｅ／２が位相変化検出
による第１、第２ビットタイミングのどちらに近いかで
判断する。即ち、｜θｆ−θｅ／２｜≦π／２を満足す
ればθｅは第１ビットである。満足しない場合は第２ビ
ットである。図６ではエンベロープ検出によるビットタ
イミングは、位相変化検出による第２ビットタイミング
に近いため第２ビットとみなせる。
【００２５】逆変調パタン同期手段１０は、サンプラあ
るいは内挿手段の出力信号が第１ビットであるか、ある
いは第２ビットであるかの情報を提供する。逆変調手段
１１は、サンプラ及び内挿手段９の出力信号を受け、同
期したプリアンブルパタンで逆変調する。搬送波再生及
び位相復調手段１２は、逆変調手段１１の出力を受け、
搬送波再生及び位相復調を行う。
るいは内挿手段の出力信号が第１ビットであるか、ある
いは第２ビットであるかの情報を提供する。逆変調手段
１１は、サンプラ及び内挿手段９の出力信号を受け、同
期したプリアンブルパタンで逆変調する。搬送波再生及
び位相復調手段１２は、逆変調手段１１の出力を受け、
搬送波再生及び位相復調を行う。
【００２６】
【発明の効果】以上に説明したように本発明によるビッ
ト同期方式では、ゼロπ／２変調あるいはゼロ３π／４
変調プリアンブルのエンベロープ情報を用いずに、その
位相変化からビット周波数成分を抽出してタイミングを
求めることにより、動作安定で高速なビット同期を実現
できる。また、本発明によるバースト復調装置では、搬
送波再生に必要な無変調信号を得るためにビット同期の
とれた信号を逆変調する際、ゼロπ／２変調あるいはゼ
ロ３π／４変調プリアンブルの位相変化検出から求めた
ビットタイミングを用いて逆変調パタンの同期をとるこ
とにより、常に正しい逆変調出力を得ることができる。
これにより搬送波再生に先立ちビット同期を行うことが
できるので、より短いプリアンブルで正しいバースト復
調出力が得られるなどの効果がある。
ト同期方式では、ゼロπ／２変調あるいはゼロ３π／４
変調プリアンブルのエンベロープ情報を用いずに、その
位相変化からビット周波数成分を抽出してタイミングを
求めることにより、動作安定で高速なビット同期を実現
できる。また、本発明によるバースト復調装置では、搬
送波再生に必要な無変調信号を得るためにビット同期の
とれた信号を逆変調する際、ゼロπ／２変調あるいはゼ
ロ３π／４変調プリアンブルの位相変化検出から求めた
ビットタイミングを用いて逆変調パタンの同期をとるこ
とにより、常に正しい逆変調出力を得ることができる。
これにより搬送波再生に先立ちビット同期を行うことが
できるので、より短いプリアンブルで正しいバースト復
調出力が得られるなどの効果がある。
【００２７】さらに、本発明によるビット同期方式及び
バースト復調装置では、全ディジタル的処理を用いるた
めＩＣ化が容易で、かつディジタル信号処理プロセッサ
を用いたソフトウェア処理も行うことができるなどの効
果がある。
バースト復調装置では、全ディジタル的処理を用いるた
めＩＣ化が容易で、かつディジタル信号処理プロセッサ
を用いたソフトウェア処理も行うことができるなどの効
果がある。
【図１】本発明のビット同期方式の一実施例を示すブロ
ック図である。
ック図である。
【図２】本発明のバースト復調装置の第１の実施例を示
すブロック図である。
すブロック図である。
【図３】本発明のバースト復調装置の第２の実施例を示
すブロック図である。
すブロック図である。
【図４】本発明のビット同期方式及びバースト復調装置
で用いる位相変化検出器の一実施例を示すブロック図で
ある。
で用いる位相変化検出器の一実施例を示すブロック図で
ある。
【図５】バースト復調装置で用いるバーストフォーマッ
トを示すフォーマット図である。
トを示すフォーマット図である。
【図６】逆正接計算手段のビットタイミングとサンプル
タイミングとの位相関係を示す説明図である。
タイミングとの位相関係を示す説明図である。
【図７】従来のビット同期方式及びバースト復調装置の
従来例を示すブロック図である。
従来例を示すブロック図である。
１ 発振器 ２ Ａ／Ｄ変換器 ３ 位相変化検出手段 ４，１４ 複素正弦波発生手段 ５，１５，４１，４３ 乗算手段 ６，１６ ローパスフィルタ ７，１７ 逆正接計算手段 ８ ２倍操作手段 ９ サンプラあるいは内挿手段 １０，１８ 逆変調パタン同期手段 １１ 逆変調手段 １２ 搬送波再生及び位相復調手段 １３ エンベロープ検出手段 ４０，４２ 遅延手段 ４４ 減算手段
Claims (5)
- 【請求項１】 ビット周波数の約Ｎ（Ｎは正の整数）倍
周波数のクロック信号を出力する発振器と、外部より入
力されるπ／２シフト２相位相偏移変調（ＢＰＳＫ）あ
るいはπ／４シフト４相位相偏移変調（ＱＰＳＫ）信号
を準同期検波しこの検波した信号を前記クロック信号で
サンプルしｌ（ｌは正の整数）ビットにディジタル量子
化するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力信号を
受けその位相変化を検出する位相変化検出手段と、前記
クロック信号を受けその周波数の１／２Ｎの周波数の複
素正弦波を出力する複素正弦波発生手段と、前記位相変
化検出手段の出力信号と前記複素正弦波発生手段の出力
信号とを乗算する乗算手段と、前記乗算手段の出力信号
を平均するローパスフィルタと、前記ローパスフィルタ
の出力信号の逆正接を計算する逆正接計算手段と、前記
逆正接計算手段の出力信号を受けその値を２倍して２π
の剰余をとる２倍操作手段と、前記２倍操作手段の出力
ビットタイミング信号で前記Ａ／Ｄ変換器の出力信号を
サンプルあるいは内挿して外部へビット同期信号を出力
するサンプラあるいは内挿手段とを備えることを特徴と
するビット同期方式。 - 【請求項２】 前記π／２シフトＢＰＳＫあるいは前記
π／４シフトＱＰＳＫ信号の代りにそれぞれゼロπ／２
繰り返し変調信号をプリアンブルとして付加したバース
ト状π／２シフトＢＰＳＫあるいはゼロ３π／４繰り返
し変調信号をプリアンブルとして付加したバースト状π
／４シフトＱＰＳＫ信号を入力とし、前記プリアンブル
を用いてビット同期を行うことを特徴とする請求項１記
載のビット同期方式。 - 【請求項３】 ビット周波数の約Ｎ（Ｎは正の整数）倍
周波数のクロック信号を出力する発振器と、π／２シフ
トＢＰＳＫあるいはπ／４シフトＱＰＳＫ信号を準同期
検波し前記クロック信号でサンプルしｌ（ｌは正の整
数）ビットにディジタル量子化するＡ／Ｄ変換器と、前
記Ａ／Ｄ変換器の出力信号を受けその位相変化を検出す
る位相変化検出手段と、前記クロック信号とを受けその
周波数の１／２Ｎの周波数の複素正弦波を出力する複素
正弦波発生手段と、前記位相変化検出手段の出力信号と
前記複素正弦波発生手段の出力信号とを乗算する乗算手
段と、前記乗算手段の出力信号を平均するローパスフィ
ルタと、前記ローパスフィルタの出力信号の逆正接を計
算する逆正接計算手段と、前記逆正接計算手段の出力信
号とを受けその値を２倍して２πの剰余をとる２倍操作
手段と、前記２倍操作手段の出力ビットタイミング信号
で前記Ａ／Ｄ変換器の出力信号をサンプルあるいは内挿
するサンプラあるいは内挿手段と、前記逆正接計算手段
の出力を受け逆変調パタンの同期情報を抽出する逆変調
パタン同期手段と、前記逆変調パタン同期手段の出力信
号を受け前記サンプラあるいは内挿手段の出力信号を同
期したプリアンブルパタンで逆変調する逆変調手段と、
前記逆変調手段の出力信号を受け搬送波再生及び位相復
調を行う搬送波再生及び位相復調手段とを備えることを
特徴とするバースト復調装置。 - 【請求項４】 ビット周波数の約Ｎ（Ｎは正の整数）倍
周波数のクロック信号を出力する発振器と、π／２シフ
トＢＰＳＫあるいはπ／４シフトＱＰＳＫ信号を準同期
検波し前記クロック信号でサンプルしｌ（ｌは正の整
数）ビットにディジタル量子化するＡ／Ｄ変換器と、前
記Ａ／Ｄ変換器の出力信号を受けそのエンベロープを検
出するエンベロープ検出手段と、前記クロック信号を受
けその周波数の１／Ｎの周波数の複素正弦波を出力する
第２の複素正弦波発生手段と、前記エンベロープ検出手
段の出力信号と前記第２の複素正弦波発生手段の出力信
号とを乗算する第２の乗算手段と、前記第２の乗算手段
の出力信号を平均する第２のローパスフィルタと、前記
第２のローパスフィルタの出力信号を受けその逆正接を
計算する第２の逆正接計算手段と、前記第２の逆正接計
算手段の出力ビットタイミング信号で前記Ａ／Ｄ変換器
の出力信号をサンプルあるいは内挿する前記サンプラあ
るいは内挿手段と、前記Ａ／Ｄ変換器の出力信号を受け
その位相変化を検出する位相変化検出手段と、前記クロ
ック信号を受けその周波数の１／２Ｎの周波数の複素正
弦波を出力する複素正弦波発生手段と、前記位相変化検
出手段の出力信号と前記複素正弦波発生手段の出力信号
とを乗算する乗算手段と、前記乗算手段の出力信号を平
均するローパスフィルタと、前記ローパスフィルタの出
力信号の逆正接を計算する逆正接計算手段と、前記逆正
接計算手段の出力信号と前記第２の逆正接計算手段の出
力を受け逆変調パタンの同期情報を抽出する逆変調パタ
ン同期手段と、前記逆変調パタン同期手段の出力信号を
受け前記サンプラあるいは内挿手段の出力信号を同期し
たプリアンブルパタンで逆変調する逆変調手段と、前記
逆変調手段の出力信号を受け搬送波再生及び位相復調を
行う搬送波再生及び位相復調手段とを備えることを特徴
とするバースト復調装置。 - 【請求項５】 前記π／２シフトＢＰＳＫあるいは前記
π／４シフトＱＰＳＫ信号の代りにそれぞれゼロπ／２
繰り返し変調信号をプリアンブルとして付加したバース
ト状π／２シフトＢＰＳＫ信号あるいはゼロ３π／４繰
り返し変調信号をプリアンブルとして付加したバースト
状π／４シフトＱＰＳＫ信号を入力とし、前記プリアン
ブルを用いて復調を行うことを特徴とする請求項３及び
４記載のバースト復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342782A JP2841985B2 (ja) | 1991-12-25 | 1991-12-25 | ビット同期方式及びバースト復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342782A JP2841985B2 (ja) | 1991-12-25 | 1991-12-25 | ビット同期方式及びバースト復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211532A true JPH05211532A (ja) | 1993-08-20 |
| JP2841985B2 JP2841985B2 (ja) | 1998-12-24 |
Family
ID=18356460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342782A Expired - Fee Related JP2841985B2 (ja) | 1991-12-25 | 1991-12-25 | ビット同期方式及びバースト復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841985B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002101139A (ja) * | 2000-09-22 | 2002-04-05 | Hitachi Kokusai Electric Inc | 復調方法 |
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
| CN100438520C (zh) * | 2003-12-25 | 2008-11-26 | 电子科技大学 | 1比特采样的差分四相相移键控的解调电路 |
| JP2010505294A (ja) * | 2006-09-26 | 2010-02-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シングルキャリア及びｓｃｂｔ通信システムにおいてｐａｐｒを減少させる方法及びシステム |
-
1991
- 1991-12-25 JP JP3342782A patent/JP2841985B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377634B1 (en) | 1997-12-15 | 2002-04-23 | Nec Corporation | Circuit for reproducing bit timing and method of reproducing bit timing |
| JP2002101139A (ja) * | 2000-09-22 | 2002-04-05 | Hitachi Kokusai Electric Inc | 復調方法 |
| CN100438520C (zh) * | 2003-12-25 | 2008-11-26 | 电子科技大学 | 1比特采样的差分四相相移键控的解调电路 |
| JP2010505294A (ja) * | 2006-09-26 | 2010-02-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シングルキャリア及びｓｃｂｔ通信システムにおいてｐａｐｒを減少させる方法及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841985B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0375272B1 (en) | Coherent phase shift keyed demodulator | |
| US5012491A (en) | Preamable detection circuit for digital communications system | |
| JP2643792B2 (ja) | 復調装置 | |
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| US4313205A (en) | Carrier synchronization and symbol synchronization for offset-QPSK burst communications | |
| JP2797916B2 (ja) | 搬送波再生回路 | |
| US5914985A (en) | Digital demodulator | |
| EP0924892A2 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| JP2841985B2 (ja) | ビット同期方式及びバースト復調装置 | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| US5867059A (en) | Demodulating system for MSK and GMSK signal using a fast fourier transform converter | |
| EP1003312A2 (en) | Carrier recovery from digitally phase modulated signals | |
| US5774508A (en) | Data synchronizer phase detector and method of operation thereof | |
| JP3120136B2 (ja) | Ｔｄｍａデータ受信装置 | |
| JP2540931B2 (ja) | Ｐｓｋ信号復調方法 | |
| JP2570538B2 (ja) | 信号検出方式及びバースト復調装置 | |
| JP2003218969A (ja) | 復調装置 | |
| JPH0983582A (ja) | スペクトラム拡散送信装置及び受信装置 | |
| JP3404326B2 (ja) | 搬送波再生回路、搬送波再生方法及び直交検波回路、直交検波方法 | |
| JP2698979B2 (ja) | Ｐｓｋ復調器における搬送波再生方式 | |
| JPH0744576B2 (ja) | バースト信号復調装置 | |
| KR0157499B1 (ko) | 자동주파수조절방법 및 그 장치 | |
| KR0145544B1 (ko) | 위상변조된 신호의 복조 방법 | |
| JP2000151545A (ja) | 復調装置および方法、並びに提供媒体 | |
| JPH066397A (ja) | 遅延検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| LAPS | Cancellation because of no payment of annual fees |