JPH0744576B2 - バースト信号復調装置 - Google Patents
バースト信号復調装置Info
- Publication number
- JPH0744576B2 JPH0744576B2 JP1152624A JP15262489A JPH0744576B2 JP H0744576 B2 JPH0744576 B2 JP H0744576B2 JP 1152624 A JP1152624 A JP 1152624A JP 15262489 A JP15262489 A JP 15262489A JP H0744576 B2 JPH0744576 B2 JP H0744576B2
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- output
- carrier
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、TDMAパケット通信システムやバースト状の音
声あるいは、データ信号を扱うディジタル信号システム
に於いて、これらバースト信号を復調するのに適したバ
ースト信号復調装置に関する。
声あるいは、データ信号を扱うディジタル信号システム
に於いて、これらバースト信号を復調するのに適したバ
ースト信号復調装置に関する。
（従来の技術） 従来より、バースト状APSK変調信号を復調する手段とし
て、比較的電力効率の良い同期検波方式が広範に用いら
れており、各バースト毎に短時間でキャリア位相及び、
ビットタイミングを再生する必要がある。この同期時間
を短縮する目的で各バーストの先頭部にキャリア及び、
ビット同期用の特別なシーケンス、所謂プリアンブルを
設けるのが普通である。第２図は、通常よく見られるバ
ースト信号の構成を示しており、キャリア同期用の無変
調信号とビット同期用の０п変調信号をプリアンブルと
して具備している。このようなバースト信号を復調する
装置には、従来、例えば第３図に示すような位相同期レ
ープ（PLL）が広範に用いられてきた。以下にその動作
を図面を参照して簡単に説明する。図中で太線は直交信
号（または複素信号）、細線は実数信号を示す。
て、比較的電力効率の良い同期検波方式が広範に用いら
れており、各バースト毎に短時間でキャリア位相及び、
ビットタイミングを再生する必要がある。この同期時間
を短縮する目的で各バーストの先頭部にキャリア及び、
ビット同期用の特別なシーケンス、所謂プリアンブルを
設けるのが普通である。第２図は、通常よく見られるバ
ースト信号の構成を示しており、キャリア同期用の無変
調信号とビット同期用の０п変調信号をプリアンブルと
して具備している。このようなバースト信号を復調する
装置には、従来、例えば第３図に示すような位相同期レ
ープ（PLL）が広範に用いられてきた。以下にその動作
を図面を参照して簡単に説明する。図中で太線は直交信
号（または複素信号）、細線は実数信号を示す。
復調装置に到来するバースト状APSK変調信号は、一旦、
固定周波数の発振器にて準同期検波され、相直交する２
チャンネルのアナログ信号となる。各々はA/D変換器10
により、ビットタイミング抽出手段11によって抽出、制
御される変調クロックに同期したクロックにて標本化さ
れ、量子化ビットｎ（ｎ＞０の整数）からなるディジタ
ル時系列データに変換される。各データは複素乗算器12
に於いて、PLLで制御される再生キャリアによって同期
検波され再生データを出力する。また、複素乗算器12の
出力は位相検出器13に入力され位相誤差を出力する。位
相誤差はPLLの応答や雑音帯域を決定する重要な要因と
なるループフィルタ14で低域ろ波され、その出力で電圧
制御発振器15を制御しキャリアを再生する。一方、バー
スト検出手段16は複素乗算器12の出力を常時監視しバー
スト信号のプリアンブルのうち無変調信号部を検出する
と、あらかじめ決定されたPLL制御フローを起動する。P
LL制御は、PLL制御手段17により行なわれ、主にPLLの応
答を加速し同期を早める目的からループフィルタ14、電
圧制御発振器15を段階的に制御しPLLの次数や雑音帯域
を切り替える。また、PLL制御手段17は位相検出器13を
制御し入力信号の相数に適した位相比較器を選択する。
プリアンブルの０п変調信号部が到来するとビットタイ
ミング抽出手段11はデータの変化点を検出しビット同期
を開始する。キャリア及び、ビット同期はプリアンブル
終了以前に完了していなければならない。
固定周波数の発振器にて準同期検波され、相直交する２
チャンネルのアナログ信号となる。各々はA/D変換器10
により、ビットタイミング抽出手段11によって抽出、制
御される変調クロックに同期したクロックにて標本化さ
れ、量子化ビットｎ（ｎ＞０の整数）からなるディジタ
ル時系列データに変換される。各データは複素乗算器12
に於いて、PLLで制御される再生キャリアによって同期
検波され再生データを出力する。また、複素乗算器12の
出力は位相検出器13に入力され位相誤差を出力する。位
相誤差はPLLの応答や雑音帯域を決定する重要な要因と
なるループフィルタ14で低域ろ波され、その出力で電圧
制御発振器15を制御しキャリアを再生する。一方、バー
スト検出手段16は複素乗算器12の出力を常時監視しバー
スト信号のプリアンブルのうち無変調信号部を検出する
と、あらかじめ決定されたPLL制御フローを起動する。P
LL制御は、PLL制御手段17により行なわれ、主にPLLの応
答を加速し同期を早める目的からループフィルタ14、電
圧制御発振器15を段階的に制御しPLLの次数や雑音帯域
を切り替える。また、PLL制御手段17は位相検出器13を
制御し入力信号の相数に適した位相比較器を選択する。
プリアンブルの０п変調信号部が到来するとビットタイ
ミング抽出手段11はデータの変化点を検出しビット同期
を開始する。キャリア及び、ビット同期はプリアンブル
終了以前に完了していなければならない。
（発明が解決しようとする課題） 以上が従来のバースト信号復調装置の一例である。この
ようなPLLを用いる装置では各種条件により一概に決定
はできないが、キャリア及び、ビット双方の同期時間を
考慮すると、通常300〜600シンボルのプリアンブルを必
要とする。特に短いデータを扱うパケット通信システム
では回線効率が著しく低下する。また、入力信号の位相
条件でPLLの同期時間に大きな隔たりがあり、最悪位相
条件ではプリアンブル時間内に同期が完了せず全バース
ト的誤りとなる事もある。以上の問題を解決するため
に、本発明では、従来より短いプリアンブルで確実な復
調が行なえるバースト信号復調装置を提供する事にあ
る。
ようなPLLを用いる装置では各種条件により一概に決定
はできないが、キャリア及び、ビット双方の同期時間を
考慮すると、通常300〜600シンボルのプリアンブルを必
要とする。特に短いデータを扱うパケット通信システム
では回線効率が著しく低下する。また、入力信号の位相
条件でPLLの同期時間に大きな隔たりがあり、最悪位相
条件ではプリアンブル時間内に同期が完了せず全バース
ト的誤りとなる事もある。以上の問題を解決するため
に、本発明では、従来より短いプリアンブルで確実な復
調が行なえるバースト信号復調装置を提供する事にあ
る。
（課題を解決するための手段） 本発明のバースト信号復調装置は、一定あるいは、不定
の保護時間を置いて到来するバースト状の振幅位相偏移
（APSK）変調信号を固定周波数の発振器にて基底帯域へ
周波数変換した相直交する２チャンネルのアナログ信号
を受け、各々を変調クロックのＮ倍（Ｎ＞０の整数）の
高速クロックにて標本化し、各標本値を量子化ビットｎ
（ｎ＞０の整数）からなるディジタル時系列データへ変
換するアナログ／ディジタル（A/D）変換器と、前記A/D
変換器の出力を受け、前記バースト状信号の到来を検出
するバースト検出手段と、前記A/D変換器の出力をあら
かじめ定められた期間だけ遅らせる第１の遅延手段と、
この第１の遅延手段の出力を受け、前記バースト検出手
段からのバースト検出信号をトリガとし、一定長の入力
データよりビットタイミングを推定するビットタイミン
グ抽出手段と、前記A/D変換器の出力をあらかじめ定め
られた期間だけ遅らせる第２の遅延手段と、この第２の
遅延手段の出力を受け、前記ビットタイミング抽出手段
により推定したタイイグを以て、変調周期毎のＮサンプ
ルデータより最も確からしいビットタイミングのサンプ
ルデータ１点を抽出するサンプラと、このサンプラの出
力を受け、前記ビットタイミング抽出手段からのタイミ
ング推定完了信号をトリガとし、一定長の入力データよ
りキャリア周波数及び、位相を推定し、以後推定値を基
にキャリアを再生するキャリア再生手段と、前記サンプ
ラのいま１つの出力をあらかじめ定められた期間だけ遅
らせる第３の遅延手段と、この第３の遅延手段の出力を
受け、前記キャリア再生手段により再生したキャリアと
乗算する複素乗算器とを備えている。
の保護時間を置いて到来するバースト状の振幅位相偏移
（APSK）変調信号を固定周波数の発振器にて基底帯域へ
周波数変換した相直交する２チャンネルのアナログ信号
を受け、各々を変調クロックのＮ倍（Ｎ＞０の整数）の
高速クロックにて標本化し、各標本値を量子化ビットｎ
（ｎ＞０の整数）からなるディジタル時系列データへ変
換するアナログ／ディジタル（A/D）変換器と、前記A/D
変換器の出力を受け、前記バースト状信号の到来を検出
するバースト検出手段と、前記A/D変換器の出力をあら
かじめ定められた期間だけ遅らせる第１の遅延手段と、
この第１の遅延手段の出力を受け、前記バースト検出手
段からのバースト検出信号をトリガとし、一定長の入力
データよりビットタイミングを推定するビットタイミン
グ抽出手段と、前記A/D変換器の出力をあらかじめ定め
られた期間だけ遅らせる第２の遅延手段と、この第２の
遅延手段の出力を受け、前記ビットタイミング抽出手段
により推定したタイイグを以て、変調周期毎のＮサンプ
ルデータより最も確からしいビットタイミングのサンプ
ルデータ１点を抽出するサンプラと、このサンプラの出
力を受け、前記ビットタイミング抽出手段からのタイミ
ング推定完了信号をトリガとし、一定長の入力データよ
りキャリア周波数及び、位相を推定し、以後推定値を基
にキャリアを再生するキャリア再生手段と、前記サンプ
ラのいま１つの出力をあらかじめ定められた期間だけ遅
らせる第３の遅延手段と、この第３の遅延手段の出力を
受け、前記キャリア再生手段により再生したキャリアと
乗算する複素乗算器とを備えている。
（実施例） 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す図である。図中で太線
は直交信号（または複素信号）、細線は実数信号を示
す。
は直交信号（または複素信号）、細線は実数信号を示
す。
まず第１図に示すバースト信号復調装置には、第４図に
示すような０п変調信号をデータ先頭部にプリアンブル
として付加したバースト状APSK変調信号が一定あるは、
不定の保護時間を置いて到来する。その信号は固定周波
数の発振器にて基底帯域へ周波数変換され、相直交する
２チャンネルのアナログ信号となる。A/D変換器１は、
各々を変調クロックのＮ倍（Ｎ＞０の整数）の高速クロ
ックにて標本化し、各標本値を量子化ビットｎ（ｎ＞０
整数）からなるディジタル時系列データへ変換する。通
常Ｎは、変調クロックの数十倍程度に選ばれＮ点の中か
ら最も確からしい１点を信号点とした場合でも、ほとん
ど損出のない程度とする。A/D変換器１によりディジタ
ル化された信号のまず１つは、バースト検出手段２に入
力される。バースト検出手段２は常時入力信号を監視
し、バースト信号の到来を検出すると、バースト検出信
号をビットタイミング抽出手段４へ送る。
示すような０п変調信号をデータ先頭部にプリアンブル
として付加したバースト状APSK変調信号が一定あるは、
不定の保護時間を置いて到来する。その信号は固定周波
数の発振器にて基底帯域へ周波数変換され、相直交する
２チャンネルのアナログ信号となる。A/D変換器１は、
各々を変調クロックのＮ倍（Ｎ＞０の整数）の高速クロ
ックにて標本化し、各標本値を量子化ビットｎ（ｎ＞０
整数）からなるディジタル時系列データへ変換する。通
常Ｎは、変調クロックの数十倍程度に選ばれＮ点の中か
ら最も確からしい１点を信号点とした場合でも、ほとん
ど損出のない程度とする。A/D変換器１によりディジタ
ル化された信号のまず１つは、バースト検出手段２に入
力される。バースト検出手段２は常時入力信号を監視
し、バースト信号の到来を検出すると、バースト検出信
号をビットタイミング抽出手段４へ送る。
第５図にバースト検出手段の構成例を示す。図中で太線
は直交信号（または複素信号）、細線は実数信号を示
す。入力データに対し逆変調手段18は、変調同期毎にＮ
サンプル単位で１と−１を交互に乗ずる動作を行う。こ
の時点では、依然ビット同期は確率しておらず入力デー
タに対してＮサンプルごとに乗数１と−１を切り替える
タイミングは不定である。この出力を受け、サンプラ19
は、変調周期毎のＮサンプルデータから２分の１変調周
期のサンプルデータ２点を抽出し、その出力を奇数サン
プル系列データｄ（２−１）（＝1,2,3,…）と偶
数サンプル系列データｄ（２）（＝1,2,3,…）と
に分配する。データｄ（２−１）とｄ（２）の
各々は、第１及び、第２のローパスフィルタ20、21に入
力されS/Nが改善される。各々の出力は、第１及び、第
２のエンベロープ検出手段22、23により絶対値が計算さ
れ、再度第３及び、第４のローパスフィルタ24、25に入
力され信号分散が改善される。第３及び、第４のローパ
スフィルタ24、25の出力データをSd（２−１）（＝
1,2,3,…）とSd（２）（＝1,2,3,…）とすると第３
のエンベロープ検出手段26は、データSd（２−１）と
Sd（２）とから絶対値を計算する。第６図は無雑音時
のアナログ入力信号エンベロープに対するサンプルデー
タSd（２−１）とSd（２）を示しているが、各々の
サンプルタイミングT2 -1とT2はビットタイミングに
同期していないため、いずれのサンプルも最大のエンベ
ロープ値を示すとは限らない。エンベロープ検出値を最
大かつ一定にするため、変調周期１シンボル間のエンベ
ロープ波形が正弦波の半周期波形に近似している点に注
目し、サンプルデータSd（２−１）とSd（２）を相
直交する信号と仮定して絶対値を計算する事により、常
に信号点のエンベロープ値と同様の出力が得られる。比
較手段27第３のエンベロープ検出手段26の出力と検出し
きい値とを比較し、それを越えた時、バースト信号検出
と判断する。以上がバースト検出手段２の一例である。
は直交信号（または複素信号）、細線は実数信号を示
す。入力データに対し逆変調手段18は、変調同期毎にＮ
サンプル単位で１と−１を交互に乗ずる動作を行う。こ
の時点では、依然ビット同期は確率しておらず入力デー
タに対してＮサンプルごとに乗数１と−１を切り替える
タイミングは不定である。この出力を受け、サンプラ19
は、変調周期毎のＮサンプルデータから２分の１変調周
期のサンプルデータ２点を抽出し、その出力を奇数サン
プル系列データｄ（２−１）（＝1,2,3,…）と偶
数サンプル系列データｄ（２）（＝1,2,3,…）と
に分配する。データｄ（２−１）とｄ（２）の
各々は、第１及び、第２のローパスフィルタ20、21に入
力されS/Nが改善される。各々の出力は、第１及び、第
２のエンベロープ検出手段22、23により絶対値が計算さ
れ、再度第３及び、第４のローパスフィルタ24、25に入
力され信号分散が改善される。第３及び、第４のローパ
スフィルタ24、25の出力データをSd（２−１）（＝
1,2,3,…）とSd（２）（＝1,2,3,…）とすると第３
のエンベロープ検出手段26は、データSd（２−１）と
Sd（２）とから絶対値を計算する。第６図は無雑音時
のアナログ入力信号エンベロープに対するサンプルデー
タSd（２−１）とSd（２）を示しているが、各々の
サンプルタイミングT2 -1とT2はビットタイミングに
同期していないため、いずれのサンプルも最大のエンベ
ロープ値を示すとは限らない。エンベロープ検出値を最
大かつ一定にするため、変調周期１シンボル間のエンベ
ロープ波形が正弦波の半周期波形に近似している点に注
目し、サンプルデータSd（２−１）とSd（２）を相
直交する信号と仮定して絶対値を計算する事により、常
に信号点のエンベロープ値と同様の出力が得られる。比
較手段27第３のエンベロープ検出手段26の出力と検出し
きい値とを比較し、それを越えた時、バースト信号検出
と判断する。以上がバースト検出手段２の一例である。
第１図の説明にもどる。第１図A/D変換器１によりディ
ジタル化された信号の１つは、第１の遅延手段３に入力
され、あらかじめ定められた期間だけ遅らされた後、ビ
ットタイミング抽出手段４に入力される。第１の遅延手
段３の遅延時間はバースト検出手段２にバースト信号は
到来してからバースト検出を完了するまでの時間が設定
され、ビットタイミング抽出手段４がバースト検出信号
を受けた時、プリアンブル先頭部がデータからビットタ
イミングの推定ができる様意図したものである。ビット
タイミング抽出手段４は、一定長の入力データよりビッ
トタイミングの推定を行うものである。
ジタル化された信号の１つは、第１の遅延手段３に入力
され、あらかじめ定められた期間だけ遅らされた後、ビ
ットタイミング抽出手段４に入力される。第１の遅延手
段３の遅延時間はバースト検出手段２にバースト信号は
到来してからバースト検出を完了するまでの時間が設定
され、ビットタイミング抽出手段４がバースト検出信号
を受けた時、プリアンブル先頭部がデータからビットタ
イミングの推定ができる様意図したものである。ビット
タイミング抽出手段４は、一定長の入力データよりビッ
トタイミングの推定を行うものである。
第７図及び、第８図にビットタイミング抽出手段４の実
施例を示す。図中で太線は直交信号（または複素信
号）、細線は実数信号を示す。
施例を示す。図中で太線は直交信号（または複素信
号）、細線は実数信号を示す。
入力データに対しエンベロープ検出手段28は、その絶対
値を計算する。直交検波器29はエンベロープ検出手段28
の出力を変調周波数の正弦波信号にて直交検波し、各々
の出力は、第１及び、第２のローパスフィルタ30、31に
入力されS/Nが改善される。各々の出力を受け、逆正接
手段32は逆正接を計算しビットタイミングを出力する。
直交検波器29は入力データと正弦波（あるいは余弦波）
との乗算値をあらかじめ書き込んだROMと、正弦波（あ
るいは余弦波）の位相を計算するカウンタとで構成でき
るが、バードウェアをより簡単化するために第８図に示
す構成がとれる。第８図では、エンベロープ検出手段28
の出力を受け、サンプラ33は、変調周期毎のＮサンプル
データから４分の１変調周期のサンプルデータ４点を抽
出し、その出力をサンプル系列データSb（４−３）、
Sb（４−２）、Sb（４−１）、Sb（４）、（＝
1,2,3,…）とに分配する。エンベロープ検出手段28の出
力には変調波数成分が含まれており、この正弦波成分を
４倍サンプルする事によって異時刻にサンプルされたデ
ータSb（４−３）とSb（４−２）は疑似的に、同時
刻に直交検波されたデータとみなされる。よってデータ
Sb（４−３）とSb（４−２）は各々第１及び、第２
のローパスフィルタ30、31の入力とされるが、エンベロ
ープ検出手段28の出力には変調周波数成分の他にも直流
成分や高調波成分が含まれており、これらの成分を相殺
するために、乗算器34、35でデータSb（４−１）とSb
（４）とに−１を乗じ、各々を加算器36、37でデータ
Sb（４−３）とSb（４−２）とに加える操作を一般
的に行う。また、この操作はアナログ入力信号の帯域制
限が不十分な場合にはS/Nを改善する効果がある。以上
がビットタイミング抽出手段４の例である。
値を計算する。直交検波器29はエンベロープ検出手段28
の出力を変調周波数の正弦波信号にて直交検波し、各々
の出力は、第１及び、第２のローパスフィルタ30、31に
入力されS/Nが改善される。各々の出力を受け、逆正接
手段32は逆正接を計算しビットタイミングを出力する。
直交検波器29は入力データと正弦波（あるいは余弦波）
との乗算値をあらかじめ書き込んだROMと、正弦波（あ
るいは余弦波）の位相を計算するカウンタとで構成でき
るが、バードウェアをより簡単化するために第８図に示
す構成がとれる。第８図では、エンベロープ検出手段28
の出力を受け、サンプラ33は、変調周期毎のＮサンプル
データから４分の１変調周期のサンプルデータ４点を抽
出し、その出力をサンプル系列データSb（４−３）、
Sb（４−２）、Sb（４−１）、Sb（４）、（＝
1,2,3,…）とに分配する。エンベロープ検出手段28の出
力には変調波数成分が含まれており、この正弦波成分を
４倍サンプルする事によって異時刻にサンプルされたデ
ータSb（４−３）とSb（４−２）は疑似的に、同時
刻に直交検波されたデータとみなされる。よってデータ
Sb（４−３）とSb（４−２）は各々第１及び、第２
のローパスフィルタ30、31の入力とされるが、エンベロ
ープ検出手段28の出力には変調周波数成分の他にも直流
成分や高調波成分が含まれており、これらの成分を相殺
するために、乗算器34、35でデータSb（４−１）とSb
（４）とに−１を乗じ、各々を加算器36、37でデータ
Sb（４−３）とSb（４−２）とに加える操作を一般
的に行う。また、この操作はアナログ入力信号の帯域制
限が不十分な場合にはS/Nを改善する効果がある。以上
がビットタイミング抽出手段４の例である。
第１図でA/D変換器１によりディジタル化された信号の
いま１つは、第２の遅延手段５に入力され、あらかじめ
定められた期間だけ遅らされた後、サンプラ６に入力さ
れる。サンプラ６はビットタイミング抽出手段４が推定
したタイミングを以て、変調周期毎のＮサンプルデータ
より最も確からしいビットタイミングのサンプルデータ
１点を抽出し、その出力をキャリア再生手段７に入力す
る。第２の遅延手段５の遅延時間はバースト信号が到来
してからバースト検出手段２がバースト検出を完了し
て、さらにビットタイミング抽出手段４がタイミングを
推定し、サンプラ６が推定タイミングを以てサンプルを
開始するまでの時間が設定される。これはキャリア再生
手段７がタイミング推定完了信号を受けた時、プリアン
ブル先頭部のデータからキャリア周波数及び、位相の推
定ができる様意図したものである。キャリア再生手段７
は、一定長の入力データよりキャリア周波数及び、位相
を推定し、以後推定値を基にキャリアの再生を行うもの
である。
いま１つは、第２の遅延手段５に入力され、あらかじめ
定められた期間だけ遅らされた後、サンプラ６に入力さ
れる。サンプラ６はビットタイミング抽出手段４が推定
したタイミングを以て、変調周期毎のＮサンプルデータ
より最も確からしいビットタイミングのサンプルデータ
１点を抽出し、その出力をキャリア再生手段７に入力す
る。第２の遅延手段５の遅延時間はバースト信号が到来
してからバースト検出手段２がバースト検出を完了し
て、さらにビットタイミング抽出手段４がタイミングを
推定し、サンプラ６が推定タイミングを以てサンプルを
開始するまでの時間が設定される。これはキャリア再生
手段７がタイミング推定完了信号を受けた時、プリアン
ブル先頭部のデータからキャリア周波数及び、位相の推
定ができる様意図したものである。キャリア再生手段７
は、一定長の入力データよりキャリア周波数及び、位相
を推定し、以後推定値を基にキャリアの再生を行うもの
である。
第９図にキャリア再生手段７の一実施例を示す。図中で
太線は直交信号（または複素信号）、細線は実数信号を
示す。
太線は直交信号（または複素信号）、細線は実数信号を
示す。
逆変調手段は38は変調周期毎に信号点にサンプルデータ
を受け、１サンプルごとに１と−１を交互に乗じて変調
を除去し、キャリア成分を抽出する。キャリア成分の抽
出はてい倍によっても可能であるが、非線形損失が問題
となる。また、本発明の場合、入力が０п変調信号であ
る事が事前に判明しているため容易に逆変調が行える。
複素フーリエ変換手段39は、抽出されたキャリア信号を
時間軸上信号から周波数軸上信号に変換し、その出力を
受け、周波数、位相推定手段40はキャリア周波数Δωと
初期位相θ０を推定し数値制御発振器（NCO）41に設定
する。以後NCO41は設定値を基にキャリアを再生する。
また、キャリア周波数及び、位相の推定は本実施例の他
に時間軸上で全て処理する方法等も考えられる。以上が
キャリア再生手段７の一例である。
を受け、１サンプルごとに１と−１を交互に乗じて変調
を除去し、キャリア成分を抽出する。キャリア成分の抽
出はてい倍によっても可能であるが、非線形損失が問題
となる。また、本発明の場合、入力が０п変調信号であ
る事が事前に判明しているため容易に逆変調が行える。
複素フーリエ変換手段39は、抽出されたキャリア信号を
時間軸上信号から周波数軸上信号に変換し、その出力を
受け、周波数、位相推定手段40はキャリア周波数Δωと
初期位相θ０を推定し数値制御発振器（NCO）41に設定
する。以後NCO41は設定値を基にキャリアを再生する。
また、キャリア周波数及び、位相の推定は本実施例の他
に時間軸上で全て処理する方法等も考えられる。以上が
キャリア再生手段７の一例である。
第１図でサンプラ６でサンプルされた信号のいま１つ
は、第３の遅延手段８に入力され、あらかじめ定めれら
れた期間だけ遅らされた後、複素乗算器９に入力され
る。第３の遅延手段８の遅延時間は、キャリア再生手段
７がキャリア周波数及び、位相を推定しキャリア再生を
開始するもでの時間が設定され、プリアンブル先頭部か
らデータの復調が行われる様意図したものである。複素
乗算器９は第３の遅延手段８とキャリア再生手段７の出
力とを乗じ再生データを出力する。以上が本発明による
バースト信号復調装置である。また第１図に於いてバー
スト信号のプリアンブルが十分長い場合には、第１、第
２、第３の遅延手段３、５、８のいずれか、または全て
を省略する事も可能である。さらに第２の遅延手段５の
入力を第１の遅延手段３の出力からとる構成や第３の遅
延手段８の入力を第１、あるいは第２の遅延手段35の出
力からとり、その出力にビットタイミングでサンプルす
る新たなサンプラを置く構成も当然考えられ、本質的に
は第１図と変わりない。バードウェアをより簡単化する
上で第１、第２、第３の遅延手段３、５、８は時分割に
アドレス制御され読み書きされる１個のRAMで構成でき
る。
は、第３の遅延手段８に入力され、あらかじめ定めれら
れた期間だけ遅らされた後、複素乗算器９に入力され
る。第３の遅延手段８の遅延時間は、キャリア再生手段
７がキャリア周波数及び、位相を推定しキャリア再生を
開始するもでの時間が設定され、プリアンブル先頭部か
らデータの復調が行われる様意図したものである。複素
乗算器９は第３の遅延手段８とキャリア再生手段７の出
力とを乗じ再生データを出力する。以上が本発明による
バースト信号復調装置である。また第１図に於いてバー
スト信号のプリアンブルが十分長い場合には、第１、第
２、第３の遅延手段３、５、８のいずれか、または全て
を省略する事も可能である。さらに第２の遅延手段５の
入力を第１の遅延手段３の出力からとる構成や第３の遅
延手段８の入力を第１、あるいは第２の遅延手段35の出
力からとり、その出力にビットタイミングでサンプルす
る新たなサンプラを置く構成も当然考えられ、本質的に
は第１図と変わりない。バードウェアをより簡単化する
上で第１、第２、第３の遅延手段３、５、８は時分割に
アドレス制御され読み書きされる１個のRAMで構成でき
る。
（発明の効果） 以上説明したように本発明では、 （１）入力バースト信号を遅延手段により複数回遅延さ
せる事で０п変調信号プリアンブルの再利用を図り、ま
たPLLによる復調は行わず、一定長のデータよりビット
タイミング及び、キャリア周波数、位相を推定する方式
をとる事によって、従来方式に比べプリアンブルを約３
分の１程度に短縮でき回線効率の著しい向上が図れる。
せる事で０п変調信号プリアンブルの再利用を図り、ま
たPLLによる復調は行わず、一定長のデータよりビット
タイミング及び、キャリア周波数、位相を推定する方式
をとる事によって、従来方式に比べプリアンブルを約３
分の１程度に短縮でき回線効率の著しい向上が図れる。
（２）ビット及び、キャリア同期をブロック推定により
行うため同期時間が入力信号条件に依存せず常に一定で
あり、また入力S/Nがあるスレッショルド以上では同期
失敗による全バースト的誤りが比較的少ない。
行うため同期時間が入力信号条件に依存せず常に一定で
あり、また入力S/Nがあるスレッショルド以上では同期
失敗による全バースト的誤りが比較的少ない。
（３）全ディジタル的であるため、無調整かつIC化が容
易でディジタル信号処理プロセッサ（DSP）を用いたソ
フトウェア処理を行える。
易でディジタル信号処理プロセッサ（DSP）を用いたソ
フトウェア処理を行える。
等の効果が期待できる。
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図は従来技術を説明するための図、第４図は第１
図の装置に入力される信号の形式を示す図、第５図から
第９図は、本発明に用いられる構成要素を説明するため
の図である。 図において、１……A/D変換器、２……バースト検出手
段、3,5,8……遅延手段、４……ビットタイミング抽出
手段、７……キャリア再生手段、９……複素乗算器。
び第３図は従来技術を説明するための図、第４図は第１
図の装置に入力される信号の形式を示す図、第５図から
第９図は、本発明に用いられる構成要素を説明するため
の図である。 図において、１……A/D変換器、２……バースト検出手
段、3,5,8……遅延手段、４……ビットタイミング抽出
手段、７……キャリア再生手段、９……複素乗算器。
Claims (2)
- 【請求項１】一定あるいは、不定の保護時間を置いて到
来するバースト状の振幅位相偏移（APSK）変調信号を固
定周波数の発振器にて基底帯域へ周波数変換した相直交
する２チャンネルのアナログ信号を受け、各々を変調ク
ロックのＮ倍（Ｎ＞０の整数）の高速クロックにて標本
化し、各標本値を量子化ビットｎ（ｎ＞０の整数）から
なるディジタル時系列データへ変換するアナログ／ディ
ジタル（A/D）変換器と、前記A/D変換器の出力を受け、
前記バースト状信号の到来を検出するバースト検出手段
と、前記A/D変換器の出力をあらかじめ定められた期間
だけ遅らせる第１の遅延手段と、この第１の遅延手段の
出力を受け、前記バースト検出手段からのバースト検出
信号をトリガとし、一定長の入力データよりビットタイ
ミングを推定するビットタイミング抽出手段と、前記A/
D変換器の出力をあらかじめ定められた期間だけ遅らせ
る第２の遅延手段と、この第２の遅延手段の出力を受
け、前記ビットタイミング抽出手段により推定したタイ
ミングを以て、変調周期毎のＮサプルデータより最も確
からしいビットタイミングのサンプルデータ１点を抽出
するサンプラと、このサンプラの出力を受け、前記ビッ
トタイミング抽出手段からのタイミング推定完了信号を
トリガとし、一定長の入力データよりキャリア周波数及
び、位相を推定し、以後推定値を基にキャリアを再生す
るキャリア再生手段と、前記サンプラのいま１つの出力
をあらかじめ定められた期間だけ遅らせる第３の遅延手
段と、この第３の遅延手段の出力を受け、前記キャリア
再生手段により再生したキャリアと乗算する複素乗算器
とを備えた事を特徴とするバースト信号復調装置。 - 【請求項２】受信するバースト状APSK変調信号の先頭部
には、あらかじめ定められたシンボル数の０п変調信号
をプリアンブルとして付加する事を規定し、上記バース
ト信号を入力とする事を特徴とする特許請求の範囲第１
項記載のバースト信号復調装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152624A JPH0744576B2 (ja) | 1989-06-14 | 1989-06-14 | バースト信号復調装置 |
| CA002018855A CA2018855C (en) | 1989-06-14 | 1990-06-13 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| US07/537,354 US5170415A (en) | 1989-06-14 | 1990-06-13 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| AU57165/90A AU624251B2 (en) | 1989-06-14 | 1990-06-14 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152624A JPH0744576B2 (ja) | 1989-06-14 | 1989-06-14 | バースト信号復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316452A JPH0316452A (ja) | 1991-01-24 |
| JPH0744576B2 true JPH0744576B2 (ja) | 1995-05-15 |
Family
ID=15544450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152624A Expired - Fee Related JPH0744576B2 (ja) | 1989-06-14 | 1989-06-14 | バースト信号復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744576B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2286025C1 (ru) * | 2005-06-15 | 2006-10-20 | Игорь Борисович Дунаев | Способ передачи и приема сигналов квадратурной амплитудной модуляции, система для его осуществления, машиночитаемый носитель и применение способа для синхронизации приема сигналов квадратурной амплитудной модуляции |
| JP4459948B2 (ja) | 2006-12-11 | 2010-04-28 | 本田技研工業株式会社 | 車両用シート |
| CN116359871B (zh) * | 2023-03-24 | 2024-01-19 | 上海毫微太科技有限公司 | 一种信号处理方法和图像采集设备 |
-
1989
- 1989-06-14 JP JP1152624A patent/JPH0744576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316452A (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| JP3074103B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JP3041175B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| US5073904A (en) | Digital signal processing type demodulation method and demodulation circuit | |
| JPH0744576B2 (ja) | バースト信号復調装置 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH0720146B2 (ja) | バースト信号復調装置 | |
| US6016328A (en) | Method and apparatus for the synchronization of a signal receiving station | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP4009373B2 (ja) | Ｐｓｋ変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
| JP2570538B2 (ja) | 信号検出方式及びバースト復調装置 | |
| JP2001237908A (ja) | Ｑｐｓｋ／ｑａｍ同期獲得装置 | |
| JP2513330B2 (ja) | バ―スト復調装置 | |
| JP3446801B2 (ja) | バースト信号復調回路 | |
| JPH05211532A (ja) | ビット同期方式及びバースト復調装置 | |
| JP3549958B2 (ja) | シンボルクロック再生方法および装置 | |
| JPH0732408B2 (ja) | バースト検出装置 | |
| EP1071241A1 (en) | Clock acquisition and tracking for burst communications | |
| JP3100281B2 (ja) | スロット同期装置 | |
| JP2003169101A (ja) | 信号復調装置及び信号復調方法 | |
| JP2689922B2 (ja) | 復調装置 | |
| JPH11205399A (ja) | Ｇｍｓｋ符号データ再生装置 | |
| JP3692514B2 (ja) | デジタルｆｍ受信装置 | |
| KR100246619B1 (ko) | 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치 | |
| JPH04213257A (ja) | 蓄積一括復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |