JPH0720146B2 - バースト信号復調装置 - Google Patents
バースト信号復調装置Info
- Publication number
- JPH0720146B2 JPH0720146B2 JP1304292A JP30429289A JPH0720146B2 JP H0720146 B2 JPH0720146 B2 JP H0720146B2 JP 1304292 A JP1304292 A JP 1304292A JP 30429289 A JP30429289 A JP 30429289A JP H0720146 B2 JPH0720146 B2 JP H0720146B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- burst
- carrier
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、TDMAパケット通信システムや、バースト状の
音声あるいはデータ信号を扱うディジタル通信システム
において、これらバースト信号を復調するのに適したバ
ースト信号復調装置に関する。
音声あるいはデータ信号を扱うディジタル通信システム
において、これらバースト信号を復調するのに適したバ
ースト信号復調装置に関する。
（従来の技術） 従来より、バースト状APSK変調信号を復調する手段とし
て、比較的電力効率の良い同期検波方式が広範に用いら
れており、各バースト毎に短時間でキャリア位相及び、
ビットタイミングを再生する必要がある。これらの同期
時間を短縮する目的で、各バーストの先頭部にキャリア
及び、ビット同期用の特別なシーケンス、所謂プリアン
ブルを設けるのが普通である。第２図は、通常よく見ら
れるバースト信号の構成を示しており、キャリア同期用
の無変調信号とビット同期用の０π変調信号をプリアン
プルとして具備している。このようなバースト信号を復
調する装置には、従来、例えば第３図に示すような位相
同期ループ（PLL）が広範に用いられてきた。以下にそ
の動作を図面を参照して簡単に説明する。図中では太線
は直交信号（または複素信号）、細線は実数信号を示
す。
て、比較的電力効率の良い同期検波方式が広範に用いら
れており、各バースト毎に短時間でキャリア位相及び、
ビットタイミングを再生する必要がある。これらの同期
時間を短縮する目的で、各バーストの先頭部にキャリア
及び、ビット同期用の特別なシーケンス、所謂プリアン
ブルを設けるのが普通である。第２図は、通常よく見ら
れるバースト信号の構成を示しており、キャリア同期用
の無変調信号とビット同期用の０π変調信号をプリアン
プルとして具備している。このようなバースト信号を復
調する装置には、従来、例えば第３図に示すような位相
同期ループ（PLL）が広範に用いられてきた。以下にそ
の動作を図面を参照して簡単に説明する。図中では太線
は直交信号（または複素信号）、細線は実数信号を示
す。
復調装置に到来するバースト状APSK変調信号は、一旦、
固定周波数の発振器にて準同期検波され、相直交する２
チャンネルのアナログ信号となる。各々はA/D変換器10
により、ビットタイミング抽出手段13によって抽出、制
御される変調クロックに同期したクロックにて標本化さ
れ量子化ビットｎ（ｎ＞０の整数）からなるディジタル
時系列データに変換される。各データは複素乗算器14に
置いて、PLLで制御される再生キャリアによって同期検
波され、再生データを出力する。また、複素乗算器14の
出力は位相検出器15に入力され位相誤差を出力する位相
誤差はPLLの応答や雑音帯域を決定する重要な要因とな
るループフィルタ16で低域ろ波され、その出力で電圧制
御発振器17を制御し、キャリアを再生する。一方、バー
スト検出手段18は複素乗算器12の出力を常時監視し、バ
ースト信号のプリアンブルのうち無変調信号部を検出す
ると、あらかじめ決定されたPLL制御フローを起動す
る。PLL制御は、PLL制御手段19により行われ、主にPLL
の応答を加速し同期を早める目的からループフィルタ1
6、電圧制御発振器17を段階的に制御してPLLの次数や雑
音帯域を切り替える。また、PLL制御手段19は位相検出
器15を制御し、入力信号の相数に適した位相比較器を選
択する。
固定周波数の発振器にて準同期検波され、相直交する２
チャンネルのアナログ信号となる。各々はA/D変換器10
により、ビットタイミング抽出手段13によって抽出、制
御される変調クロックに同期したクロックにて標本化さ
れ量子化ビットｎ（ｎ＞０の整数）からなるディジタル
時系列データに変換される。各データは複素乗算器14に
置いて、PLLで制御される再生キャリアによって同期検
波され、再生データを出力する。また、複素乗算器14の
出力は位相検出器15に入力され位相誤差を出力する位相
誤差はPLLの応答や雑音帯域を決定する重要な要因とな
るループフィルタ16で低域ろ波され、その出力で電圧制
御発振器17を制御し、キャリアを再生する。一方、バー
スト検出手段18は複素乗算器12の出力を常時監視し、バ
ースト信号のプリアンブルのうち無変調信号部を検出す
ると、あらかじめ決定されたPLL制御フローを起動す
る。PLL制御は、PLL制御手段19により行われ、主にPLL
の応答を加速し同期を早める目的からループフィルタ1
6、電圧制御発振器17を段階的に制御してPLLの次数や雑
音帯域を切り替える。また、PLL制御手段19は位相検出
器15を制御し、入力信号の相数に適した位相比較器を選
択する。
次にプリアンブルの０π変調信号部が到来すると、ビッ
トタイミング抽出手段13はデータの変化点を検出しビッ
ト同期を開始する。キャリア及び、ビット同期はプリア
ンブル終了以前に完了していなければならない。
トタイミング抽出手段13はデータの変化点を検出しビッ
ト同期を開始する。キャリア及び、ビット同期はプリア
ンブル終了以前に完了していなければならない。
（発明が解決しようとする課題） 以上が従来のバースト信号復調装置の一例である。この
ようなPLLを用いる装置では各種条件により一概に決定
はできないが、キャリア及び、ビット双方の同期時間を
考慮すると、通常300〜600シンボルのプリアンブルを必
要とする。このことは、短いデータを扱うパケット通信
システムでは回線効率が著しく低下することを意味す
る。また、入力信号の位相条件でPLLの同期時間に大き
な隔たりがあり最悪位相条件ではプリアンブル時間内に
同期が完了せず全バーストが受信誤りとなることもあ
る。
ようなPLLを用いる装置では各種条件により一概に決定
はできないが、キャリア及び、ビット双方の同期時間を
考慮すると、通常300〜600シンボルのプリアンブルを必
要とする。このことは、短いデータを扱うパケット通信
システムでは回線効率が著しく低下することを意味す
る。また、入力信号の位相条件でPLLの同期時間に大き
な隔たりがあり最悪位相条件ではプリアンブル時間内に
同期が完了せず全バーストが受信誤りとなることもあ
る。
以上の問題点を解決するために、本発明は、従来より短
いプリアンブルで確実な復調が行えるバースト信号復調
装置を提供することを目的とする。
いプリアンブルで確実な復調が行えるバースト信号復調
装置を提供することを目的とする。
（課題を解決するための手段） 本発明のバースト信号復調装置は、一定あるいは、不定
の保護時間を置いて到来するバースト状SPSK変調信号を
固定周波数の発振器にて基底帯域へ周波数変換した相直
交する２チャンネルのアナログ信号を受け、各々を変調
クロックのＮ倍（ｎ＞０の整数）の高速クロックにて標
本化し各標本値を量子化ビットｎ（ｎ＞０の整数）から
なるディジタル時系列データへ変換するA/D変換器と、
前記A/D変換器の出力を受け、前記バースト状信号の到
来を検出するバースト検出手段と、前記A/D変換器の出
力をあらかじめ定められた期間だけ遅らせる第１の遅延
手段と、この第１の遅延手段の出力を受け、前記バース
ト検出手段からのバースト検出信号をトリガとし、一定
長の入力データよりビットタイミングを推定するビット
タイミング抽出手段と、前記A/D変換器の出力をあらか
じめ定められた期間だけ遅らせる第２の遅延手段の出力
を受け、前記ビットタイミング抽出手段により推定した
タイミングを以て、変調周期毎のサンプルデータより最
も確からしいビットタイミングのサンプルデータ１点を
抽出するサンプラと、このサンプラの出力を受け、前記
ビットタイミング抽出手段からのタイミング推定完了信
号をトリガとし、一定長の入力データよりキャリア周波
数及び、位相を推定し、以後推定値を基にキャリアを再
生する第１のキャリア再生手段と、前記サンプラのいま
１つの出力をあらかじめ定められた期間だけを遅らせる
第３の遅延手段と、この第３の遅延手段の出力を受け、
再生キャリアと乗算する複素乗算器と、前記複素乗算器
の出力を受け、キャリアを再生する第２のキャリア再生
手段と、前記第１のキャリア再生手段と前記第２のキャ
リア再生手段の出力を受け、そのいずれか一方が前記複
素乗算器の入力となるように切り替わるスイッチとを備
えている。
の保護時間を置いて到来するバースト状SPSK変調信号を
固定周波数の発振器にて基底帯域へ周波数変換した相直
交する２チャンネルのアナログ信号を受け、各々を変調
クロックのＮ倍（ｎ＞０の整数）の高速クロックにて標
本化し各標本値を量子化ビットｎ（ｎ＞０の整数）から
なるディジタル時系列データへ変換するA/D変換器と、
前記A/D変換器の出力を受け、前記バースト状信号の到
来を検出するバースト検出手段と、前記A/D変換器の出
力をあらかじめ定められた期間だけ遅らせる第１の遅延
手段と、この第１の遅延手段の出力を受け、前記バース
ト検出手段からのバースト検出信号をトリガとし、一定
長の入力データよりビットタイミングを推定するビット
タイミング抽出手段と、前記A/D変換器の出力をあらか
じめ定められた期間だけ遅らせる第２の遅延手段の出力
を受け、前記ビットタイミング抽出手段により推定した
タイミングを以て、変調周期毎のサンプルデータより最
も確からしいビットタイミングのサンプルデータ１点を
抽出するサンプラと、このサンプラの出力を受け、前記
ビットタイミング抽出手段からのタイミング推定完了信
号をトリガとし、一定長の入力データよりキャリア周波
数及び、位相を推定し、以後推定値を基にキャリアを再
生する第１のキャリア再生手段と、前記サンプラのいま
１つの出力をあらかじめ定められた期間だけを遅らせる
第３の遅延手段と、この第３の遅延手段の出力を受け、
再生キャリアと乗算する複素乗算器と、前記複素乗算器
の出力を受け、キャリアを再生する第２のキャリア再生
手段と、前記第１のキャリア再生手段と前記第２のキャ
リア再生手段の出力を受け、そのいずれか一方が前記複
素乗算器の入力となるように切り替わるスイッチとを備
えている。
（作用） （実施例） 次に本発明について図面を参照して説明する。第１図は
本発明の一実施例を示す図である。図中で太線は直交信
号（または複素信号）、細線は実数信号を示す。
本発明の一実施例を示す図である。図中で太線は直交信
号（または複素信号）、細線は実数信号を示す。
まず第１図に示すバースト信号復調装置には、第４図に
示すような０π変調信号をデータ先頭部にプリアンブル
として付加したバースト状APSK変調信号が一定あるい
は、不定の保護時間を置いて到来する。その信号は固定
周波数の発振器にて基底帯域へ周波数変換され、相直交
する２チャネルのアナログ信号となる。
示すような０π変調信号をデータ先頭部にプリアンブル
として付加したバースト状APSK変調信号が一定あるい
は、不定の保護時間を置いて到来する。その信号は固定
周波数の発振器にて基底帯域へ周波数変換され、相直交
する２チャネルのアナログ信号となる。
第１図においてA/D変換器１は、各々を変調クロックの
Ｎ倍（Ｎ＞０の整数）の高速クロックにて標本化し、各
標本値を量子化ビットｎ（ｎ＞０の整数）からなるディ
ジタル時系列データへ変換する。通常Ｎは、変調クロッ
クの数十倍程度に選ばれＮ点の中から最も確からしい１
点を信号点とした場合でも、ほとんど損失のない程度と
する。A/D変換器１によりディジタル化された信号のま
ず１つは、バースト検出手段２に入力される。バースト
検出手段２は通常入力信号を監視し、バースト信号の到
来を検出すると、バースト検出信号をビットタイミング
抽出手段４へ送る。
Ｎ倍（Ｎ＞０の整数）の高速クロックにて標本化し、各
標本値を量子化ビットｎ（ｎ＞０の整数）からなるディ
ジタル時系列データへ変換する。通常Ｎは、変調クロッ
クの数十倍程度に選ばれＮ点の中から最も確からしい１
点を信号点とした場合でも、ほとんど損失のない程度と
する。A/D変換器１によりディジタル化された信号のま
ず１つは、バースト検出手段２に入力される。バースト
検出手段２は通常入力信号を監視し、バースト信号の到
来を検出すると、バースト検出信号をビットタイミング
抽出手段４へ送る。
第５図はバースト検出手段の構成例を示す図である。入
力データに対し逆変調手段20は、変調周期毎にＮサンプ
ル単位で１と−１を交互に乗ずる動作を行う。この時点
では、以前ビット同期は確立しておらず入力データに対
してＮサンプルごとに乗数１と−１を切り替えるタイミ
ングは不定である。この出力を受け、サンプラ21は、変
調周期毎のＮサンプルデータから２分の１変調周期のサ
ンプルデータ２点を抽出し、その出力を奇数サンプル系
列データ と偶数サンプル系列データ とに分配する。データ の各々は、第１及び、第２のローパスフィルタ22、23に
入力されS/Nが改善される。各々の出力は、第１及び、
第２のエンベロープ検出手段24、25により絶対値が計算
され、再度第３及び、第４のローパスフィルタ26、27に
入力され信号分散が改善される。第３及び、第４のロー
パスフィルタ26、27の出力データをSd（21−１）（１＝
1,2,3,…）とSd（21）（１＝1,2,3,…）とすると第３の
エンベロープ検出手段28は、データSd（21−１）とS
d（21）とから絶対値を計算する。第６図は無雑音時の
アナログ入力信号エンベロープに対するサンプルデータ
Sd（21−１）とSd（21）を示している。現時点では、い
まだビット同期は確立しておらず、データSd（21−１）
とSd（21）のサンプルタイミングT21-1とT21はビットタ
イミングに同期していない。よって、いずれのサンプル
も信号点のエンベロープ値を示すとは限らない。この問
題を解決するため、変調周期１シンボル間のエンベロー
プ波形が正弦波の半周期波形に近似できる点に着目し、
サンプルデータSd（21−１）とSd（21）を相直交する信
号と仮定して絶対値を計算することにより、通常の信号
点のエンベロープ値とほぼ同様の出力が得られる。比較
手段29は第３のエンベロープ検出手段28の出力と検出し
きい値とを比較し、それを越えた時、バースト信号検出
と判断する。以上がバースト検出手段２の一例である。
力データに対し逆変調手段20は、変調周期毎にＮサンプ
ル単位で１と−１を交互に乗ずる動作を行う。この時点
では、以前ビット同期は確立しておらず入力データに対
してＮサンプルごとに乗数１と−１を切り替えるタイミ
ングは不定である。この出力を受け、サンプラ21は、変
調周期毎のＮサンプルデータから２分の１変調周期のサ
ンプルデータ２点を抽出し、その出力を奇数サンプル系
列データ と偶数サンプル系列データ とに分配する。データ の各々は、第１及び、第２のローパスフィルタ22、23に
入力されS/Nが改善される。各々の出力は、第１及び、
第２のエンベロープ検出手段24、25により絶対値が計算
され、再度第３及び、第４のローパスフィルタ26、27に
入力され信号分散が改善される。第３及び、第４のロー
パスフィルタ26、27の出力データをSd（21−１）（１＝
1,2,3,…）とSd（21）（１＝1,2,3,…）とすると第３の
エンベロープ検出手段28は、データSd（21−１）とS
d（21）とから絶対値を計算する。第６図は無雑音時の
アナログ入力信号エンベロープに対するサンプルデータ
Sd（21−１）とSd（21）を示している。現時点では、い
まだビット同期は確立しておらず、データSd（21−１）
とSd（21）のサンプルタイミングT21-1とT21はビットタ
イミングに同期していない。よって、いずれのサンプル
も信号点のエンベロープ値を示すとは限らない。この問
題を解決するため、変調周期１シンボル間のエンベロー
プ波形が正弦波の半周期波形に近似できる点に着目し、
サンプルデータSd（21−１）とSd（21）を相直交する信
号と仮定して絶対値を計算することにより、通常の信号
点のエンベロープ値とほぼ同様の出力が得られる。比較
手段29は第３のエンベロープ検出手段28の出力と検出し
きい値とを比較し、それを越えた時、バースト信号検出
と判断する。以上がバースト検出手段２の一例である。
第１図でA/D変換器１によりディジタル化された信号の
１つは、第１の遅延手段３に入力され、あらかじめ定め
られた期間だけ遅らされた後、ビットタイミング抽出手
段４に入力される。第１の遅延手段３の遅延時間はバー
スト検出手段２にバースト信号が到来してからバースト
検出を完了するまでの時間が設定される。これはビット
タイミング抽出手段４がバースト検出信号を受けた時、
プリアンブル先頭部のデータからビットタイミングの推
定ができる様意図したものである。ビットタイミング抽
出手段４は、一定長の入力データよりビットタイミング
の推定を行うものである。
１つは、第１の遅延手段３に入力され、あらかじめ定め
られた期間だけ遅らされた後、ビットタイミング抽出手
段４に入力される。第１の遅延手段３の遅延時間はバー
スト検出手段２にバースト信号が到来してからバースト
検出を完了するまでの時間が設定される。これはビット
タイミング抽出手段４がバースト検出信号を受けた時、
プリアンブル先頭部のデータからビットタイミングの推
定ができる様意図したものである。ビットタイミング抽
出手段４は、一定長の入力データよりビットタイミング
の推定を行うものである。
第７図及び、第８図にビットタイミング抽出手段４の例
を示す。
を示す。
第７図において、入力データに対しエンベロープ検出手
段30は、その絶対値を計算する。直交検波器31はエンベ
ロープ検出手段30の出力を変調周波数の正弦波信号にて
直交検波し、各々の出力は、第１及び、第２のローパス
フィルタ32、33に入力されS/Nが改善される。各々の出
力を受け、逆正接手段34は逆正接を計算しビットタイミ
ングを出力する。直交検波器31は入力データと正弦波
（あるいは余弦波）との乗算値をあらかじめ書き込んだ
ROMと、正弦波（あるいは余弦波）の位相を計数するカ
ウンタとで構成できるが、ハードウェアをより簡単化す
るために第８図に示す構成がとれる。第８図において、
エンベロープ検出手段30の出力を受け、サンプラ35は、
変調周期毎のＮサンプルデータから４分の１変調周期の
サンプルデータ４点を抽出し、その出力をサンプル系列
データSb（41−３）、Sb（41−２）、Sb（41−１）、Sb
（41）（１＝1,2,3,…）とに分配する。エンベロープ検
出手段30の出力には変調周波数成分が含まれており、こ
の正弦波成分を４倍サンプルする事によって、異時刻に
サンプルされたデータSb（41−３）とSb（41−２）は疑
似的に、同時刻に直交検波されたデータとみなされる。
よってデータSb（41−３）とSb（41−２）は各々第１及
び、第２のローパスフィルタ32、33に入力とされるが、
エンベロープ検出手段30の出力には変調周波数成分の他
にも直流成分や高調波成分が含まれており、これらの成
分を相殺するために、乗算器36、37でデータSb（41−
１）とSb（41）とに−１を乗じ、各々を加算器38、39で
データSb（41−３）とSb（41−２）とに加える操作を一
般的に行う。また、この操作はアナログ入力信号の帯域
制限が不十分な場合にはS/Nを改善する効果がある。以
上がビットタイミング抽出手段４の例である。
段30は、その絶対値を計算する。直交検波器31はエンベ
ロープ検出手段30の出力を変調周波数の正弦波信号にて
直交検波し、各々の出力は、第１及び、第２のローパス
フィルタ32、33に入力されS/Nが改善される。各々の出
力を受け、逆正接手段34は逆正接を計算しビットタイミ
ングを出力する。直交検波器31は入力データと正弦波
（あるいは余弦波）との乗算値をあらかじめ書き込んだ
ROMと、正弦波（あるいは余弦波）の位相を計数するカ
ウンタとで構成できるが、ハードウェアをより簡単化す
るために第８図に示す構成がとれる。第８図において、
エンベロープ検出手段30の出力を受け、サンプラ35は、
変調周期毎のＮサンプルデータから４分の１変調周期の
サンプルデータ４点を抽出し、その出力をサンプル系列
データSb（41−３）、Sb（41−２）、Sb（41−１）、Sb
（41）（１＝1,2,3,…）とに分配する。エンベロープ検
出手段30の出力には変調周波数成分が含まれており、こ
の正弦波成分を４倍サンプルする事によって、異時刻に
サンプルされたデータSb（41−３）とSb（41−２）は疑
似的に、同時刻に直交検波されたデータとみなされる。
よってデータSb（41−３）とSb（41−２）は各々第１及
び、第２のローパスフィルタ32、33に入力とされるが、
エンベロープ検出手段30の出力には変調周波数成分の他
にも直流成分や高調波成分が含まれており、これらの成
分を相殺するために、乗算器36、37でデータSb（41−
１）とSb（41）とに−１を乗じ、各々を加算器38、39で
データSb（41−３）とSb（41−２）とに加える操作を一
般的に行う。また、この操作はアナログ入力信号の帯域
制限が不十分な場合にはS/Nを改善する効果がある。以
上がビットタイミング抽出手段４の例である。
第１図でA/D変換器１によりディジタル化された信号の
いま１つは、第２の遅延手段５に入力され、あらかじめ
定められた期間だけ遅らされた後、サンプラ６に入力さ
れる。サンプラ６はビットタイミング抽出手段４が推定
したタイミングを以て、変調周期毎のＮサンプルデータ
より最も確からしいビットタイミングのサンプルデータ
１点を抽出し、その出力を第１のキャリア再生手段７に
入力する。第２の遅延手段５の遅延時間はバースト信号
が到来してからバースト検出手段２がバースト検出を完
了して、さらにビットタイミング抽出手段４が推定し、
サンプラ６が推定タイミングを以てサンプルを開始する
までの時間が設定される。これは第１のキャリア再生手
段７がタイミング推定完了信号を受けた時、プリアンブ
ル先頭部のデータからキャリア周波数及び、位相の推定
ができる様意図したものである。第１のキャリア再生手
段７は、一定長の入力データよりキャリア周波数及び、
位相を推定し、以後推定値を基にキャリアの再生を行う
ものである。
いま１つは、第２の遅延手段５に入力され、あらかじめ
定められた期間だけ遅らされた後、サンプラ６に入力さ
れる。サンプラ６はビットタイミング抽出手段４が推定
したタイミングを以て、変調周期毎のＮサンプルデータ
より最も確からしいビットタイミングのサンプルデータ
１点を抽出し、その出力を第１のキャリア再生手段７に
入力する。第２の遅延手段５の遅延時間はバースト信号
が到来してからバースト検出手段２がバースト検出を完
了して、さらにビットタイミング抽出手段４が推定し、
サンプラ６が推定タイミングを以てサンプルを開始する
までの時間が設定される。これは第１のキャリア再生手
段７がタイミング推定完了信号を受けた時、プリアンブ
ル先頭部のデータからキャリア周波数及び、位相の推定
ができる様意図したものである。第１のキャリア再生手
段７は、一定長の入力データよりキャリア周波数及び、
位相を推定し、以後推定値を基にキャリアの再生を行う
ものである。
第９図に第１のキャリア再生手段７の例を示す。
逆変調手段40は変調周期毎に信号点のサンプルデータを
受け、１サンプルごとに１と−１を交互に乗じて変調を
除去し、キャリア成分を抽出する。キャリア成分の抽出
は周波数てい倍手段によっても可能であるが、非線形損
失が問題となる。本発明の場合、入力データが０π変調
信号であることが事前に判明しているため容易に逆変調
が行え、かつ、非線形損失が生じない。複素フーリエ変
換手段41は、抽出されたキャリア信号を時間軸上信号か
ら周波数軸上信号に変換し、その出力を受け、周波数、
位相推定手段42はキャリア周波数Δωと初期位相θ０を
推定し数値制御発振器（NCO）43に設定する。以後NCO43
は設定値を基にキャリアを再生する。また、キャリア周
波数及び、位相の推定は本実施例の他に時間軸上で全て
を処理する方法等も考えられる。以上が第１のキャリア
再生手段７の一例である。
受け、１サンプルごとに１と−１を交互に乗じて変調を
除去し、キャリア成分を抽出する。キャリア成分の抽出
は周波数てい倍手段によっても可能であるが、非線形損
失が問題となる。本発明の場合、入力データが０π変調
信号であることが事前に判明しているため容易に逆変調
が行え、かつ、非線形損失が生じない。複素フーリエ変
換手段41は、抽出されたキャリア信号を時間軸上信号か
ら周波数軸上信号に変換し、その出力を受け、周波数、
位相推定手段42はキャリア周波数Δωと初期位相θ０を
推定し数値制御発振器（NCO）43に設定する。以後NCO43
は設定値を基にキャリアを再生する。また、キャリア周
波数及び、位相の推定は本実施例の他に時間軸上で全て
を処理する方法等も考えられる。以上が第１のキャリア
再生手段７の一例である。
第１図でサンプラ６でサンプルされた信号のいま１つ
は、第３の遅延手段８に入力され、あらかじめ定められ
た期間だけ遅らされた後、複素乗算器９に出力される。
第３の遅延手段８の遅延時間は、第１のキャリア再生手
段７がキャリア周波数及び、位相を推定しキャリア再生
を開始するまでの時間が設定され、プリアンブル先頭部
からデータの復調が正しく行われる様意図したものであ
る。また、キャリアの初期同期時には必ずスイッチ11に
よって第１のキャリア再生手段７の出力が複素乗算器９
の入力となるように接続され、複素乗算器９は第３の遅
延手段８と第１のキャリア再生手段７の出力とを乗じ再
生データを出力する。ここで、復調装置に入力されるバ
ースト信号のデータとして数百シンボル程度の短いパケ
ットを考えた場合には以上の構成で何ら問題とはならな
いが、可変データ長パケットやデータ部が非常に長いバ
ースト信号が入力された場合には、初期同期時に行うキ
ャリア周波数推定の誤差によって復調がデータ後部に進
むにしたがい位相誤差が拡大するという現象が生じてく
る。したがって、一定長以上のデータが入力される場合
には、第１のキャリア再生手段７が行う初期同期が終了
した後、適当な時刻、すなわち、初期同期時に行われる
周波数の推定誤差が許容される時間内の任意の時刻にス
イッチ11は、第２のキャリア再生手段10の出力が複素乗
算器９の入力となるように接続を切り替える。スイッチ
11が切り替わると同時に第２のキャリア再生手段10は第
１のキャリア再生手段７から現在のキャリア周波数位相
の情報を入力参照し、複素乗算器９の出力を受け、キャ
リア再生を開始する。以後複素乗算器９は第３の遅延手
段８と第２のキャリア再生手段10の出力とを乗じ再生デ
ータを出力する。第２のキャリア再生手段10は連続位相
追尾型のキャリア再生手段であり、例えばコスタスルー
プや逆変調タンク方式等の帰還制御型ループが適当であ
る。以上が本発明によるバースト信号復調装置である。
また第１図に於てバースト信号のプリアンブルが十分長
い場合には、第１、第２、第３の遅延手段３、５、８の
いずれか、または全てを省略することも可能である。さ
らに第２の遅延手段５の入力を第１の遅延手段３の出力
からとる構成や第３の遅延手段８の入力を第１、あるい
は第２の遅延手段３、５の出力からとり、その出力にビ
ットタイミングでサンプルする新たなサンプラを置く構
成も設計上のバリエーションとして当然考えられるが、
本質的には第１図と変わりない。またハードウェアをよ
り簡単化する上で第１、第２、第３の遅延手段３、５、
８は時分割にアドレス制御され読み書きされる１個のRA
Mで構成することもできる。
は、第３の遅延手段８に入力され、あらかじめ定められ
た期間だけ遅らされた後、複素乗算器９に出力される。
第３の遅延手段８の遅延時間は、第１のキャリア再生手
段７がキャリア周波数及び、位相を推定しキャリア再生
を開始するまでの時間が設定され、プリアンブル先頭部
からデータの復調が正しく行われる様意図したものであ
る。また、キャリアの初期同期時には必ずスイッチ11に
よって第１のキャリア再生手段７の出力が複素乗算器９
の入力となるように接続され、複素乗算器９は第３の遅
延手段８と第１のキャリア再生手段７の出力とを乗じ再
生データを出力する。ここで、復調装置に入力されるバ
ースト信号のデータとして数百シンボル程度の短いパケ
ットを考えた場合には以上の構成で何ら問題とはならな
いが、可変データ長パケットやデータ部が非常に長いバ
ースト信号が入力された場合には、初期同期時に行うキ
ャリア周波数推定の誤差によって復調がデータ後部に進
むにしたがい位相誤差が拡大するという現象が生じてく
る。したがって、一定長以上のデータが入力される場合
には、第１のキャリア再生手段７が行う初期同期が終了
した後、適当な時刻、すなわち、初期同期時に行われる
周波数の推定誤差が許容される時間内の任意の時刻にス
イッチ11は、第２のキャリア再生手段10の出力が複素乗
算器９の入力となるように接続を切り替える。スイッチ
11が切り替わると同時に第２のキャリア再生手段10は第
１のキャリア再生手段７から現在のキャリア周波数位相
の情報を入力参照し、複素乗算器９の出力を受け、キャ
リア再生を開始する。以後複素乗算器９は第３の遅延手
段８と第２のキャリア再生手段10の出力とを乗じ再生デ
ータを出力する。第２のキャリア再生手段10は連続位相
追尾型のキャリア再生手段であり、例えばコスタスルー
プや逆変調タンク方式等の帰還制御型ループが適当であ
る。以上が本発明によるバースト信号復調装置である。
また第１図に於てバースト信号のプリアンブルが十分長
い場合には、第１、第２、第３の遅延手段３、５、８の
いずれか、または全てを省略することも可能である。さ
らに第２の遅延手段５の入力を第１の遅延手段３の出力
からとる構成や第３の遅延手段８の入力を第１、あるい
は第２の遅延手段３、５の出力からとり、その出力にビ
ットタイミングでサンプルする新たなサンプラを置く構
成も設計上のバリエーションとして当然考えられるが、
本質的には第１図と変わりない。またハードウェアをよ
り簡単化する上で第１、第２、第３の遅延手段３、５、
８は時分割にアドレス制御され読み書きされる１個のRA
Mで構成することもできる。
（発明の効果） 以上説明したように本発明では、 （１）入力バースト信号を遅延手段により複数回遅延さ
れる事で０π変調信号プリアンブルの再利用を図り、ま
たビット及び、キャリアの初期同期にPLLを用いず、一
定長のデータよりビットタイミング及び、キャリア周波
数、位相を推定する方式をとることによって、従来方式
に比べプリアンブルを約３分の１程度に短縮でき回線効
率の著しい向上が図れる。
れる事で０π変調信号プリアンブルの再利用を図り、ま
たビット及び、キャリアの初期同期にPLLを用いず、一
定長のデータよりビットタイミング及び、キャリア周波
数、位相を推定する方式をとることによって、従来方式
に比べプリアンブルを約３分の１程度に短縮でき回線効
率の著しい向上が図れる。
（２）ビット及び、キャリアの初期同期をブロック推定
により行うため同期時間が入力信号条件に依存せず常に
一定であり、また入力S/Nがあるスレッショルド以上で
は同期失敗による全バースト的誤りが比較的少ない。
により行うため同期時間が入力信号条件に依存せず常に
一定であり、また入力S/Nがあるスレッショルド以上で
は同期失敗による全バースト的誤りが比較的少ない。
（３）初期同期終了後の適当な時刻に、キャリア再生手
段を一回きりの推定に基づく手段から帰還制御型手段に
切り替えることによって可変データ長パケット信号やデ
ータ部が非常に長いバースト信号の復調に対応できる。
段を一回きりの推定に基づく手段から帰還制御型手段に
切り替えることによって可変データ長パケット信号やデ
ータ部が非常に長いバースト信号の復調に対応できる。
（４）全ディジタル的であるため、無調整かつIC化が容
易でディジタル信号処理プロセッサ（DSP）を用いたソ
フトウェア処理も行える。
易でディジタル信号処理プロセッサ（DSP）を用いたソ
フトウェア処理も行える。
等の効果が期待できる。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のバースト信号の構成を示す図、第３図は位相同期
ループを説明するための図、第４図は本発明におけるバ
ースト信号の構成を示す図、第５図はバースト検出手段
の構成例を示す図、第６図は第５図に示した装置の動作
を説明するための図、第７図、第８図はエンベロープ検
出手段の構成例を示す図、第９図は、キャリア再生手段
７の構成例を示す図である。 図において、 １……A/D変換器、２……バースト検出手段、3,5,8……
遅延手段、４……ビットタイミング抽出手段、６……サ
ンプラ、7,10……キャリア再生手段、９……複素乗算
器。
従来のバースト信号の構成を示す図、第３図は位相同期
ループを説明するための図、第４図は本発明におけるバ
ースト信号の構成を示す図、第５図はバースト検出手段
の構成例を示す図、第６図は第５図に示した装置の動作
を説明するための図、第７図、第８図はエンベロープ検
出手段の構成例を示す図、第９図は、キャリア再生手段
７の構成例を示す図である。 図において、 １……A/D変換器、２……バースト検出手段、3,5,8……
遅延手段、４……ビットタイミング抽出手段、６……サ
ンプラ、7,10……キャリア再生手段、９……複素乗算
器。
Claims (2)
- 【請求項１】一定あるいは、不定の保護時間を置いて到
来するバースト状の振幅位相偏移（APSK）変調信号を固
定周波数の発振器にて基底帯域へ周波数変換した相直交
する２チャンネルのアナログ信号を受け、各々を変調ク
ロックのＮ倍（Ｎ＞０の整数）の高速クロックにて標本
化し、各標本値を量子化ビットｎ（ｎ＞０の整数）から
なるディジタル時系列データへ変換するA/Dの変換器
と、前記A/D変換器の出力を受け、前記バースト状信号
の到来を検出するバースト検出手段と、前記A/D変換器
の出力をあらかじめ定められた期間だけ遅らせる第１の
遅延手段と、この第１の遅延手段の出力を受け、前記バ
ースト検出手段からのバースト検出信号をトリガとし、
一定長の入力データよりビットタイミングを推定するビ
ットタイミング抽出手段と、前記A/D変換器の出力をあ
らかじめ定められた期間だけ遅らせる第２の遅延手段の
出力を受け、前記ビットタイミング抽出手段により推定
したタイミングを以て、変調周期毎のサンプルデータよ
り最も確からしいビットタイミングのサンプルデータ１
点を抽出するサンプラと、このサンプラの出力を受け、
前記ビットタイミング抽出手段からのタイミング推定完
了信号をトリガとし、一定長の入力データよりキャリア
周波数及び、位相を推定し、以後推定値を基にキャリア
を再生する第１のキャリア再生手段と、前記サンプラの
いま１つの出力をあらかじめ定められた期間だけを遅ら
せる第３の遅延手段と、この第３の遅延手段の出力を受
け、再生キャリアと乗算する複素乗算器と、前記複素乗
算器の出力を受け、キャリアを再生する第２のキャリア
再生手段と、前記第１のキャリア再生手段と前記第２の
キャリア再生手段の出力を受け、そのいずれか一方が前
記複素乗算器の入力となるように切り替わるスイッチと
を備えたことを特徴とするバースト信号復調装置。 - 【請求項２】受信するバースト状APSK変調信号の先頭部
には、あらかじめ定められたシンボル数の０π変調信号
をプリアンプルとして付加することを規定し、上記バー
スト信号を入力することを特徴とする特許請求の範囲第
１項記載のバースト信号復調装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304292A JPH0720146B2 (ja) | 1989-11-22 | 1989-11-22 | バースト信号復調装置 |
| CA002018855A CA2018855C (en) | 1989-06-14 | 1990-06-13 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| US07/537,354 US5170415A (en) | 1989-06-14 | 1990-06-13 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
| AU57165/90A AU624251B2 (en) | 1989-06-14 | 1990-06-14 | Burst demodulator for establishing carrier and clock timing from a sequence of alternating symbols |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304292A JPH0720146B2 (ja) | 1989-11-22 | 1989-11-22 | バースト信号復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165152A JPH03165152A (ja) | 1991-07-17 |
| JPH0720146B2 true JPH0720146B2 (ja) | 1995-03-06 |
Family
ID=17931277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304292A Expired - Lifetime JPH0720146B2 (ja) | 1989-06-14 | 1989-11-22 | バースト信号復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720146B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6191443B2 (ja) | 2013-03-29 | 2017-09-06 | 株式会社ジェイテクト | ボールねじ用デフレクタ |
-
1989
- 1989-11-22 JP JP1304292A patent/JPH0720146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165152A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| JP3074103B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JPH0552101B2 (ja) | ||
| EP0400782B1 (en) | Offset correction | |
| JP3743629B2 (ja) | 正確にバーストの位置を特定できかつ再生搬送波の周波数誤差の小さな無線通信端末 | |
| EP0381637A1 (en) | A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| CA2180905C (en) | Digital demodulator | |
| JP3403198B2 (ja) | デジタル変調された信号を復調する方法及び復調器 | |
| JPH0720146B2 (ja) | バースト信号復調装置 | |
| JPH0744576B2 (ja) | バースト信号復調装置 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JP3148090B2 (ja) | Ｏｆｄｍ信号同期復調器 | |
| JP4009373B2 (ja) | Ｐｓｋ変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
| JP3852574B2 (ja) | 信号復調装置及び信号復調方法 | |
| JP2570538B2 (ja) | 信号検出方式及びバースト復調装置 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP3446801B2 (ja) | バースト信号復調回路 | |
| KR100246619B1 (ko) | 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치 | |
| JPH0732408B2 (ja) | バースト検出装置 | |
| JP2513330B2 (ja) | バ―スト復調装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPH05211532A (ja) | ビット同期方式及びバースト復調装置 | |
| EP1071241A1 (en) | Clock acquisition and tracking for burst communications | |
| JP3560546B2 (ja) | ビット誤り率推定装置 | |
| JPH11205399A (ja) | Ｇｍｓｋ符号データ再生装置 |