JPH03165152A

JPH03165152A - バースト信号復調装置

Info

Publication number: JPH03165152A
Application number: JP1304292A
Authority: JP
Inventors: Naomasa Yoshida; 尚正吉田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-11-22
Filing date: 1989-11-22
Publication date: 1991-07-17
Anticipated expiration: 2010-03-06
Also published as: JPH0720146B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ＴＤＭＡパケット通信システムや、バースト
状の音声あるいはデータ信号を扱うディジタル通信シス
テムにおいて、これらバースト信号を復調するのに適し
たバースト信号復調装置に関する。

（従来の技術）従来より、バースト状ＡＰＳＫ変調信号を復調する手段
として、比較的電力効率の良い同期検波方式が広範に用
いられており、各バースト毎に短時間でキャリア位相及
び、ビットタイミングを再生する必要がある。これらの
同期時間を短縮する目的で、各バーストの先頭部にキャ
リア及び、ビット同期用の特別なシーケンス、所謂プリ
アンプルを設けるのが普通である。第２図は、通常よく
見られるバースト信号の構成を示しており、キャリア同
期用の無変調信号とビット同期用の甑変調信号をプリア
ンプルとして具備している。このようなバースト信号を
復調する装置には、従来、例えば第３図に示すような位
相同期ループ（ＰＬＬ）が広範に用いられてきた。以下
にその動作を図面を参照して簡単に説明する。図中で太
線は直交信号（または複素信号）、細線は実数信号を示
す。

復調装置に到来するバースト状ＡＰＳＫ変調信号は、−
旦、固定周波数の発振器にて準同期検波され、相直交す
る２チャンネルのアナログ信号となる。各々はＡ／Ｄ変
換器１０により、ビットタイミング抽出手段１３によっ
て抽出、制御される変調クロックに同期したクロックに
て標本化され量子化ピッ）ｎ（ｎ＞０の整数）からなる
ディジタル時系列データに変換される。各データは複素
乗算器１４に置いて、ＰＬＬで制御される再生キャリア
によって同期検波され、再生データを出力する。また、
複素乗算器１４の出力は位相検出器１５に入力され位相
誤差を出力する位相誤差はＰＬＬの応答や雑音帯域を決
定する重要な要因となるループフィルタ１６で低域ろ波
され、その出力で電圧制御発振器１７を制御し、キャリ
アを再生する。一方、バースト検出手段１８は複素乗算
器１２の出力を常時監視し、バースト信号のプリアンプ
ルのうち無変調信号部を検出すると、あらかじめ決定さ
れたＰＬＬ制御フローを起動する。ＰＬＬ制御は、ＰＬ
Ｌ制御手段１９により行われ、主にＰＬＬの応答を加速
し同期を早める目的からループフィルタ１６、電圧制御
発振器１７を段階的に制御してＰＬＬの次数や雑音帯域
を切り替える。また、ＰＬＬ制御手段１９は位相検出器
１５を制御し、入力信号の相数に適した位相比較器を選
択する。

次にプリアンプルのＯｎ変調信号部が到来すると、ビッ
トタイミング抽出手段１３はデータの変化点を検出しビ
ット同期を開始する。キャリア及び、ビット同期はプリ
アンプル終了以前に完了していなければならない。

（発明が解決しようとする課題）以上が従来のバースト信号復調装置の一例である。この
ようなＰＬＬを用いる装置では各種条件により一概に決
定はできないが、キャリア及び、ビット双方の同期時間
を考慮すると、通常３００〜６００シンボルのプリアン
プルを必要とする。このことは、短いデータを扱うパケ
ット通信システムでは回線効率が著しく低下することを
意味する。また、入力信号の位相条件でＰＬＬの同期時
間に大きな隔たりがあり最悪位相条件ではプリアンプル
時間内に同期が完了せず全バーストが受信誤りとなるこ
ともある。

以上の問題点を解決するために、本発明は、従来より短
いプリアンプルで確実な復調が行えるバースト信号復調
装置を提供することを目的とする。

（課題を解決するための手段）本発明のバースト信号復調装置は、一定あるいは、不定
の保護時間を置いて到来するバースト状ＡＰＳＫ変調信
号を固定周波数の発振器にて基底帯域へ周波数変換した
相直交する２チャンネルのアナログ信号を受け、各々を
変調クロックのＮ倍（Ｎ〉０の整数）の高速クロックに
て標本化し各標本値を量子化ビットｎ（ｎ＞０の整数）
からなるディジタル時系列データへ変換するＡ／Ｄ変換
器と、前記Ａ／Ｄ変換器の出力を受け、前記バースト状
信号の到来を検出するバースト検出手段と、前記Ａ／Ｄ
変換器の出力をあらかじめ定められた期間だけ遅らせる
第１の遅延手段と、この第１の遅延手段の出力を受け、
前記バースト検出手段からのバースト検出信号をトリガ
とし、一定長の入力データよりビットタイミングを推定
するビットタイミング抽出手段と、前記Ａ／Ｄ変換器の
出力をあらかじめ定められた期間だけ遅らせる第２の遅
延手段の出力を受け、前記ビットタイミング抽出手段に
より推定したタイミングを以て、変調周期毎のサンプル
データより最も確からしいビットタイミングのサンプル
データ１点を抽出するサンプラと、このサンプラの出力
を受け、前記ビットタイミング抽出手段からのタイミン
グ推定完了信号をトリガとし、一定長の入力データより
キャリア周波数及び、位相を推定し、以後推定値を基に
キャリアを再生する第１のキャリア再生手段と、前記サ
ンプラのいま１つの出力をあらかじめ定められた期間だ
けを遅らせる第３の遅延手段と、この第３の遅延手段の
出力を受け、再生キャリアと乗算する複素乗算器と、前
記複素乗算器の出力を受け、キャリアを再生する第２の
キャリア再生手段と、前記第１のキャリア再生手段と前
記第２のキャリア再生手段の出力を受け、そのいずれが
一方が前言己複素乗算器の入力となるように切り替わる
スイッチとを備えている。

（作用）（実施例）次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す図である。図中で太線
は直交信号（または複素信号）、細線は実数信号を示す
。

まず第１図に示すバースト信号復調装置には、第４図に
示すような軸変調信号をデータ先頭部にプリアンプルと
して付加したバースト状ＡＰＳＫ変調信号が一定あるい
は、不定の保護時間を置いて到来する。その信号は固定
周波数の発振器にて基底帯域へ周波数変換され、相直交
する２チヤネルのアナログ信号となる。

第１図においてＡ／Ｄ変換器１は、各々を変調クロック
のＮ倍（Ｎ〉０の整数）の高速クロックにて標本化し、
各標本値を量子化ピッ）ｎ（ｎ＞０の整数）からなるデ
ィジタル時系列データへ変換する。通常Ｎは、変調クロ
ックの数十倍程度に選ばれＮ点の中から最も確からしい
１点を信号点とした場合でも、はとんど損失のない程度
とする。Ａ／Ｄ変換器１によりディジタル化された信号
のまず１つは、バースト検出手段２に入力される。バー
スト検出手段２は通常入力信号を監視し、バースト信号
の到来を検出すると、バースト検出信号をビットタイミ
ング抽出手段４へ送る。

第５図はバースト検出手段の構成例を示す図である。入
力データに対し逆変調手段２０は、変調周期毎にＮサン
プル単位で１と−１を交互に乗する動作を行う。この時
点では、以前ビット同期は確立しておらず入力データに
対してＮサンプルごとに乗数１と−１を切り替えるタイ
ミングは不定である。この出力を受け、サンプラ２１は
、変調周期毎のＮサンプルデータから２分の１変調周期
のサンプルデータ２点を抽出し、その出力を奇数サンプ
ル系列データ５ｄ（２１−１）（１＝１．２．３．・・
・）と偶数サンプル系列データ５ｄ（２１Ｘ１　：　ｉ
、　２．３．・・・）とに分配する。データ５ｄ（２１
−１）と５ｄ（２１）の各々は、第１及び、第２のロー
パスフィルタ２２．２３に入力されＳ／Ｎが改善される
。各々の出力は、第１及び、第２のエンベロープ検出手
段２４．２５により絶対値が計算され、再度第３及び、
第４のローパスフィルタ２６．２７に入力され信号分散
が改善される。第３及び、第４のローパスフィルタ２６
．２７の出力データを５ｄ（２１−ＩＸ１＝１．２．３
．・・・）と５ｄ（２１）（１＝　１．２．３．・・・
）とすると第３のエンベロープ検出手段２８は、データ
５ｄ（２１−１）と５ｄ（２１）とから絶対値を計算す
る。第６図は無雑音時のアナログ入力信号エンベロープ
に対するサンプルデータ５ｄ（２１−１）と５ｄ（２１
）を示している。現時点では、いまだビット同期は確立
しておらず、データ５ｄ（２１−１）と５ｄ（２１）の
すンプルタイミングＴ２１−１とＴ２１はビットタイミ
ングに同期していない。よって、いずれのサンプルも信
号点のエンベロープ値を示すとは限らない。この問題を
解決するため、変調周期１シンボル間のエンベロープ波
形が正弦波の半周期波形に近似できる点に着目し、サン
プルデータ５ｄ（２１−１）と５ｄ（２１）を相直交す
る信号と仮定して絶対値を計算することにより、常に信
号点のエンベロープ値とほぼ同様の出力が得られる。比
較手段２９は第３のエンベロープ検出手段２８の出力と
検出しきい値とを比較し、それを越えた時、バースト信
号検出と判断する。以上がバースト検出手段２の一例で
ある。

第１図でＡ／Ｄ変換器１によりディジタル化された信号
の１つは、第１の遅延手段３に入力され、あらかじめ定
められた期間だけ遅らされた後、ビットタイミング抽出
手段４に入力される。第１の遅延手段３の遅延時間はバ
ースト検出手段２にバースト信号が到来してからバース
ト検出を完了するまでの時間か設定される。これは、ビ
ットタイミング抽出手段４がバースト検出信号を受けた
時、プリアンプル先頭部のデータからビットタイミング
の推定ができる様意図したものである。ビットタイミン
グ抽出手段４は、一定長の入力データよりビットタイミ
ングの推定を行うものである。

第７図及び、第８図にビットタイミング抽出手段４の例
を示す。

第７図において、入力データに対しエンベロープ検出手
段３０は、その絶対値を計算する。直交検波器３１はエ
ンベロープ検出手段３０の出力を変調周波数の正弦波信
号にて直交検波し、各々の出力は、第１及び、第２のロ
ーパスフィルタ３２．３３に入力されＳ／Ｎが改善され
る。各々の出力を受け、逆正接手段３４は逆正接を計算
しビットタイミングを出力する。直交検波器３１は入力
データと正弦波（あるいは余弦波）との乗算値をあらか
じめ書き込んだＲＯＭと、正弦波（あるいは余弦波）の
位相を計数するカウンタとで構成できるが、ハードウェ
アをより簡単化するために第８図に示す構成がとれる。

第８図において、エンベロープ検出手段３０の出力を受
け、サンプラ３５は、変調周期毎のＮサンプルデータか
ら４分の１変調周期のサンプルデータ４点を抽出し、そ
の出力をサンプル系列データ８ｂ（４１−３）、８ｂ（
４１−２）、８ｂ（４１−１）、５ｂ（４１Ｘ１＝１．
２．３．・・・）とに分配する。エンベロープ検出手段
３０の出力には変調周波数成分が含まれており、この正
弦波成分を４倍サンプルする事によって、異時側にサン
プルされたデータ８ｂ（４１−３）と８ｂ（４１−２）
は疑似的に、同時刻に直交検波されたデータとみなされ
る。よってデータ８ｂ（４１−３）と８ｂ（４１−２）
は各々第１及び、第２のローパスフィルタ３２．３３に
入力とされるが、エンベロープ検出手段３０の出力には
変調周波数成分の他にも直流成分や高調波成分が含まれ
ており、これらの成分を相殺するために、乗算器３６．
３７でデータ８ｂ（４１−１）と８ｂ（４１）とに−１
を乗じ、各々を加算器３８．３９でデータ８ｂ（４１−
３）と８ｂ（４１−２）とに加える操作を一般的に行う
。また、この操作はアナログ入力信号の帯域制限が不十
分な場合にはＳ／Ｎを改善する効果がある。以上がビッ
トタイミング抽出手段４の例である。

第１図でＡ／Ｄ変換器１によりディジタル化された信号
のいま１つは、第２の遅延手段５に入力され、あらかじ
め定められた期間だけ遅らされた後、サンプラ６に入力
される。サンプラ６はビットタイミング抽出手段４が推
定したタイミングを以て、変調周期毎のＮサンプルデー
タより最も確からしいビットタイミングのサンプルデー
タ１点を抽出し、その出力を第１のキャリア再生手段７
に入力する。第２の遅延手段５の遅延時間はバースト信
号が到来してからバースト検出手段２がバースト検出を
完了して、さらにビットタイミング抽出手段４が推定し
、サンプラ６が推定タイミングを以てサンプルを開始す
るまでの時間が設定される。これは第１のキャリア再生
手段７がタイミング推定完了信号を受けた時、プリアン
プル先頭部のデータからキャリア周波数及び、位相の推
定ができる様意図したものである。

第１のキャリア再生手段７は、一定長の入力データより
キャリア周波数及び、位相を推定し、以後推定値を基に
キャリアの再生を行うものである。

第９図に第１のキャリア再生手段７の例を示す。

逆変調手段４０は変調周期毎に信号点のサンプルデータ
を受け、１サンプルごとに１と−１を交互に乗じて変調
を除去し、キャリア成分を抽出する。

キャリア成分の抽出は周波数てい借手段によっても可能
であるが、非線形損失が問題となる。本発明の場合、入
力データがＯｎ変調信号であることが事前に判明してい
るため容易に逆変調が行え、かつ、非線形損失が生じな
い。複素フーリエ変換手段４１は、抽出されたキャリア
信号を時間軸上信号から周波数軸上信号に変換し、その
出力を受け、周波数、位相推定手段４２はキャリア周波
数Δωと初期位相θ０を推定し数値制御発振器（ＮＣ○
）４３に設定する。以後ＮＣ０４３は設定値を基にキャ
リアを再生する。また、キャリア周波数及び、位相の推
定は本実施例の他に時間軸上で全てを処理する方法等も
考えられる。以上が第１のキャリア再生手段７の一例で
ある。

第１図でサンプラ６でサンプルされた信号のいま１つは
、第３の遅延手段８に入力され、あらかじめ定められた
期間だけ遅らされた後、複素乗算器９に出力される。第
３の遅延手段８の遅延時間は、第１のキャリア再生手段
７がキャリア周波数及び、位相を推定しキャリア再生を
開始するまでの時間が設定され、プリアンプル先頭部が
らデータの復調が正しく行われる様意図したものである
。また、キャノアの初期同期時には必ずスイッチ１１に
よって第１のキャリア再生手段７の出力が複素乗算器９
の入力となるように接続され、複素乗算器９は第３の遅
延手段８と第１のキャリア再生手段７の出力とを乗じ再
生データを出力する。ここで、復調装置に入力されるバ
ースト信号のデータとして数百シンボル程度の短いパケ
ットを考えた場合には以上の構成で何ら問題とはならな
いが、可変データ長パケットやデータ部が非常に長いバ
ースト信号が入力された場合には、初期同期時に行うキ
ャリア周波数推定の誤差によって復調がデータ後部に進
むにしたがい位相誤差が拡大するという現象が生じてく
る。したがって、一定長以上のデータが入力される場合
には、第１のキャリア再生手段７が行う初期同期が終了
した後、適当な時刻、すなわち、初期同期時に行われる
周波数の推定誤差が許容される時間内の任意の時刻にス
イッチ１１は、第２のキャリア再生手段１０の出力が複
素乗算器９の入力となるように接続を切り替える。スイ
ッチ１１が切り替わると同時に第２のキャリア再生手段
１０は第１のキャリア再生手段７から現在のキャリア周
波数位相の情報を入力参照し、複素乗算器９の出力を受
け、キャリア再生を開始する。以後複素乗算器９は第３
の遅延手段８と第２のキャリア再生手段１０の出力とを
乗じ再生データを出力する。第２のキャリア再生手段１
０は連続位相追尾型のキャリア再生手段であり、例えば
コスタスループや逆変調タンク方式等の帰還制御型ルー
プが適当である。以上が本発明によるバースト信号復調
装置である。また第１図に於てバースト信号のプリアン
プルが十分長い場合には、第１、第２、第３の遅延手段
３．５．８のいずれか、または全てを省略することも可
能である。さらに第２の遅延手段５の入力を第１の遅延
手段３の出力からとる構成や第３の遅延手段８の入力を
第１、あるいは第２の遅延手段３．５の出力からとり、
その出力にビットタイミングでサンプルする新たなサン
プラを置く構成も設計上のバリエーションとして当然考
えられるが、本質的には第１図と変わりない。またハー
ドウェアをより簡単化する上で第１、第２、第３の遅延
手段３．５．８は時分割にアドレス制御され読み書きさ
れる１個のＲＡＭで構成することもできる。

（発明の効果）以上説明したように本発明では、（１）入力バースト信号を遅延手段により複数回遅延さ
れる事で０１変調信号プリアンプルの再利用を図り、ま
たビット及び、キャリアの初期同期にＰＬＬを用いず、
一定長のデータよりビットタイミング及び、キャリア周
波数、位相を推定する方式をとることによって、従来方
式に比ベブリアンプルを約３分の１程度に短縮でき回線
効率の著しい向上が図れる。

（２）ビット及び、キャリアの初期同期をブロック推定
により行うため同期時間が入力信号条件に依存せず常に
一定であり、また入力Ｓ／Ｎがあるスレッショルド以上
では同期失敗による全バースト的誤りが比較的少ない。

（３）初期同期終了後の適当な時刻に、キャリア再生手
段を一回きりの推定に基づく手段から帰還制御型手段に
切り替えることによって可変データ長パケット信号やデ
ータ部が非常に長いバースト信号の復調に対応できる。

（４）全ディジタル的であるため、無調整かつＩＣ化が
容易でディジタル信号処理プロセッサ（ＤＳＰ）を用い
たソフトウェア処理も行える。

等の効果が期待できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従来のバースト信号の構成を示す図、第３図は位相同期
ループを説明するための図、第４図は本発明におけるバ
ースト信号の構成を示す図、第５図はバースト検出手段
の構成例を示す図、第６図は第５図に示した装置の動作
を説明するための図、第７図、第８図はエンベロープ検
出手段の構成例を示す図、第９図は、キャリア再生手段
７の構成例を示す図である。図において、１・・・Ａ／Ｄ変換器、２・・・バースト検出手段、３
．５．８・・・遅延手段、４・・・ビットタイミング抽
出手段、６・・・サンプラ、７，１０・・・キャリア再
生手段、９・・・複素乗算器。

Claims

【特許請求の範囲】

（１）一定あるいは、不定の保護時間を置いて到来する
バースト状の振幅位相偏移（ＡＰＳＫ）変調信号を固定
周波数の発振器にて基底帯域へ周波数変換した相直交す
る２チャンネルのアナログ信号を受け、各々を変調クロ
ックのＮ倍（Ｎ＞０の整数）の高速クロックにて標本化
し、各標本値を量子化ビットｎ（ｎ＞０の整数）からな
るディジタル時系列データへ変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力を受け、前記バースト状信号の
到来を検出するバースト検出手段と、前記Ａ／Ｄ変換器
の出力をあらかじめ定められた期間だけ遅らせる第１の
遅延手段と、この第１の遅延手段の出力を受け、前記バ
ースト検出手段からのバースト検出信号をトリガとし、
一定長の入力データよりビットタイミングを推定するビ
ットタイミング抽出手段と、前記Ａ／Ｄ変換器の出力を
あらかじめ定められた期間だけ遅らせる第２の遅延手段
の出力を受け、前記ビットタイミング抽出手段により推
定したタイミングを以て、変調周期毎のサンプルデータ
より最も確からしいビットタイミングのサンプルデータ
１点を抽出するサンプラと、このサンプラの出力を受け
、前記ビットタイミング抽出手段からのタイミング推定
完了信号をトリガとし、一定長の入力データよりキャリ
ア周波数及び、位相を推定し、以後推定値を基にキャリ
アを再生する第１のキャリア再生手段と、前記サンプラ
のいま１つの出力をあらかじめ定められた期間だけを遅
らせる第３の遅延手段と、この第３の遅延手段の出力を
受け、再生キャリアと乗算する複素乗算器と、前記複素
乗算器の出力を受け、キャリアを再生する第２のキャリ
ア再生手段と、前記第１のキャリア再生手段と前記第２
のキャリア再生手段の出力を受け、そのいずれか一方が
前記複素乗算器の入力となるように切り替わるスイッチ
とを備えたことを特徴とするバースト信号復調装置。
（２）受信するバースト状ＡＰＳＫ変調信号の先頭部に
は、あらかじめ定められたシンボル数の０ｎ変調信号を
プリアンプルとして付加することを規定し、上記バース
ト信号を入力することを特徴とする特許請求の範囲第１
項記載のバースト信号復調装置。