JP3560546B2

JP3560546B2 - ビット誤り率推定装置

Info

Publication number: JP3560546B2
Application number: JP2000390598A
Authority: JP
Inventors: 浩一筒井
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2000-12-22
Filing date: 2000-12-22
Publication date: 2004-09-02
Anticipated expiration: 2020-12-22
Also published as: JP2002199036A

Description

【０００１】
【発明の属する技術分野】
本発明は移動通信機に関し、特にデジタル変調方式を使用した移動体通信システムに用いる受信機のビット誤り率（ＢＥＲ）推定装置に関するものである。
【０００２】
【従来の技術】
デジタル変調方式を使用した移動体通信システムにおいては、サービスエリアの信号伝播調査のように伝送したビットの誤り率の推定が必要となる場合があり、一方、ビットの誤り率の推定結果は、推定した誤り率が所定の閾値を超えるような場合により強い誤り訂正能力を持つ誤り訂正方式に切替える等の種々の伝送制御にも利用できる。
【０００３】
誤り率推定の一方法としては、特開平９−１２１２０６号公報に記載された方法がある。この方法では、デジタル変調方式の信号に挿入されるフレームの同期信号等の既知信号を認識して、送られてくるべき既知信号のビットパターンと実際に復調したビットパターンとの照合によって誤り率を推定する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の方法ではフレーム同期信号等の既知信号を復調した後に復調された既知信号を構成する各ビット毎の照合を行なっていたため、誤り率を推定するための演算時間が長くなるという問題があった。
【０００５】
そこで本発明の目的は、上記問題点に鑑み、既知信号を復調することなく誤り率を推定し、より少ない演算時間でビット誤り率を推定するビット誤り率推定装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明によれば、フレーム長毎に複数シンボル長の既知シンボルを挿入したデジタル変調信号を復調する受信機に用いるビット誤り率推定装置であって、デジタル変調信号をサンプリングするＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の出力をローパスフィルタを通して入力し、１シンボル期間だけ逐次遅延させる複数の１シンボル遅延手段と、前記１シンボル遅延手段の各出力を前記同期シンボルのベクトル値で除算する複数の逆変調手段と、前記複数の逆変調手段の出力からビット誤り率を推定するビット誤り率推定手段と、を有するビット誤り率推定装置が提供される。
【０００７】
前記装置において、受信波はシンボル毎に差動化したデジタル変調波であり、前記複数の逆変調手段の出力の隣り合う２つの出力ベクトル間の回転ベクトル値を算出するベクトル差動演算手段と、前記ベクトル差動演算手段の出力ベクトル値を用いてビット誤り率を推定するビット誤り率推定手段と、を有する。
【０００８】
【発明の実施の形態】
図１は、本発明によるビット誤り率推定装置の基本構成を示したものである。ここでは、説明の便宜上からＱＰＳＫ変調信号を使用するビット誤り率推定装置について説明する。なお、図１に示す本願構成は、ＱＰＳＫ変調信号に限定されることなく既知の複数シンボルからなるデジタル変調信号一般に適用可能である。
【０００９】
図１において、ＱＰＳＫ変調された既知のフレーム同期信号を含むデジタル変調信号はアナログ／デジタル（Ａ／Ｄ）コンバータ１に入力され、サンプリングクロック生成回路２からのサンプリングクロックによりサンプリングされてデジタルデータに変換される。ここでは、シンボルレートに対して４〜８倍のオーバーサンプリングがなされる。次に、サンプリングされた受信信号はローパスフィルタから成るマッチドフィルタ３に入力される。そこでは、受信信号を送信側のフィルタ特性と整合させて送信側の信号タイミングで所定の値に収束させると共に、不要な信号を除去する。
【００１０】
次段には、受信されるシンボル数Ｎから成る既知のフレーム同期信号に対応してＮ個の逆変調部５_１〜５_ＮとＮ−１個の１シンボル遅延回路４_１〜４_Ｎ−１が設けられる。マッチドフィルタ３からのデータは、各１シンボル遅延回路４_１〜４_Ｎ−１により１シンボル期間だけ逐次遅延され、１シンボル遅延回路４_１〜４_Ｎ−１を通過したそれぞれのシンボル信号はその各々に対応する逆変調部５_１〜５_Ｎによって逆変調される。
【００１１】
各逆変調部５_１〜５_Ｎからは、図１の右側に点線枠で示すように、フレーム同期信号を構成する各同期シンボル値をその既知の同期シンボルのベクトル値で除算した値が出力される。その結果、フレーム同期信号を構成するシンボル列の受信完了時点で、各逆変調部５_１〜５_Ｎからは各シンボル値に応じた逆位相回転が与えられ、それぞれが基準位相α（ＱＰＳＫの場合には、逆変調部で偏角αがπ／４に回転するように設定しておく）を有することになったシンボル値が出力される。それらはビット誤り率（ＢＥＲ）推定部６に入力される。
【００１２】
図２には、ＱＰＳＫ変調信号を使用したフレーム同期信号を理想状態で受信した時のビット誤り率推定部に入力されるベクトルＡ（００）の一例を示している。ここでカッコ内は各シンボルに割り当てられた２ビットの２進値である。図２の横軸及び縦軸はそれぞれＩ軸及びＱ軸であり、そこにはＱＰＳＫ変調信号で受信される他のシンボルのベクトルＢ（１０）、Ｃ（１１）、及びＤ（０１）も併せて示してある。
【００１３】
図３には、前記理想ベクトルＡの周囲に実際に受信されるベクトルの例をそれぞれの点で表している。
図２及び３から分かるように、フレーム同期信号を受信した時点でそれを構成する全てのシンボルのベクトルはＩＱ座標平面の第１象限内（Ｉ＞０、Ｑ＞０）に存在することになる。もし、その幾つかのシンボルのベクトルが第２象限内（Ｉ＜０、Ｑ＞０）又は第４象限内（Ｉ＞０、Ｑ＜０）に存在するなら、それらの各ベクトルＢ（１０）又はＤ（０１）は第１象限内のベクトルＡ（００）を基準として１ビットのエラーを有することになる。同様に、第３象限内のベクトルＣ（１１）の場合は２ビットのエラーを有することになる。
【００１４】
図４は、既知の複数シンボルからなる受信信号の上述したビットエラー検出原理を用いるビット誤り率推定部６（図１）のビット誤り推定フローの一例を示したものである。
ここでは、先ずシンボル番号ｉ及びエラーカウント数ｅのそれぞれの初期値としてそれぞれ“１”及び“０”が設定される（Ｓ１０１及び１０２）。ステップＳ１０３〜１０６ではシンボル番号ｉがＩＱ座標のいずれの象限に存在するか否かが判断される。すなわち、ステップＳ１０３ではシンボル番号ｉのベクトルのＩ座標Ｉ（ｉ）がＩ（ｉ）＞０（第１又は第４象限）か否かが判断され、それ以外（第２又は第３象限）の場合はエラーカウント数ｅに１が加算される（Ｓ１０４）。
【００１５】
次に、ステップＳ１０５において同じシンボル番号ｉのベクトルのＱ座標Ｑ（ｉ）がＱ（ｉ）＞０（第１又は第２象限）か否かが判断され、それ以外（第３又は第４象限）の場合にもエラーカウント数ｅに１が加算される（Ｓ１０６）。その結果、ベクトルが第２又は第４象限に存在する場合にはエラーカウント数ｅに１が加算され、第３象限に存在する場合にはエラーカウント数ｅに２が加算されることになる。
【００１６】
ステップＳ１０７により全てのシンボル（ｉ＝１〜Ｎ）について上記の動作が実行され、ステップＳ１０８では全ての受信ビット数（シンボル数Ｎ×２）に対するエラー率ｅ／２Ｎの演算結果が出力される。なお、本フローはフレーム毎に同期シンボルの受信値が遅延回路内にはいるタイミングで実行される。また、ここでは１フレーム毎にエラー率を算出しているが、推定精度を良くするために複数フレームで算出しても良い。この方法によれば、従来のように既知シンボルを復調してから比較する必要がなくなるので演算量が少なくなり、装置の簡素化が達成される。
【００１７】
図５は、本発明によるπ／４ＤＱＰＳＫデジタル変調を使用したビット誤り率推定装置の構成例を示したものである。ここでは、点線枠内は図１の基本構成と同様であり、図１の逆変調部５₁〜５_Nの出力信号が本例のために新たに追加された除算器７ ₁ 〜７ _N-1に与えられ、その演算結果が本例のビット誤り率推定部６’に与えられる。
【００１８】
図５では、受信波がπ／４ＤＱＰＳＫデジタル変調信号であり、このような前シンボルからの回転角の差動波からなる変調信号の復調では、図１に示した逆変換部５_１〜５_Ｎからの各出力のうち相互に隣接する逆変換部の出力間の差分、すなわち前シンボルからの回転角ベクトルを求めることになる。本例では、このための除算器７_１〜７_Ｎ−１が新に追加されている。
【００１９】
図６には、π／４ＤＱＰＳＫ変調信号を使用したフレーム同期信号を理想状態で受信した時のビット誤り率推定部に入力されるベクトルＡ（００）の一例を示している。ここでカッコ内は各シンボルに割り当てられた２ビットの２進値であり、π／４ＤＱＰＳＫ変調信号で受信される他のシンボルのベクトルＢ（１０）、Ｃ（１１）、及びＤ（０１）も併せて示してある。
【００２０】
本例は、先の図２の場合と異なり、前シンボルからの回転角の差分が対応する逆変調部５_１〜５_Ｎで各々補正されるため、フレーム同期信号を構成する各同期シンボルの相互に隣接する逆変換部からの出力の差分はゼロであり、従ってそれらを除算器７_１〜７_Ｎ−１によって除算したベクトル回転角も図６に示すように全てゼロとなる。なお、これはπ／４ＤＱＰＳＫデジタル変調信号に限らず、一般に差動波を受信する場合に当てあまる。
【００２１】
図７は、図５に示すビット誤り率推定部６’のビット誤り推定フローの一例を示したものである。
先ずシンボル番号ｉ及びエラーカウント数ｅのそれぞれの初期値としてそれぞれ“１”及び“０”が設定される（Ｓ２０１及び２０２）。ステップＳ２０３〜２０４及びＳ２０７〜２０９ではシンボル番号ｉが図６のＩＱ座標のいずれの対角線領域内に存在するか否かが判断される。
【００２２】
すなわち、ステップＳ２０３ではシンボル番号ｉのベクトルのＩ座標Ｉ（ｉ）及びＱ座標Ｑ（ｉ）の絶対値が比較され、｜Ｉ（ｉ）｜＜｜Ｑ（ｉ）｜の場合には図６のベクトルＢ（１０）又はＤ（０１）が存在する対角線領域内にあるものと判断され、エラーカウント数ｅに１が加算される（Ｓ２０８）。それ以外で且つＩ（ｉ）＜０の場合には、ベクトルＣ（１１）が存在する対角線領域内にあるものと判断され、エラーカウント数ｅに２が加算される（Ｓ２０４及び２０７）。以降の動作は図４の場合と同様である。
【００２３】
なお、本フローでもフレーム毎に同期シンボルの受信値が遅延回路内にはいるタイミングで実行される。また、推定精度を良くするために複数フレームで算出しても良い。この方法によれば、位相を差動化した変調波でもビット誤り率の推定演算量を削減することができる。
【００２４】
図８は、図５の構成によるビット誤り率推定装置の別の態様例を示したものである。
本例では、図５の各除算器７_１〜７_Ｎ−１からの出力に所定のベクトル回転角を付与するための乗算器８_１〜８_Ｎ−１がさらに設けられている。一方、ビット誤り率の推定には図１と同じビット誤り率推定部６が用いられる。
【００２５】
乗算器８_１〜８_Ｎ−１は、除算器７_１〜７_Ｎ−１によって前シンボルからの回転角ベクトルを求めた後、さらにπ／４の回転（１＋ｊ１）をそれに付与するためのものである。その結果、図２及び３と図６との比較から明らかなように、図６の各ベクトルにα＝π／４の回転角を固定的に与えることで、図２及び３におけるＩＱ座標と各ベクトルとの関係と全く同様になる。従って、本例のビット誤り率推定部６は、図７ではなく先に示した図４のビット誤り率の推定フローを使用することができる。
【００２６】
本例の利点は、図７における｜Ｉ（ｉ）｜及び｜Ｑ（ｉ）｜の絶対値を求める計算が不要となる点にある。これにより、位相を差動化した変調波においてもビット誤り率の推定演算量をより一層削減することができる。
【００２７】
図９は、図８のビット誤り率推定装置を使用した同期タイミング再生装置の一実施例を示したものである。
なお、図９の同期タイミング再生装置において、フレーム同期タイミング再生に関する部分は本願発明者の先の出願（特開２０００−１６５４６５号公報）で詳細に説明されており、ここでの説明は主に本願発明と関連する部分に留める。また、本願の図１及び図８と同様な個所については同じ引用符号を付している。
【００２８】
フレーム同期タイミングの再生動作は、前記先の出願の明細書段落番号［００２２］〜［００２８］に詳細に記載されており、本願発明と同様に１シンボル遅延回路４_１〜４_Ｎ−１及び逆変調部５_１〜５_Ｎ等を使って最終的に閾値判定部２３からフレーム同期クロックが出力される。図９の例は、そのようにフレーム同期タイミングの再生に使用されるＡ／Ｄコンバータ１、マッチドフィルタ３、サンプリングクロック生成回路２、１シンボル遅延回路４_１〜４_Ｎ−１、及び逆変調部５_１〜５_Ｎ等を本願発明のビット誤り率推定装置と共用した点に特徴がある。本例のビット誤り率推定装置の動作はこれまでの説明から明らかであり、ここではこれ以上説明はしない。
【００２９】
このように、本例によれば同期タイミング再生装置の同期検出部、遅延部、及び逆変調部と本願のビット誤り率推定装置が共用可能となり、これまで述べた演算量の低減に加えて、さらに装置の簡素化も同時に達成される。
【００３０】
【発明の効果】
以上述べたように、本発明によれば既知信号を復調することなく誤り率を推定し、より少ない演算時間でビット誤り率を推定するビット誤り率推定装置を提供することが可能になる。本発明によるビット誤り率推定装置は、ＱＰＳＫやＤＱＰＳＫ等の既知の信号パターンを有する種々のデジタル変調方式に適用可能であり、さらに同様の構成を有する同期タイミング再生装置とのハードウェア若しくはソフトウェア処理の共用化も可能となる。
【図面の簡単な説明】
【図１】本発明によるビット誤り率推定装置の基本構成を示した図である。
【図２】ＱＰＳＫ変調信号を使用したフレーム同期信号を理想状態で受信した時の受信ベクトルの一例を示した図である。
【図３】ＩＱ座標上の受信ベクトルの一例を示した図である。
【図４】ビット誤り推定フローの一例（１）を示した図である。
【図５】π／４ＤＱＰＳＫデジタル変調を使用したビット誤り率推定装置の構成例を示した図である。
【図６】π／４ＤＱＰＳＫ変調信号を使用したフレーム同期信号を理想状態で受信した時の受信ベクトルの一例を示した図である。
【図７】ビット誤り推定フローの一例（２）を示した図である。
【図８】図５の構成によるビット誤り率推定装置の別の態様例を示した図である。
【図９】図８のビット誤り率推定装置を使用した同期タイミング再生装置の一実施例を示した図である。
【符号の説明】
１…Ａ／Ｄコンバータ
２…サンプリングクロック生成回路
３…マッチドフィルタ
４_１〜４_Ｎ−１…１シンボル遅延回路
５_１〜５_Ｎ…逆変換部
６、６’…ビット誤り率推定部
７_１〜７_Ｎ−１…除算器
８_１〜８_Ｎ−１…乗算器

Claims

フレーム長毎に複数シンボル長の既知シンボルを挿入したデジタル変調信号を復調する受信機に用いるビット誤り率推定装置であって、
デジタル変調信号をサンプリングするＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段の出力をローパスフィルタを通して入力し、１シンボル期間だけ逐次遅延させる複数の１シンボル遅延手段と、
前記１シンボル遅延手段の各出力をその既知の同期シンボルのベクトル値で除算する複数の逆変調手段と、
前記複数の逆変調手段の出力の隣り合う２つの出力ベクトル間の回転ベクトル値を算出するベクトル差動演算手段と、
前記ベクトル差動演算手段の出力ベクトル値がＩＱ座標の所定の領域外にあるときに対応シンボルの受信エラーと判定し、前記所定の領域外における前記出力ベクトル値の配置によってビット誤り率を推定するビット誤り率推定手段と、
を有することを特徴とするビット誤り率推定装置。
受信波はシンボル毎に差動化したデジタル変調波であり、
前記ベクトル差動演算手段の出力ベクトル値をπ／４回転する回転演算手段と、
前記回転演算手段の出力ベクトル値の実部および虚部の符号を判定する符号判定手段と、
前記符号判定手段の判定値をカウントするカウント手段と、
一定時間毎にカウント手段のカウント値からビット誤り率に変換するビット誤り率変換手段と、
を有することを特徴とする請求項１のビット誤り率推定装置。