JPH08139775A - ディジタル復調装置 - Google Patents
ディジタル復調装置Info
- Publication number
- JPH08139775A JPH08139775A JP6304271A JP30427194A JPH08139775A JP H08139775 A JPH08139775 A JP H08139775A JP 6304271 A JP6304271 A JP 6304271A JP 30427194 A JP30427194 A JP 30427194A JP H08139775 A JPH08139775 A JP H08139775A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- bit error
- signal
- error rate
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】ビットエラーレートの変動に関わらず極めて短
時間に復調のタイミングポイントを検出し、良好な復調
信号を得ることが可能なディジタル復調装置を提供す
る。 【構成】相関判定手段と補正量検出部との間に切り換え
部を設け、該切り換え部はビットエラー推定手段の出力
に基づいて相関検出手段と補正量検出手段との接続状態
を切り換えて、ビットエラーレートが大きい場合には最
大の相関およびこれに次いで大きい相関を呈する相関デ
ータの２出力を選択し、ビットエラーが小さい場合には
前記２出力に次いで順次大きい相関を呈する相関データ
の２出力を選択するので、ビットエラーレートが小さい
場合であっても確実に正しいタイミングポイントを検出
することができる
時間に復調のタイミングポイントを検出し、良好な復調
信号を得ることが可能なディジタル復調装置を提供す
る。 【構成】相関判定手段と補正量検出部との間に切り換え
部を設け、該切り換え部はビットエラー推定手段の出力
に基づいて相関検出手段と補正量検出手段との接続状態
を切り換えて、ビットエラーレートが大きい場合には最
大の相関およびこれに次いで大きい相関を呈する相関デ
ータの２出力を選択し、ビットエラーが小さい場合には
前記２出力に次いで順次大きい相関を呈する相関データ
の２出力を選択するので、ビットエラーレートが小さい
場合であっても確実に正しいタイミングポイントを検出
することができる
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号により変
調した変調波を復調する回路、殊に差動符号化による変
調を施した角度変調波を非同期に復調するディジタル復
調装置に関する。
調した変調波を復調する回路、殊に差動符号化による変
調を施した角度変調波を非同期に復調するディジタル復
調装置に関する。
【０００２】
【従来の技術】ディジタル信号の変復調方式としては、
ディジタル信号の状態値に応じて搬送波の振幅を変化せ
しめる振幅変調方式、位相あるいは周波数を変化せしめ
る所謂角度変調方式がよく知られており、ディジタル移
動通信の分野では伝送路に於ける振幅歪みの影響を受け
にくい角度変調方式を用いるのが一般的である。
ディジタル信号の状態値に応じて搬送波の振幅を変化せ
しめる振幅変調方式、位相あるいは周波数を変化せしめ
る所謂角度変調方式がよく知られており、ディジタル移
動通信の分野では伝送路に於ける振幅歪みの影響を受け
にくい角度変調方式を用いるのが一般的である。
【０００３】まず角度変調について耐歪特性が優れ移動
通信に適したπ／４シフト４相位相変調（π／４シフト
ＱＰＳＫ）方式を例に簡単に説明する。図４はπ／４シ
フトＱＰＳＫ変調装置の基本構成を示すブロック図であ
る。シリアル／パラレル変換器３６は入力したディジタ
ルの２値データ列を２ビットを一組とする単位データ
（Ｘ、Ｙ）に変換する。この単位データを一般に１シン
ボルと称し、これを一周期として処理が進められる。差
動符号化回路３７は信号の変化分（差分）に対して
（Ｘ、Ｙ）の情報を担わせたＩチャネルとＱチャネルと
から成るベースバンド信号を生成し、該ベースバンド信
号はローパスフィルタ（ＬＰＦ）３８、３９により帯域
制限される。而して、搬送波ωCの同相、直交成分を夫
々この帯域制限されたベースバンド信号に乗算すること
より振幅変調した後、双方を合成して変調波を得るもの
である。
通信に適したπ／４シフト４相位相変調（π／４シフト
ＱＰＳＫ）方式を例に簡単に説明する。図４はπ／４シ
フトＱＰＳＫ変調装置の基本構成を示すブロック図であ
る。シリアル／パラレル変換器３６は入力したディジタ
ルの２値データ列を２ビットを一組とする単位データ
（Ｘ、Ｙ）に変換する。この単位データを一般に１シン
ボルと称し、これを一周期として処理が進められる。差
動符号化回路３７は信号の変化分（差分）に対して
（Ｘ、Ｙ）の情報を担わせたＩチャネルとＱチャネルと
から成るベースバンド信号を生成し、該ベースバンド信
号はローパスフィルタ（ＬＰＦ）３８、３９により帯域
制限される。而して、搬送波ωCの同相、直交成分を夫
々この帯域制限されたベースバンド信号に乗算すること
より振幅変調した後、双方を合成して変調波を得るもの
である。
【０００４】尚、π／４シフトＱＰＳＫ方式は、２値信
号”１”、”０”に応じて振幅”Ａ”、”−Ａ”を割り
当てると共に、１シンボルについて４つの信号点データ
（Ｉ、Ｑ）を与え、これを基に位相変調を行なう４相位
相変調（ＱＰＳＫ）方式を基本としたものである。即ち
Ｉ、Ｑの信号点配置を示す図５（ａ）の如く、１シンボ
ル毎に図中黒点で示すＱＰＳＫの信号点配置と、これを
π／４シフトした図中白ヌキ点で示す信号点配置とを交
互に用いて位相変調を行なう方式である。従って、先行
するシンボルとの位相差ΔΦは必ずπ／４の奇数倍とな
り、入力された単位データ（Ｘ、Ｙ）との関係は図５４
（ｂ）で表現できる。
号”１”、”０”に応じて振幅”Ａ”、”−Ａ”を割り
当てると共に、１シンボルについて４つの信号点データ
（Ｉ、Ｑ）を与え、これを基に位相変調を行なう４相位
相変調（ＱＰＳＫ）方式を基本としたものである。即ち
Ｉ、Ｑの信号点配置を示す図５（ａ）の如く、１シンボ
ル毎に図中黒点で示すＱＰＳＫの信号点配置と、これを
π／４シフトした図中白ヌキ点で示す信号点配置とを交
互に用いて位相変調を行なう方式である。従って、先行
するシンボルとの位相差ΔΦは必ずπ／４の奇数倍とな
り、入力された単位データ（Ｘ、Ｙ）との関係は図５４
（ｂ）で表現できる。
【０００５】以上、角度変調について簡単に述べたが、
変調波を復調する方式としては同期検波方式と遅延検波
方式がよく知られている。理論的には同期検波方式の方
が優れた特性を有するが、高速なフェージングが発生し
易い条件下では却って不利であり、特に急激な位相変動
が発生し易いディジタル移動通信に於いては同期検波方
式より良好な特性を示す遅延検波方式が適している。遅
延検波方式は、所定の遅延時間を有する遅延回路で遅延
された変調波を基準として、次の変調波を検波するもの
であるから、上述の如く差動符号化された信号で変調さ
れた変調波であることが必要である。また、搬送波再生
が不要となり同期検波に比して構成が簡単であるため移
動通信に適している。
変調波を復調する方式としては同期検波方式と遅延検波
方式がよく知られている。理論的には同期検波方式の方
が優れた特性を有するが、高速なフェージングが発生し
易い条件下では却って不利であり、特に急激な位相変動
が発生し易いディジタル移動通信に於いては同期検波方
式より良好な特性を示す遅延検波方式が適している。遅
延検波方式は、所定の遅延時間を有する遅延回路で遅延
された変調波を基準として、次の変調波を検波するもの
であるから、上述の如く差動符号化された信号で変調さ
れた変調波であることが必要である。また、搬送波再生
が不要となり同期検波に比して構成が簡単であるため移
動通信に適している。
【０００６】例えば、前述のπ／４シフトＱＰＳＫの場
合、１シンボル先行した変調波の位相を基準として、次
の変調波を検波することにより両者の位相差ΔΦを求
め、これを図５（ｂ）に従って復号すればよい。図６は
π／４シフトＱＰＳＫ変調波を、遅延検波を利用して復
調する従来のディジタル復調装置の一例を示すブロック
図である。位相変調波を搬送波と等しい周波数の信号ω
Cおよびこれをπ／２シフトした信号により、夫々Ｉチ
ャネルとＱチャネルのベースバンド信号に変換する。こ
のＩ信号とＱ信号は夫々ローパスフィルタ１、２を介し
てアナログ／ディジタル変換器（Ａ／Ｄ）３、４にてデ
ィジタル化される。ディジタル化された信号Ｉ、Ｑを、
遅延検波回路５にて１シンボル先行する信号との信号点
配置の違い、即ち位相差ΔΦを検出すると共に図５
（ｂ）に示した関係に基づきＸ、Ｙに復号する。遅延検
波回路５からの検波信号は、データ識別部６、７および
クロック再生回路８に出力される。クロック再生回路８
は相関検出回路９および相関判定回路１０とから成り、
後述するタイミングポイントを決定し、これに基づいて
１シンボル周期毎にタイミングクロック信号をデータ識
別部６、７に供給する。
合、１シンボル先行した変調波の位相を基準として、次
の変調波を検波することにより両者の位相差ΔΦを求
め、これを図５（ｂ）に従って復号すればよい。図６は
π／４シフトＱＰＳＫ変調波を、遅延検波を利用して復
調する従来のディジタル復調装置の一例を示すブロック
図である。位相変調波を搬送波と等しい周波数の信号ω
Cおよびこれをπ／２シフトした信号により、夫々Ｉチ
ャネルとＱチャネルのベースバンド信号に変換する。こ
のＩ信号とＱ信号は夫々ローパスフィルタ１、２を介し
てアナログ／ディジタル変換器（Ａ／Ｄ）３、４にてデ
ィジタル化される。ディジタル化された信号Ｉ、Ｑを、
遅延検波回路５にて１シンボル先行する信号との信号点
配置の違い、即ち位相差ΔΦを検出すると共に図５
（ｂ）に示した関係に基づきＸ、Ｙに復号する。遅延検
波回路５からの検波信号は、データ識別部６、７および
クロック再生回路８に出力される。クロック再生回路８
は相関検出回路９および相関判定回路１０とから成り、
後述するタイミングポイントを決定し、これに基づいて
１シンボル周期毎にタイミングクロック信号をデータ識
別部６、７に供給する。
【０００７】図７（ａ）は遅延検波回路５のＸ側出力端
からの検波信号を複数回重ね書きしたことにより得られ
たアイパターンであって、２値信号（Ｘ＝）１または０
が確定するアイの最も開いたポイント（タイミングポイ
ント）４０に於ける信号レベルを各シンボルの復調デー
タとして識別するのが一般的である。従ってクロック再
生回路８は、図７（ｂ）に示すように１シンボル周期毎
に所定の抽出ポイント（同図に於いては１シンボル当た
り８ポイント）にて信号のレベルをサンプリングし、隣
り合った抽出ポイントのサンプリングデータ同志、Ｐ1
とＰ2、Ｐ2とＰ3・・・と順次相互の相関を検出した
後、この相関データの大小を比較して相関が最大となる
抽出ポイント対（同図に於いてはＰ4とＰ5の対あるいは
Ｐ5とＰ6の対と予測される）を求め、該抽出ポイント対
の一方をタイミングポイントと設定する。
からの検波信号を複数回重ね書きしたことにより得られ
たアイパターンであって、２値信号（Ｘ＝）１または０
が確定するアイの最も開いたポイント（タイミングポイ
ント）４０に於ける信号レベルを各シンボルの復調デー
タとして識別するのが一般的である。従ってクロック再
生回路８は、図７（ｂ）に示すように１シンボル周期毎
に所定の抽出ポイント（同図に於いては１シンボル当た
り８ポイント）にて信号のレベルをサンプリングし、隣
り合った抽出ポイントのサンプリングデータ同志、Ｐ1
とＰ2、Ｐ2とＰ3・・・と順次相互の相関を検出した
後、この相関データの大小を比較して相関が最大となる
抽出ポイント対（同図に於いてはＰ4とＰ5の対あるいは
Ｐ5とＰ6の対と予測される）を求め、該抽出ポイント対
の一方をタイミングポイントと設定する。
【０００８】即ちクロック再生回路８の相関検出回路９
は、遅延検波回路５より出力された検波信号Ｘ、Ｙのレ
ベルを１シンボル周期毎に予め設定された複数個の抽出
ポイントに於いて夫々サンプリングすると共に、相隣接
する２つの抽出ポイントを一組としてサンプリングした
信号同志の相関を検出し、検出した相関をＸ、Ｙ夫々に
ついて対応する抽出ポイントの組毎に加算し、夫々を復
数シンボル分累積した上で相関判定回路１０に出力す
る。相関判定回路１０は、前記相関データの大小を比較
して最も相関の大きくなる抽出ポイント対およびこれに
次いで大きな相関を呈する抽出ポイント対を検出し、最
大の相関を呈する抽出ポイント対の一方の抽出ポイント
をタイミングポイントと判定すると共に該タイミングポ
イントに基づきタイミングクロック信号を生成しデータ
識別部６、７に出力する。
は、遅延検波回路５より出力された検波信号Ｘ、Ｙのレ
ベルを１シンボル周期毎に予め設定された複数個の抽出
ポイントに於いて夫々サンプリングすると共に、相隣接
する２つの抽出ポイントを一組としてサンプリングした
信号同志の相関を検出し、検出した相関をＸ、Ｙ夫々に
ついて対応する抽出ポイントの組毎に加算し、夫々を復
数シンボル分累積した上で相関判定回路１０に出力す
る。相関判定回路１０は、前記相関データの大小を比較
して最も相関の大きくなる抽出ポイント対およびこれに
次いで大きな相関を呈する抽出ポイント対を検出し、最
大の相関を呈する抽出ポイント対の一方の抽出ポイント
をタイミングポイントと判定すると共に該タイミングポ
イントに基づきタイミングクロック信号を生成しデータ
識別部６、７に出力する。
【０００９】また補正量検出部１３は前記２つの抽出ポ
イント対に於ける相関データの差に基づき周波数ドリフ
トによる位相のズレを検出する。位相シフタ１４は前記
相関が等しくなるよう復調過程の信号の位相を補正する
方向にシフトする。図８（ａ）は抽出ポイントに対する
相関値分布を示す図であって、Ｐ4とＰ5の抽出ポイント
対で最大の相関を取るから、Ｐ4あるいはＰ5のいずれか
一方をタイミングポイントとして選択することになる
が、真のタイミングポイントとの間にズレがあり、殊に
Ｐ4のポイントを選択した場合にはズレが大きくなりビ
ットエラーの発生する可能性が高くなるため、補正量検
出部はこのズレに対する補正量を検出し、さらに位相シ
フタが相関が最大となった抽出ポイント対およびこれに
次いで大きな相関を呈する抽出ポイント対（ほとんどの
場合両者は隣接している）の相関が等しくなるよう図８
（ｂ）の如く復調過程にある信号の位相をシフトするこ
とにより、双方の抽出ポイント対に含まれる抽出ポイン
ト（同図に於いてはＰ５）を真のタイミングポイントと
一致せしめる。
イント対に於ける相関データの差に基づき周波数ドリフ
トによる位相のズレを検出する。位相シフタ１４は前記
相関が等しくなるよう復調過程の信号の位相を補正する
方向にシフトする。図８（ａ）は抽出ポイントに対する
相関値分布を示す図であって、Ｐ4とＰ5の抽出ポイント
対で最大の相関を取るから、Ｐ4あるいはＰ5のいずれか
一方をタイミングポイントとして選択することになる
が、真のタイミングポイントとの間にズレがあり、殊に
Ｐ4のポイントを選択した場合にはズレが大きくなりビ
ットエラーの発生する可能性が高くなるため、補正量検
出部はこのズレに対する補正量を検出し、さらに位相シ
フタが相関が最大となった抽出ポイント対およびこれに
次いで大きな相関を呈する抽出ポイント対（ほとんどの
場合両者は隣接している）の相関が等しくなるよう図８
（ｂ）の如く復調過程にある信号の位相をシフトするこ
とにより、双方の抽出ポイント対に含まれる抽出ポイン
ト（同図に於いてはＰ５）を真のタイミングポイントと
一致せしめる。
【００１０】またビットエラーレート推定部１１はクロ
ック再生回路１３からの相関値に所定の演算を施すこと
によってタイミングポイントに於けるビットエラーレー
トを推定する。一般にビットエラーレートは同期のとれ
た状態即ちタイミングポイントにて測定し評価するもの
であるが、図７（ｂ）に示すように１シンボル周期毎に
所定の抽出ポイント（同図に於いては１シンボル当たり
８ポイント）を設定し、各抽出ポイントについて復調を
行った場合のビットエラーレートを推定すると図９
（ａ）のようになる。ここで、横軸は雑音のパワースペ
クトル密度Ｎ0と１ビット当たりの信号のエネルギーＥb
との比であって縦軸はビットエラーレートを対数表示し
たものである。図中４２はタイミングポイントＰ5、４
３はＰ4あるいはＰ6、４４はＰ3あるいはＰ7に於ける曲
線であって、当然のことながらタイミングポイントから
離れるにしたがってビットエラーレートが大きくなり、
各曲線とも雑音の現象（Ｅ0／Ｎbの増大）に伴いビット
エラーレートが減少する右下がりの曲線を呈する。ここ
で、図９（ａ）の４２と４３に着目し、α、βおよびγ
の３点に於けるビットエラーレートの差ΔＢＥＲを求め
ると、ΔＢＥＲα＞ΔＢＥＲβ＞ΔＢＥＲγとなる。同
図に於いては各ΔＢＥＲ間に差が殆ど生じないように見
えるが、前述した如く縦軸のビットエラーレートは対数
表示しているため実際には比較的大きな差が生じる。Ｅ
0／Ｎbがα、βおよびγの場合について、抽出ポイント
とビットエラーレートとの関係を示した図９（ｂ）から
も明らかな如く、ΔＢＥＲα、ΔＢＥＲβおよびΔＢＥ
Ｒγとが夫々ほぼ１対１に対応し、ΔＢＥＲを測定する
ことでタイミングポイントに於けるビットエラーレート
を求めることが可能となる。従って図８（ｂ）の如く同
期がとれた状態に於いては前記抽出ポイント対の相関値
は前記ΔＢＥＲに相当する値となるから、予め測定によ
り求めた相関値とΔＢＥＲおよびΔＢＥＲとタイミング
ポイントに於けるビットエラーレートの関係を与える統
計値に基づき演算処理を行なうことによって前記相関値
よりビットエラーレートを推定することができる。該ビ
ットエラーレート推定値は例えば復調装置の制御系に入
力され複数の基地局から最も回線状態の良好な電波が選
択される。
ック再生回路１３からの相関値に所定の演算を施すこと
によってタイミングポイントに於けるビットエラーレー
トを推定する。一般にビットエラーレートは同期のとれ
た状態即ちタイミングポイントにて測定し評価するもの
であるが、図７（ｂ）に示すように１シンボル周期毎に
所定の抽出ポイント（同図に於いては１シンボル当たり
８ポイント）を設定し、各抽出ポイントについて復調を
行った場合のビットエラーレートを推定すると図９
（ａ）のようになる。ここで、横軸は雑音のパワースペ
クトル密度Ｎ0と１ビット当たりの信号のエネルギーＥb
との比であって縦軸はビットエラーレートを対数表示し
たものである。図中４２はタイミングポイントＰ5、４
３はＰ4あるいはＰ6、４４はＰ3あるいはＰ7に於ける曲
線であって、当然のことながらタイミングポイントから
離れるにしたがってビットエラーレートが大きくなり、
各曲線とも雑音の現象（Ｅ0／Ｎbの増大）に伴いビット
エラーレートが減少する右下がりの曲線を呈する。ここ
で、図９（ａ）の４２と４３に着目し、α、βおよびγ
の３点に於けるビットエラーレートの差ΔＢＥＲを求め
ると、ΔＢＥＲα＞ΔＢＥＲβ＞ΔＢＥＲγとなる。同
図に於いては各ΔＢＥＲ間に差が殆ど生じないように見
えるが、前述した如く縦軸のビットエラーレートは対数
表示しているため実際には比較的大きな差が生じる。Ｅ
0／Ｎbがα、βおよびγの場合について、抽出ポイント
とビットエラーレートとの関係を示した図９（ｂ）から
も明らかな如く、ΔＢＥＲα、ΔＢＥＲβおよびΔＢＥ
Ｒγとが夫々ほぼ１対１に対応し、ΔＢＥＲを測定する
ことでタイミングポイントに於けるビットエラーレート
を求めることが可能となる。従って図８（ｂ）の如く同
期がとれた状態に於いては前記抽出ポイント対の相関値
は前記ΔＢＥＲに相当する値となるから、予め測定によ
り求めた相関値とΔＢＥＲおよびΔＢＥＲとタイミング
ポイントに於けるビットエラーレートの関係を与える統
計値に基づき演算処理を行なうことによって前記相関値
よりビットエラーレートを推定することができる。該ビ
ットエラーレート推定値は例えば復調装置の制御系に入
力され複数の基地局から最も回線状態の良好な電波が選
択される。
【００１１】データ識別部６、７は前記タイミングクロ
ック信号に基づき検波信号より基本データ（Ｘ、Ｙ）を
確定し、該基本データ（Ｘ、Ｙ）はパラレル／シリアル
変換器１５にて変調前の２値データ列の信号に復調され
る。上述の如く構成することによって１シンボル毎に相
関の分布を検出し、これに基づきタイミングポイントを
確定することができる。
ック信号に基づき検波信号より基本データ（Ｘ、Ｙ）を
確定し、該基本データ（Ｘ、Ｙ）はパラレル／シリアル
変換器１５にて変調前の２値データ列の信号に復調され
る。上述の如く構成することによって１シンボル毎に相
関の分布を検出し、これに基づきタイミングポイントを
確定することができる。
【００１２】しかしながら従来のディジタル復調回路
は、ビットエラーレートが低い場合に伝送レートのずれ
に追従してタイミングポイントを設定できないという欠
点を有する。図９（ａ）および（ｂ）に示したようにＥ
b／Ｎ0が悪いとき、即ちαのときはΔＢＥＲαは非常に
大きい。従ってタイミングポイントのずれはＰ4、Ｐ5お
よびＰ5、Ｐ6の相関に相当するΔＢＥＲαを夫々検出
し、これらの差に基づいてタイミングポイントを補正す
ることができる。しかしながらＥb／Ｎ0が良いとき、即
ちγのときにはΔＢＥＲγは非常に小さい。タイミング
ポイントのずれはＰ4、Ｐ5およびＰ5、Ｐ6の相関に相当
するΔＢＥＲγを夫々検出し、これらの差をとることに
よって得られるが、ΔＢＥＲγが非常に小さい場合はＰ
4、Ｐ5およびＰ5、Ｐ6の相関の差は非常に小さく、よっ
て補正がかからない。従ってタイミングポイントにずれ
が生じて、正しい復調信号を得ることができないという
欠点があった。
は、ビットエラーレートが低い場合に伝送レートのずれ
に追従してタイミングポイントを設定できないという欠
点を有する。図９（ａ）および（ｂ）に示したようにＥ
b／Ｎ0が悪いとき、即ちαのときはΔＢＥＲαは非常に
大きい。従ってタイミングポイントのずれはＰ4、Ｐ5お
よびＰ5、Ｐ6の相関に相当するΔＢＥＲαを夫々検出
し、これらの差に基づいてタイミングポイントを補正す
ることができる。しかしながらＥb／Ｎ0が良いとき、即
ちγのときにはΔＢＥＲγは非常に小さい。タイミング
ポイントのずれはＰ4、Ｐ5およびＰ5、Ｐ6の相関に相当
するΔＢＥＲγを夫々検出し、これらの差をとることに
よって得られるが、ΔＢＥＲγが非常に小さい場合はＰ
4、Ｐ5およびＰ5、Ｐ6の相関の差は非常に小さく、よっ
て補正がかからない。従ってタイミングポイントにずれ
が生じて、正しい復調信号を得ることができないという
欠点があった。
【００１３】
【発明の目的】本発明は上述した如き従来のディジタル
復調装置の欠点を除去するためになされたものであっ
て、ビットエラーレートの変動に関わらず極めて短時間
に復調のタイミングポイントを検出し、良好な復調信号
を得ることが可能なディジタル復調装置を提供すること
を目的とする。
復調装置の欠点を除去するためになされたものであっ
て、ビットエラーレートの変動に関わらず極めて短時間
に復調のタイミングポイントを検出し、良好な復調信号
を得ることが可能なディジタル復調装置を提供すること
を目的とする。
【００１４】
【発明の概要】上述の目的を達成するため本発明は、変
調波を所定の検波手段により検波した検波信号を、タイ
ミングクロック信号に基づき、復調するディジタル復調
装置に於いて、相関判定手段と補正量検出部との間に切
り換え部を設け、該切り換え部はビットエラー推定手段
の出力に基づいて相関検出手段と補正量検出手段との接
続状態を切り換えて、ビットエラーレートが大きい場合
には最大の相関およびこれに次いで大きい相関を呈する
相関データの２出力を選択し、ビットエラーが小さい場
合には前記２出力に次いで順次大きい相関を呈する相関
データの２出力を選択するので、ビットエラーレートが
小さい場合であっても確実に正しいタイミングポイント
を検出することができるものである。
調波を所定の検波手段により検波した検波信号を、タイ
ミングクロック信号に基づき、復調するディジタル復調
装置に於いて、相関判定手段と補正量検出部との間に切
り換え部を設け、該切り換え部はビットエラー推定手段
の出力に基づいて相関検出手段と補正量検出手段との接
続状態を切り換えて、ビットエラーレートが大きい場合
には最大の相関およびこれに次いで大きい相関を呈する
相関データの２出力を選択し、ビットエラーが小さい場
合には前記２出力に次いで順次大きい相関を呈する相関
データの２出力を選択するので、ビットエラーレートが
小さい場合であっても確実に正しいタイミングポイント
を検出することができるものである。
【００１５】
【実施例】図９（ａ）および（ｂ）に示したようにビッ
トエラーレートが小さいγの場合において、Ｐ4、Ｐ5お
よびＰ5とＰ6の相関に相当するΔＢＥＲγは共に非常に
小さく補正量が検出困難であるため、本発明ではより大
きなΔＢＥＲを与えるタイミングポイント対、例えばＰ
3、Ｐ4およびＰ6、Ｐ7でもって夫々ΔＢＥＲを検出し、
これらの差によって補正量を検出するものである。
トエラーレートが小さいγの場合において、Ｐ4、Ｐ5お
よびＰ5とＰ6の相関に相当するΔＢＥＲγは共に非常に
小さく補正量が検出困難であるため、本発明ではより大
きなΔＢＥＲを与えるタイミングポイント対、例えばＰ
3、Ｐ4およびＰ6、Ｐ7でもって夫々ΔＢＥＲを検出し、
これらの差によって補正量を検出するものである。
【００１６】以下、本発明を実施例を示す図面に基づい
て詳細に説明する。図１は本発明に係るディジタル復調
装置の一実施例の構成を示すブロック図である。位相変
調波を搬送波と等しい周波数の信号ωCおよびこれをπ
／２シフトした信号により、夫々ＩチャネルとＱチャネ
ルのベースバンド信号に変換する。このＩ信号とＱ信号
は夫々ローパスフィルタ１、２を介してアナログ／ディ
ジタル変換器（Ａ／Ｄ）３、４にてディジタル化され
る。ディジタル化された信号Ｉ、Ｑを、遅延検波回路５
にて１シンボル先行する信号との信号点配置の違い、即
ち位相差ΔΦを検出すると共に図７（ｂ）に示した関係
に基づきＸ、Ｙに復号する。遅延検波回路９からの検波
信号は、データ識別部６、７およびクロック再生回路８
に出力される。
て詳細に説明する。図１は本発明に係るディジタル復調
装置の一実施例の構成を示すブロック図である。位相変
調波を搬送波と等しい周波数の信号ωCおよびこれをπ
／２シフトした信号により、夫々ＩチャネルとＱチャネ
ルのベースバンド信号に変換する。このＩ信号とＱ信号
は夫々ローパスフィルタ１、２を介してアナログ／ディ
ジタル変換器（Ａ／Ｄ）３、４にてディジタル化され
る。ディジタル化された信号Ｉ、Ｑを、遅延検波回路５
にて１シンボル先行する信号との信号点配置の違い、即
ち位相差ΔΦを検出すると共に図７（ｂ）に示した関係
に基づきＸ、Ｙに復号する。遅延検波回路９からの検波
信号は、データ識別部６、７およびクロック再生回路８
に出力される。
【００１７】クロック再生回路８の相関検出回路９は、
前記検波信号Ｘ、Ｙのレベルを、１シンボル周期毎に予
め設定された複数個の抽出ポイントに於いて夫々サンプ
リングすると共に、相隣接する２つの抽出ポイントを一
組としてサンプリングした信号同志の相関を検出し、検
出した相関をＸ、Ｙ夫々について対応する抽出ポイント
の組毎に加算し、夫々を復数シンボル分累積した上で相
関判定回路１０に出力する。相関判定回路１０は、前記
相関検出回路９に蓄積された相関データの大小を比較し
て最も相関の大きくなる抽出ポイント対およびこれに次
いで大きな相関を呈する抽出ポイント対を検出し、最大
の相関を呈する抽出ポイント対の一方の抽出ポイントを
タイミングポイントと判定すると共に該タイミングポイ
ントに基づきタイミングクロック信号を生成しデータ識
別部６、７に出力する。
前記検波信号Ｘ、Ｙのレベルを、１シンボル周期毎に予
め設定された複数個の抽出ポイントに於いて夫々サンプ
リングすると共に、相隣接する２つの抽出ポイントを一
組としてサンプリングした信号同志の相関を検出し、検
出した相関をＸ、Ｙ夫々について対応する抽出ポイント
の組毎に加算し、夫々を復数シンボル分累積した上で相
関判定回路１０に出力する。相関判定回路１０は、前記
相関検出回路９に蓄積された相関データの大小を比較し
て最も相関の大きくなる抽出ポイント対およびこれに次
いで大きな相関を呈する抽出ポイント対を検出し、最大
の相関を呈する抽出ポイント対の一方の抽出ポイントを
タイミングポイントと判定すると共に該タイミングポイ
ントに基づきタイミングクロック信号を生成しデータ識
別部６、７に出力する。
【００１８】またビットエラーレート推定部１１はクロ
ック再生回路８からの相関値に所定の演算を施すことに
よってタイミングポイントに於けるビットエラーレート
を推定する。同期がとれた状態に於いては前記抽出ポイ
ント対の相関値がΔＢＥＲに相当する値となるから、予
め測定により求めた相関値とΔＢＥＲおよびΔＢＥＲと
タイミングポイントに於けるビットエラーレートの関係
を与える統計値に基づき演算処理を行なうことによって
前記相関値よりビットエラーレートを推定することがで
きる。該ビットエラーレート推定値は切り換え部１２に
入力されると共に復調装置の制御系に入力され複数の基
地局から最も回線状態の良好な電波が選択される。
ック再生回路８からの相関値に所定の演算を施すことに
よってタイミングポイントに於けるビットエラーレート
を推定する。同期がとれた状態に於いては前記抽出ポイ
ント対の相関値がΔＢＥＲに相当する値となるから、予
め測定により求めた相関値とΔＢＥＲおよびΔＢＥＲと
タイミングポイントに於けるビットエラーレートの関係
を与える統計値に基づき演算処理を行なうことによって
前記相関値よりビットエラーレートを推定することがで
きる。該ビットエラーレート推定値は切り換え部１２に
入力されると共に復調装置の制御系に入力され複数の基
地局から最も回線状態の良好な電波が選択される。
【００１９】切り換え部１２は前記ビットエラーレート
推定値に基づいて最適な出力が選択するので、相関判定
回路１０の出力のうち位相ズレの検出に最適な２つの抽
出ポイント対が補正量検出部１３に入力される。ビット
エラーレート推定値が大きい場合には補正量検出部３９
は前記最大およびこれに次いで大きな相関を呈する相関
データを入力すると共にこの差に基づき周波数ドリフト
による位相のズレを検出し、ビットエラーレートが小さ
い場合には前記２つの相関データに順次次いで大きい２
つの相関データを入力し、該相関データの差に基づき周
波数ドリフトによる位相のズレを検出する。続いて補正
量検出部１３の出力に従って位相シフタ１４は復調過程
の信号の位相を補正する方向にシフトする。
推定値に基づいて最適な出力が選択するので、相関判定
回路１０の出力のうち位相ズレの検出に最適な２つの抽
出ポイント対が補正量検出部１３に入力される。ビット
エラーレート推定値が大きい場合には補正量検出部３９
は前記最大およびこれに次いで大きな相関を呈する相関
データを入力すると共にこの差に基づき周波数ドリフト
による位相のズレを検出し、ビットエラーレートが小さ
い場合には前記２つの相関データに順次次いで大きい２
つの相関データを入力し、該相関データの差に基づき周
波数ドリフトによる位相のズレを検出する。続いて補正
量検出部１３の出力に従って位相シフタ１４は復調過程
の信号の位相を補正する方向にシフトする。
【００２０】データ識別部６、７は相関判定回路１０で
生成されたタイミングクロック信号に基づいて検波信号
Ｘ、Ｙを復号する。復号された信号はパラレル／シリア
ル変換器１５にてデータ列に復調される。上述の如く構
成することによって１シンボル毎に相関の分布を検出
し、これに基づきタイミングポイントを確定することが
できる。またビットエラーレート推定値に応じて位相ズ
レを検出するための抽出ポイント対を選択するので確実
にタイミングポイントのズレを検出することができる。
生成されたタイミングクロック信号に基づいて検波信号
Ｘ、Ｙを復号する。復号された信号はパラレル／シリア
ル変換器１５にてデータ列に復調される。上述の如く構
成することによって１シンボル毎に相関の分布を検出
し、これに基づきタイミングポイントを確定することが
できる。またビットエラーレート推定値に応じて位相ズ
レを検出するための抽出ポイント対を選択するので確実
にタイミングポイントのズレを検出することができる。
【００２１】図２は本発明に係るディジタル復調装置の
第２の実施例の構成を示すブロック図であって、中間周
波（ＩＦ）に変換された位相変調波を復調するものであ
る。位相変調波はリミッタ回路１６を通過することによ
り振幅値が整えられ、位相量子化回路１７にて位相量子
化される。位相量子化された信号を１シンボル周期の遅
延時間を有する遅延回路１８を用いて、１シンボル先行
する信号との差をとることによって、位相差ΔΦが量子
化信号として得られる。
第２の実施例の構成を示すブロック図であって、中間周
波（ＩＦ）に変換された位相変調波を復調するものであ
る。位相変調波はリミッタ回路１６を通過することによ
り振幅値が整えられ、位相量子化回路１７にて位相量子
化される。位相量子化された信号を１シンボル周期の遅
延時間を有する遅延回路１８を用いて、１シンボル先行
する信号との差をとることによって、位相差ΔΦが量子
化信号として得られる。
【００２２】例えば、ＩＦ周波数が４５０ｋＨｚ、１シ
ンボル周期（周波数）が２１ｋＨｚであって、位相量子
化回路１７にクロック１９より１２．６ＭＨｚのパルス
信号を、これを分周器２０で１／７５分周した１６８ｋ
Ｈｚのパルス信号を入力せしめた場合、位相変調波は分
周器２０からのパルス信号により１シンボル当たり８つ
の要素に分割され、各要素は位相に応じてクロック１９
からのパルス信号により量子化を施される。ＩＦとクロ
ック１９のパルス信号との周波数比から各要素は０乃至
２７個のパルス信号で位相が表現され位相差ΔΦも０乃
至２７個のパルス信号で量子化された形態で出力され、
位相差ΔΦとパルス数との関係は図５（ａ）のように座
標を２８分割したものとして表すことができる。復号回
路２１は入力される各要素のパルス数から図５（ａ）の
座標上どの象限にあるかによって位相差ΔΦを図５
（ｂ）に基づき決定し、図７（ｂ）に従ってディジタル
信号Ｘ、Ｙに復号される。このディジタル信号Ｘ、Ｙは
いずれも１シンボル周期当たり８個のデータ列をなして
いるから、夫々シリアル／パラレル変換器２２、２３に
て並列化され、ラッチ回路２４、２５にて１シンボル周
期毎にラッチされる。ラッチ回路２４、２５の出力につ
いて相隣接したビット同志を一組としてＸＯＲゲートに
入力せしめ相関を検出し、その出力はＸ、Ｙ夫々につい
て対応する組毎に加算されカウンタに所定シンボル数分
だけ蓄積する。カウンタのデータを取り込んだ相関判定
回路２６は、最も相関の大きくなる抽出ポイント対およ
びこれと隣り合う相関が大きい方の抽出ポイント対を検
出し、双方の抽出ポイント対に属する抽出ポイントをタ
イミングポイントと判定すると共に該タイミングポイン
トに基づきタイミングクロック信号を生成する。
ンボル周期（周波数）が２１ｋＨｚであって、位相量子
化回路１７にクロック１９より１２．６ＭＨｚのパルス
信号を、これを分周器２０で１／７５分周した１６８ｋ
Ｈｚのパルス信号を入力せしめた場合、位相変調波は分
周器２０からのパルス信号により１シンボル当たり８つ
の要素に分割され、各要素は位相に応じてクロック１９
からのパルス信号により量子化を施される。ＩＦとクロ
ック１９のパルス信号との周波数比から各要素は０乃至
２７個のパルス信号で位相が表現され位相差ΔΦも０乃
至２７個のパルス信号で量子化された形態で出力され、
位相差ΔΦとパルス数との関係は図５（ａ）のように座
標を２８分割したものとして表すことができる。復号回
路２１は入力される各要素のパルス数から図５（ａ）の
座標上どの象限にあるかによって位相差ΔΦを図５
（ｂ）に基づき決定し、図７（ｂ）に従ってディジタル
信号Ｘ、Ｙに復号される。このディジタル信号Ｘ、Ｙは
いずれも１シンボル周期当たり８個のデータ列をなして
いるから、夫々シリアル／パラレル変換器２２、２３に
て並列化され、ラッチ回路２４、２５にて１シンボル周
期毎にラッチされる。ラッチ回路２４、２５の出力につ
いて相隣接したビット同志を一組としてＸＯＲゲートに
入力せしめ相関を検出し、その出力はＸ、Ｙ夫々につい
て対応する組毎に加算されカウンタに所定シンボル数分
だけ蓄積する。カウンタのデータを取り込んだ相関判定
回路２６は、最も相関の大きくなる抽出ポイント対およ
びこれと隣り合う相関が大きい方の抽出ポイント対を検
出し、双方の抽出ポイント対に属する抽出ポイントをタ
イミングポイントと判定すると共に該タイミングポイン
トに基づきタイミングクロック信号を生成する。
【００２３】またビットエラーレート推定部２７はカウ
ンタ４からの相関値に所定の演算を施すことによってタ
イミングポイントに於けるビットエラーレートを推定す
る。この出力は切り換え部２８に入力されると共に図示
しない復調装置の制御系に入力される。切り換え部２８
はビットエラーレート推定結果に基づいてカウンタ３乃
至６から２つのカウンタ出力を選択する。例えばビット
エラーレート推定値が大きい場合にはカウンタ４及び５
の出力を取り出し、ビットエラーレート推定値が小さい
場合にはカウンタ３及び６の出力を取り出す。補正量検
出部２９は切り換え部２８を介して入力されたカウンタ
出力を基に周波数ドリフトによる位相ズレを検出し、こ
れに基づいて位相シフタ３０および補正遅延回路３１が
復調過程にある信号の位相をシフトする。相関判定回路
２６が判定した２つの抽出ポイント対が第４、第５組目
のカウンタと一致するようにラッチタイミング回路３２
はタイミングクロック信号に基づきラッチ回路２４、２
５がデータをラッチするタイミングをずらす。よって、
ラッチ回路２４、２５の出力端の５ビット目から引き出
される信号は、夫々タイミングポイントに於ける信号
Ｘ、Ｙとなるから、これをパラレル／シリアル変換器３
３にてデータ列に変換すれば復調信号を得ることができ
る。ここで図４中３４はラッチのタイミングである１シ
ンボル周期を供給するための分周器であり、分周器３５
はこれをさらに分周してカウンタのカウントシンボル数
を供給するものである。
ンタ４からの相関値に所定の演算を施すことによってタ
イミングポイントに於けるビットエラーレートを推定す
る。この出力は切り換え部２８に入力されると共に図示
しない復調装置の制御系に入力される。切り換え部２８
はビットエラーレート推定結果に基づいてカウンタ３乃
至６から２つのカウンタ出力を選択する。例えばビット
エラーレート推定値が大きい場合にはカウンタ４及び５
の出力を取り出し、ビットエラーレート推定値が小さい
場合にはカウンタ３及び６の出力を取り出す。補正量検
出部２９は切り換え部２８を介して入力されたカウンタ
出力を基に周波数ドリフトによる位相ズレを検出し、こ
れに基づいて位相シフタ３０および補正遅延回路３１が
復調過程にある信号の位相をシフトする。相関判定回路
２６が判定した２つの抽出ポイント対が第４、第５組目
のカウンタと一致するようにラッチタイミング回路３２
はタイミングクロック信号に基づきラッチ回路２４、２
５がデータをラッチするタイミングをずらす。よって、
ラッチ回路２４、２５の出力端の５ビット目から引き出
される信号は、夫々タイミングポイントに於ける信号
Ｘ、Ｙとなるから、これをパラレル／シリアル変換器３
３にてデータ列に変換すれば復調信号を得ることができ
る。ここで図４中３４はラッチのタイミングである１シ
ンボル周期を供給するための分周器であり、分周器３５
はこれをさらに分周してカウンタのカウントシンボル数
を供給するものである。
【００２４】以上説明した如く、本発明のクロック再生
回路は復号化されたディジタル信号について所定のサン
プリングを行ない、隣り合ったデータ同志の相関をとる
ものであるから、タイミングポイントを短時間に得よう
とする場合等に極めて有効である。また、本発明のクロ
ック再生回路はアイパターンのアイが最も開いたポイン
トを直接捕える方式であるからゼロクロス近傍の雑音に
よる影響を受けにくく、変調波を１シンボル復調する度
にタイミングポイントを更新するからフェージングによ
る位相ずれに高速に追従する。さらに、相関が最大とな
る２組の抽出ポイント対を１シンボル周期毎に比較し、
位相ズレを補正することにより周波数ドリフトに対する
追従が向上する。
回路は復号化されたディジタル信号について所定のサン
プリングを行ない、隣り合ったデータ同志の相関をとる
ものであるから、タイミングポイントを短時間に得よう
とする場合等に極めて有効である。また、本発明のクロ
ック再生回路はアイパターンのアイが最も開いたポイン
トを直接捕える方式であるからゼロクロス近傍の雑音に
よる影響を受けにくく、変調波を１シンボル復調する度
にタイミングポイントを更新するからフェージングによ
る位相ずれに高速に追従する。さらに、相関が最大とな
る２組の抽出ポイント対を１シンボル周期毎に比較し、
位相ズレを補正することにより周波数ドリフトに対する
追従が向上する。
【００２５】尚、以上本発明をディジタル信号を位相変
調した変調波を遅延検波を用いて復調する装置を例とし
て説明したが、本発明はこれのみに限定されるものでは
なく、ディジタル信号を変復調する系に用いる復調装置
であればどのような方式であってもよく、例えば周波数
変調方式あるいは振幅変調方式の復調装置にも適用可能
となること明白であろう。また、復調装置に於いて、変
調波から復号までの課程はどのような手法を用いたもの
であっても適用可能である。例えば、同期検波方式の復
調装置に於いて、先行するプリアンブル信号と次に到達
するプリアンブル信号との間の位相ずれを補完するため
に本発明を適用してもよい。さらに、実施例に於いては
相関を検出する手段としてＸＯＲゲートを用いたが、入
力する２値が一致した場合と一致しなかった場合とを区
別するものであれば、ＮＸＯＲゲート等の他の回路で構
成したものであってもよい。更に実施例に於いては検波
され復号されたディジタル信号（Ｘ、Ｙ）について相関
を検出しタイミングポイントを決定していたが、例えば
図１に於いてＬＰＦ１、２を通過した信号を遅延検波し
た後にＡ／Ｄ変換するような構成に変更した場合、ディ
ジタル化していない遅延検波後の信号について相関を検
出してもよく、この場合抽出ポイント毎のサンプリング
データ同志を掛け算した結果の大小が相関のそれに対応
するから、相関検出手段としては乗算器を用いればよ
い。よって、同期検波方式に於いてはベースバンド信号
（Ｉ、Ｑ、ΔΦ）、あるいはこれをディジタル化した信
号（多値ディジタル信号）について相関を検出するよう
構成してもよいこと自明であろう。
調した変調波を遅延検波を用いて復調する装置を例とし
て説明したが、本発明はこれのみに限定されるものでは
なく、ディジタル信号を変復調する系に用いる復調装置
であればどのような方式であってもよく、例えば周波数
変調方式あるいは振幅変調方式の復調装置にも適用可能
となること明白であろう。また、復調装置に於いて、変
調波から復号までの課程はどのような手法を用いたもの
であっても適用可能である。例えば、同期検波方式の復
調装置に於いて、先行するプリアンブル信号と次に到達
するプリアンブル信号との間の位相ずれを補完するため
に本発明を適用してもよい。さらに、実施例に於いては
相関を検出する手段としてＸＯＲゲートを用いたが、入
力する２値が一致した場合と一致しなかった場合とを区
別するものであれば、ＮＸＯＲゲート等の他の回路で構
成したものであってもよい。更に実施例に於いては検波
され復号されたディジタル信号（Ｘ、Ｙ）について相関
を検出しタイミングポイントを決定していたが、例えば
図１に於いてＬＰＦ１、２を通過した信号を遅延検波し
た後にＡ／Ｄ変換するような構成に変更した場合、ディ
ジタル化していない遅延検波後の信号について相関を検
出してもよく、この場合抽出ポイント毎のサンプリング
データ同志を掛け算した結果の大小が相関のそれに対応
するから、相関検出手段としては乗算器を用いればよ
い。よって、同期検波方式に於いてはベースバンド信号
（Ｉ、Ｑ、ΔΦ）、あるいはこれをディジタル化した信
号（多値ディジタル信号）について相関を検出するよう
構成してもよいこと自明であろう。
【００２６】
【発明の効果】本発明は以上説明した如く構成するもの
であるから、伝送レートの変動によって生じるビットエ
ラーレートの変化に追従して最適な位相シフト量を決定
することができ、従ってタイミングポイントがアイパタ
ーンのアイが最も開いた点に追従するから、ゼロクロス
近傍での雑音或はフェージングによる位相ずれに対して
もビットエラーの発生を極限する上で著しい効果を奏す
る。
であるから、伝送レートの変動によって生じるビットエ
ラーレートの変化に追従して最適な位相シフト量を決定
することができ、従ってタイミングポイントがアイパタ
ーンのアイが最も開いた点に追従するから、ゼロクロス
近傍での雑音或はフェージングによる位相ずれに対して
もビットエラーの発生を極限する上で著しい効果を奏す
る。
【００２７】
【図１】本発明に係るディジタル復調装置の一実施例の
構成を示すブロック図。
構成を示すブロック図。
【図２】本発明に係るディジタル復調装置の第２の実施
例の構成を示すブロック図。
例の構成を示すブロック図。
【図３】（ａ）、（ｂ）は位相量子化回路の動作を説明
する図。
する図。
【図４】π／４シフトＱＰＳＫ変調装置の基本構成を示
すブロック図。
すブロック図。
【図５】（ａ）、（ｂ）はπ／４シフトＱＰＳＫ変調方
式を説明する図。
式を説明する図。
【図６】従来の復調装置の基本構成を示すブロック図。
【図７】（ａ）、（ｂ）は検波信号のアイパターン図。
【図８】従来の復調装置の基本構成を示すブロック図。
【図９】（ａ）、（ｂ）は検波信号のアイパターン図。
１、２・・・ローパスフィルタ ３、４・
・・Ａ／Ｄ変換器 ５・・・遅延検波回路 ６、７・
・・データ識別部 ８・・・クロック再生回路 ９・・・
相関検出回路 １０・・・相関判定回路 １１、２
７・・・ビットエラーレート推定部 １２、２８・・・切り換え部 １３、２
９・・・補正量検出部 １４・・・位相シフタ １５、３
５・・・パラレル／シリアル変換器 １６・・・リミッタ １７・・
・相量子化器 １８・・・遅延回路 １９・・
・クロック ２０・・・分周器 ２１・・
・復号回路 ２２、２３・・・シリアル／パラレル変換器 ２４、２
５・・・ラッチ回路 ２６・・・相関判定回路 ３０・・
・位相シフタ ３１・・・補正遅延回路 ３２・・
・位相シフタ ３３、３４・・・分周器 ３６・・
・シリアル／パラレル変換器 ３７・・・差動符号化器 ３８、３
９・・・ローパスフィルタ ４０・・・タイミングポイント ４１・・
・ゼロクロスポイント ４２・・・タイミングポイントＰ5における曲線 ４３・・・タイミングポイントＰ4、Ｐ6における曲線 ４４・・・タイミングポイントＰ3、Ｐ7における曲線
・・Ａ／Ｄ変換器 ５・・・遅延検波回路 ６、７・
・・データ識別部 ８・・・クロック再生回路 ９・・・
相関検出回路 １０・・・相関判定回路 １１、２
７・・・ビットエラーレート推定部 １２、２８・・・切り換え部 １３、２
９・・・補正量検出部 １４・・・位相シフタ １５、３
５・・・パラレル／シリアル変換器 １６・・・リミッタ １７・・
・相量子化器 １８・・・遅延回路 １９・・
・クロック ２０・・・分周器 ２１・・
・復号回路 ２２、２３・・・シリアル／パラレル変換器 ２４、２
５・・・ラッチ回路 ２６・・・相関判定回路 ３０・・
・位相シフタ ３１・・・補正遅延回路 ３２・・
・位相シフタ ３３、３４・・・分周器 ３６・・
・シリアル／パラレル変換器 ３７・・・差動符号化器 ３８、３
９・・・ローパスフィルタ ４０・・・タイミングポイント ４１・・
・ゼロクロスポイント ４２・・・タイミングポイントＰ5における曲線 ４３・・・タイミングポイントＰ4、Ｐ6における曲線 ４４・・・タイミングポイントＰ3、Ｐ7における曲線
Claims (2)
- 【請求項１】変調波を所定の検波手段により検波した検
波信号を、タイミングクロック信号に基づき、復調する
ディジタル復調装置に於いて、 復調過程の信号を単位データ周期（シンボル周期）毎に
予め設定した複数個の抽出ポイントにてサンプリング
し、相隣接する２つの抽出ポイント毎の相関を検出する
相関検出手段と、 該相関検出手段により検出された相関の大小を比較し最
大となる抽出ポイント対及びこれに次いで相関が大きい
抽出ポイント対を判定すると共に該判定に基づきタイミ
ングクロック信号を生成する相関判定手段と、 検出した相関の分布に基づいてビットエラーレートを推
定するビットエラーレート推定部と、 前記ビットエラー推定結果に基づいて位相ズレの補正に
最適な２つの抽出ポイント対を選択する切り換え部と、 前記２つの抽出ポイント対より検出される相関が等しく
なるように前記復調過程の信号の位相をシフトする位相
シフト手段とを具備したことを特徴とするディジタル復
調装置。 - 【請求項２】変調波を所定の検波手段により検波した検
波信号を、タイミングクロック信号に基づき、復調する
ディジタル復調装置に於いて、 復調過程の信号を単位データ周期（シンボル周期）毎に
予め設定した複数個の抽出ポイントにてサンプリング
し、相隣接する２つの抽出ポイント毎の相関を検出する
相関検出手段と、 該相関検出手段により検出された相関の大小を比較し最
大となる抽出ポイント対及びこれに次いで相関が大きい
抽出ポイント対を判定すると共に該判定に基づきタイミ
ングクロック信号を生成する相関判定手段と、 少なくとも２の前記相関を取り出してその差に基づいて
ビットエラーレートを推定するビットエラーレート推定
部と前記ビットエラーレート推定値が大きい場合には最
大の相関およびこれに次いで大きい相関を呈する抽出ポ
イント対の２出力を選択しビットエラーレート推定値が
小さい場合には前記２出力に次いで順次大きい相関を呈
する抽出ポイント対の２出力を選択する切り換え部と、 前記切り換え部より入力した２つの抽出ポイント対より
検出される相関が等しくなるように前記復調過程の信号
の位相をシフトする位相シフト手段とを具備したことを
特徴とするディジタル復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6304271A JPH08139775A (ja) | 1994-11-14 | 1994-11-14 | ディジタル復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6304271A JPH08139775A (ja) | 1994-11-14 | 1994-11-14 | ディジタル復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139775A true JPH08139775A (ja) | 1996-05-31 |
Family
ID=17931044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6304271A Pending JPH08139775A (ja) | 1994-11-14 | 1994-11-14 | ディジタル復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139775A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000244591A (ja) * | 1999-02-24 | 2000-09-08 | Nec Corp | 復調及び変調回路並びに復調及び変調方法 |
| WO2001026316A1 (fr) * | 1999-10-04 | 2001-04-12 | Nec Corporation | Demodulateur utilise pour traiter un signal numerique |
| JP2007274678A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | パルス無線受信装置 |
| CN100433744C (zh) * | 2002-10-09 | 2008-11-12 | 三星电子株式会社 | 使通信信号中相位误差最小化的相位解调方法 |
-
1994
- 1994-11-14 JP JP6304271A patent/JPH08139775A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000244591A (ja) * | 1999-02-24 | 2000-09-08 | Nec Corp | 復調及び変調回路並びに復調及び変調方法 |
| US7110476B1 (en) | 1999-02-24 | 2006-09-19 | Nec Corporation | Demodulation and modulation circuit and demodulation and modulation method |
| WO2001026316A1 (fr) * | 1999-10-04 | 2001-04-12 | Nec Corporation | Demodulateur utilise pour traiter un signal numerique |
| US6624691B1 (en) | 1999-10-04 | 2003-09-23 | Nec Corporation | Demodulator for processing digital signal |
| CN100433744C (zh) * | 2002-10-09 | 2008-11-12 | 三星电子株式会社 | 使通信信号中相位误差最小化的相位解调方法 |
| JP2007274678A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | パルス無線受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602879A (en) | Clock recovering circuit for digital demodulator | |
| US7564926B2 (en) | Method and device for calculating zero-crossing reference sequences for signal detection of angle-modulated signals based on zero crossings of the received signal | |
| JP3782237B2 (ja) | Ｏｆｄｍ信号復調装置 | |
| EP0321021A2 (en) | Data demodulator baud clock phase locking | |
| KR101828790B1 (ko) | 주파수 편이 변조 신호의 수신 방법 및 장치 | |
| CA1081364A (en) | Differential detection systems with non-redundant error correction | |
| US6243431B1 (en) | Symbol timing recovery apparatus | |
| US6175591B1 (en) | Radio receiving apparatus | |
| US6891906B1 (en) | Demodulator, clock recovery circuit, demodulation method and clock recovery method | |
| CN106452652B (zh) | 一种基于混沌无线通信系统的多径干扰抑制方法 | |
| US4096442A (en) | Crosstalk corrector and decision device for FSK | |
| JP2704196B2 (ja) | ユニークワード検出器 | |
| JPH08139775A (ja) | ディジタル復調装置 | |
| JPH06232930A (ja) | クロック再生回路 | |
| WO2000005834A1 (en) | Carrier frequency estimator for a signal receiver | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| US6381288B1 (en) | Method and apparatus for recovering data from a differential phase shift keyed signal | |
| Fonseka | Soft-decision phase detection with Viterbi decoding for CPM signals | |
| JP3973332B2 (ja) | ディジタル変復調の同期方式 | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| JPH06232931A (ja) | ディジタル復調装置 | |
| JPH0746284A (ja) | フェージング補償装置 | |
| JPH06232932A (ja) | ディジタル復調装置 | |
| JP3865893B2 (ja) | 復調回路 | |
| JPH05335893A (ja) | 等化方法及び装置 |