JPH06120995A - ディジタル無線用受信機のフレーム同期回路 - Google Patents
ディジタル無線用受信機のフレーム同期回路Info
- Publication number
- JPH06120995A JPH06120995A JP4093813A JP9381392A JPH06120995A JP H06120995 A JPH06120995 A JP H06120995A JP 4093813 A JP4093813 A JP 4093813A JP 9381392 A JP9381392 A JP 9381392A JP H06120995 A JPH06120995 A JP H06120995A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- synchronization
- pull
- pattern
- synchronization pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 同期確立および引込み位相の検出を短時間に
行えるフレーム同期回路を提供する。 【構成】 ０°の引込み位相の復調データの第１の同期
パターン検出部３１と、９０°の引込み位相の第２の同
期パターン検出部３２と、１８０°の引込み位相の第３
の同期パターン検出部３３と、２７０°の引込み位相の
第４の同期パターン検出部３４と、この４つの同期パタ
ーン検出部３１〜３４の何れかにより同期パターンが検
出されたタイミングに合わせてフレーム同期パルスを発
生するタイミング発生部３５と、同期パターン検出部の
うちの同期パターン検出したものの引込み位相に基づい
て復調データの信号の組替えを行う位相不確定除去部３
６とを備える。
行えるフレーム同期回路を提供する。 【構成】 ０°の引込み位相の復調データの第１の同期
パターン検出部３１と、９０°の引込み位相の第２の同
期パターン検出部３２と、１８０°の引込み位相の第３
の同期パターン検出部３３と、２７０°の引込み位相の
第４の同期パターン検出部３４と、この４つの同期パタ
ーン検出部３１〜３４の何れかにより同期パターンが検
出されたタイミングに合わせてフレーム同期パルスを発
生するタイミング発生部３５と、同期パターン検出部の
うちの同期パターン検出したものの引込み位相に基づい
て復調データの信号の組替えを行う位相不確定除去部３
６とを備える。
Description
【０００１】
【産業上の利用分野】本発明はディジタル無線システム
の受信機において多値変調波を受信・復調した際にその
復調器で生じる引込み位相の無常位性を除去するための
フレーム同期回路に関するものである。
の受信機において多値変調波を受信・復調した際にその
復調器で生じる引込み位相の無常位性を除去するための
フレーム同期回路に関するものである。
【０００２】多値ＰＳＫ(Phase Shift Keying)方式や多
値ＱＡＭ(Quadrature Amplitude Modutration)方式など
の多値変調波を用いる搬送波抑圧型のディジタル無線通
信システムでは、受信側の復調器において０°、９０
°、１８０°、２７０°の４状態の引込み位相が発生し
各引込み位相によって復調データが異なるため、どの引
込み位相においても正しく復調を行える方式にする必要
がある。このため、従来は差動論理と呼ばれる、時間的
に１スロット前のデータと現在のデータの移り変わりを
伝送する方法により、引込み位相の無常位性に対処して
いる。
値ＱＡＭ(Quadrature Amplitude Modutration)方式など
の多値変調波を用いる搬送波抑圧型のディジタル無線通
信システムでは、受信側の復調器において０°、９０
°、１８０°、２７０°の４状態の引込み位相が発生し
各引込み位相によって復調データが異なるため、どの引
込み位相においても正しく復調を行える方式にする必要
がある。このため、従来は差動論理と呼ばれる、時間的
に１スロット前のデータと現在のデータの移り変わりを
伝送する方法により、引込み位相の無常位性に対処して
いる。
【０００３】しかし、この差動論理は時間的に前後のデ
ータの移り変わり情報に送信情報を載せて伝送するた
め、無線伝送区間でビット誤りが発生した場合には、１
ビットの誤りが２ビットの誤りに波及してしまい、ビッ
ト誤り率が２倍に劣化してしまう。
ータの移り変わり情報に送信情報を載せて伝送するた
め、無線伝送区間でビット誤りが発生した場合には、１
ビットの誤りが２ビットの誤りに波及してしまい、ビッ
ト誤り率が２倍に劣化してしまう。
【０００４】そのため、ＦＥＣ（Forward Error Correc
tion) などによる誤り訂正を行う場合、その訂正効果が
半減してしまう。このため、差動論理を使用せずに引込
み位相の無常位性に対処する方式が求められるが、その
場合、同期時間等も犠牲にしてはならない。
tion) などによる誤り訂正を行う場合、その訂正効果が
半減してしまう。このため、差動論理を使用せずに引込
み位相の無常位性に対処する方式が求められるが、その
場合、同期時間等も犠牲にしてはならない。
【０００５】
【従来の技術】図５には、差動論理を用いないで構成し
たフレーム同期回路の従来例が示される。このフレーム
同期回路は６４値ＱＡＭ方式ディジタル無線システムに
用いられるものであって、同期パターン検出と引込み位
相検出をそれぞれ別個の回路により行うよう構成したも
のである。
たフレーム同期回路の従来例が示される。このフレーム
同期回路は６４値ＱＡＭ方式ディジタル無線システムに
用いられるものであって、同期パターン検出と引込み位
相検出をそれぞれ別個の回路により行うよう構成したも
のである。
【０００６】ここで、６４値ＱＡＭ方式の送信シンボル
は〔ｉ1 、ｑ1 、ｉ2 、ｑ2 、ｉ3、ｑ3 〕の６ビット
からなり、Ｉチャネルが〔ｉ1 、ｉ2 、ｉ3 〕の３ビッ
ト、Ｑチャネルが〔ｑ1 、ｑ2 、ｑ3 〕の３ビットであ
り、〔ｉ1 、ｑ1 〕を第１パス、〔ｉ2 、ｑ2 〕を第２
パス、〔ｉ3 、ｑ3 〕を第３パスとする。ここでは第２
パスと第３パスを回転対称形信号配置とし、これにより
第２、第３パスのデータは受信側において位相の不確定
性を除去できる。一方、第１パスはＩ−Ｑ平面上におけ
る象限の不確定性が残り、このため受信データがどの象
限のものか（つまり引込み位相が０°、９０°、１８０
°、２７０°の何れか）は決定できない。
は〔ｉ1 、ｑ1 、ｉ2 、ｑ2 、ｉ3、ｑ3 〕の６ビット
からなり、Ｉチャネルが〔ｉ1 、ｉ2 、ｉ3 〕の３ビッ
ト、Ｑチャネルが〔ｑ1 、ｑ2 、ｑ3 〕の３ビットであ
り、〔ｉ1 、ｑ1 〕を第１パス、〔ｉ2 、ｑ2 〕を第２
パス、〔ｉ3 、ｑ3 〕を第３パスとする。ここでは第２
パスと第３パスを回転対称形信号配置とし、これにより
第２、第３パスのデータは受信側において位相の不確定
性を除去できる。一方、第１パスはＩ−Ｑ平面上におけ
る象限の不確定性が残り、このため受信データがどの象
限のものか（つまり引込み位相が０°、９０°、１８０
°、２７０°の何れか）は決定できない。
【０００７】またこのシステムでは、受信側においてフ
レーム同期を確立するために、図６に示されるように、
送信側において送信データの第２パス〔ｉ1 、ｑ2 〕と
第３パス〔ｉ3 、ｑ3 〕にフレーム同期ビットＦを挿入
し、第１パス〔ｉ1 、ｑ1 〕に引込み位相検出ビットＰ
を挿入して送信を行っている。なお第２パスと第３パス
の回転対称形信号配置はフレーム同期ビットを挿入した
後に行っている。
レーム同期を確立するために、図６に示されるように、
送信側において送信データの第２パス〔ｉ1 、ｑ2 〕と
第３パス〔ｉ3 、ｑ3 〕にフレーム同期ビットＦを挿入
し、第１パス〔ｉ1 、ｑ1 〕に引込み位相検出ビットＰ
を挿入して送信を行っている。なお第２パスと第３パス
の回転対称形信号配置はフレーム同期ビットを挿入した
後に行っている。
【０００８】図５において、入力データ〔ＤIN１〜ＤIN
６〕は復調器で復調後の復調データであり、〔ＤIN１、
ＤIN２〕は第１パス、〔ＤIN３、ＤIN４〕は第２パス、
〔ＤIN５、ＤIN６〕は第３パスのデータである。
６〕は復調器で復調後の復調データであり、〔ＤIN１、
ＤIN２〕は第１パス、〔ＤIN３、ＤIN４〕は第２パス、
〔ＤIN５、ＤIN６〕は第３パスのデータである。
【０００９】この復調データ〔ＤIN１〜ＤIN６〕は回転
対称部２１と位相不確定除去部２８にそれぞれ入力され
る。回転対称部２１では、回転対称論理により引込み位
相の無常位性を除去した第２パスと第３パスの４ビット
の復調データ〔ＤIN３〜ＤIN６〕を、回転対称論理を取
り除いて元の自然２進配置のデータに戻して、その４ビ
ットの第２、第３パス復調データ〔ＤIN３〜ＤIN６〕を
同期パターン検出部２２に入力する。
対称部２１と位相不確定除去部２８にそれぞれ入力され
る。回転対称部２１では、回転対称論理により引込み位
相の無常位性を除去した第２パスと第３パスの４ビット
の復調データ〔ＤIN３〜ＤIN６〕を、回転対称論理を取
り除いて元の自然２進配置のデータに戻して、その４ビ
ットの第２、第３パス復調データ〔ＤIN３〜ＤIN６〕を
同期パターン検出部２２に入力する。
【００１０】同期パターン検出部２２では、回転対称部
２１からの第２、第３パス復調データ〔ＤIN３〜Ｄ
IN６〕が所定のフレーム同期パターン（送信側で挿入し
たフレーム同期パターン）と一致するか否かを検出して
おり、第２、第３パス復調データ中にこのフレーム同期
パターンを検出すると、同期パターン検出信号を一致検
出部２３、同期保護部２５、および引込み位相検出部２
６に出力する。
２１からの第２、第３パス復調データ〔ＤIN３〜Ｄ
IN６〕が所定のフレーム同期パターン（送信側で挿入し
たフレーム同期パターン）と一致するか否かを検出して
おり、第２、第３パス復調データ中にこのフレーム同期
パターンを検出すると、同期パターン検出信号を一致検
出部２３、同期保護部２５、および引込み位相検出部２
６に出力する。
【００１１】同期パターン検出部２２、同期保護部２５
はフレーム同期パターンの検出および同期保護（前方お
よび後方の同期保護）を行っている。タイミング発生部
２４はフレーム周期を示すフレーム同期パルスを周期的
に発生する回路であり、同期保護部２５が非同期を示す
場合はタイミング発生部２４でのフレーム同期パルスの
発生タイミングと、同期パターン検出部２２での同期パ
ターン検出信号の検出タイミングとを一致検出部２３で
比較し、両者が一致していない場合には、タイミング発
生部２４のカウントを停止することにより、同期パター
ン検出部２２での同期パターン検出タイミングにタイミ
ング発生部２４でのフレーム同期パルスの発生タイミン
グを合わせる。
はフレーム同期パターンの検出および同期保護（前方お
よび後方の同期保護）を行っている。タイミング発生部
２４はフレーム周期を示すフレーム同期パルスを周期的
に発生する回路であり、同期保護部２５が非同期を示す
場合はタイミング発生部２４でのフレーム同期パルスの
発生タイミングと、同期パターン検出部２２での同期パ
ターン検出信号の検出タイミングとを一致検出部２３で
比較し、両者が一致していない場合には、タイミング発
生部２４のカウントを停止することにより、同期パター
ン検出部２２での同期パターン検出タイミングにタイミ
ング発生部２４でのフレーム同期パルスの発生タイミン
グを合わせる。
【００１２】一方、引込み位相検出部２６には６ビット
復調データ〔ＤIN１〜ＤIN６〕中の２ビットの第１パス
復調データ〔ＤIN１、ＤIN２〕が入力される。この第１
パスには第２、第３パスにフレーム同期パターンが挿入
されると同じタイミングで引込み位相検出パターンが挿
入されているが、第１パスは位相の無常位性があるた
め、復調器における０°、９０°、１８０°、２７０°
の４つの引込み位相に応じて引込み位相検出パターンは
４通りとなる。
復調データ〔ＤIN１〜ＤIN６〕中の２ビットの第１パス
復調データ〔ＤIN１、ＤIN２〕が入力される。この第１
パスには第２、第３パスにフレーム同期パターンが挿入
されると同じタイミングで引込み位相検出パターンが挿
入されているが、第１パスは位相の無常位性があるた
め、復調器における０°、９０°、１８０°、２７０°
の４つの引込み位相に応じて引込み位相検出パターンは
４通りとなる。
【００１３】引込み位相検出部２６は同期パターン検出
部２２から同期パターン検出信号を受信したら、そのタ
イミングで入力された第１パス復調データ（ＤIN１、Ｄ
IN２〕が上記４通りのパターンの何れに一致するか、す
なわち、復調器の引込み位相が０°、９０°、１８０
°、２７０°のどの引込み位相であるかを検出し、その
検出した引込み位相情報を引込み位相保護部２７を通し
て位相不確定除去部２８に送る。
部２２から同期パターン検出信号を受信したら、そのタ
イミングで入力された第１パス復調データ（ＤIN１、Ｄ
IN２〕が上記４通りのパターンの何れに一致するか、す
なわち、復調器の引込み位相が０°、９０°、１８０
°、２７０°のどの引込み位相であるかを検出し、その
検出した引込み位相情報を引込み位相保護部２７を通し
て位相不確定除去部２８に送る。
【００１４】位相不確定除去部２８では、検出された引
込み位相情報に基づいて復調器での引込み位相がどれで
あったかを判定し、それを正しい引込み位相に戻すよ
う、所定の規則に従って復調データ〔ＤIN１〜ＤIN６〕
の信号の組替えを行う。これにより位相不確定除去部２
８から出力される復調データ〔ＤOUT １〜ＤOUT ６〕は
位相不確定が除去されたものとなる。
込み位相情報に基づいて復調器での引込み位相がどれで
あったかを判定し、それを正しい引込み位相に戻すよ
う、所定の規則に従って復調データ〔ＤIN１〜ＤIN６〕
の信号の組替えを行う。これにより位相不確定除去部２
８から出力される復調データ〔ＤOUT １〜ＤOUT ６〕は
位相不確定が除去されたものとなる。
【００１５】
【発明が解決しようとする課題】上述のフレーム同期回
路は、まず初めに同期パターン検出部側において第２、
第３パス復調データ〔ＤIN３〜ＤIN６〕中のフレーム同
期パターンによりフレーム同期を確立し、次に、このフ
レーム同期が確立した後に、引込み位相検出部側におい
て第１パス復調データ〔ＤIN１，ＤIN２〕中の引込み位
相検出パターンにより引込み位相を検出するという２段
階の工程を必要とするものである。このため、引込み位
相の検出結果に基づく位相不確定除去を行うまでの時間
が長くなるという短所があった。この短所は差動論理を
用いることにより解消できるものではあるが、差動論理
を用いた場合には前述したようにビット誤り率が劣化す
ることになる。
路は、まず初めに同期パターン検出部側において第２、
第３パス復調データ〔ＤIN３〜ＤIN６〕中のフレーム同
期パターンによりフレーム同期を確立し、次に、このフ
レーム同期が確立した後に、引込み位相検出部側におい
て第１パス復調データ〔ＤIN１，ＤIN２〕中の引込み位
相検出パターンにより引込み位相を検出するという２段
階の工程を必要とするものである。このため、引込み位
相の検出結果に基づく位相不確定除去を行うまでの時間
が長くなるという短所があった。この短所は差動論理を
用いることにより解消できるものではあるが、差動論理
を用いた場合には前述したようにビット誤り率が劣化す
ることになる。
【００１６】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、同期確立および引
込み位相の検出を短時間に行えるフレーム同期回路を、
ビット誤り率が劣化する差動論理を用いない回路構成で
提供することにある。
のであり、その目的とするところは、同期確立および引
込み位相の検出を短時間に行えるフレーム同期回路を、
ビット誤り率が劣化する差動論理を用いない回路構成で
提供することにある。
【００１７】
【課題を解決するための手段】図１は本発明に係る原理
説明図である。図１において、３１〜３４はそれぞれ引
込み位相０°、９０°、１８０°、２７０°で復調デー
タの同期パターン検出を行う同期パターン検出部、３６
〜３９はそれぞれ対応する同期パターン検出部３１〜３
４の出力信号の同期保護を行う同期保護部、４２は同期
保護部３６〜３９の出力信号に基づいて引込み位相と同
期／非同期の判定を行う引込み位相同期判定部、３６は
同期パターン検出された引込み位相に基づいて復調デー
タの位相不確定性を除去する位相不確定除去部、３５は
同期パターン検出されたタイミングでフレーム同期パル
スを発生するタイミング発生部、４１は各同期パターン
検出部３１〜３４の検出信号がＯＲゲート４０を介して
入力されてその検出タイミングとフレーム同期パルスの
発生タイミングと比較しタイミング発生部３５に伝える
一致検出部である。
説明図である。図１において、３１〜３４はそれぞれ引
込み位相０°、９０°、１８０°、２７０°で復調デー
タの同期パターン検出を行う同期パターン検出部、３６
〜３９はそれぞれ対応する同期パターン検出部３１〜３
４の出力信号の同期保護を行う同期保護部、４２は同期
保護部３６〜３９の出力信号に基づいて引込み位相と同
期／非同期の判定を行う引込み位相同期判定部、３６は
同期パターン検出された引込み位相に基づいて復調デー
タの位相不確定性を除去する位相不確定除去部、３５は
同期パターン検出されたタイミングでフレーム同期パル
スを発生するタイミング発生部、４１は各同期パターン
検出部３１〜３４の検出信号がＯＲゲート４０を介して
入力されてその検出タイミングとフレーム同期パルスの
発生タイミングと比較しタイミング発生部３５に伝える
一致検出部である。
【００１８】本発明のディジタル無線用受信機のフレー
ム同期回路は、送信シンボルのＩ−Ｑ平面上の象限を決
定する第１パスを含むパスにフレーム同期パターンが挿
入された多値変調波を受信・復調した際に復調器で生じ
る引込み位相の無常位性を除去するディジタル無線用受
信機のフレーム同期回路であって、０°の引込み位相で
復調データの同期パターン検出を行う第１の同期パター
ン検出部３１と、９０°の引込み位相で復調データの同
期パターン検出を行う第２の同期パターン検出部３２
と、１８０°の引込み位相で復調データの同期パターン
検出を行う第３の同期パターン検出部３３と、２７０°
の引込み位相で復調データの同期パターン検出を行う第
４の同期パターン検出部３４と、この４つの同期パター
ン検出部３１〜３４の何れかにより同期パターンが検出
されたタイミングに合わせてフレーム同期パルスを発生
するタイミング発生部３５と、この４つの同期パターン
検出部３１〜３４のうちの同期パターン検出したものの
引込み位相に基づいて復調データの位相不確定性を除去
するよう信号の組替えを行う位相不確定除去部３６とを
備えたものである。
ム同期回路は、送信シンボルのＩ−Ｑ平面上の象限を決
定する第１パスを含むパスにフレーム同期パターンが挿
入された多値変調波を受信・復調した際に復調器で生じ
る引込み位相の無常位性を除去するディジタル無線用受
信機のフレーム同期回路であって、０°の引込み位相で
復調データの同期パターン検出を行う第１の同期パター
ン検出部３１と、９０°の引込み位相で復調データの同
期パターン検出を行う第２の同期パターン検出部３２
と、１８０°の引込み位相で復調データの同期パターン
検出を行う第３の同期パターン検出部３３と、２７０°
の引込み位相で復調データの同期パターン検出を行う第
４の同期パターン検出部３４と、この４つの同期パター
ン検出部３１〜３４の何れかにより同期パターンが検出
されたタイミングに合わせてフレーム同期パルスを発生
するタイミング発生部３５と、この４つの同期パターン
検出部３１〜３４のうちの同期パターン検出したものの
引込み位相に基づいて復調データの位相不確定性を除去
するよう信号の組替えを行う位相不確定除去部３６とを
備えたものである。
【００１９】また本発明のディジタル無線用受信機のフ
レーム同期回路は、上述のフレーム同期回路において、
多値変調波が多値直交振幅変調波であり、この多値直交
振幅変調波はその第２パス以降に回転対象信号配置が施
されており、受信側においてはこの多値直交変調波の第
２パス以降の回転対象信号配置を元に戻してから４つの
同期パターン検出部で同期パターンの検出を行うように
構成することができる。
レーム同期回路は、上述のフレーム同期回路において、
多値変調波が多値直交振幅変調波であり、この多値直交
振幅変調波はその第２パス以降に回転対象信号配置が施
されており、受信側においてはこの多値直交変調波の第
２パス以降の回転対象信号配置を元に戻してから４つの
同期パターン検出部で同期パターンの検出を行うように
構成することができる。
【００２０】また本発明のディジタル無線用受信機のフ
レーム同期回路は、上述のフレーム同期回路において、
４つの同期パターン検出部の出力信号がそれぞれ同期保
護をかけられ、位相不確定除去部は同期保護後の同期パ
ターン検出結果に基づいて位相不確定除去を行うよう構
成することができる。
レーム同期回路は、上述のフレーム同期回路において、
４つの同期パターン検出部の出力信号がそれぞれ同期保
護をかけられ、位相不確定除去部は同期保護後の同期パ
ターン検出結果に基づいて位相不確定除去を行うよう構
成することができる。
【００２１】
【作用】復調データを４つの同期パターン検出部３１〜
３４に入力し、そのうちの同期パターン検出した同期パ
ターン検出部の同期パターン検出タイミングに合わせて
タイミング発生部３５でフレーム同期パルスを発生す
る。またその同期パターン検出した同期パターン検出部
の引込み位相に基づいて位相不確定除去部３６で復調デ
ータの位相不確定性を除去する。
３４に入力し、そのうちの同期パターン検出した同期パ
ターン検出部の同期パターン検出タイミングに合わせて
タイミング発生部３５でフレーム同期パルスを発生す
る。またその同期パターン検出した同期パターン検出部
の引込み位相に基づいて位相不確定除去部３６で復調デ
ータの位相不確定性を除去する。
【００２２】このフレーム同期回路では、また送信信号
を回転対称信号配置とすることによりビット誤りを低減
することができる。また同期パターン検出において同期
保護を行うことにより空間的なノイズ等による誤動作を
低減できる。
を回転対称信号配置とすることによりビット誤りを低減
することができる。また同期パターン検出において同期
保護を行うことにより空間的なノイズ等による誤動作を
低減できる。
【００２３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのフレーム同期
回路が示される。この実施例回路は６４値ＱＡＭ方式デ
ィジタル無線システムの受信機に適用されるものであ
る。この６４値ＱＡＭ変調方式は送信シンボルが
〔ｉ1 、ｑ1 、ｉ2 、ｑ2 、ｉ3 、ｑ3 〕の６ビットか
らなり、実施例ではこのうちの第２パス〔ｉ2 、ｑ2 〕
と第３パス（ｉ3 、ｑ3 〕に回転対称論理を行って、第
２、第３パスの位相不確定除去を行っている。
する。図２には本発明の一実施例としてのフレーム同期
回路が示される。この実施例回路は６４値ＱＡＭ方式デ
ィジタル無線システムの受信機に適用されるものであ
る。この６４値ＱＡＭ変調方式は送信シンボルが
〔ｉ1 、ｑ1 、ｉ2 、ｑ2 、ｉ3 、ｑ3 〕の６ビットか
らなり、実施例ではこのうちの第２パス〔ｉ2 、ｑ2 〕
と第３パス（ｉ3 、ｑ3 〕に回転対称論理を行って、第
２、第３パスの位相不確定除去を行っている。
【００２４】この実施例で用いるフレーム同期パターン
について説明すると、送信側において送信データ
〔ｉ1 、ｑ1 、ｉ2 、ｑ2 、ｉ3 、ｑ3 〕の第１、第
２、第３パスに図３に示されるようなビット構成からな
るフレーム同期パターンを挿入する。図３において、縦
方向が６ビットの送信シンボル、横方向がタイムスロッ
ト数（よって４シンボル分）である。
について説明すると、送信側において送信データ
〔ｉ1 、ｑ1 、ｉ2 、ｑ2 、ｉ3 、ｑ3 〕の第１、第
２、第３パスに図３に示されるようなビット構成からな
るフレーム同期パターンを挿入する。図３において、縦
方向が６ビットの送信シンボル、横方向がタイムスロッ
ト数（よって４シンボル分）である。
【００２５】このフレーム同期パターンの復調データ
〔ＤIN１〜ＤIN６〕は、復調器の引込み位相が０°、９
０°、１８０°、２７０°の何れであるかにより４通り
のパターンとなる。図４には第２、第３パスの回転対称
論理を取り除いた後の各引込み位相におけるフレーム同
期パターンが示される。図４から分かるように、第２、
第３パスは回転対称論理により位相不確定除去が行われ
ているので、上記４つの引込み位相の何れの場合でもビ
ットパターンは変わることはなく、 ＤIN３ → １，０，１，１ ＤIN４ → ０，１，０，０ ＤIN５ → １，１，１，１ ＤIN６ → １，０，０，０ となっている。
〔ＤIN１〜ＤIN６〕は、復調器の引込み位相が０°、９
０°、１８０°、２７０°の何れであるかにより４通り
のパターンとなる。図４には第２、第３パスの回転対称
論理を取り除いた後の各引込み位相におけるフレーム同
期パターンが示される。図４から分かるように、第２、
第３パスは回転対称論理により位相不確定除去が行われ
ているので、上記４つの引込み位相の何れの場合でもビ
ットパターンは変わることはなく、 ＤIN３ → １，０，１，１ ＤIN４ → ０，１，０，０ ＤIN５ → １，１，１，１ ＤIN６ → １，０，０，０ となっている。
【００２６】一方、第１パスは引込み位相の位相不確定
除去ができないので、それぞれの引込み位相でビットパ
ターンが異なっており、引込み位相０°の時には、図４
のＡに示されるように、本来のフレーム同期パターンと
同じで、 ＤIN１ → ０，１，０，０ ＤIN２ → １，１，０，０ となり、引込み位相９０°の時には、図４のＢに示され
るように、 ＤIN１ → ０，０，１，１ ＤIN２ → ０，１，０，０ となり、引込み位相１８０°の時には、図４のＣに示さ
れるように、 ＤIN１ → １，０，１，１ ＤIN２ → ０，０，１，１ となり、引込み位相２７０°の時には、図４のＤに示さ
れるように、 ＤIN１ → １，１，０，０ ＤIN２ → １，０，１，１ となる。
除去ができないので、それぞれの引込み位相でビットパ
ターンが異なっており、引込み位相０°の時には、図４
のＡに示されるように、本来のフレーム同期パターンと
同じで、 ＤIN１ → ０，１，０，０ ＤIN２ → １，１，０，０ となり、引込み位相９０°の時には、図４のＢに示され
るように、 ＤIN１ → ０，０，１，１ ＤIN２ → ０，１，０，０ となり、引込み位相１８０°の時には、図４のＣに示さ
れるように、 ＤIN１ → １，０，１，１ ＤIN２ → ０，０，１，１ となり、引込み位相２７０°の時には、図４のＤに示さ
れるように、 ＤIN１ → １，１，０，０ ＤIN２ → １，０，１，１ となる。
【００２７】次に本実施例回路の構成を説明する。図示
しない前段の復調器で復調された復調データ〔ＤIN１〜
ＤIN６〕は回転対称部９および位相不確定除去部１４に
それぞれ入力される。回転対称部９は復調データ〔ＤIN
１〜ＤIN６〕中の第２、第３パスの復調データ〔ＤIN３
〜ＤIN６〕について送信側で施された回転対称論理を取
り除き、これに第１パスの復調データ〔ＤIN１、Ｄ
IN２〕を加えて元の６ビットとしたデータを４つの同期
パターン検出部１、２、３、４にそれぞれ入力する。
しない前段の復調器で復調された復調データ〔ＤIN１〜
ＤIN６〕は回転対称部９および位相不確定除去部１４に
それぞれ入力される。回転対称部９は復調データ〔ＤIN
１〜ＤIN６〕中の第２、第３パスの復調データ〔ＤIN３
〜ＤIN６〕について送信側で施された回転対称論理を取
り除き、これに第１パスの復調データ〔ＤIN１、Ｄ
IN２〕を加えて元の６ビットとしたデータを４つの同期
パターン検出部１、２、３、４にそれぞれ入力する。
【００２８】ここで、同期パターン検出部１は、回転対
称論理を取り除いた後の復調データが、復調器の引込み
位相を０°とした時のフレーム同期パターン（図４の
Ａ）と一致するかを検出する回路、同期パターン検出部
２は復調器の引込み位相を９０°とした時のフレーム同
期パターン（図４のＢ）と一致するかを検出する回路、
同期パターン検出部３は復調器の引込み位相を１８０°
とした時のフレーム同期パターン（図４のＣ）と一致す
るかを検出する回路、同期パターン検出部４は復調器の
引込み位相を２７０°とした時のフレーム同期パターン
（図４のＤ）と一致するかを検出する回路である。これ
らの同期パターン検出部１〜４はそれぞれの同期パター
ンを検出した時に“Ｈ”の同期パターン検出信号を出力
する。
称論理を取り除いた後の復調データが、復調器の引込み
位相を０°とした時のフレーム同期パターン（図４の
Ａ）と一致するかを検出する回路、同期パターン検出部
２は復調器の引込み位相を９０°とした時のフレーム同
期パターン（図４のＢ）と一致するかを検出する回路、
同期パターン検出部３は復調器の引込み位相を１８０°
とした時のフレーム同期パターン（図４のＣ）と一致す
るかを検出する回路、同期パターン検出部４は復調器の
引込み位相を２７０°とした時のフレーム同期パターン
（図４のＤ）と一致するかを検出する回路である。これ
らの同期パターン検出部１〜４はそれぞれの同期パター
ンを検出した時に“Ｈ”の同期パターン検出信号を出力
する。
【００２９】各同期パターン検出部１〜４から出力され
る同期パターン検出信号はそれぞれに対応して設けられ
た同期保護部５〜８にそれぞれ入力されると共に、ＯＲ
ゲート１０を介して一致検出部１３に入力される。各同
期保護部５〜８の出力信号は引込み位相同期判定部１１
に入力される。引込み位相同期判定部１１からは同期状
態か非同期状態かを示す判定信号がタイミング発生部１
２に入力される。このタイミング発生部１２は従来の技
術で説明したものと同じであって、一致検出部１３から
の一致信号に基づいて同期パターン検出タイミングに同
期した一定周期のフレームパルスを生成する。
る同期パターン検出信号はそれぞれに対応して設けられ
た同期保護部５〜８にそれぞれ入力されると共に、ＯＲ
ゲート１０を介して一致検出部１３に入力される。各同
期保護部５〜８の出力信号は引込み位相同期判定部１１
に入力される。引込み位相同期判定部１１からは同期状
態か非同期状態かを示す判定信号がタイミング発生部１
２に入力される。このタイミング発生部１２は従来の技
術で説明したものと同じであって、一致検出部１３から
の一致信号に基づいて同期パターン検出タイミングに同
期した一定周期のフレームパルスを生成する。
【００３０】また引込み位相同期判定部１１は同期保護
部５〜６からの同期保護後の同期検出信号に基づいて現
在の引込み位相が０°、９０°、１８０°、２７０°の
うちの何れであるかを判定し、その判定結果の引込み位
相値を位相不確定除去部１４に送出する。この位相不確
定除去部１４は図５で説明した従来例のものと同じ構成
であり、引込み位相値に基づいて復調データ〔ＤIN１〜
ＤIN６〕に対して信号の組替えを行い、そのデータを正
しい引込み位相（すなわち引込み位相０°）のものに戻
す。
部５〜６からの同期保護後の同期検出信号に基づいて現
在の引込み位相が０°、９０°、１８０°、２７０°の
うちの何れであるかを判定し、その判定結果の引込み位
相値を位相不確定除去部１４に送出する。この位相不確
定除去部１４は図５で説明した従来例のものと同じ構成
であり、引込み位相値に基づいて復調データ〔ＤIN１〜
ＤIN６〕に対して信号の組替えを行い、そのデータを正
しい引込み位相（すなわち引込み位相０°）のものに戻
す。
【００３１】この実施例回路の動作を以下に説明する。
復調器で復調された復調データ〔ＤIN１〜ＤIN６〕は、
回転対称部９で第２、第３パスについて回転対称論理が
取り除かれた後に、各同期パターン検出部１〜４に入力
される。各同期パターン検出部１〜４では入力したデー
タが自引込み位相のフレーム同期パターンと一致するか
をそれぞれ調べ、何れかの同期パターン検出部１〜４で
一致すれば、その同期パターン検出部が“Ｈ”の同期パ
ターン検出信号を出力する。この同期パターン検出信号
はＯＲゲート１０を介して一致検出部１３に入力され
る。
復調器で復調された復調データ〔ＤIN１〜ＤIN６〕は、
回転対称部９で第２、第３パスについて回転対称論理が
取り除かれた後に、各同期パターン検出部１〜４に入力
される。各同期パターン検出部１〜４では入力したデー
タが自引込み位相のフレーム同期パターンと一致するか
をそれぞれ調べ、何れかの同期パターン検出部１〜４で
一致すれば、その同期パターン検出部が“Ｈ”の同期パ
ターン検出信号を出力する。この同期パターン検出信号
はＯＲゲート１０を介して一致検出部１３に入力され
る。
【００３２】引込み位相同期判定部１１は４つの同期保
護部５〜８の出力信号に基づいて同期／非同期の状態の
判定と引込み位相の判定を行っている。引込み位相同期
判定部１１の判定が非同期の場合は、一致検出部１３は
同期パターン検出部からの同期パターン検出信号の検出
タイミングとタイミング発生部１２でのフレーム同期パ
ルスの発生タイミングとを比較しており、両タイミング
が一致していない場合には、タイミング発生部１２のカ
ウントを停止して、タイミング発生部１２におけるフレ
ーム同期パルス発生の位相を、同期パターン検出部での
同期パターン検出位相に一致させる。これにより同期保
護部５〜８がそれに設定した保護段数の回数対応する同
期パターン検出部での一致を検出すると、出力信号を引
込み位相同期判定部１１に出力する。
護部５〜８の出力信号に基づいて同期／非同期の状態の
判定と引込み位相の判定を行っている。引込み位相同期
判定部１１の判定が非同期の場合は、一致検出部１３は
同期パターン検出部からの同期パターン検出信号の検出
タイミングとタイミング発生部１２でのフレーム同期パ
ルスの発生タイミングとを比較しており、両タイミング
が一致していない場合には、タイミング発生部１２のカ
ウントを停止して、タイミング発生部１２におけるフレ
ーム同期パルス発生の位相を、同期パターン検出部での
同期パターン検出位相に一致させる。これにより同期保
護部５〜８がそれに設定した保護段数の回数対応する同
期パターン検出部での一致を検出すると、出力信号を引
込み位相同期判定部１１に出力する。
【００３３】これにより引込み位相同期判定部１１が同
期確立と見なし、さらにその時の引込み位相がなんであ
ったか（すなわちどの同期保護部５〜８から出力信号が
あったか）を判断して、その引込み位相情報を位相不確
定除去部１４に送る。位相不確定除去部１４はその引込
み位相情報に基づいて復調データ〔ＤIN１〜ＤIN６〕の
信号の組替えを行い、引込み位相の無常位性を取り除
く。
期確立と見なし、さらにその時の引込み位相がなんであ
ったか（すなわちどの同期保護部５〜８から出力信号が
あったか）を判断して、その引込み位相情報を位相不確
定除去部１４に送る。位相不確定除去部１４はその引込
み位相情報に基づいて復調データ〔ＤIN１〜ＤIN６〕の
信号の組替えを行い、引込み位相の無常位性を取り除
く。
【００３４】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では多値変調方式と
して６４値ＱＡＭ方式を用いたディジタル無線システム
に本発明を適用した場合について述べたが、本発明はこ
れに限られるものではなく、他の多値ＱＡＭ方式にも適
用できることは勿論であり、また多相ＰＳＫなどの他の
多値変調方式に対しても適用可能である。
が可能である。例えば上述の実施例では多値変調方式と
して６４値ＱＡＭ方式を用いたディジタル無線システム
に本発明を適用した場合について述べたが、本発明はこ
れに限られるものではなく、他の多値ＱＡＭ方式にも適
用できることは勿論であり、また多相ＰＳＫなどの他の
多値変調方式に対しても適用可能である。
【００３５】また実施例では第２、第３パスに対して回
転対称論理を施したものについて説明したが、本発明は
これに限られるものではなく、回転対称論理を行わない
自然２進配置、あるいはグレイ配置の符号構成のものに
ついても適用できる。この場合、第２、第３パス等につ
いて位相不確定除去ができないので、復調後のフレーム
同期パターンは第１パスだけでなく他のパスも０°、９
０°、１８０°２７０°の引込み位相毎に異なったもの
となるが、それぞれの引込み位相に応じたフレーム同期
パターンを４つの同期パターン検出部に設定しておけば
よい。
転対称論理を施したものについて説明したが、本発明は
これに限られるものではなく、回転対称論理を行わない
自然２進配置、あるいはグレイ配置の符号構成のものに
ついても適用できる。この場合、第２、第３パス等につ
いて位相不確定除去ができないので、復調後のフレーム
同期パターンは第１パスだけでなく他のパスも０°、９
０°、１８０°２７０°の引込み位相毎に異なったもの
となるが、それぞれの引込み位相に応じたフレーム同期
パターンを４つの同期パターン検出部に設定しておけば
よい。
【００３６】
【発明の効果】以上に説明したように、本発明によれ
ば、同期確立と位相不確定除去を差動論理を使用しない
回路構成で実現できるので、ビット誤り率を向上でき
る。またその同期確立と位相不確定除去を同時に行うも
のであるから、フレーム同期回路の高速動作が可能とな
る。
ば、同期確立と位相不確定除去を差動論理を使用しない
回路構成で実現できるので、ビット誤り率を向上でき
る。またその同期確立と位相不確定除去を同時に行うも
のであるから、フレーム同期回路の高速動作が可能とな
る。
【図１】本発明に係る原理説明図である。
【図２】本発明の一実施例としてのフレーム同期回路を
示す図である。
示す図である。
【図３】実施例で用いるフレーム同期パターンのビット
構成を示す図である。
構成を示す図である。
【図４】実施例における各引込み位相でのフレーム同期
パターンのビット構成（回転対称論理を取り除いた後の
もの）を示す図である。
パターンのビット構成（回転対称論理を取り除いた後の
もの）を示す図である。
【図５】差動論理を用いない従来のフレーム同期回路の
例を示す図である。
例を示す図である。
【図６】従来例におけるフレーム同期パターンと引込み
位相検出パターンの挿入態様を説明する図である。
位相検出パターンの挿入態様を説明する図である。
１〜４、２２ 同期パターン検出部 ５〜８、２５ 同期保護部 ９、２１ 回転対称部 １０ ＯＲゲート １１ 引込み位相同期判定部 １２、２４ タイミング発生部 １３、２３ 一致検出部 １４、２８ 位相不確定除去部 ２６ 引込み位相検出部 ２７ 引込み位相保護部
Claims (3)
- 【請求項１】 送信シンボルのＩ−Ｑ平面上の象限を決
定する第１パスを含むパスにフレーム同期パターンが挿
入された多値変調波を受信・復調した際に復調器で生じ
る引込み位相の無常位性を除去するディジタル無線用受
信機のフレーム同期回路であって、 ０°の引込み位相で復調データの同期パターン検出を行
う第１の同期パターン検出部（３１）と、 ９０°の引込み位相で復調データの同期パターン検出を
行う第２の同期パターン検出部（３２）と、 １８０°の引込み位相で復調データの同期パターン検出
を行う第３の同期パターン検出部（３３）と、 ２７０°の引込み位相で復調データの同期パターン検出
を行う第４の同期パターン検出部（３４）と、 該４つの同期パターン検出部の何れかにより同期パター
ンが検出されたタイミングに合わせてフレーム同期パル
スを発生するタイミング発生部（３５）と、 該４つの同期パターン検出部のうちの同期パターン検出
したものの引込み位相に基づいて該復調データの位相不
確定性を除去するよう信号の組替えを行う位相不確定除
去部（３６）とを備えたディジタル無線用受信機のフレ
ーム同期回路。 - 【請求項２】 該多値変調波は多値直交振幅変調波であ
り、該多値直交振幅変調波はその第２パス以降に回転対
象信号配置が施されており、受信側においてはこの多値
直交変調波の第２パス以降の回転対象信号配置を元に戻
してから該４つの同期パターン検出部で同期パターンの
検出を行うようにした請求項１記載のディジタル無線用
受信機のフレーム同期回路。 - 【請求項３】 該４つの同期パターン検出部の出力信号
はそれぞれ同期保護がかけられ、位相不確定除去部は同
期保護後の同期パターン検出結果に基づいて位相不確定
除去を行うものである請求項１または２記載のディジタ
ル無線用受信機のフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093813A JPH06120995A (ja) | 1992-03-19 | 1992-03-19 | ディジタル無線用受信機のフレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093813A JPH06120995A (ja) | 1992-03-19 | 1992-03-19 | ディジタル無線用受信機のフレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120995A true JPH06120995A (ja) | 1994-04-28 |
Family
ID=14092845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4093813A Pending JPH06120995A (ja) | 1992-03-19 | 1992-03-19 | ディジタル無線用受信機のフレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120995A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057471A1 (fr) * | 1997-06-13 | 1998-12-17 | Kabushiki Kaisha Kenwood | Circuit de synchronisation absolue |
| WO1999000955A1 (fr) * | 1997-06-30 | 1999-01-07 | Kabushiki Kaisha Kenwood | Circuit d'acquisition de synchronisation pour mise en phase absolue |
| WO2004032440A1 (ja) * | 2002-09-30 | 2004-04-15 | Matsushita Electric Industrial Co., Ltd. | 受信装置及びブラインド受信方法 |
| JP2007214884A (ja) * | 2006-02-09 | 2007-08-23 | Hitachi Kokusai Electric Inc | 復調装置 |
| JP2007214921A (ja) * | 2006-02-09 | 2007-08-23 | Fujitsu Ltd | 同期装置及び同期方法 |
| JP2007258911A (ja) * | 2006-03-22 | 2007-10-04 | Nec Corp | 無線通信装置および無線通信方法 |
| JP2008228057A (ja) * | 2007-03-14 | 2008-09-25 | Japan Radio Co Ltd | フレーム同期検出方法 |
-
1992
- 1992-03-19 JP JP4093813A patent/JPH06120995A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057471A1 (fr) * | 1997-06-13 | 1998-12-17 | Kabushiki Kaisha Kenwood | Circuit de synchronisation absolue |
| US6246281B1 (en) | 1997-06-13 | 2001-06-12 | Kabushiki Kaisha Kenwood | Absolute phasing circuit |
| WO1999000955A1 (fr) * | 1997-06-30 | 1999-01-07 | Kabushiki Kaisha Kenwood | Circuit d'acquisition de synchronisation pour mise en phase absolue |
| US6678342B1 (en) | 1997-06-30 | 2004-01-13 | Kabushiki Kaisha Kenwood | Absolute-phasing synchronization capturing circuit |
| WO2004032440A1 (ja) * | 2002-09-30 | 2004-04-15 | Matsushita Electric Industrial Co., Ltd. | 受信装置及びブラインド受信方法 |
| JP2007214884A (ja) * | 2006-02-09 | 2007-08-23 | Hitachi Kokusai Electric Inc | 復調装置 |
| JP2007214921A (ja) * | 2006-02-09 | 2007-08-23 | Fujitsu Ltd | 同期装置及び同期方法 |
| JP2007258911A (ja) * | 2006-03-22 | 2007-10-04 | Nec Corp | 無線通信装置および無線通信方法 |
| JP2008228057A (ja) * | 2007-03-14 | 2008-09-25 | Japan Radio Co Ltd | フレーム同期検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347616A (en) | Digital multi-level multi-phase modulation communication system | |
| EP0595034B1 (en) | Differentially coded and guard pulse position modulation for communication networks | |
| US4439863A (en) | Partial response system with simplified detection | |
| CA1241068A (en) | Carrier recovery circuit | |
| JPH0810879B2 (ja) | 復調装置 | |
| US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| JP2704196B2 (ja) | ユニークワード検出器 | |
| US20070297549A1 (en) | Clock Recovery Circuit And Receiver Using The Circuit | |
| JPH0136745B2 (ja) | ||
| WO2000005834A1 (en) | Carrier frequency estimator for a signal receiver | |
| EP1039710A1 (en) | Carrier reproduction circuit | |
| JPS6362931B2 (ja) | ||
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP2004166259A (ja) | 位相誤差補正回路およびこれを用いた受信装置 | |
| JP2000174744A (ja) | フレーム同期回路 | |
| JP2001177587A (ja) | ディジタル変復調の同期方式 | |
| JPH104436A (ja) | クロック再生回路 | |
| JP3865893B2 (ja) | 復調回路 | |
| JP2022072447A (ja) | デジタル受信装置 | |
| JP2912246B2 (ja) | 復調システム | |
| JPH08139775A (ja) | ディジタル復調装置 | |
| JPH07114424B2 (ja) | 搬送波同期復調装置 | |
| JP3789063B2 (ja) | シンボルクロック再生回路 | |
| JPH0234552B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990302 |