JP3789063B2 - シンボルクロック再生回路 - Google Patents
シンボルクロック再生回路 Download PDFInfo
- Publication number
- JP3789063B2 JP3789063B2 JP28141499A JP28141499A JP3789063B2 JP 3789063 B2 JP3789063 B2 JP 3789063B2 JP 28141499 A JP28141499 A JP 28141499A JP 28141499 A JP28141499 A JP 28141499A JP 3789063 B2 JP3789063 B2 JP 3789063B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock signal
- symbol clock
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＤＭＡ（時分割多元接続）方式等を採用してバースト信号を受信するデジタル移動通信端末等に備えられる復調器のクロック再生回路に関し、特にＱＰＳＫ（quadrature phase shift keying）等の位相変調波の復調に対して、高速な位相引き込みを行うことができるクロック再生回路に関するものである。
【０００２】
【従来の技術】
デジタル移動通信では、π／４ＱＰＳＫ位相変調方式及びＴＤＭＡ方式が採用されている。このような移動通信において、データの送受信を行うためには、基地局におけるシンボルクロックのタイミングに同期させる必要があることから、基地局のシンボルクロック信号の位相と、移動局のシンボルクロック信号の位相を同期させる必要があった。移動局であるデジタル移動通信端末は、基地局より送信されてきた信号を受信して、該受信信号から基地局のシンボルクロック信号のタイミングを抽出し、デジタル移動通信端末のシンボルクロック信号の位相を基地局のシンボルクロック信号の位相に同期させなければならない。このように、基地局のシンボルクロック信号の位相に同期するように、移動局におけるシンボルクロック信号を再生する回路が、シンボルクロック再生回路である。
【０００３】
図５は、従来のシンボルクロック再生回路の構成例を示した概略のブロック図である。
図５において、シンボルクロック再生回路１００は、タイミング抽出回路１０１と、比較器１０２及び自走カウンタを有するカウンタ１０３を備えたＰＬＬ回路１０４とで構成され、出力信号である再生クロック信号の位相を、入力された被変調波の位相に合わせるように同期をとる位相引き込み動作を行う。
【０００４】
タイミング抽出回路１０１は、入力された被変調波信号のゼロクロスポイントを検出し、該ゼロクロスポイントを示すパルス信号をＰＬＬ回路１０４に出力する。ＰＬＬ回路１０４では、タイミング抽出回路１０１からの出力信号が、シンボルタイミング信号として入力され、自走カウンタに対して該シンボルタイミング信号と同期させる同期動作を行って再生シンボルクロック信号を生成し出力する。
【０００５】
このような構成において、ＰＬＬ回路１０４は、シンボルクロック信号に対する再生シンボルクロック信号の位相引き込み範囲を広くする、すなわち同期精度を低下させると、該同期がとれるまでの速度である位相引き込み速度は速くなるが、再生シンボルクロック信号の安定性が低下して特性が劣化する。逆に、シンボルクロック信号に対する再生シンボルクロック信号の位相引き込み範囲を狭くする、すなわち同期精度を向上させると、位相引き込み速度は遅くなるが、再生シンボルクロック信号の安定性が向上して特性も向上する。
【０００６】
図６は、図５で示したＰＬＬ回路１０４の動作例を示したタイミングチャートであり、図６を参照しながら図５のＰＬＬ回路１０４の動作について説明する。カウンタ１０３は、「００ｈ」〜「１３ｈ」のカウンタ周期を有する自走カウンタで構成されており、ＰＬＬ回路１０４は、図６(ｂ)で示したタイミング抽出回路１０１から入力されるゼロクロスポイントを示す信号と、図６(ｃ)で示した自走カウンタ値の初期値「００ｈ」が一致するように、自走カウンタ値の調整を行う。すなわち、ＰＬＬ回路１０４は、自走カウンタ値の「００ｈ」を図６(ａ)で示した基地局のシンボルクロック信号の立ち上がりエッジと同期させる動作を行う。
【０００７】
ＰＬＬ回路１０４は、自走カウンタ値「００ｈ」で立ち上がり、自走カウンタ値「０９ｈ」で立ち下がるように再生シンボルクロック信号を生成して出力する。
ここで、例えば、図６(ｄ)で示すように、図６(ｂ)のゼロクロスポイントが、自走カウンタ値の「００ｈ」〜「０９ｈ」の間で検出された場合、出力する再生シンボルクロック信号の位相を遅らせるために、通常「１３ｈ」で初期化する自走カウンタ値を「１４ｈ」までカウントアップさせてから初期化する。このようにすることによって、再生シンボルクロック信号の位相を１／２０周期遅らせることができる。
【０００８】
また、例えば、図６(ｅ)で示すように、図６(ｂ)のゼロクロスポイントが、自走カウンタ値の「０Ａｈ」〜「１３ｈ」の間で検出された場合、出力する再生シンボルクロック信号の位相を進ませるために、通常「１３ｈ」で初期化する自走カウンタ値を「１２ｈ」で初期化させる。このようにすることによって、再生シンボルクロック信号の位相を１／２０周期進ませることができる。
【０００９】
一方、図６(ａ)で示した基地局のシンボルクロック信号に対して、図６(ｆ)で示すように、再生シンボルクロック信号の位相が１８０°異なっていた場合、基地局のシンボルクロック信号と再生シンボルクロック信号の各位相の同期を確立させるためには、上記のようにして、再生クロック信号の位相を遅らせる方向、又は進ませる方向への位相変化の動作を、例えば図６の場合では１０回（１０×１／２０）行う必要があった。また、移動通信において、全く逆位相からの位相引き込みでは、キャリア周波数誤差があるために逆位相で同期がかかってしまったり、キャリア周波数誤差の補正及び位相変化で１０回の位相変化動作では同期が完了せず、多大な時間が必要となる場合も発生する。
【００１０】
このため、デジタル移動通信端末において、バースト受信の初期状態では、高速に位相引き込みを行う必要があるため、位相の変化量を変えて位相引き込み速度を速くするといった方法が行われている。例えば、位相変化量が１／２０のときが、位相引き込み範囲が狭く位相引き込み速度が遅い場合であり、再生クロック信号の安定性が向上する。しかし、バースト受信の初期状態では、位相引き込みに時間がかかり過ぎることから、冗長ビット（プリアンブル）パターン内で位相引き込みが完了せず、同期が確立せずに通信ができない状態になってしまう。また、例えば、位相変化量が２／２０のときが、位相引き込み範囲が広く位相引き込み速度が速い場合であり、プリアンブルパターン内で位相引き込みが完了するが、再生シンボルクロック信号の安定性が悪く、同期は確立するが安定したシンボルクロック信号の再生ができないため、安定した受信を得ることが困難であった。
【００１１】
このようなことから、デジタル移動通信のようなＴＤＭＡ方式が採用されている場合、位相引き込みの初期状態では、位相引き込み範囲を広くし位相引き込み速度を速くして同期の補足を行い、位相誤差が小さくなったところで高速な位相引き込み動作を完了する。次に、動作の安定性を向上させるために、位相引き込み範囲を狭くし位相引き込み速度を遅くして同期の保持を行い、安定な再生シンボルクロック信号を生成するようにしていた。
【００１２】
【発明が解決しようとする課題】
デジタル移動通信のようなＴＤＭＡ方式等では、初期状態、すなわちバースト受信のプリアンブルパターン等にて同期を確立し、プリアンブルパターンに引き続く同期（ユニークワード）パターン等を始めとするスロット内のデータを安定に受信し再生させなければならない。しかし、キャリア周波数誤差が大きい場合や、入力信号の位相、すなわち基地局のシンボルクロック信号の位相と、移動端末自身のシンボルクロック信号の位相が大きく異なっていた場合、同期させたシンボルクロック信号を容易に再生することができないため、通信ができないという問題が発生していた。
【００１３】
このように、位相引き込み範囲を広くし位相引き込み速度を速くしてバースト信号の位相引き込みを行うと、再生シンボルクロック信号の安定性が低下し、再生シンボルクロック信号の特性が劣化するという問題があった。また、位相引き込み範囲を狭くし位相引き込み速度を遅くしてバースト信号の位相引き込みを行うと、位相引き込みに時間がかかり過ぎ、プリアンブルパターン内で位相引き込みが完了せず、全く通信ができない状態になってしまうという問題があった。
【００１４】
本発明は、上記のような問題を解決するためになされたものであり、キャリア周波数誤差が大きい場合や、基地局のシンボルクロック信号の位相と移動端末のシンボルクロック信号の位相が大きく異なっている場合においても、高速に位相引き込み動作を行うと共に、安定した再生シンボルクロック信号を生成することができる、簡単な構成のシンボルクロック再生回路を得ることを目的とする。
【００１５】
【課題を解決するための手段】
この発明に係るシンボルクロック再生回路は、デジタル移動通信端末等の復調器に使用され、データを識別するタイミングを示したシンボルクロックを受信信号から再生するシンボルクロック再生回路において、
上記受信信号からシンボルクロック信号の位相を検出して出力する位相検出部と、
該位相検出部で検出された位相に同期させたクロック信号を生成して出力するクロック信号生成部と、
を備え、
上記クロック信号生成部は、
所定のカウント周期を有する自走カウンタのカウンタ値に応じてクロック信号を位相可変に生成して出力するカウンタ回路部と、
上記位相検出部で検出された位相と、該カウンタ回路部から出力されるクロック信号の位相とを比較し、該比較結果に応じて上記カウンタ回路部に対して自走カウンタのカウント周期を変える位相比較部と、
上記位相検出部で検出された位相と、上記カウンタ回路部から出力されるクロック信号の位相との逆位相状態の検出を行い、該逆位相状態を検出すると、上記カウンタ回路部に対して、自走カウンタのカウンタ値が再生ビットクロックの周波数が一定になるように上記自走カウンタのカウンタ値を初期値にリセットするリセット信号を出力する逆位相検出部と、
を備えるものである。
【００１９】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１におけるシンボルクロック再生回路の例を示した概略のブロック図である。
図１において、シンボルクロック再生回路１は、タイミング抽出回路２と、ＰＬＬ回路３とで構成されており、出力信号である再生クロック信号の位相を、入力された被変調波の位相に合わせるように同期をとる位相引き込み動作を行う。ＰＬＬ回路３は、比較器４、逆位相検出器５及び自走カウンタを有するカウンタ６を備えている。
【００２０】
タイミング抽出回路２は、比較器４及び逆位相検出器５にそれぞれ接続されると共に、比較器４及び逆位相検出器５はそれぞれカウンタ６に接続されている。
タイミング抽出回路２は、例えば、１シンボル前のシンボルとの差分から検波を行う遅延検波を用いて、入力された被変調波信号からゼロクロスポイントを検出し、該ゼロクロスポイントを示す信号をＰＬＬ回路３の比較器４及び逆位相検出器５に出力する。比較器４及び逆位相検出器５には、タイミング抽出回路２からの出力信号がシンボルクロック信号としてそれぞれ入力される。
【００２１】
比較器４は、タイミング抽出回路２からのゼロクロスポイントを示す信号とカウンタ６から入力される再生シンボルクロック信号とを比較し、カウンタ６の自走カウンタに対する初期化タイミングを検出して所定の初期化タイミング変更信号を出力する。このように、比較器４は、カウンタ６の自走カウンタに対して基地局のシンボルクロック信号と再生シンボルクロック信号とを同期させる同期動作を行う。
【００２２】
逆位相検出器５は、タイミング抽出回路２からのゼロクロスポイントを示す信号とカウンタ６から入力される自走カウンタ値から、基地局のシンボルクロック信号の位相に対する再生シンボルクロック信号の逆位相状態の検出を行う。逆位相検出器５は、再生シンボルクロック信号の該逆位相状態を検出すると、瞬時に、カウンタ６の自走カウンタ値をリセットして初期値に戻すリセット信号をカウンタ６に出力する。
【００２３】
カウンタ６は、所定の自走カウンタ値に対して信号レベルが変化するように、同期動作が行われて生成された再生シンボルクロック信号及び再生ビットクロック信号を生成して出力する。例えば、カウンタ６は、通常自走カウンタ値「００ｈ」〜「１３ｈ」のカウントアップを繰り返すが、比較器４からの初期化タイミング変更信号に応じて、通常自走カウンタ値「１３ｈ」で初期化する動作が、カウンタ値「１２ｈ」又は「１４ｈ」で初期化することによって、再生シンボルクロック信号の位相を変化させる。
【００２４】
ここで、π／４ＱＰＳＫ変調では、４値のシンボルに対して１シンボルを２ビットで表すためにシンボルクロック信号に対して２倍の速度のクロック信号であるビットクロック信号を必要とする。すなわち、基地局からは１シンボルクロック信号に対して２ビットのデータが送られることから、シンボルクロック信号の１／２周期の信号をビットクロック信号としている。通常のシステムでは、該ビットクロック信号が動作の基準となっている。
【００２５】
次に、逆位相検出器５の動作についてもう少し詳細に説明する。
図２は、図１で示したＰＬＬ回路３の動作例を示したタイミングチャートであり、図２を参照しながら図１の逆位相検出器５の動作について説明する。
カウンタ６は、「００ｈ」〜「１３ｈ」のカウンタ周期を有する自走カウンタで構成されており、比較器４は、図２(ｂ)で示したタイミング抽出回路２から入力されるゼロクロスポイントを示す信号と、図２(ｄ)で示した自走カウンタ値の初期値「００ｈ」が一致するように、自走カウンタ値の調整を行う。すなわち、比較器４は、自走カウンタ値の「００ｈ」を図２(ａ)で示した基地局のシンボルクロック信号の立ち上がりエッジと同期させる動作を行う。
【００２６】
一方、逆位相検出器５は、図２(ｄ)で示した自走カウンタ値「０７ｈ」〜「０Ｄｈ」の区間でゼロクロスポイントを示すパルス信号が入力された場合、基地局におけるシンボルクロック信号の位相に対して再生シンボルクロック信号の位相が約１８０°ずれていると判断し、瞬時にカウンタ６に対して初期値にリセットさせるリセット信号を出力し、図２(ｄ)で示しているように、自走カウンタ値が「００ｈ」にリセットされる。このため、逆位相時の再生シンボルクロック信号の位相を、基地局のシンボルクロック信号の位相に同期させることができる。このときの、カウンタ６から出力される再生シンボルクロック信号を図２(ｅ)で示しており、図２(ｅ)で示した再生シンボルクロック信号に対する再生ビットクロック信号を図２(ｆ)で示している。
【００２７】
このようにして、基地局のシンボルクロック信号に対する再生シンボルクロック信号の逆位相状態をなくすと共に、比較器４によって、カウンタ６の自走カウンタに対して基地局のシンボルクロック信号と再生シンボルクロック信号とを同期させる同期動作が行われる。なお、図２では、説明を分かりやすくするために、逆位相検出器５による動作のみが行われた場合を示しているため、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期していないが、実際は、比較器４によって、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期するようになる。
【００２８】
一方、図１及び図２では、逆位相検出器５で逆位相が検出されると、直ちにカウンタ６に対して自走カウンタ値のリセットを行うリセット信号が出力されたが、逆位相検出器５とカウンタ６との間に積分回路等のフィルタ１１を設け、カウンタ６に入力されるリセット信号の調整を行うようにしてもよい。図３は、このようにした場合における、シンボルクロック再生回路１の他の例を示した概略のブロック図である。なお、図３では、図１と同じものは同じ符号で示しており、ここでは図１との相違点のみ説明する。
【００２９】
図３における図１との相違点は、逆位相検出器５から出力されたリセット信号は、フィルタ１１を介してカウンタ６に入力され、このことから、図１のＰＬＬ回路３をＰＬＬ回路３ａに、図１のシンボルクロック再生回路１をシンボルクロック再生回路１ａにしたことにある。
信号処理系の回路では、量子化誤差、ノイズの影響等による特性の劣化が考えられる。このことから、逆位相検出器５の次段にフィルタ１１を設け、該フィルタ１１によって、複数のシンボル状態によりカウンタ６へのリセット信号の調整を行う。例えば、連続した３シンボル中に２回、逆位相検出器５で逆位相を検出した場合にのみ、カウンタ６にリセット信号を出力するように調整する。このようにすることにより、更に安定した再生シンボルクロック信号を得ることができる。
【００３０】
このように、本実施の形態１におけるシンボルクロック再生回路は、デジタル移動通信端末での再生シンボルクロック信号の位相が、基地局のシンボルクロック信号の位相に対して逆位相であることを検出する逆位相検出器を備え、該逆位相検出器が再生シンボルクロック信号の位相が逆位相状態であることを検出すると、直ちにカウンタ６の自走カウンタ値を初期化するリセット信号をカウンタ６に出力するようにした。
【００３１】
このことから、デジタル移動通信端末での再生シンボルクロック信号が、基地局のシンボルクロック信号の位相に対して逆位相である場合、瞬時に再生シンボルクロック信号を基地局のシンボルクロック信号の位相に同期を確立させることができる。このため、デジタル移動通信端末において、バースト受信の初期状態で再生シンボルクロック信号を、基地局のシンボルクロック信号に対する逆位相に位相引き込みを行うことなく、高速に位相引き込み動作を完了させることができ、同期保持の速度を高速化することができると共に安定した再生シンボルクロック信号の生成を行うことができる。
【００３２】
実施の形態２．
実施の形態１では、逆位相検出器５で、再生シンボルクロック信号が基地局のシンボルクロック信号と逆位相であることが検出されると、直ちに自走カウンタ値を初期値にリセットするようにしたが、再生シンボルクロック信号が基地局のシンボルクロック信号と逆位相であることが検出されると、自走カウンタ値が所定値になったときに、自走カウンタ値を初期値にリセットするようにしてもよく、このようにしたものを本発明の実施の形態２とする。
【００３３】
図４は、本発明の実施の形態２におけるシンボルクロック再生回路の動作例を示したタイミングチャートである。なお、本発明の実施の形態２におけるシンボルクロック再生回路を示した概略のブロック図は、図１の逆位相検出器５を逆位相検出器５ｂにし、これに伴って、図１のＰＬＬ回路３をＰＬＬ回路３ｂに、図１のシンボルクロック再生回路１をシンボルクロック再生回路１ｂにした以外は図１と同じであるので省略し、図１を参照しながら図１との相違点である逆位相検出器５ｂの動作について説明する。
【００３４】
逆位相検出回路５ｂは、タイミング抽出回路２からのゼロクロスポイントを示す信号とカウンタ６から入力される自走カウンタ値から、基地局のシンボルクロック信号の位相に対する再生シンボルクロック信号の逆位相状態の検出を行う。逆位相検出器５ｂは、再生シンボルクロック信号の該逆位相状態を検出すると、カウンタ６の自走カウンタ値が所定値になった時点で、自走カウンタ値を初期値にリセットするリセット信号をカウンタ６に出力する。ここで、図４(ａ)〜図４(ｃ)は、図２(ａ)〜図２(ｃ)と同じであり、図４(ａ)は基地局のシンボルクロック信号を、図４(ｂ)はタイミング抽出回路２から出力されるゼロクロスポイントを示した信号であり、図４(ｃ)は、基地局のビットクロック信号を示している。
【００３５】
逆位相検出器５ｂは、図４(ｄ)で示した自走カウンタ値「０７ｈ」〜「０Ｄｈ」の区間でゼロクロスポイントを検出した場合、基地局におけるシンボルクロック信号の位相に対して再生シンボルクロック信号の位相が約１８０°ずれていると判断する。該判断に基づいて、逆位相検出器５ｂは、図４(ｆ)で示しているように、例えば図４では、自走カウンタ値「０９ｈ」になった時点で、自走カウンタ値をリセットして初期値に戻すリセット信号をカウンタ６に出力する。自走カウンタ値は、通常の「１３ｈ」又は、１／２の「０９ｈ」でリセットされるので、シンボルクロック信号の１／２周期であるビットクロック信号の周期としては、一定にすることができる。
【００３６】
このようにすることによって、逆位相時の再生シンボルクロック信号の位相を、基地局のシンボルクロック信号の位相に同期させることができると共に、再生ビットクロック信号の周期を一定にすることができる。なお、このときの、カウンタ６から出力される再生シンボルクロック信号を図４(ｅ)で示している。また、図４においても、説明を分かりやすくするために、逆位相検出器５ｂによる動作のみが行われた場合を示しているため、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期していないが、実際は、比較器４によって、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期するようになる。
【００３７】
このように、本実施の形態２におけるシンボルクロック再生回路は、デジタル移動通信端末での再生シンボルクロック信号の位相が、基地局のシンボルクロック信号の位相に対して逆位相であることを検出する逆位相検出器５ｂを備え、該逆位相検出器５ｂが再生シンボルクロック信号の位相が逆位相状態であることを検出すると、再生ビットクロック信号の周期が一定になるように、所定の自走カウンタ値でカウンタ６の自走カウンタ値を初期化するリセット信号をカウンタ６に出力するようにした。
【００３８】
このことから、実施の形態１と同様の効果を得ることができると共に、バーストの初期状態や無信号状態において、逆位相検出器５ｂにより頻繁に逆位相が検出された場合においても、再生ビットクロック信号の位相がランダムに変化することなく、再生ビットクロック信号の周波数を一定にすることができることから、再生ビットクロック信号を入力とするシステムに対する影響をなくすことができる。
【００３９】
なお、上記実施の形態１及び実施の形態２では、π／４ＱＰＳＫ変調方式、ＴＤＭＡ方式、ゼロクロス検出方式を用いている場合を例にして説明したが、本発明は、これらに限定するものではなく、他の変調方式や検出方式においても容易に適用することができる。
【００４０】
【発明の効果】
上記の説明から明らかなように、本発明のシンボルクロック再生回路によれば、クロック信号生成部、具体的には自走カウンタを有するカウンタ回路部で生成して出力されるクロック信号の位相を、受信信号から得られるシンボルクロック信号の位相に同期させ、同相になるように補正するようにした。例えば、カウンタ回路部で生成されたクロック信号の位相が逆位相であることを検出すると、カウンタ回路部における自走カウンタのカウンタ値を、再生ビットクロックの周波数が一定になるように初期値にリセットするようにした。このことから、デジタル移動通信端末において、バースト受信の初期状態で再生シンボルクロック信号を、基地局のシンボルクロック信号に対する逆位相に位相引き込みを行うことなく、高速に位相引き込み動作を完了させることができ、同期保持の速度を高速化することができると共に安定した再生シンボルクロック信号の生成を行うことができる。
【００４１】
また、カウンタ回路部で生成されたクロック信号の位相が逆位相であることを検出すると、カウンタ回路部の自走カウンタ値を、直ちに初期値にリセットせずに所定値でリセットするようにした。このことから、バーストの初期状態や無信号状態において、頻繁に逆位相が検出された場合においても、シンボルクロック信号の周期を変えて生成されるビットクロック信号の位相がランダムに変化することなく、ビットクロック信号の周波数を一定にすることができることから、ビットクロック信号を入力とするシステムに対する影響をなくすことができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるシンボルクロック再生回路の例を示した概略のブロック図である。
【図２】 図１のシンボルクロック再生回路１の動作例を示したタイミングチャートである。
【図３】 本発明の実施の形態１におけるシンボルクロック再生回路の他の例を示した概略のブロック図である。
【図４】 本発明の実施の形態２におけるシンボルクロック再生回路の動作例を示したタイミングチャートである。
【図５】 従来のシンボルクロック再生回路の構成例を示した概略のブロック図である。
【図６】 図５のＰＬＬ回路１０４の動作例を示したタイミングチャートである。
【符号の説明】
１，１ａ シンボルクロック再生回路
２ タイミング抽出回路
３，３ａ ＰＬＬ回路
４ 比較器
５ 逆位相検出器
６ カウンタ
１１ フィルタ
【発明の属する技術分野】
本発明は、ＴＤＭＡ（時分割多元接続）方式等を採用してバースト信号を受信するデジタル移動通信端末等に備えられる復調器のクロック再生回路に関し、特にＱＰＳＫ（quadrature phase shift keying）等の位相変調波の復調に対して、高速な位相引き込みを行うことができるクロック再生回路に関するものである。
【０００２】
【従来の技術】
デジタル移動通信では、π／４ＱＰＳＫ位相変調方式及びＴＤＭＡ方式が採用されている。このような移動通信において、データの送受信を行うためには、基地局におけるシンボルクロックのタイミングに同期させる必要があることから、基地局のシンボルクロック信号の位相と、移動局のシンボルクロック信号の位相を同期させる必要があった。移動局であるデジタル移動通信端末は、基地局より送信されてきた信号を受信して、該受信信号から基地局のシンボルクロック信号のタイミングを抽出し、デジタル移動通信端末のシンボルクロック信号の位相を基地局のシンボルクロック信号の位相に同期させなければならない。このように、基地局のシンボルクロック信号の位相に同期するように、移動局におけるシンボルクロック信号を再生する回路が、シンボルクロック再生回路である。
【０００３】
図５は、従来のシンボルクロック再生回路の構成例を示した概略のブロック図である。
図５において、シンボルクロック再生回路１００は、タイミング抽出回路１０１と、比較器１０２及び自走カウンタを有するカウンタ１０３を備えたＰＬＬ回路１０４とで構成され、出力信号である再生クロック信号の位相を、入力された被変調波の位相に合わせるように同期をとる位相引き込み動作を行う。
【０００４】
タイミング抽出回路１０１は、入力された被変調波信号のゼロクロスポイントを検出し、該ゼロクロスポイントを示すパルス信号をＰＬＬ回路１０４に出力する。ＰＬＬ回路１０４では、タイミング抽出回路１０１からの出力信号が、シンボルタイミング信号として入力され、自走カウンタに対して該シンボルタイミング信号と同期させる同期動作を行って再生シンボルクロック信号を生成し出力する。
【０００５】
このような構成において、ＰＬＬ回路１０４は、シンボルクロック信号に対する再生シンボルクロック信号の位相引き込み範囲を広くする、すなわち同期精度を低下させると、該同期がとれるまでの速度である位相引き込み速度は速くなるが、再生シンボルクロック信号の安定性が低下して特性が劣化する。逆に、シンボルクロック信号に対する再生シンボルクロック信号の位相引き込み範囲を狭くする、すなわち同期精度を向上させると、位相引き込み速度は遅くなるが、再生シンボルクロック信号の安定性が向上して特性も向上する。
【０００６】
図６は、図５で示したＰＬＬ回路１０４の動作例を示したタイミングチャートであり、図６を参照しながら図５のＰＬＬ回路１０４の動作について説明する。カウンタ１０３は、「００ｈ」〜「１３ｈ」のカウンタ周期を有する自走カウンタで構成されており、ＰＬＬ回路１０４は、図６(ｂ)で示したタイミング抽出回路１０１から入力されるゼロクロスポイントを示す信号と、図６(ｃ)で示した自走カウンタ値の初期値「００ｈ」が一致するように、自走カウンタ値の調整を行う。すなわち、ＰＬＬ回路１０４は、自走カウンタ値の「００ｈ」を図６(ａ)で示した基地局のシンボルクロック信号の立ち上がりエッジと同期させる動作を行う。
【０００７】
ＰＬＬ回路１０４は、自走カウンタ値「００ｈ」で立ち上がり、自走カウンタ値「０９ｈ」で立ち下がるように再生シンボルクロック信号を生成して出力する。
ここで、例えば、図６(ｄ)で示すように、図６(ｂ)のゼロクロスポイントが、自走カウンタ値の「００ｈ」〜「０９ｈ」の間で検出された場合、出力する再生シンボルクロック信号の位相を遅らせるために、通常「１３ｈ」で初期化する自走カウンタ値を「１４ｈ」までカウントアップさせてから初期化する。このようにすることによって、再生シンボルクロック信号の位相を１／２０周期遅らせることができる。
【０００８】
また、例えば、図６(ｅ)で示すように、図６(ｂ)のゼロクロスポイントが、自走カウンタ値の「０Ａｈ」〜「１３ｈ」の間で検出された場合、出力する再生シンボルクロック信号の位相を進ませるために、通常「１３ｈ」で初期化する自走カウンタ値を「１２ｈ」で初期化させる。このようにすることによって、再生シンボルクロック信号の位相を１／２０周期進ませることができる。
【０００９】
一方、図６(ａ)で示した基地局のシンボルクロック信号に対して、図６(ｆ)で示すように、再生シンボルクロック信号の位相が１８０°異なっていた場合、基地局のシンボルクロック信号と再生シンボルクロック信号の各位相の同期を確立させるためには、上記のようにして、再生クロック信号の位相を遅らせる方向、又は進ませる方向への位相変化の動作を、例えば図６の場合では１０回（１０×１／２０）行う必要があった。また、移動通信において、全く逆位相からの位相引き込みでは、キャリア周波数誤差があるために逆位相で同期がかかってしまったり、キャリア周波数誤差の補正及び位相変化で１０回の位相変化動作では同期が完了せず、多大な時間が必要となる場合も発生する。
【００１０】
このため、デジタル移動通信端末において、バースト受信の初期状態では、高速に位相引き込みを行う必要があるため、位相の変化量を変えて位相引き込み速度を速くするといった方法が行われている。例えば、位相変化量が１／２０のときが、位相引き込み範囲が狭く位相引き込み速度が遅い場合であり、再生クロック信号の安定性が向上する。しかし、バースト受信の初期状態では、位相引き込みに時間がかかり過ぎることから、冗長ビット（プリアンブル）パターン内で位相引き込みが完了せず、同期が確立せずに通信ができない状態になってしまう。また、例えば、位相変化量が２／２０のときが、位相引き込み範囲が広く位相引き込み速度が速い場合であり、プリアンブルパターン内で位相引き込みが完了するが、再生シンボルクロック信号の安定性が悪く、同期は確立するが安定したシンボルクロック信号の再生ができないため、安定した受信を得ることが困難であった。
【００１１】
このようなことから、デジタル移動通信のようなＴＤＭＡ方式が採用されている場合、位相引き込みの初期状態では、位相引き込み範囲を広くし位相引き込み速度を速くして同期の補足を行い、位相誤差が小さくなったところで高速な位相引き込み動作を完了する。次に、動作の安定性を向上させるために、位相引き込み範囲を狭くし位相引き込み速度を遅くして同期の保持を行い、安定な再生シンボルクロック信号を生成するようにしていた。
【００１２】
【発明が解決しようとする課題】
デジタル移動通信のようなＴＤＭＡ方式等では、初期状態、すなわちバースト受信のプリアンブルパターン等にて同期を確立し、プリアンブルパターンに引き続く同期（ユニークワード）パターン等を始めとするスロット内のデータを安定に受信し再生させなければならない。しかし、キャリア周波数誤差が大きい場合や、入力信号の位相、すなわち基地局のシンボルクロック信号の位相と、移動端末自身のシンボルクロック信号の位相が大きく異なっていた場合、同期させたシンボルクロック信号を容易に再生することができないため、通信ができないという問題が発生していた。
【００１３】
このように、位相引き込み範囲を広くし位相引き込み速度を速くしてバースト信号の位相引き込みを行うと、再生シンボルクロック信号の安定性が低下し、再生シンボルクロック信号の特性が劣化するという問題があった。また、位相引き込み範囲を狭くし位相引き込み速度を遅くしてバースト信号の位相引き込みを行うと、位相引き込みに時間がかかり過ぎ、プリアンブルパターン内で位相引き込みが完了せず、全く通信ができない状態になってしまうという問題があった。
【００１４】
本発明は、上記のような問題を解決するためになされたものであり、キャリア周波数誤差が大きい場合や、基地局のシンボルクロック信号の位相と移動端末のシンボルクロック信号の位相が大きく異なっている場合においても、高速に位相引き込み動作を行うと共に、安定した再生シンボルクロック信号を生成することができる、簡単な構成のシンボルクロック再生回路を得ることを目的とする。
【００１５】
【課題を解決するための手段】
この発明に係るシンボルクロック再生回路は、デジタル移動通信端末等の復調器に使用され、データを識別するタイミングを示したシンボルクロックを受信信号から再生するシンボルクロック再生回路において、
上記受信信号からシンボルクロック信号の位相を検出して出力する位相検出部と、
該位相検出部で検出された位相に同期させたクロック信号を生成して出力するクロック信号生成部と、
を備え、
上記クロック信号生成部は、
所定のカウント周期を有する自走カウンタのカウンタ値に応じてクロック信号を位相可変に生成して出力するカウンタ回路部と、
上記位相検出部で検出された位相と、該カウンタ回路部から出力されるクロック信号の位相とを比較し、該比較結果に応じて上記カウンタ回路部に対して自走カウンタのカウント周期を変える位相比較部と、
上記位相検出部で検出された位相と、上記カウンタ回路部から出力されるクロック信号の位相との逆位相状態の検出を行い、該逆位相状態を検出すると、上記カウンタ回路部に対して、自走カウンタのカウンタ値が再生ビットクロックの周波数が一定になるように上記自走カウンタのカウンタ値を初期値にリセットするリセット信号を出力する逆位相検出部と、
を備えるものである。
【００１９】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１におけるシンボルクロック再生回路の例を示した概略のブロック図である。
図１において、シンボルクロック再生回路１は、タイミング抽出回路２と、ＰＬＬ回路３とで構成されており、出力信号である再生クロック信号の位相を、入力された被変調波の位相に合わせるように同期をとる位相引き込み動作を行う。ＰＬＬ回路３は、比較器４、逆位相検出器５及び自走カウンタを有するカウンタ６を備えている。
【００２０】
タイミング抽出回路２は、比較器４及び逆位相検出器５にそれぞれ接続されると共に、比較器４及び逆位相検出器５はそれぞれカウンタ６に接続されている。
タイミング抽出回路２は、例えば、１シンボル前のシンボルとの差分から検波を行う遅延検波を用いて、入力された被変調波信号からゼロクロスポイントを検出し、該ゼロクロスポイントを示す信号をＰＬＬ回路３の比較器４及び逆位相検出器５に出力する。比較器４及び逆位相検出器５には、タイミング抽出回路２からの出力信号がシンボルクロック信号としてそれぞれ入力される。
【００２１】
比較器４は、タイミング抽出回路２からのゼロクロスポイントを示す信号とカウンタ６から入力される再生シンボルクロック信号とを比較し、カウンタ６の自走カウンタに対する初期化タイミングを検出して所定の初期化タイミング変更信号を出力する。このように、比較器４は、カウンタ６の自走カウンタに対して基地局のシンボルクロック信号と再生シンボルクロック信号とを同期させる同期動作を行う。
【００２２】
逆位相検出器５は、タイミング抽出回路２からのゼロクロスポイントを示す信号とカウンタ６から入力される自走カウンタ値から、基地局のシンボルクロック信号の位相に対する再生シンボルクロック信号の逆位相状態の検出を行う。逆位相検出器５は、再生シンボルクロック信号の該逆位相状態を検出すると、瞬時に、カウンタ６の自走カウンタ値をリセットして初期値に戻すリセット信号をカウンタ６に出力する。
【００２３】
カウンタ６は、所定の自走カウンタ値に対して信号レベルが変化するように、同期動作が行われて生成された再生シンボルクロック信号及び再生ビットクロック信号を生成して出力する。例えば、カウンタ６は、通常自走カウンタ値「００ｈ」〜「１３ｈ」のカウントアップを繰り返すが、比較器４からの初期化タイミング変更信号に応じて、通常自走カウンタ値「１３ｈ」で初期化する動作が、カウンタ値「１２ｈ」又は「１４ｈ」で初期化することによって、再生シンボルクロック信号の位相を変化させる。
【００２４】
ここで、π／４ＱＰＳＫ変調では、４値のシンボルに対して１シンボルを２ビットで表すためにシンボルクロック信号に対して２倍の速度のクロック信号であるビットクロック信号を必要とする。すなわち、基地局からは１シンボルクロック信号に対して２ビットのデータが送られることから、シンボルクロック信号の１／２周期の信号をビットクロック信号としている。通常のシステムでは、該ビットクロック信号が動作の基準となっている。
【００２５】
次に、逆位相検出器５の動作についてもう少し詳細に説明する。
図２は、図１で示したＰＬＬ回路３の動作例を示したタイミングチャートであり、図２を参照しながら図１の逆位相検出器５の動作について説明する。
カウンタ６は、「００ｈ」〜「１３ｈ」のカウンタ周期を有する自走カウンタで構成されており、比較器４は、図２(ｂ)で示したタイミング抽出回路２から入力されるゼロクロスポイントを示す信号と、図２(ｄ)で示した自走カウンタ値の初期値「００ｈ」が一致するように、自走カウンタ値の調整を行う。すなわち、比較器４は、自走カウンタ値の「００ｈ」を図２(ａ)で示した基地局のシンボルクロック信号の立ち上がりエッジと同期させる動作を行う。
【００２６】
一方、逆位相検出器５は、図２(ｄ)で示した自走カウンタ値「０７ｈ」〜「０Ｄｈ」の区間でゼロクロスポイントを示すパルス信号が入力された場合、基地局におけるシンボルクロック信号の位相に対して再生シンボルクロック信号の位相が約１８０°ずれていると判断し、瞬時にカウンタ６に対して初期値にリセットさせるリセット信号を出力し、図２(ｄ)で示しているように、自走カウンタ値が「００ｈ」にリセットされる。このため、逆位相時の再生シンボルクロック信号の位相を、基地局のシンボルクロック信号の位相に同期させることができる。このときの、カウンタ６から出力される再生シンボルクロック信号を図２(ｅ)で示しており、図２(ｅ)で示した再生シンボルクロック信号に対する再生ビットクロック信号を図２(ｆ)で示している。
【００２７】
このようにして、基地局のシンボルクロック信号に対する再生シンボルクロック信号の逆位相状態をなくすと共に、比較器４によって、カウンタ６の自走カウンタに対して基地局のシンボルクロック信号と再生シンボルクロック信号とを同期させる同期動作が行われる。なお、図２では、説明を分かりやすくするために、逆位相検出器５による動作のみが行われた場合を示しているため、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期していないが、実際は、比較器４によって、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期するようになる。
【００２８】
一方、図１及び図２では、逆位相検出器５で逆位相が検出されると、直ちにカウンタ６に対して自走カウンタ値のリセットを行うリセット信号が出力されたが、逆位相検出器５とカウンタ６との間に積分回路等のフィルタ１１を設け、カウンタ６に入力されるリセット信号の調整を行うようにしてもよい。図３は、このようにした場合における、シンボルクロック再生回路１の他の例を示した概略のブロック図である。なお、図３では、図１と同じものは同じ符号で示しており、ここでは図１との相違点のみ説明する。
【００２９】
図３における図１との相違点は、逆位相検出器５から出力されたリセット信号は、フィルタ１１を介してカウンタ６に入力され、このことから、図１のＰＬＬ回路３をＰＬＬ回路３ａに、図１のシンボルクロック再生回路１をシンボルクロック再生回路１ａにしたことにある。
信号処理系の回路では、量子化誤差、ノイズの影響等による特性の劣化が考えられる。このことから、逆位相検出器５の次段にフィルタ１１を設け、該フィルタ１１によって、複数のシンボル状態によりカウンタ６へのリセット信号の調整を行う。例えば、連続した３シンボル中に２回、逆位相検出器５で逆位相を検出した場合にのみ、カウンタ６にリセット信号を出力するように調整する。このようにすることにより、更に安定した再生シンボルクロック信号を得ることができる。
【００３０】
このように、本実施の形態１におけるシンボルクロック再生回路は、デジタル移動通信端末での再生シンボルクロック信号の位相が、基地局のシンボルクロック信号の位相に対して逆位相であることを検出する逆位相検出器を備え、該逆位相検出器が再生シンボルクロック信号の位相が逆位相状態であることを検出すると、直ちにカウンタ６の自走カウンタ値を初期化するリセット信号をカウンタ６に出力するようにした。
【００３１】
このことから、デジタル移動通信端末での再生シンボルクロック信号が、基地局のシンボルクロック信号の位相に対して逆位相である場合、瞬時に再生シンボルクロック信号を基地局のシンボルクロック信号の位相に同期を確立させることができる。このため、デジタル移動通信端末において、バースト受信の初期状態で再生シンボルクロック信号を、基地局のシンボルクロック信号に対する逆位相に位相引き込みを行うことなく、高速に位相引き込み動作を完了させることができ、同期保持の速度を高速化することができると共に安定した再生シンボルクロック信号の生成を行うことができる。
【００３２】
実施の形態２．
実施の形態１では、逆位相検出器５で、再生シンボルクロック信号が基地局のシンボルクロック信号と逆位相であることが検出されると、直ちに自走カウンタ値を初期値にリセットするようにしたが、再生シンボルクロック信号が基地局のシンボルクロック信号と逆位相であることが検出されると、自走カウンタ値が所定値になったときに、自走カウンタ値を初期値にリセットするようにしてもよく、このようにしたものを本発明の実施の形態２とする。
【００３３】
図４は、本発明の実施の形態２におけるシンボルクロック再生回路の動作例を示したタイミングチャートである。なお、本発明の実施の形態２におけるシンボルクロック再生回路を示した概略のブロック図は、図１の逆位相検出器５を逆位相検出器５ｂにし、これに伴って、図１のＰＬＬ回路３をＰＬＬ回路３ｂに、図１のシンボルクロック再生回路１をシンボルクロック再生回路１ｂにした以外は図１と同じであるので省略し、図１を参照しながら図１との相違点である逆位相検出器５ｂの動作について説明する。
【００３４】
逆位相検出回路５ｂは、タイミング抽出回路２からのゼロクロスポイントを示す信号とカウンタ６から入力される自走カウンタ値から、基地局のシンボルクロック信号の位相に対する再生シンボルクロック信号の逆位相状態の検出を行う。逆位相検出器５ｂは、再生シンボルクロック信号の該逆位相状態を検出すると、カウンタ６の自走カウンタ値が所定値になった時点で、自走カウンタ値を初期値にリセットするリセット信号をカウンタ６に出力する。ここで、図４(ａ)〜図４(ｃ)は、図２(ａ)〜図２(ｃ)と同じであり、図４(ａ)は基地局のシンボルクロック信号を、図４(ｂ)はタイミング抽出回路２から出力されるゼロクロスポイントを示した信号であり、図４(ｃ)は、基地局のビットクロック信号を示している。
【００３５】
逆位相検出器５ｂは、図４(ｄ)で示した自走カウンタ値「０７ｈ」〜「０Ｄｈ」の区間でゼロクロスポイントを検出した場合、基地局におけるシンボルクロック信号の位相に対して再生シンボルクロック信号の位相が約１８０°ずれていると判断する。該判断に基づいて、逆位相検出器５ｂは、図４(ｆ)で示しているように、例えば図４では、自走カウンタ値「０９ｈ」になった時点で、自走カウンタ値をリセットして初期値に戻すリセット信号をカウンタ６に出力する。自走カウンタ値は、通常の「１３ｈ」又は、１／２の「０９ｈ」でリセットされるので、シンボルクロック信号の１／２周期であるビットクロック信号の周期としては、一定にすることができる。
【００３６】
このようにすることによって、逆位相時の再生シンボルクロック信号の位相を、基地局のシンボルクロック信号の位相に同期させることができると共に、再生ビットクロック信号の周期を一定にすることができる。なお、このときの、カウンタ６から出力される再生シンボルクロック信号を図４(ｅ)で示している。また、図４においても、説明を分かりやすくするために、逆位相検出器５ｂによる動作のみが行われた場合を示しているため、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期していないが、実際は、比較器４によって、基地局のシンボルクロック信号と再生シンボルクロック信号の位相が完全に同期するようになる。
【００３７】
このように、本実施の形態２におけるシンボルクロック再生回路は、デジタル移動通信端末での再生シンボルクロック信号の位相が、基地局のシンボルクロック信号の位相に対して逆位相であることを検出する逆位相検出器５ｂを備え、該逆位相検出器５ｂが再生シンボルクロック信号の位相が逆位相状態であることを検出すると、再生ビットクロック信号の周期が一定になるように、所定の自走カウンタ値でカウンタ６の自走カウンタ値を初期化するリセット信号をカウンタ６に出力するようにした。
【００３８】
このことから、実施の形態１と同様の効果を得ることができると共に、バーストの初期状態や無信号状態において、逆位相検出器５ｂにより頻繁に逆位相が検出された場合においても、再生ビットクロック信号の位相がランダムに変化することなく、再生ビットクロック信号の周波数を一定にすることができることから、再生ビットクロック信号を入力とするシステムに対する影響をなくすことができる。
【００３９】
なお、上記実施の形態１及び実施の形態２では、π／４ＱＰＳＫ変調方式、ＴＤＭＡ方式、ゼロクロス検出方式を用いている場合を例にして説明したが、本発明は、これらに限定するものではなく、他の変調方式や検出方式においても容易に適用することができる。
【００４０】
【発明の効果】
上記の説明から明らかなように、本発明のシンボルクロック再生回路によれば、クロック信号生成部、具体的には自走カウンタを有するカウンタ回路部で生成して出力されるクロック信号の位相を、受信信号から得られるシンボルクロック信号の位相に同期させ、同相になるように補正するようにした。例えば、カウンタ回路部で生成されたクロック信号の位相が逆位相であることを検出すると、カウンタ回路部における自走カウンタのカウンタ値を、再生ビットクロックの周波数が一定になるように初期値にリセットするようにした。このことから、デジタル移動通信端末において、バースト受信の初期状態で再生シンボルクロック信号を、基地局のシンボルクロック信号に対する逆位相に位相引き込みを行うことなく、高速に位相引き込み動作を完了させることができ、同期保持の速度を高速化することができると共に安定した再生シンボルクロック信号の生成を行うことができる。
【００４１】
また、カウンタ回路部で生成されたクロック信号の位相が逆位相であることを検出すると、カウンタ回路部の自走カウンタ値を、直ちに初期値にリセットせずに所定値でリセットするようにした。このことから、バーストの初期状態や無信号状態において、頻繁に逆位相が検出された場合においても、シンボルクロック信号の周期を変えて生成されるビットクロック信号の位相がランダムに変化することなく、ビットクロック信号の周波数を一定にすることができることから、ビットクロック信号を入力とするシステムに対する影響をなくすことができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１におけるシンボルクロック再生回路の例を示した概略のブロック図である。
【図２】 図１のシンボルクロック再生回路１の動作例を示したタイミングチャートである。
【図３】 本発明の実施の形態１におけるシンボルクロック再生回路の他の例を示した概略のブロック図である。
【図４】 本発明の実施の形態２におけるシンボルクロック再生回路の動作例を示したタイミングチャートである。
【図５】 従来のシンボルクロック再生回路の構成例を示した概略のブロック図である。
【図６】 図５のＰＬＬ回路１０４の動作例を示したタイミングチャートである。
【符号の説明】
１，１ａ シンボルクロック再生回路
２ タイミング抽出回路
３，３ａ ＰＬＬ回路
４ 比較器
５ 逆位相検出器
６ カウンタ
１１ フィルタ
Claims (1)
- デジタル移動通信端末等の復調器に使用され、データを識別するタイミングを示したシンボルクロックを受信信号から再生するシンボルクロック再生回路において、
上記受信信号からシンボルクロック信号の位相を検出して出力する位相検出部と、
該位相検出部で検出された位相に同期させたクロック信号を生成して出力するクロック信号生成部と、
を備え、
上記クロック信号生成部は、
所定のカウント周期を有する自走カウンタのカウンタ値に応じてクロック信号を位相可変に生成して出力するカウンタ回路部と、
上記位相検出部で検出された位相と、該カウンタ回路部から出力されるクロック信号の位相とを比較し、該比較結果に応じて上記カウンタ回路部に対して自走カウンタのカウント周期を変える位相比較部と、
上記位相検出部で検出された位相と、上記カウンタ回路部から出力されるクロック信号の位相との逆位相状態の検出を行い、該逆位相状態を検出すると、上記カウンタ回路部に対して、自走カウンタのカウンタ値が再生ビットクロックの周波数が一定になるように上記自走カウンタのカウンタ値を初期値にリセットするリセット信号を出力する逆位相検出部と、
を備えることを特徴とするシンボルクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28141499A JP3789063B2 (ja) | 1999-10-01 | 1999-10-01 | シンボルクロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28141499A JP3789063B2 (ja) | 1999-10-01 | 1999-10-01 | シンボルクロック再生回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006000823A Division JP4159580B2 (ja) | 2006-01-05 | 2006-01-05 | シンボルクロック再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001103109A JP2001103109A (ja) | 2001-04-13 |
| JP3789063B2 true JP3789063B2 (ja) | 2006-06-21 |
Family
ID=17638836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28141499A Expired - Fee Related JP3789063B2 (ja) | 1999-10-01 | 1999-10-01 | シンボルクロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3789063B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4996732B2 (ja) | 2010-11-05 | 2012-08-08 | 株式会社東芝 | 移動無線端末装置および基地局探索方法 |
-
1999
- 1999-10-01 JP JP28141499A patent/JP3789063B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001103109A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1528683A2 (en) | Digital-data receiver synchronization method and apparatus | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| US4301417A (en) | Quadriphase differential demodulator | |
| JPH027544B2 (ja) | ||
| JP3282611B2 (ja) | クロック再生システム及び方法 | |
| JP3789063B2 (ja) | シンボルクロック再生回路 | |
| JP4159580B2 (ja) | シンボルクロック再生回路 | |
| JP3084363B2 (ja) | キャリア再生回路 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3270333B2 (ja) | Ｍｐｓｋ復調レシーバ、ディジタルフィルタおよびｍｐｓｋ復調方法 | |
| US4362997A (en) | Quadriphase differential demodulator | |
| JP4855846B2 (ja) | ディジタル復調装置 | |
| JPS6362931B2 (ja) | ||
| JP4003386B2 (ja) | クロック信号再生装置および受信装置、クロック信号再生方法および受信方法 | |
| JP6720769B2 (ja) | 信号再生回路、電子装置及び信号再生方法 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP2003188931A (ja) | クロック再生装置及びクロック再生方法 | |
| JP3340558B2 (ja) | 信号検出装置およびそれを用いたクロック再生装置 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JPH07177194A (ja) | 復調回路 | |
| JP2912246B2 (ja) | 復調システム | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2009100298A (ja) | 受信装置および受信方法 | |
| JP2009094674A (ja) | 同期追従回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040322 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |