JPS6362931B2 - - Google Patents
Info
- Publication number
- JPS6362931B2 JPS6362931B2 JP57075323A JP7532382A JPS6362931B2 JP S6362931 B2 JPS6362931 B2 JP S6362931B2 JP 57075323 A JP57075323 A JP 57075323A JP 7532382 A JP7532382 A JP 7532382A JP S6362931 B2 JPS6362931 B2 JP S6362931B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- data signal
- sub
- demodulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000013598 vector Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/12—Channels characterised by the type of signal the signals being represented by different phase modulations of a single carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Description
本発明は主データ信号によつてPSK変調され
た信号が、副データ信号によつて更に２相PSK
変調された複合PSK−PSK変調波を復調する復
調装置に関するものである。 近年、搬送波デジタル伝送方式の発達はめざま
しく、すでに種々の実用化回路が存在している
が、最近では求められる伝送方式が多様化する傾
向にあり、汎用性があつて運用効率の高い伝送方
式について検討がなされ始めた。その１つとして
本発明者等が昭和53年３月29日に出願した特願昭
53−37004号明細書「搬送波デイジタル伝送方式」
がある。これはPSK変調を用いた主データ回線
に２相PSK変調でもつて、副データ信号を複合
伝送させるもので、この方法によると副データ信
号の符号伝送速度を主データ信号のそれに比し
て、ある比率以下とすれば、主データ信号の誤り
率に影響を与えることなく、副データ信号を効率
よく伝送することができる。ここで、副データ信
号による位相偏位量αは主データ信号の相数を2n
（ｎ＝１、２、…）とすると、α＝π／2nの時、一番 効率がよい。このとき、変調出力ベクトルは2n+1
相PSK信号と同一となる。 このような変調波を位相検波するには、従来用
いられる遅延検波を用いるか、あるいは同期検波
を用いればよいが、同期検波を用いる場合には次
のような問題が存在する。即ち、主データ信号成
分は2n相位相検波しなければならないが、基準搬
送波を再生する位相同期回路には2n+1相用のそれ
を使用せねばならない点である。2n+1相位相同期
回路には周知の如く、2π／2n+1ラジアン毎に引込安 定点が存在し、2n相位相検波には不都合な2π／2n+1 （2i＋１）〔ｉ＝０、１、…≦（2n+1／２−１）〕ラジ アンの2n個の引込安定点を含む。 このような不都合な引込位相を避ける手段とし
て知られている従来例は、本発明者等が昭和53年
４月７日に出願した特願昭53−41672号明細書
「位相同期回路」がある。これは、変調系におい
て、副データ信号による位相偏位量αをα＜π／2n に選択し、変調出力のベクトル配置を2n+1相PSK
波のそれと異なるものとし、且つ、上記複合
PSK変調システムの位相同期回路として入力信
号を位相検波する位相検波器と、前記検波器出力
より、符号伝送速度f2なる副データ信号を再生す
る第１の手段と、この第１の手段で再生された副
データ信号を制御信号として、検波器出力から副
データ信号成分が除去された少なくとも２個の直
交関係にある信号を得る第２の手段と、この第２
の手段で得られた信号を2n逓倍処理し、位相誤差
信号を得る第３の手段と、この第３の手段の出力
信号で周波数制御される電圧制御発振器とを含む
回路で構成される。これによると、不都合な引込
位相は避けることはできるが、その反面副データ
信号の位相変位量αはα＜π／2nに選択せねばなら ず、そのため従来例においては、副データ信号の
雑音に対する耐性を最良状態より、
た信号が、副データ信号によつて更に２相PSK
変調された複合PSK−PSK変調波を復調する復
調装置に関するものである。 近年、搬送波デジタル伝送方式の発達はめざま
しく、すでに種々の実用化回路が存在している
が、最近では求められる伝送方式が多様化する傾
向にあり、汎用性があつて運用効率の高い伝送方
式について検討がなされ始めた。その１つとして
本発明者等が昭和53年３月29日に出願した特願昭
53−37004号明細書「搬送波デイジタル伝送方式」
がある。これはPSK変調を用いた主データ回線
に２相PSK変調でもつて、副データ信号を複合
伝送させるもので、この方法によると副データ信
号の符号伝送速度を主データ信号のそれに比し
て、ある比率以下とすれば、主データ信号の誤り
率に影響を与えることなく、副データ信号を効率
よく伝送することができる。ここで、副データ信
号による位相偏位量αは主データ信号の相数を2n
（ｎ＝１、２、…）とすると、α＝π／2nの時、一番 効率がよい。このとき、変調出力ベクトルは2n+1
相PSK信号と同一となる。 このような変調波を位相検波するには、従来用
いられる遅延検波を用いるか、あるいは同期検波
を用いればよいが、同期検波を用いる場合には次
のような問題が存在する。即ち、主データ信号成
分は2n相位相検波しなければならないが、基準搬
送波を再生する位相同期回路には2n+1相用のそれ
を使用せねばならない点である。2n+1相位相同期
回路には周知の如く、2π／2n+1ラジアン毎に引込安 定点が存在し、2n相位相検波には不都合な2π／2n+1 （2i＋１）〔ｉ＝０、１、…≦（2n+1／２−１）〕ラジ アンの2n個の引込安定点を含む。 このような不都合な引込位相を避ける手段とし
て知られている従来例は、本発明者等が昭和53年
４月７日に出願した特願昭53−41672号明細書
「位相同期回路」がある。これは、変調系におい
て、副データ信号による位相偏位量αをα＜π／2n に選択し、変調出力のベクトル配置を2n+1相PSK
波のそれと異なるものとし、且つ、上記複合
PSK変調システムの位相同期回路として入力信
号を位相検波する位相検波器と、前記検波器出力
より、符号伝送速度f2なる副データ信号を再生す
る第１の手段と、この第１の手段で再生された副
データ信号を制御信号として、検波器出力から副
データ信号成分が除去された少なくとも２個の直
交関係にある信号を得る第２の手段と、この第２
の手段で得られた信号を2n逓倍処理し、位相誤差
信号を得る第３の手段と、この第３の手段の出力
信号で周波数制御される電圧制御発振器とを含む
回路で構成される。これによると、不都合な引込
位相は避けることはできるが、その反面副データ
信号の位相変位量αはα＜π／2nに選択せねばなら ず、そのため従来例においては、副データ信号の
雑音に対する耐性を最良状態より、
【式】だけ犠牲にせねばならない
欠点があつた。
本発明の目的は、上記欠点を除去した復調装置
を提供することにある。 本発明によれば、入力信号を位相同期復調器に
て直交関係にある少なくとも２つの復調信号を
得、その復調信号より送り副データ信号に対応す
る受け副データ信号を再生する手段と、前記受け
副データ信号に含まれているフレーム信号を用い
て前記位相同期復調器の位相引込状態を判別する
引込位相判別手段と、前記受け副データ信号及び
前記引込位相判別手段の出力信号を用いて前記復
調信号から送り主データ信号に対応する受け主デ
ータ信号を再生する手段とから構成される復調装
置が得られる。 このように構成することにより、副データ信号
の位相偏位量としてπ／2nラジアンに選択すること ができ、且つ、位相同期復調器がいかなる位相引
込状態であつても正しい主及び副データ信号を得
ることができる。 以下図面を参照しながら本発明を詳細に説明す
る。 第１図は本発明による復調装置が対象とする変
調波ベクトル図であつて、主及び副データ信号と
変調ベクトルとの対応を示している。第２図は本
発明による復調装置の一実施例の構成を示したブ
ロツク図であり、１は位相同期復調器、２は加算
器、３は減算器、４は乗算器、５は低域ろ波器
（以下LPFと略記す）、６は識別器、７は引込位
相判別器、８は極性反転器、９，１０はアナログ
スイツチである。第３図は第２図における各部の
信号を示している。以下第１図〜第３図を参照し
て本発明の動作を説明する。 第１図の如き入力信号は位相同期復調器１に入
り、第３図ａに示されるような直交関係にあるＰ
及びＱなる復調信号となる。Ｐ，Ｑ信号は次に乗
算器４で２逓倍され第３図ｂの如き副データ信号
（アナログ信号）となる。乗算器４出力は帯域外
雑音を除去するLPF５を介して識別器６に入り、
ここで、第３図b′の如き副データ信号（２値デジ
タル信号）となる。 次に主データ信号について説明すると、位相同
期復調器１の出力のＰ，Ｑ信号は加算器２及び、
減算器３に入り、位相シフトされ、加算器２、減
算器３の出力に第３図ｃにおいてｉ，ｊの如き信
号となつて現われる。今、アナログスイツチ９に
おいて加算器２の出力が、選択されているとする
と、アナログスイツチ１０の入力は加算器２、減
算器３の出力となる。アナログスイツチ１０が、
識別器６の出力で制御されることによつて、アナ
ログスイツチ１０の出力に第３図ｄの如き主デー
タ信号が再生される。第３図ｄの信号が０レベル
で識別されれば第３図d′の如きデジタル信号とな
る。（この場合正を０、負を１レベルとしてい
る。） 以上の動作説明は第１図におけるＡ点なる変調
波が、第２図における位相同期復調器１におい
て、第３図ａにおけるＰ，Ｑ信号でA′と復調さ
れた場合について行なつた。この場合は、第１図
における主及び副データ信号と、第３図d′及び
b′なる主及び副データ信号を比較すれば明らかな
ように一対一の対応をなしている。しかしなが
ら、第２図における位相同期復調器１は周知の如
く、第１図におけるＡ点変調波を第３図ａにおい
て、A′，B′，C′，D′と復調する位相不確定さを
有している。そのため、B′，D′と復調された場
合では、第３図b′，d′を参照すれば明らかなよう
に副データ信号に主データ信号が依存する不都合
さを有している。本来なら副データ信号と主デー
タ信号とは互いに独立でなければならない。そこ
でこの不都合さを除去するためアナログスイツチ
９及び引込位相判別器７が設けられており、上記
の場合にはアナログスイツチ９で加算器２の出力
の逆極性を有する極性反転器８の出力（第３図ｃ
のｋ）が選択され、アナログスイツチ１０の出力
として第３図ｅに示される主データ信号が再生さ
れる。第３図ｅの信号が０レベルで識別され正を
０、負を１と判定されれば、第３図e′に示される
２値デジタル信号となる。以上の操作によつて第
１図におけるＡ点が、第３図ａにおいてB′ある
いはD′と復調されても、第３図e′およびb′の如き
正しい主及び副データ信号を得ることができる。
アナログスイツチ９の制御信号は引込位相判別器
７より得られるが、以下その説明を行う。 第４図は本発明に用いられる引込位相判別器７
の一実施例の構成を示したブロツク図であり、７
１はフレーム同期回路、７２はＤタイプフリツプ
フロツプである。第５図は、第４図の説明図であ
る。以下第４図、第５図を参照して引込位相判別
器の動作について説明する。 通常デジタルデータ信号には、スクランブリン
グ、スタツフビツト、パリテイビツト等、アクセ
サリービツトの挿入、抽出を行うため、挿入抽出
位置を確定させるフレームパルスが挿入されてい
るが、今、第５図に示されているように副データ
信号にフレームパルスが挿入されているとする。
即ち、第５図ａに示されるように２ビツト連続の
０パルスが挿入されているとする。そうすれば、
この信号をフレーム同期回路７１に入力して、２
ビツト連続という条件で、フレーム同期を確立さ
せることができるので、フレーム同期回路７１の
出力に第５図ｂの如きフレームパルスを得ること
ができる。そこでＤタイプフリツプフロツプ７２
に第５図に示されるようなタイミングで両信号を
入力すればＤタイプフリツプフロツプ７２の出力
で、連続０レベル信号を得ることができる。ここ
で、第１図におけるＡ点が、第３図ａにおいて
A′あるいはC′を復調させている場合は、前述の
如く、Ｄタイプフリツプフロツプ７２の出力は連
続０レベル信号となるが、B′あるいはD′と復調
されている場合は、第３図b′の信号を参照すれば
明らかなようにＤタイプフリツプフロツプ７２の
出力、即ち引込位相判別器７の出力は連続１レベ
ル信号となる。よつて引込位相判別器７の出力信
号はアナログスイツチ９の制御信号となり得る。 以上本発明を主データ信号による変調が２相の
場合について第２図を用いて説明したが、本発明
は主データ信号が2n相（ｎ＝１、２、３…）の場
合に対しても同様に適用できることは明らかであ
る。又、副データ信号に含まれるフレームパルス
を２ビツト連続の固定パルスとした場合について
説明したが、PNパルスでも適用可能であるし、
２ビツト連続に限定されることもない。 このように本発明によれば、副データ信号の位
相偏位量として一番効率の良いα＝π／2nの値を選 択でき、且つ、その場合に位相同期復調器で生ず
るであろう不都合な引込位相状態であつても、正
しく、主及び副データ信号を再生することができ
る。
を提供することにある。 本発明によれば、入力信号を位相同期復調器に
て直交関係にある少なくとも２つの復調信号を
得、その復調信号より送り副データ信号に対応す
る受け副データ信号を再生する手段と、前記受け
副データ信号に含まれているフレーム信号を用い
て前記位相同期復調器の位相引込状態を判別する
引込位相判別手段と、前記受け副データ信号及び
前記引込位相判別手段の出力信号を用いて前記復
調信号から送り主データ信号に対応する受け主デ
ータ信号を再生する手段とから構成される復調装
置が得られる。 このように構成することにより、副データ信号
の位相偏位量としてπ／2nラジアンに選択すること ができ、且つ、位相同期復調器がいかなる位相引
込状態であつても正しい主及び副データ信号を得
ることができる。 以下図面を参照しながら本発明を詳細に説明す
る。 第１図は本発明による復調装置が対象とする変
調波ベクトル図であつて、主及び副データ信号と
変調ベクトルとの対応を示している。第２図は本
発明による復調装置の一実施例の構成を示したブ
ロツク図であり、１は位相同期復調器、２は加算
器、３は減算器、４は乗算器、５は低域ろ波器
（以下LPFと略記す）、６は識別器、７は引込位
相判別器、８は極性反転器、９，１０はアナログ
スイツチである。第３図は第２図における各部の
信号を示している。以下第１図〜第３図を参照し
て本発明の動作を説明する。 第１図の如き入力信号は位相同期復調器１に入
り、第３図ａに示されるような直交関係にあるＰ
及びＱなる復調信号となる。Ｐ，Ｑ信号は次に乗
算器４で２逓倍され第３図ｂの如き副データ信号
（アナログ信号）となる。乗算器４出力は帯域外
雑音を除去するLPF５を介して識別器６に入り、
ここで、第３図b′の如き副データ信号（２値デジ
タル信号）となる。 次に主データ信号について説明すると、位相同
期復調器１の出力のＰ，Ｑ信号は加算器２及び、
減算器３に入り、位相シフトされ、加算器２、減
算器３の出力に第３図ｃにおいてｉ，ｊの如き信
号となつて現われる。今、アナログスイツチ９に
おいて加算器２の出力が、選択されているとする
と、アナログスイツチ１０の入力は加算器２、減
算器３の出力となる。アナログスイツチ１０が、
識別器６の出力で制御されることによつて、アナ
ログスイツチ１０の出力に第３図ｄの如き主デー
タ信号が再生される。第３図ｄの信号が０レベル
で識別されれば第３図d′の如きデジタル信号とな
る。（この場合正を０、負を１レベルとしてい
る。） 以上の動作説明は第１図におけるＡ点なる変調
波が、第２図における位相同期復調器１におい
て、第３図ａにおけるＰ，Ｑ信号でA′と復調さ
れた場合について行なつた。この場合は、第１図
における主及び副データ信号と、第３図d′及び
b′なる主及び副データ信号を比較すれば明らかな
ように一対一の対応をなしている。しかしなが
ら、第２図における位相同期復調器１は周知の如
く、第１図におけるＡ点変調波を第３図ａにおい
て、A′，B′，C′，D′と復調する位相不確定さを
有している。そのため、B′，D′と復調された場
合では、第３図b′，d′を参照すれば明らかなよう
に副データ信号に主データ信号が依存する不都合
さを有している。本来なら副データ信号と主デー
タ信号とは互いに独立でなければならない。そこ
でこの不都合さを除去するためアナログスイツチ
９及び引込位相判別器７が設けられており、上記
の場合にはアナログスイツチ９で加算器２の出力
の逆極性を有する極性反転器８の出力（第３図ｃ
のｋ）が選択され、アナログスイツチ１０の出力
として第３図ｅに示される主データ信号が再生さ
れる。第３図ｅの信号が０レベルで識別され正を
０、負を１と判定されれば、第３図e′に示される
２値デジタル信号となる。以上の操作によつて第
１図におけるＡ点が、第３図ａにおいてB′ある
いはD′と復調されても、第３図e′およびb′の如き
正しい主及び副データ信号を得ることができる。
アナログスイツチ９の制御信号は引込位相判別器
７より得られるが、以下その説明を行う。 第４図は本発明に用いられる引込位相判別器７
の一実施例の構成を示したブロツク図であり、７
１はフレーム同期回路、７２はＤタイプフリツプ
フロツプである。第５図は、第４図の説明図であ
る。以下第４図、第５図を参照して引込位相判別
器の動作について説明する。 通常デジタルデータ信号には、スクランブリン
グ、スタツフビツト、パリテイビツト等、アクセ
サリービツトの挿入、抽出を行うため、挿入抽出
位置を確定させるフレームパルスが挿入されてい
るが、今、第５図に示されているように副データ
信号にフレームパルスが挿入されているとする。
即ち、第５図ａに示されるように２ビツト連続の
０パルスが挿入されているとする。そうすれば、
この信号をフレーム同期回路７１に入力して、２
ビツト連続という条件で、フレーム同期を確立さ
せることができるので、フレーム同期回路７１の
出力に第５図ｂの如きフレームパルスを得ること
ができる。そこでＤタイプフリツプフロツプ７２
に第５図に示されるようなタイミングで両信号を
入力すればＤタイプフリツプフロツプ７２の出力
で、連続０レベル信号を得ることができる。ここ
で、第１図におけるＡ点が、第３図ａにおいて
A′あるいはC′を復調させている場合は、前述の
如く、Ｄタイプフリツプフロツプ７２の出力は連
続０レベル信号となるが、B′あるいはD′と復調
されている場合は、第３図b′の信号を参照すれば
明らかなようにＤタイプフリツプフロツプ７２の
出力、即ち引込位相判別器７の出力は連続１レベ
ル信号となる。よつて引込位相判別器７の出力信
号はアナログスイツチ９の制御信号となり得る。 以上本発明を主データ信号による変調が２相の
場合について第２図を用いて説明したが、本発明
は主データ信号が2n相（ｎ＝１、２、３…）の場
合に対しても同様に適用できることは明らかであ
る。又、副データ信号に含まれるフレームパルス
を２ビツト連続の固定パルスとした場合について
説明したが、PNパルスでも適用可能であるし、
２ビツト連続に限定されることもない。 このように本発明によれば、副データ信号の位
相偏位量として一番効率の良いα＝π／2nの値を選 択でき、且つ、その場合に位相同期復調器で生ず
るであろう不都合な引込位相状態であつても、正
しく、主及び副データ信号を再生することができ
る。
第１図は変調波ベクトル図、第２図は本発明に
よる復調装置の一実施例の構成を示したブロツク
図、第３図は第２図における各部信号波形図、第
４図は本発明に用いられる引込位相判別器の一実
施例の構成を示したブロツク図、第５図ａ，ｂは
第４図の説明図である。 記号の説明：１は位相同期復調器、２は加算
器、３は減算器、４は乗算器、５は低域ろ波器、
６は識別器、７は引込位相判別器、８は極性反転
器、９，１０はアナログスイツチ、７１はフレー
ム同期回路、７２はＤタイプフリツプフロツプを
それぞれあらわしている。
よる復調装置の一実施例の構成を示したブロツク
図、第３図は第２図における各部信号波形図、第
４図は本発明に用いられる引込位相判別器の一実
施例の構成を示したブロツク図、第５図ａ，ｂは
第４図の説明図である。 記号の説明：１は位相同期復調器、２は加算
器、３は減算器、４は乗算器、５は低域ろ波器、
６は識別器、７は引込位相判別器、８は極性反転
器、９，１０はアナログスイツチ、７１はフレー
ム同期回路、７２はＤタイプフリツプフロツプを
それぞれあらわしている。
Claims (1)
- １ 符号伝送速度f1なる送り主データ信号より2n
（ｎは正の整数）相PSK変調された信号が、更に
符号伝送速度f2（f1＞f2）の送り副データ信号によ
つて２相PSK変調された変調波を復調するため
に、入力信号から直交関係にある少なくとも２つ
の復調信号を得る位相同期復調器を有する復調装
置において、前記復調信号から前記送り副データ
信号に対応する受け副データ信号を再生する手段
と、前記受け副データ信号に含まれているフレー
ム信号を用いて前記位相同期復調器の位相引込状
態を判別する引込位相判別手段と、前記受け副デ
ータ信号及び前記引込位相判別手段の出力信号を
用いて前記復調信号から前記送り主データ信号に
対応する受け主データ信号を再生する手段とを具
備してなる復調装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075323A JPS58194450A (ja) | 1982-05-07 | 1982-05-07 | 復調装置 |
| US06/491,487 US4498050A (en) | 1982-05-07 | 1983-05-04 | Demodulation device for composite PSK-PSK modulated waves |
| EP83104489A EP0094058B1 (en) | 1982-05-07 | 1983-05-06 | Demodulation device for composite psk-psk modulated waves |
| DE8383104489T DE3366219D1 (en) | 1982-05-07 | 1983-05-06 | Demodulation device for composite psk-psk modulated waves |
| CA000427719A CA1206215A (en) | 1982-05-07 | 1983-05-09 | Demodulation device for composite psk-psk modulated waves |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075323A JPS58194450A (ja) | 1982-05-07 | 1982-05-07 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58194450A JPS58194450A (ja) | 1983-11-12 |
| JPS6362931B2 true JPS6362931B2 (ja) | 1988-12-05 |
Family
ID=13572936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075323A Granted JPS58194450A (ja) | 1982-05-07 | 1982-05-07 | 復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4498050A (ja) |
| EP (1) | EP0094058B1 (ja) |
| JP (1) | JPS58194450A (ja) |
| CA (1) | CA1206215A (ja) |
| DE (1) | DE3366219D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255921A (ja) * | 1991-02-08 | 1992-09-10 | Fujitsu Ltd | 光学的記憶装置 |
| JPH0741716U (ja) * | 1991-05-18 | 1995-07-21 | 株式会社インフラノイズ | カラーフィルター、乱反射防止塗膜を内蔵するレーザーディスクおよびコンパクトディスクプレーヤー用光ピックアップ。 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU589084B2 (en) * | 1986-02-08 | 1989-09-28 | Nec Corporation | Multilevel modulator capable of producing a composite modulated signal comprising a quadrature amplitude modulated component and a phase modulated component |
| US4847869A (en) * | 1987-12-04 | 1989-07-11 | Motorla, Inc. | Rapid reference acquisition and phase error compensation for radio transmission of data |
| WO1996007234A1 (en) * | 1994-08-26 | 1996-03-07 | Motorola Inc. | Communication device with efficient zero-crossing generator |
| US6473506B1 (en) * | 1998-10-13 | 2002-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Signaling using phase rotation techniques in a digital communications system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736507A (en) * | 1971-08-19 | 1973-05-29 | Communications Satellite Co | Phase ambiguity resolution for four phase psk communications systems |
| JPS58698B2 (ja) * | 1976-03-22 | 1983-01-07 | 日本電気株式会社 | 位相同期回路 |
| JPS5925500B2 (ja) * | 1978-03-03 | 1984-06-18 | 日本電気株式会社 | 搬送波再生回路 |
| JPS54142008A (en) * | 1978-03-29 | 1979-11-05 | Nec Corp | Carrier wave digital transmission system |
| JPS54133812A (en) * | 1978-04-07 | 1979-10-17 | Nec Corp | Phase synchronous circuit |
| US4334312A (en) * | 1979-08-10 | 1982-06-08 | Nippon Electric Co., Ltd. | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system |
-
1982
- 1982-05-07 JP JP57075323A patent/JPS58194450A/ja active Granted
-
1983
- 1983-05-04 US US06/491,487 patent/US4498050A/en not_active Expired - Lifetime
- 1983-05-06 DE DE8383104489T patent/DE3366219D1/de not_active Expired
- 1983-05-06 EP EP83104489A patent/EP0094058B1/en not_active Expired
- 1983-05-09 CA CA000427719A patent/CA1206215A/en not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255921A (ja) * | 1991-02-08 | 1992-09-10 | Fujitsu Ltd | 光学的記憶装置 |
| JPH0741716U (ja) * | 1991-05-18 | 1995-07-21 | 株式会社インフラノイズ | カラーフィルター、乱反射防止塗膜を内蔵するレーザーディスクおよびコンパクトディスクプレーヤー用光ピックアップ。 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3366219D1 (en) | 1986-10-23 |
| EP0094058A2 (en) | 1983-11-16 |
| JPS58194450A (ja) | 1983-11-12 |
| CA1206215A (en) | 1986-06-17 |
| US4498050A (en) | 1985-02-05 |
| EP0094058B1 (en) | 1986-09-17 |
| EP0094058A3 (en) | 1984-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984778A (en) | Carrier recovery scheme for a SSB-SC signal | |
| EP0321021A2 (en) | Data demodulator baud clock phase locking | |
| US4255713A (en) | Carrier regeneration circuit for polyphase modulation system | |
| JPS62222745A (ja) | 復調装置 | |
| US4472817A (en) | Non-PLL concurrent carrier clock synchronization | |
| US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| JPS6362931B2 (ja) | ||
| EP0252500B1 (en) | 8-phase phase-shift keying demodulator | |
| US4455680A (en) | Method and apparatus for receiving and tracking phase modulated signals | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| EP0234900A2 (en) | Phase detecting circuit | |
| CA1269724A (en) | Phase-locked loop circuit | |
| KR0144828B1 (ko) | Qpsk복조기 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JPH0234552B2 (ja) | ||
| JPS6313381B2 (ja) | ||
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| Kato et al. | Majority logic detection scheme of differentially phase-modulated waves | |
| JPH0467382B2 (ja) | ||
| JP3245879B2 (ja) | ディジタル復調器 | |
| JPH0818614A (ja) | 同期用符号検出回路 | |
| JPS6016049A (ja) | 復調装置 |