JPH0467382B2 - - Google Patents

Info

Publication number
JPH0467382B2
JPH0467382B2 JP18154183A JP18154183A JPH0467382B2 JP H0467382 B2 JPH0467382 B2 JP H0467382B2 JP 18154183 A JP18154183 A JP 18154183A JP 18154183 A JP18154183 A JP 18154183A JP H0467382 B2 JPH0467382 B2 JP H0467382B2
Authority
JP
Japan
Prior art keywords
signal
circuit
phase
multiplier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18154183A
Other languages
English (en)
Other versions
JPS6072454A (ja
Inventor
Yasushi Yamao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP18154183A priority Critical patent/JPS6072454A/ja
Publication of JPS6072454A publication Critical patent/JPS6072454A/ja
Publication of JPH0467382B2 publication Critical patent/JPH0467382B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/144Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
〔発明の属する技術分野〕 本発明は、位相連続デイジタル周波数変調信号
の復調装置に関する。特に、変調指数が約0.5で
ある位相連続デイジタル周波数変調方式、例えば
MSK(Minimum Shift Keing)、CMSK
(Gaussisn filtred MSK)TFM(Tamed FM)
等の方式により発生された変調波の同期復調方式
に関するものである。 〔従来技術の説明〕 位相連続デイジタル周波数変調信号は、ASK
信号、PSK信号とは異なり変調波の包絡線が一
定であり、出力増幅器の飽和などによる抑圧に対
し主スペクトルが影響を受けないため、これら非
線形系を含む伝送路において有利な変調方式であ
る。特に変調指数が0.5である位相連続デイジタ
ル周波数変調信号(MSK、GMSK、TFM等)
は、占有帯域幅が狭くかつ同期検波によつて効率
のよい復調が可能な変調方式として注目されてい
る。 この信号を同期復調するためには、受信信号の
中から基準となる搬送波を参照信号として再生す
る必要がある。このためには従来から種々の方法
が提案されているが、特に移動通信の分野での使
用を考えると、構成が簡単であることおよびモノ
リシツクIC化が容易であることが望まれ、これ
らの点で変形コスタスループを用いる方法(特願
昭53−145371)が優れている。しかしこの方法で
は、再生された基準搬送波の位相ジツタが若干大
きくなり、復調特性に劣化が生ずる問題があつ
た。この点について、以下でMSK信号の復調を
例にとつて説明する。 従来の変形コスタスループを用いたMSK同期
復調器の構成を第1図に示す。図において1は受
信信号入力端子、2は電圧制御発振器(VCO)
3,4は位相比較器、5,8は乗算器、6はタイ
ミング情報入力端子、7はタイミングクロツク再
生回路、9はループフイルタ、10,11は識別
器、12はデータ再生回路、13は復調データ出
力端子である。この構成において入力端子1に
MSK信号が入力された場合の動作に以下に説明
する。伝送される情報系列のビツトレートを
〔1/T〕、搬送波角周波数をωcとすると、MSK
信号eiMは次式で示される。 eiM=cos{ωc t±π/2(t/T)} ……(1) ただし正負号はそれぞれマーク信号およびスペ
ース信号伝送の場合に相当する。この信号の搬送
波成分に対して位相誤差θeを持つた同相基準搬送
波eRIおよび直交基準搬送波eRQが電圧制御発振器
2から出力されているものとする。すなわち、 eRI(ωc t+θe) ……(2) eRQ=−sin(ωc t+θe) ……(3) である。この2つの基準搬送波eRI、eRQはそれぞ
れ位相比較器3および4に入力され、MSK信号
eiMと位相比較される。この結果、位相比較器3
および4の出力にはそれぞれ同相検波出力eI、直
交検波出力eQが得られる。位相比較器が余弦位相
比較特性をもつとすると、eI、eQは eI=1/2cos{±π/2(t/T)−θe}……(4
) eQ=1/2sin{±π/2(t/T)−θe}……(5
) となる。次に検波信号eI、eQは乗算器5へ入力さ
れて互いに乗積され乗算器5の出力にはeQを2逓
倍した逓倍信号vpが vp=eI・eQ =1/8sin{±π(t/T)−2θe}……(6) として得られる。 一方、タイミング情報入力端子6にはタイミン
グ情報信号が入力される。このタイミング情報を
もとにしてクロツク再生回路7において、タイミ
ングクロツクおよびその2分周波vI、vQ、Vcが再
生される。ここで vI=sin{π(t/T)} ……(7) vQ=−sin{π(t/T)} ……(8) vC=cot{π(t/T)} ……(9) である。以上3信号のうちvIおよびvQはそれぞれ
識別器10および11に加えられ、クロツク信号
vcは乗算器8に加えられる。これにより乗算器8
の出力に得られる誤差信号veは ve=vP・vc=−1/16・sin(2θe)±1/16・s
in{2π(t/T)〓2θe}……(10) となる。上記において第1項は位相誤差情報を持
つた直流成分、第2項は変調によつて生じたこと
による成分である。このうち第1項の直流成分を
ループフイルタ9を介して、電圧制御発振器2に
加えることにより位相同期ループが構成され、位
相誤差θeはすみやかに零に近づいて搬送波同期が
確立する。 一方、式(10)の第2項の交流成分は不要成分であ
り、ループフイルタ9によりある程度減衰して電
圧制御発振器2に加えられるが、この成分は基準
搬送波eRI、eRQの位相ジツタを増加させ、復調特
性に劣化を生じさせる原因となる。このような劣
化を防ぐためには、ループフイルタ9の帯域を狭
くして交流成分を減衰させればよいが、この場合
逆に搬送波同期ループの同期特性、特に同期引込
みレンジ、同期時間等が急激に劣化するので、ル
ープフイルタの帯域を狭くする上で限界がある。
このため、ある程度の復調特性の劣化は免れ得な
かつた。 〔発明の目的〕 本発明は、上記の欠点を解決するもので、電圧
制御発振器に加えられる誤差信号中の不要成分を
識別再生後の信号を用いて除去し、これによつて
位相ジツタの少ない基準搬送波が得られるように
して復調特性の改善を図ることを目的とする。 〔発明の特徴〕 本発明は、受信入力信号と互いに90度位相の異
なる再生された搬送波とをそれぞれ二つの位相比
較器で位相比較して、互いに位相が90度異なる二
つの位相検波出力を得る。この二つの位相検波出
力をもとにして復調出力を得るとともに、この二
つの位相検波出力の乗積信号と受信信号のタイミ
ングクロツク信号の2分周されたクロツク信号と
を乗算し、この信号を所定の時間だけ遅延させた
信号を得る。一方上記二つの位相検波出力を識別
再生して得た互いに直交する二つの信号および上
記2分周されたクロツク信号の反転信号とを乗算
し、この信号と上記遅延させた信号との差分の信
号を得る。この差分の信号と直流成分を上記搬送
波を発生する回路の位相制御信号として供給し、
上記搬送波が受信入力信号に追従するように同期
制御することを特徴とする。 〔実施例による説明〕 第2図は本発明実施例装置のブロツク構成図で
ある。この回路は第1図で説明した従来例回路と
比べると、第2図に一点鎖線で囲む部分が新たに
付加された構成であるところに特徴がある。 すなわち、受信信号入力端子1の受信信号は電
圧制御発振器2で再生されるこの受信信号の搬送
波と、二つの位相比較器3および4で比較され
る。この二つの位相比較器3および4に与えられ
る搬送波は、互いに位相が90度異なる搬送波であ
つて、この二つの位相比較器3および4の出力に
は、互いに直交する二つの位相検波出力を得る。
この二つの位相検波出力は第一の乗算器5に入力
されて乗算される。一方、タイミング情報入力端
子6にはこの受信信号のタイミング情報が入力
し、クロツク再生回路7でクロツク信号が再生さ
れる。このクロツク再生回路7の一つの出力Vc
には、上記受信信号のクロツク信号周期が2分周
されたクロツク信号が送出され、その出力信号は
第二の乗算器8の一方の入力に与えられる。上記
第一の乗算器5の出力はこの第二の乗算器8の他
方の入力に与えられる。 一方、二つの位相比較器3および4の出力に得
られた互いに直交する二つの位相検波出力は、ク
ロツク再生回路7から再生クロツク信号がそれぞ
れ供給される二つの識別器10および11に入力
され、それぞれデイジタル信号が識別されて、デ
ータ再生回路12でデータが復調され、その復調
データ出力は端子13に送出される。 ここで、本発明の回路では、この二つの識別器
10および11の出力信号を分岐して二つの入力
とする第三の乗算器14を設け、さらにこの乗算
器14の出力を一方の入力とする第四の乗算器1
6を設け、この第四の乗算器16の他方の入力に
は、上記第二の乗算器8に与えた2分周されたク
ロツク信号を反転回路15で反転した信号を入力
する。さらに、上記第二の受算器8の出力は所定
の遅延を与える遅延回路17を接続し、その遅延
回路17の出力と上記第四の乗算器16の出力と
は一つの減算回路18の二つの入力に導く。この
減算回路18の出力をループフイルタ9を通過さ
せて、電圧制御発振器2に位相制御信号として供
給する。 このように構成された回路の動作を説明する
と、第2図に一点鎖線で囲む部分以外の回路は、
上述した従来列回路と同等であるから、その基本
的な動作も同等である。すなわち、入力信号eiM
同相および直交基準搬送波eRI、eRQ、同相および
直交検波出力eI、eQ、逓倍信号vP、クロツク信号
の2分周波vI、vQ、vC、誤差信号veは式(1)〜(10)に
示したとおりである 次に識別器10および11の出力eI′、eQ′につ
いて考える。まず識別器10および11の入力信
号eIおよびeQに含まれる位相誤差θeが零の場合
(搬送波同期が確立した場合)を考える。第3図
はこの回路の動作説明用の信号波形図である。位
相差が零のとき各識別器入力vI、vQ、eI、eQおよ
び識別器出力eI′、eQ′は第3図にそれぞれ実線で
表示する波形となる。ただし信号eI、eQの初期位
相は0°または180°とし、マーク信号またはスペー
ス信号が連続する場合を考える。識別器10およ
び11はそれぞれ信号vIおよびvQの立上がり時刻
において入力信号eIおよびeQをサンプリング識別
するので、識別器出力eI′、eQ′の情報パターン
(a′〜f′)は検波出力eI、eQのアイパターンの持つ
情報(a〜f)が時間Tだけ遅延されたものとな
つている。 次にeI、eQの位相誤差θeが零でない場合の信号
eI、eQのアイパターンは同図の破線で示すように
なる。しかし |θe|<π/2 であれば情報が誤つて識別されることなく、この
場合は識別器出力eI′、eQ′は位相誤差θeの影響を
受けず一定の情報パターン(a′〜f′)が得られる。
すなわち、信号は識別器10および11を通過す
ることによつて時間Tだけ遅延を受けるが、位相
誤差θeの影響は完全に除去される。したがつて識
別器10および11の出力信号eI′、eQ′の基本波
成分は、 eI′=1/2cos{±π/2(t−T/T)}……(11
) eQ′=1/2sin{±π/2(t−T/T)}……(12
) と表わされる。この二つの出力信号eI′および
eQ′を乗算器14で乗算すると通倍信号vP′は vP′=eI′・eQ′=1/8sin{±ππ ・ 2t−T/T} ……(13) が得られる。 一方、クロツク再生回路7から出力された2分
周信号vcを反転回路15を通して反転されるとそ
の信号vC′は vC′=−vC=−cos{π(t/T)}=cos
{π(t/T)}……(14) となる。この二つの信号vC′とvP′を乗算器16で
乗積すると、乗算器16の出力信号ve′は ve′=vP′・vC′=±1/16sin{2π(t−T/T)}
……(15) となる。一方、乗算器8から出力された誤差信号
veを遅延回路17で時間Tだけ遅延させた信号
veTは、 veT=1/16sin{2θe)±1/16sin{2π(t−T/
T)〓2θe〕 ……(16) となる。これを減算器18によりveTからve′を減
算すると減算器18の出力には信号vlが得られ、 vl=veT−ve′=−1/16sin(2θe)−1/8cos
{2π(t−T/T)±θe・sinθe……(17) となる。 ここでこの(17)式の第1項は従来例装置と同じく
位相誤差情報をもつた直流成分であり、第2項は
不要な交流成分である。ところが、この(17)式と従
来例装置の場合の(10)式と比べると、直流成分はま
つたく同じであるが、交流成分についてはθe≒0
の場合、式(17)ではほぼ零にできることがわかる。
すなわち、本発明によれば搬送同期が確率した状
態においては交流成分は十分抑圧され、再生され
た基準搬送波の位相ジツタが著しく減少する。 第4図に本発明の復調方式を用いて再生した基
準搬送波の周波数スペクトルを従来のそれと実測
により比較して示す。第4図に実線で示す特性が
本発明実施例による場合であり、破線が従来例の
特性である。この図からわかるように、本発明に
よれば再生搬送波の位相雑音を極めて小さくする
ことができ、特に受信レベルが小さいときに復調
特性を大幅に改善することができる。 このように本発明によれば再生搬送波の位相雑
音を極めて小さくすることができるので復調特性
が改善される。また、ループフイルタ9と帯域幅
を広げた場合にも、不要な交流成分による再生搬
送波位相雑音の増加が小さいので、結果的に搬送
波同期ループの同期特性についても大幅な改善を
図ることが可能となる。 なお、以上の説明では理想的なMSK信号を例
にとつて説明したが、本発明は純粋なMSK信号
に限つて適用されるものではなく、位相推移特性
に特徴を持たせたFSK(Sinusoidal FSK)や送
信部で基底帯域制限を行つたGMSK(Gaussian
Filtered MSK)TFM(Tamed Frequency
Modu−lation)等の変調指数が約0.5であるデイ
ジタル周波数変調方式に広く一般に適用でき、上
述した効果を得ることができる。 また、第2図の説明では乗算器、遅延回路、減
算器等をアナログ回路で構成した場合について動
作を説明したが、この構成において乗算器5,
8,14および16を排他的論理和回路(エクス
クルーシブ・オア回路)、遅延回路19をシフト
レジスタでそれぞれ構成するとともに、減算器1
8の代わりに、二値量子化された信号veTとve′に
対して表に示す論理に従つて三値量子化された信
号vlを出力するような論理回路を設ければ、アナ
ログ回路を用いなくとも全く同じ効果が期待でき
る。
〔発明の効果〕
以上説明したように、本発明によれば搬送波同
期に必要な操作を底帯域で行うため構成が簡易で
ある。この回路はモノリシツクIC化が容易であ
る。しかも復調特性および同期特性の良好な
MSK同期検波復調器を得ることができる。した
がつて特に今後発展が予想されるデイジタル移動
通信方式、衛星通信方式に実施して極めて有効で
ある
【図面の簡単な説明】
第1図は従来例のMSK同期復調器のブロツク
構成図。第2図は本発明実施例装置のブロツク構
成図。第3図は信号の時間関係を示す信号波形
図。第4図は再生された基準搬送波の周波数スペ
クトルの測定例を示す図。 1……受信信号入力端子、2……電圧制御発振
器、3,4……位相比較器、5,8……乗算器、
6……タイミング情報入力端子、7……クロツク
再生回路、9……ループフイルタ、10,11…
…識別器、12……データ再生回路、13……復
調データ出力端子、14,16……乗算器、15
……反転回路、17……遅延回路、18……減算
器。

Claims (1)

  1. 【特許請求の範囲】 1 位相連続デイジタル周波数変調された受信信
    号を一方の入力とし、この受信信号の再生された
    搬送波を他方の入力とする第一の位相比較器と、 上記受信信号を一方の入力とし上記搬送波と位
    相が90度異なる信号を他方の入力とする第二の位
    相比較器と、 上記第一および第二の位相比較器の出力に得ら
    れる互いに90度位相の異なる出力信号から復調出
    力を得る回路と、 上記第一および第二の位相比較器の出力信号を
    二つの入力とする第一の乗算器と、 上記受信信号のタイミングクロツク信号の周期
    が2分周されたクロツク信号を発生する回路と、 上記第一の乗算器の出力信号から得られる信号
    と上記2分周されたクロツク信号とを乗算する第
    二の乗算器と、 この第二の乗算器の出力に得られる信号から誤
    差信号を生成する回路と、 この誤差信号を位相制御信号としてこの誤差信
    号のレベルが最小になるように上記搬送波を発生
    する搬送波再生回路と を備えたデイジタル周波数変調信号の同期復調装
    置において、 上記誤差信号を生成する回路には、 上記第二の乗算器の出力信号に所定の遅延を与
    える遅延回路と、 上記第一および第二の位相比較器の出力に得ら
    れる互いに90度位相の異なる出力信号をそれぞれ
    識別再生して得られる互いに90度位相の異なる再
    生出力信号を二つの入力とする第三の乗算器と、 この第三の乗算器の出力信号と上記2分周され
    たクロツク信号の反転信号とが乗算された信号を
    得る回路と、 この回路の出力と上記遅延回路の出力信号との
    差分を得る回路と を含むことを特徴とするデイジタル周波数変調信
    号の同期変調装置。 2 搬送波を発生する回路には、電圧制御発振器
    を含む特許請求の範囲第1項に記載のデイジタル
    周波数変調信号の同期復調装置。
JP18154183A 1983-09-29 1983-09-29 ディジタル周波数変調信号の同期復調装置 Granted JPS6072454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18154183A JPS6072454A (ja) 1983-09-29 1983-09-29 ディジタル周波数変調信号の同期復調装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18154183A JPS6072454A (ja) 1983-09-29 1983-09-29 ディジタル周波数変調信号の同期復調装置

Publications (2)

Publication Number Publication Date
JPS6072454A JPS6072454A (ja) 1985-04-24
JPH0467382B2 true JPH0467382B2 (ja) 1992-10-28

Family

ID=16102579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18154183A Granted JPS6072454A (ja) 1983-09-29 1983-09-29 ディジタル周波数変調信号の同期復調装置

Country Status (1)

Country Link
JP (1) JPS6072454A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982567B2 (ja) * 1993-07-20 1999-11-22 松下電器産業株式会社 受信装置
EP2904730A4 (en) * 2012-10-01 2016-09-07 Joshua Park METHOD AND SYSTEMS FOR HF CARRIER SYNCHRONIZATION AND PHASE COMPARISON

Also Published As

Publication number Publication date
JPS6072454A (ja) 1985-04-24

Similar Documents

Publication Publication Date Title
US7095274B2 (en) System for demodulation of phase shift keying signals
US3984778A (en) Carrier recovery scheme for a SSB-SC signal
US4518922A (en) Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying
US4054838A (en) QAM phase jitter and frequency offset correction system
JPS63151246A (ja) 同期復調装置における搬送波の同期を得るための方法及び装置
EP0484914B1 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JPS58114654A (ja) 基準搬送波再生回路
JPH0467382B2 (ja)
JPS6362931B2 (ja)
JP2910695B2 (ja) コスタスループ搬送波再生回路
JP3558811B2 (ja) 変調器及び変調方法、復調器及び復調方法
JPS6330049A (ja) Msk復調回路
JP2795761B2 (ja) Msk信号復調回路
JPS62118660A (ja) 搬送波再生回路
JPS6145908B2 (ja)
EP1973287A1 (en) A system for demodulation of phase shift keying signals
JPS6154303B2 (ja)
JPH0614070A (ja) デジタル復調器
JPS60189354A (ja) 通信方式
JPH0131823B2 (ja)
JPH0479183B2 (ja)
JPH0637838A (ja) クロック位相誤差検出方法および回路
JPH06268702A (ja) Psk復調方式
JPS6134303B2 (ja)
JPH0532941B2 (ja)