JPS58194450A - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPS58194450A JPS58194450A JP57075323A JP7532382A JPS58194450A JP S58194450 A JPS58194450 A JP S58194450A JP 57075323 A JP57075323 A JP 57075323A JP 7532382 A JP7532382 A JP 7532382A JP S58194450 A JPS58194450 A JP S58194450A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data signal
- signal
- output
- demodulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/12—Channels characterised by the type of signal the signals being represented by different phase modulations of a single carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は主データ信号によってＰＳＫ変調され装置に関
するものである。
するものである。
近年、搬送波デジタル伝送方式の発達はめざましく、す
でに種々の実用化回線が存在しているが、最近では求め
られる伝送方式が多様化する傾向にあり、汎用性があっ
て運用効率の高い伝送方式について検討がなされ始めた
。その１タル伝送力式」がある。これはＰＳＫ変調を用
いた主データ回線に２相ＰＳＫ変調でもって、副データ
信号を複合伝送させるもので、この方法によると副デー
タ信号の符号伝送速度を主データ信号のそれに比して、
ある比率以下とすれば。
でに種々の実用化回線が存在しているが、最近では求め
られる伝送方式が多様化する傾向にあり、汎用性があっ
て運用効率の高い伝送方式について検討がなされ始めた
。その１タル伝送力式」がある。これはＰＳＫ変調を用
いた主データ回線に２相ＰＳＫ変調でもって、副データ
信号を複合伝送させるもので、この方法によると副デー
タ信号の符号伝送速度を主データ信号のそれに比して、
ある比率以下とすれば。
主データ信号の誤り率に影響を与えることなく。
副データ信号全効率よく伝送することができる。
ここで、副データ信号による位相偏位量αは主データ信
号の相数ｆ２ （ｎ＝１．２．・・・）とすると。
号の相数ｆ２ （ｎ＝１．２．・・・）とすると。
このような変調波全位相検波するには、従来用いられる
遅延検波を用いるか、あるいは同期検波を用いればよい
が、同期検波を用いる場合には次のような間層が存在す
る。即ち、主データ信号成分は２相位相検波しなければ
ならないが、基準搬送波を再生する位相同期回路にはｎ
＋１ ２ 相用のそれ全使用せねばならない点である。
遅延検波を用いるか、あるいは同期検波を用いればよい
が、同期検波を用いる場合には次のような間層が存在す
る。即ち、主データ信号成分は２相位相検波しなければ
ならないが、基準搬送波を再生する位相同期回路にはｎ
＋１ ２ 相用のそれ全使用せねばならない点である。
ラジアンの２ｎ個の引込安定点を含む。
このような不都合な引込位相を避ける手段として知られ
ている従来例は９本発明者等が昭和５３年４月７日に出
願した特願昭５３−４１６７２号においで、副データ信
号による位相偏位量αをαく７に選択し、変調出力のベ
クトル配置をｆｉ＋１ ２ 相ＰＳＫ波のそれと異なるものとし、匪つ。
ている従来例は９本発明者等が昭和５３年４月７日に出
願した特願昭５３−４１６７２号においで、副データ信
号による位相偏位量αをαく７に選択し、変調出力のベ
クトル配置をｆｉ＋１ ２ 相ＰＳＫ波のそれと異なるものとし、匪つ。
上記複合ＰＳＫ変調／ステムの位相同期回路として入力
信号を位相検波する位相検波器と、前記検波器出力より
、符号伝送速度ｆ２なる副データ信号全再生する第１の
手段と、この第１の手段で再生された副データ信号全制
御信号として。
信号を位相検波する位相検波器と、前記検波器出力より
、符号伝送速度ｆ２なる副データ信号全再生する第１の
手段と、この第１の手段で再生された副データ信号全制
御信号として。
検波器出力から副データ信号成分が除去された少なくと
も２個の直交関係にある信号を得る第２の手段と、この
第２の手段で得られた信号を２逓倍処理し２位相誤差信
号を得る第６の手段と、この第５の手段の出力信号で周
波数制御される電圧制御発振器と全含む回路で構成され
る。
も２個の直交関係にある信号を得る第２の手段と、この
第２の手段で得られた信号を２逓倍処理し２位相誤差信
号を得る第６の手段と、この第５の手段の出力信号で周
波数制御される電圧制御発振器と全含む回路で構成され
る。
これによると、不都合な引込位相は避けることはできる
が、その反面副データ信号の位相変位 ；１ 量αばα＜−７に選択せねばならず、そのためにせねば
ならない欠点があった。
が、その反面副データ信号の位相変位 ；１ 量αばα＜−７に選択せねばならず、そのためにせねば
ならない欠点があった。
本発明の目的は、上記欠点を除去した復調装置を提供す
ることにある。
ることにある。
本発明によれば、入力信号を位相同期復調器にて直交関
係１／！：４る少なくとも２つの復調信号を得、その復
調信号より送り副データ信号に対応する受は副データ信
号全再生する手段と、前記受は副データ信号に含捷れて
いるフレーム信号を用いて前記位相同期復調器の位相引
込状態全判別する引込位相判別手段と、前記受は副デー
タ信号及び前記引込位相判別手段の出力信号を用いて前
記復調信号から送り主データ信号に対応する受は主デー
タ信号全再生する手段とから構成される装置 このように構成することにより，副データ信号の位相偏
位置として一五フ／ア／に選択することができ、且つ，
位相同期復調器がいかなる位相引込状態であっても正し
い主及び副データ信号を得ることができる。
係１／！：４る少なくとも２つの復調信号を得、その復
調信号より送り副データ信号に対応する受は副データ信
号全再生する手段と、前記受は副データ信号に含捷れて
いるフレーム信号を用いて前記位相同期復調器の位相引
込状態全判別する引込位相判別手段と、前記受は副デー
タ信号及び前記引込位相判別手段の出力信号を用いて前
記復調信号から送り主データ信号に対応する受は主デー
タ信号全再生する手段とから構成される装置 このように構成することにより，副データ信号の位相偏
位置として一五フ／ア／に選択することができ、且つ，
位相同期復調器がいかなる位相引込状態であっても正し
い主及び副データ信号を得ることができる。
以下図面を参照しながら本発明を詳細に説明する。
第１図は本発明による復調装置が対象とする変調波ベク
トル図であって，主及び副データ信号と変調ベクトルと
の対応を示している。第２図は本発明による復調装置の
一実施例の構成を示したブロツク図であり，１は位相同
期復調器。
トル図であって，主及び副データ信号と変調ベクトルと
の対応を示している。第２図は本発明による復調装置の
一実施例の構成を示したブロツク図であり，１は位相同
期復調器。
２は加算器，６は減算器，４は乗算器，５は低域ろ波器
（以下ＬＰＦと略記す）、６は識別器。
（以下ＬＰＦと略記す）、６は識別器。
７は引込位相判別器，８は極性反転器， ９．１０はア
ナログスイノチである。第５図は第２図における各部の
信号を示している。以下第１図〜第３図を参照して本発
明の動作全説明する。
ナログスイノチである。第５図は第２図における各部の
信号を示している。以下第１図〜第３図を参照して本発
明の動作全説明する。
第１図の如き入力信号は位相同期復調器１（で入り，第
６図（ａ）に示されるような直交関係にあるＰ及びＱな
る復調信号となる。Ｐ，Ｑ信号ＶＪ．次に乗算器４で２
逓倍され第６図（ｂ）の如き副データ信号（アナログ信
号）となる。乗算器４出力は帯域外雑音全除去するＬＰ
Ｆ ５ を介して識別器乙に入り，ここで、第６図（ｂ
）の如き副データ信号（２値デジタル信号）となる。
６図（ａ）に示されるような直交関係にあるＰ及びＱな
る復調信号となる。Ｐ，Ｑ信号ＶＪ．次に乗算器４で２
逓倍され第６図（ｂ）の如き副データ信号（アナログ信
号）となる。乗算器４出力は帯域外雑音全除去するＬＰ
Ｆ ５ を介して識別器乙に入り，ここで、第６図（ｂ
）の如き副データ信号（２値デジタル信号）となる。
次に主データ信号について説明すると９位相同期復調器
１の出力のＰ、Ｑ信号は加算器２及び。
１の出力のＰ、Ｑ信号は加算器２及び。
減算器３に入り９位相７フトされ、加算器２゜減算器３
の出力に第６図（Ｃ）においてｌ＋Ｊの如き信号となっ
て現われる。今、アナログスイッチ９において加算器２
の出力が１選択されているとすると、アナログスイッチ
１００入力に加算器２．減算器３の出力となる。アナロ
グスイッチ１０が、識別器６の出力で制御されることに
よって、アナログスイッチ１０の出力に第５図（ｄ）の
如き主データ信号が再生される。第６図（’ｄ）の信号
が０レベルで識別されれば第３図（ｄ）の如きデジタル
信号となる。（この場合圧を０．負をルベルとしている
。） 以上の動作説明は第１図におけるＡ点なる変調波が、第
２図における位相同期復調器１において、第３図（ａ）
におけるＰ、Ｑ信号でＡ′と復調された場合について行
なった。この場合は、第１図における主及び副データ信
号と、第６図（ｄ）及び（ｂ）なる主及び副データ信号
を比較すれば明らかなように一対一の対応をなしている
。しかしながら、第２図における位相同期復調器１は周
知の如く、第１図におけるＡ点変調波を第３図（ａ）に
おいてＩ Ａ’ＨＢ’＋ Ｃ’Ｉ Ｄ’と復調する位相
不確定さを有している。そのため、Ｂ’、Ｄ’と復調さ
れた場合では、第６図（ｂ） 、 （ｄ） ’に参照す
れば明らかなように副データ信号に主データ信号が依存
する不都合さヶ有している。本来なら副データ信号と主
データ信号とは互いに独立でなければならない。そこで
この不都合さ全除去するためアナログスイッチ９及び引
込位相判別器７が設けられており、上記の場合にはアナ
ログスイッチ９で加算器２の出力の逆極性全有する極性
反転器８の出力（第６図（Ｃ）のｋ）が選択され。
の出力に第６図（Ｃ）においてｌ＋Ｊの如き信号となっ
て現われる。今、アナログスイッチ９において加算器２
の出力が１選択されているとすると、アナログスイッチ
１００入力に加算器２．減算器３の出力となる。アナロ
グスイッチ１０が、識別器６の出力で制御されることに
よって、アナログスイッチ１０の出力に第５図（ｄ）の
如き主データ信号が再生される。第６図（’ｄ）の信号
が０レベルで識別されれば第３図（ｄ）の如きデジタル
信号となる。（この場合圧を０．負をルベルとしている
。） 以上の動作説明は第１図におけるＡ点なる変調波が、第
２図における位相同期復調器１において、第３図（ａ）
におけるＰ、Ｑ信号でＡ′と復調された場合について行
なった。この場合は、第１図における主及び副データ信
号と、第６図（ｄ）及び（ｂ）なる主及び副データ信号
を比較すれば明らかなように一対一の対応をなしている
。しかしながら、第２図における位相同期復調器１は周
知の如く、第１図におけるＡ点変調波を第３図（ａ）に
おいてＩ Ａ’ＨＢ’＋ Ｃ’Ｉ Ｄ’と復調する位相
不確定さを有している。そのため、Ｂ’、Ｄ’と復調さ
れた場合では、第６図（ｂ） 、 （ｄ） ’に参照す
れば明らかなように副データ信号に主データ信号が依存
する不都合さヶ有している。本来なら副データ信号と主
データ信号とは互いに独立でなければならない。そこで
この不都合さ全除去するためアナログスイッチ９及び引
込位相判別器７が設けられており、上記の場合にはアナ
ログスイッチ９で加算器２の出力の逆極性全有する極性
反転器８の出力（第６図（Ｃ）のｋ）が選択され。
アナログスイッチ１０の出力として第３図（ｅ）［示さ
れる主データ信号が再生される。第３図（ｅ）の信号が
０レベルで識別され正全０．負を１と１ 判定されれば、第６図（ｅ）に示される２値デジタル信
号となる。以上の操作によって第１図におけるＡ点が、
第６図（ａ）においてＢ′あるいはＤ′と主及び副デー
タ信号を得ることができる。アナログスィッチ９０制御
信号は引込位相判別器７より得られるが、以下その説明
を行う。
れる主データ信号が再生される。第３図（ｅ）の信号が
０レベルで識別され正全０．負を１と１ 判定されれば、第６図（ｅ）に示される２値デジタル信
号となる。以上の操作によって第１図におけるＡ点が、
第６図（ａ）においてＢ′あるいはＤ′と主及び副デー
タ信号を得ることができる。アナログスィッチ９０制御
信号は引込位相判別器７より得られるが、以下その説明
を行う。
第４図は本発明に用いられる引込位相判別器７の一実施
例の構成を示したブロック図であり。
例の構成を示したブロック図であり。
７１はフレーム同期回路、７２はＤタイプフリップフロ
ップである。第５図は、第４図の説明図である。以下第
４図、第５図を参照して引込位相判別器の動作について
説明する。
ップである。第５図は、第４図の説明図である。以下第
４図、第５図を参照して引込位相判別器の動作について
説明する。
通常デジタルデータ信号には、メクラ／ブリング、スタ
ッフビット、パリティビット等、アクセサリ−ビットの
挿入、抽出全行うため、挿入抽出位置全確定させるフレ
ームパルスが挿入されているが、今、第５図に示されて
いるように副データ信号にフレームパルスが挿入されて
いるとする。即ち、第５図（ａ）に示されるように２ビ
ツト連続の０パルスが挿入されているとする。そうすれ
ば、この信号をフレーム同期回路７１ニ入力して、２ビ
ツト連続という条件で。
ッフビット、パリティビット等、アクセサリ−ビットの
挿入、抽出全行うため、挿入抽出位置全確定させるフレ
ームパルスが挿入されているが、今、第５図に示されて
いるように副データ信号にフレームパルスが挿入されて
いるとする。即ち、第５図（ａ）に示されるように２ビ
ツト連続の０パルスが挿入されているとする。そうすれ
ば、この信号をフレーム同期回路７１ニ入力して、２ビ
ツト連続という条件で。
フレーム同期全確立させることができるので。
フレーム同期回路７１の出力に第５図（ｂ）の如きフレ
ームパルスを得ることができる。そこでＤタイプフリッ
プフロップ７２ニ第５図に示されるようなタイミングで
両信号を入力すればＤタイプフリップフロッグ７２の出
力で、連続０レベル信号を得ることができる。ここで、
第１図におけるＡ点が、第５図（ａ）においてＡ′ある
いはＣ′を復調されている場合は、前述の如（、Ｄタイ
プフリップフロッグ７２の出力は連続Ｄレベル信号とな
るが Ｂ／あるいけＤ′と復調されている場合は、第３
図（ｂ）の信号を参照すれば明らかなようにＤタイプフ
リップフロップ７２の出力。
ームパルスを得ることができる。そこでＤタイプフリッ
プフロップ７２ニ第５図に示されるようなタイミングで
両信号を入力すればＤタイプフリップフロッグ７２の出
力で、連続０レベル信号を得ることができる。ここで、
第１図におけるＡ点が、第５図（ａ）においてＡ′ある
いはＣ′を復調されている場合は、前述の如（、Ｄタイ
プフリップフロッグ７２の出力は連続Ｄレベル信号とな
るが Ｂ／あるいけＤ′と復調されている場合は、第３
図（ｂ）の信号を参照すれば明らかなようにＤタイプフ
リップフロップ７２の出力。
即ち引込位相判別器７の出力は連続ルベル信号となる。
よって引込位相判別器７の出力信号はアナログスイッチ
９の制御信号となり得る。
９の制御信号となり得る。
以上本発明を主データ信号による変調が２相の場合につ
いて第２図を用いて説明したが９本発明は主データ信号
が２相（ｎ＝１．２．３・・・）の場合に対しても同様
に適用できることは明らかである。又、副データ信号に
含まれるフレームパルスを２ビツト連続の固定パルスと
した場合について説明したが、ＰＮパルスでも適用可能
であるし、２ピツト連続に限定されることもない。′こ
のように本発Ｆ３Ａによれば、副データ信号の選択でき
、且つ、その場合に位相同期復調器で生ずるであろう不
都合な引込位相状態であっても、正しく、主及び副デー
タ信号を再生することができる。
いて第２図を用いて説明したが９本発明は主データ信号
が２相（ｎ＝１．２．３・・・）の場合に対しても同様
に適用できることは明らかである。又、副データ信号に
含まれるフレームパルスを２ビツト連続の固定パルスと
した場合について説明したが、ＰＮパルスでも適用可能
であるし、２ピツト連続に限定されることもない。′こ
のように本発Ｆ３Ａによれば、副データ信号の選択でき
、且つ、その場合に位相同期復調器で生ずるであろう不
都合な引込位相状態であっても、正しく、主及び副デー
タ信号を再生することができる。
第１図は変調波ベクトル図、第２図は本発明による復調
装置の一実施例の構成を示したブロック図、第３図は第
２図における各部信号波形図、第４図は本発明に用いら
れる引込位相判別器の一実施例の構成を示したブロック
図、第５図は第４図の説明図である。 記号の説明＝１は位相同期復調器、２は加算器、３は減
算器、４は乗算器、５Ｆｉ低域ろ波器。 ６は識別器、７は引込位相判別器、８は極性反転器、
９．１０はアナログスイッチ、７１はフレーム同期回路
、７２ｉｄＤタイプフリツプフロツプをそれぞれあられ
している。 第３図
装置の一実施例の構成を示したブロック図、第３図は第
２図における各部信号波形図、第４図は本発明に用いら
れる引込位相判別器の一実施例の構成を示したブロック
図、第５図は第４図の説明図である。 記号の説明＝１は位相同期復調器、２は加算器、３は減
算器、４は乗算器、５Ｆｉ低域ろ波器。 ６は識別器、７は引込位相判別器、８は極性反転器、
９．１０はアナログスイッチ、７１はフレーム同期回路
、７２ｉｄＤタイプフリツプフロツプをそれぞれあられ
している。 第３図
Claims (1)
- 【特許請求の範囲】 １、符号伝送速度ｆ１なる送り主データ信号より２ （
ｎｉ’を正の整数）相ＰＳＫ変調された信号が。 更に符号伝送速度ｆｚ（ｆ＋＞ｆ２）の送り副データ信
号によって２相ＰＳＫ変調された変調波を復調するため
に、入力信号から直交関係にある少なくとも２つの復調
信号を得る位相同期復調器ケ有する復調装置において、
前記復調信号から前記送、り副データ信号に対応する受
は副データ信号を再生する手段と、前記受は副データ信
号に含まれているフレーム信号を用いて前記位相同期復
調器の位相引込状態を判別する引込位相判別手段と、前
記受は副データ信号及び前記引込位相判別手段の出力信
号を用いて前記復調信号から前記送り主データ信号に対
応する受は主データ信号を再生する手段と全具備してな
る復調装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075323A JPS58194450A (ja) | 1982-05-07 | 1982-05-07 | 復調装置 |
| US06/491,487 US4498050A (en) | 1982-05-07 | 1983-05-04 | Demodulation device for composite PSK-PSK modulated waves |
| DE8383104489T DE3366219D1 (en) | 1982-05-07 | 1983-05-06 | Demodulation device for composite psk-psk modulated waves |
| EP83104489A EP0094058B1 (en) | 1982-05-07 | 1983-05-06 | Demodulation device for composite psk-psk modulated waves |
| CA000427719A CA1206215A (en) | 1982-05-07 | 1983-05-09 | Demodulation device for composite psk-psk modulated waves |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075323A JPS58194450A (ja) | 1982-05-07 | 1982-05-07 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58194450A true JPS58194450A (ja) | 1983-11-12 |
| JPS6362931B2 JPS6362931B2 (ja) | 1988-12-05 |
Family
ID=13572936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075323A Granted JPS58194450A (ja) | 1982-05-07 | 1982-05-07 | 復調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4498050A (ja) |
| EP (1) | EP0094058B1 (ja) |
| JP (1) | JPS58194450A (ja) |
| CA (1) | CA1206215A (ja) |
| DE (1) | DE3366219D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU589084B2 (en) * | 1986-02-08 | 1989-09-28 | Nec Corporation | Multilevel modulator capable of producing a composite modulated signal comprising a quadrature amplitude modulated component and a phase modulated component |
| US4847869A (en) * | 1987-12-04 | 1989-07-11 | Motorla, Inc. | Rapid reference acquisition and phase error compensation for radio transmission of data |
| JPH04255921A (ja) * | 1991-02-08 | 1992-09-10 | Fujitsu Ltd | 光学的記憶装置 |
| JPH0741716U (ja) * | 1991-05-18 | 1995-07-21 | 株式会社インフラノイズ | カラーフィルター、乱反射防止塗膜を内蔵するレーザーディスクおよびコンパクトディスクプレーヤー用光ピックアップ。 |
| WO1996007234A1 (en) * | 1994-08-26 | 1996-03-07 | Motorola Inc. | Communication device with efficient zero-crossing generator |
| US6473506B1 (en) | 1998-10-13 | 2002-10-29 | Telefonaktiebolaget Lm Ericsson (Publ) | Signaling using phase rotation techniques in a digital communications system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736507A (en) * | 1971-08-19 | 1973-05-29 | Communications Satellite Co | Phase ambiguity resolution for four phase psk communications systems |
| JPS58698B2 (ja) * | 1976-03-22 | 1983-01-07 | 日本電気株式会社 | 位相同期回路 |
| JPS5925500B2 (ja) * | 1978-03-03 | 1984-06-18 | 日本電気株式会社 | 搬送波再生回路 |
| JPS54142008A (en) * | 1978-03-29 | 1979-11-05 | Nec Corp | Carrier wave digital transmission system |
| JPS54133812A (en) * | 1978-04-07 | 1979-10-17 | Nec Corp | Phase synchronous circuit |
| US4334312A (en) * | 1979-08-10 | 1982-06-08 | Nippon Electric Co., Ltd. | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system |
-
1982
- 1982-05-07 JP JP57075323A patent/JPS58194450A/ja active Granted
-
1983
- 1983-05-04 US US06/491,487 patent/US4498050A/en not_active Expired - Lifetime
- 1983-05-06 DE DE8383104489T patent/DE3366219D1/de not_active Expired
- 1983-05-06 EP EP83104489A patent/EP0094058B1/en not_active Expired
- 1983-05-09 CA CA000427719A patent/CA1206215A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1206215A (en) | 1986-06-17 |
| JPS6362931B2 (ja) | 1988-12-05 |
| EP0094058A2 (en) | 1983-11-16 |
| EP0094058B1 (en) | 1986-09-17 |
| EP0094058A3 (en) | 1984-04-18 |
| DE3366219D1 (en) | 1986-10-23 |
| US4498050A (en) | 1985-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| CA1198170A (en) | Non-pll concurrent carrier clock synchronization | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| JPS58194450A (ja) | 復調装置 | |
| US5170131A (en) | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPH08265384A (ja) | 復調装置 | |
| JPS5918900B2 (ja) | 復調装置 | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| KR0144828B1 (ko) | Qpsk복조기 | |
| US4847578A (en) | Method and device for detecting false locks between a reference signal and a signal to be demodulated by coherent digital demodulation | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JPH0818614A (ja) | 同期用符号検出回路 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JPH0234552B2 (ja) | ||
| JP3245879B2 (ja) | ディジタル復調器 | |
| JPS61125262A (ja) | ４相位相復調回路 | |
| JPS59196652A (ja) | 復調装置 | |
| JPH0591150A (ja) | Ｍｓｋ信号復調回路 | |
| JPS6016049A (ja) | 復調装置 | |
| JPH02174484A (ja) | 衛星放送受信機 | |
| JPH02100510A (ja) | 自動周波数制御装置 | |
| JPS6124355A (ja) | 同期搬送波再生方式 | |
| JPH0514432A (ja) | 搬送波同期回路 |