JPH0591150A - Ｍｓｋ信号復調回路 - Google Patents
Ｍｓｋ信号復調回路Info
- Publication number
- JPH0591150A JPH0591150A JP3246023A JP24602391A JPH0591150A JP H0591150 A JPH0591150 A JP H0591150A JP 3246023 A JP3246023 A JP 3246023A JP 24602391 A JP24602391 A JP 24602391A JP H0591150 A JPH0591150 A JP H0591150A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- carrier
- msk
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ＭＳＫ信号復調回路の構成の簡略化、低コス
ト化および高安定化を図る。 【構成】 ＭＳＫ信号のマーク周波数またはスペース周
波数に位相同期したキャリアを再生するキャリア再生回
路２０と、再生されたキャリアを用いてＭＳＫ信号を同
期検波する検波器１２と、この検波器１２からのアナロ
グ出力をシリアルディジタル信号に変換する識別判定回
路１７と、該シリアルディジタル信号をＩ、Ｑパラレル
データに変換するシリアル−パラレル変換回路１９とを
含む。
ト化および高安定化を図る。 【構成】 ＭＳＫ信号のマーク周波数またはスペース周
波数に位相同期したキャリアを再生するキャリア再生回
路２０と、再生されたキャリアを用いてＭＳＫ信号を同
期検波する検波器１２と、この検波器１２からのアナロ
グ出力をシリアルディジタル信号に変換する識別判定回
路１７と、該シリアルディジタル信号をＩ、Ｑパラレル
データに変換するシリアル−パラレル変換回路１９とを
含む。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＳＫ（Ｍｉｎｉｍｕ
ｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）信号を復調するＭＳＫ
信号復調回路に関する。
ｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）信号を復調するＭＳＫ
信号復調回路に関する。
【０００２】
【従来の技術】近年、無線通信のディジタル変調方式と
して採用されている方式の１つに、ＭＳＫ変調方式があ
る。これは、位相連続ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓ
ｈｉｆｔ Ｋｅｙｉｎｇ）の一方式で、変調指数が０．
５のものを指し、送信データの１，０に対応してマーク
周波数（ｆｍ），スペース周波数（ｆｓ）を送信する方
式であり、変調キャリアの振幅が一定のため、非線形歪
みに強いという長所を有している。
して採用されている方式の１つに、ＭＳＫ変調方式があ
る。これは、位相連続ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓ
ｈｉｆｔ Ｋｅｙｉｎｇ）の一方式で、変調指数が０．
５のものを指し、送信データの１，０に対応してマーク
周波数（ｆｍ），スペース周波数（ｆｓ）を送信する方
式であり、変調キャリアの振幅が一定のため、非線形歪
みに強いという長所を有している。
【０００３】ＭＳＫ信号を復調する方式として従来、送
信側の搬送波ｆ0 に位相同期したキャリアを再生し、こ
れによって直交同期検波する方法が代表的な方式として
用いられている。
信側の搬送波ｆ0 に位相同期したキャリアを再生し、こ
れによって直交同期検波する方法が代表的な方式として
用いられている。
【０００４】図４はかかる方式を用いた従来のＭＳＫ信
号復調回路のブロック図である。同図において、入力端
子１０に入力されたＭＳＫ信号は、送信側の搬送波ｆ0
に位相同期したキャリアを再生するキャリア再生回路２
１の出力信号と、この信号を９０°移相器１４によって
９０°位相シフトした信号とにより、検波器１２，１３
によりそれぞれ直交同期検波される。ついで、ローパス
フィルタ１５，１６によって帯域制限された後、識別判
定回路１７，１８によりそれぞれアナログ信号からディ
ジタル信号へと変換される。なお、クロック再生回路３
０にて再生されたクロックは、１／２分周器３１で１／
２分周され、識別判定回路１７，１８のタイミングパル
スとして使用される。また、識別判定回路１７，１８に
は一般にＡ／Ｄコンバータが用いられる。
号復調回路のブロック図である。同図において、入力端
子１０に入力されたＭＳＫ信号は、送信側の搬送波ｆ0
に位相同期したキャリアを再生するキャリア再生回路２
１の出力信号と、この信号を９０°移相器１４によって
９０°位相シフトした信号とにより、検波器１２，１３
によりそれぞれ直交同期検波される。ついで、ローパス
フィルタ１５，１６によって帯域制限された後、識別判
定回路１７，１８によりそれぞれアナログ信号からディ
ジタル信号へと変換される。なお、クロック再生回路３
０にて再生されたクロックは、１／２分周器３１で１／
２分周され、識別判定回路１７，１８のタイミングパル
スとして使用される。また、識別判定回路１７，１８に
は一般にＡ／Ｄコンバータが用いられる。
【０００５】このような復調方式は、同相成分（Ｉ軸）
と直交成分（Ｑ軸）とに分けて検波していることから、
パラレル復調方式と呼ばれる。ディジタル信号に変換さ
れたＩ，Ｑデータは誤り訂正回路４０に入力されてデー
タの誤り訂正が行なわれた後、正しいデータが出力端子
５０から出力される。一般に高品質の伝送特性を確保す
べく誤り訂正符号が用いられるが、誤り訂正回路４０は
ＬＳＩ化されることが多い。例えば、誤り訂正符号とし
て畳み込み符号を用いた場合は、誤り訂正回路４０には
ビタビ復号用ＬＳＩが使用され、Ｉ，Ｑパラレルデータ
を入力信号とするような構成になっている。
と直交成分（Ｑ軸）とに分けて検波していることから、
パラレル復調方式と呼ばれる。ディジタル信号に変換さ
れたＩ，Ｑデータは誤り訂正回路４０に入力されてデー
タの誤り訂正が行なわれた後、正しいデータが出力端子
５０から出力される。一般に高品質の伝送特性を確保す
べく誤り訂正符号が用いられるが、誤り訂正回路４０は
ＬＳＩ化されることが多い。例えば、誤り訂正符号とし
て畳み込み符号を用いた場合は、誤り訂正回路４０には
ビタビ復号用ＬＳＩが使用され、Ｉ，Ｑパラレルデータ
を入力信号とするような構成になっている。
【０００６】
【発明が解決しようとする課題】ところで、上述の如き
ＭＳＫ復調方式はパラレル復調方式であるため、Ｉ軸，
Ｑ軸のそれぞれに識別判定回路が必要となるが、この種
の回路は一般に高価なためコスト高になるという問題が
ある。また、識別判定回路にＡ／Ｄコンバータを用いる
場合、Ａ／Ｄコンバータの入力レベルの変動による誤り
率の劣化を防ぐために、Ａ／Ｄコンバータの前段にＡＧ
Ｃ（自動利得制御）アンプを設けることが多いが、この
場合もＩ軸，Ｑ軸のそれぞれにＡＧＣアンプが必要とな
り、構成がより複雑となりコスト高ともなる。
ＭＳＫ復調方式はパラレル復調方式であるため、Ｉ軸，
Ｑ軸のそれぞれに識別判定回路が必要となるが、この種
の回路は一般に高価なためコスト高になるという問題が
ある。また、識別判定回路にＡ／Ｄコンバータを用いる
場合、Ａ／Ｄコンバータの入力レベルの変動による誤り
率の劣化を防ぐために、Ａ／Ｄコンバータの前段にＡＧ
Ｃ（自動利得制御）アンプを設けることが多いが、この
場合もＩ軸，Ｑ軸のそれぞれにＡＧＣアンプが必要とな
り、構成がより複雑となりコスト高ともなる。
【０００７】さらには、２系統化のために、Ｉ軸，Ｑ軸
の識別判定回路には同一の識別特性が要求されるが、動
作温度の全範囲にわたり安定に動作するものをバラツキ
なく大量生産することはかなり難しいのが現状である。
の識別判定回路には同一の識別特性が要求されるが、動
作温度の全範囲にわたり安定に動作するものをバラツキ
なく大量生産することはかなり難しいのが現状である。
【０００８】したがって、本発明の課題は構成の簡略
化、低コスト化が可能で、安定な動作が可能なＭＳＫ信
号復調回路を提供することにある。
化、低コスト化が可能で、安定な動作が可能なＭＳＫ信
号復調回路を提供することにある。
【０００９】
【課題を解決するための手段】このような課題を解決す
るため、本発明のＭＳＫ信号復調回路は、受信したＭＳ
Ｋ信号のマーク周波数またはスペース周波数に位相同期
したキャリアを再生するキャリア再生回路と、再生され
たキャリアを用いて前記ＭＳＫ信号を同期検波する検波
器と、該検波器のアナログ出力をシリアルディジタルデ
ータに変換する識別判定回路と、前記シリアルディジタ
ルデータをパラレルディジタルデータに変換するシリア
ル−パラレル変換回路とを備えたことを特徴とする。
るため、本発明のＭＳＫ信号復調回路は、受信したＭＳ
Ｋ信号のマーク周波数またはスペース周波数に位相同期
したキャリアを再生するキャリア再生回路と、再生され
たキャリアを用いて前記ＭＳＫ信号を同期検波する検波
器と、該検波器のアナログ出力をシリアルディジタルデ
ータに変換する識別判定回路と、前記シリアルディジタ
ルデータをパラレルディジタルデータに変換するシリア
ル−パラレル変換回路とを備えたことを特徴とする。
【００１０】
【作用】検波器は、ＭＳＫ信号のマーク周波数またはス
ペース周波数に位相同期した再生キャリアを用いてＭＳ
Ｋ信号を直交同期検波し、Ｉ軸及びＱ軸の２系統に分離
されない１系統のアナログ信号を出力する。このアナロ
グ信号は、識別判定回路でシリアルディジタルデータに
変換され、さらにシリアル−パラレル変換回路により
Ｉ，Ｑパラレルデータに変換される。このＩ，Ｑパラレ
ルデータは誤り訂正回路によりデータ誤りがある場合は
正しいデータに訂正されてから受信データとして出力さ
れる。
ペース周波数に位相同期した再生キャリアを用いてＭＳ
Ｋ信号を直交同期検波し、Ｉ軸及びＱ軸の２系統に分離
されない１系統のアナログ信号を出力する。このアナロ
グ信号は、識別判定回路でシリアルディジタルデータに
変換され、さらにシリアル−パラレル変換回路により
Ｉ，Ｑパラレルデータに変換される。このＩ，Ｑパラレ
ルデータは誤り訂正回路によりデータ誤りがある場合は
正しいデータに訂正されてから受信データとして出力さ
れる。
【００１１】
【実施例】図１に本発明の実施例を示す。同図におい
て、１０は入力端子、１１はバンドパスフィルタ、２０
はＭＳＫ信号のマーク周波数ｆｍまたはスペース周波数
ｆｓに位相同期したキャリアを再生するキャリア再生回
路、１２はバンドパスフィルタ１１を介して出力される
ＭＳＫ信号をキャリア再生回路２０により再生されたキ
ャリアを用いて同期検波する検波器、１７はクロック再
生回路３０により再生されたクロックをタイミングパル
スとして検波器１２から出力されるアナログ出力をディ
ジタル信号に変換する識別判定回路、１９は１／２分周
器３１により１／２に分周されたクロックを用いて識別
判定回路１７から出力されるシリアルデータをＩ、Ｑパ
ラレルデータに変換するシリアル−パラレル変換回路、
５０は出力端子である。
て、１０は入力端子、１１はバンドパスフィルタ、２０
はＭＳＫ信号のマーク周波数ｆｍまたはスペース周波数
ｆｓに位相同期したキャリアを再生するキャリア再生回
路、１２はバンドパスフィルタ１１を介して出力される
ＭＳＫ信号をキャリア再生回路２０により再生されたキ
ャリアを用いて同期検波する検波器、１７はクロック再
生回路３０により再生されたクロックをタイミングパル
スとして検波器１２から出力されるアナログ出力をディ
ジタル信号に変換する識別判定回路、１９は１／２分周
器３１により１／２に分周されたクロックを用いて識別
判定回路１７から出力されるシリアルデータをＩ、Ｑパ
ラレルデータに変換するシリアル−パラレル変換回路、
５０は出力端子である。
【００１２】次に、上記ＭＳＫ信号復調回路の動作を説
明する。前述した従来のＭＳＫ信号復調回路では、送信
側の搬送波ｆ0 に位相同期したキャリアを再生し、これ
を用いて同期検波しているが、この実施例では、ＭＳＫ
信号のマーク周波数ｆｍまたはスペース周波数ｆｓのキ
ャリア成分を抽出し、これを用いて同期検波を行う。
明する。前述した従来のＭＳＫ信号復調回路では、送信
側の搬送波ｆ0 に位相同期したキャリアを再生し、これ
を用いて同期検波しているが、この実施例では、ＭＳＫ
信号のマーク周波数ｆｍまたはスペース周波数ｆｓのキ
ャリア成分を抽出し、これを用いて同期検波を行う。
【００１３】すなわち、入力端子１０に入力されたＭＳ
Ｋ信号はバンドパスフィルタ１１によって帯域制限さ
れ、ついで、キャリア再生回路２０からの出力信号によ
り、検波器１２で同期検波される。検波器１２の出力
は、識別判定回路１７においてアナログ信号からディジ
タル信号に変換される。誤り訂正回路４０は前述のよう
に、一般にＩ，Ｑパラレルデータを入力するように構成
されているので、識別判定回路１７から出力されるシリ
アルデータ出力をシリアル−パラレル変換回路１９によ
りＩ，Ｑパラレルデータに変換してから誤り訂正回路４
０に入力し、ここでデータの誤りを訂正した後、正しい
データを出力端子５０から出力する。
Ｋ信号はバンドパスフィルタ１１によって帯域制限さ
れ、ついで、キャリア再生回路２０からの出力信号によ
り、検波器１２で同期検波される。検波器１２の出力
は、識別判定回路１７においてアナログ信号からディジ
タル信号に変換される。誤り訂正回路４０は前述のよう
に、一般にＩ，Ｑパラレルデータを入力するように構成
されているので、識別判定回路１７から出力されるシリ
アルデータ出力をシリアル−パラレル変換回路１９によ
りＩ，Ｑパラレルデータに変換してから誤り訂正回路４
０に入力し、ここでデータの誤りを訂正した後、正しい
データを出力端子５０から出力する。
【００１４】以下、もう少し具体的に説明する。一般
に、ＭＳＫ信号Ｙ（ｔ）は、 Ｙ（ｔ）＝ｃｏｓ｛（ω0 ＋ｕi ・ωd ）ｔ＋φ0 …（１） と表わされる。ここに、ω0 は搬送角周波数、ωd はク
ロック角周波数の１／４の角周波数、ｕi は送信データ
の０，１に夫々対応するディジタル値−１，＋１、φ0
は初期位相（０またはπ）である。
に、ＭＳＫ信号Ｙ（ｔ）は、 Ｙ（ｔ）＝ｃｏｓ｛（ω0 ＋ｕi ・ωd ）ｔ＋φ0 …（１） と表わされる。ここに、ω0 は搬送角周波数、ωd はク
ロック角周波数の１／４の角周波数、ｕi は送信データ
の０，１に夫々対応するディジタル値−１，＋１、φ0
は初期位相（０またはπ）である。
【００１５】なお、初期位相φ0 ＝０としても一般性は
失われないので、以下φ0 ＝０として扱う。また、以下
ではマーク周波数（ｆｍ＝ｆ0 ＋ｆｄ）の成分を抽出し
て同期検波する場合を想定するが、スペース周波数（ｆ
ｓ＝ｆ0 −ｆｄ）を再生して同期検波しても同様の結果
が得られる。
失われないので、以下φ0 ＝０として扱う。また、以下
ではマーク周波数（ｆｍ＝ｆ0 ＋ｆｄ）の成分を抽出し
て同期検波する場合を想定するが、スペース周波数（ｆ
ｓ＝ｆ0 −ｆｄ）を再生して同期検波しても同様の結果
が得られる。
【００１６】いま、位相誤差を０とすると、キャリア再
生回路２０で再生される信号は次式のように表わされ
る。
生回路２０で再生される信号は次式のように表わされ
る。
【００１７】 Ｃ（ｔ）＝ｃｏｓ（ωm ｔ）＝ｃｏｓ（ω0 ＋ωd ）ｔ …（２） よって、（１）式のＭＳＫ信号を（２）式の信号で同期
検波すると、検波器１２の出力信号Ｄ（ｔ）は、 Ｄ（ｔ）＝（１／２）・ｃｏｓ｛（ｕi −１）・ωd ｔ｝ …（３） となる。
検波すると、検波器１２の出力信号Ｄ（ｔ）は、 Ｄ（ｔ）＝（１／２）・ｃｏｓ｛（ｕi −１）・ωd ｔ｝ …（３） となる。
【００１８】したがって、送信データが１のとき、すな
わちｕi ＝＋１のときは、 Ｄ（ｔ）＝１／２ …（４） が出力され、送信データが０のとき、すなわちｕi ＝−
１のときは、 Ｄ（ｔ）＝１／２ｃｏｓ（２ωd ｔ） …（５） が出力されることになる。
わちｕi ＝＋１のときは、 Ｄ（ｔ）＝１／２ …（４） が出力され、送信データが０のとき、すなわちｕi ＝−
１のときは、 Ｄ（ｔ）＝１／２ｃｏｓ（２ωd ｔ） …（５） が出力されることになる。
【００１９】１例として、送信データが「０１０１００
１」の場合の、図１各部の波形を図３に示す。図３の
（ａ）に示すような送信データに対するｕi の値は同図
（ｂ）のようになり、これらの値に対応してＭＳＫ信号
の周波数は同図（ｃ）のように変化する。したがって、
検波器１２の出力信号Ｄ（ｔ）は先の（４），（５）式
より同図（ｄ）のようになる。すなわち、出力信号Ｄ
（ｔ）は送信データが１、つまりＭＳＫ信号がマーク周
波数（ｆｍ）を示す期間Ｔ２，Ｔ４およびＴ７において
は一定の直流信号となる一方、送信データが０、つまり
ＭＳＫ信号がスペース周波数（ｆｓ）を示す期間Ｔ１，
Ｔ３，Ｔ５およびＴ６においては交流信号となる。な
お、期間Ｔ１〜Ｔ７の各々はクロックの１周期に相当す
る長さである。したがって、期間Ｔ１，Ｔ３，Ｔ５およ
びＴ６における検波器１２の出力信号Ｄ（ｔ）の周波数
は、いずれもクロック周波数の１／２である。
１」の場合の、図１各部の波形を図３に示す。図３の
（ａ）に示すような送信データに対するｕi の値は同図
（ｂ）のようになり、これらの値に対応してＭＳＫ信号
の周波数は同図（ｃ）のように変化する。したがって、
検波器１２の出力信号Ｄ（ｔ）は先の（４），（５）式
より同図（ｄ）のようになる。すなわち、出力信号Ｄ
（ｔ）は送信データが１、つまりＭＳＫ信号がマーク周
波数（ｆｍ）を示す期間Ｔ２，Ｔ４およびＴ７において
は一定の直流信号となる一方、送信データが０、つまり
ＭＳＫ信号がスペース周波数（ｆｓ）を示す期間Ｔ１，
Ｔ３，Ｔ５およびＴ６においては交流信号となる。な
お、期間Ｔ１〜Ｔ７の各々はクロックの１周期に相当す
る長さである。したがって、期間Ｔ１，Ｔ３，Ｔ５およ
びＴ６における検波器１２の出力信号Ｄ（ｔ）の周波数
は、いずれもクロック周波数の１／２である。
【００２０】検波器１２の出力信号Ｄ（ｔ）は、図３の
（ｅ）に示されるようなクロック再生回路３０により再
生されたクロックＣＬＫをタイミングパルスとして、識
別判定回路１７において識別判定され、同図（ｆ）に示
すようなディジタル信号Ｅ（ｔ）となる。ついで、この
ディジタル信号Ｅ（ｔ）は、例えば図２に示す如きＤフ
リップフロップから構成されたシリアル−パラレル変換
回路１９により、パラレルデータＩ（ｔ），Ｑ（ｔ）に
分けられる。
（ｅ）に示されるようなクロック再生回路３０により再
生されたクロックＣＬＫをタイミングパルスとして、識
別判定回路１７において識別判定され、同図（ｆ）に示
すようなディジタル信号Ｅ（ｔ）となる。ついで、この
ディジタル信号Ｅ（ｔ）は、例えば図２に示す如きＤフ
リップフロップから構成されたシリアル−パラレル変換
回路１９により、パラレルデータＩ（ｔ），Ｑ（ｔ）に
分けられる。
【００２１】すなわち、図３の（ｇ）に示すような１／
２分周器３１の出力信号１／２ＣＬＫを用い、識別判定
回路１７の出力信号Ｅ（ｔ）を図２に示すＤフリップフ
ロップ１９１でラッチすることにより、図３の（ｈ）に
示すようなデータＩ（ｔ）が得られる。一方、インバー
タ１９３から出力される図３の（ｉ）に示すような１／
２分周器３１の出力信号１／２ＣＬＫの反転信号を用
い、識別判定回路１７の出力信号Ｅ（ｔ）を図２に示す
Ｄフリップフロップ１９２でラッチすることにより、図
３の（ｊ）に示すようなデータＱ（ｔ）が得られる。以
上のシリアル−パラレル変換では、復調されたシリアル
データＥ（ｔ）が奇数ビット，偶数ビットに分けられ、
Ｉ（ｔ），Ｑ（ｔ）が得られる。また、このようなシリ
アル−パラレル変換により、パラレルデータＩ（ｔ），
Ｑ（ｔ）の周期は元のシリアルデータＥ（ｔ）の周期の
２倍になることは言うまでもない。また、パラレルデー
タＩ（ｔ），Ｑ（ｔ）はここでは互いに位相が９０°ず
れた関係にあるが、誤り訂正回路４０が同相入力を必要
とする場合は、さらにＤフリップフロップを用いてＩ
（ｔ），Ｑ（ｔ）ともに同一のクロックでラッチするこ
とで同相にした後、誤り訂正回路４０に入力するように
すれば良い。
２分周器３１の出力信号１／２ＣＬＫを用い、識別判定
回路１７の出力信号Ｅ（ｔ）を図２に示すＤフリップフ
ロップ１９１でラッチすることにより、図３の（ｈ）に
示すようなデータＩ（ｔ）が得られる。一方、インバー
タ１９３から出力される図３の（ｉ）に示すような１／
２分周器３１の出力信号１／２ＣＬＫの反転信号を用
い、識別判定回路１７の出力信号Ｅ（ｔ）を図２に示す
Ｄフリップフロップ１９２でラッチすることにより、図
３の（ｊ）に示すようなデータＱ（ｔ）が得られる。以
上のシリアル−パラレル変換では、復調されたシリアル
データＥ（ｔ）が奇数ビット，偶数ビットに分けられ、
Ｉ（ｔ），Ｑ（ｔ）が得られる。また、このようなシリ
アル−パラレル変換により、パラレルデータＩ（ｔ），
Ｑ（ｔ）の周期は元のシリアルデータＥ（ｔ）の周期の
２倍になることは言うまでもない。また、パラレルデー
タＩ（ｔ），Ｑ（ｔ）はここでは互いに位相が９０°ず
れた関係にあるが、誤り訂正回路４０が同相入力を必要
とする場合は、さらにＤフリップフロップを用いてＩ
（ｔ），Ｑ（ｔ）ともに同一のクロックでラッチするこ
とで同相にした後、誤り訂正回路４０に入力するように
すれば良い。
【００２２】
【発明の効果】本発明によれば、検波器のアナログ出力
をディジタルデータに変換する識別判定回路が１系統で
済むので、ＡＧＣアンプを使用する場合も同様に１系統
のＡＧＣアンプで対応できるため部品点数が少なくな
り、回路の簡略化および低コスト化ならびに高安定化を
果たすことができ、その効果は極めて大きい。特に、大
量生産を必要とする民生機器などにこの発明を適用する
ことにより、その効果はさらに大となる。
をディジタルデータに変換する識別判定回路が１系統で
済むので、ＡＧＣアンプを使用する場合も同様に１系統
のＡＧＣアンプで対応できるため部品点数が少なくな
り、回路の簡略化および低コスト化ならびに高安定化を
果たすことができ、その効果は極めて大きい。特に、大
量生産を必要とする民生機器などにこの発明を適用する
ことにより、その効果はさらに大となる。
【図１】本発明のＭＳＫ信号復調回路の一実施例のブロ
ック図である。
ック図である。
【図２】図１のシリアル−パラレル変換回路の具体例を
示す回路図である。
示す回路図である。
【図３】図１回路の動作を説明するための各部波形図で
ある。
ある。
【図４】従来のＭＳＫ信号復調回路のブロック図であ
る。
る。
１０ 入力端子 １１ バンドパスフィルタ １２、１３ 検波器 １４ ９０°移相器 １５、１６ ローパスフィルタ １７、１８ 識別判定回路 １９ シリアル−パラレル変換回路 ２０、２１ キャリア再生回路 ３０ クロック再生回路 ３１ １／２分周器 ４０ 誤り訂正回路 ５０ 出力端子 １９１、１９２ Ｄフリップフロップ １９３ インバータ
Claims (1)
- 【請求項１】 受信したＭＳＫ信号のマーク周波数また
はスペース周波数に位相同期したキャリアを再生するキ
ャリア再生回路と、再生されたキャリアを用いて前記Ｍ
ＳＫ信号を同期検波する検波器と、該検波器のアナログ
出力をシリアルディジタルデータに変換する識別判定回
路と、前記シリアルディジタルデータをパラレルディジ
タルデータに変換するシリアル−パラレル変換回路とを
備えたことを特徴とするＭＳＫ信号復調回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246023A JP2795761B2 (ja) | 1991-09-25 | 1991-09-25 | Ｍｓｋ信号復調回路 |
| US07/935,118 US5278514A (en) | 1991-09-25 | 1992-08-27 | MSK demodulator using one synchronous detector |
| EP92114993A EP0534180B1 (en) | 1991-09-25 | 1992-09-02 | MSK signal demodulating circuit |
| DE69231173T DE69231173T2 (de) | 1991-09-25 | 1992-09-02 | Demodulatorschaltung für MSK-Signale |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3246023A JP2795761B2 (ja) | 1991-09-25 | 1991-09-25 | Ｍｓｋ信号復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0591150A true JPH0591150A (ja) | 1993-04-09 |
| JP2795761B2 JP2795761B2 (ja) | 1998-09-10 |
Family
ID=17142301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3246023A Expired - Fee Related JP2795761B2 (ja) | 1991-09-25 | 1991-09-25 | Ｍｓｋ信号復調回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5278514A (ja) |
| EP (1) | EP0534180B1 (ja) |
| JP (1) | JP2795761B2 (ja) |
| DE (1) | DE69231173T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016021466A1 (ja) * | 2014-08-07 | 2016-02-11 | 株式会社 東芝 | 無線通信装置および集積回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004019311B3 (de) * | 2004-04-14 | 2005-11-10 | Atmel Germany Gmbh | Verfahren sowie Vorrichtung zur drahtlosen Datenübertragung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828984A (ja) * | 1981-08-14 | 1983-02-21 | 三菱重工業株式会社 | レベル検出方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2124840A (en) * | 1982-07-02 | 1984-02-22 | Philips Electronic Associated | Data demodulator for digital signals |
| GB2136250A (en) * | 1983-02-04 | 1984-09-12 | Mcmichael Ltd | Demodulators |
| US4647864A (en) * | 1986-04-21 | 1987-03-03 | General Electric Company | Variable-delay, sine-cosine non-coherent demodulator |
| FR2627648B1 (fr) * | 1988-02-19 | 1994-07-08 | Kawas Kaleh Ghassan | Systeme de transmission a modulation msk et detection differentiellement coherente |
| US4878029A (en) * | 1988-12-05 | 1989-10-31 | General Electric Company | Complex digital sampling converter for demodulator |
| JP2579243B2 (ja) * | 1990-11-07 | 1997-02-05 | シャープ株式会社 | 復調装置 |
-
1991
- 1991-09-25 JP JP3246023A patent/JP2795761B2/ja not_active Expired - Fee Related
-
1992
- 1992-08-27 US US07/935,118 patent/US5278514A/en not_active Expired - Lifetime
- 1992-09-02 EP EP92114993A patent/EP0534180B1/en not_active Expired - Lifetime
- 1992-09-02 DE DE69231173T patent/DE69231173T2/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5828984A (ja) * | 1981-08-14 | 1983-02-21 | 三菱重工業株式会社 | レベル検出方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016021466A1 (ja) * | 2014-08-07 | 2016-02-11 | 株式会社 東芝 | 無線通信装置および集積回路 |
| JP2016039503A (ja) * | 2014-08-07 | 2016-03-22 | 株式会社東芝 | 無線通信装置および集積回路 |
| US9954702B2 (en) | 2014-08-07 | 2018-04-24 | Kabushiki Kaisha Toshiba | Radio communication device and radio communication method |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69231173D1 (de) | 2000-07-20 |
| EP0534180B1 (en) | 2000-06-14 |
| DE69231173T2 (de) | 2000-12-14 |
| US5278514A (en) | 1994-01-11 |
| EP0534180A3 (en) | 1993-07-21 |
| JP2795761B2 (ja) | 1998-09-10 |
| EP0534180A2 (en) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870659A (en) | FSK demodulation circuit | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| JP2579243B2 (ja) | 復調装置 | |
| JP3108364B2 (ja) | データ復調装置 | |
| JP3244428B2 (ja) | データ復調装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| GB2213663A (en) | Data demodulator carrier phase locking | |
| KR0144828B1 (ko) | Qpsk복조기 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH0614070A (ja) | デジタル復調器 | |
| JP2689922B2 (ja) | 復調装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JPH0467382B2 (ja) | ||
| JPH06252964A (ja) | クロック再生回路 | |
| JPS58701B2 (ja) | サドウイソウフクチヨウソウチ | |
| JPS60189354A (ja) | 通信方式 | |
| JPH0479183B2 (ja) | ||
| JPH0396038A (ja) | π／４シフトＱＰＳＫ復調器 | |
| JPH10163901A (ja) | Ｒｄｓ受信装置 | |
| JPH0532941B2 (ja) | ||
| JPH02256351A (ja) | ディジタル被変調信号復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |