JP2579243B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2579243B2 JP2579243B2 JP2301338A JP30133890A JP2579243B2 JP 2579243 B2 JP2579243 B2 JP 2579243B2 JP 2301338 A JP2301338 A JP 2301338A JP 30133890 A JP30133890 A JP 30133890A JP 2579243 B2 JP2579243 B2 JP 2579243B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0016—Stabilisation of local oscillators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0046—Open loops
- H04L2027/0048—Frequency multiplication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、復調装置に関し、特に、MSK（Minimum Sh
ift Keying）信号を復調するための復調装置に関す
る。
ift Keying）信号を復調するための復調装置に関す
る。
［従来の技術］ 通信の分野においては、伝送すべき信号を伝送媒体に
適合する形式に変換する変調および、伝送後の信号を元
の形式に戻す復調のための技術が重要である。最近で
は、伝送すべき信号がディジタルデータである場合が多
い。そこで、近年、無線通信の分野において、このよう
なディジタルデータを伝送に際して変調するためのディ
ジタル変調方式が種々提案されている。MSK方式は、そ
のようなディジタル変調方式の１つである。
適合する形式に変換する変調および、伝送後の信号を元
の形式に戻す復調のための技術が重要である。最近で
は、伝送すべき信号がディジタルデータである場合が多
い。そこで、近年、無線通信の分野において、このよう
なディジタルデータを伝送に際して変調するためのディ
ジタル変調方式が種々提案されている。MSK方式は、そ
のようなディジタル変調方式の１つである。
MSK方式は、周波数変調法の一種である位相連続FSK
（Frequency Shift Keying）に含まれる。位相連続FS
Kは、変調数の周波数がある定められた値の間で切替わ
り、かつ、この切替わり時における搬送波周波数の変化
が連続的であるような、周波数変調方法である。この位
相連続FSKにおいて、変調指数が0.5のものが特にMSK方
式と呼ばれる。通常、変調波の瞬時周波数はマーク周波
数fmおよびスペース周波数fsと呼ばれる２つの周波数間
で切替えられる。具体的には、MSK方式によれば、変調
すべきディジタルデータの論理値“1",“0"にそれぞれ
対応して、変調波の周波数がマーク周波数fm,スペース
周波数fsとなる。周波数変調方式によれば、変調波の振
幅が一定であるので、このようなMSK方式によって変調
された信号（MSK信号）は伝送時における非線形歪に影
響されにくいという長所を有する。
（Frequency Shift Keying）に含まれる。位相連続FS
Kは、変調数の周波数がある定められた値の間で切替わ
り、かつ、この切替わり時における搬送波周波数の変化
が連続的であるような、周波数変調方法である。この位
相連続FSKにおいて、変調指数が0.5のものが特にMSK方
式と呼ばれる。通常、変調波の瞬時周波数はマーク周波
数fmおよびスペース周波数fsと呼ばれる２つの周波数間
で切替えられる。具体的には、MSK方式によれば、変調
すべきディジタルデータの論理値“1",“0"にそれぞれ
対応して、変調波の周波数がマーク周波数fm,スペース
周波数fsとなる。周波数変調方式によれば、変調波の振
幅が一定であるので、このようなMSK方式によって変調
された信号（MSK信号）は伝送時における非線形歪に影
響されにくいという長所を有する。
MSK信号を復調するには、MSK信号からマーク周波数成
分およびスペース周波数成分を抽出し、抽出したマーク
周波数成分またはスペース周波数成分を用いた同期検波
を行なって変調波の瞬時周波数の搬送波周波数からの変
化分を検出する、いわゆる偏移周波数ロック同期検波方
式が用いられる。
分およびスペース周波数成分を抽出し、抽出したマーク
周波数成分またはスペース周波数成分を用いた同期検波
を行なって変調波の瞬時周波数の搬送波周波数からの変
化分を検出する、いわゆる偏移周波数ロック同期検波方
式が用いられる。
第２図は、偏移周波数ロック同期検波方式を用いてMS
K信号を復調する従来のMSK信号復調回路の構成を示すブ
ロック図である。以下、第２図を参照しながら従来のMS
K信号復調回路の構成および動作について説明する。
K信号を復調する従来のMSK信号復調回路の構成を示すブ
ロック図である。以下、第２図を参照しながら従来のMS
K信号復調回路の構成および動作について説明する。
第２図を参照して、入力端子10に与えられたMSK信号
は、検波器11および12に与えられる。検波器11および12
は、MSK信号を電圧制御キャリア発振器15の出力で直交
同期検波する。具体的には、検波器11がMSK信号と電圧
制御キャリア発振器15の出力とを掛合わせ、検波器12が
MSK信号と90゜移相器16の出力とを掛合わせる。90゜移
相器16は、電圧制御キャリア発振器15の出力の位相を90
゜だけシフトさせる。したがって、MSK信号は互いに90
゜だけ位相の異なる２つの信号の各々と同期検波され
る。
は、検波器11および12に与えられる。検波器11および12
は、MSK信号を電圧制御キャリア発振器15の出力で直交
同期検波する。具体的には、検波器11がMSK信号と電圧
制御キャリア発振器15の出力とを掛合わせ、検波器12が
MSK信号と90゜移相器16の出力とを掛合わせる。90゜移
相器16は、電圧制御キャリア発振器15の出力の位相を90
゜だけシフトさせる。したがって、MSK信号は互いに90
゜だけ位相の異なる２つの信号の各々と同期検波され
る。
電圧制御キャリア発振器15は、出力周波数の中心値を
マーク周波数fmまたはスペース周波数fsとする出力周波
数可変型の発振器である。以下の説明においては、電圧
制御キャリア発振器15の出力の中心周波数はマーク周波
数fmであるものとする。
マーク周波数fmまたはスペース周波数fsとする出力周波
数可変型の発振器である。以下の説明においては、電圧
制御キャリア発振器15の出力の中心周波数はマーク周波
数fmであるものとする。
入力端子10に与えられるMSK信号は、時間ｔの関数Ｙ
（ｔ）として次式で表わされる。
（ｔ）として次式で表わされる。
Ｙ（ｔ）＝cos［（ωｃ＋ui・ωｄ）ｔ ＋φ０］ …（１） 上記式（１）において、ωｃは搬送波角周波数、ωｄ
はクロック角周波数の1/4倍の角周波数、uiは変調前の
元のディジタルデータの論理値0,1に対するディジタル
値（±１）、φ０は初期位相（０またはπ）を表わす。
変調前の元のディジタルデータにおいて１ビットは一定
の長さを有する。このため、変調波であるMSK信号に
は、１ビットの長さを１周期とする周波数成分、すなわ
ちクロック成分が含まれる。ωｄは、このクロック成分
の角周波数の1/4である。なお、初期位相φ０＝０とし
てもMSK信号の一般性は失われないので、以下の説明に
おいてはＹ（ｔ）＝cos［（ωｃ＋ui・ωｄ）・ｔ］と
する。
はクロック角周波数の1/4倍の角周波数、uiは変調前の
元のディジタルデータの論理値0,1に対するディジタル
値（±１）、φ０は初期位相（０またはπ）を表わす。
変調前の元のディジタルデータにおいて１ビットは一定
の長さを有する。このため、変調波であるMSK信号に
は、１ビットの長さを１周期とする周波数成分、すなわ
ちクロック成分が含まれる。ωｄは、このクロック成分
の角周波数の1/4である。なお、初期位相φ０＝０とし
てもMSK信号の一般性は失われないので、以下の説明に
おいてはＹ（ｔ）＝cos［（ωｃ＋ui・ωｄ）・ｔ］と
する。
さて、搬送波周波数をfcで表わし、クロック成分の周
波数の1/4をfdで表わすと、マーク周波数fmはこれら２
つの周波数の和、すなわち、fc＋fdで表わされる。した
がって、搬送波角周波数ωc,クロック角周波数の1/4倍
の角周波数ωd,およびマーク角周波数ωｍの間には、ω
ｍ＝ωｃ＋ωｄが成立つ。マーク角周波数ωｍは、ディ
ジタル値＋１に対応して送信される変調波（マーク信
号）の角周波数でありマーク周波数成分の角周波数を表
わす。したがって、電圧制御キャリア発振器15の出力
は、時間ｔの関数Ｃ（ｔ）として次式で表わされる。
波数の1/4をfdで表わすと、マーク周波数fmはこれら２
つの周波数の和、すなわち、fc＋fdで表わされる。した
がって、搬送波角周波数ωc,クロック角周波数の1/4倍
の角周波数ωd,およびマーク角周波数ωｍの間には、ω
ｍ＝ωｃ＋ωｄが成立つ。マーク角周波数ωｍは、ディ
ジタル値＋１に対応して送信される変調波（マーク信
号）の角周波数でありマーク周波数成分の角周波数を表
わす。したがって、電圧制御キャリア発振器15の出力
は、時間ｔの関数Ｃ（ｔ）として次式で表わされる。
Ｃ（ｔ）＝cos（ωｍ・ｔ−θ） ＝cos［（ωｃ＋ωｄ）・ｔ−θ］ …（２） 上記式（２）において、θは位相誤差を表わす。した
がって、MSK信号の位相（（ωｃ＋ui・ωｄ）・ｔ）が
電圧制御キャリア発振器15の出力の位相（ωｍ・ｔ−
θ）に一致したときにのみ、検波器11から正しい検波出
力が得られる。つまり、検波器11の出力信号Ｉは時間ｔ
の変数Ｉ（ｔ）として次式で表わされる。
がって、MSK信号の位相（（ωｃ＋ui・ωｄ）・ｔ）が
電圧制御キャリア発振器15の出力の位相（ωｍ・ｔ−
θ）に一致したときにのみ、検波器11から正しい検波出
力が得られる。つまり、検波器11の出力信号Ｉは時間ｔ
の変数Ｉ（ｔ）として次式で表わされる。
Ｉ（ｔ）＝1/2cos［（ui−１）・ωｄ・ｔ ＋θ］ …（３） 一方、90゜移相器16は電圧制御キャリア発振器15の出
力の位相を90゜だけずらす。したがって、90゜移相器16
の出力は、時間ｔの関数として、sin（ωｍ・ｔ−θ）
と表わされる。よって、MSK信号の位相（（ωｃ＋ui・
ωｄ）・ｔ）が90゜移相器16の出力信号の位相（ωｍ・
ｔ−θ）に一致したときにのみ、検波器12から正しい検
波出力が得られる。つまり、検波器12の出力信号Ｑは、
時間ｔの関数Ｑ（ｔ）として次式で表わされる。
力の位相を90゜だけずらす。したがって、90゜移相器16
の出力は、時間ｔの関数として、sin（ωｍ・ｔ−θ）
と表わされる。よって、MSK信号の位相（（ωｃ＋ui・
ωｄ）・ｔ）が90゜移相器16の出力信号の位相（ωｍ・
ｔ−θ）に一致したときにのみ、検波器12から正しい検
波出力が得られる。つまり、検波器12の出力信号Ｑは、
時間ｔの関数Ｑ（ｔ）として次式で表わされる。
Ｑ（ｔ）＝1/2sin［（ui−１）・ωｄ・ｔ ＋θ］ …（４） このように、検波器11の出力信号Ｉと検波器12の出力
信号Ｑとは、互いに90゜位相の異なる信号となる。第２
図において、検波器11の出力信号Ｉと検波器12の出力信
号Ｑとは乗算器13によって掛合わされる。したがって、
乗算器13の出力信号は時間ｔおよび位相誤差θの関数Vt
（θ）として次式で表わされる。
信号Ｑとは、互いに90゜位相の異なる信号となる。第２
図において、検波器11の出力信号Ｉと検波器12の出力信
号Ｑとは乗算器13によって掛合わされる。したがって、
乗算器13の出力信号は時間ｔおよび位相誤差θの関数Vt
（θ）として次式で表わされる。
Vt（θ）＝1/8sin［２（ui−１）・ωｄ・ｔ ＋２θ］ …（５） 乗算器13の出力信号Vt（θ）はループフィルタ14に与
えられる。ループフィルタ14は、乗算器13の出力信号Vt
（θ）の交流成分を除去し直流成分のみを抽出する。つ
まり、ループフィルタ14は、上記式（５）の右辺におけ
る角周波数ωｄの項を除去する機能を果たす。したがっ
て、ループフィルタ14の出力信号は位相誤差θのみの関
数Ｖ（θ）として次式で表わされる。
えられる。ループフィルタ14は、乗算器13の出力信号Vt
（θ）の交流成分を除去し直流成分のみを抽出する。つ
まり、ループフィルタ14は、上記式（５）の右辺におけ
る角周波数ωｄの項を除去する機能を果たす。したがっ
て、ループフィルタ14の出力信号は位相誤差θのみの関
数Ｖ（θ）として次式で表わされる。
Ｖ（θ）＝1/8sin（２θ） …（６） ループフィルタ14の出力信号は電圧制御キャリア発振
器15にコントロール電圧として与えられる。
器15にコントロール電圧として与えられる。
このように、電圧制御キャリア発振器15には、常時、
マーク信号のキャリア成分からの位相誤差θに比例した
コントロール電圧が与えられる。一方、電圧制御キャリ
ア発振器15は、出力周波数をコントロール電圧に応じて
制御する。コントロール電圧が0Vよりも高ければ、電圧
制御キャリア発振器15は出力周波数を高くして位相誤差
θを０に近付ける。逆に、コントロール電圧が0Vよりも
小さければ、電圧制御キャリア発振器15は出力周波数を
低くして位相誤差θを０に近付ける。そして、コントロ
ール電圧が0Vとなると、電圧制御キャリア発振器15は出
力周波数を変化させないように動作する。したがって、
位相誤差θが０またはπのときに、電圧制御キャリア発
振器15の出力周波数が一定値にロックされる。ただし、
位相誤差θが０の場合とπの場合とでは、復調されたデ
ィジタルデータは、互いに反転された関係にある。そこ
で、変調前のディジタルデータを作成する際に差動符号
化が行なわれる。差動符号化は、変調すべき最終的なデ
ィジタルデータを作成するための符号化器におけるｋ回
目の入力ビットのデータをxKで表わし、ｋ回目の出力ビ
ットのデータをyKで表わした場合にyK＝yK-1xK（は
排他的論理和記号）が常時成立つような演算が施される
符号化方法を意味する。したがって、差動符号化によっ
て作成されたディジタルデータを変調して得たMSK信号
は、復調回路側でこの演算と逆の処理を施されることに
よって、位相誤差θが0,πのいずれであるかにかかわら
ず、常に差動符号化される前の元のディジタルデータと
なる。
マーク信号のキャリア成分からの位相誤差θに比例した
コントロール電圧が与えられる。一方、電圧制御キャリ
ア発振器15は、出力周波数をコントロール電圧に応じて
制御する。コントロール電圧が0Vよりも高ければ、電圧
制御キャリア発振器15は出力周波数を高くして位相誤差
θを０に近付ける。逆に、コントロール電圧が0Vよりも
小さければ、電圧制御キャリア発振器15は出力周波数を
低くして位相誤差θを０に近付ける。そして、コントロ
ール電圧が0Vとなると、電圧制御キャリア発振器15は出
力周波数を変化させないように動作する。したがって、
位相誤差θが０またはπのときに、電圧制御キャリア発
振器15の出力周波数が一定値にロックされる。ただし、
位相誤差θが０の場合とπの場合とでは、復調されたデ
ィジタルデータは、互いに反転された関係にある。そこ
で、変調前のディジタルデータを作成する際に差動符号
化が行なわれる。差動符号化は、変調すべき最終的なデ
ィジタルデータを作成するための符号化器におけるｋ回
目の入力ビットのデータをxKで表わし、ｋ回目の出力ビ
ットのデータをyKで表わした場合にyK＝yK-1xK（は
排他的論理和記号）が常時成立つような演算が施される
符号化方法を意味する。したがって、差動符号化によっ
て作成されたディジタルデータを変調して得たMSK信号
は、復調回路側でこの演算と逆の処理を施されることに
よって、位相誤差θが0,πのいずれであるかにかかわら
ず、常に差動符号化される前の元のディジタルデータと
なる。
式（３）および（４）からわかるように、位相誤差θ
が０のときの検波器11の出力信号および検波器12の出力
信号はそれぞれ時刻ｔの関数Ｉ（ｔ）およびＱ（ｔ）と
して次式で表わされる。
が０のときの検波器11の出力信号および検波器12の出力
信号はそれぞれ時刻ｔの関数Ｉ（ｔ）およびＱ（ｔ）と
して次式で表わされる。
ディジタル値ui＝＋１の場合 Ｉ（ｔ）＝1/2 Ｑ（ｔ）＝０ ディジタル値ui＝−１の場合 Ｉ（ｔ）＝1/2cos（２ωｄ・ｔ） Ｑ（ｔ）＝−1/2sin（２ωｄ・ｔ） 第３図は、検波器11および12の出力信号ＩおよびＱ
と、入力端子10に与えられるMSK信号の周波数および変
調前のディジタルデータとの関係を示す波形図である。
第３図には、位相誤差θが０である場合が示される。
と、入力端子10に与えられるMSK信号の周波数および変
調前のディジタルデータとの関係を示す波形図である。
第３図には、位相誤差θが０である場合が示される。
入力端子10に第３図（ｂ）に示されるような、周波数
変化を示すMSK信号が与えられる場合を想定する。MSK信
号が示すディジタル値uiは第３図（ａ）に示されるよう
に、スペース周波数fs,マーク周波数fmにそれぞれ対応
して−1,＋１となる。このような場合、位相誤差θが０
であれば、検波器11の出力信号Ｉは、第３図（ｃ）に示
されるように、MSK信号がマーク周波数fmを示す期間T2,
T3,およびT6において一定の直流信号となり、MSK信号が
スペース周波数fsを示す期間T1,T4,およびT5において、
交流信号となる。同様に、検波器12の出力信号Ｑは、第
３図（ｄ）に示されるように、期間T2,T3,およびT6にお
いて一定の直流信号となり、期間T1,T4,およびT5におい
て検波器11の出力信号Ｉよりも90゜だけ位相のずれた交
流信号となる。期間T1〜T6の各々は、MSK信号において
１ビットのデータに割り当てられた長さ、すなわちクロ
ック成分の１周期に相当する長さを有する。したがっ
て、期間T1,T4,およびT5の各々における検波器11の出力
信号Ｉおよび検波器12の出力信号Ｑの周波数は、いずれ
もクロック周波数の２分の１となる。
変化を示すMSK信号が与えられる場合を想定する。MSK信
号が示すディジタル値uiは第３図（ａ）に示されるよう
に、スペース周波数fs,マーク周波数fmにそれぞれ対応
して−1,＋１となる。このような場合、位相誤差θが０
であれば、検波器11の出力信号Ｉは、第３図（ｃ）に示
されるように、MSK信号がマーク周波数fmを示す期間T2,
T3,およびT6において一定の直流信号となり、MSK信号が
スペース周波数fsを示す期間T1,T4,およびT5において、
交流信号となる。同様に、検波器12の出力信号Ｑは、第
３図（ｄ）に示されるように、期間T2,T3,およびT6にお
いて一定の直流信号となり、期間T1,T4,およびT5におい
て検波器11の出力信号Ｉよりも90゜だけ位相のずれた交
流信号となる。期間T1〜T6の各々は、MSK信号において
１ビットのデータに割り当てられた長さ、すなわちクロ
ック成分の１周期に相当する長さを有する。したがっ
て、期間T1,T4,およびT5の各々における検波器11の出力
信号Ｉおよび検波器12の出力信号Ｑの周波数は、いずれ
もクロック周波数の２分の１となる。
このように、入力端子10に与えられたMSK信号は、検
波器11,12と、乗算器13と、ループフィルタ14および電
圧制御キャリア発振器15と90゜移相器16とによって構成
される、いわゆるコスタスループによって、マーク周波
数成分を再生される。再生されたマーク周波数成分を用
いてMSK信号を同期検波した検波器11および12の出力信
号ＩおよびＱはそれぞれ、乗算器13に与えられてマーク
信号のキャリア成分を再生するために用いられる一方、
振幅識別器17および二乗回路19にも与えられる。
波器11,12と、乗算器13と、ループフィルタ14および電
圧制御キャリア発振器15と90゜移相器16とによって構成
される、いわゆるコスタスループによって、マーク周波
数成分を再生される。再生されたマーク周波数成分を用
いてMSK信号を同期検波した検波器11および12の出力信
号ＩおよびＱはそれぞれ、乗算器13に与えられてマーク
信号のキャリア成分を再生するために用いられる一方、
振幅識別器17および二乗回路19にも与えられる。
振幅識別器17は、検波器11の出力信号Ｉの振幅が第３
図（ｃ）に破線で示されるレベル以上であるか否かを判
別することによって、前記信号Ｉを第３図（ｅ）に示さ
れるような矩形波に変換する。この矩形波はタイミング
判定器18に与えられる。
図（ｃ）に破線で示されるレベル以上であるか否かを判
別することによって、前記信号Ｉを第３図（ｅ）に示さ
れるような矩形波に変換する。この矩形波はタイミング
判定器18に与えられる。
タイミング判定器18は、振幅識別器17からの矩形波電
圧をクロック再生回路20から与えられるクロック信号
（第３図（ｆ））に応じて一定のタイミングでサンプリ
ングすることによって、前記矩形波を論理値０または１
のディジタル信号（第３図（ｇ））に変換する。変換さ
れたディジタル信号は差動復号回路30によって、変調前
の元のディジタルデータに復号される。
圧をクロック再生回路20から与えられるクロック信号
（第３図（ｆ））に応じて一定のタイミングでサンプリ
ングすることによって、前記矩形波を論理値０または１
のディジタル信号（第３図（ｇ））に変換する。変換さ
れたディジタル信号は差動復号回路30によって、変調前
の元のディジタルデータに復号される。
差動復号回路30は、１シンボル遅延回路31および排他
的論理和回路32を含む。タイミング判定器18から出力さ
れたディジタル信号は直接排他的論理和回路32に与えら
れる一方、遅延回路31によって１ビット分遅延されて排
他的論理和回路32に与えられる。したがって、排他的論
理和回路32においては、タイミング判定器18から出力さ
れるディジタル信号の隣接する２ビット分のデータの排
他的論理和が導出される。この結果、復調データ出力端
子40には、タイミング判定器18から１ビットのデータが
出力されるたびに、この１ビットのデータとタイミング
判定器18から前回出力された１ビットのデータとの排他
的論理和に等しい論理値を有する１ビットのデータが与
えられる。つまり、MSK信号から再生されたディジタル
信号が差動復号回路30によって、送信時における差動符
号化と逆の処理を施されて差動符号化される前の元のデ
ィジタルデータに戻される。
的論理和回路32を含む。タイミング判定器18から出力さ
れたディジタル信号は直接排他的論理和回路32に与えら
れる一方、遅延回路31によって１ビット分遅延されて排
他的論理和回路32に与えられる。したがって、排他的論
理和回路32においては、タイミング判定器18から出力さ
れるディジタル信号の隣接する２ビット分のデータの排
他的論理和が導出される。この結果、復調データ出力端
子40には、タイミング判定器18から１ビットのデータが
出力されるたびに、この１ビットのデータとタイミング
判定器18から前回出力された１ビットのデータとの排他
的論理和に等しい論理値を有する１ビットのデータが与
えられる。つまり、MSK信号から再生されたディジタル
信号が差動復号回路30によって、送信時における差動符
号化と逆の処理を施されて差動符号化される前の元のデ
ィジタルデータに戻される。
一方、二乗回路19は、検波器12の出力信号Ｑを二乗し
てクロック再生回路20に与える。検波器12の出力信号Ｑ
は時間ｔの関数Ｑ（ｔ）として、式（４）で表わされる
ので、位相誤差θが０のとき、二乗回路19の出力信号
は、時間ｔの関数Q2（ｔ）として次式で表わされる。
てクロック再生回路20に与える。検波器12の出力信号Ｑ
は時間ｔの関数Ｑ（ｔ）として、式（４）で表わされる
ので、位相誤差θが０のとき、二乗回路19の出力信号
は、時間ｔの関数Q2（ｔ）として次式で表わされる。
Q2（ｔ）＝1/4［１−cos｛２（ui−１）・ωｄ・ｔ｝］
…（７） したがって、ディジタルデータuiが−１であるときの
二乗回路19の出力信号は時間ｔの関数Q2′（ｔ）として
次式で表わされる。
…（７） したがって、ディジタルデータuiが−１であるときの
二乗回路19の出力信号は時間ｔの関数Q2′（ｔ）として
次式で表わされる。
Q2′（ｔ）＝1/4｛１−1cos（４ωｄ・ｔ）｝ …（８） ここで、ωｄは、クロック角周波数の1/4倍の角周波
数を表わすので、ディジタル値uiが−１であるときの二
乗回路19の出力信号に含まれる交流成分は、クロック周
波数成分のみを含む。すなわち、二乗回路19は検波器12
の出力信号Ｑを二乗することによって、MSK信号に含ま
れるクロック成分を抽出する。
数を表わすので、ディジタル値uiが−１であるときの二
乗回路19の出力信号に含まれる交流成分は、クロック周
波数成分のみを含む。すなわち、二乗回路19は検波器12
の出力信号Ｑを二乗することによって、MSK信号に含ま
れるクロック成分を抽出する。
クロック再生回路20は、電圧制御クロック発振器21
と、位相検波器22と、ループフィルタ23とによって構成
されるPLL（Phase Locked Loop）を含む。
と、位相検波器22と、ループフィルタ23とによって構成
されるPLL（Phase Locked Loop）を含む。
位相検波器22は、二乗回路19によって抽出されたクロ
ック成分を基準信号として、電圧制御クロック発振器21
の出力信号を位相検波する。これによって、位相検波器
22からは、二乗回路19によって抽出されたクロック成分
と電圧制御クロック発振器21の出力信号との位相差に比
例した直流レベルを有する電圧が出力される。位相検波
器22の出力電圧はループフィルタ23によって平滑化され
て電圧制御クロック発振器21にコントロール電圧として
与えられる。電圧制御クロック発振器21は、コントロー
ル電圧に応答して、自らの出力周波数を制御する。した
がって、位相検波器22の出力電圧がループフィルタ23を
介して電圧制御クロック発振器21に与えられることによ
り、電圧制御クロック発振器21の出力信号が、二乗回路
19によって抽出されたクロック成分と同一の位相および
同一の周波数を有する信号にロックされる。このよう
に、クロック再生回路20においては、二乗回路19によっ
て抽出された、MSK信号中のクロック成分に基づいて、
変調前のディジタルデータにおける１ビットの長さに応
じた周波数を有するクロック信号が再生される。クロッ
ク再生回路20によって再生されたクロック信号がタイミ
ング判定器18に与えられる。このため、タイミング判定
器18から出力されるディジタル信号における１ビットの
長さは変調前と同じとなる。
ック成分を基準信号として、電圧制御クロック発振器21
の出力信号を位相検波する。これによって、位相検波器
22からは、二乗回路19によって抽出されたクロック成分
と電圧制御クロック発振器21の出力信号との位相差に比
例した直流レベルを有する電圧が出力される。位相検波
器22の出力電圧はループフィルタ23によって平滑化され
て電圧制御クロック発振器21にコントロール電圧として
与えられる。電圧制御クロック発振器21は、コントロー
ル電圧に応答して、自らの出力周波数を制御する。した
がって、位相検波器22の出力電圧がループフィルタ23を
介して電圧制御クロック発振器21に与えられることによ
り、電圧制御クロック発振器21の出力信号が、二乗回路
19によって抽出されたクロック成分と同一の位相および
同一の周波数を有する信号にロックされる。このよう
に、クロック再生回路20においては、二乗回路19によっ
て抽出された、MSK信号中のクロック成分に基づいて、
変調前のディジタルデータにおける１ビットの長さに応
じた周波数を有するクロック信号が再生される。クロッ
ク再生回路20によって再生されたクロック信号がタイミ
ング判定器18に与えられる。このため、タイミング判定
器18から出力されるディジタル信号における１ビットの
長さは変調前と同じとなる。
なお、ディジタル値ui＝＋１のときには、二乗回路19
の出力が０となるので、位相検波器22は基準信号を失
う。位相検波器22に基準信号が与えられなくなると、電
圧制御クロック発振器21にコントロール電圧が付与され
なくなるので、電圧制御クロック発振器21の出力信号の
周波数および位相がロックされなくなる。しかし、位相
検波器22に基準信号が与えられてから電圧制御クロック
発振器21がこの基準信号に応答した信号を出力するまで
の期間の長さ、すなわちクロック再生回路20のループ応
答速度は、１ビット分のMSK信号が入力端子10に与えら
れてから次の１ビット分のMSK信号が入力端子10に与え
られるまでの期間の長さ、すなわちMSK信号によるデー
タ伝送速度よりも十分に遅く設定される。さらに、無線
通信で伝送されるようなディジタルデータには、一般
に、２つの論理値0,1の各々の発生確率が互いに等しく
なるように送信側でスクランブルがかけられる。このた
め、MSK信号においてディジタル値uiはそれほど長期間
連続して＋１となる確率は低いと考えられる。したがっ
て、ディジタル値uiが−１となって電圧制御クロック発
振器21の出力信号の周波数および位相が一端ロックされ
ると、この後ディジタル値uiが＋１となっても、電圧制
御クロック発振器21の出力信号の周波数および位相がロ
ック状態におけるそれから大きくずれることはない。
の出力が０となるので、位相検波器22は基準信号を失
う。位相検波器22に基準信号が与えられなくなると、電
圧制御クロック発振器21にコントロール電圧が付与され
なくなるので、電圧制御クロック発振器21の出力信号の
周波数および位相がロックされなくなる。しかし、位相
検波器22に基準信号が与えられてから電圧制御クロック
発振器21がこの基準信号に応答した信号を出力するまで
の期間の長さ、すなわちクロック再生回路20のループ応
答速度は、１ビット分のMSK信号が入力端子10に与えら
れてから次の１ビット分のMSK信号が入力端子10に与え
られるまでの期間の長さ、すなわちMSK信号によるデー
タ伝送速度よりも十分に遅く設定される。さらに、無線
通信で伝送されるようなディジタルデータには、一般
に、２つの論理値0,1の各々の発生確率が互いに等しく
なるように送信側でスクランブルがかけられる。このた
め、MSK信号においてディジタル値uiはそれほど長期間
連続して＋１となる確率は低いと考えられる。したがっ
て、ディジタル値uiが−１となって電圧制御クロック発
振器21の出力信号の周波数および位相が一端ロックされ
ると、この後ディジタル値uiが＋１となっても、電圧制
御クロック発振器21の出力信号の周波数および位相がロ
ック状態におけるそれから大きくずれることはない。
以上のような回路動作によって、入力端子10に与えら
れたMSK信号は元のディジタルデータに復調されて復調
データ出力端子40から出力される。
れたMSK信号は元のディジタルデータに復調されて復調
データ出力端子40から出力される。
なお、上記説明は、電圧制御キャリア発振器15の出力
の中心周波数がマーク周波数fmである場合を例にとって
行なわれたが、電圧制御キャリア発振器15の出力の中心
周波数がスペース周波数fsである場合にも同様の回路動
作によってMSK信号からの元のディジタルデータが復調
される。また、検波器11および12の後段にローパスフィ
ルタが付加される場合もある。ローパスフィルタが付加
されることによって、検波器11の出力信号Ｉおよび検波
器12の出力信号Ｑの各々に若干含まれる不要な高域成分
が除去される。
の中心周波数がマーク周波数fmである場合を例にとって
行なわれたが、電圧制御キャリア発振器15の出力の中心
周波数がスペース周波数fsである場合にも同様の回路動
作によってMSK信号からの元のディジタルデータが復調
される。また、検波器11および12の後段にローパスフィ
ルタが付加される場合もある。ローパスフィルタが付加
されることによって、検波器11の出力信号Ｉおよび検波
器12の出力信号Ｑの各々に若干含まれる不要な高域成分
が除去される。
以上のように、従来のMSK信号復調回路は、MSK信号に
含まれるクロック周波数成分を抽出するための二乗回路
（第２図における二乗回路19）を含む。第４図は、この
二乗回路として一般的に用いられる回路例を示す回路図
である。
含まれるクロック周波数成分を抽出するための二乗回路
（第２図における二乗回路19）を含む。第４図は、この
二乗回路として一般的に用いられる回路例を示す回路図
である。
二乗回路は、たとえば、第４図（ａ）に示されるよう
な絶対値回路によって構成される。絶対値回路は、入力
信号eiの正の全波整流波形を|ei|を出力信号として導出
する。絶対値回路は、一般に、２つの演算増幅器OP1お
よびOP2と、２つのダイオードD1およびD2とを含む。ダ
イオードD1は演算増幅器OP1の出力端と反転入力端子と
の間に設けられる。一方ダイオードD2は演算増幅器OP1
の出力端と反転入力端子との間にダイオードD1とは逆方
向に、抵抗R3を介して接続される。
な絶対値回路によって構成される。絶対値回路は、入力
信号eiの正の全波整流波形を|ei|を出力信号として導出
する。絶対値回路は、一般に、２つの演算増幅器OP1お
よびOP2と、２つのダイオードD1およびD2とを含む。ダ
イオードD1は演算増幅器OP1の出力端と反転入力端子と
の間に設けられる。一方ダイオードD2は演算増幅器OP1
の出力端と反転入力端子との間にダイオードD1とは逆方
向に、抵抗R3を介して接続される。
入力信号eiは抵抗R1を介して演算増幅器OP1の反転入
力端子に与えられる。入力信号eiの極性が負であれば、
ダイオードD1が導通するので抵抗R3とダイオードD2との
接続点（ノードｎ）に入力信号eiと逆極性の信号が現わ
れる。逆に入力信号eiの極性が正であれば、ダイオード
D1が非導通となる一方、ダイオードD2によってノードｎ
の電位がダイオードD2の順方向しきい値電圧にクランプ
される。したがって、ノードｎには、入力信号eiの負極
性の半波のみを位相反転した半波整流波形が現われる。
この半波整流波形は抵抗R4を介して演算増幅器OP2の反
転入力端子に与えられる。演算増幅器OP2の反転入力端
子には、抵抗R2を介して入力信号eiも与えられる。一
方、演算増幅器OP2は反転入力端子と出力端子との間に
抵抗R5を接続されて、抵抗R2を介して反転入力端子に与
えられる信号と抵抗R4を介して反転入力端子に与えられ
る信号とを１対２の割合で加算する加算器を構成する。
したがって、演算増幅器OP2の出力端には、入力信号ei
と前記半波整流波形とが１対２の割合で加算された波
形、すなわち、入力信号eiの全波整流波形が現われる。
力端子に与えられる。入力信号eiの極性が負であれば、
ダイオードD1が導通するので抵抗R3とダイオードD2との
接続点（ノードｎ）に入力信号eiと逆極性の信号が現わ
れる。逆に入力信号eiの極性が正であれば、ダイオード
D1が非導通となる一方、ダイオードD2によってノードｎ
の電位がダイオードD2の順方向しきい値電圧にクランプ
される。したがって、ノードｎには、入力信号eiの負極
性の半波のみを位相反転した半波整流波形が現われる。
この半波整流波形は抵抗R4を介して演算増幅器OP2の反
転入力端子に与えられる。演算増幅器OP2の反転入力端
子には、抵抗R2を介して入力信号eiも与えられる。一
方、演算増幅器OP2は反転入力端子と出力端子との間に
抵抗R5を接続されて、抵抗R2を介して反転入力端子に与
えられる信号と抵抗R4を介して反転入力端子に与えられ
る信号とを１対２の割合で加算する加算器を構成する。
したがって、演算増幅器OP2の出力端には、入力信号ei
と前記半波整流波形とが１対２の割合で加算された波
形、すなわち、入力信号eiの全波整流波形が現われる。
また、二乗回路は第４図（ｂ）に示されるように単な
る乗算器190によって構成される場合もある。この場
合、二乗されるべき入力信号eiは乗算器190の２つの入
力信号IN1およびIN2に２分割される。乗算器190はこれ
ら２つの入力信号IN1およびIN2を掛合わせるので、乗算
器190の出力信号は入力信号eiが二乗された信号（ei）
２となる。
る乗算器190によって構成される場合もある。この場
合、二乗されるべき入力信号eiは乗算器190の２つの入
力信号IN1およびIN2に２分割される。乗算器190はこれ
ら２つの入力信号IN1およびIN2を掛合わせるので、乗算
器190の出力信号は入力信号eiが二乗された信号（ei）
２となる。
［発明が解決しようとする課題］ 以上のように、MSK信号を復調する従来の復調回路
は、MSK信号に含まれるクロック周波数成分を抽出する
ための二乗回路を有する。この二乗回路には、一般に、
第４図（ａ）に示されるような絶対値回路や第４図
（ｂ）に示されるような乗算器が用いられる。
は、MSK信号に含まれるクロック周波数成分を抽出する
ための二乗回路を有する。この二乗回路には、一般に、
第４図（ａ）に示されるような絶対値回路や第４図
（ｂ）に示されるような乗算器が用いられる。
このため、二乗回路として絶対値回路が用いられる
と、この絶対値回路を構成する、２つの演算増幅器およ
び２つのダイオードならびに多数の抵抗素子によって、
復調回路全体の構成部品数が増大する。これに伴ない、
復調回路のコストが高くなるという問題が生じる。
と、この絶対値回路を構成する、２つの演算増幅器およ
び２つのダイオードならびに多数の抵抗素子によって、
復調回路全体の構成部品数が増大する。これに伴ない、
復調回路のコストが高くなるという問題が生じる。
また、二乗回路として乗算器が用いられると、乗算器
そのものの部品数による復調回路全体の部品数の増大は
それほど問題とならないが、乗算器の動作特性上、種々
の付加回路が必要となる。たとえば、乗算器の出力信号
には、乗算器の入力信号の積に対応する信号成分以外の
不要な高調波成分が含まれるので、乗算器の後段には、
一般に、この高調波成分を抑圧するためのローパスフィ
ルタまたはバンドパスフィルタが設けられる。さらに、
乗算器への入力信号によっては、乗算器の出力レベルが
低い場合があるので、乗算器の後段にこの出力信号を増
幅するためのアンプを設ける必要がある。したがって、
二乗回路として乗算器が用いられた場合でも、このよう
な付加回路が必要となるので、結果的に復調回路全体の
構成部品数が増大する。
そのものの部品数による復調回路全体の部品数の増大は
それほど問題とならないが、乗算器の動作特性上、種々
の付加回路が必要となる。たとえば、乗算器の出力信号
には、乗算器の入力信号の積に対応する信号成分以外の
不要な高調波成分が含まれるので、乗算器の後段には、
一般に、この高調波成分を抑圧するためのローパスフィ
ルタまたはバンドパスフィルタが設けられる。さらに、
乗算器への入力信号によっては、乗算器の出力レベルが
低い場合があるので、乗算器の後段にこの出力信号を増
幅するためのアンプを設ける必要がある。したがって、
二乗回路として乗算器が用いられた場合でも、このよう
な付加回路が必要となるので、結果的に復調回路全体の
構成部品数が増大する。
それゆえに本発明の目的は、上記のような問題点を解
決し、従来よりも少ない部品で構成され、かつ、従来と
同等の性能を有する、MSK信号のための偏移周波数ロッ
ク検波方式による復調装置を低コストで提供することで
ある。
決し、従来よりも少ない部品で構成され、かつ、従来と
同等の性能を有する、MSK信号のための偏移周波数ロッ
ク検波方式による復調装置を低コストで提供することで
ある。
［課題を解決するための手段］ 上記のような目的を達成するために、本発明に係る偏
移周波数ロック検波方式による復調装置は、MSK信号
を、第１の信号で同期検波する第１の検波手段と、前記
MSK信号を、第１の信号とは90゜だけ位相の異なる第２
の信号で同期検波する第２の検波手段と、第１の検波手
段の出力と第２の検波手段の出力とを乗算する乗算手段
と、乗算手段の乗算出力に基づいて、前記MSK信号に含
まれる、変調前のディジタルデータの１ビットの長さに
応じた周波数の信号成分に位相同期したクロック信号を
作成するクロック信号作成手段と、前記クロック信号作
成手段によって作成されたクロック信号に応答して、第
１の検波手段の出力から変調前のディジタルデータを再
生する手段とを備える。
移周波数ロック検波方式による復調装置は、MSK信号
を、第１の信号で同期検波する第１の検波手段と、前記
MSK信号を、第１の信号とは90゜だけ位相の異なる第２
の信号で同期検波する第２の検波手段と、第１の検波手
段の出力と第２の検波手段の出力とを乗算する乗算手段
と、乗算手段の乗算出力に基づいて、前記MSK信号に含
まれる、変調前のディジタルデータの１ビットの長さに
応じた周波数の信号成分に位相同期したクロック信号を
作成するクロック信号作成手段と、前記クロック信号作
成手段によって作成されたクロック信号に応答して、第
１の検波手段の出力から変調前のディジタルデータを再
生する手段とを備える。
［作用］ 上記のように、本発明に係る復調装置では、MSK信号
を直交同期検波するために必要な第１および第２の信号
を制御するのに必要な乗算手段の出力が、第１の検波手
段の出力から変調前のディジタルデータを再生するため
に必要なクロック信号を作成するために用いられる。一
方、従来のMSK信号復調装置においては、第２の検波手
段の出力を二乗して得られた信号に基づいてこのクロッ
ク信号が作成される。したがって、本発明に係る復調装
置においては、従来のMSK信号復調装置と異なり、第２
の検波手段の出力を二乗するための回路が不要となる。
を直交同期検波するために必要な第１および第２の信号
を制御するのに必要な乗算手段の出力が、第１の検波手
段の出力から変調前のディジタルデータを再生するため
に必要なクロック信号を作成するために用いられる。一
方、従来のMSK信号復調装置においては、第２の検波手
段の出力を二乗して得られた信号に基づいてこのクロッ
ク信号が作成される。したがって、本発明に係る復調装
置においては、従来のMSK信号復調装置と異なり、第２
の検波手段の出力を二乗するための回路が不要となる。
［実施例］ 第１図は、本発明の一実施例のMSK信号復調回路の構
成を示すブロック図である。
成を示すブロック図である。
第１図を参照して、このMSK信号復調回路は、第２図
に示される従来のMSK信号復調回路において二乗回路19
が除去され、かつ、クロック再生回路20内の位相検波器
22に二乗回路19の出力の代わりに乗算器13の出力が与え
られた構成を有する。このMSK信号復調回路の他の部分
の構成および動作は第２図に示される従来のMSK信号復
調回路におけるものと同様になるので説明は省略する。
ただし、タイミング判定器24は、第２図に示されるタイ
ミング判定器18が有する機能に加えて、振幅識別器17か
ら与えられた矩形器の位相を90゜だけ遅らせるためのデ
ィジタル処理機能を有する。
に示される従来のMSK信号復調回路において二乗回路19
が除去され、かつ、クロック再生回路20内の位相検波器
22に二乗回路19の出力の代わりに乗算器13の出力が与え
られた構成を有する。このMSK信号復調回路の他の部分
の構成および動作は第２図に示される従来のMSK信号復
調回路におけるものと同様になるので説明は省略する。
ただし、タイミング判定器24は、第２図に示されるタイ
ミング判定器18が有する機能に加えて、振幅識別器17か
ら与えられた矩形器の位相を90゜だけ遅らせるためのデ
ィジタル処理機能を有する。
以下、このMSK信号復調回路の動作について従来と異
なる部分を中心に説明する。なお、以下の説明において
は、従来例の説明の場合と同様に、入力端子10に与えら
れるMSK信号が時間ｔの関数Ｙ（ｔ）として前記式
（１）で表わされ、電圧制御キャリア発振器15の出力信
号の中心周波数がマーク周波数fmであるものとする。電
圧制御キャリア発振器15の出力は時間ｔの関数Ｃ（ｔ）
として前記式（２）で表わされる。
なる部分を中心に説明する。なお、以下の説明において
は、従来例の説明の場合と同様に、入力端子10に与えら
れるMSK信号が時間ｔの関数Ｙ（ｔ）として前記式
（１）で表わされ、電圧制御キャリア発振器15の出力信
号の中心周波数がマーク周波数fmであるものとする。電
圧制御キャリア発振器15の出力は時間ｔの関数Ｃ（ｔ）
として前記式（２）で表わされる。
入力端子10に前記式（１）で表わされるMSK信号が与
えられると、検波器11からは、時間ｔの関数Ｉ（ｔ）と
して次式（３）で表わされる信号Ｉが出力され、検波器
12からは、時間ｔの関数Ｑ（ｔ）として次式（４）で表
わされる信号Ｑが出力される。
えられると、検波器11からは、時間ｔの関数Ｉ（ｔ）と
して次式（３）で表わされる信号Ｉが出力され、検波器
12からは、時間ｔの関数Ｑ（ｔ）として次式（４）で表
わされる信号Ｑが出力される。
Ｉ（ｔ）＝1/2cos［（ui −１）・ωｄ・ｔ＋θ］ …（３） Ｑ（ｔ）＝1/2sin［（ui −１）・ωｄ・ｔ＋θ］ …（４） これに応答して、乗算器13からは、時間ｔおよび位相
誤差θの関数Vt（θ）として次式（５）で表わされる信
号が出力される。
誤差θの関数Vt（θ）として次式（５）で表わされる信
号が出力される。
Vt（θ）＝Ｉ（ｔ）×Ｑ（ｔ） ＝1/8sin［２（ui −１）・ωｄ・ｔ＋２θ］ …（５） 乗算器13の出力信号はループフィルタ14を介して電圧
制御キャリア発振器15にフィードバックされるので、位
相誤差θは０となって電圧制御キャリア発振器15の出力
周波数はマーク周波数fmにロックされる。この結果、乗
算器13の出力信号は時間ｔのみの関数Ｖ（ｔ）として次
式（９）で表わされるものとなる。
制御キャリア発振器15にフィードバックされるので、位
相誤差θは０となって電圧制御キャリア発振器15の出力
周波数はマーク周波数fmにロックされる。この結果、乗
算器13の出力信号は時間ｔのみの関数Ｖ（ｔ）として次
式（９）で表わされるものとなる。
Ｖ（ｔ）＝1/8sin［２（ui −１）・ωｄ・ｔ］ …（９） 本実施例では、乗算器13の出力信号が位相検波器22に
与えられる。位相検波器22は乗算器13の出力信号を基準
信号として受けて、電圧制御クロック発振器21の出力信
号を位相検波する。前記式（９）からわかるように、デ
ィジタル値uiが＋１であるMSK信号が入力端子10に与え
られると乗算器13の出力信号は０となるが、ディジタル
値uiが−１であるMSK信号が入力端子10に与えられる
と、乗算器13の出力信号は時間ｔのみの関数Ｖ′（ｔ）
として次式で表わされる。
与えられる。位相検波器22は乗算器13の出力信号を基準
信号として受けて、電圧制御クロック発振器21の出力信
号を位相検波する。前記式（９）からわかるように、デ
ィジタル値uiが＋１であるMSK信号が入力端子10に与え
られると乗算器13の出力信号は０となるが、ディジタル
値uiが−１であるMSK信号が入力端子10に与えられる
と、乗算器13の出力信号は時間ｔのみの関数Ｖ′（ｔ）
として次式で表わされる。
Ｖ′（ｔ）＝−1/8sin（４ωｄ・ｔ） …（10） したがって、ディジタル値uiが−１であるときに、乗
算器13はMSK信号に含まれるクロック周波数成分（sin
（４ωｄ・ｔ））を抽出する。このため、乗算器13の出
力信号が基準信号として位相検波器22に与えられると、
電圧制御クロック発振器21,位相検波器22,およびループ
フィルタ23が従来と同様に動作して、ディジタル値uiが
−１のときに電圧制御クロック発振器21の出力信号が、
乗算器13が抽出したクロック周波数成分の周波数および
位相にロックされる。なお、ディジタル値uiが＋１の場
合には、乗算器13の出力が０となるので、位相検波器22
は基準信号を失う。しかし、前述したように、伝送すべ
きディジタルデータには、２つの論理値0,1の各々の発
生確率が互いに等しくなるように送信側でスクランブル
がかけられる。このため、実際には、MSK信号において
ディジタル値uiが連続して＋１となる期間は比較的短
い。さらに、クロック再生回路20のループ応答速度は、
MSK信号によるデータ伝送速度よりも十分に遅く設定さ
れる。このため、ディジタル値uiが＋１となり乗算器13
から出力が得られなくなった期間に電圧制御クロック発
振器21の出力信号が一旦ロックされた周波数および位相
からずれることはない。それゆえ、タイミング判定器24
には、常に、ディジタル値uiが−１であるときに乗算器
13が抽出したクロック周波数成分と同じ周波数および位
相を有するクロック信号が与えられる。
算器13はMSK信号に含まれるクロック周波数成分（sin
（４ωｄ・ｔ））を抽出する。このため、乗算器13の出
力信号が基準信号として位相検波器22に与えられると、
電圧制御クロック発振器21,位相検波器22,およびループ
フィルタ23が従来と同様に動作して、ディジタル値uiが
−１のときに電圧制御クロック発振器21の出力信号が、
乗算器13が抽出したクロック周波数成分の周波数および
位相にロックされる。なお、ディジタル値uiが＋１の場
合には、乗算器13の出力が０となるので、位相検波器22
は基準信号を失う。しかし、前述したように、伝送すべ
きディジタルデータには、２つの論理値0,1の各々の発
生確率が互いに等しくなるように送信側でスクランブル
がかけられる。このため、実際には、MSK信号において
ディジタル値uiが連続して＋１となる期間は比較的短
い。さらに、クロック再生回路20のループ応答速度は、
MSK信号によるデータ伝送速度よりも十分に遅く設定さ
れる。このため、ディジタル値uiが＋１となり乗算器13
から出力が得られなくなった期間に電圧制御クロック発
振器21の出力信号が一旦ロックされた周波数および位相
からずれることはない。それゆえ、タイミング判定器24
には、常に、ディジタル値uiが−１であるときに乗算器
13が抽出したクロック周波数成分と同じ周波数および位
相を有するクロック信号が与えられる。
さて、本実施例では、位相検波器22が受ける基準信号
は乗算器13によって抽出されたクロック周波数成分（si
n（４ωｄ・ｔ））であり、第２図に示される従来のMSK
信号復調回路において二乗回路19が抽出したクロック周
波数成分（cos（４ωｄ・ｔ））よりも90゜だけ遅れた
位相を有する。このため、クロック再生回路20からタイ
ミング判定器20に与えられるクロック信号の位相も、従
来のMSK信号復調回路においてクロック再生回路20から
タイミング判定器18に与えられるクロック信号の位相よ
りも90゜だけ遅い。そこで、タイミング判定器24は、振
幅識別器17から与えられる矩形波の位相を90゜だけ遅ら
せる。そして、タイミング判定器24は、この位相を遅ら
せた矩形波電圧をクロック再生回路20からのクロック信
号に同期してサンプリングすることによって、前記矩形
波をMSK信号におけるディジタル値uiの切替わりタイミ
ングと同じタイミングで論理値が切替わるようなディジ
タル信号に変換する。
は乗算器13によって抽出されたクロック周波数成分（si
n（４ωｄ・ｔ））であり、第２図に示される従来のMSK
信号復調回路において二乗回路19が抽出したクロック周
波数成分（cos（４ωｄ・ｔ））よりも90゜だけ遅れた
位相を有する。このため、クロック再生回路20からタイ
ミング判定器20に与えられるクロック信号の位相も、従
来のMSK信号復調回路においてクロック再生回路20から
タイミング判定器18に与えられるクロック信号の位相よ
りも90゜だけ遅い。そこで、タイミング判定器24は、振
幅識別器17から与えられる矩形波の位相を90゜だけ遅ら
せる。そして、タイミング判定器24は、この位相を遅ら
せた矩形波電圧をクロック再生回路20からのクロック信
号に同期してサンプリングすることによって、前記矩形
波をMSK信号におけるディジタル値uiの切替わりタイミ
ングと同じタイミングで論理値が切替わるようなディジ
タル信号に変換する。
したがって、本実施例においても、入力端子10に与え
られるMSK信号のディジタル値uiがたとえば第３図
（ａ）に示されるような変化を示すならば、検波器11の
出力信号I,検波器12の出力信号Q,振幅識別器17の出力信
号，およびタイミング判定器24の出力信号はそれぞれ第
３図（ｃ），第３図（ｄ），第３図（ｅ），および第３
（ｇ）に示される波形を示す。それゆえ、出力端子40に
は入力端子10に与えられたMSK信号の変調前のディジタ
ルデータが導出される。
られるMSK信号のディジタル値uiがたとえば第３図
（ａ）に示されるような変化を示すならば、検波器11の
出力信号I,検波器12の出力信号Q,振幅識別器17の出力信
号，およびタイミング判定器24の出力信号はそれぞれ第
３図（ｃ），第３図（ｄ），第３図（ｅ），および第３
（ｇ）に示される波形を示す。それゆえ、出力端子40に
は入力端子10に与えられたMSK信号の変調前のディジタ
ルデータが導出される。
このように、本実施例のMSK信号復調回路は、検波器1
1の出力信号Ｉと検波器12の出力信号Ｑとを掛合わせて
得られる信号にクロック周波数成分（sin（４ωｄ・
ｔ））が含まれることに着目し、乗算器13の出力信号が
クロック再生回路20に基準信号として与えられるように
構成される。このため、従来検波器12の後段に設けられ
た二乗回路が不要となる。したがって、MSK信号復調回
路の構成部品数が従来よりも減少する。なお、タイミン
グ判定器24は、振幅識別器17から与えられる矩形波の位
相をずらすように構成されるので、第２図の従来のMSK
信号復調回路におけるタイミング判定器18よりも若干複
雑な構成を有する。しかし、矩形波の位相をずらすため
に必要となる回路は比較的簡単な公知のディジタル回路
等によって構成されればよい。したがって、タイミング
判定器24に矩形波の位相をずらす機能を付加することに
よって、MSK信号復調回路の構成部品数の著しい増大や
コスト高は招来されない。
1の出力信号Ｉと検波器12の出力信号Ｑとを掛合わせて
得られる信号にクロック周波数成分（sin（４ωｄ・
ｔ））が含まれることに着目し、乗算器13の出力信号が
クロック再生回路20に基準信号として与えられるように
構成される。このため、従来検波器12の後段に設けられ
た二乗回路が不要となる。したがって、MSK信号復調回
路の構成部品数が従来よりも減少する。なお、タイミン
グ判定器24は、振幅識別器17から与えられる矩形波の位
相をずらすように構成されるので、第２図の従来のMSK
信号復調回路におけるタイミング判定器18よりも若干複
雑な構成を有する。しかし、矩形波の位相をずらすため
に必要となる回路は比較的簡単な公知のディジタル回路
等によって構成されればよい。したがって、タイミング
判定器24に矩形波の位相をずらす機能を付加することに
よって、MSK信号復調回路の構成部品数の著しい増大や
コスト高は招来されない。
上記実施例においては乗算器13の出力信号をクロック
再生回路20の基準信号として用いることによって、振幅
識別器17が出力する矩形波とタイミング判定器24に与え
られるクロック信号との間に生じる位相差が、タイミン
グ判定器24に矩形波の位相をずらす機能を付加すること
によって解消された。しかし、この位相差を解消する方
法はこのような方法に限定されない。たとえば、電圧制
御クロック発振器21とタイミング判定器24との間に、電
圧制御クロック発振器21の出力信号の位相を90゜だけ進
めるための回路が設けられてもよい。
再生回路20の基準信号として用いることによって、振幅
識別器17が出力する矩形波とタイミング判定器24に与え
られるクロック信号との間に生じる位相差が、タイミン
グ判定器24に矩形波の位相をずらす機能を付加すること
によって解消された。しかし、この位相差を解消する方
法はこのような方法に限定されない。たとえば、電圧制
御クロック発振器21とタイミング判定器24との間に、電
圧制御クロック発振器21の出力信号の位相を90゜だけ進
めるための回路が設けられてもよい。
なお、上記実施例の説明においては、電圧制御キャリ
ア発振器15の出力信号の中心周波数がマーク周波数fmと
されたが、電圧制御キャリア発振器15の出力信号の中心
周波数がスペース周波数fsの場合にも、同様の回路動作
によって、変調前のディジタルデータが出力端子40に導
出される。
ア発振器15の出力信号の中心周波数がマーク周波数fmと
されたが、電圧制御キャリア発振器15の出力信号の中心
周波数がスペース周波数fsの場合にも、同様の回路動作
によって、変調前のディジタルデータが出力端子40に導
出される。
［発明の効果］ 以上のように、本発明によれば、第１の検波手段の出
力から変調前のディジタルデータを再生するために必要
となるクロック信号が、第１の検波手段の出力と第２の
検波手段の出力とを掛合わせる乗算手段の出力に基づい
て作成される。このため、従来の偏移周波数ロック検波
方式によるMSK信号復調回路が必要とした、第２の検波
手段の出力を二乗するための回路が不要となる。この結
果、MSK信号復調装置の構成部品数が低減されるととも
に、回路構成も簡略化される。このような部品数の低減
はMSK信号復調装置の低コスト化を可能にし、回路構成
の簡略化はMSK信号復調装置をIC化に有利にする。
力から変調前のディジタルデータを再生するために必要
となるクロック信号が、第１の検波手段の出力と第２の
検波手段の出力とを掛合わせる乗算手段の出力に基づい
て作成される。このため、従来の偏移周波数ロック検波
方式によるMSK信号復調回路が必要とした、第２の検波
手段の出力を二乗するための回路が不要となる。この結
果、MSK信号復調装置の構成部品数が低減されるととも
に、回路構成も簡略化される。このような部品数の低減
はMSK信号復調装置の低コスト化を可能にし、回路構成
の簡略化はMSK信号復調装置をIC化に有利にする。
第１図は本発明の一実施例のMSK信号復調回路の構成を
示すブロック図、第２図は従来のMSK信号復調回路の構
成を示すブロック図、第３図は第１図および第２図に示
されるMSK信号復調回路の動作を説明するための波形
図、第４図は第１図における二乗回路の具体例を示す回
路図である。 図において、10は入力端子、11および12は検波器、13は
乗算器、14および23はループフィルタ、15は電圧制御キ
ャリア発振器、16は90゜移相器、17は振幅識別器、18お
よび24はタイミング判定器、19は二乗回路、20はクロッ
ク再生回路、21は電圧制御クロック発振器、22は位相検
波器、30は差動復号回路、31は１シンボル遅延回路、32
は排他的論理和回路、40は出力端子である。 なお、図中、同一符号は同一または相当部分を示す。
示すブロック図、第２図は従来のMSK信号復調回路の構
成を示すブロック図、第３図は第１図および第２図に示
されるMSK信号復調回路の動作を説明するための波形
図、第４図は第１図における二乗回路の具体例を示す回
路図である。 図において、10は入力端子、11および12は検波器、13は
乗算器、14および23はループフィルタ、15は電圧制御キ
ャリア発振器、16は90゜移相器、17は振幅識別器、18お
よび24はタイミング判定器、19は二乗回路、20はクロッ
ク再生回路、21は電圧制御クロック発振器、22は位相検
波器、30は差動復号回路、31は１シンボル遅延回路、32
は排他的論理和回路、40は出力端子である。 なお、図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−222744（ＪＰ，Ａ) 特開 昭60−183858（ＪＰ，Ａ) 特開 昭60−119156（ＪＰ，Ａ) ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮ Ｓ，ＶＯＬ．ＣＯＭ−28，ＮＯ．６, Ｐ．850−857
Claims (1)
- 【請求項１】ディジタルデータをミニマムシフトキーイ
ング方式で変調して得られた変調信号を、偏移周波数ロ
ック検波方式により復調するための復調装置であって、 前記変調信号は、前記ディジタルデータの１ビットの長
さに応じた周波数の信号成分を含み、 前記変調信号を、第１の信号で同期検波する第１の検波
手段と、 前記変調信号を、第２の信号で同期検波する第２の検波
手段とを備え、 前記第１の信号の位相と、前記第２の信号の位相とは互
いに90゜だけ異なり、 前記第１の検波手段の出力と、前記第２の検波手段の出
力とを乗算する乗算手段と、 前記乗算手段の乗算出力に基づいて、前記ディジタルデ
ータの１ビットの長さに応じた周波数の信号成分に位相
同期したクロック信号を作成するクロック信号作成手段
と、 前記クロック信号作成手段によって作成されたクロック
信号に応答して、前記第１の検波手段の出力から前記デ
ィジタルデータを再生する手段とをさらに備えた、復調
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2301338A JP2579243B2 (ja) | 1990-11-07 | 1990-11-07 | 復調装置 |
| US07/787,514 US5170131A (en) | 1990-11-07 | 1991-11-04 | Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor |
| DE69128867T DE69128867T2 (de) | 1990-11-07 | 1991-11-06 | Demodulator und Verfahren zur Demodulation MSK-modulierter, digitaler Signale |
| EP91118925A EP0484914B1 (en) | 1990-11-07 | 1991-11-06 | Demodulator and method for demodulating digital signals modulated by a minimum shift keying |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2301338A JP2579243B2 (ja) | 1990-11-07 | 1990-11-07 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04172840A JPH04172840A (ja) | 1992-06-19 |
| JP2579243B2 true JP2579243B2 (ja) | 1997-02-05 |
Family
ID=17895662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2301338A Expired - Fee Related JP2579243B2 (ja) | 1990-11-07 | 1990-11-07 | 復調装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5170131A (ja) |
| EP (1) | EP0484914B1 (ja) |
| JP (1) | JP2579243B2 (ja) |
| DE (1) | DE69128867T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795761B2 (ja) * | 1991-09-25 | 1998-09-10 | シャープ株式会社 | Ｍｓｋ信号復調回路 |
| JPH10505208A (ja) * | 1994-09-02 | 1998-05-19 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 直交成分減殺段付受信機・ディジタル信号処理方法 |
| US5680418A (en) * | 1994-11-28 | 1997-10-21 | Ericsson, Inc. | Removing low frequency interference in a digital FM receiver |
| US5834986A (en) * | 1997-10-06 | 1998-11-10 | Trw Inc. | Direct 2nd derivative synthesis method for controlling sidelobe energy in an MSK modulated signal |
| US6879647B1 (en) | 2000-09-29 | 2005-04-12 | Northrop Grumman Corporation | Radio receiver AM-MSK processing techniques |
| US6961400B1 (en) * | 2001-08-23 | 2005-11-01 | National Semiconductor Corporation | Automatic frequency correction apparatus and method of operation |
| US7231004B2 (en) * | 2003-04-18 | 2007-06-12 | Harris Corporation | System and method of low power demodulation of continuous phase modulated waveforms |
| US9031241B2 (en) * | 2009-02-05 | 2015-05-12 | D.E. Shaw Research, Llc | Link and physical coding sub-layer protocols |
| CN102812680B (zh) * | 2012-05-09 | 2015-03-25 | 华为技术有限公司 | 载波同步方法、电路及系统 |
| JP6325942B2 (ja) * | 2014-08-07 | 2018-05-16 | 株式会社東芝 | 無線通信装置および集積回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4419759A (en) * | 1980-08-05 | 1983-12-06 | Communications Satellite Corporation | Concurrent carrier and clock synchronization for data transmission system |
| FR2490902B1 (fr) * | 1980-09-24 | 1988-02-19 | France Etat | Procede de generation de modulations duobinaire fsk, tamed fsk et tfm, et modulateurs mettant en oeuvre ces procedes |
| US4359692A (en) * | 1980-11-07 | 1982-11-16 | Motorola Inc. | Rapid acquisition shift keyed signal demodulator |
| US4384357A (en) * | 1981-04-03 | 1983-05-17 | Canadian Patens & Development Limited | Self-synchronization circuit for a FFSK or MSK demodulator |
| US4445094A (en) * | 1981-05-29 | 1984-04-24 | Motorola Inc. | SMSK And MSK demodulator |
| JPS5870664A (ja) * | 1981-10-22 | 1983-04-27 | Mitsubishi Electric Corp | Ｍｓｋ復調回路 |
| JPS5975743A (ja) * | 1982-10-25 | 1984-04-28 | Fujitsu Ltd | クロツク再生回路 |
| JPS60119156A (ja) * | 1983-12-01 | 1985-06-26 | Fujitsu Ltd | Ｍｓｋ直交同期検波回路 |
| JPS60183858A (ja) * | 1984-03-02 | 1985-09-19 | Anritsu Corp | Ｍｓｋ復調器のクロツク同期回路 |
| JPS62222744A (ja) * | 1986-03-25 | 1987-09-30 | Kokusai Electric Co Ltd | Ｍｓｋ系信号の同期検波回路 |
-
1990
- 1990-11-07 JP JP2301338A patent/JP2579243B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-04 US US07/787,514 patent/US5170131A/en not_active Expired - Lifetime
- 1991-11-06 EP EP91118925A patent/EP0484914B1/en not_active Expired - Lifetime
- 1991-11-06 DE DE69128867T patent/DE69128867T2/de not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ，ＶＯＬ．ＣＯＭ−２８，ＮＯ．６，Ｐ．８５０−８５７ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69128867D1 (de) | 1998-03-12 |
| US5170131A (en) | 1992-12-08 |
| DE69128867T2 (de) | 1998-09-10 |
| EP0484914A2 (en) | 1992-05-13 |
| EP0484914B1 (en) | 1998-02-04 |
| EP0484914A3 (en) | 1993-03-17 |
| JPH04172840A (ja) | 1992-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984778A (en) | Carrier recovery scheme for a SSB-SC signal | |
| JP2579243B2 (ja) | 復調装置 | |
| US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| JPS6347313B2 (ja) | ||
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPS6362931B2 (ja) | ||
| JP2910695B2 (ja) | コスタスループ搬送波再生回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| GB2213663A (en) | Data demodulator carrier phase locking | |
| JPH0467382B2 (ja) | ||
| KR0144828B1 (ko) | Qpsk복조기 | |
| JP3404326B2 (ja) | 搬送波再生回路、搬送波再生方法及び直交検波回路、直交検波方法 | |
| JP3382892B2 (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 | |
| JPS62118660A (ja) | 搬送波再生回路 | |
| JPH0479183B2 (ja) | ||
| JPH0614070A (ja) | デジタル復調器 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 | |
| JPH0583320A (ja) | 搬送波同期回路 | |
| JPS60196049A (ja) | 搬送波再生回路 | |
| JPH06196932A (ja) | コスタス形搬送波再生回路 | |
| JPH0787147A (ja) | 復調装置 | |
| JPH0229262B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |