JPH04172840A - 復調装置 - Google Patents

復調装置

Info

Publication number
JPH04172840A
JPH04172840A JP2301338A JP30133890A JPH04172840A JP H04172840 A JPH04172840 A JP H04172840A JP 2301338 A JP2301338 A JP 2301338A JP 30133890 A JP30133890 A JP 30133890A JP H04172840 A JPH04172840 A JP H04172840A
Authority
JP
Japan
Prior art keywords
signal
output
circuit
clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2301338A
Other languages
English (en)
Other versions
JP2579243B2 (ja
Inventor
Takahiro Chihara
千原 隆宏
Masao Miyazaki
正夫 宮崎
Tomozo Ota
智三 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2301338A priority Critical patent/JP2579243B2/ja
Priority to US07/787,514 priority patent/US5170131A/en
Priority to DE69128867T priority patent/DE69128867T2/de
Priority to EP91118925A priority patent/EP0484914B1/en
Publication of JPH04172840A publication Critical patent/JPH04172840A/ja
Application granted granted Critical
Publication of JP2579243B2 publication Critical patent/JP2579243B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0016Stabilisation of local oscillators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0046Open loops
    • H04L2027/0048Frequency multiplication

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、復調装置に関し、特に、MSK(Minim
um  5hift  Keying)信号を復調する
ための復調装置に関する。
[従来の技術] 通信の分野においては、伝送すべき信号を伝送媒体に適
合する形式に変換する変調および、伝送後の信号を元の
形式に戻す復調のための技術が重要である。最近では、
伝送すべき信号がディジタルデータである場合が多い。
そこで、近年、無線通信の分野において、このようなデ
ィジタルデータを伝送に際して変調するためのディジタ
ル変調方式が種々提案されている。MSK方式は、その
ようなディジタル変調方式の1つである。
PvISK方式は、周波数変調法の一種である位相連続
FSK (Frequency  Shi f tKe
ying)に含まれる。位相連続FSKは、変調波の周
波数がある定められた値の間で切替わり、かつ、この切
替わり時における搬送波周波数の変化が連続的であるよ
うな、周波数変調方法である。この位相連続FSKにお
いて、変調指数が0.5のものが特にMSK方式と呼ば
れる。通常、変調波の瞬時周波数はマーク周波数fmお
よびスペース周波数fsと呼ばれる2つの周波数間で切
替えられる。具体的には、M S K方式によれば、変
調すべきディジタルデータの論理値“1”。
“0“にそれぞれ対応して、変調波の周波数かマーク周
波数fm、スペース周波数fsとなる。周波数変調方式
によれば、変調波の振幅が一定であるので、このような
MSK方式によって変調された信号(MSK信号)は伝
送時における非線形歪に影響されにくいという長所を有
する。
MSK信号を復調するには、MSK信号からマーク周波
数成分およびスペース周波数成分を抽出し、抽出したマ
ーク周波数成分またはスペース周波数成分を用いた同期
検波を行なって変調波の瞬時周波数の搬送波周波数から
の変化分を検出する、いわゆる偏移周波数ロック同期検
波方式が用いられる。
第2図は、偏移周波数ロック同期検波方式を用いてMS
K信号を復調する従来のMSK信号復調回路の構成を示
すブロック図である。以下、第2図を参照しなから従来
のMSK信号復調回路の構成および動作について説明す
る。
第2図を参照して、入力端子10に与えられたMSK信
号は、検波器11および]2に与えられる。検波器11
および12は、MSK信号を電圧制御キャリア発振器1
5の出力で直交同期検波する。具体的には、検波器11
がMSK信号と電圧制御キャリア発振器15の出力とを
掛合わせ、検波器12がMSN信号と90°移相器16
の出力とを掛合わせる。90°移相器16は、電圧制御
キャリア発振器15の出力の位相を90”だけシフトさ
せる。したがって、MSK信号は互いに90°だけ位相
の異なる2つの信号の各々と同期検波される。
電圧制御キャリア発振器15は、出力周波数の中心値を
マーク周波数fmまたはスペース周波数fsとする出力
周波数可変型の発振器である。以下の説明においては、
電圧制御キャリア発振器15の出力の中心周波数はマー
ク周波数fmであるものとする。
入力端子10に与えられるMSK信号は、時間tの関数
Y (t)として次式で表わされる。
Y (t)−cos  [(ωc+ui *ωd)を十
φ0]       ・・・(1) 上記式(1)において、ωCは搬送波角周波数、ωdは
クロック角周波数の1/4倍の角周波数、uiは変調前
の元のディジタルデータの論理値0゜1に対するディジ
タル値(±1)、φ0は初期位相(0またはπ)を表わ
す。変調前の元のディジタルデータにおいて1ビットは
一定の長さを有する。このため、変調波であるMSK信
号には、1ビットの長さを1周期とする周波数成分、す
なわちクロック成分が含まれる。ωdは、このクロック
成分の角周波数の1/4である。なお、初期位相φO−
0としてもMSN信号の一般性は失われないので、以下
の説明においてはY (t) −c。
S [(ωC+ul・ωd)・t]とする。
さて、搬送波周波数をfcで表わし、クロック成分の周
波数の1/4をfdで表わすと、マーク周波数fmはこ
れら2つの周波数の和、すなわち、fc+fdで表わさ
れる。したかって、搬送波角周波数ωC,クロック角周
波数の1/4倍の角周波数ωd、およびマーク角周波数
ωmの間には、ωm−ωC十ωdが成立つ。マーク角周
波数ωmは、ディジタル値+1に対応して送信される変
調波(マーク信号)の角周波数でありマーク周波数成分
の角周波数を表わすIしたがって、電圧制御キャリア発
振器15の出力は、時間tの関数C(1)として次式で
表わされる。
C(t)−cos (ωm−t−θ) 譚cos  [(ωC十ωd) ・ t−θコ・・・(
2) 上記式(2)において、θは位相誤差を表わす。
したかって、MSK信号の位相((ωC+ui・ωd)
・t)か電圧制御キャリア発振器15の出力の位相(ω
m−t−θ)に一致したときにのみ、検波器11から正
しい検波出力が得られる。つまり、検波器1]の出力信
号Iは時間tの変数I(1)として次式で表わされる。
I  (t)=1/2cos  [(ui−1)  ・
ωd・ t +θコ          ・・・ (3
)一方、90°移相器16は電圧制御キャリア発振器1
5の出力の位相を90°だけずらす。したがって、90
゛移相器16の出力は、時間tの関数として、5in(
ωm−t−θ)と表わされる。
よって、MSK信号の位相((ωc十u i・ωd)・
t)が90°移相器16の出力信号の位相(ωm−t−
θ)に一致したときにのみ、検波器12から正しい検波
出力が得られる。つまり、検波器12の出力信号Qは、
時間tの関数Q (t)として次式で表わされる。
Q (t)=1/2sin [(ui−1)−ωd・ 
t+θ]         ・・・ (4)このように
、検波器11の出力信号Iと検波器12の出力信号Qと
は、互いに90°位相の異なる信号となる。第2図にお
いて、検波器1〕の出力信号Iと検波器12の出力信号
Qとは乗算器13によって掛合わされる。したがって、
乗算器]3の出力信号は時間tおよび位相誤差θの関数
Vt (θ)として次式で表わされる。
Vt  (θ) =1/8s in  [2(u 1−
1)  ・ωd−t+2θ]  ・・・(5) 乗算器13の出力信号Vt  (θ)はループフィルタ
14に与えられる。ループフィルタ14は、乗算器13
の出力信号Vt  (θ)の交流成分を除去し直流成分
のみを抽出する。つまり、ループフィルタ14は、上記
式(5)の右辺における角周波数ωdの項を除去する機
能を果たす。したがって、ループフィルタ14の出力信
号は位相誤差θのみの関数V(θ)として次式で表わさ
れる。
■(θ) =1/8s i n (2θ)  −(6)
ループフィルタ14の出力信号は電圧制御キャリア発振
器15にコントロール電圧として与えられる。
このように、電圧制御キャリア発振器15には、常時、
マーク信号のキャリア成分からの位相誤差θに比例した
コントロール電圧が与えられる。−方、電圧制御キャリ
ア発振器15は、出力周波数をコントロール電圧に応し
て制御する。コントロール電圧がOVよりも高ければ、
電圧制御キャリア発振器15は出力周波数を高くして位
相誤差θを0に近付ける。逆に、コントロール電圧が0
■よりも小さければ、電圧制御キャリア発振器15は出
力周波数を低くして位相誤差θをOに近付ける。そして
、コントロール電圧がOVとなると、電圧制御キャリア
発振器15は出力周波数を変化させないように動作する
。したがって、位相誤差θがOまたはπのときに、電圧
制御キャリア発振器15の出力周波数が一定値にロック
される。ただし、位相誤差θが0の場合とπの場合とで
は、復調されたディジタルデータは、互いに反転された
関係にある。そこで、変調前のディジタルデータを作成
する際に差動符号化か行なわれる。差動符号化は、変調
すべき最終的なディジタルデータを作成するための符号
化器におけるに回目の入力ビットのデータをXにで表わ
し、k回目の出力ビットのデータをYKで表わした場合
にyに−”l/に−+ (p x K(Φは排他的論理
和記号)が常時成立つような演算が施される符号化方法
を意味する。したかって、差動符号化によって作成され
たディジタルデータを変調して得たMSK信号は、復調
回路側でこの演算と逆の処理を施されることによって、
位相誤差θがO1πのいずれであるかにかかわらず、常
に差動符号化される前の元のディジタルデータとなる。
式(3)および(4)かられかるように、位相誤差θが
0のときの検波器11の出力信号および検波器〕2の出
力信号はそれぞれ時刻tの関数I(1)およびQ Ct
)として次式で表わされる。
ディジタル値ui−+1の場合 1 (t) −1/2 Q (t) −0 ディジタル値ui−−1の場合 I  (t)=1/2cos (2ωdΦt)Q (t
) =−1/2s i n (2ωd−t)第3図は、
検波器11および12の出力信号■およびQと、入力端
子10に与えられるMSK信号の周波数および変調前の
ディジタルデータとの関係を示す波形図である。第3図
には、位相誤差θが0である場合が示される。
入力端子10に第3図(b)に示されるような、周波数
変化を示すMSK信号か与えられる場合を想定する。M
SK信号−か示すディジタル値uiは第3図(a)に示
されるように、スペース周波数fs、マーク周波数fm
にそれぞれ対応して−1゜+1となる。このような場合
、位相誤差θが0であれば、検波器1]の出力信号Iは
、第3図(C)に示されるように、MSK信号がマーク
周波数fmを示す期間T2.T3.およびT6において
一定の直流信号となり、MSK信号がスペース周波数f
sを示す期間TI、T4.およびT5において、交流信
号となる。同様に、検波器12の出力信号Qは、第3図
(d)に示されるように、期間T2. T3.およびT
6において一定の直流信号となり、期間Tl、T4.お
よびT5において検波器11の出力信号Iよりも90°
たけ位相のずれた交流信号となる。期間T1〜T6の各
々は、MSK信号において1ビットのデータに割り当て
られた長さ、すなわちクロック成分の1周期に相当する
長さを有する。したかつて、期間TI、T4、およびT
5の各々における検波器1〕の出力信号Iおよび検波器
12の出力信号Qの周波数は、いずれもクロック周波数
の2分の1となる。
このように、入力端子10に与えられたMSN信号は、
検波器1.1.12と、乗算器13と、ループフィルタ
14および電圧制御キャリア発振器15と90°移相器
16とによって構成される、いわゆるコスタスループに
よって、マーク周波数成分を再生される。再生されたマ
ーク周波数成分を用いてMSK信号を同期検波した検波
器11および12の出力信号IおよびQはそれぞれ、乗
算器13に与えられてマーク信号のキャリア成分を再生
するために用いられる一方、振幅識別器17および二乗
回路19にも与えられる。
振幅識別器17は、検波器1]の出力信号Iの振幅が第
3図(C)に破線で示されるレベル以上であるか否かを
判別することによって、前記信号Iを第3図(e)に示
されるような矩形波に変換する。この矩形波はタイミン
グ判定器18に与えられる。
タイミング判定器18は、振幅識別器17からの矩形波
電圧をクロック再生回路20から与えられるクロック信
号(第3図(f))に応じて一定のタイミングでサンプ
リングすることによって、前記矩形波を論理値0または
1のディジタル信号(第3図(g))に変換する。変換
されたディジタル信号は差動復号回路30によって、変
調前の元のディジタルデータに復号される。
差動復号回路30は、1シンボル遅延回路31および排
他的論理和回路32を含む。タイミング判定器18から
出力されたディジタル信号は直接排他的論理和回路32
に与えられる一方、遅延回路31によって1ビット分遅
延されて排他的論理和回路32に与えられる。したがっ
て、排他的論理和回路32においては、タイミング判定
器18から出力されるディジタル信号の隣接する2ビッ
ト分のデータの排他的論理和か導出される。この結果、
復調データ出力端子40には、タイミング判定器18か
ら1ビットのデータが出力されるたびに、この1ビット
のデータとタイミング判定器]8から前回出力された1
ビットのデータとの排他的論理和に等しい論理値を有す
る1ビットのデータが与えられる。つまり、MSK信号
から再生されたディジタル信号が差動復号回路30によ
って、送信時における差動符号化と逆の処理を施されて
差動符号化される前の元のディジタルデータに戻される
一方、二乗回路19は、検波器12の出力信号Qを二乗
してクロック再生回路20に与える。検波器12の出力
信号Qは時間tの関数Q (t)として、式(4)で表
わされるので、位相誤差θが0のとき、二乗回路19の
出力信号は、時間tの関数Q2 (t)として次式で表
わされる。
Q2(t) =1/4 [1−cos  (2(u i
 −1)・ωd−t)]  ・・ (7) したかって、ディジタルデータuiか−1であるときの
二乗回路1つの出力信号は時間tの関数Q”(t)とし
て次式で表わされる。
Q2′ (t) −1/4  fl−cos  (4ω
d・1)]        ・・・(8) ここで、ωdは、クロック角周波数の1/4倍の角周波
数を表わすので、ディジタル値u1が−1であるときの
二乗回路19の出力信号に含まれる交流成分は、クロッ
ク周波数成分のみを含む。
すなわち、二乗回路19は検波器12の出力信号Qを二
乗することによって、MSK信号に含まれるクロック成
分を抽出する。
クロック再生回路20は、電圧制御クロック発振器21
と、位相検波器22と、ループフィルタ23とによって
構成されるPLL (Pha s eLocked  
Loop)を含む。
位相検波器22は、二乗回路19によって抽出されたク
ロック成分を基準信号として、電圧制御クロック発振器
21の出力信号を位相検波する。
これによって、位相検波器22からは、二乗回路19に
よって抽出されたクロック成分と電圧制御クロック発振
器21の出力信号との位相差に比例した直流レベルを有
する電圧が出力される。位相検波器22の出力電圧はル
ープフィルタ23によって平滑化されて電圧制御クロッ
ク発振器21にコントロール電圧として与えられる。電
圧制御クロック発振器21は、コントロール電圧に応答
して、自らの出力周波数を制御する。したかって、位相
検波器22の出力電圧がループフィルタ23を介して電
圧制御クロック発振器2]に与えられることにより、電
圧制御クロック発振器21の出力信号か、二乗回路19
によって抽出されたクロック成分と同一の位相および同
一の周波数を有する信号にロックされる。このように、
クロック再生回路20においては、二乗回路19によっ
て抽出された、MSK信号中のクロック成分に基づいて
、変調前のディジタルデータにおける1ビットの長さに
応した周波数を有するクロック信号が再生される。クロ
ック再生回路20によって再生されたクロック信号がタ
イミング判定器18に与えられる。このため、タイミン
グ判定器18から出力されるディジタル信号における1
ビットの長さは変調前と同じとなる。
なお、ディジタル値ui−+1のときには、二乗回路1
9の出力が0となるので、位相検波器22は基準信号を
失う。位相検波器22に基準信号か与えられなくなると
、電圧制御クロック発振器21にコントロール電圧が付
与されなくなるので、電圧制御クロック発振器21の出
力信号の周波数および位相がロックされなくなる。しか
し、位相検波器22に基準信号が与えられてから電圧制
御クロック発振器21がこの基準信号に応答した信号を
出力するまでの期間の長さ、すなわちクロック再生回路
20のループ応答速度は、1ビット分のMSK信号か入
力端子10に与えられてから次の1ビット分のMSK信
号が入力端子10に与えられるまでの期間の長さ、すな
わちMSK信号によるデータ伝送速度よりも十分に遅く
設定される。
さらに、無線通信で伝送されるようなディジタルデータ
には、一般に、2つの論理値0,1の各々の発生確率か
互いに等しくなるように送信側でスクランブルがかけら
れる。このため、MSK信号においてディジタル値u1
はそれほど長期間連続して+1となる確率は低いと考え
られる。したかって、ディジタル値uiか−1となって
電圧制御クロック発振器21の出力信号の周波数および
位相が一端ロツクされると、この後ディジタル値Ulか
+1となっても、電圧制御タロツク発振器21の出力信
号の周波数および位相かロック状態におけるそれから大
きくずれることはない。
以上のような回路動作によって、入力端子10に与えら
れたMSK信号は元のディジタルデータに復調されて復
調データ出力端子40から出力される。
なお、上記説明は、電圧制御キャリア発振器15の出力
の中心周波数がマーク周波数fmである場合を例にとっ
て行なわれたが、電圧制御キャリア発振器15の出力の
中心周波数がスペース周波数fsである場合にも同様の
回路動作によってMSK信号から元のディジタルデータ
が復調される。
また、検波器11および12の後段にローパスフィルタ
か付加される場合もある。ローパスフィルタが付加され
ることによって、検波器11の出力信号1および検波器
12の出力信号Qの各々に若干含まれる不要な高域成分
が除去される。
以上のように、従来のMSK信号復調回路は、MSK信
号に含まれるクロック周波数成分を抽出するための二乗
回路(第2図における二乗回路19)を含む。第4図は
、この二乗回路として一般的に用いられる回路例を示す
回路図である。
二乗回路は、たとえば、第4図(a)に示されるような
絶対値回路によって構成される。絶対値回路は、入力信
号e、の正の全波整流波形を1e11を出力信号として
導出する。絶対値回路は、一般に、2つの演算増幅器O
P1およびOF2と、2つのダイオードD1およびD2
とを含む。ダイオードD1は演算増幅器OPIの出力端
と反転入力端子との間に設けられる。一方、ダイオード
D2は演算増幅器OPIの出力端と反転入力端子との間
にダイオードD1とは逆方向に、抵抗R3を介して接続
される。
入力信号e、は抵抗R1を介して演算増幅器OP1の反
転入力端子に与えられる。人力信号e1の極性が負であ
れば、ダイオードD1が導通するので抵抗R3とダイオ
ードD2との接続点(ノードn)に入力信号e1と逆極
性の信号が現われる。
逆に入力信号e、の極性か正であれば、ダイオードD1
か非導通となる一方、ダイオードD2によってノードn
の電位がダイオードD2の順方向しきい値電圧にクラン
プされる。したがって、ノードnには、入力信号e1の
負極性の半波のみを位相反転した半波整流波形が現われ
る。この半波整流波形は抵抗R4を介して演算増幅器O
P2の反転入力端子に与えられる。演算増幅器OP2の
反転入力端子には、抵抗R2を介して入力信号e。
も与えられる。一方、演算増幅器OP2は反転入力端子
と出力端子との間に抵抗R5を接続されて、抵抗R2を
介して反転入力端子に与えられる信号と抵抗R4を介し
て反転入力端子に与えられる信号とを1対2の割合で加
算する加算器を構成する。
したがって、演算増幅器OP2の出力端には、入力信号
e、と前記半波整流波形とが1対2の割合で加算された
波形、すなわち、入力信号e、の全波整流波形が現われ
る。
また、二乗回路は第4図(b)に示されるように単なる
乗算器1.90によって構成される場合もある。この場
合、二乗されるべき入力信号e1は乗算器190の2つ
の入力信号INIおよびIN2に2分割される。乗算器
1.90はこれら2つの入力信号INIおよびIN2を
掛合わせるので、乗算器190の出力信号は入力信号e
、が二乗された信号(e、)2となる。
[発明が解決しようとする課題] 以上のように、MSK信号を復調する従来の復調回路は
、MSK信号に含まれるクロック周波数成分を抽出する
ための二乗回路を有する。この二乗回路には、一般に、
第4図(a)に示されるような絶対値回路や第4図(b
)に示されるような乗算器が用いられる。
このため、二乗回路として絶対値回路が用いられると、
この絶対値回路を構成する、2つの演算増幅器および2
つのダイオードならびに多数の抵抗素子によって、復調
回路全体の構成部品数が増大する。これに伴ない、復調
回路のコストが高くなるという問題が生じる。
また、二乗回路として乗算器が用いられると、乗算器そ
のものの部品数による復調回路全体の部品数の増大はそ
れほど問題とならないか、乗算器の動作特性上、種々の
付加回路が必要となる。たとえば、乗算器の出力信号に
は、乗算器の入力信号の積に対応する信号成分以外の不
要な高調波成分が含まれるので、乗算器の後段には、一
般に、この高調波成分を抑圧するだめのローパスフィル
タまたはバンドパスフィルタが設けられる。さらに、乗
算器への入力信号によっては、乗算器の出力レベルが低
い場合があるので、乗算器の後段にこの出力信号を増幅
するためのアンプを設ける必要がある。したがって、二
乗回路として乗算器か用いられた場合でも、このような
付加回路が必要となるので、結果的に復調回路全体の構
成部品数が増大する。
それゆえに本発明の目的は、上記のような問題点を解決
し、従来よりも少ない部品で構成され、かつ、従来と同
等の性能を有する、MSK信号のための復調装置を低コ
ストで提供することである。
[課題を解決するための手段] 上記のような目的を達成するために、本発明に係る復調
装置は、MSK信号を、第1の信号で同期検波する第1
の検波手段と、前記MSK信号を、第1の信号とは90
°たけ位相の異なる第2の信号で同期検波する第2の検
波手段と、第1の検波手段の出力と第2の検波手段の出
力とを乗算する乗算手段と、乗算手段の乗算出力に基づ
いて、前記MSN信号に含まれる、変調前のディジタル
データの1ビットの長さに応じた周波数の信号成分に位
相同期したクロック信号を作成するクロック信号作成手
段と、前記クロック信号作成手段にょって作成されたク
ロック信号に応答して、第1の検波手段の出力から変調
前のディジタルデータを再生する手段とを備える。
[作用] 上記のように、本発明に係る復調装置では、MSK信号
を直交同期検波するために必要な第1および第2の信号
を制御するのに必要な乗算手段の出力が、第1の検波手
段の出力から変調前のディジタルデータを再生するため
に必要なりロック信号を作成するために用いられる。一
方、従来のMSK信号復調装置においては、第2の検波
手段の出力を二乗して得られた信号に基づいてこのクロ
ック信号が作成される。したがって、本発明に係る復調
装置においては、従来のMSN信号復調装置と異なり、
第2の検波手段の出力を二乗するための回路が不要とな
る。
[実施例] 第1図は、本発明の一実施例のMSK信号復調回路の構
成を示すブロック図である。
第1図を参照して、このMSK信号復調回路は、第2図
に示される従来のMSK信号復調回路において二乗回路
19が除去され、かつ、クロック再生回路20内の位相
検波器22に二乗回路19の出力の代わりに乗算器13
の出力が与えられた構成を有する。このMSK信号復調
回路の他の部分の構成および動作は第2図に示される従
来のMSK信号復調回路におけるものと同様になるので
説明は省略する。ただし、タイミング判定器24は、第
2図に示されるタイミング判定器18が有する機能に加
えて、振幅識別器17から与えられた矩形器の位相を9
0°だけ遅らせるためのディジタル処理機能を有する。
以下、このMSK信号復調回路の動作について従来と異
なる部分を中心に説明する。なお、以下の説明において
は、従来例の説明の場合と同様に、入力端子10に与え
られるMSN信号が時間tの関数y (Bとして前記式
(1)で表わされ、電圧制御キャリア発振器15の出力
信号の中心周波数がマーク周波数fmであるものとする
。電圧制御キャリア発振器15の出力は時間tの関数C
(1)として前記式(2)で表わされる。
入力端子10に前記式(1)で表わされるMSK信号が
与えられると、検波器11からは、時間tの関数1 (
t)として次式(3)で表わされる信号rが出力され、
検波器12からは、時間tの関数Q (t)として次式
(4)て表わされる信号Qが出力される。
1  (t)−1/2cos  [(ui−1)  ・
ωd・ t+θコ          ・・・ (3)
Q (t)=1/2sin [(ui −1)  −ω
d・ t+θコ          ・・・ (4)こ
れに応答して、乗算器13からは、時間tおよび位相誤
差θの関数Vt  (θ)として次式(5)で表わされ
る信号が出力される。
vl  (θ)−1(t)xQ (t)=1/8s i
 n [2(u i −1)  ・ωd−t+2θ] 
 ・・・(5) 乗算器13の出力信号はループフィルタ14を介して電
圧制御キャリア発振器15にフィードバックされるので
、位相誤差θは0となって電圧制御キャリア発振器15
の出力周波数はマーク周波数fmにロックされる。この
結果、乗算器13の出力信号は時間tのみの関数V (
t)として次式%式% 本実施例では、乗算器13の出力信号が位相検波器22
に与えられる。位相検波器22は乗算器13の出力信号
を基準信号として受けて、電圧制御クロック発振器21
の出力信号を位相検波する。
前記式(9)かられかるように、ディジタル値Uiが+
1であるMSK信号が入力端子10に与えられると乗算
器13の出力信号は0となるが、ディジタル値uiが−
1であるMSK信号が入力端子10に与えられると、乗
算器13の出力信号は時間tのみの関数V’  (t)
として次式で表わされる。
V’  (t)=  1/8s i n  (4ωd−
t)・・・(10) したがって、ディジタル値uiが−1であるときに、乗
算器13はMSN信号に含まれるクロック周波数成分(
sin(4ωd−t))を抽出する。このため、乗算器
13の出力信号が基準信号として位相検波器22に与え
られると、電圧制御クロック発振器211位相検波器2
2.およびループフィルタ23が従来と同様に動作して
、ディジタル値u1が−1のときに電圧制御クロック発
振器21の出力信号か、乗算器13か抽出したクロック
周波数成分の周波数および位相にロックされる。なお、
ディジタル値uiか+1の場合には、乗算器13の出力
が0となるので、位相検波器22は基準信号を失う。し
かし、前述したように、伝送すべきディジタルデータに
は、2つの論理値0.1の各々の発生確率が互いに等し
くなるように送信側でスクランブルがかけられる。この
ため、実際には、MSK信号においてディジタル値ui
が連続して+1となる期間は比較的短い。さらに、クロ
ック再生回路20のループ応答速度は、MSK信号によ
るデータ伝送速度よりも十分に遅く設定される。このた
め、ディジタル値uiが+1となり乗算器13から出力
が得られなくなった期間に電圧制御クロック発振器21
の出力信号が一旦ロツクされた周波数および位相からず
れることはない。それゆえ、タイミング判定器24には
、常に、ディジタル値uiが−1であるときに乗算器1
3が抽出したクロック周波数成分と同し周波数および位
相を有するクロック信号が与えられる。
さて、本実施例では、位相検波器22が受ける基準信号
は乗算器13によって抽出されたクロック周波数成分(
Sin(4ωd−t))であり、第2図に示される従来
のMSK信号復調回路において二乗回路19が抽出した
クロック周波数成分(cos (4ωd −t))より
も90°だけ遅れた位相を有する。このため、クロック
再生回路20からタイミング判定器20に与えられるタ
ロツク信号の位相も、従来のMSK信号復調回路におい
てクロック再生回路20からタイミング判定器18に与
えられるクロック信号の位相よりも906だけ遅い。そ
こで、タイミング判定器24は、振幅識別器17から与
えられる矩形波の位相を90°だけ遅らせる。そして、
タイミング判定器24は、この位相を遅らせた矩形波電
圧をクロック再生回路20からのクロック信号に同期し
てサンプリングすることによって、前記矩形波をMSN
信号におけるディジタル値uiの切替わりタイミングと
同じタイミングで論理値が切替わるようなディジタル信
号に変換する。
したかって、本実施例においても、入力端子10に与え
られるMSK信号のディジタル値uiかたとえば第3図
(a)に示されるような変化を示すならば、検波器]1
の出力信号I、検波器12の出力信号Q、振幅識別器1
7の出力信号、およびタイミング判定器24の出力信号
はそれぞれ第3図(C)、第3図(d)、第3図(e)
、および第3(g)に示される波形を示す。それゆえ、
出力端子40には入力端子]0に与えられたMSK信号
の変調前のディジタルデータが導出される。
このように、本実施例のMSK信号復調回路は、検波器
11の出力信号Iと検波器12の出力信号Qとを掛合わ
せて得られる信号にクロック周波数成分(sin(4ω
d−t))か含まれることに着目し、乗算器13の出力
信号かクロック再生回路20に基準信号として与えられ
るように構成される。このため、従来検波器12の後段
に設けられた二乗回路か不要となる。したがって、MS
K信号復調回路の構成部品数が従来よりも減少する。
なお、タイミング判定器24は、振幅識別器17から与
えられる矩形波の位相をずらすように構成されるので、
第2図の従来のM S K信号復調回路におけるタイミ
ング判定器]8よりも若干複雑な構成を有する。しかし
、矩形波の位相をずらすために必要となる回路は比較的
簡単な公知のディジタル回路等によって構成されればよ
い。したがって、タイミング判定器24に矩形波の位相
をずらす機能を付加することによって、MSK信号復調
回路の構成部品数の著しい増大やコスト高は招来されな
い。
上記実施例においては乗算器13の出力信号をクロック
再生回路20の基準信号として用いることによって、振
幅識別器]7が出力する矩形波とタイミング判定器24
に与えられるクロック信号との間に生しる位相差か、タ
イミング判定器24に矩形波の位相をずらす機能を付加
することによって解消された。しかし、この位相差を解
消する方法はこのような方法に限定されない。たとえば
、電圧制御クロック発振器21とタイミング判定器24
との間に、電圧制御クロック発振器21の出力信号の位
相を90°だけ進めるだめの回路が設けられてもよい。
なお、上記実施例の説明においては、電圧制御キャリア
発振器15の出力信号の中心周波数がマーク周波数fm
とされたが、電圧制御キャリア発振器15の出力信号の
中心周波数かスペース周波数fsの場合にも、同様の回
路動作によって、変調前のディジタルデータが出力端子
40に導出される。
[発明の効果コ 以上のように、本発明によれば、第1の検波手段の出力
から変調前のディジタルデータを再生するために必要と
なるクロック信号が、第1の検波手段の出力と第2の検
波手段の出力とを掛合わせる乗算手段の出力に基づいて
作成される。このため、従来のMSK信号復調回路が必
要とした、第2の検波手段の出力を二乗するための回路
が不要となる。この結果、MSK信号復調装置の構成部
品数が低減されるとともに、回路構成も簡略化される。
このような部品数の低減はMSK信号復調装置の低コス
ト化を可能にし、回路構成の簡略化はMSK信号復調装
置をIC化に有利にする。
【図面の簡単な説明】
第1図は本発明の一実施例のMSK信号復調回路の構成
を示すブロック図、第2図は従来のMSK信号復調回路
の構成を示すブロック図、第3図は第1図および第2図
に示されるMSK信号復調回路の動作を説明するための
波形図、第4図は第1図における二乗回路の具体例を示
す回路図である。 図において、10は入力端子、11および12は検波器
、13は乗算器、14および23はループフィルタ、1
5は電圧制御キャリア発振器、16は90°移相器、1
7は振幅識別器、18および24はタイミング判定器、
19は二乗回路、20はクロック再生回路、21は電圧
制御クロック発振器、22は位相検波器、3oは差動復
号回路、31は1シンボル遅延回路、32は排他的論理
和回路、40は出力端子である。 なお、図中、同一符号は同一または相当部分を示す。 −91「

Claims (1)

  1. 【特許請求の範囲】 ディジタルデータを、ミニマムシフトキーイング方式で
    変調して得られた変調信号を復調するための復調装置で
    あって、 前記変調信号は、前記ディジタルデータの1ビットの長
    さに応じた周波数の信号成分を含み、前記変調信号を、
    第1の信号で同期検波する第1の検波手段と、 前記変調信号を、第2の信号で同期検波する第2の検波
    手段とを備え、 前記第1の信号の位相と、前記第2の信号の位相とは互
    いに90゜だけ異なり、 前記第1の検波手段の出力と、前記第2の検波手段の出
    力とを乗算する乗算手段と、 前記乗算手段の乗算出力に基づいて、前記ディジタルデ
    ータの1ビットの長さに応じた周波数の信号成分に位相
    同期したクロック信号を作成するクロック信号作成手段
    と、 前記クロック信号作成手段によって作成されたクロック
    信号に応答して、前記第1の検波手段の出力から前記デ
    ィジタルデータを再生する手段とをさらに備えた、復調
    装置。
JP2301338A 1990-11-07 1990-11-07 復調装置 Expired - Fee Related JP2579243B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2301338A JP2579243B2 (ja) 1990-11-07 1990-11-07 復調装置
US07/787,514 US5170131A (en) 1990-11-07 1991-11-04 Demodulator for demodulating digital signal modulated by minimum shift keying and method therefor
DE69128867T DE69128867T2 (de) 1990-11-07 1991-11-06 Demodulator und Verfahren zur Demodulation MSK-modulierter, digitaler Signale
EP91118925A EP0484914B1 (en) 1990-11-07 1991-11-06 Demodulator and method for demodulating digital signals modulated by a minimum shift keying

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2301338A JP2579243B2 (ja) 1990-11-07 1990-11-07 復調装置

Publications (2)

Publication Number Publication Date
JPH04172840A true JPH04172840A (ja) 1992-06-19
JP2579243B2 JP2579243B2 (ja) 1997-02-05

Family

ID=17895662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2301338A Expired - Fee Related JP2579243B2 (ja) 1990-11-07 1990-11-07 復調装置

Country Status (4)

Country Link
US (1) US5170131A (ja)
EP (1) EP0484914B1 (ja)
JP (1) JP2579243B2 (ja)
DE (1) DE69128867T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021466A1 (ja) * 2014-08-07 2016-02-11 株式会社 東芝 無線通信装置および集積回路

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795761B2 (ja) * 1991-09-25 1998-09-10 シャープ株式会社 Msk信号復調回路
WO1996008078A1 (en) * 1994-09-02 1996-03-14 Philips Electronics N.V. Receiver with quadrature decimation stage, method of processing digital signals
US5680418A (en) * 1994-11-28 1997-10-21 Ericsson, Inc. Removing low frequency interference in a digital FM receiver
US5834986A (en) * 1997-10-06 1998-11-10 Trw Inc. Direct 2nd derivative synthesis method for controlling sidelobe energy in an MSK modulated signal
US6879647B1 (en) 2000-09-29 2005-04-12 Northrop Grumman Corporation Radio receiver AM-MSK processing techniques
US6961400B1 (en) * 2001-08-23 2005-11-01 National Semiconductor Corporation Automatic frequency correction apparatus and method of operation
US7231004B2 (en) * 2003-04-18 2007-06-12 Harris Corporation System and method of low power demodulation of continuous phase modulated waveforms
US9031241B2 (en) * 2009-02-05 2015-05-12 D.E. Shaw Research, Llc Link and physical coding sub-layer protocols
WO2012126419A1 (zh) 2012-05-09 2012-09-27 华为技术有限公司 载波同步方法、电路及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119156A (ja) * 1983-12-01 1985-06-26 Fujitsu Ltd Msk直交同期検波回路
JPS60183858A (ja) * 1984-03-02 1985-09-19 Anritsu Corp Msk復調器のクロツク同期回路
JPS62222744A (ja) * 1986-03-25 1987-09-30 Kokusai Electric Co Ltd Msk系信号の同期検波回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419759A (en) * 1980-08-05 1983-12-06 Communications Satellite Corporation Concurrent carrier and clock synchronization for data transmission system
FR2490902B1 (fr) * 1980-09-24 1988-02-19 France Etat Procede de generation de modulations duobinaire fsk, tamed fsk et tfm, et modulateurs mettant en oeuvre ces procedes
US4359692A (en) * 1980-11-07 1982-11-16 Motorola Inc. Rapid acquisition shift keyed signal demodulator
US4384357A (en) * 1981-04-03 1983-05-17 Canadian Patens & Development Limited Self-synchronization circuit for a FFSK or MSK demodulator
US4445094A (en) * 1981-05-29 1984-04-24 Motorola Inc. SMSK And MSK demodulator
JPS5870664A (ja) * 1981-10-22 1983-04-27 Mitsubishi Electric Corp Msk復調回路
JPS5975743A (ja) * 1982-10-25 1984-04-28 Fujitsu Ltd クロツク再生回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119156A (ja) * 1983-12-01 1985-06-26 Fujitsu Ltd Msk直交同期検波回路
JPS60183858A (ja) * 1984-03-02 1985-09-19 Anritsu Corp Msk復調器のクロツク同期回路
JPS62222744A (ja) * 1986-03-25 1987-09-30 Kokusai Electric Co Ltd Msk系信号の同期検波回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021466A1 (ja) * 2014-08-07 2016-02-11 株式会社 東芝 無線通信装置および集積回路
JP2016039503A (ja) * 2014-08-07 2016-03-22 株式会社東芝 無線通信装置および集積回路
US9954702B2 (en) 2014-08-07 2018-04-24 Kabushiki Kaisha Toshiba Radio communication device and radio communication method

Also Published As

Publication number Publication date
DE69128867T2 (de) 1998-09-10
EP0484914A3 (en) 1993-03-17
EP0484914B1 (en) 1998-02-04
EP0484914A2 (en) 1992-05-13
JP2579243B2 (ja) 1997-02-05
DE69128867D1 (de) 1998-03-12
US5170131A (en) 1992-12-08

Similar Documents

Publication Publication Date Title
US3984778A (en) Carrier recovery scheme for a SSB-SC signal
JPS6193746A (ja) スペクトラム拡散通信復調装置
JPH04172840A (ja) 復調装置
JPH0136748B2 (ja)
JPS6324347B2 (ja)
US3047660A (en) Means for obtaining character time in a radio communication system receiver
JPH0428185B2 (ja)
JPS58194450A (ja) 復調装置
JP2795761B2 (ja) Msk信号復調回路
JPH0730601A (ja) データ受信装置
JPH0467382B2 (ja)
JP4594713B2 (ja) シンボルタイミング発生回路
JPH0583320A (ja) 搬送波同期回路
JPH066397A (ja) 遅延検波器
JPH0219666B2 (ja)
JPH0787147A (ja) 復調装置
JP3183456B2 (ja) クロック再生回路及びこれを用いた受信装置
JPH06268702A (ja) Psk復調方式
JPS60189354A (ja) 通信方式
JPH0479183B2 (ja)
JPH04113747A (ja) 遅延検波器
JPH04262649A (ja) 最小偏位変調波復調回路
JPH07235961A (ja) スロット同期装置
JPH06196932A (ja) コスタス形搬送波再生回路
JPS6130849A (ja) 時分割多重信号中の4相dpsk波の復調回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees